WO2019037476A1 - 像素补偿电路、其驱动方法、显示面板及显示装置 - Google Patents

像素补偿电路、其驱动方法、显示面板及显示装置 Download PDF

Info

Publication number
WO2019037476A1
WO2019037476A1 PCT/CN2018/086729 CN2018086729W WO2019037476A1 WO 2019037476 A1 WO2019037476 A1 WO 2019037476A1 CN 2018086729 W CN2018086729 W CN 2018086729W WO 2019037476 A1 WO2019037476 A1 WO 2019037476A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
node
control
switching transistor
module
Prior art date
Application number
PCT/CN2018/086729
Other languages
English (en)
French (fr)
Inventor
袁丽君
韩明夫
王志冲
郑皓亮
韩承佑
商广良
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US16/319,185 priority Critical patent/US11176886B2/en
Priority to EP18830708.6A priority patent/EP3675101A4/en
Publication of WO2019037476A1 publication Critical patent/WO2019037476A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明公开了一种电路、其驱动方法、显示面板及显示装置。所述电路可以包括：信号控制模块、补偿控制模块、初始化模块、数据写入模块、驱动控制模块以及发光器件。通过设置信号控制模块并使其与其他各模块相互配合，可以提高对驱动晶体管的阈值电压补偿的时间，使阈值电压补偿更充分，从而可以提高图像的显示质量。

Description

像素补偿电路、其驱动方法、显示面板及显示装置
相关申请的交叉引用
本申请要求于2017年8月24日提交的中国专利申请No.201710734919.7的优先权，通过引用将其全文并入在此。
技术领域
本公开涉及显示技术领域，特别涉及一种像素补偿电路、其驱动方法、显示面板及显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)显示面板是当今平板显示面板研究领域的热点之一，与液晶显示(Liquid Crystal Display，LCD)面板相比，OLED显示面板具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点。目前，在手机、平板电脑、数码相机等显示领域，OLED显示面板已经开始取代传统的LCD显示面板。一般OLED显示面板中采用可以补偿驱动晶体管的阈值电压的像素补偿电路来驱动OLED发光，以使OLED显示面板发光均匀。
然而，随着显示技术的不断发展，OLED显示面板的刷新频率也越来越高，对于相同尺寸的OLED显示面板，OLED显示面板的刷新频率越高，扫描一帧图像的时间就越短，使得扫描一行像素的持续时间缩短，从而造成像素补偿电路对驱动晶体管的阈值电压进行补偿的时间不足，导致补偿效果较差，进而影响整个图像的显示效果。
发明内容
本公开实施例提供一种像素补偿电路、其驱动方法、显示面板及显示装置，用以提高驱动晶体管的阈值电压的补偿时间，提高补偿效果，改善图像的显示效果。
根据本公开的一些实施例，提供了一种电路，包括：
发光器件；
数据写入模块(4)，所述数据写入模块(4)的控制端与第一信号端相连，输入端与数据信号端相连，输出端与第一节点(A)相连；所述数据写入模块用于在所述第一信号端处 的信号的控制下将所述数据信号端的信号提供给所述第一节点；
信号控制模块(1)，所述信号控制模块(1)的第一输入端与所述第一信号端相连，第二输入端分别与第二信号端相连，输出端与第二节点(B)相连；所述信号控制模块用于基于所述第一信号端的信号与各所述第二信号端的信号提供控制信号给所述第二节点；
补偿控制模块(2)，所述补偿控制模块(2)的控制端与所述第二节点相连，输入端与第三节点(C)相连，输出端与第四节点(D)相连；所述补偿控制模块用于在所述第二节点的信号的控制下导通所述第三节点与所述第四节点；
初始化模块(3)，所述初始化模块(3)的控制端与复位信号端相连，输入端与初始化信号端相连，输出端与所述第四节点(D)相连；所述初始化模块用于在所述复位信号端的信号的控制下将所述初始化信号端的信号提供给所述第四节点；
驱动控制模块(7)，所述驱动控制模块(7)的控制端与所述第四节点相连，输入端与所述第一节点相连，输出端与所述第三节点相连；所述驱动控制模块用于在所述第一节点与所述第四节点的信号的控制下导通所述第一节点和所述第三节点，以驱动所述发光器件。
在一个实施例中，所述电路还包括：
存储模块(6)，所述存储模块(6)连接于所述第四节点与第一电源端之间，用于在其中保持电荷。
在一个实施例中，所述电路还包括：发光控制模块(5)，所述发光控制模块(5)的控制端与发光控制信号端相连，第一输入端与所述第一电源端相连，第二输入端与所述第三节点相连，第一输出端与所述第一节点相连，第二输出端与所述发光器件的第一端相连，所述发光器件的第二端与第二电源端相连；
所述发光控制模块用于在所述发光控制信号端的信号的控制下，允许所述驱动控制模块驱动所述发光器件发光。
根据本公开的一些实施例，提供了一种电路，包括：信号控制模块、补偿控制模块、初始化模块、数据写入模块、存储模块、驱动控制模块以及发光器件；
所述数据写入模块的控制端与扫描信号端相连，输入端与数据信号端相连，输出端与第一节点相连；所述数据写入模块用于在所述扫描信号端的控制下将所述数据信号端的信号提供给所述第一节点；
所述信号控制模块的第一输入端与所述扫描信号端相连，M个第二输入端分别与M个保持控制信号端一一对应相连，输出端与第二节点相连；所述信号控制模块用于根据所述 扫描信号端的信号与各所述保持控制信号端的信号提供控制信号给所述第二节点；其中，M为正整数；
所述补偿控制模块的控制端与所述第二节点相连，输入端与第三节点相连，输出端与第四节点相连；所述补偿控制模块用于在所述第二节点的信号的控制下导通所述第三节点与所述第四节点；
所述初始化模块的控制端与复位信号端相连，输入端与初始化信号端相连，输出端与所述第四节点相连；所述初始化模块用于在所述复位信号端的信号的控制下将所述初始化信号端的信号提供给所述第四节点；
所述驱动控制模块的控制端与所述第四节点相连，输入端与所述第一节点相连，输出端与所述第三节点相连；所述驱动控制模块用于在所述第一节点与所述第四节点的信号的控制下导通所述第一节点和所述第三节点，以驱动所述发光器件；
所述存储模块连接于所述第四节点与第一电源端之间，用于保持所述第四节点的电压稳定。
在一个实施例中，所述电路还包括发光控制模块，
所述发光控制模块的控制端与发光控制信号端相连，第一输入端与所述第一电源端相连，第二输入端与所述第三节点相连，第一输出端与所述第一节点相连，第二输出端与所述发光器件的第一端相连，所述发光器件的第二端与第二电源端相连；
所述发光控制模块用于在所述发光控制信号端的控制下，允许所述驱动控制模块驱动所述发光器件发光。
在一个实施例中，所述信号控制模块包括：具有M+1个输入端的第一与门；
所述第一与门的第1至第M输入端分别与一个保持控制信号端相连，所述第一与门的第M+1输入端与所述扫描信号端相连，所述第一与门的输出端与所述第二节点相连。
在一个实施例中，所述信号控制模块包括：第一反相器和具有M+1个输入端的第二与门；
所述第二与门的第1至第M输入端分别与一个所述保持控制信号端相连，所述第二与门的第M+1输入端与所述扫描信号端相连，所述第二与门的输出端与所述第一反相器的输入端相连；
所述第一反相器的输出端与所述第二节点相连。
在一个实施例中，所述信号控制模块包括：具有M+1个输入端的第一或门；
所述第一或门的第1至第M输入端分别与一个所述保持控制信号端相连，所述第一或门的第M+1输入端与所述扫描信号端相连，所述第一或门的输出端与所述第二节点相连。
在一个实施例中，所述信号控制模块包括：第二反相器和具有M+1个输入端的第二或门；
所述第二或门的第1至第M输入端分别与一个所述保持控制信号端相连，所述第二或门的第M+1输入端与所述扫描信号端相连，所述第二或门的输出端与所述第二反相器的输入端相连；
所述第二反相器的输出端与所述第二节点相连。
在一个实施例中，所述补偿控制模块包括：第一开关晶体管；其中，所述第一开关晶体管的控制极与所述第二节点相连，所述第一开关晶体管的第一极与所述第三节点相连，所述第一开关晶体管的第二极与所述第四节点相连。
在一个实施例中，所述初始化模块包括：第二开关晶体管；其中，所述第二开关晶体管的控制极与所述复位信号端相连，所述第二开关晶体管的第一极与所述初始化信号端相连，所述第二开关晶体管的第二极与所述第四节点相连；
所述数据写入模块包括：第三开关晶体管；其中，所述第三开关晶体管的控制极与所述扫描信号端相连，所述第三开关晶体管的第一极与所述数据信号端相连，所述第三开关晶体管的第二极与所述第一节点相。
在一个实施例中，所述发光控制模块包括：第四开关晶体管与第五开关晶体管；其中，所述第四开关晶体管的控制极与所述发光控制信号端相连，所述第四开关晶体管的第一极与所述第一电源端相连，所述第四开关晶体管的第二极与所述第一节点相连；所述第五开关晶体管的控制极与所述发光控制信号端相连，所述第五开关晶体管的第一极与所述第三节点相连，所述第五开关晶体管的第二极与所述发光器件的第一端相连。
在一个实施例中，所述驱动控制模块包括：驱动晶体管；其中，所述驱动晶体管的控制极与所述第四节点相连，所述驱动晶体管的第一极与所述第一节点相连，所述驱动晶体管的第二极与所述第三节点相连；
所述存储模块包括：存储电容；其中，所述存储电容的第一端与所述第四节点相连，所述存储电容的第二端与所述第一电源端相连。
在一个实施例中，所述电路还包括：阳极复位模块；
所述阳极复位模块的控制端与所述复位信号端相连，输入端与所述初始化信号端相连， 输出端与所述发光器件的第一端相连；所述阳极复位模块用于在所述复位信号端的控制下对所述发光器件的第一端复位。
在一个实施例中，所述阳极复位模块包括：第六开关晶体管；
所述第六开关晶体管的控制极与所述复位信号端相连，所述第六开关晶体管的第一极与所述初始化信号端相连，所述第六开关晶体管的第二极与所述发光器件的第一端相连。
根据本公开的一些实施例，提供了一种显示面板，其中，包括根据任意实施例所述的电路。
在一个实施例中，所述显示面板还包括：由级联的K+M级移位寄存器组成的栅极驱动电路；其中，K为所述显示面板中像素的总行数；
第k行中的电路的扫描信号端与第k级移位寄存器的信号输出端相连，并且所述第k行中的电路的每个保持控制信号端分别与第k+1至第k+M级移位寄存器的信号输出端一一对应相连；其中，k为大于或等于1且小于或等于K的整数。
根据本公开的一些实施例，提供了一种显示装置，包括根据任意实施例所述的显示面板。
根据本公开的一些实施例，提供了一种用于根据任意实施例所述的电路的驱动方法，包括：初始化阶段、数据写入阶段、补偿保持阶段、发光阶段；其中，所述补偿保持阶段包括与各所述保持控制信号端一一对应的补偿保持子阶段；
在所述初始化阶段，向所述复位信号端提供第一电位信号，向所述扫描信号端、各所述保持控制信号端以及所述发光控制信号端分别提供第二电位信号；
在所述数据写入阶段，向所述扫描信号端提供第一电位信号，向所述复位信号端、各所述保持控制信号端以及所述发光控制信号端分别提供第二电位信号；
在所述补偿保持阶段，针对每一个补偿保持子阶段，向所述补偿保持子阶段对应的保持控制信号端提供第一电位信号，向除所述补偿保持子阶段对应的保持控制信号端之外的其余保持控制信号端、所述复位信号端、所述扫描信号端以及所述发光控制信号端分别提供第二电位信号；
在所述发光阶段，向所述发光控制信号端提供第一电位信号，向所述复位信号端、所述扫描信号端以及各所述保持控制信号端分别提供第二电位信号。
根据本公开实施例，可以提高对驱动晶体管的阈值电压补偿的时间，使阈值电压补偿更充分，从而可以提高图像的显示质量，特别是在将本公开实施例提供的像素补偿电路应 用于刷新频率高的显示面板中时。
附图说明
图1a为本公开实施例提供的像素补偿电路的结构示意图之一；
图1b为本公开实施例提供的像素补偿电路的结构示意图之二；
图1c为根据本公开另一实施例提供的电路的结构示意图；
图2a为图1a所示的像素补偿电路的具体结构示意图之一；
图2b为图1a所示的像素补偿电路的具体结构示意图之二；
图2c为图1a所示的像素补偿电路的具体结构示意图之三；
图2d为图1a所示的像素补偿电路的具体结构示意图之四；
图2e为根据本公开另一实施例的电路的具体结构示意图；
图3a为图1b所示的像素补偿电路的具体结构示意图之一；
图3b为图1b所示的像素补偿电路的具体结构示意图之二；
图3c为图1b所示的像素补偿电路的具体结构示意图之三；
图3d为图1b所示的像素补偿电路的具体结构示意图之四；
图4a为实施例一与实施例二的时序图；
图4b为实施例三与实施例四的时序图；
图5为本公开实施例提供的一种第一与门的具体结构示意图；
图6为本公开实施例提供的驱动方法的流程图；
图7为根据本公开实施例的电路的结构示意图。
具体实施方式
为了使本公开的目的，技术方案和优点更加清楚，下面结合附图，对本公开实施例提供的像素补偿电路、其驱动方法、显示面板及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本公开，并不用于限定本公开。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
本公开实施例提供了一种电路，其可以用于像素补偿。因此，在下文中，有时也将该电路称为像素补偿电路。如图1a所示，所述电路可以包括：信号控制模块1、补偿控制模块2、初始化模块3、数据写入模块4、存储模块6、驱动控制模块7以及发光器件L。在 一些实施例中，所述电路还可以包括发光控制模块5。
数据写入模块4的控制端与扫描信号端Scan相连，输入端与数据信号端Data相连，输出端与第一节点A相连；数据写入模块4用于在扫描信号端Scan处的信号的控制下将数据信号端Data的信号提供给第一节点A。
信号控制模块1的第一输入端与扫描信号端Scan相连，各第二输入端分别与M个保持控制信号端CS_m(m＝1、2、3...M)一一对应相连，输出端与第二节点B相连。所述信号控制模块用于根据所述扫描信号端的信号与各所述保持控制信号端的信号提供控制信号给所述第二节点。例如，信号控制模块1用于将扫描信号端Scan的信号与各保持控制信号端CS的信号合并后提供给第二节点B。其中，M为正整数。在图1a中，示出了M＝1的情况作为示例。在图1c中，示出了信号控制模块接收多个(M个)保持控制信号端CS_1至CS_M)的情形作为示例。
补偿控制模块2的控制端与第二节点B相连，输入端与第三节点C相连，输出端与第四节点D相连。补偿控制模块2用于在第二节点B的信号的控制下导通第三节点C与第四节点D。
初始化模块3的控制端与复位信号端Rst相连，输入端与初始化信号端Vinit相连，输出端与第四节点D相连。初始化模块3用于在复位信号端Rst的信号的控制下将初始化信号端Vinit的信号提供给第四节点D。
驱动控制模块7的控制端与第四节点D相连，输入端与第一节点A相连，输出端与第三节点C相连。驱动控制模块7用于在第一节点A与第四节点D的信号的控制下导通。
存储模块6连接于第四节点D与第一电源端ELVDD之间，用于保持第四节点D的电压稳定。在某些实施例中，可以利用与第四节点D连接的晶体管的电容(如栅电容)来提供反馈以稳定电压；在这种情况下，可以省略存储模块6。
发光控制模块5的控制端与发光控制信号端EM相连，第一输入端与第一电源端ELVDD相连，第二输入端与第三节点C相连，第一输出端与第一节点A相连，第二输出端与发光器件L的第一端相连，发光器件L的第二端与第二电源端ELVSS相连。发光控制模块5用于在发光控制信号端EM的信号的控制下，使驱动控制模块7驱动发光器件L发光。
根据本公开的一些实施例，还提供了一种电路，其可以包括：信号控制模块1、补偿控制模块2、初始化模块3、数据写入模块4、驱动控制模块7以及发光器件。
所述数据写入模块(4)的控制端与第一信号端相连，输入端与数据信号端相连，输出端与第一节点(A)相连。所述数据写入模块用于在所述第一信号端处的信号的控制下将所述数据信号端的信号提供给所述第一节点。
所述信号控制模块(1)的第一输入端与所述第一信号端相连，第二输入端分别与第二信号端相连，输出端与第二节点(B)相连。所述信号控制模块用于基于所述第一信号端的信号与各所述第二信号端的信号提供控制信号给所述第二节点。
所述补偿控制模块(2)的控制端与所述第二节点相连，输入端与第三节点(C)相连，输出端与第四节点(D)相连。所述补偿控制模块用于在所述第二节点的信号的控制下导通所述第三节点与所述第四节点。
所述初始化模块(3)的控制端与复位信号端相连，输入端与初始化信号端相连，输出端与所述第四节点(D)相连。所述初始化模块用于在所述复位信号端的信号的控制下将所述初始化信号端的信号提供给所述第四节点。
所述驱动控制模块(7)的控制端与所述第四节点相连，输入端与所述第一节点相连，输出端与所述第三节点相连。所述驱动控制模块用于在所述第一节点与所述第四节点的信号的控制下导通所述第一节点和所述第三节点，以驱动所述发光器件。
在一些实施例中，所述电路还可以包括存储模块(6)，所述存储模块(6)连接于所述第四节点与第一电源端之间，用于在其中保持电荷。存储模块可以用于保持第四节点D的电压稳定。
在一些实施例中，所述电路还可以包括：发光控制模块(5)，所述发光控制模块(5)的控制端与发光控制信号端相连，第一输入端与所述第一电源端相连，第二输入端与所述第三节点相连，第一输出端与所述第一节点相连，第二输出端与所述发光器件的第一端相连，所述发光器件的第二端与第二电源端相连。所述发光控制模块用于在所述发光控制信号端的信号的控制下，允许所述驱动控制模块驱动所述发光器件发光。
根据本公开的实施例，通过设置信号控制模块并使其与其他各模块相互配合，可以提高对驱动晶体管的阈值电压补偿的时间，使阈值电压补偿更充分，可以提高图像的显示质量，特别是在应用于刷新频率高的显示面板中时，。
在具体实施时，在本公开实施例提供的上述电路中，发光器件可以为发光二极管，例如，有机发光二极管；或者，发光器件可以为量子点发光二极管。本公开不限于此；在实际应用中，发光器件的具体结构需要根据实际应用环境来设计确定。
在具体实施时，在本公开实施例提供的上述像素补偿电路中，第一电源端的信号的电压一般为高电压，第二电源端的信号的电压一般为低电压或接地。本公开不限于此；在实际应用中，第一电源端与第二电源端的信号的电压需要根据实际应用环境来设计确定。
为了避免相邻两帧之间发光的干扰，在一些具体实施方式中，在本公开实施例提供的上述电路中，如图1b所示，所述电路还可以包括：阳极复位模块8。阳极复位模块8的控制端与复位信号端Rst相连，输入端与初始化信号端Vinit相连，输出端与发光器件L的第一端相连。阳极复位模块8用于在复位信号端Rst的信号的控制下对发光器件L的第一端复位。
图1c为根据本公开另一实施例提供的电路的结构示意图。图1c所示的电路的结构与图1b中的基本相同，区别在于：在图1c中，信号控制模块接收多个(M个)保持控制信号端CS_1至CS_M)。就图1a和图1b所描述的内容也可以同样地或者适应性地适用于图1c所示的实施例。
下面结合具体实施例，对本公开进行更详细说明。需要说明的是，本实施例中是为了更好的解释本公开，而不是限制本公开。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，如图2a与图3a(图2a与图3a均以M＝1为例)所示，信号控制模块1可以包括：具有M+1个输入端a1_n(n＝1、2、3...M+1)的第一与门AG1。
第一与门AG1的第1至第M输入端a1_1～a1_M分别与一个保持控制信号端CS_m相连，第一与门AG1的第M+1输入端a1_M+1与扫描信号端Scan相连，第一与门AG1的输出端y1与第二节点B相连。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，第一与门仅在其第1至第M+1输入端的信号均为高电位信号时，其输出端才会输出高电位信号。只要其第1至第M+1输入端中的一个输入端的信号为低电位信号，其输出端就会输出低电位信号。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，如图2a与图3a所示，可以使M＝1，即具有1个保持控制信号端CS_1，此时第一与门AG1位具有2个输入端a1_1与a1_2的与门。或者，可以使M＝2，即具有2个保持控制信号端，此时第一与门为具有3个输入端的与门。可以使M＝3，即具有3个保持控制信号端，此时第一与门为具有4个输入端的与门。在M＝4、5、6...时，依此类推，在此不作赘述。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，在第一与门具有两个输入端时，如图5所示，第一与门可以包括：第一晶体管M01、第二晶体管M02、第三晶体管M03、第四晶体管M04、第五晶体管M05以及第六晶体管M06。
第一晶体管M01的控制极作为第一与门的第2输入端a1_2，第一晶体管M01的第一极与高电压参考信号端VGH相连，第一晶体管M01的第二极分别与第二晶体管M02的第二极、第三晶体管M03的控制极、第四晶体管M04的控制极以及第五晶体管M05的第二极相连。
第二晶体管M02的控制极作为第一与门的第1输入端a1_1，第二晶体管M02的第一极与高电压参考信号端VGH相连。
第三晶体管M03的第一极与高电压参考信号端VGH相连，第三晶体管M03的第二极作为第一与门的输出端y1。
第四晶体管M04的第一极与低电压参考信号端VGL相连，第四晶体管M04的第二极与第三晶体管M03的第二极相连。
第五晶体管M05的控制极与第一晶体管M01的控制极相连，第五晶体管M05的第一极与第六晶体管M06的第二极相连。
第六晶体管M06的控制极与第二晶体管M02的控制极相连，第六晶体管M06的第一极与低电压参考信号端VGL相连。
以上仅是示意具有两个输入端的第一与门的结构，本公开不限于此。在一些具体实施方式中，第一与门的具体结构不限于本公开实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，本公开不限于此。并且在实际应用中，第一与门的具体结构需要根据具体应用环境来设计确定，本公开不限于此。并且第一与门的具体结构也可以材料现有技术已知的或者将来开发的结构，在此不再作具体说明。
为了简化工艺设计，可以采用下一行的扫描信号作为保持控制信号端的信号，在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，将M个保持控制信号端定义为第1至第M保持控制信号端，第m保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位m行时的信号。具体地，在M＝1时，第1保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位1行时的信号。或者，在M＝2时，第1保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位1行时的信号，第2保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位2行时的 信号。或者，在M＝3时，第1保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位1行时的信号，第2保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位2行时的信号，第3保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位3行时的信号。在M＝4、5、6...时，依此类推，在此不作赘述。
或者，在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，如图2b与图3b(图2b与图3b均以M＝1为例)所示，信号控制模块1可以包括：第一反相器N1和具有M+1个输入端a2_n(n＝1、2、3...M+1)的第二与门AG2。
第二与门AG2的第1至第M输入端a2_1～a2_M分别与一个保持控制信号端CS_m相连，第二与门AG2的第M+1输入端a2_M+1与扫描信号端Scan相连，第二与门AG2的输出端y2与第一反相器N1的输入端相连。
第一反相器N1的输出端与第二节点B相连。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，第二与门仅在其第1至第M+1输入端的信号均为高电位信号时，其输出端才会输出高电位信号。只要其第1至第M+1输入端中的一个输入端的信号为低电位信号，其输出端就会输出低电位信号。第一反相器用于使其输出端的信号的电位与其输入端的信号的电位相反。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，如图2b与图3b所示，可以使M＝1，即具有1个保持控制信号端CS_1，此时第二与门AG1为具有2个输入端a2_1与a2_2的与门。或者，可以使M＝2，即具有2个保持控制信号端，此时第二与门为具有3个输入端的与门。可以使M＝3，即具有3个保持控制信号端，此时第二与门为具有4个输入端的与门。在M＝4、5、6...时，依此类推，在此不作赘述。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，第二与门的结构可以与第一与门的结构相同，当然第二与门的具体结构需要根据具体应用环境来设计确定，本公开不限于在此公开的实施例。并且第二与门的具体结构可以材料现有技术中已知的或将来开发的结构。
为了简化工艺设计，可以采用下一行的扫描信号作为保持控制信号端的信号，在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，将M个保持控制信号端定义为第1至第M保持控制信号端，第m保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位m行时的信号。具体地，在M＝1时，第1保持控制信号端的信号为像 素补偿电路所在行对应的扫描信号端的信号移位1行时的信号。或者，在M＝2时，第1保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位1行时的信号，第2保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位2行时的信号。或者，在M＝3时，第1保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位1行时的信号，第2保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位2行时的信号，第3保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位3行时的信号。在M＝4、5、6...时，依此类推，在此不作赘述。
或者，在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，如图2c与图3c(图2c与图3c均以M＝1为例)所示，信号控制模块1可以包括：具有M+1个输入端的第一或门OG1。
第一或门OG1的第1至第M输入端a3_1～a3_M分别与一个保持控制信号端CS_m相连，第一或门OG1的第M+1输入端a3_M+1与扫描信号端Scan相连，第一或门OG1的输出端y3与第二节点B相连。在图2c中，以M＝1的情况为例。图2e示出了其中M为多个情形。就图2c所描述的内容可以同样地或者适应性地应用于图2e所示的实施例。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，第一或门仅在其第1至第M+1输入端的信号均为低电位信号时，其输出端才会输出低电位信号。只要其第1至第M+1输入端中的一个输入端的信号为高电位信号，其输出端就会输出高电位信号。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，如图2c与图3c所示，可以使M＝1，即具有1个保持控制信号端CS_1，此时第一或门OG1为具有2个输入端a3_1与a3_2的或门。或者，可以使M＝2，即具有2个保持控制信号端，此时第一或门为具有3个输入端的或门。可以使M＝3，即具有3个保持控制信号端，此时第一或门为具有4个输入端的或门。在M＝4、5、6...时，依此类推，在此不作赘述。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，第一或门的具体结构需要根据具体应用环境来设计确定，本公开不限于此。并且第一或门的具体结构与现有技术相同，为本领域技术人员应该理解具有的，在此不作赘述。
为了简化工艺设计，可以采用下一行的扫描信号作为保持控制信号端的信号，在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，将M个保持控制信号端定义为第1至第M保持控制信号端，第m保持控制信号端的信号为像素补偿电路所在行对应的扫 描信号端的信号移位m行时的信号。具体地，在M＝1时，第1保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位1行时的信号。或者，在M＝2时，第1保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位1行时的信号，第2保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位2行时的信号。或者，在M＝3时，第1保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位1行时的信号，第2保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位2行时的信号，第3保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位3行时的信号。在M＝4、5、6...时，依此类推，在此不作赘述。
或者，在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，如图2d与图3d(图2d与图3d均以M＝1为例)所示，信号控制模块1可以包括：第二反相器N2和具有M+1个输入端的第二或门OG2。
第二或门OG2的第1至第M输入端a4_1～a4_M分别与一个保持控制信号端CS_m相连，第二或门OG2的第M+1输入端a4_M+1与扫描信号端Scan相连，第二或门OG2的输出端y4与第二反相器N2的输入端相连。
第二反相器N2的输出端与第二节点B相连。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，第二或门仅在其第1至第M+1输入端的信号均为低电位信号时，其输出端才会输出低电位信号。只要其第1至第M+1输入端中的一个输入端的信号为高电位信号，其输出端就会输出高电位信号。第二反相器用于使其输出端的信号的电位与其输入端的信号的电位相反。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，如图2d与图3d所示，可以使M＝1，即具有1个保持控制信号端CS_1，此时第二或门位具有2个输入端a4_1与a4_2的或门。或者，可以使M＝2，即具有2个保持控制信号端，此时第二或门为具有3个输入端的或门。可以使M＝3，即具有3个保持控制信号端，此时第二或门为具有4个输入端的或门。在M＝4、5、6...时，依此类推，在此不作赘述。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，第二或门的结构可以与第一或门的结构相同，当然第二或门的具体结构需要根据具体应用环境来设计确定，本公开不限于此。并且第二或门的具体结构与现有技术相同，为本领域技术人员应该理解具有的，在此不作赘述。
为了简化工艺设计，可以采用下一行的扫描信号作为保持控制信号端的信号，在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，将M个保持控制信号端定义为第1至第M保持控制信号端，第m保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位m行时的信号。具体地，在M＝1时，第1保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位1行时的信号。或者，在M＝2时，第1保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位1行时的信号，第2保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位2行时的信号。或者，在M＝3时，第1保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位1行时的信号，第2保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位2行时的信号，第3保持控制信号端的信号为像素补偿电路所在行对应的扫描信号端的信号移位3行时的信号。在M＝4、5、6...时，依此类推，在此不作赘述。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，如图2a至图3d所示，驱动控制模块7可以包括：驱动晶体管M0；其中，驱动晶体管M0的控制极与第四节点D相连，驱动晶体管M0的第一极与第一节点A相连，驱动晶体管M0的第二极与第三节点C相连。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，如图2a至图3d所示，驱动晶体管M0可以为P型晶体管；其中，驱动晶体管M0的控制极为其栅极，驱动晶体管M0的第一极为其源极，驱动晶体管M0的第二极为其漏极。或者，在一些具体实施方式中，驱动晶体管的也可以为N型晶体管；其中，驱动晶体管的控制极为其栅极，驱动晶体管的第一极为其漏极，驱动晶体管的第二极为其源极。在实际应用中，驱动晶体管的具体类型需要根据实际应用环境来设计确定，本公开不限于此。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，如图2a至图3d所示，补偿控制模块2可以包括：第一开关晶体管M1；其中，第一开关晶体管M1的控制极与第二节点B相连，第一开关晶体管M1的第一极与第三节点C相连，第一开关晶体管M1的第二极与第四节点D相连。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，如图2a、图2d、图3a以及图3d所示，第一开关晶体管M1可以为P型晶体管。或者，如图2b、图2c、图3b与图3c所示，第一开关晶体管M1也可以为N型晶体管，本公开不限于此。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，第一开关晶体管在第二节点的信号的控制下处于导通状态时，可以将第三节点与第四节点导通，即将驱动晶体管的控制极与第二极导通。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，如图2a至图3d所示，初始化模块3可以包括：第二开关晶体管M2；其中，第二开关晶体管M2的控制极与复位信号端Rst相连，第二开关晶体管M2的第一极与初始化信号端Vinit相连，第二开关晶体管M2的第二极与第四节点D相连。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，如图2a、图2b、图3a以及图3b所示，第二开关晶体管M2可以为P型晶体管。或者，如图2c、图2d、图3c与图3d所示，第二开关晶体管M2也可以为N型晶体管，本公开不限于此。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，第二开关晶体管在复位信号端的信号的控制下处于导通状态时，可以将初始化信号端的信号提供给第四节点，以对驱动晶体管的控制极进行初始化。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，如图2a至图3d所示，数据写入模块4可以包括：第三开关晶体管M3；其中，第三开关晶体管M3的控制极与扫描信号端Scan相连，第三开关晶体管M3的第一极与数据信号端Data相连，第三开关晶体管M3的第二极与第一节点A相连。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，如图2a、图2b、图3a以及图3b所示，第三开关晶体管M3可以为P型晶体管。或者，如图2c、图2d、图3c与图3d所示，第三开关晶体管M3也可以为N型晶体管，本公开不限于此。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，第三开关晶体管在扫描信号端的信号的控制下处于导通状态时，可以将数据信号端的信号提供给第一节点。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，如图2a至图3d所示，发光控制模块5可以包括：第四开关晶体管M4与第五开关晶体管M5；其中，第四开关晶体管M4的控制极与发光控制信号端EM相连，第四开关晶体管M4的第一极与第一电源端ELVDD相连，第四开关晶体管M4的第二极与第一节点A相连；
第五开关晶体管M5的控制极与发光控制信号端EM相连，第五开关晶体管M5的第一极与第三节点C相连，第五开关晶体管M5的第二极与发光器件L的第一端相连。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，如图2a、图2b、 图3a以及图3b所示，第四开关晶体管M4与第五开关晶体管M5可以为P型晶体管。或者，如图2c、图2d、图3c与图3d所示，第四开关晶体管M4与第五开关晶体管M5也可以为N型晶体管，本公开不限于此。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，第四开关晶体管在发光控制信号端的信号的控制下处于导通状态时，可以将第一电源端的信号提供给第一节点。第五开关晶体管在发光控制信号端的信号的控制下处于导通状态时，可以将第三节点的信号提供给发光器件的第一端，即将驱动晶体管产生的用于驱动发光器件发光的工作电流提供给发光器件，以使驱动晶体管驱动发光器件发光。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，如图3a至图3d所示，阳极复位模块8可以包括：第六开关晶体管M6；其中，第六开关晶体管M6的控制极与复位信号端Rst相连，第六开关晶体管M6的第一极与初始化信号端Vinit相连，第六开关晶体管M6的第二极与发光器件L的第一端相连。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，如图2a、图2b、图3a以及图3b所示，第六开关晶体管M6可以为P型晶体管。或者，如图2c、图2d、图3c与图3d所示，第六开关晶体管M6也可以为N型晶体管，本公开不限于此。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，第六开关晶体管在复位信号端的信号的控制下处于导通状态时，可以将初始化信号端的信号提供给发光器件的第一端，以对发光器件进行复位，以避免相邻两帧之间发光的干扰。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，如图2a至图3d所示，存储模块6可以包括：存储电容Cst；其中，存储电容Cst的第一端与第四节点D相连，存储电容Cst的第二端与第一电源端ELVDD相连。
在一些具体实施方式中，在本公开实施例提供的像素补偿电路中，存储电容可以在第一电源端与第四节点的信号的控制下进行充电或放电，以及在第四节点处于浮接状态时，由于存储电容的自举作用可以保持其两端的电压差稳定，即保持第一电源端与第四节点之间的电压差稳定。
以上仅是举例说明本公开实施例提供的像素补偿电路中各模块的具体结构，在一些具体实施方式中，上述各模块的具体结构不限于本公开实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，本公开不限于此。
进一步地，为了统一制备工艺，在一些具体实施方式中，在本公开实施例提供的上述像素补偿电路中，如图3a所示，第一至第六开关晶体管M1～M6可以均为P型晶体管。或者，如图3c所示，第一至第六开关晶体管M1～M6也可以均为N型晶体管，本公开不限于此。
在一些具体实施方式中，在本公开实施例提供的上述像素补偿电路中，一般地，P型晶体管在高电位栅极信号作用下截止，在低电位栅极信号作用下导通；N型晶体管在高电位栅极信号作用下导通，在低电位栅极信号作用下截止。
需要说明的是，在本公开实施例提供的上述像素补偿电路中，上述各晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal-Oxide-Scmiconductor)，本公开不限于此。在一些具体实施方式中，上述各晶体管的控制极为栅极，并且可以根据上述各晶体管的类型以及信号端的信号的不同将其第一极作为源极，第二极作为漏极，或者，将第一极作为漏极，第二极作为源极，在此不作限定。在描述具体实施例时，均是以各晶体管为MOS管为例进行说明的。
下面结合电路时序图对本公开实施例提供的上述像素补偿电路的工作过程作以描述。下述描述中以1表示高电位信号，0表示低电位信号。需要说明的是，1和0是逻辑电位，其仅是为了更好的解释本公开实施例的具体工作过程，而不是在一些具体实施方式中施加在各开关晶体管的控制极上的电压信号。
实施例一、
以图3a所示的像素补偿电路的结构为例，其对应的输入时序图如图4a所示。具体地，选取如图4a所示的输入时序图中的初始化阶段T1、数据写入阶段T2、补偿保持阶段T3以及发光阶段T4四个阶段。其中，补偿保持阶段T3包括1个补偿保持子阶段。其中，B1代表第二节点B的信号。
在初始化阶段T1中，Rst＝0，Scan＝1，CS_1＝1，EM＝1。由于Rst＝0，因此第二开关晶体管M2与第六开关晶体管M6均导通。导通的第二开关晶体管M2将初始化信号端Vinit的信号提供给第四节点D，即驱动晶体管M0的控制极，以对驱动晶体管M0的控制极进行初始化，此时驱动晶体管M0的控制极的电压为初始化信号端Vinit的信号的电压V init。导通的第六开关晶体管M6将初始化信号端Vinit的信号提供给发光器件L的第一端，以对发光器件L进行复位。由于Scan＝1，因此第三开关晶体管M3截止。由于EM＝1，因此第四 开关晶体管M4与第五开关晶体管M5均截止。由于CS_1＝1且Scan＝1，因此第一与门AG1向第二节点B输出高电位信号，以控制第一开关晶体管M1截止。
在数据写入阶段T2中，Rst＝1，Scan＝0，CS_1＝1，EM＝1。由于EM＝1，因此第四开关晶体管M4与第五开关晶体管M5均截止。由于Rst＝1，因此第二开关晶体管M2与第六开关晶体管M6均截止。由于Scan＝0，因此第三开关晶体管M3导通并将数据信号端Data的数据信号提供给第一节点A，使第一节点A的电压为数据信号的电压V data。由于Scan＝0且CS_1＝1，因此第一与门AG1向第二节点B输出低电位信号，以控制第一开关晶体管M1导通。导通的第一开关晶体管M1将驱动晶体管M0的控制极与第二极导通，使驱动晶体管M0处于二极管连接状态，以使输入到第一节点A的电压V data通过驱动晶体管M0向存储电容Cst充电。
在补偿保持阶段T3的补偿保持子阶段中，Rst＝1，Scan＝1，CS_1＝0，EM＝1。由于EM＝1，因此第四开关晶体管M4与第五开关晶体管M5均截止。由于Rst＝1，因此第二开关晶体管M2与第六开关晶体管M6均截止。由于Scan＝1，因此第三开关晶体管M3截止。由于Scan＝1且CS_1＝0，因此第一与门AG1向第二节点B输出低电位信号，以控制第一开关晶体管M1继续导通。导通的第一开关晶体管M1将驱动晶体管M0的控制极与第二极导通，使驱动晶体管M0处于二极管连接状态，以使输入到第一节点A的电压V data通过驱动晶体管M0继续向存储电容Cst充电，直至第四节点D的电压变为：V data-|V th|为止，V th为驱动晶体管M0的阈值电压。其中，由存储电容Cst保持第四节点D的电压稳定。
在发光阶段T4中，Rst＝1，Scan＝1，CS_1＝1，EM＝0。由于Rst＝1，因此第二开关晶体管M2与第六开关晶体管M6均截止。由于Scan＝1，因此第三开关晶体管M3截止。由于Scan＝1且CS_1＝1，因此第一与门AG1向第二节点B输出高电位信号，以控制第一开关晶体管M1截止。由于EM＝0，因此第四开关晶体管M4与第五开关晶体管M5均导通。导通的第四开关晶体管M4将第一电源端ELVDD的信号提供给第一节点A，使第一节点A的电压为第一电源端ELVDD的信号的电压V dd，即驱动晶体管M0的第一极的电压为V dd。由于存储电容Cst的作用保持第四节点D的电压为：V data-|V th|。根据驱动晶体管M0饱和状态电流特性可知，流经驱动晶体管M0且用于驱动发光器件L发光的工作电流I L满足公式：I L＝K[V sg-|V th|] 2＝K[V dd-V data+|V th|-|V th|] 2＝K[V dd-V data] 2，其中，V sg代表驱动晶体管M0的源栅电压；
Figure PCTCN2018086729-appb-000001
L代表驱动晶体管M0的沟道的长度，W代表驱动晶体管M0的沟道的宽度，Cox代表驱动晶体管M0的栅绝缘层单位面积电容，μ代表驱动晶体管 M0的迁移率，这些均为结构参数，相同结构中这些数值相对稳定，可以算作常量。通过工作电流I L公式可知，驱动晶体管M0输出的用于驱动发光器件L发光的工作电流I L仅与第一电源端ELVDD的电压V dd和数据信号端Data的电压V data相关，而与驱动晶体管M0的阈值电压V th无关，可以解决由于驱动晶体管M0的工艺制程以及长时间的操作造成的阈值电压V th漂移的问题。
实施例一中的像素补偿电路，通过设置第一与门AG1可以在数据写入阶段T2与补偿保持阶段T3中均使驱动晶体管M0的控制极与第二极导通，以使第一节点A的电压通过驱动晶体管M0向第四节点D充电，以将V th完全写入第四节点D。因此与现有技术中仅在数据写入阶段T2将V th写入相比，由于不仅在数据写入阶段T2中写入V th，还在发光阶段T4之前的补偿保持阶段T3持续写入V th，从而拉长了V th补偿的时间，以使V th补偿更充分，进而在将本公开实施例提供的像素补偿电路应用于显示面板中，尤其是应用于刷新频率高的显示面板中时，可以提高显示面板图像的显示效果。
实施例二、
以图3b所示的像素补偿电路的结构为例，其对应的输入时序图如图4a所示。具体地，选取如图4a所示的输入时序图中的初始化阶段T1、数据写入阶段T2、补偿保持阶段T3以及发光阶段T4四个阶段。其中，补偿保持阶段T3包括1个补偿保持子阶段。其中，B2代表第二节点B的信号。
在初始化阶段T1中，Rst＝0，Scan＝1，CS_1＝1，EM＝1。由于Rst＝0，因此第二开关晶体管M2与第六开关晶体管M6均导通。导通的第二开关晶体管M2将初始化信号端Vinit的信号提供给第四节点D，即驱动晶体管M0的控制极，以对驱动晶体管M0的控制极进行初始化，此时驱动晶体管M0的控制极的电压为初始化信号端Vinit的信号的电压V init。导通的第六开关晶体管M6将初始化信号端Vinit的信号提供给发光器件L的第一端，以对发光器件L进行复位。由于Scan＝1，因此第三开关晶体管M3截止。由于EM＝1，因此第四开关晶体管M4与第五开关晶体管M5均截止。由于CS_1＝1且Scan＝1，因此第二与门AG2向第一反相器N1输出高电位信号，使第一反相器N1向第二节点B输出低电位信号，以控制第一开关晶体管M1截止。
在数据写入阶段T2中，Rst＝1，Scan＝0，CS_1＝1，EM＝1。由于EM＝1，因此第四开关晶体管M4与第五开关晶体管M5均截止。由于Rst＝1，因此第二开关晶体管M2与第六开关晶体管M6均截止。由于Scan＝0，因此第三开关晶体管M3导通并将数据信号端Data 的数据信号提供给第一节点A，使第一节点A的电压为数据信号的电压V data。由于Scan＝0且CS_1＝1，因此第二与门AG2向第一反相器N1输出低电位信号，使第一反相器N1向第二节点B输出高电位信号，以控制第一开关晶体管M1导通。导通的第一开关晶体管M1将驱动晶体管M0的控制极与第二极导通，使驱动晶体管M0处于二极管连接状态，以使输入到第一节点A的电压V data通过驱动晶体管M0向存储电容Cst充电。
在补偿保持阶段T3的补偿保持子阶段中，Rst＝1，Scan＝1，CS_1＝0，EM＝1。由于EM＝1，因此第四开关晶体管M4与第五开关晶体管M5均截止。由于Rst＝1，因此第二开关晶体管M2与第六开关晶体管M6均截止。由于Scan＝1，因此第三开关晶体管M3截止。由于Scan＝1且CS_1＝0，因此第二与门AG2向第一反相器N1输出低电位信号，使第一反相器N1向第二节点B输出高电位信号，以控制第一开关晶体管M1继续导通。导通的第一开关晶体管M1将驱动晶体管M0的控制极与第二极导通，使驱动晶体管M0处于二极管连接状态，以使输入到第一节点A的电压V data通过驱动晶体管M0继续向存储电容Cst充电，直至第四节点D的电压变为：V data-|V th|为止，V th为驱动晶体管M0的阈值电压。其中，由存储电容Cst保持第四节点D的电压稳定。
在发光阶段T4中，Rst＝1，Scan＝1，CS_1＝1，EM＝0。由于Rst＝1，因此第二开关晶体管M2与第六开关晶体管M6均截止。由于Scan＝1，因此第三开关晶体管M3截止。由于Scan＝1且CS_1＝1，因此第二与门AG2向第一反相器N1输出高电位信号，使第一反相器N1向第二节点B输出低电位信号，以控制第一开关晶体管M1截止。由于EM＝0，因此第四开关晶体管M4与第五开关晶体管M5均导通。导通的第四开关晶体管M4将第一电源端ELVDD的信号提供给第一节点A，使第一节点A的电压为第一电源端ELVDD的信号的电压V dd，即驱动晶体管M0的第一极的电压为V dd。由于存储电容Cst的作用保持第四节点D的电压为：V data-|V th|。根据驱动晶体管M0饱和状态电流特性可知，流经驱动晶体管M0且用于驱动发光器件L发光的工作电流I L满足公式：I L＝K[V sg-|V th|] 2＝K[V dd-V data+|V th|-|V th|] 2＝K[V dd-V data] 2，其中，V sg代表驱动晶体管M0的源栅电压；
Figure PCTCN2018086729-appb-000002
L代表驱动晶体管M0的沟道的长度，W代表驱动晶体管M0的沟道的宽度，Cox代表驱动晶体管M0的栅绝缘层单位面积电容，μ代表驱动晶体管M0的迁移率，这些均为结构参数，相同结构中这些数值相对稳定，可以算作常量。通过工作电流I L公式可知，驱动晶体管M0输出的用于驱动发光器件L发光的工作电流I L仅与第一电源端ELVDD的电压V dd和数据信号端Data的电压V data相关，而与驱动晶体管M0的阈 值电压V th无关，可以解决由于驱动晶体管M0的工艺制程以及长时间的操作造成的阈值电压V th漂移的问题。
实施例二中的像素补偿电路，通过设置第二与门AG2与第一反相器N1可以在数据写入阶段T2与补偿保持阶段T3中均使驱动晶体管M0的控制极与第二极导通，以使第一节点A的电压通过驱动晶体管M0向第四节点D充电，以将V th完全写入第四节点D。因此与现有技术中仅在数据写入阶段T2将V th写入相比，由于不仅在数据写入阶段T2中写入V th，还在发光阶段T4之前的补偿保持阶段T3持续写入V th，从而拉长了V th补偿的时间，以使V th补偿更充分，进而在将本公开实施例提供的像素补偿电路应用于显示面板中，尤其是应用于刷新频率高的显示面板中时，可以提高显示面板图像的显示效果。
实施例三、
以图3c所示的像素补偿电路的结构为例，其对应的输入时序图如图4b所示。具体地，选取如图4b所示的输入时序图中的初始化阶段T1、数据写入阶段T2、补偿保持阶段T3以及发光阶段T4四个阶段。其中，补偿保持阶段T3包括1个补偿保持子阶段。其中，B3代表第二节点B的信号。
在初始化阶段T1中，Rst＝1，Scan＝0，CS_1＝0，EM＝0。由于Rst＝1，因此第二开关晶体管M2与第六开关晶体管M6均导通。导通的第二开关晶体管M2将初始化信号端Vinit的信号提供给第四节点D，即驱动晶体管M0的控制极，以对驱动晶体管M0的控制极进行初始化，此时驱动晶体管M0的控制极的电压为初始化信号端Vinit的信号的电压V init。导通的第六开关晶体管M6将初始化信号端Vinit的信号提供给发光器件L的第一端，以对发光器件L进行复位。由于Scan＝0，因此第三开关晶体管M3截止。由于EM＝0，因此第四开关晶体管M4与第五开关晶体管M5均截止。由于CS_1＝0且Scan＝0，因此第一或门OG1向第二节点B输出低电位信号，以控制第一开关晶体管M1截止。
在数据写入阶段T2中，Rst＝0，Scan＝1，CS_1＝0，EM＝0。由于EM＝0，因此第四开关晶体管M4与第五开关晶体管M5均截止。由于Rst＝0，因此第二开关晶体管M2与第六开关晶体管M6均截止。由于Scan＝1，因此第三开关晶体管M3导通并将数据信号端Data的数据信号提供给第一节点A，使第一节点A的电压为数据信号的电压V data。由于Scan＝1且CS_1＝0，因此第一或门OG1向第二节点B输出高电位信号，以控制第一开关晶体管M1导通。导通的第一开关晶体管M1将驱动晶体管M0的控制极与第二极导通，使驱动晶体管M0处于二极管连接状态，以使输入到第一节点A的电压V data通过驱动晶体管M0向 存储电容Cst充电。
在补偿保持阶段T3的补偿保持子阶段中，Rst＝0，Scan＝0，CS_1＝1，EM＝0。由于EM＝0，因此第四开关晶体管M4与第五开关晶体管M5均截止。由于Rst＝0，因此第二开关晶体管M2与第六开关晶体管M6均截止。由于Scan＝0，因此第三开关晶体管M3截止。由于Scan＝0且CS_1＝1，因此第一或门OG1向第二节点B输出高电位信号，以控制第一开关晶体管M1继续导通。导通的第一开关晶体管M1将驱动晶体管M0的控制极与第二极导通，使驱动晶体管M0处于二极管连接状态，以使输入到第一节点A的电压V data通过驱动晶体管M0继续向存储电容Cst充电，直至第四节点D的电压变为：V data-|V th|为止，V th为驱动晶体管M0的阈值电压。其中，由存储电容Cst保持第四节点D的电压稳定。
在发光阶段T4中，Rst＝0，Scan＝0，CS_1＝0，EM＝1。由于Rst＝0，因此第二开关晶体管M2与第六开关晶体管M6均截止。由于Scan＝0，因此第三开关晶体管M3截止。由于Scan＝0且CS_1＝0，因此第一或门OG1向第二节点B输出低电位信号，以控制第一开关晶体管M1截止。由于EM＝1，因此第四开关晶体管M4与第五开关晶体管M5均导通。导通的第四开关晶体管M4将第一电源端ELVDD的信号提供给第一节点A，使第一节点A的电压为第一电源端ELVDD的信号的电压V dd，即驱动晶体管M0的第一极的电压为V dd。由于存储电容Cst的作用保持第四节点D的电压为：V data-|V th|。根据驱动晶体管M0饱和状态电流特性可知，流经驱动晶体管M0且用于驱动发光器件L发光的工作电流I L满足公式：I L＝K[V sg-|V th|] 2＝K[V dd-V data+|V th|-|V th|] 2＝K[V dd-V data] 2，其中，V sg代表驱动晶体管M0的源栅电压；
Figure PCTCN2018086729-appb-000003
L代表驱动晶体管M0的沟道的长度，W代表驱动晶体管M0的沟道的宽度，Cox代表驱动晶体管M0的栅绝缘层单位面积电容，μ代表驱动晶体管M0的迁移率，这些均为结构参数，相同结构中这些数值相对稳定，可以算作常量。通过工作电流I L公式可知，驱动晶体管M0输出的用于驱动发光器件L发光的工作电流I L仅与第一电源端ELVDD的电压V dd和数据信号端Data的电压V data相关，而与驱动晶体管M0的阈值电压V th无关，可以解决由于驱动晶体管M0的工艺制程以及长时间的操作造成的阈值电压V th漂移的问题。
实施例三中的像素补偿电路，通过设置第一或门OG1可以在数据写入阶段T2与补偿保持阶段T3中均使驱动晶体管M0的控制极与第二极导通，以使第一节点A的电压通过驱动晶体管M0向第四节点D充电，以将V th完全写入第四节点D。因此与现有技术中仅在数据写入阶段T2将V th写入相比，由于不仅在数据写入阶段T2中写入V th，还在发光阶段 T4之前的补偿保持阶段T3持续写入V th，从而拉长了V th补偿的时间，以使V th补偿更充分，进而在将本公开实施例提供的像素补偿电路应用于显示面板中，尤其是应用于刷新频率高的显示面板中时，可以提高显示面板图像的显示效果。
实施例四、
以图3d所示的像素补偿电路的结构为例，其对应的输入时序图如图4b所示。具体地，选取如图4b所示的输入时序图中的初始化阶段T1、数据写入阶段T2、补偿保持阶段T3以及发光阶段T4四个阶段。其中，补偿保持阶段T3包括1个补偿保持子阶段。其中，B4代表第二节点B的信号。
在初始化阶段T1中，Rst＝1，Scan＝0，CS_1＝0，EM＝0。由于Rst＝1，因此第二开关晶体管M2与第六开关晶体管M6均导通。导通的第二开关晶体管M2将初始化信号端Vinit的信号提供给第四节点D，即驱动晶体管M0的控制极，以对驱动晶体管M0的控制极进行初始化，此时驱动晶体管M0的控制极的电压为初始化信号端Vinit的信号的电压V init。导通的第六开关晶体管M6将初始化信号端Vinit的信号提供给发光器件L的第一端，以对发光器件L进行复位。由于Scan＝0，因此第三开关晶体管M3截止。由于EM＝0，因此第四开关晶体管M4与第五开关晶体管M5均截止。由于CS_1＝0且Scan＝0，因此第二或门OG2向第二反相器N2输出低电位信号，使第二反相器向第二节点B输出高电位信号，以控制第一开关晶体管M1截止。
在数据写入阶段T2中，Rst＝0，Scan＝1，CS_1＝0，EM＝0。由于EM＝0，因此第四开关晶体管M4与第五开关晶体管M5均截止。由于Rst＝0，因此第二开关晶体管M2与第六开关晶体管M6均截止。由于Scan＝1，因此第三开关晶体管M3导通并将数据信号端Data的数据信号提供给第一节点A，使第一节点A的电压为数据信号的电压V data。由于Scan＝1且CS_1＝0，因此第二或门OG2向第二反相器N2输出高电位信号，使第二反相器向第二节点B输出低电位信号，以控制第一开关晶体管M1导通。导通的第一开关晶体管M1将驱动晶体管M0的控制极与第二极导通，使驱动晶体管M0处于二极管连接状态，以使输入到第一节点A的电压V data通过驱动晶体管M0向存储电容Cst充电。
在补偿保持阶段T3的补偿保持子阶段中，Rst＝0，Scan＝0，CS_1＝1，EM＝0。由于EM＝0，因此第四开关晶体管M4与第五开关晶体管M5均截止。由于Rst＝0，因此第二开关晶体管M2与第六开关晶体管M6均截止。由于Scan＝0，因此第三开关晶体管M3截止。由于Scan＝0且CS_1＝1，因此第二或门OG2向第二反相器N2输出高电位信号，使第二反 相器向第二节点B输出低电位信号，以控制第一开关晶体管M1继续导通。导通的第一开关晶体管M1将驱动晶体管M0的控制极与第二极导通，使驱动晶体管M0处于二极管连接状态，以使输入到第一节点A的电压V data通过驱动晶体管M0继续向存储电容Cst充电，直至第四节点D的电压变为：V data-|V th|为止，V th为驱动晶体管M0的阈值电压。其中，由存储电容Cst保持第四节点D的电压稳定。
在发光阶段T4中，Rst＝0，Scan＝0，CS_1＝0，EM＝1。由于Rst＝0，因此第二开关晶体管M2与第六开关晶体管M6均截止。由于Scan＝0，因此第三开关晶体管M3截止。由于Scan＝0且CS_1＝0，因此第二或门OG2向第二反相器N2输出低电位信号，使第二反相器向第二节点B输出高电位信号，以控制第一开关晶体管M1截止。由于EM＝1，因此第四开关晶体管M4与第五开关晶体管M5均导通。导通的第四开关晶体管M4将第一电源端ELVDD的信号提供给第一节点A，使第一节点A的电压为第一电源端ELVDD的信号的电压V dd，即驱动晶体管M0的第一极的电压为V dd。由于存储电容Cst的作用保持第四节点D的电压为：V data-|V th|。根据驱动晶体管M0饱和状态电流特性可知，流经驱动晶体管M0且用于驱动发光器件L发光的工作电流I L满足公式：I L＝K[V sg-|V th|] 2＝K[V dd-V data+|V th|-|V th|] 2＝K[V dd-V data] 2，其中，V sg代表驱动晶体管M0的源栅电压；
Figure PCTCN2018086729-appb-000004
L代表驱动晶体管M0的沟道的长度，W代表驱动晶体管M0的沟道的宽度，Cox代表驱动晶体管M0的栅绝缘层单位面积电容，μ代表驱动晶体管M0的迁移率，这些均为结构参数，相同结构中这些数值相对稳定，可以算作常量。通过工作电流I L公式可知，驱动晶体管M0输出的用于驱动发光器件L发光的工作电流I L仅与第一电源端ELVDD的电压V dd和数据信号端Data的电压V data相关，而与驱动晶体管M0的阈值电压V th无关，可以解决由于驱动晶体管M0的工艺制程以及长时间的操作造成的阈值电压V th漂移的问题。
实施例四中的像素补偿电路，通过设置第二或门OG2与第二反相器N2可以在数据写入阶段T2与补偿保持阶段T3中均使驱动晶体管M0的控制极与第二极导通，以使第一节点A的电压通过驱动晶体管M0向第四节点D充电，以将V th完全写入第四节点D。因此与现有技术中仅在数据写入阶段T2将V th写入相比，由于不仅在数据写入阶段T2中写入V th，还在发光阶段T4之前的补偿保持阶段T3持续写入V th，从而拉长了V th补偿的时间，以使V th补偿更充分，进而在将本公开实施例提供的像素补偿电路应用于显示面板中，尤其是应用于刷新频率高的显示面板中时，可以提高显示面板图像的显示效果。
本公开实施例还提供了一种本公开实施例提供的上述任一种像素补偿电路的驱动方法，如图6所示，包括：初始化阶段、数据写入阶段、补偿保持阶段、发光阶段；其中，补偿保持阶段包括与各保持控制信号端一一对应的补偿保持子阶段。
S601、在初始化阶段，向复位信号端提供第一电位信号，向扫描信号端、各保持控制信号端以及发光控制信号端分别提供第二电位信号。
S602、在数据写入阶段，向扫描信号端提供第一电位信号，向复位信号端、各保持控制信号端以及发光控制信号端分别提供第二电位信号。
S603、在补偿保持阶段，针对每一个补偿保持子阶段，向补偿保持子阶段对应的保持控制信号端提供第一电位信号，向除补偿保持子阶段对应的保持控制信号端之外的其余保持控制信号端、复位信号端、扫描信号端以及发光控制信号端分别提供第二电位信号。
S604、在发光阶段，向发光控制信号端提供第一电位信号，向复位信号端、扫描信号端以及各保持控制信号端分别提供第二电位信号。
本公开实施例提供的上述驱动方法，可以提高对驱动晶体管的阈值电压补偿的时间，使阈值电压补偿更充分，从而将本公开实施例提供的像素补偿电路应用于刷新频率高的显示面板中时，可以提高图像的显示质量。
在一些具体实施方式中，在本公开实施例提供的驱动方法中，第一电位信号可以为高电位信号，对应地，第二电位信号为低电位信号。或者反之，第一电位信号可以为低电位信号，对应地，第二电位信号为高电位信号，具体需要根据像素补偿电路中的开关晶体管是N型晶体管还是P型晶体管而定，本公开不限于此。
本公开实施例还提供了一种显示面板，其包括根据本公开任意实施例所述的电路。
在一些具体实施方式中，本公开实施例提供的上述显示面板可以为有机发光显示面板。
在一些具体实施方式中，显示面板可以采用栅极驱动电路来输出扫描信号。在一些具体实施方式中，显示面板还可以包括：由级联的K+M级移位寄存器组成的栅极驱动电路；其中，K为显示面板中像素的总行数。图7示出了根据本公开实施例的显示面板中的电路的结构示意图。
图7中示意性地示出了第k行中的电路701以及栅极驱动电路703。电路701可以是根据任意前述实施例的用于像素补偿的电路。栅极驱动电路703可以包括级联的K+M级移 位寄存器。在图7中示意性地示出了第k行中的电路701相关联的移位寄存器k至k+M。这里，k为大于或等于1且小于或等于K的整数。
第k行中的像素补偿电路的扫描信号端(SCAN)与第k级移位寄存器的信号输出端相连。并且第k行中的像素补偿电路的各保持控制信号端(CONTROL)分别与第k+1至第k+M级移位寄存器的信号输出端一一对应相连。
在一些具体实施方式中，可以使M＝1。此时，显示面板包括：由级联的K+1级移位寄存器组成的栅极驱动电路；其中，第k行中的像素补偿电路的扫描信号端与第k级移位寄存器的信号输出端相连，并且第k行中的像素补偿电路的保持控制信号端与第k+1级移位寄存器的信号输出端对应相连。或者，也可以使M＝2，此时，显示面板包括：由级联的K+2级移位寄存器组成的栅极驱动电路；其中，第k行中的像素补偿电路的扫描信号端与第k级移位寄存器的信号输出端相连，并且第k行中的像素补偿电路的一个保持控制信号端与第k+1级移位寄存器的信号输出端对应相连，另一个保持控制信号端与第k+2级移位寄存器的信号输出端对应相连。或者，也可以使M＝3，此时，显示面板包括：由级联的K+3级移位寄存器组成的栅极驱动电路；其中，第k行中的像素补偿电路的扫描信号端与第k级移位寄存器的信号输出端相连，并且第k行中的像素补偿电路的第一个保持控制信号端与第k+1级移位寄存器的信号输出端对应相连，第二个保持控制信号端与第k+2级移位寄存器的信号输出端对应相连，第三个保持控制信号端与第k+3级移位寄存器的信号输出端对应相连。在M＝4、5、6...时，依此类推，在此不作赘述。
移位寄存器的具体结构可以使用现有技术中已知的或未来开发的结构，在此不做赘述，也不应作为对本公开的限制。在实际应用中，第K+1级至第K+M级移位寄存器可能不用于向显示面板的像素补偿电路中的扫描信号端输入信号，其可以仅用于向保持控制信号端输入信号。当然，第K+1级至第K+M级移位寄存器的具体设置可以根据实际应用环境来设计确定。
本公开实施例还提供了一种显示装置，包括本公开实施例提供的上述显示面板。该显示装置可以包括：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它组成部分，可以采用均为本领域中已知的，在此不做赘述。
根据本公开实施例提供的像素补偿电路、其驱动方法、显示面板及显示装置，可以包括：信号控制模块、补偿控制模块、初始化模块、数据写入模块、发光控制模块、存储模 块、驱动控制模块以及发光器件；数据写入模块用于在扫描信号端的信号的控制下将数据信号端的信号提供给第一节点；信号控制模块用于将扫描信号端的信号与各保持控制信号端的信号合并后提供给第二节点；补偿控制模块用于在第二节点的信号的控制下导通第三节点与第四节点；初始化模块用于在复位信号端的信号的控制下将初始化信号端的信号提供给第四节点；驱动控制模块用于在第一节点与第四节点的信号的控制下导通；存储模块用于保持第四节点的电压稳定；发光控制模块用于在发光控制信号端的信号的控制下，使驱动控制模块驱动发光器件发光。
根据本公开的多种实施例，可以提高对驱动晶体管的阈值电压补偿的时间，使阈值电压补偿更充分，从而可以提高图像的显示质量，特别是在应用于刷新频率高的显示面板中时。
显然，本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

Claims (19)

  1. 一种电路，包括：
    发光器件；
    数据写入模块(4)，所述数据写入模块(4)的控制端与第一信号端相连，输入端与数据信号端相连，输出端与第一节点(A)相连；所述数据写入模块用于在所述第一信号端处的信号的控制下将所述数据信号端的信号提供给所述第一节点；
    信号控制模块(1)，所述信号控制模块(1)的第一输入端与所述第一信号端相连，第二输入端分别与第二信号端相连，输出端与第二节点(B)相连；所述信号控制模块用于基于所述第一信号端的信号与各所述第二信号端的信号提供控制信号给所述第二节点；
    补偿控制模块(2)，所述补偿控制模块(2)的控制端与所述第二节点相连，输入端与第三节点(C)相连，输出端与第四节点(D)相连；所述补偿控制模块用于在所述第二节点的信号的控制下导通所述第三节点与所述第四节点；
    初始化模块(3)，所述初始化模块(3)的控制端与复位信号端相连，输入端与初始化信号端相连，输出端与所述第四节点(D)相连；所述初始化模块用于在所述复位信号端的信号的控制下将所述初始化信号端的信号提供给所述第四节点；
    驱动控制模块(7)，所述驱动控制模块(7)的控制端与所述第四节点相连，输入端与所述第一节点相连，输出端与所述第三节点相连；所述驱动控制模块用于在所述第一节点与所述第四节点的信号的控制下导通所述第一节点和所述第三节点，以驱动所述发光器件。
  2. 如权利要求1所述的电路，还包括：
    存储模块(6)，所述存储模块(6)连接于所述第四节点与第一电源端之间，用于在其中保持电荷。
  3. 如权利要求1所述的电路，还包括：发光控制模块(5)，所述发光控制模块(5)的控制端与发光控制信号端相连，第一输入端与所述第一电源端相连，第二输入端与所述第三节点相连，第一输出端与所述第一节点相连，第二输出端与所述发光器件的第一端相连，所述发光器件的第二端与第二电源端相连；
    所述发光控制模块用于在所述发光控制信号端的信号的控制下，允许所述驱动控制模 块驱动所述发光器件发光。
  4. 一种电路，包括：信号控制模块、补偿控制模块、初始化模块、数据写入模块、存储模块、驱动控制模块以及发光器件；
    所述数据写入模块的控制端与扫描信号端相连，输入端与数据信号端相连，输出端与第一节点相连；所述数据写入模块用于在所述扫描信号端的控制下将所述数据信号端的信号提供给所述第一节点；
    所述信号控制模块的第一输入端与所述扫描信号端相连，M个第二输入端分别与M个保持控制信号端一一对应相连，输出端与第二节点相连；所述信号控制模块用于根据所述扫描信号端的信号与各所述保持控制信号端的信号提供控制信号给所述第二节点；其中，M为正整数；
    所述补偿控制模块的控制端与所述第二节点相连，输入端与第三节点相连，输出端与第四节点相连；所述补偿控制模块用于在所述第二节点的信号的控制下导通所述第三节点与所述第四节点；
    所述初始化模块的控制端与复位信号端相连，输入端与初始化信号端相连，输出端与所述第四节点相连；所述初始化模块用于在所述复位信号端的信号的控制下将所述初始化信号端的信号提供给所述第四节点；
    所述驱动控制模块的控制端与所述第四节点相连，输入端与所述第一节点相连，输出端与所述第三节点相连；所述驱动控制模块用于在所述第一节点与所述第四节点的信号的控制下导通所述第一节点和所述第三节点，以驱动所述发光器件；
    所述存储模块连接于所述第四节点与第一电源端之间，用于保持所述第四节点的电压稳定。
  5. 如权利要求4所述的电路，还包括发光控制模块，
    所述发光控制模块的控制端与发光控制信号端相连，第一输入端与所述第一电源端相连，第二输入端与所述第三节点相连，第一输出端与所述第一节点相连，第二输出端与所述发光器件的第一端相连，所述发光器件的第二端与第二电源端相连；
    所述发光控制模块用于在所述发光控制信号端的控制下，允许所述驱动控制模块驱动所述发光器件发光。
  6. 如权利要求4所述的电路，其中，所述信号控制模块包括：具有M+1个输入端的第一与门；
    所述第一与门的第1至第M输入端分别与一个保持控制信号端相连，所述第一与门的第M+1输入端与所述扫描信号端相连，所述第一与门的输出端与所述第二节点相连。
  7. 如权利要求4所述的电路，其中，所述信号控制模块包括：第一反相器和具有M+1个输入端的第二与门；
    所述第二与门的第1至第M输入端分别与一个所述保持控制信号端相连，所述第二与门的第M+1输入端与所述扫描信号端相连，所述第二与门的输出端与所述第一反相器的输入端相连；
    所述第一反相器的输出端与所述第二节点相连。
  8. 如权利要求1所述的电路，其中，所述信号控制模块包括：具有M+1个输入端的第一或门；
    所述第一或门的第1至第M输入端分别与一个所述保持控制信号端相连，所述第一或门的第M+1输入端与所述扫描信号端相连，所述第一或门的输出端与所述第二节点相连。
  9. 如权利要求4所述的电路，其中，所述信号控制模块包括：第二反相器和具有M+1个输入端的第二或门；
    所述第二或门的第1至第M输入端分别与一个所述保持控制信号端相连，所述第二或门的第M+1输入端与所述扫描信号端相连，所述第二或门的输出端与所述第二反相器的输入端相连；
    所述第二反相器的输出端与所述第二节点相连。
  10. 如权利要求4所述的电路，其中，所述补偿控制模块包括：第一开关晶体管；其中，所述第一开关晶体管的控制极与所述第二节点相连，所述第一开关晶体管的第一极与所述第三节点相连，所述第一开关晶体管的第二极与所述第四节点相连。
  11. 如权利要求4所述的电路，其中，所述初始化模块包括：第二开关晶体管；其中，所述第二开关晶体管的控制极与所述复位信号端相连，所述第二开关晶体管的第一极与所述初始化信号端相连，所述第二开关晶体管的第二极与所述第四节点相连；
    所述数据写入模块包括：第三开关晶体管；其中，所述第三开关晶体管的控制极与所述扫描信号端相连，所述第三开关晶体管的第一极与所述数据信号端相连，所述第三开关晶体管的第二极与所述第一节点相。
  12. 如权利要求4所述的电路，其中，所述发光控制模块包括：第四开关晶体管与第五开关晶体管；其中，所述第四开关晶体管的控制极与所述发光控制信号端相连，所述第四开关晶体管的第一极与所述第一电源端相连，所述第四开关晶体管的第二极与所述第一节点相连；所述第五开关晶体管的控制极与所述发光控制信号端相连，所述第五开关晶体管的第一极与所述第三节点相连，所述第五开关晶体管的第二极与所述发光器件的第一端相连。
  13. 如权利要求4所述的电路，其中，所述驱动控制模块包括：驱动晶体管；其中，所述驱动晶体管的控制极与所述第四节点相连，所述驱动晶体管的第一极与所述第一节点相连，所述驱动晶体管的第二极与所述第三节点相连；
    所述存储模块包括：存储电容；其中，所述存储电容的第一端与所述第四节点相连，所述存储电容的第二端与所述第一电源端相连。
  14. 如权利要求1-13任一项所述的电路，其中，所述电路还包括：阳极复位模块；
    所述阳极复位模块的控制端与所述复位信号端相连，输入端与所述初始化信号端相连，输出端与所述发光器件的第一端相连；所述阳极复位模块用于在所述复位信号端的控制下对所述发光器件的第一端复位。
  15. 如权利要求14所述的电路，其中，所述阳极复位模块包括：第六开关晶体管；
    所述第六开关晶体管的控制极与所述复位信号端相连，所述第六开关晶体管的第一极与所述初始化信号端相连，所述第六开关晶体管的第二极与所述发光器件的第一端相连。
  16. 一种显示面板，其中，包括如权利要求1-15任一项所述的电路。
  17. 如权利要求16所述的显示面板，其中，所述显示面板还包括：由级联的K+M级移位寄存器组成的栅极驱动电路；其中，K为所述显示面板中像素的总行数；
    第k行中的电路的扫描信号端与第k级移位寄存器的信号输出端相连，并且所述第k行中的电路的每个保持控制信号端分别与第k+1至第k+M级移位寄存器的信号输出端一一对应相连；其中，k为大于或等于1且小于或等于K的整数。
  18. 一种显示装置，包括如权利要求16所述的显示面板。
  19. 一种如权利要求1-15任一项所述的电路的驱动方法，包括：初始化阶段、数据写入阶段、补偿保持阶段、发光阶段；其中，所述补偿保持阶段包括与各所述保持控制信号端一一对应的补偿保持子阶段；
    在所述初始化阶段，向所述复位信号端提供第一电位信号，向所述扫描信号端、各所述保持控制信号端以及所述发光控制信号端分别提供第二电位信号；
    在所述数据写入阶段，向所述扫描信号端提供第一电位信号，向所述复位信号端、各所述保持控制信号端以及所述发光控制信号端分别提供第二电位信号；
    在所述补偿保持阶段，针对每一个补偿保持子阶段，向所述补偿保持子阶段对应的保持控制信号端提供第一电位信号，向除所述补偿保持子阶段对应的保持控制信号端之外的其余保持控制信号端、所述复位信号端、所述扫描信号端以及所述发光控制信号端分别提供第二电位信号；
    在所述发光阶段，向所述发光控制信号端提供第一电位信号，向所述复位信号端、所述扫描信号端以及各所述保持控制信号端分别提供第二电位信号。
PCT/CN2018/086729 2017-08-24 2018-05-14 像素补偿电路、其驱动方法、显示面板及显示装置 WO2019037476A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/319,185 US11176886B2 (en) 2017-08-24 2018-05-14 Pixel compensation circuit, driving method thereof, display panel, and display device
EP18830708.6A EP3675101A4 (en) 2017-08-24 2018-05-14 PIXEL COMPENSATION CIRCUIT, CONTROL PROCESS FOR IT, DISPLAY BOARD AND DISPLAY DEVICE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710734919.7 2017-08-24
CN201710734919.7A CN107331351B (zh) 2017-08-24 2017-08-24 一种像素补偿电路、其驱动方法、显示面板及显示装置

Publications (1)

Publication Number Publication Date
WO2019037476A1 true WO2019037476A1 (zh) 2019-02-28

Family

ID=60228263

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/086729 WO2019037476A1 (zh) 2017-08-24 2018-05-14 像素补偿电路、其驱动方法、显示面板及显示装置

Country Status (4)

Country Link
US (1) US11176886B2 (zh)
EP (1) EP3675101A4 (zh)
CN (1) CN107331351B (zh)
WO (1) WO2019037476A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114420069A (zh) * 2022-02-16 2022-04-29 武汉京东方光电科技有限公司 移位寄存器单元及显示面板

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107331351B (zh) * 2017-08-24 2023-08-29 京东方科技集团股份有限公司 一种像素补偿电路、其驱动方法、显示面板及显示装置
CN107808630B (zh) * 2017-12-01 2023-09-12 京东方科技集团股份有限公司 一种像素补偿电路、其驱动方法、显示面板及显示装置
CN108154844B (zh) * 2018-03-09 2019-07-30 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示面板
CN108598121B (zh) 2018-04-27 2020-06-05 京东方科技集团股份有限公司 一种双面显示基板及其制作方法、驱动电路及其驱动方法
CN208335702U (zh) * 2018-05-14 2019-01-04 北京京东方技术开发有限公司 显示面板及显示装置
CN110867160B (zh) * 2018-08-27 2021-05-11 上海和辉光电股份有限公司 一种像素电路及其驱动方法和显示面板
CN109523951A (zh) * 2018-12-29 2019-03-26 云谷（固安）科技有限公司 一种像素电路和显示装置
CN111445851B (zh) * 2020-04-30 2021-10-08 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN113223458B (zh) * 2021-01-25 2023-01-31 重庆京东方显示技术有限公司 一种像素电路及其驱动方法、显示基板和显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070262931A1 (en) * 2006-05-09 2007-11-15 Tpo Displays Corp. System for displaying image and driving display element method
US20140022150A1 (en) * 2012-07-18 2014-01-23 Innolux Corporation Organic light-emitting diode display device and pixel circuit thereof
CN104485066A (zh) * 2014-09-24 2015-04-01 友达光电股份有限公司 有机发光二极管像素电路
CN104835452A (zh) * 2015-05-28 2015-08-12 京东方科技集团股份有限公司 一种像素电路、其驱动方法及相关装置
CN105185305A (zh) * 2015-09-10 2015-12-23 京东方科技集团股份有限公司 一种像素电路、其驱动方法及相关装置
CN107331351A (zh) * 2017-08-24 2017-11-07 京东方科技集团股份有限公司 一种像素补偿电路、其驱动方法、显示面板及显示装置
CN207337880U (zh) * 2017-08-24 2018-05-08 京东方科技集团股份有限公司 一种像素补偿电路、显示面板及显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7616177B2 (en) * 2004-08-02 2009-11-10 Tpo Displays Corp. Pixel driving circuit with threshold voltage compensation
KR100645700B1 (ko) * 2005-04-28 2006-11-14 삼성에스디아이 주식회사 주사 구동부 및 이를 이용한 발광 표시장치와 그의 구동방법
JP5160748B2 (ja) * 2005-11-09 2013-03-13 三星ディスプレイ株式會社 発光表示装置
KR100807062B1 (ko) * 2007-04-06 2008-02-25 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR101125571B1 (ko) * 2010-02-05 2012-03-22 삼성모바일디스플레이주식회사 화소, 이를 이용한 표시 장치 및 그 구동 방법
WO2014097990A1 (ja) * 2012-12-19 2014-06-26 シャープ株式会社 駆動回路、表示装置および駆動方法
KR102090189B1 (ko) * 2013-11-04 2020-04-16 삼성디스플레이 주식회사 유기전계발광 표시장치와 그 구동방법
CN103927982B (zh) * 2014-03-24 2016-08-17 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN104409051A (zh) * 2014-12-24 2015-03-11 京东方科技集团股份有限公司 一种像素电路、有机电致发光显示面板及显示装置
KR102307500B1 (ko) * 2015-03-20 2021-10-01 삼성디스플레이 주식회사 표시 장치의 화소회로 및 이를 포함하는 표시 장치
CN106097976B (zh) * 2016-08-23 2019-03-12 上海天马微电子有限公司 像素驱动电路及显示装置
CN106486063A (zh) * 2016-10-26 2017-03-08 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板和显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070262931A1 (en) * 2006-05-09 2007-11-15 Tpo Displays Corp. System for displaying image and driving display element method
US20140022150A1 (en) * 2012-07-18 2014-01-23 Innolux Corporation Organic light-emitting diode display device and pixel circuit thereof
CN104485066A (zh) * 2014-09-24 2015-04-01 友达光电股份有限公司 有机发光二极管像素电路
CN104835452A (zh) * 2015-05-28 2015-08-12 京东方科技集团股份有限公司 一种像素电路、其驱动方法及相关装置
CN105185305A (zh) * 2015-09-10 2015-12-23 京东方科技集团股份有限公司 一种像素电路、其驱动方法及相关装置
CN107331351A (zh) * 2017-08-24 2017-11-07 京东方科技集团股份有限公司 一种像素补偿电路、其驱动方法、显示面板及显示装置
CN207337880U (zh) * 2017-08-24 2018-05-08 京东方科技集团股份有限公司 一种像素补偿电路、显示面板及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114420069A (zh) * 2022-02-16 2022-04-29 武汉京东方光电科技有限公司 移位寄存器单元及显示面板

Also Published As

Publication number Publication date
CN107331351A (zh) 2017-11-07
US11176886B2 (en) 2021-11-16
US20200388217A1 (en) 2020-12-10
EP3675101A1 (en) 2020-07-01
EP3675101A4 (en) 2021-04-21
CN107331351B (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
CN110660360B (zh) 像素电路及其驱动方法、显示面板
WO2019037476A1 (zh) 像素补偿电路、其驱动方法、显示面板及显示装置
CN107342044B (zh) 像素电路、显示面板和像素电路的驱动方法
US10565933B2 (en) Pixel circuit, driving method thereof, array substrate, display device
CN107945737B (zh) 像素补偿电路、其驱动方法、显示面板及显示装置
WO2018192353A1 (zh) 像素驱动电路及其操作方法以及显示面板
CN113838420B (zh) 像素电路、显示装置和驱动方法
US11417280B2 (en) Pixel circuit and driving method therefor, and display substrate and display device
WO2016161866A1 (zh) 像素电路及其驱动方法、显示装置
WO2018149167A1 (zh) 像素驱动电路、其驱动方法及显示面板
WO2016173124A1 (zh) 像素电路、其驱动方法及相关装置
WO2020052287A1 (zh) 像素电路及其驱动方法、显示装置
WO2018184514A1 (zh) 像素补偿电路、驱动方法、有机发光显示面板及显示装置
WO2017118206A1 (zh) 像素结构及驱动方法、有机电致发光显示面板及显示装置
WO2018219066A1 (zh) 像素电路、驱动方法、显示面板及显示装置
KR20210106052A (ko) 표시 장치
WO2016187991A1 (zh) 像素电路、驱动方法、有机电致发光显示面板及显示装置
WO2019174372A1 (zh) 像素补偿电路、驱动方法、电致发光显示面板及显示装置
CN111599313B (zh) 像素驱动电路、驱动方法及显示面板
CN111063304B (zh) 一种像素驱动电路及其驱动方法、阵列基板、显示装置
CN109712570B (zh) 一种像素驱动电路及其驱动方法、显示装置
WO2018161820A1 (zh) 像素驱动电路、驱动方法、有机发光显示面板及显示装置
WO2019205671A1 (zh) 像素电路及其驱动方法、显示面板和显示设备
CN113851082B (zh) 像素驱动电路及其驱动方法、显示面板
CN109389937B (zh) 一种像素电路、显示装置及像素电路的驱动方法

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018830708

Country of ref document: EP

Effective date: 20200324