CN110264953A - 像素电路及其驱动方法、像素结构和显示装置 - Google Patents

像素电路及其驱动方法、像素结构和显示装置 Download PDF

Info

Publication number
CN110264953A
CN110264953A CN201910529602.9A CN201910529602A CN110264953A CN 110264953 A CN110264953 A CN 110264953A CN 201910529602 A CN201910529602 A CN 201910529602A CN 110264953 A CN110264953 A CN 110264953A
Authority
CN
China
Prior art keywords
transistor
electrically connected
stage
capacitor
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910529602.9A
Other languages
English (en)
Other versions
CN110264953B (zh
Inventor
刘伟星
王铁石
徐智强
秦纬
李胜男
张春芳
彭宽军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910529602.9A priority Critical patent/CN110264953B/zh
Publication of CN110264953A publication Critical patent/CN110264953A/zh
Application granted granted Critical
Publication of CN110264953B publication Critical patent/CN110264953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本公开提供一种像素电路及其驱动方法、像素结构和显示装置，涉及显示技术领域。像素电路包括：第一发光元件，包括第一阴极和与第一电压端电连接的第一阳极；第二发光元件，包括第二阴极和与第二电压端电连接的第二阳极；电容器，包括第一端和与第三电压端电连接的第二端；第一晶体管，控制端、第一端、第二端分别与电容器的第一端、第一阴极、第四电压端电连接；第二晶体管，控制端、第一端、第二端分别与电容器、第二阴极、第五电压端电连接；第三晶体管，控制端、第二端分别与电容器的第一端、第三电压端电连接；第一开关电路，配置为控制数据线与电容器的第一端是否电连接；第二开关电路，配置为控制数据线与第三晶体管的第一端是否电连接。

Description

像素电路及其驱动方法、像素结构和显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、像素结构和显示装置。
背景技术
在AMOLED(Active-matrix Organic Light Emitting Diode，有源矩阵有机发光二极管)显示面板中，不同像素中的驱动晶体管的阈值电压在同一时刻下可能不同。另外，同一像素中的驱动晶体管的阈值电压在不同时刻下也可能不同，即，驱动晶体管的阈值电压存在漂移现象。
因此，即使在同一灰阶下，不同像素中驱动OLED的驱动电流也会存在差异，导致不同像素在同一灰阶下的显示亮度不同，从而导致显示面板的显示亮度不均匀。
发明内容
为了解决上述问题，本公开实施例提供了如下技术方案。
根据本公开实施例的一方面，提供一种像素电路，包括：第一发光元件，包括第一阴极和与第一电压端电连接的第一阳极；第二发光元件，包括第二阴极和与第二电压端电连接的第二阳极；电容器，包括第一端和被配置为与第三电压端电连接的第二端；第一晶体管，所述第一晶体管的控制端与所述电容器的第一端电连接，所述第一晶体管的第一端与所述第一阴极电连接，所述第一晶体管的第二端与第四电压端电连接；第二晶体管，所述第二晶体管的控制端与所述电容器电连接，所述第二晶体管的第一端与所述第二阴极电连接，所述第二晶体管的第二端与第五电压端电连接；第三晶体管，所述第三晶体管的控制端与所述电容器的第一端电连接，所述第三晶体管的第二端与所述第三电压端电连接；第一开关电路，被配置为响应于第一扫描信号，控制数据线与所述电容器的第一端是否电连接；和第二开关电路，被配置为响应于第二扫描信号，控制所述数据线与所述第三晶体管的第一端是否电连接。
在一些实施例中，所述第二晶体管的控制端与所述电容器的第一端电连接；所述第一电压端与所述第五电压端相同；所述第二电压端与所述第四电压端相同。
在一些实施例中，所述第二晶体管的控制端与所述电容器的第二端电连接；所述像素电路还包括：第四晶体管，所述第四晶体管的控制端与所述电容器的第二端电连接，所述第四晶体管的第二端与所述第三电压端电连接；第三开关电路，被配置为响应于第三扫描信号，控制所述数据线与所述电容器的第二端是否电连接；第四开关电路，被配置为响应于第四扫描信号，控制所述数据线与所述第四晶体管的第一端是否电连接；控制电路，被配置为响应于至少一个控制信号，控制所述电容器的第一端和第二端中的一个与所述第三电压端电连接，另一个不与所述第三电压端电连接。
在一些实施例中，所述第一电压端与所述第二电压端相同；所述第三电压端、所述第四电压端与所述第五电压端相同。
在一些实施例中，所述第一开关电路包括：第五晶体管，所述第五晶体管的控制端被配置为接收所述第一扫描信号，所述第五晶体管的第一端与所述数据线电连接，所述第五晶体管的第二端与所述电容器的第一端电连接。
在一些实施例中，所述第二开关电路包括：第六晶体管，所述第六晶体管的控制端被配置为接收所述第二扫描信号，所述第六晶体管的第一端与所述数据线电连接，所述第六晶体管的第二端与所述第三晶体管的第一端电连接。
在一些实施例中，所述第三开关电路包括：第七晶体管，所述第七晶体管的控制端被配置为接收所述第三扫描信号，所述第七晶体管的第一端与所述数据线电连接，所述第七晶体管的第二端与所述电容器的第二端电连接。
在一些实施例中，所述第四开关电路包括：第八晶体管，所述第八晶体管的控制端被配置为接收所述第四扫描信号，所述第八晶体管的第一端与所述数据线电连接，所述第八晶体管的第二端与所述第四晶体管的第一端电连接。
在一些实施例中，所述至少一个控制信号包括第一控制信号和第二控制信号；所述控制电路包括：第九晶体管，所述第九晶体管的控制端被配置为接收所述第一控制信号，所述第九晶体管的第一端与所述电容器的第一端电连接，所述第九晶体管的第二端与所述第三电压端电连接；第十晶体管，所述第十晶体管的控制端被配置为接收所述第二控制信号，所述第十晶体管的第一端与所述电容器的第二端电连接，所述第十晶体管的第二端与所述第三电压端电连接。
根据本公开实施例的另一方面，提供一种像素结构，包括：上述任意一个实施例所述的像素电路。
在一些实施例中，所述像素结构包括位于不同行的第一像素单元和第二像素单元，所述第一像素单元包括所述第一发光元件，所述第二像素单元包括所述第二发光元件。
根据本公开实施例的又一方面，提供一种显示装置，包括：上述任意一个实施例所述的像素结构。
根据本公开实施例的再一方面，提供一种上述任意一个实施例所述的像素电路的驱动方法，包括：在第一阶段，控制所述第一发光元件发光，并控制所述第二发光元件不发光；和在第二阶段，控制所述第二发光元件发光，并控制所述第一发光元件不发光。
在一些实施例中，在所述第一阶段，所述第一电压端的电位高于所述第四电压端的电位，所述第五电压端的电位低于所述第二电压端的电位；在所述第二阶段，所述第一电压端的电位低于所述第四电压端的电位，所述第五电压端的电位高于所述第二电压端的电位。
在一些实施例中，所述第一阶段包括第一子阶段和在所述第一子阶段之后的第二子阶段；在所述第一子阶段，所述第一开关电路将来自数据线的第一电流传输至所述电容器的第一端，以使得所述第三晶体管、所述第二晶体管和所述第一晶体管导通；在所述第二子阶段，所述第二开关电路将所述第一电流传输至所述第三晶体管的第一端；所述第二阶段包括第三子阶段和在所述第三子阶段之后的第四子阶段；在所述第三子阶段，所述第一开关电路将来自所述数据线的第二电流传输至所述电容器的第一端，以使得所述第三晶体管、所述第二晶体管和所述第一晶体管导通；在所述第四子阶段，所述第二开关电路将所述第二电流传输至所述第三晶体管的第一端。
根据本公开实施例的还一方面，提供一种上述任意一个实施例所述的像素电路的驱动方法，包括：在第一阶段，控制所述第一发光元件发光，并控制所述第二发光元件不发光；和在第二阶段，控制所述第二发光元件发光，并控制所述第一发光元件不发光。
在一些实施例中，在所述第一阶段，所述第三开关电路控制所述数据线不与所述电容器的第二端电连接，所述第四开关电路控制所述数据线不与所述第四晶体管的第一端电连接，所述控制电路控制所述电容器的第二端与所述第三电压端电连接、所述电容器的第一端不与所述第三电压端电连接；所述第一阶段包括第一子阶段和在所述第一子阶段之后的第二子阶段；在所述第一子阶段，所述第一开关电路将来自数据线的第一电流传输至所述电容器的第一端，以使得所述第三晶体管和所述第一晶体管导通；在所述第二子阶段，所述第二开关电路将所述第一电流传输至所述第三晶体管的第一端；在所述第二阶段，所述第一开关电路控制所述数据线不与所述电容器的第一端电连接，所述第二开关电路控制所述数据线不与所述第三晶体管的第一端电连接，所述控制电路控制所述电容器的第一端与所述第三电压端电连接、所述电容器的第二端不与所述第三电压端电连接；所述第二阶段包括第三子阶段和在所述第三子阶段之后的第四子阶段；在所述第三子阶段，所述第三开关电路将来自所述数据线的第二电流传输至所述电容器的第二端，以使得所述第四晶体管和所述第二晶体管导通；在所述第四子阶段，所述第四开关电路将所述第二电流传输至所述第四晶体管的第一端。
本公开实施例提供的像素电路包括第一发光元件、第二发光元件、电容器、第一晶体管、第二晶体管、第三晶体管、第一开关电路和第二开关电路。这样的像素电路为电流驱动型，在驱动第一发光元件和第二发光元件发光时无需对第一晶体管和第二晶体管的阈值电压进行补偿。另外，第一发光元件和第二发光元件共用一个电容器，可以节省像素电路的面积，提高了包括像素电路的显示面板的分辨率。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分，其描述了本公开的示例性实施例，并且连同说明书一起用于解释本公开的原理，在附图中：
图1是示出根据本公开一个实施例的像素电路的结构示意图；
图2是示出根据本公开一个实施例的像素电路的驱动方法的流程示意图；
图3是示出根据本公开另一个实施例的像素电路的结构示意图；
图4是示出根据本公开一个实施例的像素电路的时序控制信号图；
图5是示出根据本公开又一个实施例的像素电路的结构示意图；
图6是示出根据本公开再一个实施例的像素电路的结构示意图；
图7是示出根据本公开另一个实施例的像素电路的时序控制信号图。
应当明白，附图中所示出的各个部分的尺寸并不必然是按照实际的比例关系绘制的。此外，相同或类似的参考标号表示相同或类似的构件。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。对示例性实施例的描述仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。本公开可以以许多不同的形式实现，不限于这里所述的实施例。提供这些实施例是为了使本公开透彻且完整，并且向本领域技术人员充分表达本公开的范围。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、材料的组分、数字表达式和数值应被解释为仅仅是示例性的，而不是作为限制。
本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的部分。“包括”或者“包含”等类似的词语意指在该词前的要素涵盖在该词后列举的要素，并不排除也涵盖其他要素的可能。“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在本公开中，当描述到特定部件位于第一部件和第二部件之间时，在该特定部件与第一部件或第二部件之间可以存在居间部件，也可以不存在居间部件。当描述到特定部件连接其它部件时，该特定部件可以与所述其它部件直接连接而不具有居间部件，也可以不与所述其它部件直接连接而具有居间部件。
本公开使用的所有术语(包括技术术语或者科学术语)与本公开所属领域的普通技术人员理解的含义相同，除非另外特别定义。还应当理解，在诸如通用字典中定义的术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
图1是示出根据本公开一个实施例的像素电路的结构示意图。
如图1所示，像素电路可以包括第一发光元件D1、第二发光元件D2、电容器Cst、第一晶体管T1、第二晶体管T2、第三晶体管T3、第一开关电路11和第二开关电路12。
第一发光元件D1包括第一阴极和与第一电压端V1电连接的第一阳极。第二发光元件D2包括第二阴极和与第二电压端V2电连接的第二阳极。例如，第一发光元件D1和第二发光元件D2中的至少一个可以包括有机发光二极管。
电容器Cst包括第一端C1和被配置为与第三电压端V3电连接的第二端C2。电容器Cst的第二端C2可以直接与第三电压端V3电连接，也可以间接与第三电压端V3电连接。
第一晶体管T1的控制端与电容器Cst的第一端C1电连接，第一晶体管T1的第一端与第一发光元件D1的第一阴极电连接，第一晶体管T1的第二端与第四电压端V4电连接。在一些实施例中，第四电压端V4与第二电压端V2可以相同，即二者可以为同一电压端。
第二晶体管T2的控制端与电容器Cst电连接，第二晶体管T2的第一端与第二发光元件D2的第二阴极电连接，第二晶体管T2的第二端与第五电压端V5电连接。在一些实现方式中，参见图1，第二晶体管T2的控制端可以与电容器Cst的第一端C1电连接。在另一些实现方式中，第二晶体管T2的控制端可以与电容器Cst的第二端C2电连接，后文将结合后面的实施例进行介绍。在一些实施例中，第五电压端V5与第一电压端V1可以相同，即二者可以为同一电压端。
第三晶体管T3的控制端与电容器Cst的第一端C1电连接，第三晶体管T3的第一端与第二开关电路12电连接，第三晶体管T3的第二端与第三电压端V3电连接。
第一开关电路11与数据线DL和电容器Cst的第一端C1电连接。第一开关电路11被配置为响应于第一扫描信号S1，控制数据线DL与电容器Cst的第一端C1是否电连接。
第二开关电路12与数据线DL和第三晶体管T3的第一端电连接。第二开关电路12被配置为响应于第二扫描信号S2，控制数据线DL与第三晶体管T3的第一端是否电连接。在一些实现方式中，第二扫描信号S2和第一扫描信号S1可以相同，即，二者可以为同一信号。
上述实施例中，像素电路包括第一发光元件D1、第二发光元件D2、电容器Cst、第一晶体管T1、第二晶体管T2、第三晶体管T3、第一开关电路11和第二开关电路12。这样的像素电路为电流驱动型，在驱动第一发光元件D1和第二发光元件D2发光时无需对第一晶体管T1和第二晶体管T2的阈值电压进行补偿。另外，第一发光元件D1和第二发光元件D2共用一个电容器Cst，可以节省像素电路的面积，提高了包括像素电路的显示面板的分辨率。
图2是示出根据本公开一个实施例的像素电路的驱动方法的流程示意图。下面结合图1和图2介绍根据本公开一些实施例的像素电路的驱动方法。
如图2所示，驱动方法可以包括步骤202和步骤204。
在步骤202，在第一阶段，控制第一发光元件D1发光，并控制第二发光元件D2不发光。
在一些实施例中，在第一阶段，第一电压端V1的电位高于第四电压端V4的电位，第五电压端V5的电位低于第二电压端V2的电位。这种情况下，第一发光元件D1发光，第二发光元件D2处于反向偏置状态，有助于延长第二发光元件D2的寿命。例如，第一电压端V1和第五电压端V5的电位可以为电源电压端VDD的电位，第二电压端V2和第四电压端V4的电位可以为接地端VSS的电位。
例如，第一阶段可以包括第一子阶段和在第一子阶段之后的第二子阶段。下面分别介绍第一子阶段和第二子阶段。
在第一子阶段，第一开关电路11将来自数据线DL的第一电流Idata1传输至电容器Cst的第一端C1，以对电容器Cst进行充电，从而使得第三晶体管T3、第二晶体管T2和第一晶体管T1导通。
在第二子阶段，第二开关电路12将第一电流Idata1传输至第三晶体管T3的第一端。也即，流经第三晶体管T3的电流为第一电流Idata1。
根据电流镜像原理，流经第一晶体管T1的电流，也即驱动第一发光元件D1发光的电流为Ioled1＝K1/K3×Idata1。这里，K1＝μ1Cox1×W1/L1，K3＝μ3Cox3×W3/L3。μ1为第一晶体管T1的载流子迁移率，Cox1为第一晶体管T1的栅极电介质层的电容，W1为第一晶体管T1的沟道的宽度，L1为第一晶体管T1的沟道的长度。μ3为第二晶体管T3的载流子迁移率，Cox3为第二晶体管T3的栅极电介质层的电容，W3为第二晶体管T3的沟道的宽度，L3为第二晶体管T3的沟道的长度。可见，K1/K3为常数。因此，驱动第一发光元件D1发光的电流Ioled1为恒定的驱动电流，与第一晶体管T1的阈值电压无关，无需对第一晶体管T1的阈值电压进行补偿来得到恒定的驱动电流。
在步骤204，在第二阶段，控制第二发光元件D2发光，并控制第一发光元件D1不发光。
在一些实施例中，在第二阶段，第一电压端V1的电位低于第四电压端V4的电位，第五电压端V5的电位高于第二电压端V2的电位。这种情况下，第二发光元件D2发光，第一发光元件D1处于反向偏置状态，有助于延长第一发光元件D1的寿命。例如，第一电压端V1和第五电压端V5的电位可以为接地端VSS的电位，第二电压端V2和第四电压端V4的电位可以为电源电压端VDD的电位。
例如，第二阶段可以包括第三子阶段和在第三子阶段之后的第四子阶段。下面分别介绍第三子阶段和第四子阶段。
在第三子阶段，第一开关电路11将来自数据线DL的第二电流Idata2传输至电容器Cst的第一端C1，以对电容器Cst充电，从而使得第三晶体管T3、第二晶体管T2和第一晶体管T1导通。
在第四子阶段，第二开关电路12将第二电流Idata2传输至第三晶体管T3的第一端。也即，流经第三晶体管T3的电流为第二电流Idata2。
根据电流镜像原理，流经第二晶体管T2的电流，也即驱动第二发光元件D2发光的电流为Ioled2＝K2/K3×Idata2。这里，K2＝μ2Cox2×W2/L2。μ2为第二晶体管T2的载流子迁移率，Cox2第二晶体管T2的栅极电介质层的电容，W2为第二晶体管T2的沟道的宽度，L2为第二晶体管T2的沟道的长度。可见，K2/K3为常数。因此，驱动第二发光元件D2发光的驱动电流Ioled2与第二晶体管T2的阈值电压无关，无需对第二晶体管T2的阈值电压进行补偿来得到恒定的驱动电流。
上述实施例中，驱动第一发光元件D1发光的电流与第一晶体管T1的阈值电压无关，驱动第二发光元件D2发光的电流与第二晶体管T2的阈值电压无关。这样的驱动方法无需对第一晶体管T1和第二晶体管T2的阈值电压进行补偿，即可使得像素电路发出均匀的光。
应理解，第一阶段和第二阶段的执行顺序不限。例如，可以先驱动第一发光元件D1发光，再驱动第二发光元件D2发光；又例如，也可以先驱动第二发光元件D2发光，再驱动第一发光元件D1发光。另外，第一阶段和第二阶段可以交替执行，例如，可以先驱动第一发光元件D1发光，再驱动第二发光元件D2发光，然后再驱动第一发光元件D1发光。
在一些实施例中，第二阶段的开始时刻和第一阶段的开始时刻之差可以为一帧的时间的一半。例如，像素电路可以用于位于不同行的两个像素单元，例如，第一像素单元和第二像素单元。第一像素单元包括第一发光元件D1，第二像素单元包括第二发光元件D2。第一像素单元和第二像素单元共用除第一发光元件D1和第二发光元件D2之外的其他部件。这种情况下，在一帧的前半帧的时间中，可以驱动第一发光元件D1和第二发光元件D2中的一个发光；在一帧的后半帧的时间中，可以驱动第一发光元件D1和第二发光元件D2中的另一个发光。
在另一些实施例中，第二阶段的开始时刻和第一阶段的开始时刻之差可以为一帧图像的时间。例如，像素电路可以用于一个像素单元。该像素单元包括两个发光元件，即，第一发光元件D1和第二发光元件D2。在一帧的时间中，可以驱动第一发光元件D1和第二发光元件D2中的一个发光；在另一帧的时间中，可以驱动第一发光元件D1和第二发光元件D2中的另一个发光。这样的方式可以延长第一发光元件D1和第二发光元件D2的寿命。
图3是示出根据本公开另一个实施例的像素电路的结构示意图。
如图3所示，在一些实现方式中，第一开关电路11可以包括第五晶体管T5。第五晶体管T5的控制端被配置为接收第一扫描信号S1，第五晶体管T5的第一端与数据线DL电连接，第五晶体管T5的第二端与电容器Cst的第一端C1电连接。
在一些实现方式中，第二开关电路12可以包括第六晶体管T6。第六晶体管T6的控制端被配置为接收第二扫描信号S2，第六晶体管T6的第一端与数据线DL电连接，第六晶体管T6的第二端与第三晶体管T3的第一端电连接。
应理解，虽然图3中的像素电路同时示出了第一开关电路11和第二开关电路12的具体实现方式，但是，在某些实施例中，第一开关电路11和第二开关电路12中的一个可以按照图3所示的具体实现方式来实现，而另一个可以不限于图3所示的具体实现方式。
在一些实施例中，图3所示的像素电路中各晶体管可以均为N型薄膜晶体管(ThinFilm Transistor，TFT)。在另一些实施例中，图3所示的像素电路中的一部分晶体管可以为N型TFT，而其他的晶体管可以为P型TFT。在一些实施例中，各晶体管的有源层可以包括但不限于低温多晶硅(Low Temperature Poly-silicon，LTPS)。
图4是示出根据本公开一个实施例的像素电路的时序控制信号图。
下面结合图4对图3所示的像素电路的工作过程进行说明。在下面的说明中，假设图3所示的像素电路中的各晶体管均为N型TFT。
如图4所示，第一阶段t1处于一帧的前半帧的时间中，第二阶段t2处于一帧的后半帧的时间中，第一阶段的开始时刻t1和第二阶段t2的开始时刻之间的差值为一帧的时间的一半。
在第一阶段t1，第一电压端V1和第五电压端V5的电位为电源电压VDD的电位，第二电压端V2和第四电压端V4的电位为接地端VSS的电位。第一扫描信号S1和第二扫描信号S2处于高电平，故第五晶体管T5和第六晶体管T6导通。
由于第五晶体管T5导通，来自数据线DL的第一电流Idata1对电容器Cst充电，从而使得第三晶体管T3、第二晶体管T2和第一晶体管T1导通。在第三晶体管T3导通后，第一电流Idata1通过第六晶体管T6流向第三晶体管T3。由于第一晶体管T1的控制端的电压与第三晶体管T3的控制端的电压相等，根据电流镜像原理，流经第一晶体管T1的电流为Ioled1＝K1/K3×Idata1。
另外，虽然第二晶体管T2导通，但由于第二发光元件D2处于反向偏置状态，故第二发光元件D2不会发光。
在第二阶段t2，第一电压端V1和第五电压端V5的电位为接地端VSS的电位，第二电压端V2和第四电压端V4的电位为电源电压VDD的电位。第一扫描信号S1和第二扫描信号S2处于高电平，故第五晶体管T5和第六晶体管T6导通。
由于第五晶体管T5导通，来自数据线DL的第二电流Idata2对电容器Cst充电，从而使得第三晶体管T3、第二晶体管T2和第一晶体管T1导通。在第三晶体管T3导通后，第二电流Idata2通过第六晶体管T6流向第三晶体管T3。由于第二晶体管T2的控制端与第三晶体管T3的控制端的电压相等，根据电流镜像原理，流经第二晶体管T2的电流为Ioled2＝K2/K3×Idata2。
另外，虽然第一晶体管T1导通，但由于第一发光元件D1处于反向偏置状态，故第二发光元件D2不会发光。
图5是示出根据本公开又一个实施例的像素电路的结构示意图。
如图5所示，像素电路可以包括第一发光元件D1、第二发光元件D2、电容器Cst、第一晶体管T1、第二晶体管T2、第三晶体管T3、第一开关电路11、第二开关电路12、第四晶体管T4、第三开关电路13、第四开关电路14和控制电路15。
第一发光元件D1包括第一阴极和与第一电压端V1电连接的第一阳极。第二发光元件D2包括第二阴极和与第二电压端V2电连接的第二阳极。在一些实施例中，第二电压端V2与第一电压端V1可以相同，例如可以均为电源电压端VDD。
电容器Cst包括第一端C1和被配置为与第三电压端V3电连接的第二端C2。
第一晶体管T1的控制端与电容器Cst的第一端C1电连接，第一晶体管T1的第一端与第一发光元件D1的第一阴极电连接，第一晶体管T1的第二端与第四电压端V4电连接。在一些实施例中，第四电压端V4与第三电压端V3可以相同，例如可以均为接地端VSS。
第二晶体管T2的控制端与电容器Cst的第二端C2电连接，第二晶体管T2的第一端与第二发光元件D2的第二阴极电连接，第二晶体管T2的第二端与第五电压端V5电连接。在一些实施例中，第五电压端V5、第四电压端V4和第三电压端V3可以相同，例如可以均为接地端VSS。
第三晶体管T3的控制端与电容器Cst的第一端C1电连接，第三晶体管T3的第一端与第二开关电路12电连接，第三晶体管T3的第二端与第三电压端V3电连接。
第一开关电路11与数据线DL和电容器Cst的第一端C1电连接。第一开关电路11被配置为响应于第一扫描信号S1，控制数据线DL与电容器Cst的第一端C1是否电连接。
第二开关电路12与数据线DL和第三晶体管T3的第一端电连接。第二开关电路12被配置为响应于第二扫描信号S2，控制数据线DL与第三晶体管T3的第一端是否电连接。
第四晶体管T4的控制端与电容器Cst的第二端C2电连接，第四晶体管T4的第一端与第四开关电路14电连接，第四晶体管T4的第二端与第三电压端V3电连接。
第三开关电路13与数据线DL和电容器Cst的第二端C2电连接。第三开关电路13被配置为响应于第三扫描信号S3，控制数据线DL与电容器Cst的第二端C2是否电连接。
第四开关电路14与数据线DL和第四晶体管T4的第一端电连接。第四开关电路14被配置为响应于第四扫描信号S4，控制数据线DL与第四晶体管T4的第一端是否电连接。
控制电路15被配置为响应于至少一个控制信号(例如第一控制信号C1和第二控制信号C2)，控制电容器Cst的第一端C1和第二端C2中的一个与第三电压端V3电连接，另一个不与第三电压端V3电连接。
上述实施例中，像素电路还包括第四晶体管T4、第三开关电路13、第四开关电路14和控制电路15。这样的像素电路在驱动第一发光元件D1和第二发光元件D2发光时，可以利用不同的开关电路来控制，像素电路的可靠性更好。此外，在驱动第一发光元件D1时，控制电路15可以控制电容器Cst的第二端C2与第三电压端V3电连接；在驱动第二发光元件D2时，控制电路15可以控制电容器Cst的第一端C1与第三电压端V3电连接。这样的方式可以避免电容器Cst的第一端C1和第二端C2积累的电荷对电容器Cst的充电速度的影响，有利于提高电容器Cst的充电速度。
与图3所示像素电路的驱动方法类似地，图5所示像素电路的驱动方法可以包括第一阶段和第二阶段。在第一阶段，控制第一发光元件D1发光，并控制第二发光元件D2不发光。在第二阶段，控制第二发光元件D2发光，并控制第一发光元件D1不发光。
在一些实施例中，在第一阶段，第三开关电路13控制数据线DL不与电容器Cst的第二端C2电连接，第四开关电路14控制数据线DL不与第四晶体管T4的第一端电连接，控制电路15控制电容器Cst的第二端C2与第三电压端V3电连接、电容器Cst的第一端C1不与第三电压端V3电连接。
第一阶段可以包括第一子阶段和在第一子阶段之后的第二子阶段。下面分别介绍第一子阶段和第二子阶段。
在第一子阶段，第一开关电路11将来自数据线DL的第一电流Idata1传输至电容器Cst的第一端C1，以对电容器Cst进行充电，从而使得第三晶体管T3和第一晶体管T1导通。
在第二子阶段，第二开关电路12将第一电流Idata1传输至第三晶体管T3的第一端。也即，流经第三晶体管T3的电流为第一电流Idata1。根据电流镜像原理，流经第一晶体管T1的电流，也即驱动第一发光元件D1发光的电流为Ioled1＝K1/K3×Idata1。可见，K1/K3为常数。因此，驱动第一发光元件D1发光的电流Ioled1为恒定的驱动电流，与第一晶体管T1的阈值电压无关，无需对第一晶体管T1的阈值电压进行补偿来得到恒定的驱动电流。
在一些实施例中，在第二阶段，第一开关电路11控制数据线DL不与电容器Cst的第一端C1电连接，第二开关电路12控制数据线DL不与第三晶体管T3的第一端电连接，控制电路15控制电容器Cst的第一端C1与第三电压端V3电连接、电容器Cst的第二端C2不与第三电压端V3电连接。
第二阶段可以包括第三子阶段和在第三子阶段之后的第四子阶段。下面分别介绍第三子阶段和第四子阶段。
在第三子阶段，第三开关电路13将来自数据线DL的第二电流Idata2传输至电容器Cst的第二端C2，以对电容器Cst充电，从而使得第四晶体管T4和第二晶体管T2导通。
在第四子阶段，第四开关电路14将第二电流Idata2传输至第四晶体管T4的第一端。也即，流经第四晶体管T4的电流为第二电流Idata2。
根据电流镜像原理，流经第二晶体管T2的电流，也即驱动第二发光元件D2发光的电流为Ioled2＝K2/K4×Idata2。这里，K4＝μ4Cox4×W4/L4。μ4为第四晶体管T4的载流子迁移率，Cox4为第四晶体管T4的栅极电介质层的电容，W4为第四晶体管T4的沟道的宽度，L4为第四晶体管T4的沟道的长度。可见，K2/K4为常数。因此，驱动第二发光元件D2发光的驱动电流Ioled2为恒定的驱动电流，与第二晶体管T2的阈值电压无关，无需对第二晶体管T2的阈值电压进行补偿来得到恒定的驱动电流。
图6是示出根据本公开再一个实施例的像素电路的结构示意图。
如图6所示，在一些实现方式中，第一开关电路11可以包括第五晶体管T5，第二开关电路12可以包括第六晶体管T6。第五晶体管T5第六晶体管T6和其他部件的连接关系可以参照上文的描述，在此不再赘述。
在一些实现方式中，第三开关电路13可以包括第七晶体管T7。第七晶体管T7的控制端被配置为接收第三扫描信号S3，第七晶体管T7的第一端与数据线DL电连接，第七晶体管T7的第二端与电容器Cst的第二端C2电连接。
在一些实现方式中，第四开关电路14可以包括第八晶体管T8。第八晶体管T8的控制端被配置为接收第四扫描信号S4，第八晶体管T8的第一端与数据线DL电连接，第八晶体管T8的第二端与第四晶体管T4的第一端电连接。
在一些实现方式中，至少一个控制信号包括第一控制信号C1和第二控制信号C2。控制电路15可以包括第九晶体管T9和第十晶体管T10。第九晶体管T9的控制端被配置为接收第一控制信号C1，第九晶体管T9的第一端与电容器Cst的第一端C1电连接，第九晶体管T9的第二端与第三电压端V3电连接。第十晶体管T10的控制端被配置为接收第二控制信号C2，第十晶体管T10的第一端与电容器Cst的第二端电连接，第十晶体管T10的第二端与第三电压端V3电连接。
应理解，虽然图6中的像素电路同时示出了各电路的具体实现方式，但是，在某些实施例中，像素电路中的一个或多个电路可以不限于图6所示的具体实现方式。
在一些实施例中，图6的像素电路中各晶体管可以均为N型薄膜晶体管(Thin FilmTransistor，TFT)。在另一些实施例中，图6所示的像素电路中的一部分晶体管可以为N型TFT，而其他的晶体管可以为P型TFT。在一些实施例中，各晶体管的有源层可以包括但不限于低温多晶硅。
图7是示出根据本公开另一个实施例的像素电路的时序控制信号图。
下面结合图7对图6所示的像素电路的工作过程进行说明。在下面的说明中，假设图6所示的像素电路中的各晶体管均为N型TFT。另外，第一电压端V1和第五电压端V5的电位为电源电压VDD的电位，第二电压端V2、第三电压端V3和第四电压端V4的电位为接地端VSS的电位。
如图7所示，第一阶段t1处于一帧的前半帧的时间中，第二阶段t2处于一帧的后半帧的时间中，第一阶段t1的开始时刻和第二阶段t2的开始时刻之间的差值为一帧的时间的一半。
在第一阶段t1，第一扫描信号S1、第二扫描信号S2和第二控制信号C2处于高电平，第三扫描信号S3、第四扫描信号S4和第一控制信号C1处于低电平。因此，第五晶体管T5、第六晶体管T6和第十晶体管T10导通，第七晶体管T7、第八晶体管T8和第九晶体管T9截止。
由于第五晶体管T5导通，来自数据线DL的第一电流Idata1对电容器Cst充电，从而使得第三晶体管T3和第一晶体管T1导通。在第三晶体管T3导通后，第一电流Idata1通过第六晶体管T6流向第三晶体管T3。第一晶体管T1的控制端与第三晶体管T3的控制端的电压相等，根据电流镜像原理，流经第一晶体管T1的电流为Ioled1为＝K1/K3×Idata1。
在第二阶段t2，第一扫描信号S1、第二扫描信号S2和第二控制信号C2处于低电平，第三扫描信号S3、第四扫描信号S4和第一控制信号C1处于高电平。因此，第五晶体管T5、第六晶体管T6和第十晶体管T10截止，第七晶体管T7、第八晶体管T8和第九晶体管T9导通。
由于第七晶体管T7导通，来自数据线DL的第二电流Idata2对电容器Cst充电，从而使得第四晶体管T4和第二晶体管T2导通。在第四晶体管T4导通后，第二电流Idata2通过第八晶体管T8流向第四晶体管T4。由于第二晶体管T2的控制端与第四晶体管T4的控制端的电压相等，根据电流镜像原理，流经第二晶体管T2的电流为Ioled2＝K2/K4×Idata2。
以上结合图6介绍了图5所示驱动电路的驱动方法。应理解，可以根据晶体管的类型相应选择不同的时序控制信号，以驱动第一发光元件或第二发光元件发光。
本公开实施例还提供了一种像素结构，像素结构可以包括上述任意一个实施例的像素电路。
在一些实现方式中，像素结构可以仅包括一个像素单元，即一个子像素。这种情况下，一个像素单元包括两个发光元件，即，第一发光元件和第二发光元件。例如，第一发光元件可以包括第一阴极、第一阳极和位于第一阴极和第一阳极之间的第一功能层，第二发光元件可以包括第二阴极、第二阳极和位于第二阴极和第二阳极之间的第二功能层。第一功能层和第二功能层至少包括发光材料层，例如有机发光材料层。第一功能层和第二功能层还可以包括电子传输层、电子注入层、空穴传输层、空穴注入层中的一层或多层。
在一些实施例中，第二发光元件可以位于第一发光元件上。例如，第二功能层可以位于第一阴极远离第一功能层的一侧。在某些实施例中，两个发光元件可以共用阴极，也即，第一阴极和第二阴极可以相同。
在另一些实现方式中，像素结构可以包括两个像素单元，即，两个子像素。例如，像素结构包括位于不同行的第一像素单元和第二像素单元，第一像素单元包括第一发光元件，第二像素单元包括第二发光元件。例如，第一像素单元可以位于第一行，第二像素单元可以位于第二行。
本公开还提供了一种显示装置，显示装置可以包括上述任意一个实施例的像素结构。在一个实施例中，显示装置例如可以是显示面板、移动终端、电视机、显示器、笔记本电脑、数码相框、导航仪、电子纸等任何具有显示功能的产品或部件。
至此，已经详细描述了本公开的各实施例。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。本领域的技术人员应该理解，可在不脱离本公开的范围和精神的情况下，对以上实施例进行修改或者对部分技术特征进行等同替换。本公开的范围由所附权利要求来限定。

Claims (17)

1.一种像素电路，包括：
第一发光元件，包括第一阴极和与第一电压端电连接的第一阳极；
第二发光元件，包括第二阴极和与第二电压端电连接的第二阳极；
电容器，包括第一端和被配置为与第三电压端电连接的第二端；
第一晶体管，所述第一晶体管的控制端与所述电容器的第一端电连接，所述第一晶体管的第一端与所述第一阴极电连接，所述第一晶体管的第二端与第四电压端电连接；
第二晶体管，所述第二晶体管的控制端与所述电容器电连接，所述第二晶体管的第一端与所述第二阴极电连接，所述第二晶体管的第二端与第五电压端电连接；
第三晶体管，所述第三晶体管的控制端与所述电容器的第一端电连接，所述第三晶体管的第二端与所述第三电压端电连接；
第一开关电路，被配置为响应于第一扫描信号，控制数据线与所述电容器的第一端是否电连接；和
第二开关电路，被配置为响应于第二扫描信号，控制所述数据线与所述第三晶体管的第一端是否电连接。
2.根据权利要求1所述的像素电路，其中：
所述第二晶体管的控制端与所述电容器的第一端电连接；
所述第一电压端与所述第五电压端相同；
所述第二电压端与所述第四电压端相同。
3.根据权利要求1所述的像素电路，其中：
所述第二晶体管的控制端与所述电容器的第二端电连接；
所述像素电路还包括：
第四晶体管，所述第四晶体管的控制端与所述电容器的第二端电连接，所述第四晶体管的第二端与所述第三电压端电连接；
第三开关电路，被配置为响应于第三扫描信号，控制所述数据线与所述电容器的第二端是否电连接；
第四开关电路，被配置为响应于第四扫描信号，控制所述数据线与所述第四晶体管的第一端是否电连接；
控制电路，被配置为响应于至少一个控制信号，控制所述电容器的第一端和第二端中的一个与所述第三电压端电连接，另一个不与所述第三电压端电连接。
4.根据权利要求3所述的像素电路，其中：
所述第一电压端与所述第二电压端相同；
所述第三电压端、所述第四电压端与所述第五电压端相同。
5.根据权利要求1所述的像素电路，其中，所述第一开关电路包括：
第五晶体管，所述第五晶体管的控制端被配置为接收所述第一扫描信号，所述第五晶体管的第一端与所述数据线电连接，所述第五晶体管的第二端与所述电容器的第一端电连接。
6.根据权利要求1或5所述的像素电路，其中，所述第二开关电路包括：
第六晶体管，所述第六晶体管的控制端被配置为接收所述第二扫描信号，所述第六晶体管的第一端与所述数据线电连接，所述第六晶体管的第二端与所述第三晶体管的第一端电连接。
7.根据权利要求3所述的像素电路，其中，所述第三开关电路包括：
第七晶体管，所述第七晶体管的控制端被配置为接收所述第三扫描信号，所述第七晶体管的第一端与所述数据线电连接，所述第七晶体管的第二端与所述电容器的第二端电连接。
8.根据权利要求3所述的像素电路，其中，所述第四开关电路包括：
第八晶体管，所述第八晶体管的控制端被配置为接收所述第四扫描信号，所述第八晶体管的第一端与所述数据线电连接，所述第八晶体管的第二端与所述第四晶体管的第一端电连接。
9.根据权利要求3、7或8所述的像素电路，其中，所述至少一个控制信号包括第一控制信号和第二控制信号；
所述控制电路包括：
第九晶体管，所述第九晶体管的控制端被配置为接收所述第一控制信号，所述第九晶体管的第一端与所述电容器的第一端电连接，所述第九晶体管的第二端与所述第三电压端电连接；
第十晶体管，所述第十晶体管的控制端被配置为接收所述第二控制信号，所述第十晶体管的第一端与所述电容器的第二端电连接，所述第十晶体管的第二端与所述第三电压端电连接。
10.一种像素结构，包括：如权利要求1-9任意一项所述的像素电路。
11.根据权利要求10所述的像素结构，其中，所述像素结构包括位于不同行的第一像素单元和第二像素单元，所述第一像素单元包括所述第一发光元件，所述第二像素单元包括所述第二发光元件。
12.一种显示装置，包括：如权利要求10或11所述的像素结构。
13.一种如权利要求1、2、5或6所述的像素电路的驱动方法，包括：
在第一阶段，控制所述第一发光元件发光，并控制所述第二发光元件不发光；和
在第二阶段，控制所述第二发光元件发光，并控制所述第一发光元件不发光。
14.根据权利要求13所述的驱动方法，其中：
在所述第一阶段，所述第一电压端的电位高于所述第四电压端的电位，所述第五电压端的电位低于所述第二电压端的电位；
在所述第二阶段，所述第一电压端的电位低于所述第四电压端的电位，所述第五电压端的电位高于所述第二电压端的电位。
15.根据权利要求13或14所述的驱动方法，其中：
所述第一阶段包括第一子阶段和在所述第一子阶段之后的第二子阶段；
在所述第一子阶段，所述第一开关电路将来自数据线的第一电流传输至所述电容器的第一端，以使得所述第三晶体管、所述第二晶体管和所述第一晶体管导通；
在所述第二子阶段，所述第二开关电路将所述第一电流传输至所述第三晶体管的第一端；
所述第二阶段包括第三子阶段和在所述第三子阶段之后的第四子阶段；
在所述第三子阶段，所述第一开关电路将来自所述数据线的第二电流传输至所述电容器的第一端，以使得所述第三晶体管、所述第二晶体管和所述第一晶体管导通；
在所述第四子阶段，所述第二开关电路将所述第二电流传输至所述第三晶体管的第一端。
16.一种如权利要求3、4、7、8或9所述像素电路的驱动方法，包括：
在第一阶段，控制所述第一发光元件发光，并控制所述第二发光元件不发光；和
在第二阶段，控制所述第二发光元件发光，并控制所述第一发光元件不发光。
17.根据权利要求16所述的驱动方法，其中：
在所述第一阶段，所述第三开关电路控制所述数据线不与所述电容器的第二端电连接，所述第四开关电路控制所述数据线不与所述第四晶体管的第一端电连接，所述控制电路控制所述电容器的第二端与所述第三电压端电连接、所述电容器的第一端不与所述第三电压端电连接；
所述第一阶段包括第一子阶段和在所述第一子阶段之后的第二子阶段；
在所述第一子阶段，所述第一开关电路将来自数据线的第一电流传输至所述电容器的第一端，以使得所述第三晶体管和所述第一晶体管导通；
在所述第二子阶段，所述第二开关电路将所述第一电流传输至所述第三晶体管的第一端；
在所述第二阶段，所述第一开关电路控制所述数据线不与所述电容器的第一端电连接，所述第二开关电路控制所述数据线不与所述第三晶体管的第一端电连接，所述控制电路控制所述电容器的第一端与所述第三电压端电连接、所述电容器的第二端不与所述第三电压端电连接；
所述第二阶段包括第三子阶段和在所述第三子阶段之后的第四子阶段；
在所述第三子阶段，所述第三开关电路将来自所述数据线的第二电流传输至所述电容器的第二端，以使得所述第四晶体管和所述第二晶体管导通；
在所述第四子阶段，所述第四开关电路将所述第二电流传输至所述第四晶体管的第一端。
CN201910529602.9A 2019-06-19 2019-06-19 像素电路及其驱动方法、像素结构和显示装置 Active CN110264953B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910529602.9A CN110264953B (zh) 2019-06-19 2019-06-19 像素电路及其驱动方法、像素结构和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910529602.9A CN110264953B (zh) 2019-06-19 2019-06-19 像素电路及其驱动方法、像素结构和显示装置

Publications (2)

Publication Number Publication Date
CN110264953A true CN110264953A (zh) 2019-09-20
CN110264953B CN110264953B (zh) 2021-02-05

Family

ID=67919197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910529602.9A Active CN110264953B (zh) 2019-06-19 2019-06-19 像素电路及其驱动方法、像素结构和显示装置

Country Status (1)

Country Link
CN (1) CN110264953B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111261102A (zh) * 2020-03-02 2020-06-09 北京京东方显示技术有限公司 一种像素电路、其驱动方法、显示面板及显示装置
CN111710304A (zh) * 2020-07-17 2020-09-25 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示设备
CN111883065A (zh) * 2020-08-17 2020-11-03 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板
CN115240597A (zh) * 2022-09-20 2022-10-25 惠科股份有限公司 像素电路、显示面板及显示装置
CN115410526A (zh) * 2022-11-02 2022-11-29 惠科股份有限公司 像素驱动电路、像素驱动方法和显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1871631A (zh) * 2003-09-23 2006-11-29 伊格尼斯创新有限公司 像素驱动器电路
JP2009139552A (ja) * 2007-12-05 2009-06-25 Canon Inc 発光素子の駆動回路及びそれを備えるディスプレイ並びに発光素子の駆動方法
CN101939776A (zh) * 2008-03-06 2011-01-05 富士电机控股株式会社 有源矩阵型显示设备
US20140225884A1 (en) * 2001-08-29 2014-08-14 Semiconductor Energy Laboratory Co., Ltd. Light Emitting Device, Method of Driving a Light Emitting Device, Element Substrate, and Electronic Equipment
CN104064142A (zh) * 2014-06-13 2014-09-24 上海天马有机发光显示技术有限公司 一种有机发光二极管像素驱动电路及显示装置
CN105741778A (zh) * 2016-01-19 2016-07-06 中山大学 一种amoled显示像素电流补偿电路及其驱动方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140225884A1 (en) * 2001-08-29 2014-08-14 Semiconductor Energy Laboratory Co., Ltd. Light Emitting Device, Method of Driving a Light Emitting Device, Element Substrate, and Electronic Equipment
CN1871631A (zh) * 2003-09-23 2006-11-29 伊格尼斯创新有限公司 像素驱动器电路
JP2009139552A (ja) * 2007-12-05 2009-06-25 Canon Inc 発光素子の駆動回路及びそれを備えるディスプレイ並びに発光素子の駆動方法
CN101939776A (zh) * 2008-03-06 2011-01-05 富士电机控股株式会社 有源矩阵型显示设备
CN104064142A (zh) * 2014-06-13 2014-09-24 上海天马有机发光显示技术有限公司 一种有机发光二极管像素驱动电路及显示装置
CN105741778A (zh) * 2016-01-19 2016-07-06 中山大学 一种amoled显示像素电流补偿电路及其驱动方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111261102A (zh) * 2020-03-02 2020-06-09 北京京东方显示技术有限公司 一种像素电路、其驱动方法、显示面板及显示装置
CN111710304A (zh) * 2020-07-17 2020-09-25 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示设备
CN111883065A (zh) * 2020-08-17 2020-11-03 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板
CN111883065B (zh) * 2020-08-17 2022-02-15 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板
CN115240597A (zh) * 2022-09-20 2022-10-25 惠科股份有限公司 像素电路、显示面板及显示装置
US11798472B1 (en) 2022-09-20 2023-10-24 HKC Corporation Limited Pixel circuit, display panel, and display device
CN115410526A (zh) * 2022-11-02 2022-11-29 惠科股份有限公司 像素驱动电路、像素驱动方法和显示面板
US11942038B1 (en) 2022-11-02 2024-03-26 HKC Corporation Limited Pixel driving circuit, pixel driving method and display panel

Also Published As

Publication number Publication date
CN110264953B (zh) 2021-02-05

Similar Documents

Publication Publication Date Title
US10203553B2 (en) Backlight module, driving method thereof and display device
CN110264953A (zh) 像素电路及其驱动方法、像素结构和显示装置
US8736521B2 (en) Display device and electronic apparatus have the same
US9959801B2 (en) Display device and method for driving same with light-emission enable signal switching unit
TWI517122B (zh) 顯示面板、顯示裝置及電子系統
US7365714B2 (en) Data driving apparatus and method of driving organic electro luminescence display panel
JP4789746B2 (ja) 有機電界発光表示装置、発光制御駆動装置および論理和回路
CN101667391B (zh) 像素电路、发光显示装置及其驱动方法
CN101286296B (zh) 显示装置、显示装置的驱动方法和电子设备
US9552771B2 (en) Display apparatus and method of controlling the same
CN108399895A (zh) 显示面板及其驱动方法、显示装置
US11893936B2 (en) Pixel driving circuit, display panel, driving methods, and display apparatus
TWI413064B (zh) 顯示器裝置、顯示器裝置驅動方法及電子裝置
CN108711398A (zh) 像素电路及其驱动方法、阵列基板、显示面板
CN100514419C (zh) 有机发光显示设备及其发射控制驱动器和逻辑或电路
JP2004145280A (ja) 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器
CN108470544B (zh) 一种像素驱动电路及其驱动方法、阵列基板和显示装置
CN107369412B (zh) 一种像素电路及其驱动方法、显示装置
CN110062943A (zh) 像素电路及其驱动方法、显示装置
US11355060B2 (en) Pixel circuit, method of driving pixel circuit, display panel and display device
US9633599B2 (en) Pixel circuit, display device including the same and driving method of the display device
CN112382237A (zh) 一种像素电路及其驱动方法、显示基板及显示装置
CN110310603A (zh) 一种像素驱动电路及其驱动方法、显示面板、显示装置
US11651730B2 (en) Display device including dual data lines
CN106782331A (zh) 一种像素电路、其驱动方法、显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant