CN112382237A - 一种像素电路及其驱动方法、显示基板及显示装置 - Google Patents

一种像素电路及其驱动方法、显示基板及显示装置 Download PDF

Info

Publication number
CN112382237A
CN112382237A CN202011354558.1A CN202011354558A CN112382237A CN 112382237 A CN112382237 A CN 112382237A CN 202011354558 A CN202011354558 A CN 202011354558A CN 112382237 A CN112382237 A CN 112382237A
Authority
CN
China
Prior art keywords
circuit
sub
node
signal terminal
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011354558.1A
Other languages
English (en)
Inventor
陈腾
李硕
李�杰
卢玉群
丁小琪
孟维欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202011354558.1A priority Critical patent/CN112382237A/zh
Priority to CN202211641840.7A priority patent/CN115831047A/zh
Publication of CN112382237A publication Critical patent/CN112382237A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]

Abstract

本公开的实施例提供一种像素电路及其驱动方法、显示基板及显示装置，涉及显示技术领域，可以改善发光元件老化导致的亮度降低现象，延长其使用寿命。该像素电路包括数据写入子电路、驱动子电路、存储子电路、第一补偿子电路、第二补偿子电路和发光控制子电路。数据写入子电路与数据信号端、扫描信号端和第一节点耦接。驱动子电路与第一电压端、第二节点和第三节点耦接。存储子电路耦接于第一节点与第二节点之间。第一补偿子电路与第一控制信号端、第一节点和发光元件的第一极耦接。第二补偿子电路与第二控制信号端、第二节点和第三节点耦接。发光控制子电路与使能信号端、第三节点和发光元件的第一极耦接。发光元件的第二极与第二电压端耦接。

Description

一种像素电路及其驱动方法、显示基板及显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示基板及显示装置。
背景技术
目前，显示装置大多追求高分辨率、高画质等特性。以有机电致发光二极管(Organic Light Emitting Diode，OLED)显示装置为代表的自发光显示装置，因具有自发光、低能耗、宽视角及响应速度快等优点，是目前研究领域的热点之一。
发明内容
本公开的实施例提供一种像素电路及其驱动方法、显示基板及显示装置，可以改善发光元件老化导致的亮度降低现象，延长发光元件的使用寿命。
为达到上述目的，本公开的实施例采用如下技术方案：
第一方面，本公开的实施例提供一种像素电路。该像素电路包括数据写入子电路、驱动子电路、存储子电路、第一补偿子电路、第二补偿子电路和发光控制子电路。所述数据写入子电路与数据信号端、扫描信号端和第一节点耦接；所述数据写入子电路被配置为响应于在所述扫描信号端处接收的扫描信号，将在所述数据信号端处接收的数据信号写入所述第一节点。所述驱动子电路与第一电压端、第二节点和第三节点耦接；所述驱动子电路被配置为响应于所述第二节点的电压，产生驱动电流。所述存储子电路耦接于所述第一节点与所述第二节点之间；所述存储子电路被配置为存储电压。所述第一补偿子电路与第一控制信号端、所述第一节点和发光元件的第一极耦接；所述第一补偿子电路被配置为响应于在所述第一控制信号端处接收的第一控制信号，将来自于第二电压端的第二电压和所述发光元件的阈值电压传输至所述第一节点。所述第二补偿子电路与第二控制信号端、所述第二节点和所述第三节点耦接；所述第二补偿子电路被配置为响应于在所述第二控制信号端处接收的第二控制信号，将来自于所述第一电压端的第一电压和所述驱动子电路的阈值电压传输至所述第二节点。所述发光控制子电路，与使能信号端、所述第三节点和所述发光元件的第一极耦接；所述发光控制子电路被配置为响应于在所述使能信号端处接收到的使能信号，将传输至所述第三节点处的所述驱动电流输出至所述发光元件。所述发光元件的第二极与所述第二电压端耦接。
在一些实施例中，所述的像素电路还包括电位保持子电路，耦接于所述第一电压端和所述第一节点之间；所述电位保持子电路被配置为保持所述第一节点的电位。
在一些实施例中，所述电位保持子电路包括第一电容器；所述第一电容器的第一端与所述第一节点耦接，所述第一电容器的第二端与所述第一电压端耦接。
在一些实施例中，所述第一补偿子电路包括第一晶体管；所述第一晶体管的控制极与所述第一控制信号端耦接，所述第一晶体管的第一极与所述第一节点耦接，所述第一晶体管的第二极与所述发光元件的第一极耦接。
在一些实施例中，所述第二补偿子电路包括第二晶体管；所述第二晶体管的控制极与所述第二控制信号端耦接，所述第二晶体管的第一极与所述第三节点耦接，所述第二晶体管的第二极与所述第二节点耦接。
在一些实施例中，所述第一控制信号端与所述第二控制信号端为同一个控制信号端。
在一些实施例中，所述的像素电路还包括第一初始化子电路、第二初始化子电路和第三初始化子电路中的至少一个。所述第一初始化子电路与第一复位信号端、第一初始化信号端和所述第一节点耦接；所述第一初始化子电路被配置为响应于在所述第一复位信号端处接收的第一复位信号，将在所述第一初始化信号端处接收的第一初始化信号传输至所述第一节点，以初始化所述第一节点的电位。所述第二初始化子电路与第二复位信号端、第二初始化信号端和所述第二节点耦接；所述第二初始化子电路被配置为响应于在所述第二复位信号端处接收的第二复位信号，将在所述第二初始化信号端处接收的第二初始化信号传输至所述第二节点，以初始化所述第二节点的电位。所述第三初始化子电路，与第三复位信号端、第三初始化信号端和所述发光元件的第一极耦接；所述第三初始化子电路被配置为响应于在所述第三复位信号端处接收的第三复位信号，将在所述第三初始化信号端处接收的第三初始化信号传输至所述发光元件的第一极，以初始化所述发光元件的第一极的电位。
在一些实施例中，所述像素电路包括所述第一初始化子电路、所述第二初始化子电路和所述第三初始化子电路。所述第一复位信号端、所述第二复位信号端和所述第三复位信号端为同一个复位信号端，和/或，所述第一初始化信号端、所述第二初始化信号端和所述第三初始化信号端为同一个初始化信号端。
在一些实施例中，所述第一初始化子电路包括第三晶体管；所述第三晶体管的控制极与所述第一复位信号端耦接，所述第三晶体管的第一极与所述第一初始化信号端耦接，所述第三晶体管的第二极与所述第一节点耦接。
在一些实施例中，所述第二初始化子电路包括第四晶体管；所述第四晶体管的控制极与所述第二复位信号端耦接，所述第四晶体管的第一极与所述第二初始化信号端耦接，所述第四晶体管的第二极与所述第二节点耦接。
在一些实施例中，所述第三初始化子电路包括第五晶体管；所述第五晶体管的控制极与所述第三复位信号端耦接，所述第五晶体管的第一极与所述第三初始化信号端耦接，所述第五晶体管的第二极与所述发光元件的第一极耦接。
在一些实施例中，所述数据写入子电路包括第六晶体管；所述第六晶体管的控制极与所述扫描信号端耦接，所述第六晶体管的第一极与所述数据信号端耦接，所述第六晶体管的第二极与所述第一节点耦接。
在一些实施例中，所述存储子电路包括第二电容器；所述第二电容器的第一端与所述第一节点耦接，所述第二电容器的第二端与所述第二节点耦接。
在一些实施例中，所述驱动子电路驱动晶体管；所述驱动晶体管的控制极与所述第二节点耦接，所述驱动晶体管的第一极与所述第一电压端耦接，所述驱动晶体管的第二极与所述第三节点耦接。
在一些实施例中，所述发光控制子电路包括第七晶体管；所述第七晶体管的控制极与所述使能信号端耦接，所述第七晶体管的第一极与所述第三节点耦接，所述第七晶体管的第二极与所述发光元件的第一极耦接。
第二方面，本公开的实施例提供一种像素电路的驱动方法，应用于上述任一实施例所述的像素电路。该驱动方法包括：在一图像帧的补偿阶段，所述第二补偿子电路响应于在所述第二控制信号端处接收的第二控制信号，将来自于所述第一电压端的第一电压和所述驱动子电路的阈值电压传输至所述第二节点；所述第一补偿子电路响应于在所述第一控制信号端处接收的第一控制信号，将来自于所述第二电压端的第二电压和所述发光元件的阈值电压传输至所述第一节点；在所述图像帧的写入阶段，所述数据写入子电路响应于在所述扫描信号端处接收的扫描信号，将在所述数据信号端处接收的数据信号写入所述第一节点；以及，在所述图像帧的发光阶段，所述驱动子电路响应于所述第二节点的电压导通，产生驱动电流；所述发光控制子电路响应于在所述使能信号端处接收到的使能信号，将传输至所述第三节点处的所述驱动电流输出至所述发光元件，以驱动所述发光元件发光。
在一些实施例中，所述像素电路还包括：第一初始化子电路、第二初始化子电路和第三初始化子电路中的至少一个；所述第一初始化子电路与第一复位信号端、第一初始化信号端和所述第一节点耦接；所述第二初始化子电路与第二复位信号端、第二初始化信号端和所述第二节点耦接；所述第三初始化子电路与第三复位信号端、第三初始化信号端和所述发光元件的第一极耦接。在所述图像帧的所述补偿阶段之前，所述驱动方法还包括以下步骤中的至少一个：在所述图像帧的复位阶段，所述第一初始化子电路响应于在所述第一复位信号端处接收的第一复位信号，将在所述第一初始化信号端处接收的第一初始化信号传输至所述第一节点，以初始化所述第一节点的电位；在所述图像帧的所述复位阶段，所述第二初始化子电路响应于在所述第二复位信号端处接收的第二复位信号，将在所述第二初始化信号端处接收的第二初始化信号传输至所述第二节点，以初始化所述第二节点的电位；以及，在所述图像帧的所述复位阶段，所述第三初始化子电路响应于在所述第三复位信号端处接收的第三复位信号，将在所述第三初始化信号端处接收的第三初始化信号传输至所述发光元件的第一极，以初始化所述发光元件的第一极的电位。
第三方面，本公开的实施例提供一种显示基板。该显示基板包括衬底、设置在所述衬底上的如上述任一实施例所述的像素电路和设置在所述衬底上的发光元件；所述发光元件与所述像素电路耦接。
在一些实施例中，所述像素电路还包括电位保持子电路，与所述第一电压端和所述第一节点耦接；所述电位保持子电路被配置为保持所述第一节点的电位；所述电位保持子电路包括第一电容器。所述像素电路中的所述存储子电路包括第二电容器。所述显示基板还包括依次层叠设置在所述衬底上的第一导体层和第二导体层。所述第一导体层和所述第二导体层彼此绝缘；所述第一导体层包括：互不连接的第一导体图案和第二导体图案；所述第二导体层包括：第三导体图案；所述第三导体图案在所述衬底上的正投影与所述第一导体图案在所述衬底上的正投影具有交叠区域，以形成所述第一电容器；所述第三导体图案在所述衬底上的正投影与所述第二导体图案在所述衬底上的正投影具有交叠区域，以形成所述第二电容器。
第四方面，本公开的实施例提供一种显示装置。该显示装置包括如上述实施例所述的显示基板和与所述显示基板耦接的驱动芯片；所述驱动芯片被配置为向所述显示基板中的所述像素电路提供驱动所述像素电路所需的信号。
本公开的实施例提供一种像素电路及其驱动方法、显示基板及显示装置，利用像素电路补偿发光元件的阈值电压Voled_th，使得最终流过发光元件的驱动电流与其自身的阈值电压Voled_th正相关。这样，当发光元件因老化而导致发光亮度降低、即使得发光元件的阈值电压Voled_th升高后，流过发光元件的驱动电流也随之增大，从而实现了对发光元件的驱动电流的补偿、改善了发光元件因老化而导致的亮度降低问题、延长了发光元件的使用寿命，从而提高了显示品质。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，然而，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开的实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为OLED的寿命衰减特性曲线图；
图2为一技术方案提供的一种自发光显示装置中的显示基板的走线示意图；
图3为根据一些实施例的显示装置的结构图；
图4为根据一些实施例的显示基板的结构图；
图5为根据一些实施例的子像素的结构图；
图6为根据一些实施例的像素电路的电路图；
图7为根据另一些实施例提供的像素电路的电路图；
图8A至图8D为根据又一些实施例提供的像素电路的电路图；
图9A至图9D为根据又一些实施例提供的像素电路的电路图；
图10为根据又一些实施例提供的像素电路的电路图；
图11为根据又一些实施例提供的像素电路的电路图；
图12为图11所示的像素电路的信号时序图；
图13A为图11所示的像素电路在复位阶段的工作状态示意图；
图13B为图11所示的像素电路在补偿阶段的工作状态示意图；
图13C为图11所示的像素电路在写入阶段的工作状态示意图；
图13D为图11所示的像素电路在发光阶段的工作状态示意图；
图14为一技术方案提供的两种像素电路的反馈原理图；
图15为根据一些实施例提供的像素电路反馈原理与一技术方案提供的像素电路的反馈原理对比图；
图16为图11所示的像素电路的仿真模型示意图；
图17为图11所示的像素电路的仿真信号示意图；
图18为根据另一些实施例的显示基板的结构图；
图19为根据一些实施例的显示基板的布局示意图；
图20A至图20D为图19中各层的布局示意图；
图21为根据一些实施例的像素电路的驱动方法流程图；以及，
图22为根据另一些实施例的像素电路的驱动方法流程图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，然而，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开的实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。此外，如在本说明书和所附的权利要求书中所使用的单数形式“一个”和“该”也可以包括复数个指示物，除非所述内容明确说明并非如此。在本公开的实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
将理解，当某一层或某一元件被描述为在另一层或衬底“上”时，它可以直接在该另一层或该衬底上，或者一个或多个中间层或元件也可能存在。此外，还将理解，当某一层或某一元件被描述为在另一层或衬底“下”时，它可以直接在该另一层或该衬底下，或者一个或多个中间层或元件也可能存在。类似地，还将理解，当某一层或某一元件被称为在两个层或元件之间时，它可以是两个层或元件之间的唯一的层或元件，或者一个或多个中间层也可以在其中。
在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有物理接触或存在电信号通路，例如两个部件之间通过信号线导通，或者两个部件之间可以存在其他的电学元件或者电路，但两个部件通过其他电学元件之间存在信号通路。然而，术语“耦接”或“通信耦合(Communication coupling)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。
“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。
如本文中所使用，根据上下文，术语“如果”任选地被解释为意思是“当……时”或“在……时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定……”或“如果检测到[所陈述的条件或事件]”任选地被解释为是指“在确定……时”或“响应于确定……”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。
本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
如本文所使用的那样，“约”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。
自发光显示装置包括多个发光元件，因发光元件具有亮度高、色域广等特点，受到广泛关注。发光元件的光电转换特性(包括光电转换效率、均一性和色坐标等)，会随着流过该发光元件的电流的变化而发生改变。
以发光元件为有机电致发光二极管(Organic Light Emitting Diode，OLED)为例，由于OLED在发光过程中长期于直流偏置的状态，会加速OLED中的发光材料的极性化，即加速发光材料的老化，造成OLED的内建电场(即半导体由于内部的作用而形成的电场)随之迅速增强，进而导致OLED的电阻和阈值电压(即其能够发光的临界电压，也称为临界跨压)升高，最终使得OLED的阳极与阴极之间的电压差升高。这样，在数据信号不变的情况下，OLED中实际流过的电流会减小，使得OLED的实际发光亮度降低，难以达到设定亮度，从而降低了自发光显示装置显示画面的品质。
OLED能够发出的光的实际亮度与初始亮度(即该OLED在使用之初能够发出的光的最大亮度)的比值过低后，例如该比值降低至0.8(即该OLED能够发出的光的实际亮度为初始亮度的80％)时，无法满足显示画面的要求，则难以使用该自发光显示装置继续显示画面，即降低了具有该OLED的自发光显示装置的寿命。因此，随着OLED的阈值电压增大，其使用寿命会大幅降低。
图1为OLED的寿命衰减特性曲线图。如图1所示，横坐标表示时间(小时，h)、左侧的纵坐标为采用恒电流测试获得的OLED的阳极表面的电压(V)、右侧的纵坐标为OLED的寿命(百分比)。
由于施加在OLED的阴极的电压通常为恒定的直流电压，因此，通过测试OLED的阳极表面电压随着时间延长的变化，能够表征出OLED的阳极与阴极之间的电压差随时间延长的变化，也即表征出OLED的阈值电压随时间延长的变化。从图1可以看出，随着OLED使用时间的延长，OLED的阈值电压逐渐升高，也即OLED的寿命逐渐衰减。
对于一些例如车载显示、船载显示以及笔记本电脑等具有较长使用周期的产品而言，发光元件(例如上述OLED)自身的寿命问题限制了其在上述长使用周期产品中的进一步的应用，从而限制了具有该自发光显示装置的应用领域。
为了延长发光元件的使用寿命，相关技术提供了一种补偿发光元件的电流的方法。该方法通过测试每个子像素中的发光元件(例如OLED)在发光阶段的电流或者电压，将OLED中实际流过的电流的不足通过相应的计算后补偿到输入到该子像素的数据信号中，从而提高OLED的电流，提高OLED的发光亮度，达到延长OLED的使用寿命的目的。
上述方法是通过从子像素的外部补偿OLED的电流，因此也被称为外部补偿方法。
由于测试OLED的电流需要串联OLED的阳极与感测信号线，工艺难度较大，故采用外部补偿方法时，通常是并联OLED的阳极与感测信号线。
图2为一技术方案提供的一种自发光显示装置中的显示基板的走线示意图。如图2所示，显示基板100'具有显示区(Active Area，AA)和位于AA区之外的至少一侧的周边区。AA区内设置有多个子像素(例如红色子像素P1、绿色子像素P2和蓝色子像素P3等)、与多个子像素耦接的多条感测信号线(Sense)等。周边区包括绑定区(Bonding，B)，感测信号线Sense延伸至绑定区B，并与集成电路(Integrated Circuit，IC，图2中未示意出)耦接，以传输相应子像素中的OLED的阳极表面的电压信号。
这样，需要增加IC的数量，以计算用于补偿OLED的电流的数据信号，导致成本大幅提高。另外，由于外部补偿方法中测试OLED的阳极表面电压的位置为绑定区B中的焊盘端(Pad)，信号经过较长的感测信号线Sense传输后，信号的强度会发生变化，影响OLED的阳极表面的电压的测量结果，从而降低了上述外部补偿方法的准确性，难以有效提高发光元件的使用寿命。
基于此，为了改善发光元件(例如OLED)因老化而导致的发光亮度降低现象、延长OLED的使用寿命、提高具有该OLED的显示装置的显示品质。本公开的实施例提供一种显示装置。
示例性地，该显示装置可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是图像的任何装置。更明确地说，显示装置可以是多种电子装置中的一种，所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。本公开的实施例对上述显示装置的具体形式不做特殊限制。
图3为根据一些实施例的显示装置的结构图。如图3所示，显示装置200包括显示基板100。
显示基板100具有显示区(Active Area，AA)和周边区W。周边区W位于AA区之外的至少一侧。
显示基板100包括设置于AA区中的多个子像素P。示例性地，多个子像素P可以呈阵列排布。例如，沿图3中X方向(例如行方向)排列成一排的子像素P称为同一行子像素，沿图3中Y方向(例如列方向)排列成一排的子像素P称为同一列子像素。
图4为根据一些实施例的显示基板的结构图。如图4所示，显示基板100还包括衬底100a。前述像素电路101和发光元件L均设置在衬底100a上。
应当理解的是，为便于示意，于图4中，仅以单一层体表示像素电路101和发光元件L，二者的具体结构将在后续实施例中作具体说明。
示例性地，该衬底100a可以包括：由玻璃等材料制作成的刚性衬底(或称为硬质衬底)，或者由聚酰亚胺(Polyimide，PI)、聚对苯二甲酸乙二醇酯(PolyethyleneTerephthalate，PET)、聚碳酸酯(Polycarbonate，PC)、聚甲基丙烯酸甲酯(PolymethylMethacrylate，PMMA)、或者聚醚砜树脂(Polyether sulfone Resin，PES)等材料制作成的柔性衬底。
进一步地，在一些示例中，显示基板100还包括：设置在衬底100a上的缓冲层等薄膜，以在制备像素电路101的过程中，阻挡衬底100a中可能存在的杂质离子向像素电路101迁移。即像素电路101设置在缓冲层等薄膜背离衬底100a的表面上。
图5为根据一些实施例的子像素的结构图。如图5所示，每个子像素P包括：发光元件L、与发光元件L耦接的像素电路101。像素电路101被配置为向发光元件L提供驱动电流，以驱动发光元件L工作(即发光)。
示例性地，如图5所示，发光元件L的第一极与像素电路101耦接，发光元件L的第二极与第二电压端V2耦接。第二电压端V2被配置为传输第二电压。示例性地，第二电压为直流的基准电压(Voltage Source Source，VSS)，例如，第二电压VSS为-3V。或者，第二电压VSS为0V，即该第二电压端V2接地。第二电压端V2只要向发光元件L的第二极提供0V或者负电压即可。
示例性地，发光元件L包括电流驱动型元件。进一步地，发光元件L可以为电流型发光二极管，如微型发光二极管(Micro Light Emitting Diode，Micro LED)、迷你发光二极管(Mini Light Emitting Diode，Mini LED)、量子点发光二极管(Quantum LightEmitting Diode，QLED)或者有机电致发光二极管(Organic Light Emitting Diode，OLED)。示例性地，发光元件L的第一极和第二极分别为发光二极管的阳极和阴极。
图6为根据一些实施例的像素电路的电路图。如图6所示，该像素电路101包括：数据写入子电路10、驱动子电路20、存储子电路30、第一补偿子电路41、第二补偿子电路42以及发光控制子电路50。
数据写入子电路10与数据信号端Data、扫描信号端Scan和第一节点N1耦接。数据写入子电路10被配置为响应于在扫描信号端Scan处接收的扫描信号，将在数据信号端Data处接收的数据信号写入第一节点N1。
驱动子电路20与第一电压端V1、第二节点N2和第三节点N3耦接。驱动子电路20被配置为响应于第二节点N2的电压，产生驱动电流I。
存储子电路30耦接于第一节点N1与第二节点N2之间。存储子电路30被配置为存储电压。
第一补偿子电路41与第一控制信号端Q1、第一节点N1和发光元件L的第一极耦接。第一补偿子电路41被配置为响应于在第一控制信号端Q1处接收的第一控制信号，将来自于第二电压端V2的第二电压和发光元件L的阈值电压传输至第一节点N1。
第二补偿子电路42与第二控制信号端Q2、第二节点N2和第三节点N3耦接。第二补偿子电路42被配置为响应于在第二控制信号端Q2处接收的第二控制信号，将来自于第一电压端V1的第一电压和驱动子电路20的阈值电压Vth传输至第二节点N2。
发光控制子电路50与使能信号端EM、第三节点N3和发光元件L的第一极耦接。发光控制子电路50被配置为响应于在使能信号端EM处接收到的使能信号，将传输至第三节点N3处的驱动电流I输出至发光元件L。
发光元件L的第二极与第二电压端V2耦接。
应当理解的是，在本公开的实施例提供的像素电路101中，第一节点N1、第二节点N2以及第三节点N3等节点并不一定表示实际存在的部件，在一些示例中，这些节点表示像素电路的等效电路图中相关耦接(即电连接)的汇合点，也就是说，这些节点是由电路图中相关电连接的汇合点等效而成的节点。
示例性地，发光元件L为OLED，发光元件L的阈值电压即为OLED的阈值电压Voled_th。以下以发光元件L为OLED为例，对上述像素电路101的工作过程进行描述，应当理解，发光元件L也可以为Micro LED、Mini LED或者QLED等其他电流驱动元件，本公开的实施例对此不作限定。
本公开的实施例提供的上述像素电路101在工作时：
在一图像帧F的补偿阶段U2，第二补偿子电路42响应于在第二控制信号端Q2处接收的第二控制信号，将来自于第一电压端V1的第一电压(例如电源电压，Voltage DrainDrain，VDD)和驱动子电路20的阈值电压Vth传输至第二节点N2。并且，在图像帧F的补偿阶段U2，第一补偿子电路41响应于在第一控制信号端Q1处接收的第一控制信号，将来自于第二电压端V2的第二电压VSS和发光元件L的阈值电压Voled_th传输至第一节点N1。
示例性地，来自于第一电压端V1的第一电压VDD为直流电压，例如，直流高电平电压。在来自于第一电压端V1的第一电压VDD为高电平电压的情况下，来自于第二电压端V2的第二电压VSS为低电平电压；例如，第一电压VDD为4.6V，第二电压VSS为-3V。
这样，在补偿阶段U2，第二节点N2的电压VN2等于VDD+Vth，第一节点N1的电压VN1等于VSS+Voled_th。由于存储子电路30耦接于第一节点N1与第二节点N2之间，也即，存储子电路30两端的电压差ΔV为VN2-VN1，即ΔV等于VDD+Vth-VSS-Voled_th。
在该图像帧F的写入阶段U3，数据写入子电路10响应于在扫描信号端Scan处接收的扫描信号，将在数据信号端Data处接收的数据信号Vdata写入第一节点N1。
在写入阶段U3，由于数据信号Vdata通过数据写入子电路10直接写入到第一节点N1，从而使得第一节点N1的电压VN1直接变为Vdata，即VN1＝Vdata。
由于存储子电路30是依靠其所具有的电容器存储电压的，因此，利用电容器的自举效应(即电容器两端的电压不能突变，当一端电压升高时，另一端仍保持于与前一端之间的压差的效应)，在第一节点N1的电压VN1变为Vdata，即VN1＝Vdata后，会使得第二节点N2的电压VN2最终稳定至VN2＝Vdata+ΔV＝Vdata+VDD+Vth-VSS-Voled_th。
由于第一电压端V1与第二节点N2之间的电压差(Vdata+Vth-VSS-Voled_th)大于驱动子电路20的阈值电压Vth，因此，驱动子电路20响应于第二节点N2的电压VN2导通，并产生驱动电流I，该驱动电流I满足如下公式：
I＝1/2·μ·Cox·W/L·(Vgs-Vth)2；
＝1/2·μ·Cox·W/L·(VN2-VDD-Vth)2；
＝1/2·μ·Cox·W/L·(Vdata+VDD+Vth-VSS-Voled_th-VDD-Vth)2；
＝1/2·μ·Cox·W/L·(Vdata-VSS-Voled_th)2；
＝1/2·μ·Cox·W/L·(VSS+Voled_th-Vdata)2；
其中，μ、Cox、W和L为与驱动子电路20的工艺参数和几何尺寸相关的固定常数。具体地，μ、Cox、W和L分别为驱动子电路20中的驱动晶体管的场效应迁移率、栅绝缘层单位面积电容、沟道宽度和沟道长度。Vgs为驱动子电路20中的驱动晶体管的栅源电压差。
在该图像帧F的发光阶段U4，发光控制子电路50响应于在使能信号端EM处接收到的使能信号，将传输至第三节点N3处的驱动电流I输出至发光元件L，以驱动发光元件L发光。
由上述公式可知，最终流过发光元件L的驱动电流I与驱动子电路20的阈值电压Vth不相关，而与发光元件L的阈值电压Voled_th正相关。这样，随着发光元件L使用时间的延长，发光元件L因材料老化导致发光效率下降，发光元件L的阈值电压Voled_th会升高，而阈值电压Voled_th的升高会带动流过发光元件L的驱动电流I相应地增大(在数据信号Vdata未发生改变的情况下)，也即，实现了对发光元件L的电流的补偿。
基于此，本公开的实施例提供的上述像素电路101，通过各个信号的时序控制，能够实现利用像素电路101自身的电路结构对发光元件L(例如OLED)因老化而导致的发光亮度降低现象进行改善，使得最终流过OLED的驱动电流I与其自身的阈值电压Voled_th正相关，从而使得当阈值电压Voled_th升高时，流过OLED的驱动电流I也随之增大，延长了OLED的使用寿命，提高了具有该OLED的显示装置的显示品质。
由于本公开的实施例提供的上述像素电路101是利用像素电路101自身的电路结构从子像素内部补偿发光元件L的电流，因此采用该像素电路101的补偿方法可以被称为内部补偿方法。相比于前述的相关技术中的外部补偿方法，采用本公开的实施例提供的上述像素电路101补偿发光元件L的电流时，不需要在显示装置中增加IC，补偿成本更低；且能够对与每个像素电路101耦接的发光元件L进行独立补偿，补偿精度更高。
此外，OLED中的发光材料通常采用蒸镀工艺制成，由于蒸镀工艺的精度有限，OLED的阈值电压Voled_th可能会受到蒸镀工艺的影响而出现不均匀。通过本公开的实施例提供的上述像素电路101，由于最终流过OLED的驱动电流I与其自身的阈值电压Voled_th正相关，能够使得流过OLED的驱动电流I与OLED的阈值电压Voled_th同步变化，从而改善了由于OLED的阈值电压Voled_th不均匀而导致的发光不均匀现象。
并且，由于最终流过OLED的驱动电流I与第一电压VDD和驱动子电路20的阈值电压Vth不相关，使得OLED的驱动电流I不受传输第一电压VDD的第一电源线LV1的电压降(即电阻两端的电位差，IR drop)和驱动子电路20的阈值电压Vth的影响，如此，上述像素电路101还可以改善流过OLED的驱动电流的均匀性，达到发光亮度的均匀。
由于在补偿阶段U2，第二补偿子电路42将来自于第一电压端V1的第一电压VDD和驱动子电路20的阈值电压Vth传输至第二节点N2，以补偿驱动子电路20的阈值电压Vth；并且，第一补偿子电路41将来自于第二电压端V2的第二电压VSS和发光元件L的阈值电压Voled_th传输至第一节点N1，以补偿发光元件L的阈值电压Voled_th。由于这两个补偿子电路均在图像帧的补偿阶段U2工作，因此，第一补偿子电路41对发光元件L的阈值电压Voled_th的补偿时间可以设定为与第二补偿子电路42对驱动子电路20的阈值电压Vth的补偿时间相同，以简化信号的时序控制过程。
示例性地，如图6所示，第一控制信号端Q1与第二控制信号端Q2可以为同一个控制信号端Q，该控制信号端Q耦接至一条控制信号线LQ。也即是说，第一补偿子电路41和第二补偿子电路42被同时导通，且导通时间相同。如下，还能够简化显示基板100中的信号线的数量，使得显示基板100具有较宽松的布线空间，以便于实现显示装置200具有更高的分辨率。
图7为根据另一些实施例提供的像素电路的电路图。如图7所示，该像素电路101包括：数据写入子电路10、驱动子电路20、存储子电路30、第一补偿子电路41、第二补偿子电路42、发光控制子电路50以及电位保持子电路60。电位保持子电路60耦接于第一电压端V1和第一节点N1之间。电位保持子电路60被配置为保持第一节点N1的电位。
数据写入子电路10、驱动子电路20、存储子电路30、第一补偿子电路41、第二补偿子电路42以及发光控制子电路50的作用以及相互之间的耦接方式与前述实施例相同，此处不再赘述。
由于电位保持子电路60耦接于第一电压端V1和第一节点N1，一方面，可以在发光阶段U4保持第一节点N1的电压稳定在Vdata，防止其处于悬浮(floating)状态，避免影响对发光元件L的驱动电流I的补偿；另一方面，在来自于第一电压端V1的第一电压VDD出现下降或者波动的情况时，第一节点N1和第二节点N2的电压能够与第一电压VDD跳变相同，使得驱动子电路20的Vgs不变，从而保持发光元件L的发光亮度不变。
图8A至图8D为根据又一些实施例提供的像素电路的电路图。如图8A至图8D所示，该像素电路101包括：数据写入子电路10、驱动子电路20、存储子电路30、第一补偿子电路41、第二补偿子电路42、发光控制子电路50以及第一初始化子电路71、第二初始化子电路72和第三初始化子电路73中的至少一个。
图9A至图9D为根据又一些实施例提供的像素电路的电路图。如图9A至图9D所示，该像素电路101包括：数据写入子电路10、驱动子电路20、存储子电路30、第一补偿子电路41、第二补偿子电路42、发光控制子电路50、电位保持子电路60以及第一初始化子电路71、第二初始化子电路72和第三初始化子电路73中的至少一个。
数据写入子电路10、驱动子电路20、存储子电路30、第一补偿子电路41、第二补偿子电路42、发光控制子电路50以及电位保持子电路60的作用以及相互之间的耦接方式与前述实施例相同，此处不再赘述。
如图8A、图8D、图9A和图9D所示，第一初始化子电路71与第一复位信号端Rst1、第一初始化信号端Init1和第一节点N1耦接。第一初始化子电路71被配置为响应于在第一复位信号端Rst1处接收的第一复位信号，将在第一初始化信号端Init1处接收的第一初始化信号传输至第一节点N1，以初始化第一节点N1的电位，即将第一节点N1的电位拉低。
第一初始化子电路71在图像帧F的补偿阶段U2之前的复位阶段U1工作，对第一节点N1起重置作用。
在复位阶段U1，通过第一初始化信号清除第一节点N1在前一个图像帧中的数据电压Vdata，使得第一节点N1的电位初始化，避免信号干扰。可以根据实际情况，对第一初始化信号的电压进行选择，在此不作限定。例如，第一初始化信号为低电平信号。例如，第一初始化信号为-3V。
如图8B、图8D、图9B和图9D所示，第二初始化子电路72与第二复位信号端Rst2、第二初始化信号端Init2和第二节点N2耦接。第二初始化子电路72被配置为响应于在第二复位信号端Rst2处接收的第二复位信号，将在第二初始化信号端Init2处接收的第二初始化信号传输至第二节点N2，以初始化第二节点N2的电位，即将第二节点的电位拉低。
第二初始化子电路72在图像帧F的补偿阶段U2之前的复位阶段U1工作，对第二节点N2起重置作用。
在复位阶段U1，通过第二初始化信号清除第二节点N2上在前一个图像帧中的电压(Vdata+VDD+Vth-VSS-Voled_th)，使得第二节点N2的电位初始化，避免信号干扰。可以根据实际情况，对第二初始化信号的电压进行选择，在此不作限定。例如，第二初始化信号为低电平信号。例如，第二初始化信号为-3V。
如图8C、图8D、图9C和图9D所示，第三初始化子电路73与第三复位信号端Rst3、第三初始化信号端Init3和发光元件L的第一极耦接。第三初始化子电路73被配置为响应于在第三复位信号端Rst3处接收的第三复位信号，将在第三初始化信号端Init3处接收的第三初始化信号传输至发光元件L的第一极，以初始化发光元件L的第一极的电位，即将发光元件L的第一极的电位拉低。
第三初始化子电路73在图像帧F的补偿阶段U2之前的复位阶段U1工作，对发光元件L的第一极起重置作用。
在复位阶段U1，通过第三初始化子电路73清除发光元件L的第一极的电压，使得发光元件L的第一极的电位初始化，避免发光元件L因受到发光控制子电路50的漏电流影响而在暗态下发光，提高了具有该像素电路101的显示装置的显示品质。
需要说明的是，在复位阶段U1之后的补偿阶段U2，第二补偿子电路42响应于在第二控制信号端Q2处接收的第二控制信号导通后，使得第二节点N2与第三节点N3之间的线路也导通，这样，来自于第一电压端V1的第一电压VDD能够通过第二补偿子电路42和驱动子电路20传输到第二节点N2，从而升高第二节点N2的电位。由于存储子电路30的自举效应，第一节点N1的电位会被带动，即第一节点N1的电位会同步升高，随后，第一节点N1的电荷会通过第一补偿子电路41流入到发光元件L的第一极，从而补偿发光元件L的阈值电压Voled_th。最终，第二节点N2在稳定状态下的电压VN2为VDD+Vth，该电压与第二节点N2在复位阶段U1时的电位不相关；第一节点N1在稳定状态选的电压VN1为VSS+Voled_th，该电压与第一节点N1在复位阶段U1时的电位不相关。
也即是说，由于在补偿阶段U2，第一节点N1在稳定状态之前电荷已经传输到发光元件L的第一极上(即补偿了发光元件L的阈值电压Voled_th)，因此，在补偿阶段U2，存储子电路30的两端不会被维持在前一个复位阶段U1时的电位差。
基于上述分析过程可知，来自于各个初始化信号端的初始化信号是否相同，不会对补偿阶段U2造成影响。也即是说，各个初始化信号端的初始化信号可以相同，在此情况下，在复位阶段U1，第一节点N1和第二节点N2的电位相同，存储子电路30的两端电位差为零；或者，各个初始化信号端的初始化信号可以不相同，在此情况下，在复位阶段U1，第一节点N1和第二节点N2的电位不相同，存储子电路30的两端电位差不为零。上述两种情况均不会对补偿阶段U2造成影响。
进一步地，在一些实施例中，如图8D和图9D所示，该像素电路101包括上述的第一初始化子电路71、第二初始化子电路72和第三初始化子电路73。这三个初始化子电路均在图像帧F的复位阶段工作，因此，第一初始化子电路71、第二初始化子电路72和第三初始化子电路73可以被设定具有相同的导通时间，以简化信号的时序控制过程。
示例性地，第一复位信号端Rst1、第二复位信号端Rst2和第三复位信号端Rst3可以为同一个复位信号端RST，这样，第一初始化子电路71、第二初始化子电路72和第三初始化子电路73可以被同时导通，且导通时间相同。该复位信号端RST耦接至一条复位信号线LRST，如此，还能够简化显示基板100中的信号线的数量，使得显示基板100具有较宽松的布线空间，以便于实现显示装置200具有更高的分辨率。
并且，在一些实施例中，在像素电路101包括上述的第一初始化子电路71、第二初始化子电路72和第三初始化子电路73的情况下，第一初始化信号端Init1、第二初始化信号端Init2和第三初始化信号端Init3可以为同一个初始化信号端INIT，从而省去相关技术提供的像素电路中的参考电压端(Vref)，以简化信号的时序控制过程。该初始化信号端INIT耦接至一条初始化信号线LINIT，如此，还能够简化显示基板100中的信号线的数量，使得显示基板100具有较宽松的布线空间，以便于实现显示装置200具有更高的分辨率。
在本公开的实施例提供的像素电路101中，各个子电路的具体实现方式不局限于上面描述的方式，其可以为任意使用的实现方式，例如为本领域技术人员熟知的常规连接方式，只需保证各个子电路能够实现相应功能即可能够实现上述像素电路101的功能的电路，例如能够向发光元件L提供驱动电流I的电路，均在本公开的保护范围内。并且，上述示例或实施例并不能限制本公开的保护范围。在实际应用中，技术人员可以根据情况选择使用或不使用上述各个子电路中的一个或多个，基于前述各个子电路的各种组合变型均不脱离本公开的原理，对此不再赘述。
图10为根据又一些实施例提供的像素电路的电路图。如图10所示，该像素电路101的具体结构如下：
驱动子电路20包括驱动晶体管DT。驱动晶体管DT的控制极与第二节点N2耦接，驱动晶体管DT的第一极与第一电压端V1耦接，驱动晶体管DT的第二极与第三节点N3耦接。
第一补偿子电路41包括第一晶体管M1。第一晶体管M1的控制极与第一控制信号端Q1耦接，第一晶体管M1的第一极与第一节点N1耦接，第一晶体管M1的第二极与发光元件L的第一极耦接。
第二补偿子电路42包括第二晶体管M2。第二晶体管M2的控制极与第二控制信号端Q2耦接，第二晶体管M2的第一极与第三节点N3耦接，第二晶体管M2的第二极与第二节点N2耦接。
第一初始化子电路71包括第三晶体管M3。第三晶体管M3的控制极与第一复位信号端Rst1耦接，第三晶体管M3的第一极与第一初始化信号端Init1耦接，第三晶体管M3的第二极与第一节点N1耦接。
第二初始化子电路72包括第四晶体管M4。第四晶体管M4的控制极与第二复位信号端Rst2耦接，第四晶体管M4的第一极与第二初始化信号端Init2耦接，第四晶体管M4的第二极与第二节点N2耦接。
第三初始化子电路73包括第五晶体管M5。第五晶体管M5的控制极与第三复位信号端Rst3耦接，第五晶体管M5的第一极与第三初始化信号端Init3耦接，第五晶体管M5的第二极与发光元件L的第一极耦接。
数据写入子电路10包括第六晶体管M6。第六晶体管M6的控制极与扫描信号端Scan耦接，第六晶体管M6的第一极与数据信号端Data耦接，第六晶体管M6的第二极与第一节点N1耦接。
发光控制子电路50包括第七晶体管M7。第七晶体管M7的控制极与使能信号端EM耦接，第七晶体管M7的第一极与第三节点N3耦接，第七晶体管M7的第二极与发光元件L的第一极耦接。
电位保持子电路60包括第一电容器C1。第一电容器C1的第一端与第一节点N1耦接，第一电容器C1的第二端与第一电压端V1耦接。
存储子电路30包括第二电容器C2。第二电容器C2的第一端与第一节点N1耦接，第二电容器C2的第二端与第二节点N2耦接。
由于第一电容器C1仅需要保持第一节点N1的电位即可，不需要具有较大的电容，因此，在一些示例中，第一电容器C1的电容可以小于第二电容器C2的电容。
这样，一些实施例提供的上述像素电路101具有“8T2C”的结构。此处，“T”表示晶体管，其前面的数字表示该像素电路101中的晶体管的数量；“C”表示电容器，其前面的数字表示该像素电路101中的电容器的数量。其中，驱动晶体管DT以外的其余晶体管均为开关晶体管。
图11为根据又一些实施例提供的像素电路的电路图。如图11所示，在该像素电路101中，与第一补偿子电路41耦接的第一控制信号端Q1、与第二补偿子电路42耦接的第二控制信号端Q2可以为同一个控制信号端Q。这样，在第一控制信号端Q1处接收的第一控制信号和在第二控制信号端Q2处接收的第二控制信号为同一个控制信号VQ。
同样地，与第一初始化子电路71耦接的第一复位信号端Rst1、与第二初始化子电路72耦接的第二复位信号端Rst2、与第三初始化子电路73耦接的第三复位信号端Rst3可以为同一个复位信号端RST。这样，在第一复位信号端Rst1处接收的第一复位信号、在第二复位信号端Rst2处接收的第二复位信号、在第三复位信号端Rst3处接收的第三复位信号为同一个复位信号Rst。
同样地，与第一初始化子电路71耦接的第一初始化信号端Init1、与第二初始化子电路72耦接的第二初始化信号端Init2、与第三初始化子电路73耦接的第三初始化信号端Init3可以为同一个初始化信号端INIT。这样，在第一初始化信号端Init1处接收到的第一初始化信号、在第二初始化信号端Init2处接收到的第二初始化信号、在第三初始化子电路73处接收到的第三初始化信号为同一个初始化信号Vint。
如此，可以显著简化显示基板100中的信号线的数量，使得显示基板100具有较宽松的布线空间，以便于实现显示装置200具有更高的分辨率。
图11所示的像素电路101中的各个子电路的具体结构和相互之间的连接关系可参考前述对图10所示的像素电路101的说明，此处不再赘述。
在上述实施例提供的像素电路101中，各个晶体管可以为薄膜晶体管(Thin FilmTransistor，TFT)、场效应晶体管(Field Effect Transistor，FET)或其他特性相同的开关器件，本公开的实施例对此不作限定。
在一些实施例中，上述像素电路101中的各个晶体管的控制极为该晶体管的栅极，第一极为该晶体管的源极和漏极中一者，第二极为该晶体管的源极和漏极中另一者。由于同一个晶体管的源极和漏极在结构上可以是对称的，所以其源极和漏极在结构上可以是没有区别的，也就是说，本公开的实施例中的晶体管的第一极和第二极在结构上可以是没有区别的。
示例性地，在晶体管为P型晶体管，例如P型金属氧化物半导体场效应晶体管(Positive channel Metal Oxide Semiconductor，PMOS)的情况下，该晶体管的第一极为源极，第二极为漏极。示例性地，在晶体管为N型晶体管，例如N型金属氧化物半导体场效应晶体管(Negative channel Metal Oxide Semiconductor，NMOS)的情况下，该晶体管的第一极为漏极，第二极为源极。
在一些实施例中，如图10和图11所示，上述像素电路101中的晶体管均为P型晶体管，例如，均为PMOS，即各个晶体管响应于其控制极上接收到的低电平信号导通，也即开启各个晶体管的条件为有效电平信号为低电平信号。
图12为图11所示的像素电路的信号时序图。以下，以上述像素电路101中的各个晶体管为P型晶体管为例，对一个像素电路101在一图像帧F内的不同阶段的工作情况作举例说明。
表1示意出了不同阶段中第一节点N1的电压VN1和第二节点N2的电压VN2，以及像素电路101在不同阶段的工作状态。
表1
Figure BDA0002802247630000201
图13A为图11所示的像素电路在复位阶段的工作状态示意图。如图12和图13A所示，在图像帧F的复位阶段U1，复位信号端RST提供的复位信号Rst为低电平信号，第三晶体管M3、第四晶体管M4和第五晶体管M5同时导通。
初始化信号端INIT提供的初始化信号Vint为低电平信号。第三晶体管M3将初始化信号Vint传输至第一节点N1(传输路径如图13A中虚线箭头a所示)，以初始化第一节点N1的电位，使得第一节点N1的电位恢复到Vint状态。第二晶体管M2将初始化信号Vint传输至第二节点N2(传输路径如图13A中虚线箭头b所示)，以初始化第二节点N2的电位，使得第二节点N2的电位恢复到Vint状态。第五晶体管M5将初始化信号Vint传输至发光元件L的第一极(传输路径如图13A中虚线箭头c所示)，以初始化发光元件L的第一极。
如此，在复位阶段U1，第一节点N1、第二节点N2、发光元件L的第一极、第一电容器C1以及第二电容器C2均被重置。
图13B为图11所示的像素电路在补偿阶段的工作状态示意图。如图12和图13B所示，在进入图像帧F的补偿阶段U2时，由于第二节点N2的电压VN2仍保持Vint状态，从而使得驱动晶体管DT导通。在补偿阶段U2，控制信号端Q提供的控制信号VQ为低电平信号，第一晶体管M1和第二晶体管M2同时导通。由于第二晶体管M2导通，第二节点N2与第三节点N3之间的线路导通，也即，驱动晶体管DT的控制极与第二极之间的线路导通，从而使得驱动晶体管DT在补偿阶段U2转变为二极管连接状态。这样，来自于第一电压端V1的第一电压VDD经过导通的驱动晶体管DT和第二晶体管M2传输到第二节点N2(传输路径如图13B中虚线箭头d所示)，使得第二节点N2的电位升高。由于耦接于第二节点N2与第一节点N1之间的第二电容器C2的自举效应，第一节点N1的电位被带动，随之升高(如图13B中虚线箭头e所示)。随后，第一节点N1的电荷会通过第一晶体管M1流入到发光元件L的第一极(传输路径如图13B中虚线箭头f所示)，从而补偿发光元件L的阈值电压Voled_th。
最终，第二节点N2在稳定状态下的电压VN2为VDD+Vth，第一节点N1在稳定状态选的电压VN1为VSS+Voled_th。
图13C为图11所示的像素电路在写入阶段的工作状态示意图。如图12和图13C所示，在图像帧F的写入阶段U3，扫描信号端Scan提供的扫描信号S为低电平信号，第六晶体管M6导通，将在数据信号端Data处接收的数据信号Vdata写入第一节点N1(传输路径如图13C中虚线箭头g所示)，使得第一节点N1的电压VN1直接变为Vdata。由于第二电容器C2的自举效应，第二节点N2的电位也随之变化(如图13C中虚线箭头h所示)，最终，第二节点N2的电压VN2稳定至Vdata+VDD+Vth-VSS-Voled_th。
图13D为图11所示的像素电路在发光阶段的工作状态示意图。如图12和图13D所示，在图像帧F的发光阶段U4，第一节点N1和第二节点N2的电压与补偿阶段U3时相同。使能信号端EM提供的使能信号Em为低电平信号，第七晶体管M7导通。这样，第一电压VDD经过驱动晶体管DT的传输后，驱动晶体管DT产生的驱动电流I＝1/2·μ·Cox·W/L·(VSS+Voled_th-Vdata)2，驱动电流I经过第七晶体管M7传输至发光元件L(传输路径如图13D中虚线箭头i所示)，驱动发光元件L发光。
由于随着发光元件L使用时间的延长，发光元件L的阈值电压Voled_th升高，即拉大了驱动晶体管DT的Vgs的绝对值(由于P型晶体管的Vgs为负电压，通常为-5V至-10V，故也可以理解为Vgs降低，即Vgs更负)，从而带动流过发光元件L的驱动电流I相应地增大。
图14为一技术方案提供的两种像素电路的反馈原理图。如图14所示，数据信号端Data耦接在由像素电路中的晶体管等效成的放大器(Amplifier，AMP)的正极，电源电压端VDD和发光元件L的第一极耦接在放大器AMP的两个负极。发光元件L的第二极耦接在基准电压端VSS。
如图14中的(a)所示，在一种像素电路的反馈方式中，为了将发光元件L的第一极(通常为其阳极)表面的电压反馈到像素电路中进行补偿，采用的方式是将该电压反馈到数据信号端Data提供的数据信号Vdata上。
如图14中的(b)所示，在另一种像素电路的反馈方式中，为了将发光元件L的第一极(通常为其阳极)表面的电压反馈到像素电路中进行补偿，采用的方式是将该电压反馈到电源电压端VDD提供的电压VDD上。
由于目前电源电压端VDD提供的电压VDD为直流电压，无法形成反馈。因此，参考图14中的(a)所示的反馈原理，本公开的实施例提供的上述像素电路101采用的补偿原理是将发光元件L的第一极表面的电压反馈到数据信号Vdata上。
图15为根据一些实施例提供的像素电路的反馈原理与一技术方案提供的像素电路反馈原理对比图。如图15所示，数据信号端Data耦接在由像素电路中的晶体管等效成的放大器(Amplifier，AMP)的正极，电源电压端VDD(即本公开的实施例中的第一电压端V1)和发光元件L的第一极耦接在放大器AMP的两个负极。发光元件L的第二极耦接在基准电压端VSS(即本公开的实施例中的第二电压端V2)。
反馈的方式可以分为如图15中的(a)所示的第一种反馈和如图15中的(b)所示的第二种反馈。
在第一种反馈方式中，用于存储电压的电容器C耦接在数据信号端Data与发光元件L的第一极之间。发光元件L的第一极表面的电压在发光阶段被反馈到数据信号端Data提供的数据信号Vdata上，反馈路径如图15中的(a)中的虚线箭头所示。当像素电路中的晶体管主要为P型晶体管(例如PMOS)时，由于这些晶体管等效成的放大器AMP是一个反向放大电路，当发光元件L的第一极表面的电压为正向电压时，最终会造成负反馈，即放大器AMP的电压降低，导致流过发光元件L的电流减小，无法改善发光元件L因老化造成的发光亮度较低的问题。
本公开的实施例提供的上述像素电路101采用第二种反馈方式，即：如图15中的(b)中的虚线箭头①所示，先将发光元件L的第一极表面的电压写入到第二电容器C2上；如图15中的(b)中的虚线箭头②所示，再将发光元件L的第一极表面的电压与数据信号的Vdata电压一起写入到驱动晶体管DT的控制极。
这样，本公开的实施例提供的上述像素电路101，先将发光元件L的第一极表面的电压反馈到第二电容器C2上，再利用电容器的自举效应，将Vdata和Voled_th同时写入驱动晶体管DT的控制极，最终形成正反馈的电路，提高了流过发光元件L的电流，实现了对发光元件L使用寿命的补偿效果。
图16为图11所示的像素电路的仿真模型示意图。图17为图11所示的像素电路的仿真信号示意图。
在图16中，第一电压端V1提供的第一电压VDD为4.6V，第二电压端V2提供的第二电压VSS为-3V，数据信号端Data提供的数据信号Vdata为-4V，初始化信号端INIT提供的初始化信号Vint为-3V，第一电容器C1的电容为0.05皮法(pf)，第二电容器C2的电容为0.1皮法(pf)，各个晶体管均为PMOS，驱动晶体管DT的阈值电压Vth设定为-2V，模拟的发光元件L的阈值电压Voled_th设定为在使用之初为0.4V。
如图17所示，在仿真的过程中，在复位阶段U1，第一节点N1和第二节点N2的电位均为-3V(即等于初始化信号Vint的电压)。在补偿阶段U2，第二节点N2的电压VN2为2.6V，等于VDD+Vth(即4.6V+(-2V))，第一节点N1的电压VN为-2.6V，等于VSS+Voled_th(即-3V+0.4V)。在写入阶段U3，第一节点N1和第二节点N2的电压同时下降。
显然，通过上述仿真过程，验证了第一节点N1和第二节点N2在复位阶段U1、补偿阶段U2以及写入阶段U3时的各自电位，充分说明了采用本公开的实施例提供的上述像素电路101实现了对流过发光元件L的驱动电流I的补偿，延长了发光元件L的使用寿命。
图18为根据另一些实施例的显示基板的结构图。如图18所示，显示基板100包括设置于AA区中的多个子像素P，每个子像素P包括一像素电路101。在多个子像素P呈阵列排布的情况下，沿X方向排列成一排的像素电路101称为同一行像素电路101，沿Y方向排列成一排的像素电路101称为同一列像素电路101。
在此情况下，同一行像素电路101的初始化信号端INIT可以耦接至同一条沿X方向延伸(或基本上沿X方向延伸)的初始化信号线LINIT，同一行像素电路101的复位信号端RST可以耦接至同一条沿X方向延伸(或基本上沿X方向延伸)的复位信号线LRST，同一行像素电路101的控制信号端Q可以耦接至同一条沿X方向延伸(或基本上沿X方向延伸)的控制信号线LQ，同一行像素电路101的扫描信号端Scan可以耦接到同一条沿X方向延伸(或基本上沿X方向延伸)的扫描信号线SL，同一行像素电路101的使能信号端EM可以耦接到同一条沿X方向延伸(或基本上沿X方向延伸)的使能信号线LEM。
同样地，同一列像素电路101的数据信号端Data可以耦接至同一条沿Y方向延伸(或基本上沿Y方向延伸)的数据信号线DL，同一列像素电路101的第一电压端V1可以耦接至同一条沿Y方向延伸(或基本上沿Y方向延伸)的第一电源线LV1，同一列像素电路101的第二电压端V2可以耦接至同一条沿Y方向延伸(或基本上沿Y方向延伸)的第二电源线LV2。
如此，在多个像素电路101呈阵列排布时，能够使得显示基板100具有较宽松的布线空间，以便于实现显示装置200具有更高的分辨率。
在一些示例中，显示基板100还包括位于周边区W中的一个扫描驱动电路。该扫描驱动电路可以与初始化信号线LINIT、复位信号线LRST、控制信号线LQ、扫描信号线SL以及使能信号线LEM耦接，并分别通过这些信号线向像素电路101传输初始化信号Vint、复位信号Rst、控制信号VQ、扫描信号S以及使能信号Em。
示例性地，该扫描驱动电路为GOA(Gate Driver on Array，阵列基板行驱动)驱动电路。
在另一些示例中，显示基板100还包括位于周边区W中的多个扫描驱动电路。多个扫描驱动电路中的一部分位于显示区AA的相对两侧中的一侧处，另一部分位于显示区AA的相对两侧中的另一侧处。多个扫描驱动电路可以与初始化信号线LINIT、复位信号线LRST、控制信号线LQ、扫描信号线SL以及使能信号线LEM耦接，并分别通过这些信号线向像素电路101传输初始化信号Vint、复位信号Rst、控制信号VQ、扫描信号S以及使能信号Em。
示例性地，每个扫描驱动电路为GOA(Gate Driver on Array，阵列基板行驱动)驱动电路。
本公开的实施例对于扫描驱动电路(例如GOA)的具体结构不作限定，只要能够向像素电路101传输相应的信号即可。
图19为根据一些实施例的显示基板的布局(Layout)示意图。图20A至图20D为图19中各层的布局示意图。
图19示意出的显示基板100具有如图11所示的像素电路101。
需要说明的是，为便于示意，图19仅示意出位于衬底100a上的一个像素电路101以及各个信号线经过该像素电路101所在区域(即子像素区域)的部分，并未示意出其余像素电路101和完整的信号线。
如图20A所示，在衬底100a上形成半导体层Act。示例性地，可以采用化学气相沉积(Chemical Vapor Deposition，CVD)工艺形成一层多晶硅(polycrystalline silicon，p-si)薄膜，对该多晶硅薄膜进行第一构图工艺处理，形成位于每个子像素区域中的一个半导体层Act。
在衬底100a上形成覆盖半导体层Act的栅绝缘层。示例性地，栅绝缘层采用CVD工艺，由氮化硅、氧化硅和氮氧化硅中的至少一种绝缘材料制成。
如图20B所示，在栅绝缘层(图20B中未示意出)上形成第一导体层G1。示例性地，可以采用溅射工艺形成一层由铜(Cu)、铝(Al)制成的金属薄膜，对该金属薄膜进行第二构图工艺处理，形成位于每个子像素区域中的第一导体层G1。
同一个子像素区域内，第一导体层G1的在衬底100a上的正投影与半导体层Act在衬底100a上的正投影具有交叠区域的部分形成了各个晶体管的控制极。
也即，第一导体层G1包括：驱动晶体管DT的控制极DTg、第一晶体管M1的控制极M1g、第二晶体管M2的控制极M2g、第三晶体管M3的控制极M3g、第四晶体管M4的控制极M4g、第五晶体管M5的控制极M5g、第六晶体管M6的控制极M6g以及第七晶体管M7的控制极M7g。
由于第二电容器C2的第二端、驱动晶体管DT的控制极DTg均与第二节点N2耦接，即第二电容器C2的第二端与驱动晶体管DT的控制极DTg耦接在一起，因此，驱动晶体管DT的控制极DTg作为一个第二导体图案R2，可以复用为第二电容器C2的第二端(即第二电容器C2的下电极板)，以简化像素电路101的布局。
第一导体层G1还包括：与第二导体图案R2互不连接的第一导体图案R1，该第一导体图案R1为第一电容器C1的第二端(即第一电容器C1的下电极板)。
第一导体层G1还包括：复位信号线LRST经过该子像素区域的部分、控制信号线LQ经过该子像素区域的部分、扫描信号线SL经过该子像素区域的部分以及使能信号线LEM经过该子像素区域的部分。
复位信号线LRST与第三晶体管M3的控制极M3g、第四晶体管M4的控制极M4g以及第五晶体管M5的控制极M5g连接成一体结构。
控制信号线LQ与第一晶体管M1的控制极M1g、第二晶体管M2的控制极M2g连接成一体结构。
扫描信号线SL与第六晶体管M6的控制极M6g连接成一体结构。
使能信号线LEM与第七晶体管M7的控制极M7g连接成一体结构。
半导体层Act的在衬底100a上的正投影与各个晶体管的控制极在衬底100a上的正投影具有交叠区域的部分形成了对应晶体管的有源层(即该晶体管被导通时的沟道区)。
以第一导体层G1为掩膜(Mask)，对半导体层Act中除了各个有源层之外的区域(即半导体层Act中没有被第一导体层G1覆盖的区域)进行离子注入处理，使得该区域导体化。该导体化的区域Act-a可以作为各个晶体管的第一极、第二极，或者可以作为各个晶体管的第一极的一部分、第二极的一部分。对于各个晶体管的第一极和第二极将在后续描述中进行具体说明。
需要说明的是，虽然半导体层Act与第一导体层G1之间设置有栅绝缘层，但是通过控制离子注入的参数(例如离子注入的速度)，仍然可以使得离子穿过栅绝缘层进入半导体层Act中没有被第一导体层G1覆盖的区域，从而导体化该区域。
在衬底100a上形成覆盖上述各个结构的第一层间绝缘。示例性地，第一层间绝缘层采用CVD工艺，由氮化硅、氧化硅和氮氧化硅中的至少一种绝缘材料制成。
如图20C所示，在第一层间绝缘层(图20C中未示意出)上形成第二导体层G2。示例性地，可以采用溅射工艺形成一层由铜(Cu)、铝(Al)制成的金属薄膜，对该金属薄膜进行第三构图工艺处理，形成位于每个子像素区域中的第二导体层G2。
第二导体层G2包括第三导体图案R3。第三导体图案R3在衬底10a上的正投影与第一导体层G1中的第一导体图案R1在衬底100a上的正投影具有交叠区域，以形成第一电容器C1。第三导体图案R3在衬底100a上的正投影与第二导体图案R2在衬底100a上的正投影具有交叠区域，以形成第二电容器C2。
由于第一电容器C1的第一端、第二电容器C2的第一端均与第一节点N1耦接，即第一电容器C1的第一端与第二电容器C2的第一端耦接在一起，因此，第一电容器C1的第一端(即第一电容器C1的上电极板)和第二电容器C2的第一端(即第二电容器C2的上电极板)可以连接成一体结构，以简化像素电路101的布局。
在另一些示例中，第一电容器C1的第一端和第二电容器C2的第一端可以为两个独立的电极板，本公开的实施例对此不作限定。
第三导体图案R3具有一开口O，该开口O在衬底100a上的正投影与下方的第二导体图案R2在衬底100a上的正投影具有交叠区域，以便于后续形成的第四晶体管M4的第二极与第二电容器C2的第二端耦接，具体耦接方式将在后续描述中进行具体说明。
第二导体层G2还包括与第三导体图案R3互不连接的初始化信号线LINIT。
在衬底100a上形成覆盖上述各个结构的第二层间绝缘。示例性地，第二层间绝缘层采用CVD工艺，由氮化硅、氧化硅和氮氧化硅中的至少一种绝缘材料制成。
如图20D所示，在第二层间绝缘层(图20D中未示意出)上形成第三导体层SD。示例性地，可以采用溅射工艺形成一层由铜(Cu)、铝(Al)制成的金属薄膜，对该金属薄膜进行第四构图工艺处理，形成位于每个子像素区域中的第三导体层SD。
第三导体层SD包括：第一连接图案SD-1、第二连接图案SD-2、第三连接图案SD-3、第四连接图案SD-4、第五连接图案SD-5、第六连接图案SD-6、第七连接图案SD-7、第八连接图案SD-8和第九连接图案SD-9、数据信号线DL、第一电源线LV1和第二电源线LV2(图20D中未示意出)。
如图19和图20D所示，以下将对上述各个连接图案以及每个连接图案与相应的电路结构之间的耦接关系作具体说明。
驱动晶体管DT的第一极DT-1和第二极DT-2为导体化的区域Act-a中位于驱动晶体管的控制极DTg两侧的部分。
第一电源线LV1通过贯穿栅绝缘层、第一层间绝缘层和第二层间绝缘层的过孔H15与驱动晶体管DT的第一极DT-1连接。这样，实现了驱动晶体管DT的第一极DT-1与第一电压端V1之间的耦接(第一电压端V1耦接于第一电源线LV1)。并且，第一电源线LV1还通过贯穿第一层间绝缘层和第二层间绝缘层的过孔H16与第一导体图案R1(即第一电容器C1的第二端)连接。这样，实现了第一电容器C1的第二端与第一电压端V1之间的耦接(第一电压端V1耦接于第一电源线LV1)。
第六晶体管M6的第一极M6-1和第二极M6-2为导体化的区域Act-a中位于第六晶体管M6的控制极M6g两侧的部分。
第一连接图案SD-1与数据信号线DL连接成一体结构，并且，第一连接图案SD-1通过贯穿栅绝缘层、第一层间绝缘层和第二层间绝缘层的过孔H13与第六晶体管M6的第一极M6-1连接。这样，实现了第六晶体管M6的第一极M6-1与数据信号端Data之间的耦接(数据信号端Data耦接于数据信号线DL)。
第二连接图案SD-2通过贯穿栅绝缘层、第一层间绝缘层和第二层间绝缘层的过孔H12与第六晶体管M6的第二极M6-2连接，并且，第二连接图案SD-2还通过贯穿第二层间绝缘层的过孔H11与第三导体图案R3(即第一电容器C1的第一端和第二电容器C2的第一端)连接。这样，实现了第六晶体管M6的第二极M6-2与第一电容器C1的第一端、第二电容器C2的第一端之间的耦接。
第七晶体管M7的第一极M7-1和第二极M7-2为导体化的区域Act-a中位于第七晶体管M7的控制极M7g两侧的部分。
第一晶体管M1的第一极M1-1和第二极M1-2为导体化的区域Act-a中位于第一晶体管M1的控制极M1g两侧的部分。
第三连接图案SD-3通过贯穿栅绝缘层、第一层间绝缘层和第二层间绝缘层的过孔H14与第七晶体管M7的第二极M7-2连接，并且，第三连接图案SD-3还通过贯穿栅绝缘层、第一层间绝缘层和第二层间绝缘层的过孔H19与第一晶体管M1的第二极M1-2连接。这样，实现了第七晶体管M7的第二极M7-2与第一晶体管M1的第二极M1-2之间的耦接。
第五晶体管M5的第一极M5-1和第二极M5-2为导体化的区域Act-a中位于第五晶体管M5的控制极M5g两侧的部分。
第四连接图案SD-4通过贯穿第二层间绝缘层的过孔H17与初始化信号线LINIT连接，并且，第四连接图案SD-4还通过贯穿栅绝缘层、第一层间绝缘层和第二层间绝缘层的过孔H18与第五晶体管M5的第一极M5-1连接。这样，实现了第五晶体管M5的第一极M5-1与初始化信号端INIT之间的耦接(初始化信号端INIT耦接于初始化信号线LINIT)。
第三晶体管M3的第一极M3-1和第二极M3-2为导体化的区域Act-a中位于第三晶体管M3的控制极M3g两侧的部分。
第五连接图案SD-5通过贯穿第二层间绝缘层的过孔H7与初始化信号线LINIT连接，并且，第五连接图案SD-5还通过贯穿栅绝缘层、第一层间绝缘层和第二层间绝缘层的过孔H8与第三晶体管M3的第一极M3-1连接。这样，实现了第三晶体管M3的第一极M3-1与初始化信号端INIT之间的耦接(初始化信号端INIT耦接于初始化信号线LINIT)。
第四晶体管M4的第一极M4-1和第二极M4-2为导体化的区域Act-a中位于第四晶体管M4的控制极M4g两侧的部分。
第六连接图案SD-6通过贯穿第二层间绝缘层的过孔H1与初始化信号线LINIT连接，并且，第六连接图案SD-6还通过贯穿栅绝缘层、第一层间绝缘层和第二层间绝缘层的过孔H2与第四晶体管M4的第一极M4-1连接。这样，实现了第四晶体管M4的第一极M4-1与初始化信号端INIT之间的耦接(初始化信号端INIT耦接于初始化信号线LINIT)。
第七连接图案SD-7通过贯穿栅绝缘层、第一层间绝缘层和第二层间绝缘层的过孔H3与第四晶体管M4的第二极M4-2连接，并且，第七连接图案SD-7还通过贯穿第一层间绝缘层和第二层间绝缘层的过孔H4与第二导体图案R2(第二电容器C2的第二端)连接。这样，实现了第四晶体管M4的第二极M4-2与第二电容器C2的第二端之间的耦接。其中，该过孔H4在衬底100a上的正投影位于第三导体图案R3的开口O在衬底100a上的正投影的范围内，以避免第七连接图案SD-7与第三导体图案R3相接触，产生信号混乱。
第二晶体管M2的第一极M2-1和第二极M2-2为导体化的区域Act-a中位于第二晶体管M2的控制极M2g两侧的部分。
第八连接图案SD-8通过贯穿栅绝缘层、第一层间绝缘层和第二层间绝缘层的过孔H9与第三晶体管M3的第二极M3-2连接，第八连接图案SD-8还通过贯穿栅绝缘层、第一层间绝缘层和第二层间绝缘层的过孔H20与第一晶体管M1的第一极M1-1连接，并且，第八连接图案SD-8还通过贯穿第二层间绝缘层的过孔H10与第三导体图案R3(即第二电容器C2的第一端和第一电容器C1的第一端)连接。这样，实现了第三晶体管M3的第二极M3-2、第一晶体管M1的第一极M1-1、第二电容器C2的第一端和第一电容器C1的第一端之间的耦接。
此外，为了避免在上述像素电路101中形成所需的“8T2C”结构之外的控制极，扫描信号线SL在衬底100a上的正投影与半导体层Act在衬底100a上的正投影不重叠。因此，在形成扫描信号线SL时，扫描信号线SL中可能存在彼此不连接的部分。因此上述第三导体层SD还包括第九连接图案SD-9。第九连接图案SD-9通过贯穿第一层间绝缘层和第二层间绝缘层的过孔H5、贯穿第一层间绝缘层和第二层间绝缘层的过孔H6，与扫描信号线SL连接，从而将扫描信号线SL中彼此不连接的部分耦接在一起，使得扫描信号线SL能够传输扫描信号。
在图19所示的显示基板100上形成覆盖上述各结构的平坦层(通常由有机绝缘材料制成，图19中未示意出)，耦接于上述像素电路101的发光元件L可以形成在该平坦层上。
发光元件L例如为顶发射型的OLED，即相对于衬底100a向上发光，发出的光线不经过衬底100a。OLED的第一极(例如阳极)通过贯穿平坦层的过孔与第七晶体管M7的第二极M7-2连接，平坦层的过孔位置对应于前述的过孔H14，即沿远离衬底100a的方向，过孔H14在下方，平坦层的用于连接OLED的第一极与第七晶体管M7的第二极M7-2的过孔位于过孔H14的上方。
OLED包括依次远离第一极的发光层和第二极。在第一极为阳极的情况下，第二极为阴极。在此情况下，在一些示例中，OLED还可以包括位于发光层与第一极之间的空穴传输层和/或空穴注入层；在一些示例中，OLED还可以包括位于发光层与第二极之间的电子传输层和/或电子注入层。
在一些示例中，显示基板100包括多个像素电路101，与多个像素电路101耦接的发光元件L的第二极可以连接成一体结构，即形成一个电极层，以简化显示基板100的结构。
需要说明的是，由于版面有限，图19中并未示意出发光元件L。
应当理解，在描述上个各结构之间的耦接关系时，使用了“某一结构通过贯穿一个或多个绝缘层的过孔与另一结构连接”的描述，在该描述中，该一结构在衬底100a上的正投影必然与该另一结构在衬底100a上的正投影具有交叠区域，以实现位于上方的该一结构通过该过孔与该另一结构直接接触，即连接。
需要说明的是，上述实施例中提及的“构图工艺”可以是对膜层(一层薄膜或由多层薄膜构成)进行处理，以形成具有一个或多个特定图案的工艺，典型的构图工艺是应用一次掩膜板(Mask)曝光覆盖该膜层的光刻胶的部分区域，显影光刻胶被曝光的部分，刻蚀膜层中被光刻胶暴露出的部分，去除剩余光刻胶，最终获得所需图案的工艺。
在一些实施例中，如图3所示，本公开的实施例提供的显示装置200还包括驱动芯片210。驱动芯片210与显示基板100耦接。驱动芯片210被配置为向显示基板100中的像素电路101提供驱动该像素电路101所需的信号。例如，驱动芯片210为驱动集成电路(DriverIntegrated Circuit，Driver IC)。
示例性地，驱动芯片210可以向显示基板100中的像素电路101提供初始化信号Vint、复位信号Rst、控制信号VQ、扫描信号S、使能信号Em、数据信号Vdata、第一电压VDD以及第二电压VSS等驱动该像素电路101所需的信号。此外，本公开的实施例对于显示装置200中的驱动芯片的数量不作限定，只要能够提供驱动该像素电路101所需的信号即可。
在一些示例中，上述显示装置200还包括设置在显示基板100上的薄膜封装层或封装基板，以将显示基板100中的发光元件L与外界环境中的水汽和氧气相隔离。
在一些示例中，显示基板100中的发光元件L发出的光为白光，在此情况下，上述显示装置200还包括设置在显示基板100的出光侧的彩膜基板，以实现显示装置显示彩色画面。彩膜基板中的光转换层可以为彩色滤光层和/或量子点发光层，本公开的实施例对此不作限定。
图21为根据一些实施例的像素电路的驱动方法流程图。该驱动方法应用于前述的像素电路101，像素电路101的具体结构此处不再赘述。如图21所示，该驱动方法包括步骤S2-S4。
S2、在一图像帧F的补偿阶段U2，第二补偿子电路42响应于在第二控制信号端Q2处接收的第二控制信号，将来自于第一电压端V1的第一电压VDD和驱动子电路20的阈值电压Vth传输至第二节点N2；第一补偿子电路41响应于在第一控制信号端Q1处接收的第一控制信号，将来自于第二电压端V2的第二电压VSS和发光元件L的阈值电压Voled_th传输至第一节点N1。
这样，在补偿阶段U2，第二节点N2的电压VN2＝VDD+Vth，第一节点N1的电压VN1＝VSS+Voled_th。
S3、在图像帧F的写入阶段U3，数据写入子电路10响应于在扫描信号端Scan处接收的扫描信号，将在数据信号端Data处接收的数据信号Vdata写入第一节点N1。
S4、在图像帧F的发光阶段U4，驱动子电路20响应于第二节点N2的电压导通，产生驱动电流I；发光控制子电路50响应于在使能信号端EM处接收到的使能信号，将传输至第三节点N3处的驱动电流I输出至发光元件L，以驱动发光元件L发光。
该驱动电流I＝1/2·μ·Cox·W/L·(VSS+Voled_th-Vdata)2。
最终流过发光元件L的驱动电流I与驱动子电路20的阈值电压Vth不相关，而与发光元件L的阈值电压Voled_th正相关。这样，随着发光元件L使用时间的延长，发光元件L因材料老化导致发光效率下降，发光元件L的阈值电压Voled_th会升高，而阈值电压Voled_th的升高会带动流过发光元件L的驱动电流I相应地增大(在数据信号Vdata未发生改变的情况下)，也即，实现了对发光元件L的电流的补偿。
在一些实施例中，该像素电路101还包括：第一初始化子电路71、第二初始化子电路72和第三初始化子电路73中的至少一个。第一初始化子电路71与第一复位信号端Rst1、第一初始化信号端Init1和第一节点N1耦接。第二初始化子电路72与第二复位信号端Rst2、第二初始化信号端Init2和第二节点N2耦接。第三初始化子电路73与第三复位信号端Rst3、第三初始化信号端Init3和发光元件L的第一极耦接。
图22为根据另一些实施例的像素电路的驱动方法流程图。在图像帧F的补偿阶段U2之前，如图22所示，该驱动方法还包括以下步骤S11-S13中的至少一个：
S11、在图像帧F的复位阶段U1，第一初始化子电路71响应于在第一复位信号端Rst1处接收的第一复位信号，将在第一初始化信号端Init1处接收的第一初始化信号传输至第一节点N1，以初始化第一节点N1的电位。
这样，在复位阶段U1，通过第一初始化信号清除第一节点N1在前一个图像帧中的数据电压Vdata，使得第一节点N1的电位初始化，避免信号干扰。
S12、在图像帧F的复位阶段U1，第二初始化子电路72响应于在第二复位信号端Rst2处接收的第二复位信号，将在第二初始化信号端Init2处接收的第二初始化信号传输至第二节点，以初始化第二节点N2的电位。
这样，在复位阶段U1，通过第二初始化信号清除第二节点N2在前一个图像帧中的电压(Vdata+VDD+Vth-VSS-Voled_th)，使得第二节点N2的电位初始化，避免信号干扰。
S13、在图像帧F的复位阶段U1，第三初始化子电路73响应于在第三复位信号端Rst3处接收的第三复位信号，将在第三初始化信号端Init3处接收的第三初始化信号传输至发光元件L的第一极，以初始化发光元件L的第一极的电位。
这样，在复位阶段U1，通过第三初始化子电路73清除发光元件L的第一极的电压，使得发光元件L的第一极的电位初始化，避免发光元件L因受到发光控制子电路50的漏电流影响而在暗态下发光，提高了具有该像素电路101的显示装置的显示品质。
上述的像素电路的驱动方法具有与上述的像素电路相同的有益效果，具体驱动原理此处不再赘述。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (20)

1.一种像素电路，其特征在于，包括：
数据写入子电路，与数据信号端、扫描信号端和第一节点耦接；所述数据写入子电路被配置为响应于在所述扫描信号端处接收的扫描信号，将在所述数据信号端处接收的数据信号写入所述第一节点；
驱动子电路，与第一电压端、第二节点和第三节点耦接；所述驱动子电路被配置为响应于所述第二节点的电压，产生驱动电流；
存储子电路，耦接于所述第一节点与所述第二节点之间；所述存储子电路被配置为存储电压；
第一补偿子电路，与第一控制信号端、所述第一节点和发光元件的第一极耦接；所述第一补偿子电路被配置为响应于在所述第一控制信号端处接收的第一控制信号，将来自于第二电压端的第二电压和所述发光元件的阈值电压传输至所述第一节点；
第二补偿子电路，与第二控制信号端、所述第二节点和所述第三节点耦接；所述第二补偿子电路被配置为响应于在所述第二控制信号端处接收的第二控制信号，将来自于所述第一电压端的第一电压和所述驱动子电路的阈值电压传输至所述第二节点；以及，
发光控制子电路，与使能信号端、所述第三节点和所述发光元件的第一极耦接；所述发光控制子电路被配置为响应于在所述使能信号端处接收到的使能信号，将传输至所述第三节点处的所述驱动电流输出至所述发光元件；
其中，所述发光元件的第二极与所述第二电压端耦接。
2.根据权利要求1所述的像素电路，其特征在于，还包括：
电位保持子电路，耦接于所述第一电压端和所述第一节点之间；所述电位保持子电路被配置为保持所述第一节点的电位。
3.根据权利要求2所述的像素电路，其特征在于，所述电位保持子电路包括第一电容器；所述第一电容器的第一端与所述第一节点耦接，所述第一电容器的第二端与所述第一电压端耦接。
4.根据权利要求1所述的像素电路，其特征在于，所述第一补偿子电路包括第一晶体管；所述第一晶体管的控制极与所述第一控制信号端耦接，所述第一晶体管的第一极与所述第一节点耦接，所述第一晶体管的第二极与所述发光元件的第一极耦接。
5.根据权利要求1所述的像素电路，其特征在于，所述第二补偿子电路包括第二晶体管；所述第二晶体管的控制极与所述第二控制信号端耦接，所述第二晶体管的第一极与所述第三节点耦接，所述第二晶体管的第二极与所述第二节点耦接。
6.根据权利要求1所述的像素电路，其特征在于，所述第一控制信号端与所述第二控制信号端为同一个控制信号端。
7.根据权利要求1所述的像素电路，其特征在于，还包括：第一初始化子电路、第二初始化子电路和第三初始化子电路中的至少一个；其中，
所述第一初始化子电路与第一复位信号端、第一初始化信号端和所述第一节点耦接；所述第一初始化子电路被配置为响应于在所述第一复位信号端处接收的第一复位信号，将在所述第一初始化信号端处接收的第一初始化信号传输至所述第一节点，以初始化所述第一节点的电位；
所述第二初始化子电路与第二复位信号端、第二初始化信号端和所述第二节点耦接；所述第二初始化子电路被配置为响应于在所述第二复位信号端处接收的第二复位信号，将在所述第二初始化信号端处接收的第二初始化信号传输至所述第二节点，以初始化所述第二节点的电位；以及，
所述第三初始化子电路与第三复位信号端、第三初始化信号端和所述发光元件的第一极耦接；所述第三初始化子电路被配置为响应于在所述第三复位信号端处接收的第三复位信号，将在所述第三初始化信号端处接收的第三初始化信号传输至所述发光元件的第一极，以初始化所述发光元件的第一极的电位。
8.根据权利要求7所述的像素电路，其特征在于，所述像素电路包括：所述第一初始化子电路、所述第二初始化子电路和所述第三初始化子电路；其中，
所述第一复位信号端、所述第二复位信号端和所述第三复位信号端为同一个复位信号端，和/或，所述第一初始化信号端、所述第二初始化信号端和所述第三初始化信号端为同一个初始化信号端。
9.根据权利要求7或8所述的像素电路，其特征在于，所述第一初始化子电路包括第三晶体管；所述第三晶体管的控制极与所述第一复位信号端耦接，所述第三晶体管的第一极与所述第一初始化信号端耦接，所述第三晶体管的第二极与所述第一节点耦接。
10.根据权利要求7或8所述的像素电路，其特征在于，所述第二初始化子电路包括第四晶体管；所述第四晶体管的控制极与所述第二复位信号端耦接，所述第四晶体管的第一极与所述第二初始化信号端耦接，所述第四晶体管的第二极与所述第二节点耦接。
11.根据权利要求7或8所述的像素电路，其特征在于，所述第三初始化子电路包括第五晶体管；所述第五晶体管的控制极与所述第三复位信号端耦接，所述第五晶体管的第一极与所述第三初始化信号端耦接，所述第五晶体管的第二极与所述发光元件的第一极耦接。
12.根据权利要求1所述的像素电路，其特征在于，所述数据写入子电路包括第六晶体管；所述第六晶体管的控制极与所述扫描信号端耦接，所述第六晶体管的第一极与所述数据信号端耦接，所述第六晶体管的第二极与所述第一节点耦接。
13.根据权利要求1所述的像素电路，其特征在于，所述存储子电路包括第二电容器；所述第二电容器的第一端与所述第一节点耦接，所述第二电容器的第二端与所述第二节点耦接。
14.根据权利要求1所述的像素电路，其特征在于，所述驱动子电路驱动晶体管；所述驱动晶体管的控制极与所述第二节点耦接，所述驱动晶体管的第一极与所述第一电压端耦接，所述驱动晶体管的第二极与所述第三节点耦接。
15.根据权利要求1所述的像素电路，其特征在于，所述发光控制子电路包括第七晶体管；所述第七晶体管的控制极与所述使能信号端耦接，所述第七晶体管的第一极与所述第三节点耦接，所述第七晶体管的第二极与所述发光元件的第一极耦接。
16.一种像素电路的驱动方法，其特征在于，应用于如权利要求1至15任一项所述的像素电路，包括：
在一图像帧的补偿阶段，所述第二补偿子电路响应于在所述第二控制信号端处接收的第二控制信号，将来自于所述第一电压端的第一电压和所述驱动子电路的阈值电压传输至所述第二节点；所述第一补偿子电路响应于在所述第一控制信号端处接收的第一控制信号，将来自于所述第二电压端的第二电压和所述发光元件的阈值电压传输至所述第一节点；
在所述图像帧的写入阶段，所述数据写入子电路响应于在所述扫描信号端处接收的扫描信号，将在所述数据信号端处接收的数据信号写入所述第一节点；以及，
在所述图像帧的发光阶段，所述驱动子电路响应于所述第二节点的电压导通，产生驱动电流；所述发光控制子电路响应于在所述使能信号端处接收到的使能信号，将传输至所述第三节点处的所述驱动电流输出至所述发光元件，以驱动所述发光元件发光。
17.根据权利要求16所述的驱动方法，其特征在于，所述像素电路还包括：第一初始化子电路、第二初始化子电路和第三初始化子电路中的至少一个；其中，所述第一初始化子电路与第一复位信号端、第一初始化信号端和所述第一节点耦接；所述第二初始化子电路与第二复位信号端、第二初始化信号端和所述第二节点耦接；所述第三初始化子电路与第三复位信号端、第三初始化信号端和所述发光元件的第一极耦接；
在所述图像帧的所述补偿阶段之前，所述驱动方法还包括以下步骤中的至少一个：
在所述图像帧的复位阶段，所述第一初始化子电路响应于在所述第一复位信号端处接收的第一复位信号，将在所述第一初始化信号端处接收的第一初始化信号传输至所述第一节点，以初始化所述第一节点的电位；
在所述图像帧的所述复位阶段，所述第二初始化子电路响应于在所述第二复位信号端处接收的第二复位信号，将在所述第二初始化信号端处接收的第二初始化信号传输至所述第二节点，以初始化所述第二节点的电位；以及，
在所述图像帧的所述复位阶段，所述第三初始化子电路响应于在所述第三复位信号端处接收的第三复位信号，将在所述第三初始化信号端处接收的第三初始化信号传输至所述发光元件的第一极，以初始化所述发光元件的第一极的电位。
18.一种显示基板，其特征在于，包括：
衬底；
设置在所述衬底上的如权利要求1至15任一项所述的像素电路；以及，
设置在所述衬底上的发光元件，所述发光元件与所述像素电路耦接。
19.根据权利要求18所述的显示基板，其特征在于，所述像素电路还包括：电位保持子电路，与所述第一电压端和所述第一节点耦接；所述电位保持子电路被配置为保持所述第一节点的电位；所述电位保持子电路包括第一电容器；所述像素电路中的所述存储子电路包括第二电容器；
所述显示基板还包括：依次层叠设置在所述衬底上的第一导体层和第二导体层；其中，
所述第一导体层和所述第二导体层彼此绝缘；
所述第一导体层包括：互不连接的第一导体图案和第二导体图案；
所述第二导体层包括：第三导体图案；以及，
所述第三导体图案在所述衬底上的正投影与所述第一导体图案在所述衬底上的正投影具有交叠区域，以形成所述第一电容器；所述第三导体图案在所述衬底上的正投影与所述第二导体图案在所述衬底上的正投影具有交叠区域，以形成所述第二电容器。
20.一种显示装置，其特征在于，包括：
如权利要求18或19所述的显示基板；以及，
驱动芯片，与所述显示基板耦接；所述驱动芯片被配置为向所述显示基板中的所述像素电路提供驱动所述像素电路所需的信号。
CN202011354558.1A 2020-11-27 2020-11-27 一种像素电路及其驱动方法、显示基板及显示装置 Pending CN112382237A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011354558.1A CN112382237A (zh) 2020-11-27 2020-11-27 一种像素电路及其驱动方法、显示基板及显示装置
CN202211641840.7A CN115831047A (zh) 2020-11-27 2020-11-27 一种像素电路及其驱动方法、显示基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011354558.1A CN112382237A (zh) 2020-11-27 2020-11-27 一种像素电路及其驱动方法、显示基板及显示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202211641840.7A Division CN115831047A (zh) 2020-11-27 2020-11-27 一种像素电路及其驱动方法、显示基板及显示装置

Publications (1)

Publication Number Publication Date
CN112382237A true CN112382237A (zh) 2021-02-19

Family

ID=74587940

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202011354558.1A Pending CN112382237A (zh) 2020-11-27 2020-11-27 一种像素电路及其驱动方法、显示基板及显示装置
CN202211641840.7A Pending CN115831047A (zh) 2020-11-27 2020-11-27 一种像素电路及其驱动方法、显示基板及显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202211641840.7A Pending CN115831047A (zh) 2020-11-27 2020-11-27 一种像素电路及其驱动方法、显示基板及显示装置

Country Status (1)

Country Link
CN (2) CN112382237A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066437A (zh) * 2021-03-29 2021-07-02 京东方科技集团股份有限公司 一种显示面板及显示方法
CN113744692A (zh) * 2021-09-02 2021-12-03 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板、显示装置
WO2023201535A1 (zh) * 2022-04-19 2023-10-26 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板、显示装置
WO2023231742A1 (zh) * 2022-05-30 2023-12-07 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2438363A1 (en) * 2003-08-28 2005-02-28 Ignis Innovation Inc. A pixel circuit for amoled displays
CN1741114A (zh) * 2004-08-26 2006-03-01 三星Sdi株式会社 电容器电路和显示器件以及显示驱动电路
CN101339737A (zh) * 2008-08-11 2009-01-07 上海广电光电子有限公司 主动式有机发光器件的像素电路
CN102280085A (zh) * 2010-06-10 2011-12-14 元太科技工业股份有限公司 像素驱动电路、像素驱动的方法以及发光显示器
CN103489393A (zh) * 2012-06-13 2014-01-01 群康科技(深圳)有限公司 显示器
CN104933993A (zh) * 2015-07-17 2015-09-23 合肥鑫晟光电科技有限公司 像素驱动电路及其驱动方法、显示装置
CN104992674A (zh) * 2015-07-24 2015-10-21 上海和辉光电有限公司 一种像素补偿电路
CN105185306A (zh) * 2015-09-18 2015-12-23 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板及显示装置
CN105590955A (zh) * 2015-12-25 2016-05-18 昆山国显光电有限公司 像素电路及其驱动方法和有源矩阵有机发光显示器
CN105679242A (zh) * 2015-12-07 2016-06-15 友达光电股份有限公司 像素电路及其驱动方法
CN106023889A (zh) * 2016-07-20 2016-10-12 上海天马有机发光显示技术有限公司 一种像素电路及其驱动方法、显示面板及显示装置
CN106023891A (zh) * 2016-07-22 2016-10-12 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示面板
CN109801596A (zh) * 2019-01-31 2019-05-24 京东方科技集团股份有限公司 一种像素电路、显示面板及其驱动方法
CN110428778A (zh) * 2019-08-14 2019-11-08 京东方科技集团股份有限公司 像素电路及其驱动方法以及显示面板
CN110930949A (zh) * 2019-12-17 2020-03-27 昆山国显光电有限公司 像素电路和显示面板
CN111223443A (zh) * 2020-03-17 2020-06-02 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板、显示装置
CN111244117A (zh) * 2020-04-24 2020-06-05 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN111785759A (zh) * 2020-07-17 2020-10-16 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2438363A1 (en) * 2003-08-28 2005-02-28 Ignis Innovation Inc. A pixel circuit for amoled displays
CN1741114A (zh) * 2004-08-26 2006-03-01 三星Sdi株式会社 电容器电路和显示器件以及显示驱动电路
CN101339737A (zh) * 2008-08-11 2009-01-07 上海广电光电子有限公司 主动式有机发光器件的像素电路
CN102280085A (zh) * 2010-06-10 2011-12-14 元太科技工业股份有限公司 像素驱动电路、像素驱动的方法以及发光显示器
CN103489393A (zh) * 2012-06-13 2014-01-01 群康科技(深圳)有限公司 显示器
CN104933993A (zh) * 2015-07-17 2015-09-23 合肥鑫晟光电科技有限公司 像素驱动电路及其驱动方法、显示装置
CN104992674A (zh) * 2015-07-24 2015-10-21 上海和辉光电有限公司 一种像素补偿电路
CN105185306A (zh) * 2015-09-18 2015-12-23 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板及显示装置
CN105679242A (zh) * 2015-12-07 2016-06-15 友达光电股份有限公司 像素电路及其驱动方法
CN105590955A (zh) * 2015-12-25 2016-05-18 昆山国显光电有限公司 像素电路及其驱动方法和有源矩阵有机发光显示器
CN106023889A (zh) * 2016-07-20 2016-10-12 上海天马有机发光显示技术有限公司 一种像素电路及其驱动方法、显示面板及显示装置
CN106023891A (zh) * 2016-07-22 2016-10-12 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示面板
CN109801596A (zh) * 2019-01-31 2019-05-24 京东方科技集团股份有限公司 一种像素电路、显示面板及其驱动方法
CN110428778A (zh) * 2019-08-14 2019-11-08 京东方科技集团股份有限公司 像素电路及其驱动方法以及显示面板
CN110930949A (zh) * 2019-12-17 2020-03-27 昆山国显光电有限公司 像素电路和显示面板
CN111223443A (zh) * 2020-03-17 2020-06-02 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板、显示装置
CN111244117A (zh) * 2020-04-24 2020-06-05 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN111785759A (zh) * 2020-07-17 2020-10-16 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066437A (zh) * 2021-03-29 2021-07-02 京东方科技集团股份有限公司 一种显示面板及显示方法
CN113744692A (zh) * 2021-09-02 2021-12-03 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板、显示装置
CN113744692B (zh) * 2021-09-02 2022-12-27 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板、显示装置
WO2023201535A1 (zh) * 2022-04-19 2023-10-26 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板、显示装置
WO2023231742A1 (zh) * 2022-05-30 2023-12-07 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置

Also Published As

Publication number Publication date
CN115831047A (zh) 2023-03-21

Similar Documents

Publication Publication Date Title
US10607540B2 (en) Display panel and display device
KR100740133B1 (ko) 발광 표시 장치
KR100536235B1 (ko) 화상 표시 장치 및 그 구동 방법
US8379062B2 (en) Electro-optical device and electronic apparatus
CN112382237A (zh) 一种像素电路及其驱动方法、显示基板及显示装置
US20160035276A1 (en) Oled pixel circuit, driving method of the same, and display device
CN110100275B (zh) 像素阵列基板及其驱动方法、显示面板、显示装置
US10726790B2 (en) OLED pixel circuit and method for driving the same, display apparatus
CN107369412B (zh) 一种像素电路及其驱动方法、显示装置
CN108389551B (zh) 一种像素电路及其驱动方法、显示装置
US10360840B2 (en) Pixel circuit, driving method thereof and display device
US11355060B2 (en) Pixel circuit, method of driving pixel circuit, display panel and display device
US11380267B2 (en) Display device and driving method thereof
US10074309B2 (en) AMOLED pixel driving circuit and AMOLED pixel driving method
US11514855B2 (en) Display device
CN111354315B (zh) 显示面板及显示装置、像素驱动方法
US11688337B2 (en) Display device having bootstrap circuit supplied with a precharge voltage
US10789891B2 (en) Pixel circuit, driving method thereof, display substrate and display apparatus
WO2021249127A1 (zh) 像素驱动电路及其驱动方法、显示面板及显示装置
WO2023231742A1 (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
US20240029652A1 (en) Pixel circuit, display device, and electronic apparatus
CN109643509B (zh) 显示装置和电子装置
CN114446228B (zh) 显示面板和使用该显示面板的显示装置
CN114708837B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN114067737B (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination