CN113744692A - 像素电路及其驱动方法、显示面板、显示装置 - Google Patents

像素电路及其驱动方法、显示面板、显示装置 Download PDF

Info

Publication number
CN113744692A
CN113744692A CN202111028374.0A CN202111028374A CN113744692A CN 113744692 A CN113744692 A CN 113744692A CN 202111028374 A CN202111028374 A CN 202111028374A CN 113744692 A CN113744692 A CN 113744692A
Authority
CN
China
Prior art keywords
voltage
electrically connected
node
compensation
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111028374.0A
Other languages
English (en)
Other versions
CN113744692B (zh
Inventor
陈腾
孟维欣
史大为
王文涛
蒋发明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202111028374.0A priority Critical patent/CN113744692B/zh
Publication of CN113744692A publication Critical patent/CN113744692A/zh
Application granted granted Critical
Publication of CN113744692B publication Critical patent/CN113744692B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

本申请实施例提供了一种像素电路及其驱动方法、显示面板、显示装置，像素电路包括复位模块、数据写入模块、驱动模块、第一补偿子模块、第一存储子模块、第二补偿子模块、第三补偿子模块和发光控制模块。复位模块与第一节点电连接，被构造成与第一扫描信号线和第二电压端电连接；第二电压端与发光元件的阴极电连接；第三补偿子模块与第二节点电连接，被构造成与第三补偿控制信号线和第二电压端电连接；本申请实施例中第二电压端的电压可以参与到像素电路的补偿中，避免了与第二电压端电连接的电压线路上的电阻压降对发光元件寿命补偿产生影响，延长了发光元件的寿命，同时能够降低成本，提高对发光元件补偿的精度。

Description

像素电路及其驱动方法、显示面板、显示装置
技术领域
本申请涉及显示技术领域，具体而言，本申请涉及一种像素电路及其驱动方法、显示面板、显示装置。
背景技术
发光元件(例如OLED，Organic Light-Emitting Diode，有机发光二极管)，由于其寿命问题而限制发光元件的进一步的应用，从而限制了具有发光元件的显示面板、显示装置的应用领域，例如车载、笔记本等长生命周期的产品。
现有技术中，延长发光元件寿命的方法主要是通过外补偿方式，即通过测试每个pixel(像素)发光阶段的电流或者电压，通过计算后重新补偿到data数据中。
但是，上述补偿方式需要重新增加一颗IC(Interated Circuit，集成电路)，会大幅度提高成本，此外，由于单颗发光元件(例如OLED)的电流很小，采用外补偿方式对其进行补偿，会降低对发光元件补偿的精度。
发明内容
本申请针对现有方式的缺点，提出一种像素电路及其驱动方法、显示面板、显示装置，用以解决现有技术存在的补偿方式需要重新增加一颗IC，会大幅度提高成本，以及采用外补偿方式对其进行补偿，会降低对发光元件补偿的精度的技术问题。
第一方面，本申请实施例提供了一种像素电路，包括：
复位模块，复位模块的第一端与第一节点电连接，控制端与第一扫描信号线电连接，第二端与第二电压端电连接；第二电压端与发光元件的阴极电连接；
数据写入模块，数据写入模块的第一端与第三节点电连接，第二端与数据信号线电连接，控制端与第二扫描信号线电连接；
驱动模块，驱动模块的控制端与第一节点电连接，第一端与第三节点电连接，第二端与第四节点电连接；
第一补偿子模块，第一补偿子模块的第一端与第一节点电连接，第二端与第四节点电连接，控制端与第二扫描信号线电连接；
第一存储子模块，第一存储子模块的第一极与第一节点电连接，第二极与第二节点电连接；
第二补偿子模块，第二补偿子模块的第一端与第二节点电连接，控制端与第二扫描信号线电连接，第二端与发光元件的阳极电连接；
第三补偿子模块，第三补偿子模块的第一端与第二节点电连接，控制端与第三补偿控制信号线电连接，第二端与第二电压端电连接；
发光控制模块，发光控制模块的第一端与第三节点电连接，第二端与第四节点电连接，第三端与第一电压端电连接，第一控制端和第二控制端都与发光控制信号线电连接，第四端与发光元件的阳极电连接。
在一个可能的实现方式中，第三补偿控制信号线包括发光控制信号线。
在一个可能的实现方式中，像素电路还包括：
第二存储子模块，第二存储子模块的第一极与第一电压端电连接，第二极与第二节点电连接；
第三补偿控制信号线包括第三扫描信号线。
在一个可能的实现方式中，像素电路还包括：
第二存储子模块，第二存储子模块的第一极与第一电压端电连接，第二极与第一节点电连接；
第三补偿控制信号线包括发光控制信号线。
在一个可能的实现方式中，像素电路还包括：
第二存储子模块，第二存储子模块的第一极与第一电压端电连接，第二极与第一节点电连接；
第三补偿控制信号线包括第三扫描信号线。
第二方面，本申请实施例提供了一种显示面板，包括电压传输线、第一方面的像素电路和发光元件；
电压传输线与第二电压端电连接；
电压传输线、像素电路和发光元件均设置在同一背板上。
第三方面，本申请实施例提供了一种显示装置，包括第二方面的显示面板。
第四方面，本申请实施例提供了一种像素电路的驱动方法，应用于第一方面的像素电路，像素电路的驱动方法包括：
第一阶段，复位模块基于第一扫描信号导通，将第二电压端的第二电压传输至第一节点；
第二阶段，数据写入模块、第一补偿子模块和第二补偿子模块基于第二扫描信号均导通，将数据电压传输至所述第一节点；
第三阶段，第三补偿子模块基于第三补偿控制信号导通；发光控制模块基于发光控制信号导通，驱动模块输出驱动电流至发光元件。
在一个可能的实现方式中，第三补偿控制信号线包括发光控制信号线；所述第三阶段，第三补偿子模块基于第三补偿控制信号导通，包括：
第三阶段，第三补偿子模块基于发光控制信号导通。
第五方面，本申请实施例提供了一种像素电路的驱动方法，应用于第一方面的像素电路，驱动方法包括：
第一阶段，复位模块基于第一扫描信号导通，将第二电压端的第二电压传输至第一节点；
第二阶段，数据写入模块、第一补偿子模块和第二补偿子模块基于第二扫描信号均导通，将数据电压传输至所述第一节点；
第三阶段，第三补偿子模块基于第三扫描信号导通；
第四阶段，发光控制模块基于发光控制信号导通，驱动模块输出驱动电流至发光元件。
第六方面，本申请实施例提供了一种像素电路的驱动方法，应用于第一方面的像素电路，驱动方法包括：
第一阶段，复位模块基于第一扫描信号导通，将第二电压端的第二电压传输至第一节点；
第二阶段，数据写入模块、第一补偿子模块和第二补偿子模块基于第二扫描信号均导通，将数据电压传输至所述第一节点；
第三阶段，第三补偿子模块基于发光控制信号导通；发光控制模块基于发光控制信号导通，驱动模块输出驱动电流至发光元件。
第七方面，本申请实施例提供了一种像素电路的驱动方法，应用于第一方面的像素电路，驱动方法包括：
第一阶段，复位模块基于第一扫描信号导通，将第二电压端的第二电压传输至第一节点；
第二阶段，数据写入模块、第一补偿子模块和第二补偿子模块基于第二扫描信号均导通，将数据电压传输至所述第一节点；
第三阶段，第三补偿子模块基于第三扫描信号导通；
第四阶段，发光控制模块基于发光控制信号导通，驱动模块输出驱动电流至发光元件。
本申请实施例提供的技术方案带来的有益技术效果包括：
(1)本申请实施例提供的像素电路包括：复位模块、数据写入模块、驱动模块、第一补偿子模块、第一存储子模块、第二补偿子模块、第三补偿子模块和发光控制模块。其中，复位模块与第一节点电连接，被构造成与第一扫描信号线和第二电压端电连接；第二电压端与发光元件的阴极电连接；第三补偿子模块与所述第二节点电连接，被构造成与第三补偿控制信号线和第二电压端电连接。即复位模块与第三补偿子模块均被构造成与第二电压端电连接，第二电压端与发光元件的阴极电连接；也就是说，第二电压端的电压(此后被称为VSS电压)可以参与到像素电路的补偿中，避免了VSS电压线路上的IR drop(电阻压降)对发光元件寿命补偿产生影响，延长了发光元件的寿命。
(2)相比于外补偿方式，本申请实施例提供的像素电路采用内补偿方式，无需重新增加一颗IC，降低了成本，同时由于单颗发光元件(例如OLED)的电流很小，采用内补偿方式，能够提高对发光元件补偿的精度，使得在显示装置上显示的画面亮度更加均匀。
(3)本申请实施例仅采用两条扫描信号线(即第一扫描信号线和第二扫描信号线)和一条发光控制信号线，即可完成像素电路的补偿，减少了显示面板上信号线的数量，使得显示面板具有较宽松的布线空间，简化了显示面板设计。
(4)本申请实施例提供的像素电路的第二存储子模块电连接在第一电压端VDD与第二节点N2之间，即在发光元件的发光阶段时，第一节点N1通过电容(即第一电容C1和第二电容C2)与第一电压端VDD相连，避免了第一电压端VDD的电压波动对发光元件的发光亮度的影响，从而避免了动态画面亮度不均匀的问题。
(5)本申请实施例提供的像素电路的第二存储子模块电连接在第一电压端VDD与第一节点N1之间，将发光元件的阈值电压Voled_th以需求的比例补偿到像素电路中，可以满足多种EL器件(发光元件)的需求，即可以通过改变第一电容C1和第二电容C2的电容比例来控制补偿量，从而使得像素电路能够适用于多种EL器件的材料，也就是说，本申请实施例可以针对不同的EL器件的特性提供针对性的补偿值。
(6)本申请实施例提供的显示面板，采用目前先进的辅助阴极的新型工艺技术，将电压传输线(VSS电压线路)，像素电路和发光元件均设置在同一背板上，在像素电路的布线中引入电压传输线(VSS电压线路)，代替了之前的整面蒸镀，使得VSS电压可以参与到像素电路的补偿中，避免了VSS电压线路上的IR drop(电阻压降)对发光元件寿命补偿产生影响，延长了发光元件的寿命，同时，减少了显示面板上电压传输线的长度，使得显示面板具有较宽松的布线空间，从而优化显示装置的设计空间，便于显示装置能够实现更高的分辨率。
本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为OLED的寿命衰减特性曲线图；
图2a为本申请实施例提供的一种像素电路的电路原理图；
图2b为图2a所示的像素电路的各阶段电流路径示意图；
图2c为图2a所示的像素电路的各阶段时序示意图；
图3a为本申请实施例提供的另一种像素电路的电路原理图；
图3b为图3a所示的像素电路的各阶段电流路径示意图；
图3c为图3a所示的像素电路的各阶段时序示意图；
图4a为本申请实施例提供的又一种像素电路的电路原理图；
图4b为图4a所示的像素电路的各阶段电流路径示意图；
图4c为图4a所示的像素电路的各阶段时序示意图；
图5a为本申请实施例提供的又一种像素电路的电路原理图；
图5b为图5a所示的像素电路的各阶段电流路径示意图；
图5c为图5a所示的像素电路的各阶段时序示意图。
附图标记：
10-复位模块，20-数据写入模块，30-驱动模块，41-第一补偿子模块，42-第二补偿子模块，43-第三补偿子模块，50-发光控制模块，51-第一发光子模块，52-第二发光子模块，61-第一存储子模块，62-第二存储子模块；
100-发光元件。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
本申请的发明人进行研究发现，发光元件，例如OLED(Organic Light-EmittingDiode，有机发光二极管)由于其寿命问题而限制发光元件的进一步的应用，如图1所示，图1中，横坐标轴表示时间，单位为h(小时)；左侧的纵坐标轴表示OLED阳极表面电压，单位为V(伏)；右侧的纵坐标轴表示以OLED的寿命为基准的百分比，单位为％(百分比)。OLED阳极表面电压采用恒电流测试，从图中可以看出随着OLED寿命的衰减，OLED的电阻以及其阈值电压升高，导致OLED两端的电压(即OLED阳极表面电压)升高。由此可知，OLED的寿命与OLED的阈值电压成反比关系。
现有技术中的补偿OLED寿命的方法通常采用外部补偿方式，但这种补偿方式需要重新增加一颗IC，会大幅度提高成本，此外，由于单颗发光元件(例如OLED)的电流很小，采用外补偿方式对其进行补偿，会降低对发光元件补偿的精度。
本申请发明人还考虑到，现有技术中有利用OLED阈值电压补偿OLED寿命的方法，采用8T2C电路结构。该种补偿OELD寿命存在的问题为：随着OLED寿命衰减，OLED的阈值电压Voled_th变大，从而Vdata-VSS-Voled_th变得更负，对于PMOS的TFT(Thin FilmTransistor，薄膜晶体管)而言，该值越负，OLED的电流越大。OLED的电流计算过程中涉及到VSS电压(即OLED阴极的电压)，由于VSS电压是从Panel(显示面板)四周输入，在VSS电压线路上的IR drop(电阻压降)的影响下，Panel(显示面板)中间的VSS电压会偏小，Panel(显示面板)尺寸越大，这一现象越明显。
另外，在之前的工艺中，即OLED的阴极(VSS)是整面蒸镀在EL(ELectroluminescence，电致发光)器件上方，与像素电路的走线无法接触，从而难以排除OLED的阴极(VSS)电压，即VSS电压对像素电路补偿的影响。
本申请提供的一种像素电路及其驱动方法、显示面板、显示装置，旨在解决现有技术的如上技术问题。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本申请实施例提供了一种像素电路，如图2a所示，像素电路可以包括复位模块10、数据写入模块20、驱动模块30、第一补偿子模块41、第一存储子模块61、第二补偿子模块42、第三补偿子模块43和发光控制模块50。
具体的，复位模块10的第一端与第一节点N1电连接，控制端与第一扫描信号线S1电连接，第二端与第二电压端VSS电连接；第二电压端VSS与发光元件100的阴极电连接；第一节点N1为与驱动模块30的控制端电连接的节点；
数据写入模块20的第一端与第三节点N3电连接，第二端与数据信号线S1电连接，控制端与第二扫描信号线S2电连接；第三节点N3为与驱动模块30的第一端电连接的节点；
驱动模块30的控制端与第一节点N1电连接，第一端与第三节点N3电连接，第二端与第四节点N4电连接；第四节点为与驱动模块30的第二端电连接的节点；
第一补偿子模块41的第一端与第一节点N1电连接，第二端与第四节点N4电连接，控制端与第二扫描信号线S2电连接；
第一存储子模块61的第一极与第一节点N1电连接，第二极与第二节点N2电连接；第二节点N2为与第一存储子模块的第二极电连接的节点；
第二补偿子模块42的第一端与第二节点N2电连接，控制端与第二扫描信号线S2电连接，第二端与发光元件100的阳极电连接；
第三补偿子模块43的第一端与第二节点电连接，控制端与第三补偿控制信号线(例如图2a中的EM或图3a中的S3)电连接，第二端与第二电压端VSS电连接；
发光控制模块50的第一端与第三节点N3电连接，第二端与第四节点N4电连接，第三端与第一电压端VDD电连接，第一控制端和第二控制端都与发光控制信号线EM电连接，第四端与发光元件100的阳极电连接。
可选地，发光元件100包括OLED。
本申请实施例提供的像素电路的第二电压端的电压(此后被称为VSS电压)可以参与到像素电路的补偿中，避免了VSS电压线路上的IR drop(电阻压降)对发光元件100寿命补偿产生影响，延长了发光元件100的寿命。
相比于外补偿方式，本申请实施例提供的像素电路采用内补偿方式，无需重新增加一颗IC，降低了成本，同时由于单颗发光元件100(例如OLED)的电流很小，采用内补偿方式，能够提高对发光元件100补偿的精度，使得在显示装置上显示的画面亮度更加均匀。
同时，本申请实施例仅采用两条扫描信号线(即第一扫描信号线S1和第二扫描信号线S2)和一条发光控制信号线EM，即可完成像素电路的补偿，减少了显示面板上信号线的数量，使得显示面板具有较宽松的布线空间，简化了Panel(显示面板)设计。
在一些实施例中，如图2a所示，发光控制模块50包括第一发光控制子模块51和第二发光控制子模块52。第一发光控制子模块51与第三节点N3电连接，被构造成与第一电压端VDD和发光控制信号线EM电连接；第二发光控制子模块52与第四节点N4电连接，被构造成与发光元件100的阳极和发光控制信号线EM电连接。
在一些实施例中，如图2a所示，第三补偿控制信号线包括发光控制信号线EM。
可选地，如图2a所示，复位模块10包括第一晶体管T1，第一晶体管T1的第一极与第一节点N1电连接，第二极与第二电压端VSS电连接，控制极与第一扫描信号线S1电连接；第二电压端VSS与发光元件100的阴极电连接；
数据写入模块20包括第四晶体管T4，第四晶体管T4的第一极与第三节点N3电连接，第二极与数据信号线Vdata电连接，控制极与第二扫描信号线S2电连接；
驱动模块30包括第三晶体管T3，第三晶体管T3的控制极与第一节点N1电连接，第一极与第三节点N3电连接，第二极与第四节点N4电连接；
第一补偿子模块41包括第二晶体管T2，第二晶体管T2的第一极与第一节点N1电连接，第二极与第四节点N4电连接，控制极与第二扫描信号线S2电连接；
第一存储子模块61包括第一电容C1，第一电容C1的第一极与第一节点N1电连接，第二极与第二节点N2电连接；
第二补偿子模块42包括第五晶体管T5，第五晶体管T5的第一极与第二节点N2电连接，控制极与第二扫描信号线S2电连接，第二极与发光元件100的阳极电连接；
第三补偿子模块43包括第六晶体管T6，第六晶体管T6的第一极与第二节点N2电连接，控制极与发光控制信号线EM电连接，第二极与第二电压端VSS电连接；
第一发光控制子模块51包括第七晶体管T7，第七晶体管T7的第一极与第三节点N3电连接，第二极与第一电压端VDD电连接，控制极与发光控制信号线EM电连接；
第二发光控制子模块52包括第八晶体管T8，第八晶体管T8的第一极与第四节点N4电连接，第二极与发光元件100的阳极电连接，控制极与发光控制信号线EM电连接。
在一些实施例中，如图3a所示，像素电路还包括：第二存储子模块62，第二存储子模块62的第一极与第一电压端VDD电连接，第二极与第二节点N2电连接；
第三补偿控制信号线包括第三扫描信号线S3。
第三补偿子模块43与第三扫描信号线S3和第二电压端VSS都电连接。
可选地，如图3a所示，第二存储子模块62包括第二电容C2，第二电容C2的第一极与第一电压端VDD电连接，第二极与第二节点N2电连接。
本申请实施例的第二存储子模块62电连接在第一电压端VDD与第二节点N2之间，即在发光元件100发光时，第一节点N1通过电容(即第一电容C1和第二电容C2)与第一电压端VDD相连，避免了第一电压端VDD的电压波动对发光元件100的发光亮度的影响，从而避免了动态画面亮度不均匀的问题。
在一些实施例中，如图4a所示，像素电路还包括：第二存储子模块62，第二存储子模块62的第一极与第一电压端VDD电连接，第二极与第一节点N1电连接；
第三补偿控制信号线包括发光控制信号线EM。
第三补偿控制信号线包括发光控制信号线EM，第三补偿子模块43与发光控制信号线EM和第二电压端VSS电连接。
可选地，如图4a所示，第二存储子模块62包括第二电容C2，第二电容C2的第一极与第一电压端VDD电连接，第二极与第一节点N1电连接。
本申请实施例的第二存储子模块62电连接在第一电压端VDD与第一节点N1之间，将发光元件100的阈值电压Voled_th以需求的比例补偿到像素电路中，可以满足多种EL器件(发光元件100)的需求，即可以通过改变第一电容C1和第二电容C2的电容比例来控制补偿量，从而使得像素电路能够适用于多种EL器件的材料，也就是说，本申请实施例可以针对不同的EL器件的特性提供针对性的补偿值。并且仅采用两条扫描信号线(即第一扫描信号线S1和第二扫描信号线S2)和一条发光控制信号线EM，即可完成像素电路的补偿，减少了显示面板上信号线的数量，使得显示面板具有较宽松的布线空间，简化了Panel(显示面板)设计。
在一些实施例中，如图5a所示，像素电路还包括：第二存储子模块62，第二存储子模块62的第一极与第一电压端VDD电连接，第二极与第一节点N1电连接；
第三补偿控制信号线包括第三扫描信号线S3。
第三补偿控制信号线包括第三扫描信号线S3，第三补偿子模块43与第三扫描信号线S3和第二电压端VSS电连接。
可选地，如图5a所示，第二存储子模块62包括第二电容C2，第二电容C2的第一极与第一电压端VDD电连接，第二极与第一节点N1电连接。
本申请实施例的第二存储子模块62电连接在第一电压端VDD与第一节点N1之间，将发光元件100的阈值电压Voled_th以需求的比例补偿到像素电路中，可以满足多种EL器件(发光元件100)的需求，即可以通过改变第一电容C1和第二电容C2的电容比例来控制补偿量，从而使得像素电路能够适用于多种EL器件的材料，也就是说，本申请实施例可以针对不同的EL器件的特性提供针对性的补偿值。
基于同一发明构思，本申请实施例提供了一种显示面板，包括电压传输线、上述任一实施例所述的像素电路和发光元件100；电压传输线与第二电压端电连接；电压传输线、像素电路和发光元件100均设置在同一背板上。
可选地，电压传输线包括：与第二电压端VSS电连接的VSS电压线路。
本申请实施例提供的显示面板，采用目前先进的辅助阴极的新型工艺技术，将电压传输线(VSS电压线路)，像素电路和发光元件100均设置在同一背板上，在像素电路的布线中引入电压传输线(VSS电压线路)，代替了之前的整面蒸镀，使得VSS电压可以参与到像素电路的补偿中，避免了VSS电压线路上的IR drop(电阻压降)对发光元件100寿命补偿产生影响，延长了发光元件100的寿命，同时，减少了显示面板上电压传输线的长度，使得显示面板具有较宽松的布线空间，从而优化显示装置的设计空间，便于显示装置能够实现更高的分辨率。
相比于外补偿方式，本申请实施例提供的像素电路采用内补偿方式，无需重新增加一颗IC，降低了成本，同时由于单颗发光元件100(例如OLED)的电流很小，采用内补偿方式，能够提高对发光元件100补偿的精度，使得在显示装置上显示的画面亮度更加均匀。
基于同一发明构思，本申请实施例提供了一种显示装置，包括上述任一实施例所述的显示面板。
本申请实施例提供的显示装置，与前面所述的各实施例具有相同的发明构思及相同的有益效果，该显示装置中未详细示出的内容可参照前面所述的各实施例，在此不再赘述。
基于同一发明构思，本申请实施例提供了一种像素电路的驱动方法，应用于本申请实施例提供的像素电路，像素电路的驱动方法包括如下步骤S201-S203：
步骤S201：第一阶段，复位模块基于第一扫描信号导通，将第二电压端的第二电压传输至第一节点；
步骤S202：第二阶段，数据写入模块、第一补偿子模块和第二补偿子模块基于第二扫描信号均导通，将数据电压传输至所述第一节点；
步骤S203：第三阶段，第三补偿子模块基于第三补偿控制信号导通；发光控制模块基于发光控制信号导通，驱动模块输出驱动电流至发光元件。
在一些实施例中，第三补偿控制信号线包括发光控制信号线；第三阶段，第三补偿子模块基于第三补偿控制信号导通，包括：第三阶段，第三补偿子模块基于发光控制信号导通。
下面参照图2a、图2b和图2c所示，以各晶体管均为P型TFT，发光元件100为OLED的情况为例，对本申请实施例提供的像素电路的驱动方法具体介绍如下：
图2a中采用8T1C电路结构，相比于8T2C电路节省一个电容，图2a中的8T1C像素电路仅需3条gate信号线，分别是第一扫描信号线S1、第二扫描信号线S2以及发光控制信号线EM。由于第一扫描信号线S1和第二扫描信号线S2的逻辑低电平宽度相同，只相差一个相位，可以采用同一个GOA(Gate Driver On Array，阵列基板行驱动)信号输出。发光控制信号线EM采用现用的GOA即可。
在图2a中，第一晶体管T1是用于将第二电压端VSS的第二电压(此后被称为VSS电压)写入到第一节点N1，对第一电容C1起到重置作用；第三晶体管T3为驱动晶体管；第二晶体管T2和第四晶体管T4是负责输入数据电压Vdata并进行TFT Vth(即第三晶体管T3的阈值电压)的补偿；第五晶体管T5是用于将第二节点N2与OLED的阳极电连接，将OLED的阳极电压输入到Panel(显示面板)中；第六晶体管T6是将OLED的阴极电压(即VSS电压)与第二节点N2电连接，作用是过滤掉VSS电压，只保留Voled_th(即OLED的阈值电压)，另外通过第一电容C1自举将Voled_th写入到第一节点N1，完成OLED的寿命补偿；第七晶体管T7和第八晶体管T8控制OLED的发光阶段。
可选地，参考图2a、图2b和图2c，在图2a所示的像素电路中，像素电路的驱动方法具体介绍如下：
第一阶段(即图2c中的t1阶段)：复位阶段(传输路径如图2b中虚线箭头e所示)
第一扫描信号线S1处于逻辑低电平，第一晶体管T1基于第一扫描信号导通，对第一电容C1重置，将VSS电压传输至第一节点N1；第二节点N2的电压暂处于浮接(floating)状态，第一节点N1的电压为VSS。
第二阶段(即图2c中的t2阶段)：TFT Vth补偿阶段(传输路径如图2b中虚线箭头f所示)
第二扫描信号线S2处于逻辑低电平，第四晶体管T4、第二晶体管T2和第五晶体管T5基于第二扫描信号导通，第三晶体管T3的控制极和第二极连通，数据电压Vdata经过第四晶体管T4、第三晶体管T3和第二晶体管T2传输到第一节点N1，第一节点N1的电压升高，通过第一电容C1自举带动第二节点N2的电压升高；随后第二节点N2电流经过第五晶体管T5流入到OLED，从而使得第二节点N2的电压与OLED的阳极电压相同。最终第一节点N1的电压为Vdata+Vth，第二节点N2的电压为VSS+Voled_th。
第三阶段(即图2c中的t3阶段)：Voled_th写入和发光阶段
Voled_th写入阶段(传输路径如图2b中虚线箭头g所示)：发光控制信号线EM处于逻辑低电平，第六晶体管T6基于发光控制信号导通，第二节点N2的电压由VSS+Voled_th变为VSS，第二节点N2的电压的变化量为Voled_th。由于第一电容C1的自举作用，第一节点N1的电压的变化量为Voled_th，最终第一节点N1的电压为Vdata+Vth-Voled_th。
发光阶段(传输路径如图2b中虚线箭头h所示)：发光控制信号线EM处于逻辑低电平，第七晶体管T7和第八晶体管T8基于发光控制信号导通，第一电压端VDD的电压经过第七晶体管T7传输至第三晶体管T3的第一极，第三晶体管T3输出驱动电流，经第八晶体管T8传输至发光元件实现发光。第一节点N1和第二节点N2的电压与Voled_th写入阶段的电压相同。如表一所示。
可选地，在第二阶段和第三阶段之间还存在一个阶段(即图2c中的t21阶段)，在这个阶段中，发光控制信号线EM、第一扫描信号线S1和第二扫描信号线S2均处于逻辑高电平。
上述t21阶段可以存在，也可以不存在，在实际工作中，一般都会有这个阶段。
表一：图2a所示的像素电路的不同阶段的N1和N2节点的电压
阶段 t1 t2 t3
功能 复位 TFT Vth补偿 Voled_th写入和发光
N1 VSS Vdata+Vth Vdata+Vth-Voled_th
N2 --- VSS+Voled_th VSS
本申请实施例提供的像素电路的驱动方法，可以将的VSS电压参与到像素电路的补偿中，避免了VSS电压线路上的IR drop(电阻压降)对发光元件100寿命补偿产生影响，延长了发光元件100的寿命。
相比于外补偿方式，本申请实施例提供的像素电路的驱动方法，采用内补偿方式，无需重新增加一颗IC，降低了成本，同时由于单颗发光元件100(例如OLED)的电流很小，采用内补偿方式，能够提高对发光元件100补偿的精度，使得在显示装置上显示的画面亮度更加均匀。
同时，本申请实施例仅采用两条扫描信号线(即第一扫描信号线S1和第二扫描信号线S2)和一条发光控制信号线EM，即可完成像素电路的补偿，减少了显示面板上信号线的数量，使得显示面板具有较宽松的布线空间，简化了Panel(显示面板)设计。
基于同一发明构思，本申请实施例提供了一种像素电路的驱动方法，应用于本申请实施例提供的像素电路，像素电路的驱动方法包括如下步骤S301-S304：
步骤S301：第一阶段，复位模块基于第一扫描信号导通，将第二电压端的第二电压传输至第一节点；
步骤S302：第二阶段，数据写入模块、第一补偿子模块和第二补偿子模块基于第二扫描信号均导通，将数据电压传输至所述第一节点；
步骤S303：第三阶段，第三补偿子模块基于第三扫描信号导通；
步骤S304：第四阶段，发光控制模块基于发光控制信号导通，驱动模块输出驱动电流至发光元件。
下面参照图3a、图3b和图3c所示，以各晶体管均为P型TFT，发光元件100为OLED的情况为例，对本申请实施例提供的像素电路的驱动方法具体介绍如下：
图3a中采用8T2C电路结构，图3a中的8T2C像素电路共需4条gate信号线，分别是第一扫描信号线S1、第二扫描信号线S2、第三扫描信号线S3以及发光控制信号线EM。由于第一扫描信号线S1、第二扫描信号线S2和第三扫描信号线S3的逻辑低电平宽度相同，只相差一个相位，可以采用同一个GOA(Gate Driver On Array，阵列基板行驱动)信号输出。发光控制信号线EM采用现用的GOA即可。
在图3a中，第一晶体管T1是用于将第二电压端VSS的第二电压(此后被称为VSS电压)写入到第一节点N1，对第一电容C1和第二电容C2起到重置作用；第三晶体管T3为驱动晶体管；第二晶体管T2和第四晶体管T4是负责输入数据电压Vdata并进行TFT Vth(即第三晶体管T3的阈值电压)的补偿；第五晶体管T5是用于将第二节点N2与OLED的阳极电连接，将OLED的阳极电压输入到Panel(显示面板)中；第六晶体管T6是将OLED的阴极电压(即VSS电压)与第二节点N2电连接，作用是过滤掉VSS电压，只保留Voled_th(即OLED的阈值电压)，另外通过第一电容C1自举将Voled_th写入到第一节点N1，完成OLED的寿命补偿；第七晶体管T7和第八晶体管T8控制OLED的发光阶段。
可选地，参考图3a、图3b和图3c，在图3a所示的像素电路中，像素电路的驱动方法具体介绍如下：
第一阶段(即图3c中的t1阶段)：复位阶段(传输路径如图3b中虚线箭头e所示)
第一扫描信号线S1处于逻辑低电平，第一晶体管T1基于第一扫描信号导通，对第一电容C1和第二电容C2重置，将VSS电压传输至第一节点N1；第二节点N2的电压暂处于浮接(floating)状态，第一节点N1的电压为VSS。
第二阶段(即图3c中的t2阶段)：TFT Vth补偿阶段(传输路径如图3b中虚线箭头f所示)
第二扫描信号线S2处于逻辑低电平，第四晶体管T4、第二晶体管T2和第五晶体管T5基于第二扫描信号导通，第三晶体管T3的控制极和第二极连通，数据电压Vdata经过第四晶体管T4、第三晶体管T3和第二晶体管T2传输到第一节点N1，第一节点N1的电压升高，通过第一电容C1自举带动第二节点N2的电压升高；随后第二节点N2电流经过第五晶体管T5流入到OLED，从而使得第二节点N2的电压与OLED的阳极电压相同。最终第一节点N1的电压为Vdata+Vth，第二节点N2的电压为VSS+Voled_th。
第三阶段(即图3c中的t3阶段)：Voled_th写入(传输路径如图3b中虚线箭头g所示)
Voled_th写入：发光控制信号线EM处于逻辑低电平，第六晶体管T6基于发光控制信号导通，第二节点N2的电压由VSS+Voled_th变为VSS，第二节点N2的电压的变化量为Voled_th。由于第一电容C1的自举作用，第一节点N1的电压的变化量为Voled_th，最终第一节点N1的电压为Vdata+Vth-Voled_th。
第四阶段(即图3c中的t4阶段)：发光阶段(传输路径如图3b中虚线箭头h所示)：发光控制信号线EM处于逻辑低电平，第七晶体管T7和第八晶体管T8基于发光控制信号导通，第一电压端VDD的电压经过第七晶体管T7传输至第三晶体管T3的第一极，第三晶体管T3输出驱动电流，经第八晶体管T8传输至发光元件实现发光。第一节点N1和第二节点N2的电压与T3阶段的电压相同。如表二所示。
表二：图3a所示的像素电路的不同阶段的N1和N2节点的电压
阶段 t1 t2 t3 t4
功能 复位 TFT Vth补偿 Voled_th写入 发光
N1 VSS Vdata+Vth Vdata+Vth-Voled_th Vdata+Vth-Voled_th
N2 --- VSS+Voled_th VSS VSS
本申请实施例提供的像素电路的驱动方法，在发光元件100的发光阶段时，第一节点N1通过电容(即第一电容C1和第二电容C2)与第一电压端VDD相连，避免了第一电压端VDD的电压波动对发光元件100的发光亮度的影响，从而避免了动态画面亮度不均匀的问题。
基于同一发明构思，本申请实施例提供了一种像素电路的驱动方法，应用于本申请实施例提供的像素电路，像素电路的驱动方法包括如下步骤S401-S403：
步骤S401：第一阶段，复位模块基于第一扫描信号导通，将第二电压端的第二电压传输至第一节点；
步骤S402：第二阶段，数据写入模块、第一补偿子模块和第二补偿子模块基于第二扫描信号均导通，将数据电压传输至所述第一节点；
步骤S403：第三阶段，第三补偿子模块基于发光控制信号导通；发光控制模块基于发光控制信号导通，驱动模块输出驱动电流至发光元件。
下面参照图4a、图4b和图4c所示，以各晶体管均为P型TFT，发光元件100为OLED的情况为例，对本申请实施例提供的像素电路的驱动方法具体介绍如下：
图4a中采用8T2C电路结构，图4a中的8T2C像素电路仅需3条gate信号线，分别是第一扫描信号线S1、第二扫描信号线S2以及发光控制信号线EM。由于第一扫描信号线S1和第二扫描信号线S2的逻辑低电平宽度相同，只相差一个相位，可以采用同一个GOA(GateDriver On Array，阵列基板行驱动)信号输出。发光控制信号线EM采用现用的GOA即可。
在图4a中，第一晶体管T1是用于将第二电压端VSS的第二电压(此后被称为VSS电压)写入到第一节点N1，对第一电容C1和第二电容C2起到重置作用；第三晶体管T3为驱动晶体管；第二晶体管T2和第四晶体管T4是负责输入数据电压Vdata并进行TFT Vth(即第三晶体管T3的阈值电压)的补偿；第五晶体管T5是用于将第二节点N2与OLED的阳极电连接，将OLED的阳极电压输入到Panel(显示面板)中；第六晶体管T6是将OLED的阴极电压(即VSS电压)与第二节点N2电连接，作用是过滤掉VSS电压，只保留Voled_th(即OLED的阈值电压)，另外通过第一电容C1自举将Voled_th写入到第一节点N1，完成OLED的寿命补偿；第七晶体管T7和第八晶体管T8控制OLED的发光阶段。
可选地，参考图4a、图4b和图4c，在图4a所示的像素电路中，像素电路的驱动方法具体介绍如下：
第一阶段(即图4c中的t1阶段)：复位阶段(传输路径如图4b中虚线箭头e所示)
第一扫描信号线S1处于逻辑低电平，第一晶体管T1基于第一扫描信号导通，对第一电容C1和第二电容C2重置，将VSS电压传输至第一节点N1；第二节点N2的电压暂处于浮接(floating)状态，第一节点N1的电压为VSS。
第二阶段(即图4c中的t2阶段)：TFT Vth补偿阶段(传输路径如图4b中虚线箭头f所示)
第二扫描信号线S2处于逻辑低电平，第四晶体管T4、第二晶体管T2和第五晶体管T5基于第二扫描信号导通，第三晶体管T3的控制极和第二极连通，数据电压Vdata经过第四晶体管T4、第三晶体管T3和第二晶体管T2传输到第一节点N1，第一节点N1的电压升高，通过第一电容C1自举带动第二节点N2的电压升高；随后第二节点N2电流经过第五晶体管T5流入到OLED，从而使得第二节点N2的电压与OLED的阳极电压相同。最终第一节点N1的电压为Vdata+Vth，第二节点N2的电压为VSS+Voled_th。
第三阶段(即图3c中的t3阶段)：Voled_th写入和发光阶段
Voled_th写入阶段(传输路径如图4b中虚线箭头g所示)：发光控制信号线EM处于逻辑低电平，第六晶体管T6基于发光控制信号导通，第二节点N2的电压由VSS+Voled_th变为VSS，第二节点N2的电压的变化量为Voled_th。由于第一电容C1的自举作用，第一节点N1的电压的变化量为Voled_th·C1/(C1+C2)，最终第一节点N1的电压为Vdata+Vth-Voled_th·C1/(C1+C2)。
发光阶段(传输路径如图4b中虚线箭头h所示)：发光控制信号线EM处于逻辑低电平，第七晶体管T7和第八晶体管T8基于发光控制信号导通，第一电压端VDD的电压经过第七晶体管T7传输至第三晶体管T3的第一极，第三晶体管T3输出驱动电流，经第八晶体管T8传输至发光元件实现发光。第一节点N1和第二节点N2的电压与Voled_th写入阶段的电压相同。如表三所示。
可选地，在第二阶段和第三阶段之间还存在一个阶段(即图4c中的t21阶段)，在这个阶段中，发光控制信号线EM、第一扫描信号线S1和第二扫描信号线S2均处于逻辑高电平。
上述t21阶段可以存在，也可以不存在，在实际工作中，一般都会有这个阶段。
表三：图4a所示的像素电路的不同阶段的N1和N2节点的电压
阶段 t1 t2 t3
功能 复位 TFT Vth补偿 Voled_th写入和发光
N1 VSS Vdata+Vth Vdata+Vth-Voled_th·C1/(C1+C2)
N2 --- VSS+Voled_th VSS
本申请实施例的像素电路的驱动方法，将发光元件100的阈值电压Voled_th以需求的比例补偿到像素电路中，可以满足多种EL器件(发光元件100)的需求，即可以通过改变第一电容C1和第二电容C2的电容比例来控制补偿量，从而使得像素电路能够适用于多种EL器件的材料，也就是说，本申请实施例可以针对不同的EL器件的特性提供针对性的补偿值。并且仅采用两条扫描信号线(即第一扫描信号线S1和第二扫描信号线S2)和一条发光控制信号线EM，即可完成像素电路的补偿，减少了显示面板上信号线的数量，使得显示面板具有较宽松的布线空间，简化了Panel(显示面板)设计。
基于同一发明构思，本申请实施例提供了一种像素电路的驱动方法，应用于本申请实施例提供的像素电路，像素电路的驱动方法包括如下步骤S501-S504：
步骤S501：第一阶段，复位模块基于第一扫描信号导通，将第二电压端的第二电压传输至第一节点；
步骤S502：第二阶段，数据写入模块、第一补偿子模块和第二补偿子模块基于第二扫描信号均导通，将数据电压传输至所述第一节点；
步骤S503：第三阶段，第三补偿子模块基于第三扫描信号导通；
步骤S504：第四阶段，发光控制模块基于发光控制信号导通，驱动模块输出驱动电流至发光元件。
下面参照图5a、图5b和图5c所示，以各晶体管均为P型TFT，发光元件100为OLED的情况为例，对本申请实施例提供的像素电路的驱动方法具体介绍如下：
图5a中采用8T2C电路结构，图5a中的8T2C像素电路共需4条gate信号线，分别是第一扫描信号线S1、第二扫描信号线S2、第三扫描信号线S3以及发光控制信号线EM。由于第一扫描信号线S1、第二扫描信号线S2和第三扫描信号线S3的逻辑低电平宽度相同，只相差一个相位，可以采用同一个GOA(Gate Driver On Array，阵列基板行驱动)信号输出。发光控制信号线EM采用现用的GOA即可。
在图5a中，第一晶体管T1是用于将第二电压端VSS的第二电压(此后被称为VSS电压)写入到第一节点N1，对第一电容C1和第二电容C2起到重置作用；第三晶体管T3为驱动晶体管；第二晶体管T2和第四晶体管T4是负责输入数据电压Vdata并进行TFT Vth(即第三晶体管T3的阈值电压)的补偿；第五晶体管T5是用于将第二节点N2与OLED的阳极电连接，将OLED的阳极电压输入到Panel(显示面板)中；第六晶体管T6是将OLED的阴极电压(即VSS电压)与第二节点N2电连接，作用是过滤掉VSS电压，只保留Voled_th(即OLED的阈值电压)，另外通过第一电容C1自举将Voled_th写入到第一节点N1，完成OLED的寿命补偿；第七晶体管T7和第八晶体管T8控制OLED的发光阶段。
可选地，参考图5a、图5b和图5c，在图5a所示的像素电路中，像素电路的驱动方法具体介绍如下：
第一阶段(即图5c中的t1阶段)：复位阶段(传输路径如图5b中虚线箭头e所示)
第一扫描信号线S1处于逻辑低电平，第一晶体管T1基于第一扫描信号导通，对第一电容C1和第二电容C2重置，将VSS电压传输至第一节点N1；第二节点N2的电压暂处于浮接(floating)状态，第一节点N1的电压为VSS。
第二阶段(即图5c中的t2阶段)：TFT Vth补偿阶段(传输路径如图5b中虚线箭头f所示)
第二扫描信号线S2处于逻辑低电平，第四晶体管T4、第二晶体管T2和第五晶体管T5基于第二扫描信号导通，第三晶体管T3的控制极和第二极连通，数据电压Vdata经过第四晶体管T4、第三晶体管T3和第二晶体管T2传输到第一节点N1，第一节点N1的电压升高，通过第一电容C1自举带动第二节点N2的电压升高；随后第二节点N2电流经过第五晶体管T5流入到OLED，从而使得第二节点N2的电压与OLED的阳极电压相同。最终第一节点N1的电压为Vdata+Vth，第二节点N2的电压为VSS+Voled_th。
第三阶段(即图5c中的t3阶段)：Voled_th写入(传输路径如图5b中虚线箭头g所示)
Voled_th写入：发光控制信号线EM处于逻辑低电平，第六晶体管T6基于发光控制信号导通，第二节点N2的电压由VSS+Voled_th变为VSS，第二节点N2的电压的变化量为Voled_th。由于第一电容C1的自举作用，第一节点N1的电压的变化量为Voled_th·C1/(C1+C2)，最终第一节点N1的电压为Vdata+Vth-Voled_th·C1/(C1+C2)。
第四阶段(即图5c中的t4阶段)：发光阶段(传输路径如图5b中虚线箭头h所示)：发光控制信号线EM处于逻辑低电平，第七晶体管T7和第八晶体管T8基于发光控制信号导通，第一电压端VDD的电压经过第七晶体管T7传输至第三晶体管T3的第一极，第三晶体管T3输出驱动电流，经第八晶体管T8传输至发光元件实现发光。第一节点N1和第二节点N2的电压与T3阶段的电压相同。如表四所示。
表四：图5a所示的像素电路的不同阶段的N1和N2节点的电压
Figure BDA0003244344200000231
本申请实施例的像素电路的驱动方法，将发光元件100的阈值电压Voled_th以需求的比例补偿到像素电路中，可以满足多种EL器件(发光元件100)的需求，即可以通过改变第一电容C1和第二电容C2的电容比例来控制补偿量，从而使得像素电路能够适用于多种EL器件的材料，也就是说，本申请实施例可以针对不同的EL器件的特性提供针对性的补偿值。
进一步地，如图5a所示的像素电路，OLED的电流的计算公式如下：
Figure BDA0003244344200000241
Figure BDA0003244344200000242
Figure BDA0003244344200000243
Figure BDA0003244344200000244
其中，Ioled为OLED的电流，μ、Cox、W和L为驱动晶体管(即第三晶体管T3)的工艺参数和几何参数相关的固定常数。具体的，μ、Cox、W和L分别为驱动晶体管(即第三晶体管T3)的场效应迁移率、栅绝缘层单位面积电容、沟道宽度和沟道长度。Vgs为驱动晶体管(即第三晶体管T3)的栅源电压差。
由上述计算公式可知，随着发光时间延长，OLED的Voled_th增大，导致Vgs减小，第三晶体管T3作为PMOS管的输出电流增大，从而OLED的亮度提高，达到OLED寿命补偿的作用。电压补偿大小与第一电容C1和第二电容C2的比例大小有关，可以根据不同EL器件的特性设计不同的第一电容C1和第二电容C2比例。
更进一步地，针对图5a所示的像素电路进行仿真验证，如下：
首先，对OLED进行了IV(电流和电压)曲线的仿真，经仿真后可知到，电流在1.2V之后出现了明显上升，表明OLED的阈值电压Voled_th的电压约为1.2V。
其次，将该OLED模型导入到图5a所示的像素电路中进行仿真。仅作为示例，将第一电压端VDD的电压(此后被称为VDD电压)设为4.6V，VSS电压设为-3V，Vdata电压设为4V，第三晶体管T3的阈值电压Vth设为-2.5V，第一电容C1和第二电容C2的电容值设为相同。
由上述可知，在第二阶段，第二节点N2的电压理论值为VSS+Voled_th＝-1.8V，与仿真结果-1.7V相近。在第三阶段，第一节点N1的电压理论值为Vdata+Vth-1/2Voled_th＝4-2.5-1/2×1.2＝0.9V，与仿真结果几乎相同。
应用本申请实施例，至少能够实现如下有益效果：
(1)本申请实施例提供的像素电路及其驱动方法，VSS电压可以参与到像素电路的补偿中，避免了VSS电压线路上的IR drop(电阻压降)对发光元件100寿命补偿产生影响，延长了发光元件100的寿命。
(2)相比于外补偿方式，本申请实施例提供的像素电路采用内补偿方式，无需重新增加一颗IC，降低了成本，同时由于单颗发光元件100(例如OLED)的电流很小，采用内补偿方式，能够提高对发光元件100补偿的精度，使得在显示装置上显示的画面亮度更加均匀。
(3)本申请实施例提供的像素电路，仅采用两条扫描信号线(即第一扫描信号线S1和第二扫描信号线S2)和一条发光控制信号线EM，即可完成像素电路的补偿，减少了显示面板上信号线的数量，使得显示面板具有较宽松的布线空间，简化了Panel(显示面板)设计。
(4)本申请实施例提供的像素电路的第二存储子模块62电连接在第一电压端VDD与第二节点N2之间，即在发光元件100的发光阶段时，第一节点N1通过电容(即第一电容C1和第二电容C2)与第一电压端VDD相连，避免了第一电压端VDD的电压波动对发光元件100的发光亮度的影响，从而避免了动态画面亮度不均匀的问题。
(5)本申请实施例提供的像素电路的第二存储子模块62电连接在第一电压端VDD与第一节点N1之间，将发光元件100的阈值电压Voled_th以需求的比例补偿到像素电路中，可以满足多种EL器件(发光元件100)的需求，即可以通过改变第一电容C1和第二电容C2的电容比例来控制补偿量，从而使得像素电路能够适用于多种EL器件的材料，也就是说，本申请实施例可以针对不同的EL器件的特性提供针对性的补偿值。并且仅采用两条扫描信号线(即第一扫描信号线S1和第二扫描信号线S2)和一条发光控制信号线EM，即可完成像素电路的补偿，减少了显示面板上信号线的数量，使得显示面板具有较宽松的布线空间，简化了Panel(显示面板)设计。
(6)本申请实施例提供的显示面板，采用目前先进的辅助阴极的新型工艺技术，将电压传输线(VSS电压线路)，像素电路和发光元件100均设置在同一背板上，在像素电路的布线中引入电压传输线(VSS电压线路)，代替了之前的整面蒸镀，使得VSS电压可以参与到像素电路的补偿中，避免了VSS电压线路上的IR drop(电阻压降)对发光元件100寿命补偿产生影响，延长了发光元件100的寿命，同时，减少了显示面板上电压传输线的长度，使得显示面板具有较宽松的布线空间，从而优化显示装置的设计空间，便于显示装置能够实现更高的分辨率。
本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (12)

1.一种像素电路，其特征在于，包括：
复位模块，所述复位模块的第一端与第一节点电连接，控制端与第一扫描信号线电连接，第二端与第二电压端电连接；所述第二电压端与发光元件的阴极电连接；
数据写入模块，所述数据写入模块的第一端与第三节点电连接，第二端与数据信号线电连接，控制端与第二扫描信号线电连接；
驱动模块，所述驱动模块的控制端与所述第一节点电连接，第一端与所述第三节点电连接，第二端与第四节点电连接；
第一补偿子模块，所述第一补偿子模块的第一端与所述第一节点电连接，第二端与所述第四节点电连接，控制端与所述第二扫描信号线电连接；
第一存储子模块，所述第一存储子模块的第一极与所述第一节点电连接，第二极与第二节点电连接；
第二补偿子模块，所述第二补偿子模块的第一端与所述第二节点电连接，控制端与所述第二扫描信号线电连接，第二端与所述发光元件的阳极电连接；
第三补偿子模块，所述第三补偿子模块的第一端与所述第二节点电连接，控制端与第三补偿控制信号线电连接，第二端与第二电压端电连接；
发光控制模块，所述发光控制模块的第一端与所述第三节点电连接，第二端与所述第四节点电连接，第三端与第一电压端电连接，第一控制端和第二控制端都与所述发光控制信号线电连接，第四端与所述发光元件的阳极电连接。
2.根据权利要求1所述的像素电路，其特征在于，所述第三补偿控制信号线包括发光控制信号线。
3.根据权利要求1所述的像素电路，其特征在于，还包括：
第二存储子模块，所述第二存储子模块的第一极与所述第一电压端电连接，第二极与所述第二节点电连接；
所述第三补偿控制信号线包括第三扫描信号线。
4.根据权利要求1所述的像素电路，其特征在于，还包括：
第二存储子模块，所述第二存储子模块的第一极与所述第一电压端电连接，第二极与所述第一节点电连接；
所述第三补偿控制信号线包括发光控制信号线。
5.根据权利要求1所述的像素电路，其特征在于，还包括：
第二存储子模块，所述第二存储子模块的第一极与所述第一电压端电连接，第二极与所述第一节点电连接；
所述第三补偿控制信号线包括第三扫描信号线。
6.一种显示面板，其特征在于，包括电压传输线、权利要求1-5任一项所述的像素电路和所述发光元件；
所述电压传输线与所述第二电压端电连接；
所述电压传输线、所述像素电路和所述发光元件均设置在同一背板上。
7.一种显示装置，其特征在于，包括权利要求6所述的显示面板。
8.一种像素电路的驱动方法，其特征在于，应用于如权利要求1所述的像素电路，所述驱动方法包括：
第一阶段，复位模块基于第一扫描信号导通，将第二电压端的第二电压传输至第一节点；
第二阶段，数据写入模块、第一补偿子模块和第二补偿子模块基于第二扫描信号均导通，将数据电压传输至所述第一节点；
第三阶段，第三补偿子模块基于第三补偿控制信号导通；发光控制模块基于发光控制信号导通，驱动模块输出驱动电流至发光元件。
9.根据权利要求8所述的像素电路的驱动方法，其特征在于，所述第三补偿控制信号线包括发光控制信号线；所述第三阶段，第三补偿子模块基于第三补偿控制信号导通，包括：
第三阶段，第三补偿子模块基于发光控制信号导通。
10.一种像素电路的驱动方法，其特征在于，应用于如权利要求3所述的像素电路，所述驱动方法包括：
第一阶段，复位模块基于第一扫描信号导通，将第二电压端的第二电压传输至第一节点；
第二阶段，数据写入模块、第一补偿子模块和第二补偿子模块基于第二扫描信号均导通，将数据电压传输至所述第一节点；
第三阶段，第三补偿子模块基于第三扫描信号导通；
第四阶段，发光控制模块基于发光控制信号导通，驱动模块输出驱动电流至发光元件。
11.一种像素电路的驱动方法，其特征在于，应用于如权利要求4所述的像素电路，所述驱动方法包括：
第一阶段，复位模块基于第一扫描信号导通，将第二电压端的第二电压传输至第一节点；
第二阶段，数据写入模块、第一补偿子模块和第二补偿子模块基于第二扫描信号均导通，将数据电压传输至所述第一节点；
第三阶段，第三补偿子模块基于发光控制信号导通；发光控制模块基于发光控制信号导通，驱动模块输出驱动电流至发光元件。
12.一种像素电路的驱动方法，其特征在于，应用于如权利要求5所述的像素电路，所述驱动方法包括：
第一阶段，复位模块基于第一扫描信号导通，将第二电压端的第二电压传输至第一节点；
第二阶段，数据写入模块、第一补偿子模块和第二补偿子模块基于第二扫描信号均导通，将数据电压传输至所述第一节点；
第三阶段，第三补偿子模块基于第三扫描信号导通；
第四阶段，发光控制模块基于发光控制信号导通，驱动模块输出驱动电流至发光元件。
CN202111028374.0A 2021-09-02 2021-09-02 像素电路及其驱动方法、显示面板、显示装置 Active CN113744692B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111028374.0A CN113744692B (zh) 2021-09-02 2021-09-02 像素电路及其驱动方法、显示面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111028374.0A CN113744692B (zh) 2021-09-02 2021-09-02 像素电路及其驱动方法、显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN113744692A true CN113744692A (zh) 2021-12-03
CN113744692B CN113744692B (zh) 2022-12-27

Family

ID=78735053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111028374.0A Active CN113744692B (zh) 2021-09-02 2021-09-02 像素电路及其驱动方法、显示面板、显示装置

Country Status (1)

Country Link
CN (1) CN113744692B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115662353A (zh) * 2022-12-26 2023-01-31 惠科股份有限公司 像素驱动电路、电阻补偿方法以及显示面板
CN116884350A (zh) * 2023-09-07 2023-10-13 惠科股份有限公司 像素驱动电路、显示面板及显示装置
TWI824605B (zh) * 2022-07-06 2023-12-01 大陸商北京歐錸德微電子技術有限公司 畫素電路、oled顯示裝置及資訊處理裝置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202796001U (zh) * 2012-08-31 2013-03-13 京东方科技集团股份有限公司 发光器件的像素电路和显示装置
CN104835449A (zh) * 2015-05-04 2015-08-12 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板以及显示装置
CN109215582A (zh) * 2018-09-28 2019-01-15 昆山国显光电有限公司 显示面板、像素电路的驱动方法及显示装置
CN111243492A (zh) * 2020-01-17 2020-06-05 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置
CN112309332A (zh) * 2019-07-31 2021-02-02 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板和显示面板
CN112382237A (zh) * 2020-11-27 2021-02-19 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示基板及显示装置
US20210134219A1 (en) * 2019-01-02 2021-05-06 Mianyang Boe Optoelectronics Technology Co., Ltd. Pixel circuit, driving method thereof and display panel
CN113223458A (zh) * 2021-01-25 2021-08-06 重庆京东方显示技术有限公司 一种像素电路及其驱动方法、显示基板和显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202796001U (zh) * 2012-08-31 2013-03-13 京东方科技集团股份有限公司 发光器件的像素电路和显示装置
CN104835449A (zh) * 2015-05-04 2015-08-12 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板以及显示装置
CN109215582A (zh) * 2018-09-28 2019-01-15 昆山国显光电有限公司 显示面板、像素电路的驱动方法及显示装置
US20210134219A1 (en) * 2019-01-02 2021-05-06 Mianyang Boe Optoelectronics Technology Co., Ltd. Pixel circuit, driving method thereof and display panel
CN112309332A (zh) * 2019-07-31 2021-02-02 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板和显示面板
CN111243492A (zh) * 2020-01-17 2020-06-05 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置
CN112382237A (zh) * 2020-11-27 2021-02-19 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示基板及显示装置
CN113223458A (zh) * 2021-01-25 2021-08-06 重庆京东方显示技术有限公司 一种像素电路及其驱动方法、显示基板和显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI824605B (zh) * 2022-07-06 2023-12-01 大陸商北京歐錸德微電子技術有限公司 畫素電路、oled顯示裝置及資訊處理裝置
CN115662353A (zh) * 2022-12-26 2023-01-31 惠科股份有限公司 像素驱动电路、电阻补偿方法以及显示面板
CN116884350A (zh) * 2023-09-07 2023-10-13 惠科股份有限公司 像素驱动电路、显示面板及显示装置
CN116884350B (zh) * 2023-09-07 2024-01-16 惠科股份有限公司 像素驱动电路、显示面板及显示装置

Also Published As

Publication number Publication date
CN113744692B (zh) 2022-12-27

Similar Documents

Publication Publication Date Title
CN113744692B (zh) 像素电路及其驱动方法、显示面板、显示装置
CN106486060B (zh) 像素
CN113223458B (zh) 一种像素电路及其驱动方法、显示基板和显示装置
US8994621B2 (en) Display device and method for driving same
US11200849B2 (en) Display device and method for driving the same
US11127340B2 (en) Stage circuit and scan driver including the same
CN116312380A (zh) 显示设备及其驱动方法
CN111063304B (zh) 一种像素驱动电路及其驱动方法、阵列基板、显示装置
CN108447445B (zh) 像素电路、显示面板及其驱动方法
US20110304593A1 (en) Pixel driving circuit, pixel driving method and light emitting display device
CN113096596A (zh) 显示基板及其驱动方法和显示装置
CN111354310A (zh) 像素补偿电路
KR20190109692A (ko) 게이트 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
CN114582272A (zh) 显示装置
WO2023178778A1 (zh) 像素电路及背光模组、显示面板
CN112435624B (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN115602114A (zh) 像素电路和包括该像素电路的显示装置
US11056048B2 (en) Pixel and display device having the same
CN116508092A (zh) 显示面板的控制方法及控制装置、显示装置
CN113823226A (zh) 像素电路及其驱动方法、显示基板和显示装置
US20200234640A1 (en) Pixel circuit, method for driving, and display device
CN108831383B (zh) 像素电路及其驱动方法、显示面板及显示装置
CN111063305A (zh) 像素电路、显示面板及像素电路基准电压的补偿方法
US11955083B2 (en) Display device
CN112117991B (zh) 包括触发器和控制元件的电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant