CN113299230B - 像素驱动电路、像素驱动电路的驱动方法和显示面板 - Google Patents

像素驱动电路、像素驱动电路的驱动方法和显示面板 Download PDF

Info

Publication number
CN113299230B
CN113299230B CN202110587397.9A CN202110587397A CN113299230B CN 113299230 B CN113299230 B CN 113299230B CN 202110587397 A CN202110587397 A CN 202110587397A CN 113299230 B CN113299230 B CN 113299230B
Authority
CN
China
Prior art keywords
module
transistor
pole
driving
signal input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110587397.9A
Other languages
English (en)
Other versions
CN113299230A (zh
Inventor
郭子栋
郭恩卿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Priority to CN202110587397.9A priority Critical patent/CN113299230B/zh
Publication of CN113299230A publication Critical patent/CN113299230A/zh
Application granted granted Critical
Publication of CN113299230B publication Critical patent/CN113299230B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

本发明公开了一种像素驱动电路、像素驱动电路的驱动方法和显示面板。该像素驱动电路包括驱动模块，用于向发光模块提供驱动电流，发光模块响应驱动电流发光；初始化模块，用于对驱动模块的控制端和发光模块进行初始化；数据写入模块，用于将数据电压通过存储模块写入驱动模块的控制端；存储模块，用于耦合数据电压至驱动模块的控制端，并维持驱动模块控制端的电位；钳位模块，用于对存储模块进行电位钳位。阈值补偿模块，用于根据第一电源信号补偿驱动模块的阈值电压。可以在阈值补偿阶段的充电时间不足时，可以使得不同显示灰阶下对应的补偿效果相同，进而在显示面板显示时改善显示面板的mura现象，提高显示面板的显示均一性。

Description

像素驱动电路、像素驱动电路的驱动方法和显示面板
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种像素驱动电路、像素驱动电路的驱动方法和显示面板。
背景技术
在显示面板显示的过程中，像素驱动电路驱动发光二极管发光进行显示。像素驱动电路中的补偿晶体管对驱动晶体管的阈值电压进行补偿。由于像素驱动电路在补偿过程中的充电时间不足，使得不同的显示灰阶对应的补偿效果不同，进而导致显示面板中多个像素驱动电路驱动发光二极管发光时的亮度不同，显示面板的mura现象明显，显示均一性比较差。
发明内容
本发明提供一种像素驱动电路、像素驱动电路的驱动方法和显示面板，以改善显示面板的mura现象，提高显示面板的显示均一性。
第一方面，本发明实施例提供了一种像素驱动电路，包括：
驱动模块，用于向发光模块提供驱动电流，所述发光模块响应所述驱动电流发光；
初始化模块，用于对所述驱动模块的控制端和所述发光模块进行初始化；
数据写入模块，用于将数据电压通过存储模块写入所述驱动模块的控制端；
存储模块，用于耦合所述数据电压至所述驱动模块的控制端，并维持所述驱动模块控制端的电位；
钳位模块，用于对所述存储模块进行电位钳位。
阈值补偿模块，用于根据第一电源信号补偿所述驱动模块的阈值电压。
可选地，所述存储模块包括第一存储电容和第二存储电容；
所述第一存储电容的第一极与第一电源信号输入端连接，所述第一存储电容的第二极和所述第二存储电容的第一极与所述驱动模块的控制端连接，所述第二存储电容的第二极与所述钳位模块的第二端和所述数据写入模块的第二端连接。
可选地，所述钳位模块包括第一晶体管；
所述第一晶体管的栅极与第一扫描信号输入端连接，所述第一晶体管的第一极与第一参考信号输入端连接，所述第一晶体管的第二极作为所述钳位模块的第二端。
可选地，所述第一电源信号输入端复用为所述第一参考信号输入端。
可选地，所述数据写入模块包括第二晶体管，所述驱动模块包括第三晶体管，所述阈值补偿模块包括第四晶体管；
所述第二晶体管的栅极与第二扫描信号输入端连接，所述第二晶体管的第一极与数据电压输入端连接，所述第二晶体管的第二极作为所述数据电压写入模块的第二端，所述第三晶体管的栅极作为所述驱动模块的控制端，所述第三晶体管的第一极与所述第一电源信号输入端连接，所述第三晶体管的第二极与所述第四晶体管的第一极连接，所述第四晶体管的栅极与所述第一扫描信号输入端连接，所述第四晶体管的第二极与所述第三晶体管的栅极连接。
可选地，像素驱动电路还包括第五晶体管；所述发光模块包括发光器件；所述第五晶体管的栅极与发光控制信号输入端连接，所述第五晶体管的第一极与所述第三晶体管的第二极连接，所述第五晶体管的第二极与所述发光器件的阳极连接，所述发光器件的阴极与第二电源信号输入端连接。
可选地，所述初始化模块包括第六晶体管和第七晶体管；
所述第六晶体管的栅极和所述第七晶体管的栅极与第零扫描信号输入端连接，所述第六晶体管的第一极和所述第七晶体管的第一极与第二参考信号输入端连接，所述第六晶体管的第二极与所述驱动模块的控制端连接，所述第七晶体管的第二极与所述发光模块连接。
可选地，所述第二参考信号输入端复用为所述第一参考信号输入端。
第二方面，本发明实施例还提供了一种像素驱动电路的驱动方法，用于驱动第一方面任意实施例提供的像素驱动电路；包括：
初始化阶段，初始化模块对驱动模块的控制端和发光模块进行初始化；
阈值补偿阶段，阈值补偿模块根据第一电源信号补偿所述驱动模块的阈值电压，存储模块维持所述驱动模块控制端的电位，钳位模块对所述存储模块进行电位钳位；
数据写入阶段，数据写入模块将数据电压通过所述存储模块写入所述驱动模块的控制端，所述存储模块耦合所述数据电压至所述驱动模块的控制端；
发光阶段，所述驱动模块向所述发光模块提供驱动电流，所述发光模块响应所述驱动电流发光。
第三方面，本发明实施例还提供了一种显示面板，包括第一方面任意实施例提供的像素驱动电路。
本发明实施例的技术方案，通过在阈值补偿阶段，采用第一电源信号对驱动模块的阈值电压进行补偿，使得不同显示灰阶下写入驱动模块控制端的电位相等，且与数据电压无关。在阈值补偿阶段的充电时间不足时，可以使得不同显示灰阶下对应的补偿效果相同，进而在显示面板显示时改善显示面板的mura现象，提高显示面板的显示均一性。
附图说明
图1为现有技术提供的一种像素驱动电路的部分结构示意图；
图2为本发明实施例提供的一种像素驱动电路的结构示意图；
图3为本发明实施例提供的另一种像素驱动电路的结构示意图；
图4为本发明实施例提供的另一种像素驱动电路的结构示意图；
图5为本发明实施例提供的另一种像素驱动电路的结构示意图；
图6为本发明实施例提供的另一种像素驱动电路的结构示意图；
图7为本发明实施例提供的另一种像素驱动电路的结构示意图；
图8为图7提供的像素驱动电路对应的一种时序图；
图9为本发明实施例提供的另一种像素驱动电路的结构示意图；
图10为本发明实施例提供的一种像素驱动电路的驱动方法的流程示意图；
图11为本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1为现有技术提供的一种像素驱动电路的部分结构示意图。如图1所示，该像素驱动电路包括驱动晶体管N0、数据写入晶体管M0、补偿晶体管M1和存储电容Cs。数据写入晶体管M0的栅极和补偿晶体管M1的栅极连接第一扫描线Scan1以接收第一扫描信号，源极连接到数据线以接收数据电压Vdata，漏极连接到驱动晶体管N0的源极。驱动晶体管N0的栅极与存储电容Cs的一端和补偿晶体管M1的源极电连接，源极在发光阶段接收第一电源信号Vdd，漏极连接到发光二极管OLED的正极端和补偿晶体管M1的漏极，发光二极管OLED的负极端接收第二电源信号Vss。在像素驱动电路工作时，当第一扫描信号控制数据写入晶体管M0和补偿晶体管M1导通时，数据电压Vdata通过数据写入晶体管M0、驱动晶体管N0和补偿晶体管M1对存储电容Cs充电，由此将数据电压Vdata与驱动晶体管N0的阈值电压的之和存储在存储电容Cs中，实现驱动晶体管N0的阈值补偿。在显示面板的刷新频率确定后，不同的显示灰阶对应的数据电压Vdata不同，而不同的显示灰阶对应的像素驱动电路的补偿阶段的时间相同。当补偿阶段的充电时间不足时，使得不同显示灰阶下，写入驱动晶体管N0的栅极电位与理论的写入电位的差值不同，从而导致不同的显示灰阶对应的补偿效果不同，进而导致显示面板的mura现象明显，显示均一性比较差。其中，理论的写入电位为显示灰阶对应的数据电压Vdata与驱动晶体管N0的阈值电压之和。示例性地，当显示面板的显示灰阶比较低时，数据电压Vdata比较大，在补偿阶段的充电时间不足时，写入驱动晶体管N0的栅极电位与理论的写入电位的差值比较大，驱动晶体管N0的阈值电压补偿不足，导致显示面板在低灰阶显示时mura现象严重，显示面板的显示均一性比较差。
针对上述技术问题，本发明实施例提供了一种像素驱动电路。图2为本发明实施例提供的一种像素驱动电路的结构示意图。如图2所示，该像素驱动电路包括：
驱动模块10，用于向发光模块20提供驱动电流，发光模块20响应驱动电流发光；
初始化模块00，用于对驱动模块10的控制端和发光模块20进行初始化；
数据写入模块30，用于将数据电压通过存储模块40写入驱动模块10的控制端；
存储模块40，用于耦合数据电压至驱动模块10的控制端，并维持驱动模块10控制端的电位；
钳位模块50，用于对存储模块40进行电位钳位。
阈值补偿模块60，用于根据第一电源信号补偿驱动模块10的阈值电压。
具体地，如图2所示，初始化模块00与驱动模块10的控制端连接，用于对驱动模块10的控制端进行初始化，使得驱动模块10处于导通状态。驱动模块10的第一端和存储模块40的第一端与第一电源信号输入端VDD连接，驱动模块10的第二端与阈值补偿模块60的第一端连接，阈值补偿模块60的第二端与驱动模块10的控制端以及存储模块40的第二端连接，存储模块40的第三端与钳位模块50的第二端以及数据写入模块30的第二端连接，数据写入模块30的第一端用于提供数据电压，钳位模块50的第一端用于提供第一参考信号。像素驱动电路的工作过程可以包括初始化阶段、阈值补偿阶段、数据写入阶段和发光阶段。其中，初始化阶段设置在阈值补偿阶段之前，在初始化阶段初始化模块00可以对驱动模块10进行控制端初始化，使驱动模块10处于导通状态。在阈值补偿阶段，第一电源信号输入端VDD提供的第一电源信号通过驱动模块10和阈值补偿模块60传输至驱动模块10的控制端，此时存储模块40的第二端的电位为第一电源信号的电压与驱动模块10的阈值电压之和。同时第一参考信号通过钳位模块50传输至存储模块40的第三端，对存储模块40的第三端进行电位钳位。在数据写入阶段，数据电压通过数据写入模块30传输至存储模块40的第三端，存储模块40的第三端电位由第一参考信号的电位变为数据电压，存储模块40的耦合作用使得存储模块40的第二端电位的变化量同样为第一参考信号的电位与数据电压之差，从而实现数据电压写入驱动模块10的控制端。在发光阶段，驱动模块10根据控制端的电位以及第一端的电位形成驱动电流并传输至发光模块20，发光模块20响应驱动电流发光。
在阈值补偿阶段，由于驱动模块10的控制端写入的电位为第一电源信号的电压与驱动模块10的阈值电压之和。由于第一电源信号位于不同显示灰阶对应的数据电压范围的中间区域，其中，数据电压范围的中间区域可以为数据电压范围内最大数据电压和最小数据电压之间的一个电压值。当阈值补偿阶段的充电时间不足时，在阈值补偿阶段，驱动模块10的控制端电位无法充电至第一电源信号的电压与驱动模块10的阈值电压之和，此时写入驱动模块10的控制端电位与数据电压vdata无关，使得在阈值补偿阶段，不同的显示灰阶下，写入驱动模块10的控制端电位相等，使得不同显示灰阶下对应的补偿效果相同，进而在显示面板显示时改善显示面板的mura现象，提高显示面板的显示均一性。
示例性地，当数据电压范围内最大数据电压为6V，对应显示面板的最小显示灰阶，例如为0灰阶，且最小数据电压为3V，对应显示面板的最大显示灰阶，例如为255灰阶时，第一电源信号的电位可以为4.6V，对应显示面板的中间显示灰阶，例如为128灰阶。
图3为本发明实施例提供的另一种像素驱动电路的结构示意图。如图3所示，存储模块40包括第一存储电容C1和第二存储电容C2；第一存储电容C1的第一极与第一电源信号输入端VDD连接，第一存储电容C1的第二极和第二存储电容C2的第一极与驱动模块10的控制端连接，第二存储电容C2的第二极与钳位模块50的第二端和数据写入模块30的第二端连接。
具体地，第一存储电容C1的第一极作为存储模块40的第一端，第一存储电容C1的第二极和第二存储电容C2的第一极连接，并作为存储模块40的第二端，第二存储电容C2的第二极作为存储模块40的第三端。在像素驱动电路工作过程中，在阈值补偿阶段之前的初始化阶段，初始化模块00可以通过一参考信号对驱动模块10的控制端进行初始化，使驱动模块10处于导通状态。在阈值补偿阶段，第一电源信号输入端VDD提供的第一电源信号提供至第一存储电容C1的第一极，用于固定第一存储电容C1的第一极电位。同时第一电源信号通过驱动模块10和阈值补偿模块60传输至驱动模块10的控制端，此时第一存储电容C1的第二极电位为vdd+vth，第一存储电容C1存储第一极和第二极的电压差。其中，vdd为第一电源信号的电位，vth为驱动模块10的阈值电压。当阈值补偿阶段的充电时间不足时，第一存储电容C1的第二极电位无法充电至vdd+vth。在阈值补偿阶段，写入驱动模块10的控制端电位与数据电压vdata无关，不同的显示灰阶下写入驱动模块10的控制端电位相等，使得不同显示灰阶下对应的补偿效果相同，进而在显示面板显示时改善显示面板的mura现象，提高显示面板的显示均一性。
而且，第一参考信号通过钳位模块50传输至第二存储电容C2的第二极，对第二存储电容C2的第二极进行电位钳位，此时第二存储电容C2的第二极电位为v1，其中，v1为第一参考信号的电位。在数据写入阶段，数据电压通过数据写入模块30传输至第二存储电容C2的第二极，第二存储电容C2的第二极电位由第一参考信号v1变为数据电压vdata，第二存储电容C2的耦合作用使得第二存储电容C2的第一极电位的变化量同样为v1-vdata，即第一存储电容C1的第二极电位由vdd+vth变为vdd+vth-(v1-vdata)，从而实现数据电压vdata写入驱动模块10的控制端。在发光阶段，驱动模块10根据控制端的电位以及第一端的电位形成驱动电流并传输至发光模块20，发光模块20响应驱动电流发光。
图4为本发明实施例提供的另一种像素驱动电路的结构示意图。如图4所示，钳位模块50包括第一晶体管T1；第一晶体管T1的栅极与第一扫描信号输入端S1连接，第一晶体管T1的第一极与第一参考信号输入端VREF1连接，第一晶体管T1的第二极作为钳位模块50的第二端。
具体地，图4中示例性地示出了第一晶体管T1为P型晶体管。在阈值补偿阶段，第一扫描信号输入端S1提供的第一扫描信号为低电平，第一晶体管T1导通，第一参考信号输入端VREF1提供的第一参考信号通过第一晶体管T1传输至第二存储电容C2的第二极，对第二存储电容C2的第二极电位进行钳位。
图5为本发明实施例提供的另一种像素驱动电路的结构示意图。如图5所示，第一电源信号输入端VDD复用为第一参考信号输入端VREF1。
具体地，当第一电源信号输入端VDD复用为第一参考信号输入端VREF1时，在阈值补偿阶段，第一扫描信号控制第一晶体管T1导通，第一电源信号通过第一晶体管T1传输至第二存储电容C2的第二极时，同样可以实现对第二存储电容C2的第二极电位进行钳位，此时第二存储电容C2的第二极电位为第一电源信号vdd。而且在数据写入阶段，第二存储电容C2的第二极电位由第一电源信号vdd变为数据电压vdata，第二存储电容C2的耦合作用使得第二存储电容C2的第一极电位的变化量同样为vdd-vdata，即第一存储电容C1的第二极电位由vdd+vth变为vdd+vth-(vdd-vdata)＝vdata+vth，避免第二存储电容C2的第二极电位变化额外引入其他电位。同时可以避免在显示面板中额外设置第一参考信号线，避免显示面板的复杂化。
图6为本发明实施例提供的另一种像素驱动电路的结构示意图。如图6所示，数据写入模块30包括第二晶体管T2，驱动模块10包括第三晶体管T3，阈值补偿模块60包括第四晶体管T4；第二晶体管T2的栅极与第二扫描信号输入端S2连接，第二晶体管T2的第一极与数据电压输入端VDATA连接，第二晶体管T2的第二极作为数据电压写入模块30的第二端，第三晶体管T3的栅极作为驱动模块10的控制端，第三晶体管T3的第一极与第一电源信号输入端VDD连接，第三晶体管T3的第二极与第四晶体管T4的第一极连接，第四晶体管T4的栅极与第一扫描信号输入端S1连接，第四晶体管T4的第二极与第三晶体管T3的栅极连接。
具体地，图6中示例性地示出了第二晶体管T2、第三晶体管T3和第四晶体管T4为P型晶体管。第四晶体管T4的栅极与第一扫描信号输入端S1连接，使得第四晶体管T4与第一晶体管T1同时导通或关断。继续参考图6，初始化模块00的第一端与第二参考信号输入端VREF2连接，第二端与第三晶体管T3的栅极连接。在阈值补偿阶段之前的初始化阶段，初始化模块00将第二参考信号输入端VREF2提供的第二参考信号传输至第三晶体管T3的栅极，对第三晶体管T3的栅极进行初始化，使第三晶体管T3处于导通状态。在阈值补偿阶段，第一扫描信号为低电平，控制第一晶体管T1和第四晶体管T4导通，第三晶体管T3在上一阶段结束时为导通状态，则第一电源信号输入端VDD提供的第一电源信号通过第三晶体管T3和第四晶体管T4写至第三晶体管T3的栅极，实现了第三晶体管T3的阈值补偿。同时第一电源信号通过第一晶体管T1传输至第二存储电容C2的第二极，对第二存储电容C2的第二极电位进行钳位。在数据写入阶段，第二扫描信号输入端S2提供的第二扫描信号为低电平，控制第二晶体管T2导通，数据电压输入端VDATA提供的数据电压通过第二晶体管T2传输至第二存储电容C2的第二极，第二存储电容C2的第二极电位由第一电源信号vdd变为数据电压vdata，第二存储电容C2的耦合作用使得第二存储电容C2的第一极电位的变化量同样为vdd-vdata，即第一存储电容C1的第二极电位由vdd+vth变为vdd+vth-(vdd-vdata)＝vdata+vth，实现数据电压的写入。此时第三晶体管T3根据第一极电位和栅极电位形成驱动电流，即第三晶体管T3形成的驱动电流与(Vg-Vs-vth)2＝(vdata+vth-vdd-vth)2＝(vdata-vdd)2成正比，由上式可知驱动电流与第三晶体管T3的阈值电压无关，实现了第三晶体管T3的阈值电压补偿。
继续参考图6，像素驱动电路还包括第五晶体管T5；发光模块20包括发光器件D1；第五晶体管T5的栅极与发光控制信号输入端EM连接，第五晶体管T5的第一极与第三晶体管T3的第二极连接，第五晶体管T5的第二极与发光器件D1的阳极连接，发光器件D1的阴极与第二电源信号输入端VSS连接。
具体地，图6中示例性地示出了第五晶体管T5为P型晶体管。在发光阶段，发光控制信号输入端EM控制第五晶体管T5导通，第三晶体管T3形成的驱动电流通过第五晶体管T5传输至发光器件D1的阳极，驱动发光器件D1发光。
图7为本发明实施例提供的另一种像素驱动电路的结构示意图。如图7所示，初始化模块00包括第六晶体管T6和第七晶体管T7；第六晶体管T6的栅极和第七晶体管T7的栅极与第零扫描信号输入端S0连接，第六晶体管T6的第一极和第七晶体管T7的第一极与第二参考信号输入端VREF2连接，第六晶体管T6的第二极与驱动模块10的控制端连接，第七晶体管T7的第二极与发光模块20连接。
具体地，图7示例性地示出了第六晶体管T6和第七晶体管T7为P型晶体管。在像素驱动电路的工作过程中，在初始化阶段，第零扫描信号输入端S0提供的第零扫描信号控制第六晶体管T6和第七晶体管T7导通，第二参考信号输入端VREF2提供的第二参考信号通过第六晶体管T6传输至第三晶体管T3的栅极，对第三晶体管T3的栅极进行初始化，使第三晶体管T3处于导通状态。同时通过第七晶体管T7传输至发光器件D1的阳极，对发光器件D1的阳极进行初始化。
图8为图7提供的像素驱动电路对应的一种时序图。其中，s0为第零扫描信号的时序，s1为第一扫描信号的时序，s2为第二扫描信号的时序，em为发光控制信号的时序。结合图7和图8说明像素驱动电路的工作原理。
在初始化阶段t1，s0为低电平，s1为高电平，s2为高电平，em为高电平，第零扫描信号控制第六晶体管T6和第七晶体管T7导通，第一扫描信号控制第一晶体管T1和第四晶体管T4截止，第二扫描信号控制第二晶体管T2截止，发光控制信号控制第五晶体管T5截止，第二参考信号通过第六晶体管T6对第三晶体管T3的栅极进行初始化，同时通过第七晶体管T7对发光器件D1的阳极进行初始化。在初始化阶段t1结束时，第三晶体管T3导通。
在阈值补偿阶段t2，s0为高电平，s1为低电平，s2为高电平，em为高电平，第零扫描信号控制第六晶体管T6和第七晶体管T7截止，第一扫描信号控制第一晶体管T1和第四晶体管T4导通，第二扫描信号控制第二晶体管T2截止，发光控制信号控制第五晶体管T5截止，第一电源信号通过第三晶体管T3、第四晶体管T4写至第三晶体管T3的栅极，实现第三晶体管T3的阈值电压补偿。同时第一电源信号通过第一晶体管T1写至第二存储电容C2的第二极，对第二存储电容C2的第二极电位进行钳位。在阈值补偿阶段t2，由于通过第一电源信号对第三晶体管T3的阈值电压进行补偿，即写入第三晶体管T3的栅极电位与数据电压无关，不同的显示灰阶下写入第三晶体管T3的栅极电位相等，使得阈值补偿阶段t2的充电时间不足时，不同显示灰阶对应的补偿效果相同，进而在显示面板显示时改善显示面板的mura现象，提高显示面板的显示均一性。
在数据写入阶段t3，s0为高电平，s1为高电平，s2为低电平，em为高电平，第零扫描信号控制第六晶体管T6和第七晶体管T7截止，第一扫描信号控制第一晶体管T1和第四晶体管T4截止，第二扫描信号控制第二晶体管T2导通，发光控制信号控制第五晶体管T5截止，数据电压输入端VDATA提供的数据电压通过第二晶体管T2传输至第二存储电容C2的第二极，第二存储电容C2的第二极电位由第一电源信号vdd变为数据电压vdata，第二存储电容C2的耦合作用使得第二存储电容C2的第一极电位的变化量同样为vdd-vdata，即第一存储电容C1的第二极电位由vdd+vth变为vdd+vth-(vdd-vdata)＝vdata+vth，实现数据电压的写入，此时第三晶体管T3根据第一极电位和栅极电位形成驱动电流，即第三晶体管T3形成的驱动电流与(Vg-Vs-vth)2＝(vdata+vth-vdd-vth)2＝(vdata-vdd)2成正比，实现了数据电压的写入。
在发光阶段t4，s0为高电平，s1为高电平，s2为高电平，em为低电平，第零扫描信号控制第六晶体管T6和第七晶体管T7截止，第一扫描信号控制第一晶体管T1和第四晶体管T4截止，第二扫描信号控制第二晶体管T2截止，发光控制信号控制第五晶体管T5导通，第三晶体管T3形成的驱动电流通过第五晶体管T5传输至发光器件D1，驱动发光器件D1发光。
图9为本发明实施例提供的另一种像素驱动电路的结构示意图。如图9所示，第二参考信号输入端VREF2复用为第一参考信号输入端VREF1。
具体地，当第二参考信号输入端VREF2复用为第一参考信号输入端VREF1时，在阈值补偿阶段，第一扫描信号控制第一晶体管T1导通，第二参考信号通过第一晶体管T1传输至第二存储电容C2的第二极时，同样可以实现对第二存储电容C2的第二极电位进行钳位。同时可以避免在显示面板中额外设置第一参考信号线，避免显示面板的复杂化。而且，在阈值补偿阶段，第三晶体管T3的阈值电压由第一电源信号补偿，第二存储电容C2的第二极电位为第二参考信号vref2。在数据写入阶段，数据电压输入端VDATA提供的数据电压通过第二晶体管T2传输至第二存储电容C2的第二极，第二存储电容C2的第二极电位由第一电源信号vref2变为数据电压vdata，第二存储电容C2的耦合作用使得第二存储电容C2的第一极电位的变化量同样为vref2-vdata，即第一存储电容C1的第二极电位由vdd+vth变为vdd+vth-(vref2-vdata)＝vdd+vth-vref2+vdata，此时第三晶体管根据第一极电位和栅极电位形成驱动电流，即第三晶体管T3形成的驱动电流与(Vg-Vs-vth)2＝(vdd+vth-vref2+vdata-vdd-vth)2＝(vdata–vref2)2成正比，由此可知驱动电流与第一电源信号无关，从而可以改善显示面板中与第一电源信号输入端VDD连接的第一电源信号线的压降导致的亮度均一性差的问题，提高了显示面板的显示均一性。
本发明实施例还提供一种像素驱动电路的驱动方法，用于驱动本发明任意实施例提供的像素驱动电路。图10为本发明实施例提供的一种像素驱动电路的驱动方法的流程示意图。如图10所示，该像素驱动电路的驱动方法包括：
S110、初始化阶段，初始化模块对驱动模块的控制端和发光模块进行初始化；
S120、阈值补偿阶段，阈值补偿模块根据第一电源信号补偿驱动模块的阈值电压，存储模块维持驱动模块控制端的电位，钳位模块对存储模块进行电位钳位；
S130、数据写入阶段，数据写入模块将数据电压通过存储模块写入驱动模块的控制端，存储模块耦合数据电压至驱动模块的控制端；
S140、发光阶段，驱动模块向发光模块提供驱动电流，发光模块响应驱动电流发光。
本发明实施例的技术方案，通过在阈值补偿阶段采用第一电源信号对驱动模块的阈值电压进行补偿，使得不同显示灰阶下写入驱动模块控制端的电位相等，且与数据电压无关。在阈值补偿阶段的充电时间不足时，可以使得不同显示灰阶下对应的补偿效果相同，进而在显示面板显示时改善显示面板的mura现象，提高显示面板的显示均一性。
本发明实施例还提供一种显示面板。图11为本发明实施例提供的一种显示面板的结构示意图。如图11所示，该显示面板100包括本发明任意实施例提供的像素驱动电路101。
具体地，像素驱动电路101为本发明任意实施例提供的像素驱动电路，因此具备本发明任意实施例提供像素驱动电路相同的有益效果，此处不再赘述。显示面板可以是手机、平板电脑、电视机、显示器、笔记本电脑、数码相框等任何具有显示功能的产品或部件。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (8)

1.一种像素驱动电路，其特征在于，包括：
驱动模块，用于向发光模块提供驱动电流，所述发光模块响应所述驱动电流发光；
初始化模块，用于对所述驱动模块的控制端和所述发光模块进行初始化；
数据写入模块，用于将数据电压通过存储模块写入所述驱动模块的控制端；
存储模块，用于耦合所述数据电压至所述驱动模块的控制端，并维持所述驱动模块控制端的电位；
钳位模块，用于对所述存储模块进行电位钳位；
阈值补偿模块，用于根据第一电源信号补偿所述驱动模块的阈值电压；
钳位模块与第一参考信号输入端连接，第一电源信号输入端用作第一参考信号输入端；
所述存储模块包括第一存储电容和第二存储电容；
所述第一存储电容的第一极与第一电源信号输入端连接，所述第一存储电容的第二极和所述第二存储电容的第一极与所述驱动模块的控制端连接，所述第二存储电容的第二极与所述钳位模块的第二端和所述数据写入模块的第二端连接；
所述钳位模块用于在第一扫描信号的控制下导通，第一电源信号通过所述钳位模块传输至所述第二存储电容的第二极，实现对第二存储电容的第二极电位进行钳位，所述第二存储电容的第二极电位为第一电源信号，所述第二存储电容的第二极电位由第一电源信号变为数据电压，所述第二存储电容用于使第二存储电容的第一极电位的变化量为第一电源信号与数据电压的差值。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述钳位模块包括第一晶体管；
所述第一晶体管的栅极与第一扫描信号输入端连接，所述第一晶体管的第一极与第一参考信号输入端连接，所述第一晶体管的第二极作为所述钳位模块的第二端。
3.根据权利要求2所述的像素驱动电路，其特征在于，所述数据写入模块包括第二晶体管，所述驱动模块包括第三晶体管，所述阈值补偿模块包括第四晶体管；
所述第二晶体管的栅极与第二扫描信号输入端连接，所述第二晶体管的第一极与数据电压输入端连接，所述第二晶体管的第二极作为所述数据电压写入模块的第二端，所述第三晶体管的栅极作为所述驱动模块的控制端，所述第三晶体管的第一极与所述第一电源信号输入端连接，所述第三晶体管的第二极与所述第四晶体管的第一极连接，所述第四晶体管的栅极与所述第一扫描信号输入端连接，所述第四晶体管的第二极与所述第三晶体管的栅极连接。
4.根据权利要求3所述的像素驱动电路，其特征在于，还包括第五晶体管；所述发光模块包括发光器件；所述第五晶体管的栅极与发光控制信号输入端连接，所述第五晶体管的第一极与所述第三晶体管的第二极连接，所述第五晶体管的第二极与所述发光器件的阳极连接，所述发光器件的阴极与第二电源信号输入端连接。
5.根据权利要求2-4任一项所述的像素驱动电路，其特征在于，所述初始化模块包括第六晶体管和第七晶体管；
所述第六晶体管的栅极和所述第七晶体管的栅极与第零扫描信号输入端连接，所述第六晶体管的第一极和所述第七晶体管的第一极与第二参考信号输入端连接，所述第六晶体管的第二极与所述驱动模块的控制端连接，所述第七晶体管的第二极与所述发光模块连接。
6.根据权利要求5所述的像素驱动电路，其特征在于，所述第二参考信号输入端复用为所述第一参考信号输入端。
7.一种像素驱动电路的驱动方法，用于驱动权利要求1-6任一项所述的像素驱动电路；其特征在于，包括：
初始化阶段，初始化模块对驱动模块的控制端和发光模块进行初始化；
阈值补偿阶段，阈值补偿模块根据第一电源信号补偿所述驱动模块的阈值电压，存储模块维持所述驱动模块控制端的电位，钳位模块对所述存储模块进行电位钳位；
数据写入阶段，数据写入模块将数据电压通过所述存储模块写入所述驱动模块的控制端，所述存储模块耦合所述数据电压至所述驱动模块的控制端；
发光阶段，所述驱动模块向所述发光模块提供驱动电流，所述发光模块响应所述驱动电流发光。
8.一种显示面板，其特征在于，包括权利要求1-6任一项所述的像素驱动电路。
CN202110587397.9A 2021-05-27 2021-05-27 像素驱动电路、像素驱动电路的驱动方法和显示面板 Active CN113299230B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110587397.9A CN113299230B (zh) 2021-05-27 2021-05-27 像素驱动电路、像素驱动电路的驱动方法和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110587397.9A CN113299230B (zh) 2021-05-27 2021-05-27 像素驱动电路、像素驱动电路的驱动方法和显示面板

Publications (2)

Publication Number Publication Date
CN113299230A CN113299230A (zh) 2021-08-24
CN113299230B true CN113299230B (zh) 2023-01-10

Family

ID=77325666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110587397.9A Active CN113299230B (zh) 2021-05-27 2021-05-27 像素驱动电路、像素驱动电路的驱动方法和显示面板

Country Status (1)

Country Link
CN (1) CN113299230B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113628585B (zh) * 2021-08-31 2022-10-21 上海视涯技术有限公司 像素驱动电路及其驱动方法、硅基显示面板和显示装置
CN113781964B (zh) * 2021-09-10 2023-01-06 昆山国显光电有限公司 像素电路及其驱动方法、显示面板
CN113808521B (zh) * 2021-09-22 2024-01-16 昆山国显光电有限公司 像素电路、显示面板及像素电路的驱动方法
CN114241978A (zh) * 2021-12-21 2022-03-25 昆山国显光电有限公司 像素电路及其驱动方法和显示面板
CN114241993B (zh) * 2021-12-31 2023-08-15 武汉天马微电子有限公司 驱动电路及其驱动方法、显示面板
CN115035844A (zh) * 2022-06-27 2022-09-09 厦门天马微电子有限公司 像素电路及其驱动方法、显示面板
CN115101004A (zh) * 2022-06-30 2022-09-23 厦门天马微电子有限公司 一种像素驱动电路及其驱动方法、发光面板、显示装置
CN115019733B (zh) * 2022-08-08 2022-12-30 惠科股份有限公司 像素驱动电路、方法以及显示面板
CN115294917A (zh) * 2022-08-15 2022-11-04 昆山国显光电有限公司 发光控制电路、发光控制电路的驱动方法以及显示装置
CN115240582B (zh) * 2022-09-23 2022-12-13 昆山国显光电有限公司 像素电路及其驱动方法、显示面板
CN115273727B (zh) * 2022-09-23 2023-01-10 昆山国显光电有限公司 像素电路及其驱动方法、显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409051A (zh) * 2014-12-24 2015-03-11 京东方科技集团股份有限公司 一种像素电路、有机电致发光显示面板及显示装置
CN105702211B (zh) * 2016-04-29 2018-04-06 京东方科技集团股份有限公司 像素电路及像素电路的驱动方法、显示装置
CN111696486B (zh) * 2020-07-14 2022-10-25 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示基板及显示装置
CN111754920A (zh) * 2020-07-17 2020-10-09 武汉华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板
CN112053661B (zh) * 2020-09-28 2023-04-11 京东方科技集团股份有限公司 像素电路、像素驱动方法、显示面板和显示装置

Also Published As

Publication number Publication date
CN113299230A (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
CN113299230B (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN110751927B (zh) 像素驱动电路及其驱动方法、显示面板和显示装置
CN113838421B (zh) 像素电路及其驱动方法、显示面板
US10923033B2 (en) Pixel circuitry, method for driving the same and display device
CN107424563B (zh) 有机发光二极管显示装置
KR101142729B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR101765778B1 (ko) 유기전계발광 표시장치
CN112992070B (zh) 像素电路及其驱动方法、显示面板及显示装置
CN111696473B (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN114170959A (zh) 像素驱动电路及显示面板
KR20120062251A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
CN112908245B (zh) 像素电路及其驱动方法、显示面板
CN112102782A (zh) 像素驱动电路、显示面板和显示装置
CN113421524B (zh) 电压提供单元、电压提供方法和显示装置
US20060082527A1 (en) Display device
CN110992886B (zh) 一种像素驱动电路以及像素驱动电路的驱动方法
CN116363998A (zh) 一种显示面板及显示装置
CN114023259B (zh) 一种像素驱动电路及其驱动方法
KR101699045B1 (ko) 유기 전계발광 표시장치 및 그의 구동방법
CN112435624B (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN115223504A (zh) 像素驱动电路和显示面板
CN114120907A (zh) 像素电路、显示装置及其驱动方法
CN114495836A (zh) 像素电路及其驱动方法、显示面板及电子设备
CN117059014A (zh) 一种像素电路及其驱动方法、显示面板
CN114999402A (zh) 一种像素驱动电路及其驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant