이하, 본 발명의 실시형태에 대하여 도면을 참조하여 상세히 설명한다. 도 9는, 본 발명의 일 실시형태에 관계되는 전원전압 변환회로인 부전압 발생타입의 차지펌프형 DD컨버터의 구성예를 나타내는 회로도이다.
도 1에 있어서, 단일의 직류전원전압(VCC)을 부여하는 전원과 그랜드(GND)와의 사이에는, PchMOS 트랜지스터(Qp11)와 NchMOS 트랜지스터(Qn11)가 직렬로 접속되고, 또한 각 게이트가 공통으로 접속되어서 CMOS 인버터(11)를 구성하고 있다. 이 CMOS 인버터(11)의 게이트 공통접속점에는, 펄스 발생원(12)으로부터 소정의 수파수의 스위칭펄스가 인가된다.
CMOS인버터(11)의 드레인 공통접속점(노드B)에는, 콘덴서(C11)의 일단이 접속되어 있다. 콘덴서(C11)의 타단에는, 스위치소자, 예를 들면 NchMOS 트랜지스터(Qn12)의 드레인 및 PMOS 트랜지스터(Qp12)의 소스가 각각 접속되어 있다. NchMOS 트랜지스터(Qn12)의 소스와 그랜드와의 사이에는, 부하콘덴서(C12)가 접속되어 있다.
CMOS 인버터(11)의 게이트 공통접속점에는, 콘덴서(C13)의 일단이 접속되어 있다. 콘덴서(C13)의 타단에는, 다이오드(D11)의 애노드가 접속되어 있다. 다이오드(D11)는, 그 캐소드가 접속되어 제 1클램프회로(13)를 구성하고 있다. 콘덴서(C13)의 타단에는 또한, NchMOS 트랜지스터(Qn12) 및 PchMOS 트랜지스터(Qp12)의 각 게이트가 각각 접속되어 있다. PchMOS 트랜지스터(Qp12)의 드레인은 접지되어 있다.
콘덴서(C13)의 타단과 그랜드와의 사이에는, PchMOS 트랜지스터(Qp13)가 접 속되어 있다. 이 PchMOS 트랜지스터(Qp13)의 게이트에는, 펄스발생원(14)에서 발생되는 클램프용 펄스가 레벨 시프트회로(15)에서 레벨 시프트되어서 부여된다. 이들 PchMOS 트랜지스터(Qp13), 펄스발생원(14) 및 레벨 시프트회로(15)는, 스위칭 트랜지스터(NchMOS 트랜지스터(Qn12) 및 PchMOS 트랜지스터(Qp12))의 스의칭 펄스전압을 클램프하는 제 2클램프회로(16)를 구성하고 있다.
이 제 2클램프회로(16)에 있어서, 레벨 시프트회로(15)는, 본 DD컨버터에 입력되는 전원전압(VCC)을 정측회로전원, 부하콘덴서(C12)의 양단에서 도출되는 본 회로의 출력전압(Vout)을 부측회로전원으로 하고, 펄스발생원(14)에서 발생되는 제 1진폭(VCC-0[V])의 클램프용 펄스를, 제 2진폭(VCC-Vout[V])의 클램프용 펄스에 레벨 시프트하여 PchMOS 트랜지스터(Qp13)의 게이트에 부여한다. 이것에 의해, PchMOS 트랜지스터(Qp13)의 스위칭동작이 보다 확실하게 행해지게 된다.
다음에, 상기 구성의 부전압 발생타입의 차지펌프형 DD컨버터에 있어서의 회로동작에 대하여, 도 10의 타이밍차트를 이용하여 설명한다. 이 타이밍차트에 있어서, 파형(A∼G)은 도 9의 회로에 있어서의 노드(A∼G)의 각 신호파형을 각각 나타내고 있다.
전원투입시(기동시)에는, 펄스발생원(12)에서 발생되는 스위칭펄스에 의거하여 콘덴서(C13)의 출력전위, 즉 노드(D)의 전위는, 먼저 다이오드(D11)에 의해, 부측의 회로전원전위인 그랜드(GND)레벨로부터 다이오드(D11)의 임계치 전압(Vth)분만큼 레벨 시프트한 전위에 "H" 레벨 클램프 된다.
그리고, 스위칭펄스가 "L" 레벨(0V)일 때에는, PchMOS 트랜지스터(Qp11, Qp12)가 온 상태로 되기 때문에, 콘덴서(C11)가 충전된다. 이 때, NchMOS 트랜지스터(Qn11)가 오프상태에 있기 때문에, 노드(B)의 전위가 VCC 레벨이 된다. 이어서, 스위칭펄스가 "H" 레벨(VCC)이 되면, NchMOS 트랜지스터(Qn11, Qn12)가 온상태로 되고, 노드(B)의 전위가 그랜드레벨(0V)로 되기 때문에, 노드(C)의 전위가 -VCC레벨이 된다. 이 노드(C)의 전위가 그대로 NchMOS 트랜지스터(Qn12)를 통하여 출력전압(Vout)(=-VCC)이 된다.
다음에, 출력전압(Vout)이 어느 정도 상승하면(기동프로세스 종료시), 클램프 펄스용의 레벨 시프트회로(15)가 동작을 시작한다. 이 레벨 시프트회로(15)가 동작하기 시작하면, 펄스발생원(14)에서 발생된 진폭VCC-0[V]의 클램프용 펄스는, 당해 레벨 시프트회로(15)에 있어서, 진폭VCC-Vout[V]의 클램프용 펄스에 레벨 시프트되고, 그런 후 PchMOS 트랜지스터(Qp13)의 게이트에 인가된다.
이 때, 클램프용 펄스의 "L" 레벨이 출력전압(Vout), 즉 -VCC이기 때문에, PchMOS 트랜지스터(Qp13)가 확실히 온 상태가 된다. 이것에 의해, 노드(D)의 전위는, 그랜드레벨로부터 다이오드(D11)의 임계치 전압(Vth)분만큼 레벨 시프트한 전위가 아니고, 그랜드레벨(부측의 회로전원전위)에 클램프 된다. 이것에 의해, 이후의 펌핑동작에 있어서, 특히 PchMOS 트랜지스터(Qp12)에 대하여 충분한 구동전압이 얻어진다.
상술한 바와 같이, 차지펌프회로를 이용한 DD컨버터에 있어서, 그 출력부에 설치된 스위치소자(NchMOS 트랜지스터(Qn12) 및 PchMOS 트랜지스터(Qp12))에 대한 제어펄스(스위칭펄스)전압을, 본 회로의 기동시에는 먼저 제 1클램프회로(13)의 다 이오드(D11)에 의한 클램프, 기동프로세스 종료 후는 제 2클램프회로(16)에 의한 클램프라고 하는 것같이 2단계로 나누어서 클램프함으로써, 특히, PchMOS 트랜지스터(Qp12)에 대하여 충분한 구동전압을 취할 수 있다.
이것에 의해, PchMOS 트랜지스터(Qp12)에 있어서 충분한 스위칭전류를 얻을 수 있게 되므로, 안정한 DC-DC변환동작을 행할 수 있도록 되는 동시에, 변환효율을 향상시킬수 있다. 특히, PchMOS 트랜지스터(Qp12)의 트랜지스터 사이즈를 크게 하지 않아도, 충분한 스위칭전류가 얻어지기 때문에, 소면적의 회로규모로 전류용량이 큰 DD컨버터를 실현할 수 있다. 그 효과는, 임계치(Vth)가 큰 트랜지스터, 예를 들면 박막트랜지스터를 이용한 경우에 특히 크다.
제 11도에, 승압타입의 차지펌프형 DD컨버터의 구성예를 나타낸다. 기본적인 회로구성 및 회로동작에 대해서는, 도 9에 나타내는 부전압 발생타입의 차지펌프형 DD컨버터와 같다.
즉, 도 11에 있어서, 스위칭 트랜지스터 및 제 2클램프용 트랜지스터(MOS 트랜지스터(Qp14, Qn14, Qn13)가, 도 9의 회로의 MOS트랜지스터(Qn12, Qp12, Qp13)와 역도전형으로 되는 동시에, 다이오드(D11)가 콘덴서(C11)의 타단과 전원(VCC)과의 사이에 접속되고, 또한 레벨 시프트회로(15)가 본 회로의 출력전압(Vout)을 정측회로전원으로 하고, 그랜드레벨을 부측회로전원으로 한 구성으로 되어 있고, 이 점이 두 9의 회로와 구성상 상위할 뿐이다.
회로동작상에 있어서도, 기본적으로는, 도 9에 나타내는 부전원 발생타입의 DD컨버터와 완전히 같다. 다른 것은, 스위칭 펄스전압(제어펄스전압)이 기동시 에 먼저 다이오드 클램프되고, 기동프로세스 종료시에 VCC레벨(정측의 회로전원전위)에 클램프되고, 또 출력전압(Vout)으로써 전원전압(VCC) 2배의 전압치(2×VCC)가 도출되는 점뿐이다. 도 12은, 도 11의 회로에 있어서의 노드(A∼G)의 각 신호파형(A∼G)을 나타내는 타이밍차트이다.
[제 1적용예]
상기 실시형태에 관계되는 차지펌프형의 DD컨버터(전원전압 변환회로)는, 예를 들면, 전기광학소자로써 액정셀을 이용한 화소가 매트릭스 상에 배치되어서 이루는 액티브 매트릭스형 액정표시장치 등의 표시장치의 전원회로로써 이용된다. 그 구성의 일 예를 도 13에 나타낸다. 여기서는, 액티브 매트릭스형 액정표시장치의 경우를 예로 채용하여 설명하는 것으로 한다.
도 13에 있어서, 투명절연기판, 예를 들면 유리기판(21)상에는, 액정셀을 포함하는 화소가 행렬형으로 다수 배열되어서 이루는 표시영역부(22)와 함께, 상하 한쌍의 H드라이버(수평구동회로)(23U, 23D) 및 V드라이버(수직구동회로)(24)가 탑재되어 있다. 유리기판(21)상에는 또한, 전원회로(25) 및 전력절약모드 제어회로(26) 등의 주변회로도 집적되어 있다.
유리기판(21)은, 능동소자(예를 들면, 트랜지스터)를 포함하는 다수의 화소회로가 행렬형으로 배치 형성되는 제 1기판과, 이 제 1기판과 소정의 간극을 가지고 대향하여 배치되는 제 2기판에 의해 구성된다. 그리고, 이들 제 1, 제 2기판 사이에 액정재료가 봉지됨으로써 액정표시 패널이 형성된다.
도 14에, 표시영역부(22)의 구체적인 구성의 일 예를 나타낸다. 여기서 는, 도면의 간략화를 위해, 3행(n-1행∼n+1행) 4열(m-2열∼m+1열)의 화소배열의 경우를 예로 채용하여 나타내고 있다. 도 14에 있어서, 표시영역부(22)에는, 수직주사라인…, 31n-1, 31n, 31n+1, …과, 데이터라인(신호라인)…, 32m-2, 32m-1, 32m, 32m+1,…이 매트릭스형으로 배선되고, 그들의 교차점부분에 단위화소(33)가 배치되어 있다.
단위화소(33)는, 화소트랜지스터인 박막트랜지스터(이하, TFT라 기술한다)(34), 전기광학소자인 액정셀(35) 및 유지용량(36)을 가지는 구성으로 되어 있다. 여기서, 액정셀(35)은, TFT(34)에서 형성되는 화소전극(한편의 전극)과 이것에 대향하여 형성되는 대향전극(타편의 전극)과의 사이에 발생하는 액정용량을 의미한다.
TFT(34)는, 게이트전극이 수직주사라인…, 31n-1, 31n, 31n+1, …에 접속되고, 소스전극이 데이터라인…, 32m-2, 32m-1, 32m, 32m+1,…에 접속되어 있다. 액정셀(35)은, 화소전극이 TFT(34)의 드레인전극에 접속되고, 대향전극이 공통라인(37)에 접속되어 있다. 유지용량(36)은, TFT(34)의 드레인전극과 공통라인(37)과의 사이에 접속되어 있다. 공통라인(37)에는, 소정의 직류전압이 코먼전압(Vcom)으로써 부여된다.
수직주사라인…, 31n-1, 31n, 31n+1, …의 각 일단은, 도 13에 나타내는 V드라이버(24)의 대응하는 행의 각 출력단에 각각 접속된다. V드라이버(24)는, 예를 들면 시프트 레지스터에 의해 구성되고, 수직전송클럭(VCK)(도시하지 않음)에 동기하여 순차 수직선택 펄스를 발생하여 수직주사라인…, 31n-1, 31n, 31n+1, … 에 부여함으로써 수직주사를 행한다.
한편, 표시영역부(22)에 있어서, 예를 들면, 홀수번째의 데이터라인…, 32m-1, 32m+1,…의 각 일단이 도 13에 나타내는 H드라이버(23U)의 대응하는 열의 각 출력단에, 짝수번째의 데이터라인…, 32m-2, 32m, …의 각 타단이 도 13에 나타내는 H드라이버(23D)에 대응하는 열의 각 출력단에 각각 접속된다. H드라이버(23U, 23D)의 구체적인 구성의 일 예를 도 15에 나타낸다.
도 15에 나타내는 바와 같이, H드라이버(23U)는 시프트 레지스터(41U), 샘플링 래치회로(데이터신호 입력회로)(42U), 선순차화 래치회로(43U) 및 DA변환회로(44U)를 가지는 구성으로 되어 있다. 시프트 레지스터(41U)는, 수평전송클럭(HCK)(도시하지 않음)에 동기하여 각 전송단으로부터 순차 시프트펄스를 출력함으로써 수평주사를 행한다. 샘플링 래치회로(42U)는, 시프트 레지스터(41U)로부터 부여되는 시프트펄스에 응답하고, 입력되는 소정 비트의 디지털 화상데이터를 점 순차로 샘플링하여 래치한다.
선순차화 래치회로(43U)는, 샘플링 래치회로(42U)에서 점 순차로 래치된 디지털 화상데이터를 1라인 단위에서 재차 래치함으로써 선순차화하고, 이 1라인분의 디지털 화상데이터를 일제히 출력한다. DA변환회로(44U)는 예를 들면 기준전압선택형의 회로구성을 취하고, 선순차화 래치회로(43U)로부터 출력되는 1라인분의 디지털 화상데이터를 아날로그 화상신호로 변환하여 상술한 화소영역부(22)의 데이터라인(…, 32m-2, 32m-1, 32m, 32m+1,…)에 부여한다.
하측의 H드라이버(23D)에 대해서도, 상측의 H드라이버(23U)와 완전히 동일하 게, 시프트 레지스터(41D), 샘플링 래치회로(42D), 선순차화 래치회로(43D) 및 DA변환회로(44D)를 가지는 구성으로 되어 있다. 또한, 본 예에 관계되는 액정표시장치에서는, 표시영역부(22)의 상하에 H드라이버(23U, 23D)를 배치하는 구성을 채용했지만, 이것에 한정되는 것은 아니고, 상하의 어느 한쪽에만 배치하는 구성을 채용하는 것도 가능하다.
상술한 바와 같이, 전원회로(25)나 전력절약모드 제어회로(26) 등의 주변회로에 대해서도, 표시영역부(22)와 동일의 유리기판(21) 상에 집적된다. 여기서, 예를 들면 표시영역부(22)의 상하에 H드라이버(23U, 23D)를 배치하는 구성을 채용하는 액정표시장치의 경우에는, H드라이버(23U, 23D)가 탑재되어 있지 않은 변의 액자영역(표시영역부(22)의 주변영역)에, 전원회로(25)나 전력절약모드 제어회로(26) 등의 주변회로를 배치하는 것이 바람직하다.
왜냐하면, H드라이버(23U, 23D)는, 상술한 바와 같이 V드라이버(24)에 비하여 구성요소가 많고, 그 회로면적이 상당히 크게 되는 경우가 많기 때문에, H드라이버(23U, 23D)가 탑재되어 있지 않은 변의 액자영역에 탑재하는 것으로, 유효화면률(유리기판(21)에 대하여 유효영역부(22)의 면적률)을 저하시키지 않고, 전원회로(25)나 전력절약모드 제어회로(26)등의 주변회로를 표시영역부(22)와 동일의 유리기판(21)상에 집적할 수 있기 때문이다.
또한, 본 적용예에 관계되는 액티브 매트릭스형 액정표시장치에서는, H드라이버(23U, 23D)가 탑재되어 있지 않은 변의 액자영역의 한편 측에는 V드라이버(24)가 집적되어 있는 것에서, 그 반대측의 변의 액자영역에 전원회로(25)나 전력절약 모드 제어회로(26) 등의 주변회로를 집적하는 구성을 채용하고 있다.
여기서, 전원회로(25)으로써, 상술한 실시형태에 관계되는 차지펌프형 DD컨버터(전원전압 변환회로)를 이용하는 것으로 한다. 그리고, 전원회로(25)의 집적에 즈음해서는, 표시영역부(22)의 각 화소트랜지스터로써 TFT(34)를 이용하는 것에서, 전원회로(25)를 구성하는 트랜지스터, 즉 도 9에 나타내는 차지펌프형 DD컨버터에 있어서의 MOS 트랜지스터(Qp11∼Qp13, Qn11∼Qn13)나 레벨 시프트회로(15)를 구성하는 트랜지스터 등으로 하여도 TFT를 이용한다. 그리고, 적어도 이들 트랜지스터회로를 표시영역부(22)와 동일 프로세스를 이용하여 작성함으로써, 그 제조가 용이하게 되는 동시에, 저코스트로 실현할 수 있다.
특히, 트랜지스터회로 중, CMOS 트랜지스터(11)에 대해서는 0V-VCC에서 동작하는 것에서, 이것을 제외한 고내압이 필요한 다이오드(D11), MOS 트랜지스터(Qp12, Qp13, Qn12, Qn13), 레벨 시프트회로(15)를 구성하는 트랜지스터에 대해서는, TFT에서 작성하면 소자분리가 불필요하기 때문에, 표시영역부(22)와 동일 프로세스를 이용하여 작성하는 것에서, 그 작성이 용이하게 된다. 이 경우, 다른 트랜지스터회로 등에 대해서는, 유리기판(21)과는 다른 기판상에 실리콘 칩으로 작성하도록 하면 좋다.
또, TFT에 대해서는, 근래의 성능향상이나 소비전력의 저하에 수반하여 집적화가 용이하게 되어 있는 것이 현상이다. 따라서, 전원회로(25), 특히 적어도 트랜지스터회로를 표시영역부(22)의 화소트랜지스터(TFT)를 이용하여 동일의 유리기판(21)상에 동일 프로세스로 일체적으로 형성함으로써, 제조프로세스의 간략화에 수반하는 저코스트화, 더욱이는 집적화에 수반하여 박형화, 콤팩트화를 도모할 수 있다.
또한, 상기의 적용예에서는, 상술한 실시형태에 관계되는 차지펌프형 DD컨버터를 전원회로925)로써 이용하는 동시에, 당해 전원회로(25)를 유리기판(21)상에 표시영역부(22)와 일체적으로 형성하려고 했지만, 반드시 표시영역부(22)와 일체 형성할 필요는 없다. 즉, 전원회로(25)를 액정표시장치의 외부회로로써 이용해도 좋고, 또 유리기판(21)과는 별개의 기판상에 전원회로(25)를 작성하도록 해도 좋다.
단, 전원회로(25)를 표시영역부(22)와 동일한 기판상에 일체 형성한 편이 유리한 것은, 상술한 것에서 명백하다. 게다가 상술한 실시형태에 관계되는 차지펌프형 DD컨버터는, 소면적의 회로규모로서 큰 전류용량을 얻을 수 있고, 또 특히 TFT와 같이 임계치(Vth)가 큰 트랜지스터를 이용한 경우에 그 효과가 극히 크기 때문에, 전원회로(25)를 표시영역부(22)와 동일한 기판상에 일체 형성하는 것으로, 액정표시장치를 포함하는 세트의 저코스트화, 더욱이는 박형화, 콤팩트화에 크게 기여할 수 있다.
도 13 및 도 15에 있어서, 전력절약모드 제어회로(26)는, 장치전체의 저소비전력화를 목적으로써, 전력절약모드를 선택적으로 설정하기 위해 설치된 것이다. 도 16에 나타내는 바와 같이, 전력절약모드 제어회로(26)는, 외부로부터의 모드의 지정정보에 의거하여, 전원회로(25)에 대하여 전력절약모드의 제어를 행한다. 또한, 도 16에 있어서는, 도면의 간략화를 위해, H드라이버(23U, 23D) 및 V드라이 버(24)를 하나의 블록(드라이버부)에서 일괄하여 나타내고 있다.
(DD컨버터의 응용예 1)
도 17은, 상술한 실시형태에 관계되는 부전압 발생타입의 차지펌프형 DD컨버터(도 9를 참조)의 응용예(1)를 나타내는 회로도이고, 도면 중, 도 9와 동등한 부분에는 동일부호를 붙여서 표시하고 있다.
도 17에 있어서, CMOS인버터(11)의 전단에 2입력 AND회로(17)가 새로이 부가된 이외는, 도 9의 회로구성과 완전히 같다. 2입력 AND회로(17)는, 펄스발생원(12)에서 발생되는 스위칭펄스를 한편의 입력으로 하고, 도 16에 니타내는 전력절약모드 제어회로(26)로부터 전력절약모드 시에 공급되는 "L" 레벨의 모드선택신호(SEL)를 타편의 입력으로 하고 있다.
상기 구성의 응용예(1)에 관계되는 부하전압 발생타입의 DD컨버터에서는, 전력절약모드 시에 "L" 레벨의 모드선택신호(SEL)가 공급되며, AND회로(17)는 펄스발생원(12)에서 발생되는 스위칭펄스의 DD컨버터내 회로에의 공급을 정지한다. 이것에 의해, 차지펌프회로의 펌핑동작이 일시적으로 정지하기 때문에, DD컨버터내 회로에서의 소비전류가 저하하고, 전력절약화가 도모된다.
또, 전력절약모드의 설정에 의해 차지펌프회로에 대한 클럭공급이 일시적으로 정지하는 것과 같은 경우라도, 상술한 바와 같이, 출력부에 설치된 스위치소자(NchMOS 트랜지스터(Qn12) 및 PchMOS 트랜지스터(Qp12)에 대한 제어펄스(스위칭펄스)의 전압을, 기동시와 기동프로세스 종료 후에서 2단계로 나누어서 클램프하므로, 노드(D)의 클램프레벨이 안정되기 때문에, 클럭공급/정지의 이행기간에 있어서도 충분한 전류능력을 확보할 수 있고, 따라서 안정한 DC-DC변환동작이 가능하게 된다.
도 18에, 응용예(1)에 관계되는 승압타입의 차지펌프형 DD컨버터의 구성을 나타낸다. 기본적인 회로구성 및 회로동작에 대해서는, 부전압 발생타입의 차지펌프형 DD컨버터와 같으므로, 여기서는 그 설명을 생략하는 것으로 한다.
(DD컨버터의 응용예 2)
도 19는, 상술한 실시형태에 관계되는 부전압 발생타입의 차지펌프형 DD컨버터(도 9를 참조)의 응용예(2)를 나타내는 회로도이고, 도면 중, 도 9와 동등한 부호에는 동일부호를 붙여서 표시하고 있다. 본 응용예에 관계되는 차지펌프형 DD컨버터는, 출력위치의 레귤레이션기능을 가지고 있다.
도 19에 있어서, 본 응용예에 있어서의 레귤레이션회로는, 회로출력단(노드E)과 전원(VCC) 또는 그랜드와의 사이에 직렬 접속된 저항(R1, R2)과, 이들 저항(R1, R2)의 분압점에 비반전(+) 입력단이 접속되고, 반전(-) 입력단에 기준전압(본 예에서는, 그랜드레벨)이 부여되는 콤퍼레이터(18)와, CMOS인버터(11)의 전단에 배치되고, 펄스발생원(12)에서 발생되는 스위칭펄스를 한 쪽의 입력으로 하고, 콤퍼레이터(18)의 비교출력을 타편의 입력으로 하는 AND회로(19)를 가지는 구성으로 되어 있다.
이 레귤레이션회로가 새롭게 부과된 이외는, 도 9의 구성과 완전히 같으며, 또 차지펌프동작에 대해서도 기본적으로 도 9의 회로와 같다. 도 20에, 도 19의 회로동작을 설명하기 위한 타이밍차트를 나타낸다. 이 타이밍차트에 있어서, 파 형(A∼H)은 도 19의 회로에 있어서의 노드(A∼H)의 각 신호파형을 각각 나타내고 있다.
상기 구성의 응용예(2)에 관계되는 부전압 발생타입의 DD컨버터에서는, 출력전압(Vout)을 콤퍼레이터(18)에 있어서 기준전압(예를 들면, 그랜드레벨)과 비교하고, 그 비교결과에 의거하여 AND회로(18)에 있어서 스위칭펄스의 공급/정지를 제어함으로써, 출력전압(Vout)이 예를 들면 그랜드레벨(0V)이 되도록 레귤레이션하는 회로동작이 행해진다. 또, 출력전압(Vout)이 목표의 전압보다도 내려갔을 때에 스위칭펄스의 공급을 정지하도록 피드백이 걸리고, 결과로써, 저항(R1, R2)의 분압비에서 결정되는 목적의 전압치가 출력전압(Vout)으로써 얻어진다.
또, 레귤레이션동작에 의해 차지펌프의 클럭공급이 일시적으로 정지하는 바와 같은 경우라도, 상술한 바와 같이, 스위치소자(NchMOS 트랜지스터(Qn12) 및 PchMOS 트랜지스터(Qp12))에 대한 제어펄스(스위칭펄스)의 전압을, 기동시와 기동프로세스 종료후로 2단계로 나누어서 클램프하도록 함으로써, 노드(D)의 클램프레벨이 안정되므로, 안정한 레귤레이션 동작이 가능하게 된다.
도 21에, 응용예(2)에 관계되는 승압타입의 차지펌프형 DD컨버터의 구성을 나타낸다. 또, 도 22에, 도 21의 회로동작을 설명하기 위한 타이밍차트를 나타낸다. 이 타이밍차트에 있어서, 파형(A∼H)은 도 21의 회로에 있어서의 노드(A∼H)의 각 신호파형을 각각 나타내고 있다.
이 승압타입의 DD컨버터에서는, 출력전압(Vout)을 콤퍼레이터(18)에 있어서 기준전압(예를 들면, 기준전압(Vref))과 비교하고, 그 비교결과에 의거하여 AND회 로(18)에 있어서 스위칭펄스의 공급/정지를 제어함으로써, 출력전압(Vout)이 예를 들면 그랜드레벨(0V)로 되도록 레귤레이션하는 회로동작이 행해진다.
또, 승압타입의 DD컨버터에서는, 출력전압(Vout)이 목표의 전압보다도 올라갔을 때에 스위칭펄스의 공급을 정지하도록 피드백이 걸리고, 결과로써, 저항(R1, R2)의 분압비에서 결정되는 목적의 전압치가 출력전압(Vout)으로써 얻어진다. 그 이외의 회로동작에 대해서는, 구체적으로, 부전압 발생타입의 차지펌프형 DD컨버터의 경우와 같다.
이상 설명한 응용예(1, 2)에 관계되는 DD컨버터(전원전압 변환회로)에 대해서도, 상술한 실시형태에 관계되는 DD컨버터(도 9를 참조)와 동일하게, 제 1적용 예에 관계되는 액티브 매트릭스형 액정표시장치의 전원회로(25)로써 이용할 수 있다.
그런데, 상술한 전력절전모드 제어회로(26)는, 외부로부터 전력절전모드가 지정되면, 전원회로(25)에 대하여 전력절전모드의 제어를 실행하며, 게다가, H드라이버(23U, 23D)나 V드라이버(24)에서의 전원전류를 저하시키는 동시에, 전원회로(25)의 전류공급능력을 저하시키기 위한 제어를 행한다.
여기서, 액티브 매트릭스형 액정표시장치에 있어서, 전력절전모드란, 표시영역부(22)의 일부의 영역에만 정보를 표시하는 일부화면 표시모드(파셜모드)나, 통상모드에서는 예를 들면 R(적), G(녹), B(청) 각 6비트에서 26만색의 표시를 행하는데 대하여 RGB 각 1비트에서 8색의 표시를 행하는 2계조 표시모드 등을 들수 있다.
이들의 전력절약모드 중, 예를 들면 일부화면 표시모드에서는, 표시영역부(22)의 일부, 예를 들면 상부에만 특정의 정보가 표시되는데 대하여, 비표시영역에는 특정의 색, 예를 들면 백 혹은 흑의 표시가 행해지게 된다. 그리고, 비표시영역에서는, 항상 백 혹은 흑의 정보를 표시하면 좋고, H드라이버(23U, 23D)에서 정보의 고쳐 쓰기가 불필요하기 때문에, H드라이버(23U, 23D)를 정지시키는 것으로, 이 H드라이버(23U, 23D)에서 본래 소비하는 전력분만큼 저소비 전력화가 도모되는 것이다.
이와 같이, 액티브 매트릭스형 액정표시장치에 있어서, 전력절약모드 시에는, 비표시영역에서 H드라이버(23U, 23D)의 동작을 정지시킴으로써 저소비전력화가 도모되는 동시에, 전원회로(25)의 전류공급능력을 저하시킴으로써, 전원회로(25)에서도 소비전력의 저감을 도모할 수 있기 때문에, 표시장치 전체의 더한 저소비전력화가 가능하게 된다. 게다가, DC-DC변환효율은, 부하에서의 소비전력/총소비전력에서 정의되고, 총소비전력=부하에서의 소비전력+본 회로에서의 소비전력인 것에서, 본 회로에서의 소비전력을 저감할 수 있음으로써 변환효율의 향상도 가능하게 된다.
이하에, 전력절약모드에 대응 가능한 전원회로(25)의 구체적인 구성에 대하여 설명한다. 또한, 전원회로(25)로써는, 상술한 실시형태 혹은 그 응용예에 관계되는 차지펌프형 DD컨버터를 이용하는 것도 가능하지만, 구체적인 회로구성을 특징으로 하는 것이 아닌 것에서, 여기서 굳이, 도 5, 도 6에 나타낸 종래예(2)에 상당하는 차지펌프형 DD컨버터를 기본회로로써 이용하는 것으로 한다. 또, 전력절 약모드로써, 일부화면 표시모드(파셜모드)를 설정하는 경우를 예로 채용하는 것이다.
(DD컨버터의 응용예 3)
도 23은, 부전압 발생타입의 차지펌프형 DD컨버터의 응용예(3)를 나타내는 회로도이고, 도면 중, 도 9와 동등부분에는 동일부호를 붙여서 나타내고 있다. 또한, 본 응용예에 관계되는 차지펌프형 DD컨버터는, 상술한 실시형태에 관계되는 차지펌프형 DD컨버와 비교하면, 제 2클램프회로(16)(도 9, 도 11을 참조)를 가지지 않은 점에서 회로구성상 상위할 뿐이다.
도 23에 있어서, 파셜모드 제어회로(26')는, 도 13 및 도 15의 전력절약모드 제어회로(26)에 상당한다. 이 파셜모드 제어회로(26')는, 통상모드에서는 "H"레벨(고 레벨)의 제어펄스를 출력하고, 전력절약모드, 즉 일부화면 표시모드가 설정되었을 때에는, 외부로부터 부여되는 일부표시영역의 위치나 라인수의 지정정보에 의거하여, 화면비표시 영역기간에서 "L"레벨(저 레벨)의 제어펄스를 출력한다.
이 제어펄스는 AND회로(51)의 한편의 입력으로 한다. AND회로(51)는, 펄스발생원(12)에서 발생되는 클럭펄스를 타편의 입력으로 하고, 당해 클럭펄스를 제어펄스가 부여되고 있는 기간만 통과시킨다. 이 AND회로(51)를 통과한 클럭펄스는, CMOS인버터(11)의 게이트 공통접속점에 스위칭펄스로써 인가된다.
다음에, 상기 구성의 응용예(3)에 관계되는 부전압 발생타입의 차지펌프형 전원전압 변환회로에 있어서의 회로동작에 대하여, 도 24의 타이밍차트를 이용하여 설명한다. 이 타이밍차트에 있어서, 파형(A∼E)은 도 23의 회로에 있어서의 노 드(A∼E)의 각 신호파형을 각각 나타내고 있다.
먼저, 통상모드에서는, 파셜모드 제어회로(26')로부터 "H"레벨의 제어펄스가 출력되는 것에서, 펄스발생원(12)에서 발생되는 클럭펄스가 AND회로(51)를 통과하고 스위칭펄스로써, CMOS인버터(11)의 게이트 공통접속점에 부여된다. 이 때, 스위칭펄스에 의거한 콘덴서(C13)의 출력전위, 즉 노드(D)의 전위는, 다이오드(D11)에 의해 클램프 된다.
그리고, 스위칭펄스가 "L"레벨(0V)일 때는, PchMOS 트랜지스터(Qp11, Qp12)가 온 상태로 되기 때문에, 콘덴서(11)가 충전된다. 이 때, NchMOS 트랜지스터(Qn11)가 오프상태에 있기 때문에, 노드(B)의 전위가 (VCC)레벨로 된다. 이어서, 스위칭펄스가 "H"레벨(VCC)이 되면, NchMOS 트랜지스터(Qn11, Qn12)가 온 상태로 되고, 노드(B)의 전위가 그랜드레벨(0V)로 되기 때문에, 노드(C)의 전위가 -VCC레벨로 된다. 이 노드(C)의 전위가 그대로 NchMOS 트랜지스터(Qn12)를 통하여 출력전압(Vout)(=-VCC)로 된다.
다음에 파셜모드(일부화면 표시모드)가 설정되면, 파셜모드 제어회로(26')에서, 외부로부터 부여되는 일부표시영역의 위치나 라인수의 지정정보에 의거하여, 화면비표시 영역기간에서 "L"레벨의 제어펄스가 출력된다. 그러면, AND회로(51)는, 이 "L" 레벨의 제어펄스에 의해 펄스발생원(12)에서 발생되는 클럭펄스의 통과를 금지한다. 이것에 의해, 차지펌프회로에의 스위칭펄스의 공급이 정지된다.
스위칭펄스가 공급되지 않는 것에서, 차지펌프회로의 펌핑동작이 정지한다. 이 때, 차지펌프회로, 즉 본 DD컨버터의 전류공급능력(전류용량)은 거의 0으로 저 하한다. 즉, 차지펌프회로의 전류공급능력은, 스위칭펄스의 주파수와 콘덴서(C11)의 용량에 반비례하는 것에서, 스위칭펄스의 공급이 정지되는 것으로, 스위칭펄스의 주파수가 0로 되고, 전류공급능력이 거의 0이 된다.
여기서, 본 DD컨버터의 전류공급능력(전류용량)을 저하시키는 기간은, 저소비전력화를 도모하는 위에서는 가급적 긴 편이 좋다. 따라서, 비표시 영역기간의 대부분, 예를 들면 1/2이상으로 설정하는 것이 바람직하다.
상술한 바와 같이, 차지펌프형 DD컨버터로 이루는 전원회로(25)에 있어서, 비표시 영역기간의 대부분의 기간에서 차지펌프회로의 펌핑동작을 정지시키고, 전원회로(25)의 전류공급능력을 저하시키도록 함으로써, 드라이버계 측에서의 소비전류가 적은 비표시기간에 있어서, 차지펌프회로에서 불필요한 관통전류가 흐르는 것을 억제할 수 있기 때문에, 전원회로에서의 소비전력을 저감할수 있다. 또한, 전원회로(25)에서의 소비전력의 저감에 의해 DC-DC변환효율의 향상도 가능하게 된다.
도 25에, 응용예(3)에 관계되는 승압타입의 차지펌프형 DD컨버터의 구성을 나타낸다. 이 승압타입의 DD컨버터에 있어서도, 기본적인 회로구성 및 회로동작에 대해서는, 부전압 발생타입의 DD컨버터와 같다.
즉, 도 25에 있어서, 스위칭 트랜지스터(MOS 트랜지스터(Qp13, Qn13)가 도 23의 회로의 MOS트랜지스터(Qn12, Qp12)와 역도전형으로 되는 동시에, 다이오드(D11)가 콘덴서(C11)의 타단과 전원(VCC)과의 사이에 접속된 구성으로 되어 있고, 이 점이 도 23의 회로와 구성상 상위할 뿐이다.
회로동작 상에 있어서도, 기본적으로는, 도 23의 회로와 완전히 같다. 다른 것은, 출력전압(Vout)으로써 전원전압(VCC)의 2배의 전압치(2×VCC)가 도출되는 점뿐이다. 도 26에, 도 25의 회로에 있어서의 노드(A∼E)의 각 신호파형(A∼E)의 타이밍차트를 나타낸다.
(DD컨버터의 응용예 4)
도 27은, 부전압 발생타입의 차지펌프형 DD컨버터의 응용예(4)를 나타내는 회로도이고, 도면 중, 도 23과 동등부분에는 동일부호를 붙여서 나태내고 있다. 본 응용예에 관계되는 DD컨버터에 있어서는, 도 23의 펄스발생원(12) 및 AND회로(51)에 대신하여, VCO(전압제어발진기)(52)가 설치된 구성으로 되어 있고, 그 이외는 도 23의 구성과 완전히 동일하다.
VCO(52)는, 통상모드 시에는 파셜모드 제어회로(26')에서 예를 들면 "H" 레벨의 제어전압이 부여되며, 이 제어전압에 의거하여 소정 주파수의 제 1클럭 펄스를 발생하고, 파셜모드 시에는 파셜모드 제어회로(26')에서 예를 들면 "L" 레벨의 제어전압이 부여되는 것에서, 이 제어전압에 의거하여 제 1클럭펄스보다도 주파수가 낮은 제 2클럭펄스를 발생한다. 이들 제 1, 제 2클럭펄스는, 스위칭펄스로써 CMOS인버터(11)의 게이트공통접속점에 인가된다.
다음에, 상기구성의 응용예(4)에 관계되는 부전압 발생타입의 차지펌프형 전원전압 변환회로에 있어서의 회로동작에 대해서, 도 28의 타이밍차트를 이용하여 설명한다. 이 타이밍차트에 있어서, 파형(A∼E)은 도 27의 회로에 있어서의 노드(A∼E)의 각 신호파형을 각각 나타내고 있다.
먼저, 통상모드에서는 파셜모드 제어회로(26')에서 "H" 레벨의 제어전압이 부여되는 것에서, VCO(52)는 소정 주파수의 제 1클럭펄스를 발생한다. 이 제 1클럭펄스는, 스위칭펄스로써 CMOS인버터(11)의 게이트 공통접속점에 부여된다. 이 때, 스위칭펄스에 의거한 콘덴서(C13)의 출력전위, 즉 노드(D)의 전위는, 다이오드(D11)에 의해 클램프 된다.
그리고, 스위칭펄스가 "L" 레벨(0V)일 때는, PchMOS 트랜지스터(Qp11, Qp12)가 온 상태로 되기 때문에, 콘덴서(C11)가 충전된다. 이 때, NchMOS 트랜지스터(Qn11)가 오프상태에 있기 때문에, 노드(B)의 전위가 VCC레벨로 된다. 이어서, 스위칭펄스가 "H" 레벨(VCC)로 되면, NchMOS 트랜지스터(Qn11, Qn12)가 온 상태로 되고, 노드(B)의 전위가 그랜드레벨(0V)로 되기 때문에, 노드(C)의 전위가 -VCC레벨로 된다. 이 노드(C)의 전위가 그대로 NchMOS 트랜지스터(Qn12)를 통하여 출력전위(Vout)(=-VCC)로 된다.
다음에, 파셜 모드(일부화면 표시모드)가 설정되면, 파셜모드 제어회로(26')에서, 외부로부터 부여되는 일부표시영역의 위치나 라인수의 지정정보에 의거하여, 화면비표시 영역기간에서, "L" 레벨의 제어전압이 출력된다. 이 "L" 레벨의 제어전압이 부여됨으로써, VCO(52)는, 통상모드에서의 제 1클럭펄스보다도 주파수가 낮은 제 2클럭펄스를 발생한다. 이 제 2클럭펄스는, 스위칭펄스로써 CMOS인버터(11)의 게이트 공통접속점에 부여된다.
이후, 통상모드시와 동일한 동작원리에 의해, 제 2클럭펄스에 의거한 차지펌프회로에서의 펌핑동작에 의해 DC-DC변환동작이 행해지고, 출력전압(Vout)으로써 부전압(-VCC)이 도출된다. 이 때, 스위칭펄스의 주파수가 통상모드시 보다도 낮게 되는 것에서, 본 DD컨버터의 전류공급능력(전류용량)이 저하한다. 즉, 상술한 바와 같이, 차지펌프회로의 전류공급능력은, 스위칭펄스의 주파수와 콘덴서(C11)의 용량에 반비례하는 것에서, 스위칭펄스의 주파수가 내려가는 것에서, 전류공급능력이 저하한다.
상술한 바와 같이, 차지펌프형 DD컨버터로 이루는 전원회로(25)에 있어서, 스위칭펄스의 발생원으로써 VCO(52)를 이용하고, 비표시 영역기간의 대부분의 기간에서 스위칭펄스의 주파수를 통상모드시 보다도 낮게하고, 전원회로(25)의 전류공급능력을 저하시키도록 함으로써, 드라이버계 측에서의 소비전류가 적은 비표시기간에 있어서, 차지펌프회로에서 불필요한 관통전류가 흐르는 것을 억제할 수 있기 때문에, 전원회로(25)에서의 소비전력을 저감할수 있고, 또 당해 전원회로에서의 소비전력의 저감에 의해 변환효율을 향상할 수 있다.
도 29에, 응용예(4)에 관계되는 승압타입의 차지펌프형 DD컨버터의 구성을 나타낸다. 이 승압타입의 DD컨버터에 있어서도, 기본적인 회로구성 및 회로동작에 대해서는, 부전압 발생타입의 DD컨버터와 같다.
즉, 도 29에 있어서, 스위칭 트랜지스터(MOS 트랜지스터(Qp13, Qn13))가 도 27의 회로의 MOS 트랜지스터(Qn12, Qp12)와 역도전형으로 되는 동시에, 다이오드(D11)가 콘덴서(C11)의 타단과 전원(VCC)과의 사이에 접속된 구성으로 되어 있고, 이 점이 도 27의 회로와 구성상 상위할 뿐이다.
회로동작상에 있어서도, 기본적으로는, 도 27의 회로와 완전히 같다. 다 른 것은, 출력전압(Vout)으로서 전원전압(VCC)의 2배의 전압치(2×VCC)가 도출되는 점뿐이다. 도 30에, 도 29의 회로에 있어서의 노드(A∼E)의 각 신호파형(A∼E)의 타이밍차트를 나타낸다.
이상 기술한 응용예(3, 4)에 관계되는 차지펌프형 DD컨버터에 있어서, 그 기본회로로서 이용한 차지펌프회로의 회로구성은 일 예에 지나지 않고, 그 회로구성으로서는 여러 가지의 개변이 가능하고, 상기의 회로구성예에 한정되는 것은 아니다.
그런데, 차지펌프형 DD컨버터로 이루는 전원회로(25)를 탑재한 표시장치에 있어서, 전원회로(25)에 대하여 스위칭펄스를 부여하는 방법으로써, 다음의 2개가 대표적인 것으로 들 수 있다. 그 하나는, 여기까지 설명해 온 바와 같이, 발진회로(27)(도 9의 펄스발생원(12)에 상당)를 갖추고, 이 발진회로에서(27)에서 발생되는 클럭펄스를 전원회로(25)의 스위칭펄스로써 이용한다는 것이다(도 31 참조). 전원회로(25)에서 DC-DC변환되어서 얻어지는 직류전압은, 드라이버부(23U, 23D, 24)나 타이밍 제어회로(28)에 공급된다.
다른 하나는, 타이밍 제어회로(28)에서 발생되는 각종의 타이밍신호 중의 하나인 수평전송클럭을, 전원회로(25)의 스위칭펄스로써 이용하는 것이다(도 32 참조). 여기서, 수평전송클럭이란, 드라이버부 내의 수평구동계(23U, 23D)의 회로동작에 이용되는 클럭신호이다.
이 들 2개의 방법 중의 전자는, 전원회로(25)의 동작에 이용하는 클럭신호를 외부로부터 거둬 들일 필요가 없기 때문에, 전력절약모드 등에서 마스터 클럭신호 가 도절된 경우라도, 전원회로(25)가 안정하게 동작한다는 이점을 가진 반면, 발진회로(25)를 설치한 분만큼 회로면적이 증대하거나, 발진회로(25)의 발진클럭과 표시영역부(22)에 표시하는 영상신호와의 동기가 취해지지 않기 때문에, 노이즈발생의 원인으로 되어 화면의 흐트러짐을 발생할 염려가 있다.
한편, 후자의 방법은, 발진회로(27)가 불필요한 분만큼 회로면적을 삭감할 수 있고, 또 노이즈에 의해 화면 흐트러짐 등을 저감할 수 있다는 이점이 있다. 그렇지만, 전원회로(25)는 항상 동작하고 있지 않으면 안되게, 수평전송클럭을 멈출수는 없기 때문에, 전력절약모드 등에서 수평전송클럭의 기준이 되는 마스터 클럭신호를 정지할 수 없기 때문에, 효과적인 저소비전력모드를 실현할 수 없게 된다.
[제 2적용예]
이와 같은 점을 감안하여 이룩된 것이, 이하에 설명하는 제 2적용예에 관계되는 표시장치, 예를 들면 액티브 매트릭스형 액정표시장치이다. 도 33은, 본 발명의 제 2적용예에 관계되는 액티브 매트릭스형 액정표시장치의 구성예를 나타내는 개략 구성도이고, 도면 중, 도 15와 동등부분에는 동일부호를 붙여서 나타내고 있다.
본 적용예에 관계되는 액티브 매트릭스형 액정표시장치에서는, 표시영역부(12)에 표시하는 영상신호에 동기한 동기신호, 예를 들면, 수평동기신호(HD)를, 차지펌프형 DD컨버터로 이루는 전원회로(25)의 스위칭펄스로서 이용하는 동시에, 타이밍 제어회로(28)를 표시영역부(22)와 동일한 유리기판(21) 상에 집적한 구성을 채용하고 있다. 그것 이외의 구성은, 기본적으로, 제 1적용예에 관계되는 액티브 매트릭스형 액정표시장치와 같다.
타이밍 제어회로(28)는, 외부로부터 부여되는 수평동기신호(HD), 수직동기신호(VD) 및 마스터 클럭신호(MCK)에 의거하여, H드라이버(23U, 23D)나 V드라이버(24)에서 이용하는 각종의 타이밍신호를 발생한다. 일 예로써, H드라이버(23U, 23D)에 대하여 수평스타트펄스(HST)나 수평전송클럭(HCK)을 부여하고, V드라이버(24)에 대하여 수직스타트펄스(VST)나 수직전송클럭(VCK)을 부여한다.
이와 같이, 액티브 매트릭스형 액정표시장치에 있어서, 차지펌프형 DD컨버터로 이루는 전원회로(25)의 스위칭동작의 기준이 되는 클럭신호로써, 영상신호에 동기한 동기신호, 예를 들면 수평동기신호(HD)를 이용함으로써, 다음과 같은 작용효과를 얻을 수 있다. 즉, 수평동기신호(HD)는, 원래 타이밍 제어회로(28)에서 이용되고 있는 신호이기 때문에, 클럭신호를 생성하기 위한 회로를 새롭게 설치할 필요가 없다. 따라서, 유리기판(21) 상에 작성하는 회로면적을 삭감할 수 있다. 그 결과, 액정표시장치의 소형화, 박형화가 도모된다.
또, 수평동기신호(HD)는, 예를 들면 외부의 동기분리회로(도시하지 않음)에 있어서 표시영역부(22)에 표시하는 영상신호에서 동기분리된 신호이고, 당연한 일이지만, 영상신호에 동기한 신호인 것에서, 클럭신호와 영상신호와의 비동기에 의한 노이즈가 발생하지도 않기 때문에, 당해 노이즈에 의한 화면 흐트러짐 등의 문제가 발생하는 일도 없다. 따라서, 화면품위에 뛰어난 액정표시장치를 제공할 수 있다.
또한, 본 적용예에는, 영상신호에 동기한 신호로써, 수평동기신호(HD)를 이용하는 것으로 했지만, 이것에 한하는 것은 아니고, 수직동기신호(VD)나, 수평동기신호(HD) 혹은 수직동기신호(VD)를 분주한 신호 등을 이용하는 것도 가능하고, 어떤 것도 영상신호에 동기한 신호인 것에서, 상기와 동일한 작용효과를 얻을 수 있다. 또, 타이밍 제어회로(28)의 전원전압으로써는, 전원회로(25)에서 생성한 직류전압을 이용할 수 있지만, 외부로부터 직접 입력되는 전원전압을 이용해도 좋다.
(DD컨버터의 적용예 5)
도 34는, 부전압 발생타입의 차지펌프형 DD컨버터의 응용예(5)를 나타내는 회로도이고, 도면 중, 도 9와 동등부분에는 동일부호를 붙여서 나타내고 있다. 본 응용예에 관계되는 차지펌프형 DD컨버터에는, 클럭신호로써, 예를 들면 수평동기신호(HD)가 부여된다. 이 수평동기신호(HD)는, 듀티변환회로(53) 및 펄스발생회로(54)에 입력된다.
듀티변환회로(53)는, 예를 들면 분주회로에 의해 구성되어 있고, 수평동기신호(HD)를 듀티비가 거의 50%의 클럭펄스로 변환한다. 이 듀티변환회로(53)에서 듀티변환하여 얻어지는 클럭펄스는, CMOS인버터(11)의 게이트 공통접속점에 스위칭펄스로써 부여되는 동시에 펄스발생회로(54)에 공급된다. 펄스발생회로(54)는, PchMOS 트랜지스터(Qp13) 및 레벨시프트회로(15)와 함께 제 2클램프회로(16')를 구성하고 있다.
이 제 2클램프회로(16')에 있어서, 펄스발생회로(54)는, 수평동기신호(HD)와 이것을 듀티변환회로(53)에서 듀티변환하여 얻어지는 클럭펄스에 의거하여 클램프 용 펄스를 발생한다. 이 클램프용 펄스는, 레벨시프트회로(15)를 거쳐서 PchMOS 트랜지스터(Qp13)의 게이트에 인가된다.
다음에, 상기 구성의 응용예(5)에 관계되는 부전압 발생타입의 차지펌프형 DD컨버터의 회로동작에 대하여, 제 35도의 타이밍차트를 이용하여 설명한다. 이 타이밍게이트에 있어서, 파형(A∼G)은 도 34의 회로에 있어서의 노드(A∼G)의 각 신호파형을 각각 나타내고 있다.
전원투입시(기동시)에는, 수평동기신호(HD)를 듀티변환회로(53)에서 듀티변환하여 얻어지는 클럭펄스(스위칭펄스)에 의거한 콘덴서(C13)의 출력전위, 즉 노드(D)의 전위는, 먼저 다이오드(D11)에 의해, 부측의 회로전원전위인 그랜드(GND)레벨로부터 다이오드(D11)의 임계치 전압(Vth)분만큼 레벨시프트한 전위에 "H" 레벨 클램프 된다.
그리고, 스위칭펄스가 "L" 레벨(0V)일 때는, PchMOS 트랜지스터(Qp12)가 온 상태로 되기 때문에, 콘덴서(C11)가 충전된다. 이 때, NchMOS 트랜지스터(Qn11)가 오프상태에 있기 때문에, 노드(B)의 전위가 VCC레벨로 된다. 이어서, 스위칭펄스가 "H" 레벨(VCC)이 되면, NchMOS 트랜지스터(Qn11, Qn12)가 온 상태로 되고, 노드(B)의 전위가 그랜드레벨(0V)로 되기 때문에, 노드(C)의 전위가 -VCC레벨로 된다. 이 노드(C)의 전위가 그대로 NchMOS 트랜지스터(Qn12)를 통하여 출력전압(Vout)(=-VCC)으로 된다.
다음에, 출력전압(Vout)이 어느 정도 상승하면(기동프로세스 종료시), 클램프펄스용의 레벨시프트회로(15)가 동작을 시작한다. 이 레벨시프트회로(15)가 동작하기 시작하면, 펄스발생회로(54)에서 발생된 진폭(VCC-0[V])의 클램프용 펄스는, 당해 레벨시프트회로(15)에 있어서, 진폭(VCC-Vout[V])의 클램프용 펄스에 레벨 시프트되고, 그런 후, PchMOS 트랜지스터(Qp13)의 게이트에 인가된다.
이 때, 클램프용 펄스의 "L" 레벨이 출력전압(Vout), 즉 -VCC이기 때문에, PchMOS 트랜지스터(Qp13)가 확실히 온 상태가 된다. 이것에 의해, 노드(D)의 전위는, 그랜드레벨로부터 다이오드(D11)의 임계치 전압(Vth)분만큼 레벨시프트한 전위가 아니고, 그랜드레벨(부측의 회로전원전위)로 클램프 된다. 이것에 의해 이후의 펌핑동작에 있어서, 특히 PchMOS 트랜지스터(Qp12)에 대하여 충분한 구동전압을 얻어진다.
상술한 바와 같이, 차지펌프형 DD컨버터로 이루는 전원회로(25)에 있어서, 스위칭펄스의 기준이 되는 신호로써 수평동기신호(HD)를 이용하는 동시에, 그 입력단에 듀티회로(53)를 설치하고, 이 듀티변환회로(53)에 의해 스위칭펄스의 듀티비를 50%에 접근하도록 함으로써, 수평동기신호(HD)를 그대로 스위칭펄스로써 이용하는 경우에 비하여, 효율적인 DC-DC변환동작이 가능하게 된다.
도 36에, 응용예(5)에 관계되는 승압타입의 차지펌프형 DD컨버터의 구성을 나타낸다. 이 승압타입의 DD컨버터에 있어서도, 기본적인 회로구성 및 회로동작에 대해서는, 도 34에 나타내는 부전압 발생타입의 DD컨버터와 같다.
즉, 제 36도에 있어서, 스위칭 트랜지스터 및 클램프용 트랜지스터(MOS 트랜지스터(Qp14, Qn14, Qn13)가, 도 34의 회로의 MOS트랜지스터(Qn12, Qp12, Qp13)와 역도전형으로 되는 동시에, 다이오드(D11)가 콘덴서(C11)의 타단과 전원(VCC)과의 사이에 접속되고, 또한 레벨시프트회로(15)가 본 회로의 출력전압(Vout)을 정측 회로전원으로 하고, 그랜드레벨을 부측 회로전원으로 한 구성으로 되어 있고, 이 점이 도 34의 회로와 구성상 상위할 뿐이다.
회로동작상에 있어서도, 기본적으로는, 도 34의 회로와 완전히 같다. 다른 것은, 스위칭펄스 전압(제어펄스 전압)이 기동시에 먼저 다이오드 클램프되고, 기동프로세스 종료시에 VCC레벨(정측의 회로전원전위)에 클램프되고, 또 전력전압(Vout)으로써 전원전압(VCC)의 2배의 전원치(2×VCC)가 도출되는 점뿐이다. 도 36에, 도 35의 회로에 있어서의 노드(A∼G)의 각 신호파형(A∼G)의 타이밍차트를 나타낸다.
또한, 본 응용에에서는, 스위칭펄스의 기준이 되는 신호로써, 수평동기신호(HD)를 이용했지만, 수직동기신호(VD)를 이용하는 것도 가능하다. 여기서, 수평동기신호(HD)와 수직동기신호(VD)는 주파수가 크게 다르지만, 그 주파수의 상위에 대해서는, 콘덴서(C11, C13)의 용량치를 변경함으로써 대처 가능하다.
또, 도 33의 타이밍 제어회로(28)에서 생성되는 수직전송클럭(VCK)을 스위칭 동작의 기준이 되는 클럭신호로써 이용되는 것도 가능하다. 수직전송클럭(VCK)은, 수평동기신호(HD)에 의거하여 생성되는 클럭신호이고, 영상신호에 동기한 신호인 것에서, 수평동기신호(HD)나 수직동기신호(VD)를 이용한 경우와 동일한 작용효과를 얻을 수 있고, 게다가 수직전송클럭(VCK)은 원래 듀티비 50%의 클럭신호이고, 듀티변환회로(53)를 설치할 필요가 없기 때문에, 그 만큼 회로면적을 저감할 수 있다는 이점이 있다.
(DD컨버터의 응용예 6)
도 38은, 부전압 발생타입의 차지펌프형 DD컨버터의 응용예(6)를 나타내는 회로도이고, 도면 중, 도 34와 동등부분에는 동일부호를 붙여서 나타내고 있다. 본 응용예에 관계되는 차지펌프형 DD컨버터는, 장치전체의 저소비전력화를 도모하기 위해, 전력절약모드를 선택적으로 채용하는 구성의 액정표시장치에 탑재되는 것이고, 스위칭동작의 기준클럭신호로써 예를 들면, 수평동기신호(HD)를 이용하고 있다. 단, 응용예(5)의 경우와 동일하게, 스위칭 동작의 기준클럭으로써, 수직동기신호(VD)나 수직전송클럭(VCK) 등을 이용하는 것도 가능하다.
도 38에 있어서, 듀티변환회로(53)의 후단에는, 2입력 AND회로(55)가 새로이 부가된 구성으로 되어 있고, 그 이외는 도 34의 구성과 완전히 같다. 2입력 AND회로(55)는, 수평동기신호(HD)를 듀티변환회로(53)에서 듀티변환하여 얻어지는 클럭펄스를 한편의 입력으로 하고, 전력절약모드 시에 공급되는 "L"레벨의 모드 선택신호(SEL)를 타편의 입력으로 하고 있다.
상기 구성의 응용예(6)에 관계되는 차지펌프형 DD컨버터에서는, 전력절약모드시에 "L"레벨의 모드 선택신호(SEL)가 공급되는 것으로, AND회로(55)는 수평동기신호(HD)에 의거하여 클럭펄스의 회로내부에의 공급을 정지한다. 이것에 의해, 본 DD컨버터에 있어서의 스위칭동작(차지펌프의 펌핑동작)이 일시적으로 정지하기 때문에, 본 DD컨버터 내에서의 소비전류가 저하하고, 전력절약화가 도모된다. 또한, 수평동기신호(HD)의 듀티비의 변환을 행하지 않고, 직접 입력하는 구성(듀티변환회로(53)를 생략한 구성)을 채용한 경우에도, 동일한 것을 말할 수 있다.
이와 같이, 전력절약모드의 설정에 의해 클럭공급이 일시적으로 정지하는 바와 같은 경우에도, 상술한 바와 같이, 출력부에 설치된 스위치소자(NchMOS 트랜지터(Qn12) 및 PchMOS 트랜지스터(Qp12))에 대한 제어펄스(스위칭펄스)의 전압을, 기동시와 기동프로세스 종료 후에서 2단계로 나누어서 클램프하는 것으로, 노드D의 클램프레벨이 안정하게 되기 때문에, 클럭공급/정지의 이행주기에 있어서도 충분한 전류능력을 확보할 수 있고, 따라서 안정한 DC-DC변환동작이 가능하게 된다.
도 39에, 응용예(6)에 관계되는 승압타입의 차지펌프형 DD컨버터의 구성을 나타낸다. 이 승압타입의 DD컨버터에 있어서도, 기본적인 회로구성 및 회로동작에 대해서는, 도 38에 나타내는 부전압 발생타입의 DD컨버터와 같다.
(DD컨버터의 응용예 7)
도 40은, 부전압 발생타입의 차지펌프형 DD컨버터의 응용예(7)를 나타내는 회로도이고, 도면 중, 도 34와 동등부분에는 동일부호를 붙여서 나타내고 있다. 본 응용예에 광계되는 차지펌프형 DD컨버터에서는, 스위칭동작의 기준클럭신호로써, 수평동기신호(HD)(또는, 수직동기신호(VD))와 수직전송클럭(VCK)을 병용하는 구성을 채용하고 있다.
도 40에 있어서, 수평동기신호(HD)/수직전송클럭(VCK)의 입력단에는, 듀티변환회로(53)에 대신하여 교체스위치(56)가 설치된 구성으로 되어 있고, 그 이외는 도 34의 구성과 완전히 같다. 교체스위치(56)는, 수평동기신호(HD)와 수직전송클럭(VCK)을 2입력으로 하고, 대기기간 중에 부여되는 대기신호에 의거하여 그 입력의 선택을 행한다. 여기서, 대기기간이란, 전원이 투입되고 나서 다른 회로, 즉 도 33에 나타내는 H드라이버(23U, 23D), V드라이버(24) 및 타이밍 제어회로(28)가 동작을 개시하기 까지의 기간이다.
상기 구성의 응용예(7)에 관계되는 차지펌프형 DD컨버터에 있어서, 대기기간중에는, 교체스위치(56)는 대기신호에 응답하여 수평동기신호(HD)를 선택한다. 이 대기긴중에 있어서는, H드라이버(23U, 23D), V드라이버(24) 및 타이밍 제어회로(28)는, 상기 대기신호에 의해 전류를 가능한 소비하지 않도록 제어된다. 이것에 의해, 저소비전력화가 도모되고 있다.
한편, 전원회로(25), 즉 본 DD컨버터는, 교체스위치(56)에 의해 수평동기신호(HD)가 선택된 것으로, 수평동기신호(HD)를 동작클럭으로써 스위칭동작을 행하고, 소정의 전압치(본 예에서는, -VCC와 2VCC이지만, 이것은 일 예에 지나지 않는다)의 직류전압을 발생한다. 이들의 직류전압은, H드라이버(23U, 23D) V드라이버(24) 및 타이밍 제어회로(28)에 전원전압으로써 공급된다.
이것에 의해, 타이밍 제어회로(28)에 있어서는, 수평동기신호(HD)를 기본으로 수직전송클럭(VCK)이 생성된다. 이 수직전송클럭(VCK)은, 전원투입에서 일정기간이 종료한 후, 즉 대기기간이 종료한 후, 교체스위치(56)에 의해 수평동기신호(HD)에 대신하여 선택된다. 그러면 본 DD컨버터는, 수직전송클럭(VCK)을 동작클럭으로써 스위칭동작을 행하고, DC-DC변환동작을 계속한다.
이와 같이, 전원투입시에는 수평동기신호(HD)를 동작클럭으로써 이용하여 스위칭동작을 행하고, 대기기간이 종료한 후는 수직전송클럭(VCK)을 동작클럭으로써 스위칭동작을 행하도록 함으로써, 대기기간이 종료하여 소비전류가 증대해도, 듀티비 50%의 수직전송클럭(VCK)에 의거한 효율적인 DC-DC변환동작이 가능하게 되기 때문에, 충분한 전류능력을 가지는 것이 가능하게 된다.
도 41에, 응용예(7)에 관계되는 승압타입의 차지펌프형 DD컨버터의 구성을 나타낸다. 이 승압타입의 DD컨버터에 있어서도, 기본적인 회로구성 및 회로동작에 대해서는, 도 40에 나타내는 부전압 발생타입의 DD컨버터와 같다.
이상 기술한 응용예(5∼7)에 관계되는 차지펌프형 DD컨버터에 있어서는, 차지펌프회로로써, 스위칭소자(NchMOS 트랜지스터(Qn12) 및 PchMOS 트랜지스터(Qp12))에 대한 제어펄스(스위칭펄스)의 전압을, 기동시에는 먼저 제 1클램프회로(13)의 다이오드(D11)에 의한 클램프, 기동프로세스 종료후는 제 2클램프회로(16')에 의한 클램프라는 바와 같이 2단계로 나누어서 클램프하는 구성을 이용한 경우를 예로 채용하여 설명했지만, 이 회로구성은 일예에 지나지 않고, 차지펌프회로의 회로구성으로써는 여러 가지의 개변이 가능하고, 상기의 회로구성예에 한정되는 것은 아니다.
또한, 상기 제 1, 제 2적용예에서는, 액티브 매트릭스형 액정표시장치에 적용한 경우를 예로 채용하여 설명했지만, 이것에 한하는 것은 아니고, 일렉트로루미네센스(electroluminescence;EL)소자를 각 화소의 전기광학소자로써 이용한 EL표시장치 등의 다른 액티브 매트릭스형 표시장치에도 동일하게 적용 가능하다.
또, 본 발명에 관계되는 표시장치는, 퍼스널 컴퓨터, 워드프로세서 등의 OA기기나 텔레비젼 수상기 등의 디스플레이로써 이용되는 외, 특히 장치본체의 소형 화, 콤팩트화가 진행되고 있는 휴대전화기나 PDA 등의 휴대단말의 표시부로써 이용하여 호적한 것이다.
도 42는, 본 발명이 적용되는 휴대단말, 예를 들면 휴대전화기의 구성의 개략을 나타내는 외관도이다.
본 예에 관계되는 휴대전화기는, 장치케이스체(61)의 전면측에, 스피커부(62), 출력표시부(63), 조작부(64) 및 마이크부(65)가 상부측으로부터 순으로 배치된 구성으로 되어 있다. 이처럼 구성의 휴대전화기에 있어서, 출력표시부(63)에는 예를 들면 액정표시장치가 이용되고, 이 액정표시장치로써, 상술한 실시형태 혹은 그 응용예(1∼7)에 관계되는 차지펌프형 DD컨버터로로 이루는 전원회로를, 표시영역부와 동일한 기판상에 집적한 구성의 액티브 매트릭스형 액정표시장치가 이용된다.
이와 같이, 휴대전화기 등의 휴대단말에 있어서, 상술한 실시형태 혹은 그 응용예(1, 2)에 관계되는 차지펌프형 DD컨버터로 이루는 전원회로를 탑재한 액티브 매트릭스형 액정표시장치를 출력표시부(63)로써 이용함으로써, 이들 전원회로가 소면적의 회로규모로 큰 전류용량을 얻는 것이 가능하기 때문에, 휴대단말의 저소비전력화, 더욱이는 장치본체의 소형화, 콤팩트화에 크게 기여할 수 있는 이점이 있다.
또, 출력표시부(63)로써, 응용예(3, 4)에 관계되는 차지펌프형 DD컨버터로 이루는 전원회로를 탑재한 액티브 매트릭스형 액정표시장치를 이용함으로써, 전력절약모드 시에 드라이버계의 전류공급능력의 저하에 수반하여 전원회로에서의 소비 전력도 저감할 수 있기 때문에, 전력절약모드에서의 또한 저소비전력화가 가능하게 된다.
또한, 출력표시부(63)로써, 응용예(5∼7)에 관계되는 차지펌프형 DD컨버터로 이루는 전원회로를 탑재한 액티브 매트릭스형 액정표시장치를 이용함으로써, 장치전체의 소형화, 저노이즈화를 도모할 수 있기 때문에, 단말본체의 소형화, 고화질화가 가능하게 되고, 특히, 전력절약모드 시에는 회로계에서의 소비전력의 저감이 가능하게 된다.