JP3702741B2 - 電源回路および液晶表示装置 - Google Patents
電源回路および液晶表示装置 Download PDFInfo
- Publication number
- JP3702741B2 JP3702741B2 JP2000066564A JP2000066564A JP3702741B2 JP 3702741 B2 JP3702741 B2 JP 3702741B2 JP 2000066564 A JP2000066564 A JP 2000066564A JP 2000066564 A JP2000066564 A JP 2000066564A JP 3702741 B2 JP3702741 B2 JP 3702741B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- line
- storage element
- power storage
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、昇圧に必要な蓄電素子の個数を削減した昇圧回路、昇圧方法、および、この昇圧回路による出力を電源として用いた電子機器に関する。
【０００２】
【従来の技術】
例えば、液晶表示装置においては、良好な表示特性を得るために、液晶素子を駆動する際に高電圧の電源を必要とする。このため、液晶表示装置に用いられる電源回路は、入力電圧を昇圧回路によって昇圧して、液晶素子を駆動する駆動回路等に供給する構成となっている。
【０００３】
ここで、従来の昇圧回路の構成について、昇圧倍数を４倍とする場合を例にとって説明する。図１３は、この場合の昇圧回路１３８の構成を示す回路図であり、トランジスタＱ１〜Ｑ８と、補助コンデンサＣ１、Ｃ２、Ｃ２ｐと、出力コンデンサＣｏｕｔとから構成される。
【０００４】
図１４は、この昇圧回路１３８に供給される制御信号を示すタイミングチャートである。この図に示される制御信号ａは、制御信号ｂのパルス幅を狭めた信号であり、昇圧回路１３８におけるｎチャネル型トランジスタＱ２、Ｑ４、Ｑ６、Ｑ８のゲート信号として供給される。また、制御信号ｂは、昇圧回路１３８におけるｐチャネル型トランジスタＱ１、Ｑ３、Ｑ５、Ｑ７のゲート信号として供給される。
【０００５】
このような制御信号ａ、ｂが昇圧回路１３８に供給された場合、まず、図１４の▲１▼で示される期間では、すなわち、制御信号ａのみが「Ｈ」レベルである期間では、トランジスタＱ２、Ｑ４、Ｑ６、Ｑ８がオンとなる一方、他のトランジスタはすべてオフとなる。したがって、補助コンデンサＣ１にあっては、図１５の▲１▼で示されるように、端子Ｃ１Ｈが入力電圧Ｖｉｎの供給ラインに接続されるとともに、端子Ｃ１Ｌが接地ラインに接続されるので、入力電圧Ｖｉｎで充電されることとなる。また、補助コンデンサＣ２にあっては、次の▲２▼で示される期間において２Ｖｉｎで充電された補助コンデンサＣ２ｐに並列に接続されて充電される。この後、一旦、トランジスタＱ１〜Ｑ８はすべてオフとなる。
【０００６】
次に、図１４の▲２▼で示される期間では、すなわち、制御信号ａ、ｂがともに「Ｌ」レベルとなる期間では、トランジスタＱ１、Ｑ３、Ｑ５、Ｑ７がオンとなる一方、他のトランジスタはすべてオフとなる。このため、図１５の▲２▼で示されるように、補助コンデンサＣ１の端子Ｃ１Ｌが入力電圧Ｖｉｎの供給ラインに切り替えられて接続されるとともに、端子Ｃ１Ｈが入力電圧Ｖｉｎの供給ラインから切り離されるので、端子Ｃ１Ｈの電位は、入力電圧Ｖｉｎを、補助コンデンサＣ１の出力電圧Ｖｉｎだけ高位側にオフセットさせた２Ｖｉｎとなる。一方、補助コンデンサＣｐにあっては、端子ＣｐＨが端子Ｃ１Ｈに接続される結果、２Ｖｉｎの電位差で充電されるので、上記▲１▼の期間において端子ＣｐＨの電位が２Ｖｉｎとなる。さらに、端子Ｃ１Ｈには、上記▲１▼の期間において２Ｖｉｎで充電された補助コンデンサＣ２の端子Ｃ２Ｌが接続されるので、当該補助コンデンサＣ２における端子Ｃ２Ｈの電位は、端子Ｃ１Ｈ（ＣｐＨ、Ｃ２Ｌ）の電位である２Ｖｉｎを、補助コンデンサＣ２の出力電圧２Ｖｉｎだけ高位側にオフセットさせた４Ｖｉｎとなって、以降、出力コンデンサＣｏｕｔで平滑化されることとなる。このように▲１▼、▲２▼の期間を繰り返すことによって、入力電圧Ｖｉｎが４倍に昇圧されて出力されることとなる。
【０００７】
さらに、昇圧倍数を高率とする場合、例えば、昇圧倍数を１６倍とする場合には、図１６に示されるように、補助コンデンサＣ１、Ｃ２、Ｃ２ｐ、Ｃ３、Ｃ３ｐ、Ｃ４、Ｃ４ｐの７個が用いられて、まず、同図の▲１▼で示されるように、補助コンデンサＣ１が入力電圧Ｖｉｎで充電されるとともに、補助コンデンサＣ２が、次の▲２▼において２Ｖｉｎで充電された補助コンデンサＣ２ｐに並列に接続されて充電され、同様に、補助コンデンサＣ３が、次の▲２▼において４Ｖｉｎで充電された補助コンデンサＣ３ｐに並列に接続されて充電され、同様に、補助コンデンサＣ４が、次の▲２▼において８Ｖｉｎで充電された補助コンデンサＣ４ｐに並列に接続されて充電される。
【０００８】
次に、同図の▲２▼で示されるように、第１に、入力電圧Ｖｉｎを、補助コンデンサＣ１の出力電圧Ｖｉｎだけ高位側にオフセットさせた２Ｖｉｎによって、補助コンデンサＣ２ｐが充電され、第２に、補助コンデンサＣ１による２Ｖｉｎの電位を、補助コンデンサＣ２の出力電圧２Ｖｉｎだけ高位側にオフセットさせた４Ｖｉｎによって、補助コンデンサＣ３ｐが充電され、第３に、補助コンデンサＣ２による４Ｖｉｎの電位を、補助コンデンサＣ３の出力電圧４Ｖｉｎだけ高位側にオフセットさせた８Ｖｉｎによって、補助コンデンサＣ４ｐが充電され、第４に、補助コンデンサＣ３による８Ｖｉｎの電位を、補助コンデンサＣ４の出力電圧８Ｖｉｎだけ高位側にオフセットさせることで、入力電圧Ｖｉｎを１６倍に昇圧した１６Ｖｉｎが得られることとなる。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来の昇圧回路では、平滑化コンデンサＣｏｕｔを除いて考えると、４倍昇圧では３個、１６倍では７個必要であり、一般的に言えば、２<SUP>n</SUP>倍の昇圧に必要な補助コンデンサが（２ｎ−１）個必要となる。ここで、昇圧回路を含む電源回路を集積するような場合、コンデンサのような容量回路を半導体基板上に形成するのは困難であり、また、形成可能であるにしても、回路サイズの肥大化を招くので、昇圧に必要なコンデンサの個数は、できるだけ削減したいという事情がある。
【００１０】
そして、なによりも従来の昇圧回路において問題となる点は、昇圧倍数の任意の制御が困難である、という点にある。このため、昇圧後の電圧を所望の値で定電圧化するためには、昇圧回路の後段に、別途、スイッチングレギュレータなどの定電圧回路が必要となって、その分、電源回路の規模が複雑化する点にある。
【００１１】
本発明は、このような事情に鑑みてなされたものであり、その目的とするところは、昇圧に必要なコンデンサのような蓄電素子を削減して、構成の簡易化を図るとともに、昇圧倍数を比較的自由に制御することが可能な昇圧回路、昇圧方法、および、この昇圧回路による出力を電源として用いた電子機器を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために本発明にかかる昇圧回路にあっては、第１の蓄電素子と、第２の蓄電素子と、前記第１の蓄電素子の一方の端子と所定の電位を有する第１のラインとの間に接続される第１の接続手段と、前記第１の蓄電素子の他方の端子と前記第１のラインとは異なる電位を有する第２のラインとの間に接続される第２の接続手段と、前記第１の蓄電素子の一方の端子と前記第２のラインとの間に接続される第３の接続手段と、前記第２の蓄電素子の一方の端子と前記第１の蓄電素子の他方の端子の間に接続される第４の接続手段と、前記第２の蓄電素子の他方の端子と前記第１の蓄電素子の他方の端子との間に接続される第５の接続手段と、前記第２の蓄電素子の一方の端子と前記第１のラインとの間に接続される第６の接続手段と、出力ラインと前記第２の蓄電素子の他方の端子との間に接続される第７の接続手段とを有し、前記第１乃至第７の接続手段は、第１の過程において、第１の蓄電素子における一方の端子を、所定の電位を有する第１のラインに接続するとともに、前記第１の蓄電素子における他方の端子を、前記第１のラインとは異なる電位を有する第２のラインに接続するよう制御され、第２の過程において、第２の蓄電素子における一方の端子を前記第１のラインに接続するとともに、前記第１の蓄電素子における一方の端子を前記第２のラインに切り替え、かつ、前記第１の蓄電素子における他方の端子を前記第２の蓄電素子における他方の端子に切り替えて接続するよう制御され、前記第２の過程と排他的に行われる第３の過程において、前記第２の蓄電素子における一方の端子を前記第１のラインに接続するとともに、他方の端子を前記第２のラインに接続するよう制御され、第４の過程において、前記第２の蓄電素子における一方の端子を前記第１の蓄電素子における他方の端子に切り替えるとともに、前記第２の蓄電素子における他方の端子を出力ラインに切り替えて接続するよう制御され、前記第２の過程を含む昇圧動作と、前記第３の過程を含む昇圧動作を時分割で行うよう制御されるとともに、前記第２の過程を含む昇圧動作の期間と前記第３の過程を含む昇圧動作の期間とのそれぞれの期間の割合が制御されることで、昇圧倍数が可変であることを特徴とする。
【００１４】
本発明の電源回路によれば、仮に、第２の接続手段による第２の蓄電素子の接続期間を全期間に、第４の接続手段による接続期間をゼロとして制御すると、上述のように、出力ラインの電位は、第２のラインの４倍電位となる。一方、第２の接続手段による第２の蓄電素子の接続期間をゼロに、第４の接続手段による接続期間を全期間として制御すると、第２の蓄電素子の出力電圧は、第１のラインと第２のラインとの電位差の２倍とならずに等倍となるので、出力ラインの電位は、第２のラインの３倍電位となる。このため、接続期間の割合を制御して、出力ラインの電位を平滑化すると、昇圧倍数を４倍〜３倍の間で無段階に可変させることが可能となる。
【００１５】
なお、このような構成は、第１のラインが第２のラインよりも高位となる場合にも、第１のラインが第２のラインよりも低位となる場合にも、それぞれ対応可能である。また、基準電位は、第１のラインまたは第２のラインいずれでも良い。
【００１６】
この場合において、前記第２のラインの電位または前記出力ラインに基づく電位が所定の値より絶対値でみて小さい場合に、前記第２の過程による前記第２の蓄電素子の接続期間を、前記第３の過程による前記第２の蓄電素子の接続期間よりも長くなるように制御されることが望ましい。これにより、出力ラインの電位を一定化させることができる。
【００１７】
加えて、本発明にかかる電源回路において、第２及び第３の過程と排他的に行われ、前記第１の蓄電素子における一方の端子が前記第２のラインに接続された状態で、前記第１の蓄電素子における他方の端子を前記出力ラインに接続する第５の過程を有し、前記第２または第３の過程を含む昇圧動作と、前記第５の過程を含む昇圧動作を時分割で行うよう制御されることを特徴とする。
【００１８】
この場合において、前記第２のラインの電位または前記出力ラインに基づく電位が所定の値より絶対値でみて小さい場合に、前記第２または第４の過程による前記第２の蓄電素子の接続期間を、前記第５の過程の接続期間よりも長くなるように制御されることが望ましい。これにより、出力ラインの電位を一定化させることができる。
【００１９】
また、本発明の電源回路は、前記第２のラインを前記出力ラインに接続する第６の過程を有し、前記第２、第３、または第５の過程を含む昇圧動作と、前記第６の過程による昇圧動作を時分割で行うことを特徴とする。
【００２０】
この場合、前記第２のラインの電位または前記出力ラインに基づく電位が所定の値より絶対値でみて小さい場合に、前記第２または第３の過程による前記第２の蓄電素子の接続期間あるいは前記第５の接続手段による接続期間を、前記第６の接続手段の接続期間よりも長くなるように制御することが望ましい。これにより、出力ラインの電位を一定化させることができる。
【００２１】
また、本発明の電源回路は、第１の蓄電素子と、第２の蓄電素子と、前記第１の蓄電素子の一方の端子と所定の電位を有する第１のラインとの間に接続される第１の接続手段と、前記第１の蓄電素子の他方の端子と第２のラインとの間に接続される第２の接続手段と、前記第１の蓄電素子の一方の端子と前記第１のラインとは異なる電位を有する第２のラインとの間に接続される第３の接続手段と、前記第２の蓄電素子の一方の端子と前記第１の蓄電素子の他方の端子の間に接続される第４の接続手段と、前記第２の蓄電素子の他方の端子と前記第１の蓄電素子の他方の端子との間に接続される第５の接続手段と、前記第２の蓄電素子の一方の端子と前記第１のラインとの間に接続される第６の接続手段と、出力ラインと前記第２の蓄電素子の他方の端子との間に接続される第７の接続手段とを有し、前記第１乃至第７の接続手段は、第１の過程において、第１の蓄電素子における一方の端子を、所定の電位を有する第１のラインに接続するとともに、前記第１の蓄電素子における他方の端子を、前記第１のラインとは異なる電位を有する第２のラインに接続するよう制御され、第２の過程において、第２の蓄電素子における一方の端子を前記第１のラインに接続するとともに、前記第１の蓄電素子における一方の端子を前記第２のラインに切り替え、かつ、前記第１の蓄電素子における他方の端子を前記第２の蓄電素子における他方の端子に切り替えて接続するよう制御され、２ｎ倍の昇圧電圧発生手段は、第ｍ（ｍは、３≦ｍ≦ｎを満たす整数）の蓄電素子における一方の端子を前記第１のラインに接続するとともに、前記第（ｍ−１）の蓄電素子における一方の端子を前記第（ｍ−２）の蓄電素子における他方の端子に切り替え、かつ、前記第（ｍ−１）の蓄電素子における他方の端子を前記第ｍの蓄電素子における他方の端子に切り替えて接続する第３から第ｎまでの過程と、第ｎの蓄電素子における一方の端子を第（ｎ−１）の蓄電素子における他方の端子に切り替えるとともに、前記第ｎの蓄電素子における他方の端子を出力ラインに切り替えて接続する第（ｎ＋１）の過程を有し、２ｎ’倍の昇圧電圧発生手段は、第ｍ’（ｍ’は、３≦ｍ’≦ｎ’を満たす整数）の蓄電素子における一方の端子を前記第１のラインに接続するとともに、前記第（ｍ’−１）の蓄電素子における一方の端子を前記第（ｍ’−２）の蓄電素子における他方の端子に切り替え、かつ、前記第（ｍ’−１）の蓄電素子における他方の端子を前記第ｍ’の蓄電素子における他方の端子に切り替えて接続する第３から第ｎ’までの過程と、第ｎ’の蓄電素子における一方の端子を第（ｎ’−１）の蓄電素子における他方の端子に切り替えるとともに、前記第ｎの蓄電素子における他方の端子を出力ラインに切り替えて接続する第（ｎ’＋１）の過程とを有し、前記２ｎ倍の昇圧電圧発生工程と前記２ｎ’倍の昇圧電圧発生工程とを時分割で行うことにより、２ｎ倍と２ｎ’倍の中間の昇圧電圧を発生させることを特徴とする。
【００２２】
このようにすることにより、容易にｎ倍とｎ'倍の中間の昇圧電圧を発生させることができる。
【００２３】
また、本発明の液晶表示装置は、上記電源回路を有することを特徴とする。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００３０】
＜第１実施形態＞
まず、本発明の基本構成となる第１実施形態について説明する。図１は、本実施形態にかかる昇圧回路を適用した電源回路の構成を示すブロック図である。この図に示されるように、電源回路１００は、電圧検出回路１１０、昇圧制御回路１２０および昇圧回路１３０から構成されている。このうち、電圧検出回路１１０は、例えば、昇圧回路１３０の出力電圧Ｖｏｕｔを検出して、その検出結果を昇圧制御回路１２０に供給するものである。昇圧制御回路１２０は、電圧検出回路１１０によって検出された出力電圧Ｖｏｕｔにしたがって、昇圧回路１３０の昇圧倍数を制御するための制御信号ａ、ｂ、ｃ１、ｃ２、ｄを生成するものである。
【００３１】
ここで、昇圧回路１３０の詳細構成について図２を参照して説明する。この昇圧回路１３０は、昇圧制御回路１２０によって生成された制御信号ａ、ｂ、ｃ１、ｃ２、ｄにしたがって、入力電圧Ｖｉｎを１倍から４倍までの間で昇圧して出力電圧Ｖｏｕｔとして出力するものであり、スイッチング素子としてのトランジスタＱ２〜Ｑ８と、補助コンデンサＣ１、Ｃ２と、出力コンデンサＣｏｕｔとから構成される。
【００３２】
詳細には、補助コンデンサＣ１における一方の端子Ｃ１Ｌが、制御信号ａをゲート信号とするｎチャネル型トランジスタＱ４を介して、基準電位を有する接地ラインに接続されるとともに、制御信号ｂをゲート信号とするｐチャネル型トランジスタＱ３を介して、入力電圧Ｖｉｎの供給ラインに接続されている。
【００３３】
一方、補助コンデンサＣ１における他方の端子Ｃ１Ｈは、次のように接続されている。すなわち、端子Ｃ１Ｈは、第１に、制御信号ａをゲート信号とするｎチャネル型トランジスタＱ２を介して、入力電圧Ｖｉｎの供給ラインに接続され、第２に、制御信号ｄをゲート信号とするｐチャネル型トランジスタＱ７を介して、補助コンデンサＣ２における一方の端子Ｃ２Ｌと、さらに、制御信号ｃ２をゲート信号とするｎチャネル型トランジスタＱ８を介した接地ラインとに接続され、第３に、制御信号ｃ１をゲート信号とするｎチャネル型トランジスタＱ６を介して、補助コンデンサＣ２の他方の端子Ｃ２Ｈと、さらに、制御信号ｄをゲート信号とするｐチャネル型トランジスタＱ５を介した出力電圧Ｖｏｕｔの出力ラインとに接続されている。
【００３４】
そして、出力コンデンサＣｏｕｔは、出力電圧Ｖｏｕｔを平滑化するために、当該出力ラインおよび接地ライン間に並列に接続されている。
【００３５】
＜第１実施形態の動作＞
次に、上述した構成による電源回路１００の動作について説明する。昇圧制御回路１２０は、本来的には、出力電圧Ｖｏｕｔに応じて昇圧回路１３０の昇圧倍数を無段階に制御するものであるが、便宜上、昇圧倍数をそれぞれ４倍、３倍、２倍、１倍とした場合の各動作について説明し、その後、昇圧倍数の無段階制御について説明することとする。
【００３６】
＜４倍昇圧＞
そこでまず、昇圧回路１３０の昇圧倍数が４倍である場合の動作について説明する。この場合、昇圧制御回路１２０は、図３のタイミングチャートで示されるように、制御信号ａ、ｂ、ｃ１、ｃ２、ｄをそれぞれ生成する。図で示されるように、制御信号ａは、制御信号ｂのパルス幅を狭めた信号である。また、制御信号ｃ１、ｃ２は、それぞれ制御信号ｂを反転させて１／２分周した信号である。さらに、制御信号ｄは、制御信号ｃ１またはｃ２を反転させて半周期分だけ遅延させた信号である。
【００３７】
さて、このような制御信号が昇圧回路１３０に供給された場合に、まず、図３の▲１▼で示される期間においては、すなわち、制御信号ａ、ｂ、ｄが「Ｈ」レベルであって、制御信号ｃ１、ｃ２が「Ｌ」レベルである期間においては、トランジスタＱ２、Ｑ４がオンとなる一方、他のトランジスタはすべてオフとなる。したがって、補助コンデンサＣ１にあっては、図４の▲１▼で示されるように、端子Ｃ１Ｈが入力電圧Ｖｉｎの供給ラインに接続されるとともに、端子Ｃ１Ｌが接地ラインに接続されるので、入力電圧Ｖｉｎで充電されることとなる。この後、一旦、トランジスタＱ２〜Ｑ８はすべてオフとなる。
【００３８】
次に、図３の▲２▼で示される期間では、すなわち、制御信号ｃ１、ｃ２、ｄが「Ｈ」レベルであって、制御信号ａ、ｂが「Ｌ」レベルである期間では、トランジスタＱ３、Ｑ６、Ｑ８がオンとなる一方、他のトランジスタはすべてオフとなる。このため、図４の▲２▼で示されるように、補助コンデンサＣ１の端子Ｃ１Ｌが入力電圧Ｖｉｎの供給ラインに接続されるとともに、端子Ｃ１Ｈが入力電圧Ｖｉｎの供給ラインから切り離されるので、端子Ｃ１Ｈの電位は、入力電圧Ｖｉｎを、補助コンデンサＣ１の出力電圧Ｖｉｎだけ高位側にオフセットさせた２Ｖｉｎとなる。一方、補助コンデンサＣ２にあっては、端子Ｃ２Ｈが端子Ｃ１Ｈに接続されるとともに、端子Ｃ２Ｌが接地ラインに接続されるので、両端子間の電位差である２Ｖｉｎで充電されることとなる。この後、一旦、トランジスタＱ２〜Ｑ８はすべてオフとなる。
【００３９】
そして、図３の▲３▼で示される期間では、すなわち、制御信号ａ、ｂ、ｃ１、ｃ２、ｄがすべて「Ｌ」レベルとなる期間では、トランジスタＱ３、Ｑ５、Ｑ７がオンとなる一方、他のトランジスタはすべてオフとなる。このため、図４の▲３▼で示されるように、補助コンデンサＣ１の端子Ｃ１Ｌが入力電圧Ｖｉｎの供給ラインに接続された状態で、端子Ｃ１Ｈと端子Ｃ２Ｌとが接続されるとともに、端子Ｃ２Ｈが出力電圧Ｖｏｕｔの出力ラインに接続される。したがって、端子Ｃ２Ｈの電位は、２Ｖｉｎである端子Ｃ１Ｈ（Ｃ２Ｌ）の電位を、補助コンデンサＣ２の出力電圧２Ｖｉｎだけ高位側にオフセットさせた４Ｖｉｎとなって、以降、出力コンデンサＣｏｕｔで平滑化されることとなる。なお、出力ラインに負荷が接続されていると、出力コンデンサＣｏｕｔの放電が進行するので、出力電圧Ｖｏｕｔは、トランジスタＱ５がオフしてからオンするまでの期間において、４Ｖｉｎから徐々に低下することになる。
【００４０】
このようにして▲１▼、▲２▼、▲３▼の期間を繰返し経ることによって、入力電圧Ｖｉｎが４倍に昇圧されて出力されることとなる。
【００４１】
＜３倍昇圧＞
次に、昇圧回路１３０の昇圧倍数が３倍である場合の動作について説明する。この場合、昇圧制御回路１２０は、図５のタイミングチャートで示される制御信号ａ、ｂ、ｃ１、ｃ２、ｄをそれぞれ生成する。ここで、制御信号ａ、ｂは、図に示されるように、４倍昇圧の場合と同じ信号である。また、制御信号ｃ１、ｃ２は、制御信号ａと同じ信号であり、同様に、制御信号ｄは、制御信号ｂと同じ信号である。
【００４２】
さて、このような制御信号が昇圧回路１３０に供給された場合に、まず、図５の▲１▼で示される期間においては、すなわち、制御信号ａ、ｂ、ｃ１、ｃ２、ｄがすべて「Ｈ」レベルである期間においては、トランジスタＱ２、Ｑ４、Ｑ６、Ｑ８がオンとなる一方、他のトランジスタはすべてオフとなる。このため、補助コンデンサＣ１、Ｃ２は、図６の▲１▼で示されるように、端子Ｃ１Ｈおよび端子Ｃ２Ｈが入力電圧Ｖｉｎの供給ラインに、端子Ｃ１Ｌおよび端子Ｃ２Ｌが接地ラインに、並列接続されるので、補助コンデンサＣ１、Ｃ２は、それぞれ入力電圧Ｖｉｎで充電されることとなる。この後、一旦、トランジスタＱ２〜Ｑ８はすべてオフとなる。
【００４３】
次に、図５の▲２▼で示される期間になると、すなわち、制御信号ａ、ｂ、ｃ、ｄ１、ｄ２がすべて「Ｌ」レベルになると、トランジスタＱ３、Ｑ５、Ｑ７がオンとなる一方、他のトランジスタはすべてオフとなる。このため、図６の▲２▼で示されるように、補助コンデンサＣ１の端子Ｃ１Ｌが入力電圧Ｖｉｎの供給ラインに接続されるので、端子Ｃ１Ｈの電位は、入力電圧Ｖｉｎを、補助コンデンサＣ１の出力電圧Ｖｉｎだけ高位側にオフセットさせた２Ｖｉｎとなる。さらに、この状態において、端子Ｃ１Ｈには、補助コンデンサＣ２の端子Ｃ２Ｌが接続されるとともに、端子Ｃ２Ｈが出力電圧Ｖｏｕｔの出力ラインに接続されるので、端子Ｃ２Ｈの電位は、２Ｖｉｎである端子Ｃ１Ｈ（Ｃ２Ｌ）の電位を、補助コンデンサＣ２の出力電圧Ｖｉｎだけ高位側にオフセットさせた３Ｖｉｎとなる。なお、出力ラインに負荷が接続されていると、出力コンデンサＣｏｕｔの放電が進行するので、出力電圧Ｖｏｕｔは、トランジスタＱ５がオフしてからオンするまでの期間において、３Ｖｉｎから徐々に低下することになる。
【００４４】
このようにして▲１▼、▲２▼の期間を繰返し経ることによって、入力電圧Ｖｉｎが３倍に昇圧されて出力されることとなる。
【００４５】
＜２倍昇圧＞
次に、昇圧回路１３０の昇圧倍数が２倍である場合の動作について説明する。この場合、昇圧制御回路１２０は、例えば、図７のタイミングチャートで示される制御信号ａ、ｂ、ｃ１、ｃ２、ｄをそれぞれ生成する。ここで、制御信号ａ、ｂは、図に示されるように、４倍および３倍昇圧の場合と同じ信号である。また、制御信号ｃ１は、制御信号ｂを反転させた信号であり、制御信号ｃ２は、常に「Ｌ」レベルの信号である。一方、制御信号ｄは、制御信号ｂと同じ信号である。
【００４６】
さて、このような制御信号が昇圧回路１３０に供給された場合に、まず、図７の▲１▼で示される期間においては、すなわち、制御信号ｃ１以外の制御信号ａ、ｂ、ｃ１、ｄが「Ｈ」レベルである期間においては、４倍昇圧の▲１▼の期間と同様に、トランジスタＱ２、Ｑ４がオンとなる一方、他のトランジスタはすべてオフとなるので、図８の▲１▼で示されるように、補助コンデンサＣ１は、電圧Ｖｉｎで充電されることとなる。この後、一旦、トランジスタＱ２〜Ｑ８はすべてオフとなる。
【００４７】
次に、図７の▲２▼で示される期間になると、すなわち、制御信号ｃ１が「Ｈ」レベルであって、制御信号ａ、ｂ、ｃ２、ｄが「Ｌ」レベルである期間になると、トランジスタＱ３、Ｑ５、Ｑ６、Ｑ７がオンとなる一方、他のトランジスタはすべてオフとなる。このため、図８の▲２▼で示されるように、補助コンデンサＣ１の端子Ｃ１Ｌが入力電圧Ｖｉｎの供給ラインに接続されるとともに、端子Ｃ１Ｈが出力電圧Ｖｏｕｔの出力ラインに接続されるので、出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎを、補助コンデンサＣ１の出力電圧Ｖｉｎだけ高位側にオフセットさせた２Ｖｉｎとなる。
【００４８】
なお、この期間において、端子Ｃ２Ｌおよび端子Ｃ２Ｈが短絡されるので、補助コンデンサＣ２は充電されない。また、出力ラインに負荷が接続されていると、出力コンデンサＣｏｕｔの放電が進行するので、出力電圧Ｖｏｕｔは、トランジスタＱ５がオフしてからオンするまでの期間において、２Ｖｉｎから徐々に低下することになる。
【００４９】
このようにして▲１▼、▲２▼の期間を繰返し経ることによって、入力電圧Ｖｉｎが２倍に昇圧されて出力されることとなる。
【００５０】
＜１倍昇圧＞
次に、昇圧回路１３０の昇圧倍数が１倍である場合の動作について説明する。この場合、昇圧制御回路１２０は、図９のタイミングチャートで示される制御信号ａ、ｂ、ｃ１、ｃ２、ｄをそれぞれ生成する。ここで、制御信号ａは、図に示されるように、４倍、３倍および２倍昇圧の場合と同様である。また、制御信号ｂは、常に「Ｈ」レベルの信号である。一方、制御信号ｃ１は、制御信号ａと同じ信号である。さらに、制御信号ｃ２は、常に「L」レベルの信号である。くわえて、制御信号ｄは、制御信号ａまたはｃ１を反転させた信号である。
【００５１】
さて、このような制御信号が昇圧回路１３０に供給された場合に、図９の▲１▼で示される期間においては、すなわち、制御信号ａ、ｂが「Ｈ」レベルとなり、制御信号ｄが「Ｌ」レベルである期間においては、トランジスタＱ２、Ｑ４、Ｑ５、Ｑ６、Ｑ７がオンとなる一方、他のトランジスタはすべてオフとなる。このため、入力電圧Ｖｉｎの供給ラインが出力ラインに接続されるので、入力電圧Ｖｉｎがそのまま出力電圧Ｖｏｕｔとなる。なお、この期間において、端子Ｃ２Ｌおよび端子Ｃ２Ｈが短絡されるので、補助コンデンサＣ２は充電されない。また、出力ラインに負荷が接続されていると、出力コンデンサＣｏｕｔの放電が進行するので、出力電圧Ｖｏｕｔは、トランジスタＱ５がオフしてからオンするまでの期間において、Ｖｉｎから徐々に低下することになる。
【００５２】
このようにして▲１▼の期間によって、入力電圧Ｖｉｎがそのまま出力電圧Ｖｏｕｔとして出力されることとなる。
【００５３】
＜４倍〜１倍の無段階昇圧＞
このように、本実施形態の昇圧回路では、まず、４倍、３倍、２倍、１倍の昇圧が可能であるが、昇圧倍数についてはこれにとどまらず、実際には、４倍から１倍までの間で無段階で昇圧可能である。すなわち、昇圧制御回路１２０が、異なる昇圧倍数の制御信号を時分割で供給し、その供給期間の割合を制御することで、昇圧倍数を、当該異なる倍数間の値に設定することが可能となる。
【００５４】
例えば、４倍昇圧時の制御信号と、３倍昇圧時の制御信号とを、それぞれ同じ期間だけ交互に供給すれば、出力コンデンサＣｏｕｔによって平滑化される出力電圧Ｖｏｕｔを、入力電圧Ｖｉｎの３．５倍として、実質的に昇圧倍数を３．５倍とすることが可能となる。また、例えば、４倍昇圧時の制御信号を２５％の期間で、３倍昇圧時の制御信号を７５％の期間で、それぞれ交互に供給すれば、実質的に昇圧倍数を３．２５倍とすることが可能となる。いずれの場合も、制御信号ａ、ｂは共通であるので、制御信号ｃ１（ｃ２）と制御信号ｄとを変化させるだけで良い。
【００５５】
ここで、本実施形態にあっては、上述のように、補助コンデンサＣ１、Ｃ２の接続を時分割で制御して、４Ｖｉｎ、３Ｖｉｎ、２Ｖｉｎ、Ｖｉｎという各電圧を得ているので、制御信号の供給期間の割合を制御するということは、各電圧を得るのに必要な接続形態を時分割で排他的に制御することにほかならない。
【００５６】
また、昇圧倍数を４倍〜３倍の間に設定する場合、用いる制御信号については、４倍昇圧時の制御信号と３倍昇圧時の制御信号との組み合わせのほか、４倍昇圧時の制御信号と２倍または１倍昇圧時の制御信号とを組み合わせても可能である。上述の３．５倍という昇圧倍数を例にとって説明すれば、４倍昇圧時の制御信号を７５％の期間で、２倍昇圧時の制御信号を２５％の期間で、それぞれ交互に供給すれば良く、また、４倍昇圧時の制御信号を８３．３％の期間で、１倍昇圧時の制御信号を１６．７％の期間で、それぞれ交互に供給すれば良い。
【００５７】
同様に、昇圧倍数を３倍〜２倍の間に設定する場合、用いる制御信号については、３倍昇圧時の制御信号と２倍昇圧時の制御信号との組み合わせのほか、４倍昇圧時の制御信号と２倍または１倍昇圧時の制御信号とを組み合わせや、さらに、３倍昇圧時の制御信号と１倍昇圧時の制御信号とを組み合わせでも可能である。同様に、昇圧倍数を２倍〜１倍の間に設定する場合、用いる制御信号については、２倍昇圧時の制御信号と１倍昇圧時の制御信号との組み合わせのほか、４倍または３倍昇圧時の制御信号と１倍昇圧時の制御信号とを組み合わせでも可能である。ただし、昇圧倍数差の大きな制御信号同士を組み合わせると、出力コンデンサＣｏｕｔが、電位差の大きな電圧同士を平滑化することになるので、出力電圧のリプルが大きくなる点に留意すべきである。
【００５８】
実際、このような制御は、出力電圧Ｖｏｕｔが目標となる電圧Ｖｒｅｆよりも絶対値でみて大きいのであれば、高倍昇圧時の制御信号の供給期間を低倍昇圧時の制御信号の供給期間よりも短くし、反対に、出力電圧Ｖｏｕｔが電圧Ｖｒｅｆよりも絶対値でみて小さいのであれば、高倍昇圧時の制御信号の供給期間を低倍昇圧時の制御信号の供給期間よりも長くするようにして行われる。これにより、出力電圧Ｖｏｕｔは、電圧Ｖｒｅｆで均衡して、ある一定の範囲に維持されることとなる。
【００５９】
したがって、このような制御によれば、昇圧回路自身によって出力電圧を一定化できるので、後段に定電圧回路を設けなくて済む、という利点がある。さらに、入力電圧Ｖｉｎが、例えば、時間経過とともに低下しても、出力電圧Ｖｏｕｔは、昇圧倍数を高めることによってＶｉｎ〜４Ｖｉｎの間で一定化されるので、その分、負荷の動作時間を拡大することが可能となる。
【００６０】
なお、ここでは、目標となる電圧Ｖｒｅｆと出力電圧Ｖｏｕｔと比較に応じて、各昇圧倍数時の制御信号を時分割で供給し、その供給期間の割合を制御する、というフィードバック制御で出力電圧Ｖｏｕｔを一定化したが、本発明は、これに限られない。例えば、昇圧制御回路１２０は、入力電圧Ｖｉｎとの比較に応じて、各昇圧倍数時の制御信号を時分割で供給し、その供給期間の割合を制御する、というフィードフォワード制御で出力電圧Ｖｏｕｔを一定化する構成として良い。
【００６１】
＜第２実施形態＞
次に、本発明の第２実施形態にかかる昇圧回路について説明する。上述した第１実施形態では昇圧倍数を４倍〜１倍としたものであったが、本実施形態では、１６倍としたものである。図１０は、本実施形態にかかる昇圧回路１３２の構成を示す回路図である。この図に示される昇圧回路１３２は、図１における昇圧回路１３０を置換して、電源回路１００として適用されるものであり、図に示されるように、この昇圧回路１３２は、第１実施形態にかかる昇圧回路１３０を基本回路として、補助コンデンサＣ３、Ｃ４を付加したものであり、詳細には次の通りである。
【００６２】
すなわち、補助コンデンサＣ２の端子Ｃ２Ｈは、第１に、制御信号ｆをゲート信号とするｐチャネル型トランジスタＱ１０を介して、補助コンデンサＣ３の一方の端子Ｃ３Ｌと、さらに、制御信号ｅをゲート信号とするｎチャネル型トランジスタＱ１１を介した接地ラインとに接続され、第２に、制御信号ｅをゲート信号とするｎチャネル型トランジスタＱ９を介して、補助コンデンサＣ３の他方の端子Ｃ３Ｈに接続されている。
【００６３】
さらに、補助コンデンサＣ３の端子Ｃ３Ｈは、第１に、制御信号ｇをゲート信号とするｐチャネル型トランジスタＱ１４を介して、補助コンデンサＣ４の一方の端子Ｃ４Ｌと、さらに、制御信号ｈ２をゲート信号とするｎチャネル型トランジスタＱ１５を介した接地ラインとに接続され、第２に、制御信号ｈ１をゲート信号とするｎチャネル型トランジスタＱ１３を介して、補助コンデンサＣ４の他方の端子Ｃ４Ｈと、さらに、制御信号ｇをゲート信号とするｐチャネル型トランジスタＱ１２を介した出力電圧Ｖｏｕｔの出力ラインとに接続されている。そして、出力コンデンサＣｏｕｔは、第１実施形態と同様に、出力電圧Ｖｏｕｔを平滑化するために、当該出力ラインおよび接地ラインの間に並列に接続されている。
【００６４】
このような構成において１６倍の昇圧を行う場合、昇圧制御回路１２０は、次の▲１▼〜▲５▼の期間に分けて制御信号を供給して、昇圧回路１３２における各トランジスタＱ２〜Ｑ１５のスイッチングを制御する。
【００６５】
すなわち、第１に、図１１の▲１▼で示されるように、昇圧制御回路１２０は、端子Ｃ１Ｈを入力電圧Ｖｉｎの供給ラインに接続するとともに、端子Ｃ１Ｌを接地ラインに接続する。これにより、補助コンデンサＣ１はＶｉｎで充電される。
【００６６】
第２に、同図の▲２▼で示されるように、昇圧制御回路１２０は、端子Ｃ１Ｌを入力電圧Ｖｉｎの供給ラインに接続し、端子Ｃ１Ｈを端子Ｃ２Ｈに接続し、さらに、端子Ｃ２Ｌを接地ラインに接続する。これにより、端子Ｃ１Ｈの電位は、入力電圧Ｖｉｎを補助コンデンサＣ１の出力電圧Ｖｉｎだけ高位側にオフセットした２Ｖｉｎとなる一方、補助コンデンサＣ２は２Ｖｉｎで充電される。
【００６７】
第３に、同図の▲３▼で示されるように、昇圧制御回路１２０は、端子Ｃ１Ｌを入力電圧Ｖｉｎの供給ラインに接続した状態で、端子Ｃ１Ｈを端子Ｃ２Ｌに接続し、端子Ｃ２Ｈを端子Ｃ３Ｈに接続し、さらに、端子Ｃ３Ｌを接地ラインに接続する。これにより、端子Ｃ２Ｈの電位は、端子Ｃ１Ｈ（Ｃ２Ｌ）の電位２Ｖｉｎを補助コンデンサＣ２の出力電圧２Ｖｉｎだけ高位側にオフセットした４Ｖｉｎとなる一方、補助コンデンサＣ３は４Ｖｉｎで充電される。
【００６８】
第４に、同図の▲４▼で示されるように、昇圧制御回路１２０は、端子Ｃ１Ｌを入力電圧Ｖｉｎの供給ラインに接続し、端子Ｃ１Ｈを端子Ｃ２Ｌに接続した状態で、端子Ｃ２Ｈを端子Ｃ３Ｌに接続し、端子Ｃ３Ｈを端子Ｃ４Ｈに接続し、さらに、端子Ｃ４Ｌを接地ラインに接続する。これにより、端子Ｃ３Ｈの電位は、端子Ｃ２Ｈ（Ｃ３Ｌ）の電位４Ｖｉｎを補助コンデンサＣ３の出力電圧４Ｖｉｎだけ高位側にオフセットした８Ｖｉｎとなる一方、補助コンデンサＣ４は８Ｖｉｎで充電される。
【００６９】
第５に、同図の▲５▼で示されるように、昇圧制御回路１２０は、端子Ｃ１Ｌを入力電圧Ｖｉｎの供給ラインに接続し、端子Ｃ１Ｈを端子Ｃ２Ｌに接続し、さらに、端子Ｃ２Ｈを端子Ｃ３Ｌに接続した状態で、端子Ｃ３Ｈを端子Ｃ４Ｌに接続し、端子Ｃ４Ｈを出力電圧Ｖｏｕｔの出力ラインに接続する。これにより、出力ラインの電位は、端子Ｃ３Ｈ（Ｃ４Ｌ）の電位８Ｖｉｎを補助コンデンサＣ４の出力電圧８Ｖｉｎだけ高位側にオフセットした１６Ｖｉｎとなる。このようして、４個の補助コンデンサＣ１〜Ｃ４によって１６倍の昇圧が可能となる。
【００７０】
さて、本実施形態では、第１実施形態の発展として、補助コンデンサＣ１〜Ｃ４をそれぞれ次のような電位で充電させることが可能である。
すなわち、補助コンデンサＣ１についてはＶｉｎで、補助コンデンサＣ２についてはＶｉｎまたは２Ｖｉｎで、補助コンデンサＣ３についてはＶｉｎ、２Ｖｉｎ、３Ｖｉｎまたは４Ｖｉｎで、それぞれ充電させることができ、さらに、補助コンデンサＣ４については、０、Ｖｉｎ、２Ｖｉｎ、……、７Ｖｉｎまたは８Ｖｉｎで充電させることができる。したがって、入力電圧Ｖｉｎが供給される供給ラインを、補助コンデンサＣ１〜Ｃ４を適宜組み合わせた出力電圧でオフセットすることによって、Ｖｉｎ、２Ｖｉｎ、３Ｖｉｎ、……、１６Ｖｉｎの出力電圧Ｖｏｕｔを得ることができる。
【００７１】
くわえて、昇圧制御回路１２０が、各昇圧倍数を規定する制御信号を時分割で供給し、その供給期間の割合を制御することによって、昇圧倍数を１６倍〜１倍の間で無段階で制御することが可能となるとともに、出力電圧Ｖｏｕｔと目標となる電圧Ｖｒｅｆとの比較結果にしたがって供給期間の割合を制御することによって、出力電圧Ｖｏｕｔを、１６Ｖｉｎ〜Ｖｉｎの間で一定化させることも可能となる。
【００７２】
さらに、本発明にあっては、第１および第２実施形態を拡張することによって、すなわち、同様に補助コンデンサを追加構成することによって、３２倍、６４倍、……、２<SUP>n</SUP>倍で入力電圧Ｖｉｎを昇圧することが可能となる。この際、昇圧に必要な補助コンデンサの個数はｎ個で済むので、構成の簡易化を図ることが可能となる。さらに、昇圧倍数を２<SUP>n</SUP>倍〜１倍で無段階で、さらに、この間の電圧で出力電圧Ｖｏｕｔを一定化することも可能となる。
【００７３】
また、上述した第１および第２実施形態にあっては、充電を行うとともに、オフセットする構成において、補助コンデンサを用いたが、本発明にあっては、これに限られることがなく、例えば、二次電池を用いても良い。
【００７４】
さらに、第１および第２実施形態にあっては、入力電圧Ｖｉｎが基準電位に対して正側とし、オフセットの方向を同じく正極側とした正電源の場合について説明したが、これに限られず、入力電圧を基準電位に対して負側とし、オフセットの方向を負側とした負電源の場合にも適用可能である。
【００７５】
くわえて、第１および第２実施形態にあっては、補助コンデンサの接続や切り替えをトランジスタで行う構成としたが、アナログスイッチやトランスミッションゲートなどの各種スイッチで行う構成としても良い。
【００７６】
＜電源回路を用いた電子機器＞
次に、第１実施形態の昇圧回路１３０や第２実施形態の昇圧回路１３２、さらに、これらを拡張した昇圧回路は、例えば、液晶表示装置の各部に電源を供給する電源回路として適用することが可能である。図１２は、この液晶表示装置の電気的構成を示したブロック図である。この図に示されるように、液晶表示パネル２００では、ｉ本のデータ線X1〜Xiとj本の走査線Y1〜Yjとの各交点において液晶素子２０２が形成されており、各液晶素子２０２は、液晶表示要素（液晶層）２０４と薄膜ダイオード（Thin Film Diode：以下、「ＴＦＤ」と称する）素子２０６とが直列に接続された構成となっている。
【００７７】
そして、各走査線Y1〜Yjは走査信号駆動回路２１０によって、また、各データ線X1〜Xiはデータ信号駆動回路２２０によって、それぞれ駆動される。さらに、走査信号駆動回路２１０およびデータ信号駆動回路２２０は、駆動制御回路２３０によって制御される。なお、この図では、ＴＦＤ素子２０６が走査線の側に接続され、液晶層２０４がデータ線の側に接続されているが、これとは逆に、ＴＦＤ素子２０６をデータ線の側に、液晶層２０４を走査線の側に設ける構成でもよい。
【００７８】
さて、電源回路１００は、走査信号駆動回路２１０で用いられる各種選択電圧や、データ信号駆動回路２２０で用いられるデータ信号の電圧、駆動制御回路２３０で用いられる電圧などの各種出力電圧を、入力電圧Ｖｉｎの昇圧倍数を制御して出力するものであり、上述した昇圧回路１３０を適用したものである。
【００７９】
このような電源回路１００を用いると、オンさせる画素が増加するなどして、負荷が大きくなる場合であっても、出力電圧が一定の範囲内での変動に抑えられるので、表示品質の低下が防止されることとなる。さらに、入力電圧Ｖｉｎが時間とともに低下しても、出力電圧は、一定の範囲内での変動に抑えられるので、動作時間の長期化も図られる。
【００８０】
なお、液晶表示装置としては、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を用いたアクティブマトリクス方式や、ＴＦＤやＴＦＴなどのスイッチング素子を用いないパッシブマトリクス方式など種々のものを採用できる。さらに、液晶表示装置に限られず、ＥＬ（electroluminescence）層を被覆した絶縁層に行電極・列電極に形成したＥＬ表示装置の電源回路にも適用可能である。さらに、表示装置に限られず、プロジェクタや、パーソナルコンピュータ、ページャ、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、POS端末、タッチパネルを備えた装置等などが電子機器に適用可能である。
【００８１】
【発明の効果】
以上説明したように本発明によれば、２<SUP>n</SUP>倍に昇圧するのに必要な蓄電素子がｎ個で済むので、構成の簡易化が図られるとともに、昇圧倍数を比較的自由に制御することが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態にかかる昇圧回路を適用した電源回路の構成を示すブロック図である。
【図２】 同昇圧回路の構成を示す回路図である。
【図３】 同昇圧回路において、４倍昇圧時における制御信号を示すタイミングチャートである。
【図４】 同昇圧回路における４倍昇圧時の動作説明図である。
【図５】 同昇圧回路において、３倍昇圧時における制御信号を示すタイミングチャートである。
【図６】 同昇圧回路における３倍昇圧時の動作説明図である。
【図７】 同昇圧回路において、２倍昇圧時における制御信号を示すタイミングチャートである。
【図８】 同昇圧回路における２倍昇圧時の動作説明図である。
【図９】 同昇圧回路において、等倍昇圧時における制御信号を示すタイミングチャートである。
【図１０】 本発明の第２実施形態にかかる昇圧回路の構成を示す回路図である。
【図１１】 同昇圧回路における１６倍昇圧時の動作説明図である。
【図１２】 実施形態にかかる昇圧回路を電源回路として適用した液晶表示装置の電気的構成を示すブロック図である。
【図１３】 従来の昇圧回路の構成を示す回路図である。
【図１４】 同昇圧回路において、４倍昇圧時における制御信号を示すタイミングチャートである。
【図１５】 同昇圧回路において４倍昇圧時の動作説明図である。
【図１６】 従来の昇圧回路における１６倍昇圧時の動作説明図である。
【符号の説明】
１００……電源回路
１１０……電圧検出回路
１２０……昇圧制御回路
Ｃ１〜Ｃ４……補助コンデンサ
Ｃｏｕｔ……出力コンデンサ
Ｑ２〜Ｑ１５……トランジスタ
【発明の属する技術分野】
本発明は、昇圧に必要な蓄電素子の個数を削減した昇圧回路、昇圧方法、および、この昇圧回路による出力を電源として用いた電子機器に関する。
【０００２】
【従来の技術】
例えば、液晶表示装置においては、良好な表示特性を得るために、液晶素子を駆動する際に高電圧の電源を必要とする。このため、液晶表示装置に用いられる電源回路は、入力電圧を昇圧回路によって昇圧して、液晶素子を駆動する駆動回路等に供給する構成となっている。
【０００３】
ここで、従来の昇圧回路の構成について、昇圧倍数を４倍とする場合を例にとって説明する。図１３は、この場合の昇圧回路１３８の構成を示す回路図であり、トランジスタＱ１〜Ｑ８と、補助コンデンサＣ１、Ｃ２、Ｃ２ｐと、出力コンデンサＣｏｕｔとから構成される。
【０００４】
図１４は、この昇圧回路１３８に供給される制御信号を示すタイミングチャートである。この図に示される制御信号ａは、制御信号ｂのパルス幅を狭めた信号であり、昇圧回路１３８におけるｎチャネル型トランジスタＱ２、Ｑ４、Ｑ６、Ｑ８のゲート信号として供給される。また、制御信号ｂは、昇圧回路１３８におけるｐチャネル型トランジスタＱ１、Ｑ３、Ｑ５、Ｑ７のゲート信号として供給される。
【０００５】
このような制御信号ａ、ｂが昇圧回路１３８に供給された場合、まず、図１４の▲１▼で示される期間では、すなわち、制御信号ａのみが「Ｈ」レベルである期間では、トランジスタＱ２、Ｑ４、Ｑ６、Ｑ８がオンとなる一方、他のトランジスタはすべてオフとなる。したがって、補助コンデンサＣ１にあっては、図１５の▲１▼で示されるように、端子Ｃ１Ｈが入力電圧Ｖｉｎの供給ラインに接続されるとともに、端子Ｃ１Ｌが接地ラインに接続されるので、入力電圧Ｖｉｎで充電されることとなる。また、補助コンデンサＣ２にあっては、次の▲２▼で示される期間において２Ｖｉｎで充電された補助コンデンサＣ２ｐに並列に接続されて充電される。この後、一旦、トランジスタＱ１〜Ｑ８はすべてオフとなる。
【０００６】
次に、図１４の▲２▼で示される期間では、すなわち、制御信号ａ、ｂがともに「Ｌ」レベルとなる期間では、トランジスタＱ１、Ｑ３、Ｑ５、Ｑ７がオンとなる一方、他のトランジスタはすべてオフとなる。このため、図１５の▲２▼で示されるように、補助コンデンサＣ１の端子Ｃ１Ｌが入力電圧Ｖｉｎの供給ラインに切り替えられて接続されるとともに、端子Ｃ１Ｈが入力電圧Ｖｉｎの供給ラインから切り離されるので、端子Ｃ１Ｈの電位は、入力電圧Ｖｉｎを、補助コンデンサＣ１の出力電圧Ｖｉｎだけ高位側にオフセットさせた２Ｖｉｎとなる。一方、補助コンデンサＣｐにあっては、端子ＣｐＨが端子Ｃ１Ｈに接続される結果、２Ｖｉｎの電位差で充電されるので、上記▲１▼の期間において端子ＣｐＨの電位が２Ｖｉｎとなる。さらに、端子Ｃ１Ｈには、上記▲１▼の期間において２Ｖｉｎで充電された補助コンデンサＣ２の端子Ｃ２Ｌが接続されるので、当該補助コンデンサＣ２における端子Ｃ２Ｈの電位は、端子Ｃ１Ｈ（ＣｐＨ、Ｃ２Ｌ）の電位である２Ｖｉｎを、補助コンデンサＣ２の出力電圧２Ｖｉｎだけ高位側にオフセットさせた４Ｖｉｎとなって、以降、出力コンデンサＣｏｕｔで平滑化されることとなる。このように▲１▼、▲２▼の期間を繰り返すことによって、入力電圧Ｖｉｎが４倍に昇圧されて出力されることとなる。
【０００７】
さらに、昇圧倍数を高率とする場合、例えば、昇圧倍数を１６倍とする場合には、図１６に示されるように、補助コンデンサＣ１、Ｃ２、Ｃ２ｐ、Ｃ３、Ｃ３ｐ、Ｃ４、Ｃ４ｐの７個が用いられて、まず、同図の▲１▼で示されるように、補助コンデンサＣ１が入力電圧Ｖｉｎで充電されるとともに、補助コンデンサＣ２が、次の▲２▼において２Ｖｉｎで充電された補助コンデンサＣ２ｐに並列に接続されて充電され、同様に、補助コンデンサＣ３が、次の▲２▼において４Ｖｉｎで充電された補助コンデンサＣ３ｐに並列に接続されて充電され、同様に、補助コンデンサＣ４が、次の▲２▼において８Ｖｉｎで充電された補助コンデンサＣ４ｐに並列に接続されて充電される。
【０００８】
次に、同図の▲２▼で示されるように、第１に、入力電圧Ｖｉｎを、補助コンデンサＣ１の出力電圧Ｖｉｎだけ高位側にオフセットさせた２Ｖｉｎによって、補助コンデンサＣ２ｐが充電され、第２に、補助コンデンサＣ１による２Ｖｉｎの電位を、補助コンデンサＣ２の出力電圧２Ｖｉｎだけ高位側にオフセットさせた４Ｖｉｎによって、補助コンデンサＣ３ｐが充電され、第３に、補助コンデンサＣ２による４Ｖｉｎの電位を、補助コンデンサＣ３の出力電圧４Ｖｉｎだけ高位側にオフセットさせた８Ｖｉｎによって、補助コンデンサＣ４ｐが充電され、第４に、補助コンデンサＣ３による８Ｖｉｎの電位を、補助コンデンサＣ４の出力電圧８Ｖｉｎだけ高位側にオフセットさせることで、入力電圧Ｖｉｎを１６倍に昇圧した１６Ｖｉｎが得られることとなる。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来の昇圧回路では、平滑化コンデンサＣｏｕｔを除いて考えると、４倍昇圧では３個、１６倍では７個必要であり、一般的に言えば、２<SUP>n</SUP>倍の昇圧に必要な補助コンデンサが（２ｎ−１）個必要となる。ここで、昇圧回路を含む電源回路を集積するような場合、コンデンサのような容量回路を半導体基板上に形成するのは困難であり、また、形成可能であるにしても、回路サイズの肥大化を招くので、昇圧に必要なコンデンサの個数は、できるだけ削減したいという事情がある。
【００１０】
そして、なによりも従来の昇圧回路において問題となる点は、昇圧倍数の任意の制御が困難である、という点にある。このため、昇圧後の電圧を所望の値で定電圧化するためには、昇圧回路の後段に、別途、スイッチングレギュレータなどの定電圧回路が必要となって、その分、電源回路の規模が複雑化する点にある。
【００１１】
本発明は、このような事情に鑑みてなされたものであり、その目的とするところは、昇圧に必要なコンデンサのような蓄電素子を削減して、構成の簡易化を図るとともに、昇圧倍数を比較的自由に制御することが可能な昇圧回路、昇圧方法、および、この昇圧回路による出力を電源として用いた電子機器を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために本発明にかかる昇圧回路にあっては、第１の蓄電素子と、第２の蓄電素子と、前記第１の蓄電素子の一方の端子と所定の電位を有する第１のラインとの間に接続される第１の接続手段と、前記第１の蓄電素子の他方の端子と前記第１のラインとは異なる電位を有する第２のラインとの間に接続される第２の接続手段と、前記第１の蓄電素子の一方の端子と前記第２のラインとの間に接続される第３の接続手段と、前記第２の蓄電素子の一方の端子と前記第１の蓄電素子の他方の端子の間に接続される第４の接続手段と、前記第２の蓄電素子の他方の端子と前記第１の蓄電素子の他方の端子との間に接続される第５の接続手段と、前記第２の蓄電素子の一方の端子と前記第１のラインとの間に接続される第６の接続手段と、出力ラインと前記第２の蓄電素子の他方の端子との間に接続される第７の接続手段とを有し、前記第１乃至第７の接続手段は、第１の過程において、第１の蓄電素子における一方の端子を、所定の電位を有する第１のラインに接続するとともに、前記第１の蓄電素子における他方の端子を、前記第１のラインとは異なる電位を有する第２のラインに接続するよう制御され、第２の過程において、第２の蓄電素子における一方の端子を前記第１のラインに接続するとともに、前記第１の蓄電素子における一方の端子を前記第２のラインに切り替え、かつ、前記第１の蓄電素子における他方の端子を前記第２の蓄電素子における他方の端子に切り替えて接続するよう制御され、前記第２の過程と排他的に行われる第３の過程において、前記第２の蓄電素子における一方の端子を前記第１のラインに接続するとともに、他方の端子を前記第２のラインに接続するよう制御され、第４の過程において、前記第２の蓄電素子における一方の端子を前記第１の蓄電素子における他方の端子に切り替えるとともに、前記第２の蓄電素子における他方の端子を出力ラインに切り替えて接続するよう制御され、前記第２の過程を含む昇圧動作と、前記第３の過程を含む昇圧動作を時分割で行うよう制御されるとともに、前記第２の過程を含む昇圧動作の期間と前記第３の過程を含む昇圧動作の期間とのそれぞれの期間の割合が制御されることで、昇圧倍数が可変であることを特徴とする。
【００１４】
本発明の電源回路によれば、仮に、第２の接続手段による第２の蓄電素子の接続期間を全期間に、第４の接続手段による接続期間をゼロとして制御すると、上述のように、出力ラインの電位は、第２のラインの４倍電位となる。一方、第２の接続手段による第２の蓄電素子の接続期間をゼロに、第４の接続手段による接続期間を全期間として制御すると、第２の蓄電素子の出力電圧は、第１のラインと第２のラインとの電位差の２倍とならずに等倍となるので、出力ラインの電位は、第２のラインの３倍電位となる。このため、接続期間の割合を制御して、出力ラインの電位を平滑化すると、昇圧倍数を４倍〜３倍の間で無段階に可変させることが可能となる。
【００１５】
なお、このような構成は、第１のラインが第２のラインよりも高位となる場合にも、第１のラインが第２のラインよりも低位となる場合にも、それぞれ対応可能である。また、基準電位は、第１のラインまたは第２のラインいずれでも良い。
【００１６】
この場合において、前記第２のラインの電位または前記出力ラインに基づく電位が所定の値より絶対値でみて小さい場合に、前記第２の過程による前記第２の蓄電素子の接続期間を、前記第３の過程による前記第２の蓄電素子の接続期間よりも長くなるように制御されることが望ましい。これにより、出力ラインの電位を一定化させることができる。
【００１７】
加えて、本発明にかかる電源回路において、第２及び第３の過程と排他的に行われ、前記第１の蓄電素子における一方の端子が前記第２のラインに接続された状態で、前記第１の蓄電素子における他方の端子を前記出力ラインに接続する第５の過程を有し、前記第２または第３の過程を含む昇圧動作と、前記第５の過程を含む昇圧動作を時分割で行うよう制御されることを特徴とする。
【００１８】
この場合において、前記第２のラインの電位または前記出力ラインに基づく電位が所定の値より絶対値でみて小さい場合に、前記第２または第４の過程による前記第２の蓄電素子の接続期間を、前記第５の過程の接続期間よりも長くなるように制御されることが望ましい。これにより、出力ラインの電位を一定化させることができる。
【００１９】
また、本発明の電源回路は、前記第２のラインを前記出力ラインに接続する第６の過程を有し、前記第２、第３、または第５の過程を含む昇圧動作と、前記第６の過程による昇圧動作を時分割で行うことを特徴とする。
【００２０】
この場合、前記第２のラインの電位または前記出力ラインに基づく電位が所定の値より絶対値でみて小さい場合に、前記第２または第３の過程による前記第２の蓄電素子の接続期間あるいは前記第５の接続手段による接続期間を、前記第６の接続手段の接続期間よりも長くなるように制御することが望ましい。これにより、出力ラインの電位を一定化させることができる。
【００２１】
また、本発明の電源回路は、第１の蓄電素子と、第２の蓄電素子と、前記第１の蓄電素子の一方の端子と所定の電位を有する第１のラインとの間に接続される第１の接続手段と、前記第１の蓄電素子の他方の端子と第２のラインとの間に接続される第２の接続手段と、前記第１の蓄電素子の一方の端子と前記第１のラインとは異なる電位を有する第２のラインとの間に接続される第３の接続手段と、前記第２の蓄電素子の一方の端子と前記第１の蓄電素子の他方の端子の間に接続される第４の接続手段と、前記第２の蓄電素子の他方の端子と前記第１の蓄電素子の他方の端子との間に接続される第５の接続手段と、前記第２の蓄電素子の一方の端子と前記第１のラインとの間に接続される第６の接続手段と、出力ラインと前記第２の蓄電素子の他方の端子との間に接続される第７の接続手段とを有し、前記第１乃至第７の接続手段は、第１の過程において、第１の蓄電素子における一方の端子を、所定の電位を有する第１のラインに接続するとともに、前記第１の蓄電素子における他方の端子を、前記第１のラインとは異なる電位を有する第２のラインに接続するよう制御され、第２の過程において、第２の蓄電素子における一方の端子を前記第１のラインに接続するとともに、前記第１の蓄電素子における一方の端子を前記第２のラインに切り替え、かつ、前記第１の蓄電素子における他方の端子を前記第２の蓄電素子における他方の端子に切り替えて接続するよう制御され、２ｎ倍の昇圧電圧発生手段は、第ｍ（ｍは、３≦ｍ≦ｎを満たす整数）の蓄電素子における一方の端子を前記第１のラインに接続するとともに、前記第（ｍ−１）の蓄電素子における一方の端子を前記第（ｍ−２）の蓄電素子における他方の端子に切り替え、かつ、前記第（ｍ−１）の蓄電素子における他方の端子を前記第ｍの蓄電素子における他方の端子に切り替えて接続する第３から第ｎまでの過程と、第ｎの蓄電素子における一方の端子を第（ｎ−１）の蓄電素子における他方の端子に切り替えるとともに、前記第ｎの蓄電素子における他方の端子を出力ラインに切り替えて接続する第（ｎ＋１）の過程を有し、２ｎ’倍の昇圧電圧発生手段は、第ｍ’（ｍ’は、３≦ｍ’≦ｎ’を満たす整数）の蓄電素子における一方の端子を前記第１のラインに接続するとともに、前記第（ｍ’−１）の蓄電素子における一方の端子を前記第（ｍ’−２）の蓄電素子における他方の端子に切り替え、かつ、前記第（ｍ’−１）の蓄電素子における他方の端子を前記第ｍ’の蓄電素子における他方の端子に切り替えて接続する第３から第ｎ’までの過程と、第ｎ’の蓄電素子における一方の端子を第（ｎ’−１）の蓄電素子における他方の端子に切り替えるとともに、前記第ｎの蓄電素子における他方の端子を出力ラインに切り替えて接続する第（ｎ’＋１）の過程とを有し、前記２ｎ倍の昇圧電圧発生工程と前記２ｎ’倍の昇圧電圧発生工程とを時分割で行うことにより、２ｎ倍と２ｎ’倍の中間の昇圧電圧を発生させることを特徴とする。
【００２２】
このようにすることにより、容易にｎ倍とｎ'倍の中間の昇圧電圧を発生させることができる。
【００２３】
また、本発明の液晶表示装置は、上記電源回路を有することを特徴とする。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００３０】
＜第１実施形態＞
まず、本発明の基本構成となる第１実施形態について説明する。図１は、本実施形態にかかる昇圧回路を適用した電源回路の構成を示すブロック図である。この図に示されるように、電源回路１００は、電圧検出回路１１０、昇圧制御回路１２０および昇圧回路１３０から構成されている。このうち、電圧検出回路１１０は、例えば、昇圧回路１３０の出力電圧Ｖｏｕｔを検出して、その検出結果を昇圧制御回路１２０に供給するものである。昇圧制御回路１２０は、電圧検出回路１１０によって検出された出力電圧Ｖｏｕｔにしたがって、昇圧回路１３０の昇圧倍数を制御するための制御信号ａ、ｂ、ｃ１、ｃ２、ｄを生成するものである。
【００３１】
ここで、昇圧回路１３０の詳細構成について図２を参照して説明する。この昇圧回路１３０は、昇圧制御回路１２０によって生成された制御信号ａ、ｂ、ｃ１、ｃ２、ｄにしたがって、入力電圧Ｖｉｎを１倍から４倍までの間で昇圧して出力電圧Ｖｏｕｔとして出力するものであり、スイッチング素子としてのトランジスタＱ２〜Ｑ８と、補助コンデンサＣ１、Ｃ２と、出力コンデンサＣｏｕｔとから構成される。
【００３２】
詳細には、補助コンデンサＣ１における一方の端子Ｃ１Ｌが、制御信号ａをゲート信号とするｎチャネル型トランジスタＱ４を介して、基準電位を有する接地ラインに接続されるとともに、制御信号ｂをゲート信号とするｐチャネル型トランジスタＱ３を介して、入力電圧Ｖｉｎの供給ラインに接続されている。
【００３３】
一方、補助コンデンサＣ１における他方の端子Ｃ１Ｈは、次のように接続されている。すなわち、端子Ｃ１Ｈは、第１に、制御信号ａをゲート信号とするｎチャネル型トランジスタＱ２を介して、入力電圧Ｖｉｎの供給ラインに接続され、第２に、制御信号ｄをゲート信号とするｐチャネル型トランジスタＱ７を介して、補助コンデンサＣ２における一方の端子Ｃ２Ｌと、さらに、制御信号ｃ２をゲート信号とするｎチャネル型トランジスタＱ８を介した接地ラインとに接続され、第３に、制御信号ｃ１をゲート信号とするｎチャネル型トランジスタＱ６を介して、補助コンデンサＣ２の他方の端子Ｃ２Ｈと、さらに、制御信号ｄをゲート信号とするｐチャネル型トランジスタＱ５を介した出力電圧Ｖｏｕｔの出力ラインとに接続されている。
【００３４】
そして、出力コンデンサＣｏｕｔは、出力電圧Ｖｏｕｔを平滑化するために、当該出力ラインおよび接地ライン間に並列に接続されている。
【００３５】
＜第１実施形態の動作＞
次に、上述した構成による電源回路１００の動作について説明する。昇圧制御回路１２０は、本来的には、出力電圧Ｖｏｕｔに応じて昇圧回路１３０の昇圧倍数を無段階に制御するものであるが、便宜上、昇圧倍数をそれぞれ４倍、３倍、２倍、１倍とした場合の各動作について説明し、その後、昇圧倍数の無段階制御について説明することとする。
【００３６】
＜４倍昇圧＞
そこでまず、昇圧回路１３０の昇圧倍数が４倍である場合の動作について説明する。この場合、昇圧制御回路１２０は、図３のタイミングチャートで示されるように、制御信号ａ、ｂ、ｃ１、ｃ２、ｄをそれぞれ生成する。図で示されるように、制御信号ａは、制御信号ｂのパルス幅を狭めた信号である。また、制御信号ｃ１、ｃ２は、それぞれ制御信号ｂを反転させて１／２分周した信号である。さらに、制御信号ｄは、制御信号ｃ１またはｃ２を反転させて半周期分だけ遅延させた信号である。
【００３７】
さて、このような制御信号が昇圧回路１３０に供給された場合に、まず、図３の▲１▼で示される期間においては、すなわち、制御信号ａ、ｂ、ｄが「Ｈ」レベルであって、制御信号ｃ１、ｃ２が「Ｌ」レベルである期間においては、トランジスタＱ２、Ｑ４がオンとなる一方、他のトランジスタはすべてオフとなる。したがって、補助コンデンサＣ１にあっては、図４の▲１▼で示されるように、端子Ｃ１Ｈが入力電圧Ｖｉｎの供給ラインに接続されるとともに、端子Ｃ１Ｌが接地ラインに接続されるので、入力電圧Ｖｉｎで充電されることとなる。この後、一旦、トランジスタＱ２〜Ｑ８はすべてオフとなる。
【００３８】
次に、図３の▲２▼で示される期間では、すなわち、制御信号ｃ１、ｃ２、ｄが「Ｈ」レベルであって、制御信号ａ、ｂが「Ｌ」レベルである期間では、トランジスタＱ３、Ｑ６、Ｑ８がオンとなる一方、他のトランジスタはすべてオフとなる。このため、図４の▲２▼で示されるように、補助コンデンサＣ１の端子Ｃ１Ｌが入力電圧Ｖｉｎの供給ラインに接続されるとともに、端子Ｃ１Ｈが入力電圧Ｖｉｎの供給ラインから切り離されるので、端子Ｃ１Ｈの電位は、入力電圧Ｖｉｎを、補助コンデンサＣ１の出力電圧Ｖｉｎだけ高位側にオフセットさせた２Ｖｉｎとなる。一方、補助コンデンサＣ２にあっては、端子Ｃ２Ｈが端子Ｃ１Ｈに接続されるとともに、端子Ｃ２Ｌが接地ラインに接続されるので、両端子間の電位差である２Ｖｉｎで充電されることとなる。この後、一旦、トランジスタＱ２〜Ｑ８はすべてオフとなる。
【００３９】
そして、図３の▲３▼で示される期間では、すなわち、制御信号ａ、ｂ、ｃ１、ｃ２、ｄがすべて「Ｌ」レベルとなる期間では、トランジスタＱ３、Ｑ５、Ｑ７がオンとなる一方、他のトランジスタはすべてオフとなる。このため、図４の▲３▼で示されるように、補助コンデンサＣ１の端子Ｃ１Ｌが入力電圧Ｖｉｎの供給ラインに接続された状態で、端子Ｃ１Ｈと端子Ｃ２Ｌとが接続されるとともに、端子Ｃ２Ｈが出力電圧Ｖｏｕｔの出力ラインに接続される。したがって、端子Ｃ２Ｈの電位は、２Ｖｉｎである端子Ｃ１Ｈ（Ｃ２Ｌ）の電位を、補助コンデンサＣ２の出力電圧２Ｖｉｎだけ高位側にオフセットさせた４Ｖｉｎとなって、以降、出力コンデンサＣｏｕｔで平滑化されることとなる。なお、出力ラインに負荷が接続されていると、出力コンデンサＣｏｕｔの放電が進行するので、出力電圧Ｖｏｕｔは、トランジスタＱ５がオフしてからオンするまでの期間において、４Ｖｉｎから徐々に低下することになる。
【００４０】
このようにして▲１▼、▲２▼、▲３▼の期間を繰返し経ることによって、入力電圧Ｖｉｎが４倍に昇圧されて出力されることとなる。
【００４１】
＜３倍昇圧＞
次に、昇圧回路１３０の昇圧倍数が３倍である場合の動作について説明する。この場合、昇圧制御回路１２０は、図５のタイミングチャートで示される制御信号ａ、ｂ、ｃ１、ｃ２、ｄをそれぞれ生成する。ここで、制御信号ａ、ｂは、図に示されるように、４倍昇圧の場合と同じ信号である。また、制御信号ｃ１、ｃ２は、制御信号ａと同じ信号であり、同様に、制御信号ｄは、制御信号ｂと同じ信号である。
【００４２】
さて、このような制御信号が昇圧回路１３０に供給された場合に、まず、図５の▲１▼で示される期間においては、すなわち、制御信号ａ、ｂ、ｃ１、ｃ２、ｄがすべて「Ｈ」レベルである期間においては、トランジスタＱ２、Ｑ４、Ｑ６、Ｑ８がオンとなる一方、他のトランジスタはすべてオフとなる。このため、補助コンデンサＣ１、Ｃ２は、図６の▲１▼で示されるように、端子Ｃ１Ｈおよび端子Ｃ２Ｈが入力電圧Ｖｉｎの供給ラインに、端子Ｃ１Ｌおよび端子Ｃ２Ｌが接地ラインに、並列接続されるので、補助コンデンサＣ１、Ｃ２は、それぞれ入力電圧Ｖｉｎで充電されることとなる。この後、一旦、トランジスタＱ２〜Ｑ８はすべてオフとなる。
【００４３】
次に、図５の▲２▼で示される期間になると、すなわち、制御信号ａ、ｂ、ｃ、ｄ１、ｄ２がすべて「Ｌ」レベルになると、トランジスタＱ３、Ｑ５、Ｑ７がオンとなる一方、他のトランジスタはすべてオフとなる。このため、図６の▲２▼で示されるように、補助コンデンサＣ１の端子Ｃ１Ｌが入力電圧Ｖｉｎの供給ラインに接続されるので、端子Ｃ１Ｈの電位は、入力電圧Ｖｉｎを、補助コンデンサＣ１の出力電圧Ｖｉｎだけ高位側にオフセットさせた２Ｖｉｎとなる。さらに、この状態において、端子Ｃ１Ｈには、補助コンデンサＣ２の端子Ｃ２Ｌが接続されるとともに、端子Ｃ２Ｈが出力電圧Ｖｏｕｔの出力ラインに接続されるので、端子Ｃ２Ｈの電位は、２Ｖｉｎである端子Ｃ１Ｈ（Ｃ２Ｌ）の電位を、補助コンデンサＣ２の出力電圧Ｖｉｎだけ高位側にオフセットさせた３Ｖｉｎとなる。なお、出力ラインに負荷が接続されていると、出力コンデンサＣｏｕｔの放電が進行するので、出力電圧Ｖｏｕｔは、トランジスタＱ５がオフしてからオンするまでの期間において、３Ｖｉｎから徐々に低下することになる。
【００４４】
このようにして▲１▼、▲２▼の期間を繰返し経ることによって、入力電圧Ｖｉｎが３倍に昇圧されて出力されることとなる。
【００４５】
＜２倍昇圧＞
次に、昇圧回路１３０の昇圧倍数が２倍である場合の動作について説明する。この場合、昇圧制御回路１２０は、例えば、図７のタイミングチャートで示される制御信号ａ、ｂ、ｃ１、ｃ２、ｄをそれぞれ生成する。ここで、制御信号ａ、ｂは、図に示されるように、４倍および３倍昇圧の場合と同じ信号である。また、制御信号ｃ１は、制御信号ｂを反転させた信号であり、制御信号ｃ２は、常に「Ｌ」レベルの信号である。一方、制御信号ｄは、制御信号ｂと同じ信号である。
【００４６】
さて、このような制御信号が昇圧回路１３０に供給された場合に、まず、図７の▲１▼で示される期間においては、すなわち、制御信号ｃ１以外の制御信号ａ、ｂ、ｃ１、ｄが「Ｈ」レベルである期間においては、４倍昇圧の▲１▼の期間と同様に、トランジスタＱ２、Ｑ４がオンとなる一方、他のトランジスタはすべてオフとなるので、図８の▲１▼で示されるように、補助コンデンサＣ１は、電圧Ｖｉｎで充電されることとなる。この後、一旦、トランジスタＱ２〜Ｑ８はすべてオフとなる。
【００４７】
次に、図７の▲２▼で示される期間になると、すなわち、制御信号ｃ１が「Ｈ」レベルであって、制御信号ａ、ｂ、ｃ２、ｄが「Ｌ」レベルである期間になると、トランジスタＱ３、Ｑ５、Ｑ６、Ｑ７がオンとなる一方、他のトランジスタはすべてオフとなる。このため、図８の▲２▼で示されるように、補助コンデンサＣ１の端子Ｃ１Ｌが入力電圧Ｖｉｎの供給ラインに接続されるとともに、端子Ｃ１Ｈが出力電圧Ｖｏｕｔの出力ラインに接続されるので、出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎを、補助コンデンサＣ１の出力電圧Ｖｉｎだけ高位側にオフセットさせた２Ｖｉｎとなる。
【００４８】
なお、この期間において、端子Ｃ２Ｌおよび端子Ｃ２Ｈが短絡されるので、補助コンデンサＣ２は充電されない。また、出力ラインに負荷が接続されていると、出力コンデンサＣｏｕｔの放電が進行するので、出力電圧Ｖｏｕｔは、トランジスタＱ５がオフしてからオンするまでの期間において、２Ｖｉｎから徐々に低下することになる。
【００４９】
このようにして▲１▼、▲２▼の期間を繰返し経ることによって、入力電圧Ｖｉｎが２倍に昇圧されて出力されることとなる。
【００５０】
＜１倍昇圧＞
次に、昇圧回路１３０の昇圧倍数が１倍である場合の動作について説明する。この場合、昇圧制御回路１２０は、図９のタイミングチャートで示される制御信号ａ、ｂ、ｃ１、ｃ２、ｄをそれぞれ生成する。ここで、制御信号ａは、図に示されるように、４倍、３倍および２倍昇圧の場合と同様である。また、制御信号ｂは、常に「Ｈ」レベルの信号である。一方、制御信号ｃ１は、制御信号ａと同じ信号である。さらに、制御信号ｃ２は、常に「L」レベルの信号である。くわえて、制御信号ｄは、制御信号ａまたはｃ１を反転させた信号である。
【００５１】
さて、このような制御信号が昇圧回路１３０に供給された場合に、図９の▲１▼で示される期間においては、すなわち、制御信号ａ、ｂが「Ｈ」レベルとなり、制御信号ｄが「Ｌ」レベルである期間においては、トランジスタＱ２、Ｑ４、Ｑ５、Ｑ６、Ｑ７がオンとなる一方、他のトランジスタはすべてオフとなる。このため、入力電圧Ｖｉｎの供給ラインが出力ラインに接続されるので、入力電圧Ｖｉｎがそのまま出力電圧Ｖｏｕｔとなる。なお、この期間において、端子Ｃ２Ｌおよび端子Ｃ２Ｈが短絡されるので、補助コンデンサＣ２は充電されない。また、出力ラインに負荷が接続されていると、出力コンデンサＣｏｕｔの放電が進行するので、出力電圧Ｖｏｕｔは、トランジスタＱ５がオフしてからオンするまでの期間において、Ｖｉｎから徐々に低下することになる。
【００５２】
このようにして▲１▼の期間によって、入力電圧Ｖｉｎがそのまま出力電圧Ｖｏｕｔとして出力されることとなる。
【００５３】
＜４倍〜１倍の無段階昇圧＞
このように、本実施形態の昇圧回路では、まず、４倍、３倍、２倍、１倍の昇圧が可能であるが、昇圧倍数についてはこれにとどまらず、実際には、４倍から１倍までの間で無段階で昇圧可能である。すなわち、昇圧制御回路１２０が、異なる昇圧倍数の制御信号を時分割で供給し、その供給期間の割合を制御することで、昇圧倍数を、当該異なる倍数間の値に設定することが可能となる。
【００５４】
例えば、４倍昇圧時の制御信号と、３倍昇圧時の制御信号とを、それぞれ同じ期間だけ交互に供給すれば、出力コンデンサＣｏｕｔによって平滑化される出力電圧Ｖｏｕｔを、入力電圧Ｖｉｎの３．５倍として、実質的に昇圧倍数を３．５倍とすることが可能となる。また、例えば、４倍昇圧時の制御信号を２５％の期間で、３倍昇圧時の制御信号を７５％の期間で、それぞれ交互に供給すれば、実質的に昇圧倍数を３．２５倍とすることが可能となる。いずれの場合も、制御信号ａ、ｂは共通であるので、制御信号ｃ１（ｃ２）と制御信号ｄとを変化させるだけで良い。
【００５５】
ここで、本実施形態にあっては、上述のように、補助コンデンサＣ１、Ｃ２の接続を時分割で制御して、４Ｖｉｎ、３Ｖｉｎ、２Ｖｉｎ、Ｖｉｎという各電圧を得ているので、制御信号の供給期間の割合を制御するということは、各電圧を得るのに必要な接続形態を時分割で排他的に制御することにほかならない。
【００５６】
また、昇圧倍数を４倍〜３倍の間に設定する場合、用いる制御信号については、４倍昇圧時の制御信号と３倍昇圧時の制御信号との組み合わせのほか、４倍昇圧時の制御信号と２倍または１倍昇圧時の制御信号とを組み合わせても可能である。上述の３．５倍という昇圧倍数を例にとって説明すれば、４倍昇圧時の制御信号を７５％の期間で、２倍昇圧時の制御信号を２５％の期間で、それぞれ交互に供給すれば良く、また、４倍昇圧時の制御信号を８３．３％の期間で、１倍昇圧時の制御信号を１６．７％の期間で、それぞれ交互に供給すれば良い。
【００５７】
同様に、昇圧倍数を３倍〜２倍の間に設定する場合、用いる制御信号については、３倍昇圧時の制御信号と２倍昇圧時の制御信号との組み合わせのほか、４倍昇圧時の制御信号と２倍または１倍昇圧時の制御信号とを組み合わせや、さらに、３倍昇圧時の制御信号と１倍昇圧時の制御信号とを組み合わせでも可能である。同様に、昇圧倍数を２倍〜１倍の間に設定する場合、用いる制御信号については、２倍昇圧時の制御信号と１倍昇圧時の制御信号との組み合わせのほか、４倍または３倍昇圧時の制御信号と１倍昇圧時の制御信号とを組み合わせでも可能である。ただし、昇圧倍数差の大きな制御信号同士を組み合わせると、出力コンデンサＣｏｕｔが、電位差の大きな電圧同士を平滑化することになるので、出力電圧のリプルが大きくなる点に留意すべきである。
【００５８】
実際、このような制御は、出力電圧Ｖｏｕｔが目標となる電圧Ｖｒｅｆよりも絶対値でみて大きいのであれば、高倍昇圧時の制御信号の供給期間を低倍昇圧時の制御信号の供給期間よりも短くし、反対に、出力電圧Ｖｏｕｔが電圧Ｖｒｅｆよりも絶対値でみて小さいのであれば、高倍昇圧時の制御信号の供給期間を低倍昇圧時の制御信号の供給期間よりも長くするようにして行われる。これにより、出力電圧Ｖｏｕｔは、電圧Ｖｒｅｆで均衡して、ある一定の範囲に維持されることとなる。
【００５９】
したがって、このような制御によれば、昇圧回路自身によって出力電圧を一定化できるので、後段に定電圧回路を設けなくて済む、という利点がある。さらに、入力電圧Ｖｉｎが、例えば、時間経過とともに低下しても、出力電圧Ｖｏｕｔは、昇圧倍数を高めることによってＶｉｎ〜４Ｖｉｎの間で一定化されるので、その分、負荷の動作時間を拡大することが可能となる。
【００６０】
なお、ここでは、目標となる電圧Ｖｒｅｆと出力電圧Ｖｏｕｔと比較に応じて、各昇圧倍数時の制御信号を時分割で供給し、その供給期間の割合を制御する、というフィードバック制御で出力電圧Ｖｏｕｔを一定化したが、本発明は、これに限られない。例えば、昇圧制御回路１２０は、入力電圧Ｖｉｎとの比較に応じて、各昇圧倍数時の制御信号を時分割で供給し、その供給期間の割合を制御する、というフィードフォワード制御で出力電圧Ｖｏｕｔを一定化する構成として良い。
【００６１】
＜第２実施形態＞
次に、本発明の第２実施形態にかかる昇圧回路について説明する。上述した第１実施形態では昇圧倍数を４倍〜１倍としたものであったが、本実施形態では、１６倍としたものである。図１０は、本実施形態にかかる昇圧回路１３２の構成を示す回路図である。この図に示される昇圧回路１３２は、図１における昇圧回路１３０を置換して、電源回路１００として適用されるものであり、図に示されるように、この昇圧回路１３２は、第１実施形態にかかる昇圧回路１３０を基本回路として、補助コンデンサＣ３、Ｃ４を付加したものであり、詳細には次の通りである。
【００６２】
すなわち、補助コンデンサＣ２の端子Ｃ２Ｈは、第１に、制御信号ｆをゲート信号とするｐチャネル型トランジスタＱ１０を介して、補助コンデンサＣ３の一方の端子Ｃ３Ｌと、さらに、制御信号ｅをゲート信号とするｎチャネル型トランジスタＱ１１を介した接地ラインとに接続され、第２に、制御信号ｅをゲート信号とするｎチャネル型トランジスタＱ９を介して、補助コンデンサＣ３の他方の端子Ｃ３Ｈに接続されている。
【００６３】
さらに、補助コンデンサＣ３の端子Ｃ３Ｈは、第１に、制御信号ｇをゲート信号とするｐチャネル型トランジスタＱ１４を介して、補助コンデンサＣ４の一方の端子Ｃ４Ｌと、さらに、制御信号ｈ２をゲート信号とするｎチャネル型トランジスタＱ１５を介した接地ラインとに接続され、第２に、制御信号ｈ１をゲート信号とするｎチャネル型トランジスタＱ１３を介して、補助コンデンサＣ４の他方の端子Ｃ４Ｈと、さらに、制御信号ｇをゲート信号とするｐチャネル型トランジスタＱ１２を介した出力電圧Ｖｏｕｔの出力ラインとに接続されている。そして、出力コンデンサＣｏｕｔは、第１実施形態と同様に、出力電圧Ｖｏｕｔを平滑化するために、当該出力ラインおよび接地ラインの間に並列に接続されている。
【００６４】
このような構成において１６倍の昇圧を行う場合、昇圧制御回路１２０は、次の▲１▼〜▲５▼の期間に分けて制御信号を供給して、昇圧回路１３２における各トランジスタＱ２〜Ｑ１５のスイッチングを制御する。
【００６５】
すなわち、第１に、図１１の▲１▼で示されるように、昇圧制御回路１２０は、端子Ｃ１Ｈを入力電圧Ｖｉｎの供給ラインに接続するとともに、端子Ｃ１Ｌを接地ラインに接続する。これにより、補助コンデンサＣ１はＶｉｎで充電される。
【００６６】
第２に、同図の▲２▼で示されるように、昇圧制御回路１２０は、端子Ｃ１Ｌを入力電圧Ｖｉｎの供給ラインに接続し、端子Ｃ１Ｈを端子Ｃ２Ｈに接続し、さらに、端子Ｃ２Ｌを接地ラインに接続する。これにより、端子Ｃ１Ｈの電位は、入力電圧Ｖｉｎを補助コンデンサＣ１の出力電圧Ｖｉｎだけ高位側にオフセットした２Ｖｉｎとなる一方、補助コンデンサＣ２は２Ｖｉｎで充電される。
【００６７】
第３に、同図の▲３▼で示されるように、昇圧制御回路１２０は、端子Ｃ１Ｌを入力電圧Ｖｉｎの供給ラインに接続した状態で、端子Ｃ１Ｈを端子Ｃ２Ｌに接続し、端子Ｃ２Ｈを端子Ｃ３Ｈに接続し、さらに、端子Ｃ３Ｌを接地ラインに接続する。これにより、端子Ｃ２Ｈの電位は、端子Ｃ１Ｈ（Ｃ２Ｌ）の電位２Ｖｉｎを補助コンデンサＣ２の出力電圧２Ｖｉｎだけ高位側にオフセットした４Ｖｉｎとなる一方、補助コンデンサＣ３は４Ｖｉｎで充電される。
【００６８】
第４に、同図の▲４▼で示されるように、昇圧制御回路１２０は、端子Ｃ１Ｌを入力電圧Ｖｉｎの供給ラインに接続し、端子Ｃ１Ｈを端子Ｃ２Ｌに接続した状態で、端子Ｃ２Ｈを端子Ｃ３Ｌに接続し、端子Ｃ３Ｈを端子Ｃ４Ｈに接続し、さらに、端子Ｃ４Ｌを接地ラインに接続する。これにより、端子Ｃ３Ｈの電位は、端子Ｃ２Ｈ（Ｃ３Ｌ）の電位４Ｖｉｎを補助コンデンサＣ３の出力電圧４Ｖｉｎだけ高位側にオフセットした８Ｖｉｎとなる一方、補助コンデンサＣ４は８Ｖｉｎで充電される。
【００６９】
第５に、同図の▲５▼で示されるように、昇圧制御回路１２０は、端子Ｃ１Ｌを入力電圧Ｖｉｎの供給ラインに接続し、端子Ｃ１Ｈを端子Ｃ２Ｌに接続し、さらに、端子Ｃ２Ｈを端子Ｃ３Ｌに接続した状態で、端子Ｃ３Ｈを端子Ｃ４Ｌに接続し、端子Ｃ４Ｈを出力電圧Ｖｏｕｔの出力ラインに接続する。これにより、出力ラインの電位は、端子Ｃ３Ｈ（Ｃ４Ｌ）の電位８Ｖｉｎを補助コンデンサＣ４の出力電圧８Ｖｉｎだけ高位側にオフセットした１６Ｖｉｎとなる。このようして、４個の補助コンデンサＣ１〜Ｃ４によって１６倍の昇圧が可能となる。
【００７０】
さて、本実施形態では、第１実施形態の発展として、補助コンデンサＣ１〜Ｃ４をそれぞれ次のような電位で充電させることが可能である。
すなわち、補助コンデンサＣ１についてはＶｉｎで、補助コンデンサＣ２についてはＶｉｎまたは２Ｖｉｎで、補助コンデンサＣ３についてはＶｉｎ、２Ｖｉｎ、３Ｖｉｎまたは４Ｖｉｎで、それぞれ充電させることができ、さらに、補助コンデンサＣ４については、０、Ｖｉｎ、２Ｖｉｎ、……、７Ｖｉｎまたは８Ｖｉｎで充電させることができる。したがって、入力電圧Ｖｉｎが供給される供給ラインを、補助コンデンサＣ１〜Ｃ４を適宜組み合わせた出力電圧でオフセットすることによって、Ｖｉｎ、２Ｖｉｎ、３Ｖｉｎ、……、１６Ｖｉｎの出力電圧Ｖｏｕｔを得ることができる。
【００７１】
くわえて、昇圧制御回路１２０が、各昇圧倍数を規定する制御信号を時分割で供給し、その供給期間の割合を制御することによって、昇圧倍数を１６倍〜１倍の間で無段階で制御することが可能となるとともに、出力電圧Ｖｏｕｔと目標となる電圧Ｖｒｅｆとの比較結果にしたがって供給期間の割合を制御することによって、出力電圧Ｖｏｕｔを、１６Ｖｉｎ〜Ｖｉｎの間で一定化させることも可能となる。
【００７２】
さらに、本発明にあっては、第１および第２実施形態を拡張することによって、すなわち、同様に補助コンデンサを追加構成することによって、３２倍、６４倍、……、２<SUP>n</SUP>倍で入力電圧Ｖｉｎを昇圧することが可能となる。この際、昇圧に必要な補助コンデンサの個数はｎ個で済むので、構成の簡易化を図ることが可能となる。さらに、昇圧倍数を２<SUP>n</SUP>倍〜１倍で無段階で、さらに、この間の電圧で出力電圧Ｖｏｕｔを一定化することも可能となる。
【００７３】
また、上述した第１および第２実施形態にあっては、充電を行うとともに、オフセットする構成において、補助コンデンサを用いたが、本発明にあっては、これに限られることがなく、例えば、二次電池を用いても良い。
【００７４】
さらに、第１および第２実施形態にあっては、入力電圧Ｖｉｎが基準電位に対して正側とし、オフセットの方向を同じく正極側とした正電源の場合について説明したが、これに限られず、入力電圧を基準電位に対して負側とし、オフセットの方向を負側とした負電源の場合にも適用可能である。
【００７５】
くわえて、第１および第２実施形態にあっては、補助コンデンサの接続や切り替えをトランジスタで行う構成としたが、アナログスイッチやトランスミッションゲートなどの各種スイッチで行う構成としても良い。
【００７６】
＜電源回路を用いた電子機器＞
次に、第１実施形態の昇圧回路１３０や第２実施形態の昇圧回路１３２、さらに、これらを拡張した昇圧回路は、例えば、液晶表示装置の各部に電源を供給する電源回路として適用することが可能である。図１２は、この液晶表示装置の電気的構成を示したブロック図である。この図に示されるように、液晶表示パネル２００では、ｉ本のデータ線X1〜Xiとj本の走査線Y1〜Yjとの各交点において液晶素子２０２が形成されており、各液晶素子２０２は、液晶表示要素（液晶層）２０４と薄膜ダイオード（Thin Film Diode：以下、「ＴＦＤ」と称する）素子２０６とが直列に接続された構成となっている。
【００７７】
そして、各走査線Y1〜Yjは走査信号駆動回路２１０によって、また、各データ線X1〜Xiはデータ信号駆動回路２２０によって、それぞれ駆動される。さらに、走査信号駆動回路２１０およびデータ信号駆動回路２２０は、駆動制御回路２３０によって制御される。なお、この図では、ＴＦＤ素子２０６が走査線の側に接続され、液晶層２０４がデータ線の側に接続されているが、これとは逆に、ＴＦＤ素子２０６をデータ線の側に、液晶層２０４を走査線の側に設ける構成でもよい。
【００７８】
さて、電源回路１００は、走査信号駆動回路２１０で用いられる各種選択電圧や、データ信号駆動回路２２０で用いられるデータ信号の電圧、駆動制御回路２３０で用いられる電圧などの各種出力電圧を、入力電圧Ｖｉｎの昇圧倍数を制御して出力するものであり、上述した昇圧回路１３０を適用したものである。
【００７９】
このような電源回路１００を用いると、オンさせる画素が増加するなどして、負荷が大きくなる場合であっても、出力電圧が一定の範囲内での変動に抑えられるので、表示品質の低下が防止されることとなる。さらに、入力電圧Ｖｉｎが時間とともに低下しても、出力電圧は、一定の範囲内での変動に抑えられるので、動作時間の長期化も図られる。
【００８０】
なお、液晶表示装置としては、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を用いたアクティブマトリクス方式や、ＴＦＤやＴＦＴなどのスイッチング素子を用いないパッシブマトリクス方式など種々のものを採用できる。さらに、液晶表示装置に限られず、ＥＬ（electroluminescence）層を被覆した絶縁層に行電極・列電極に形成したＥＬ表示装置の電源回路にも適用可能である。さらに、表示装置に限られず、プロジェクタや、パーソナルコンピュータ、ページャ、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、POS端末、タッチパネルを備えた装置等などが電子機器に適用可能である。
【００８１】
【発明の効果】
以上説明したように本発明によれば、２<SUP>n</SUP>倍に昇圧するのに必要な蓄電素子がｎ個で済むので、構成の簡易化が図られるとともに、昇圧倍数を比較的自由に制御することが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態にかかる昇圧回路を適用した電源回路の構成を示すブロック図である。
【図２】 同昇圧回路の構成を示す回路図である。
【図３】 同昇圧回路において、４倍昇圧時における制御信号を示すタイミングチャートである。
【図４】 同昇圧回路における４倍昇圧時の動作説明図である。
【図５】 同昇圧回路において、３倍昇圧時における制御信号を示すタイミングチャートである。
【図６】 同昇圧回路における３倍昇圧時の動作説明図である。
【図７】 同昇圧回路において、２倍昇圧時における制御信号を示すタイミングチャートである。
【図８】 同昇圧回路における２倍昇圧時の動作説明図である。
【図９】 同昇圧回路において、等倍昇圧時における制御信号を示すタイミングチャートである。
【図１０】 本発明の第２実施形態にかかる昇圧回路の構成を示す回路図である。
【図１１】 同昇圧回路における１６倍昇圧時の動作説明図である。
【図１２】 実施形態にかかる昇圧回路を電源回路として適用した液晶表示装置の電気的構成を示すブロック図である。
【図１３】 従来の昇圧回路の構成を示す回路図である。
【図１４】 同昇圧回路において、４倍昇圧時における制御信号を示すタイミングチャートである。
【図１５】 同昇圧回路において４倍昇圧時の動作説明図である。
【図１６】 従来の昇圧回路における１６倍昇圧時の動作説明図である。
【符号の説明】
１００……電源回路
１１０……電圧検出回路
１２０……昇圧制御回路
Ｃ１〜Ｃ４……補助コンデンサ
Ｃｏｕｔ……出力コンデンサ
Ｑ２〜Ｑ１５……トランジスタ
Claims (7)
- 第１の蓄電素子と、
第２の蓄電素子と、
前記第１の蓄電素子の一方の端子と所定の電位を有する第１のラインとの間に
接続される第１の接続手段と、
前記第１の蓄電素子の他方の端子と前記第１のラインとは異なる電位を有する第２のラインとの間に接続される第２の接続手段と、
前記第１の蓄電素子の一方の端子と前記第２のラインとの間に接続される第３の接続手段と、
前記第２の蓄電素子の一方の端子と前記第１の蓄電素子の他方の端子の間に接続される第４の接続手段と、
前記第２の蓄電素子の他方の端子と前記第１の蓄電素子の他方の端子との間に接続される第５の接続手段と、
前記第２の蓄電素子の一方の端子と前記第１のラインとの間に接続される第６の接続手段と、
出力ラインと前記第２の蓄電素子の他方の端子との間に接続される第７の接続手段とを有し、
前記第１乃至第７の接続手段は、
第１の過程において、第１の蓄電素子における一方の端子を、所定の電位を有する第１のラインに接続するとともに、前記第１の蓄電素子における他方の端子を、前記第１のラインとは異なる電位を有する第２のラインに接続するよう制御され、
第２の過程において、第２の蓄電素子における一方の端子を前記第１のラインに接続するとともに、前記第１の蓄電素子における一方の端子を前記第２のラインに切り替え、かつ、前記第１の蓄電素子における他方の端子を前記第２の蓄電素子における他方の端子に切り替えて接続するよう制御され、
前記第２の過程と排他的に行われる第３の過程において、前記第２の蓄電素子における一方の端子を前記第１のラインに接続するとともに、他方の端子を前奇第２のラインに接続するよう制御され、
第４の過程において、前記第２の蓄電素子における一方の端子を前記第１の蓄電素子における他方の端子に切り替えるとともに、前記第２の蓄電素子における他方の端子を出力ラインに切り替えて接続するよう制御され、
前記第２の過程を含む昇圧動作と、前記第３の過程を含む昇圧動作を時分割で行うよう制御されるとともに、前記第２の過程を含む昇圧動作の期間と前記第３の過程を含む昇圧動作の期間とのそれぞれの期間の割合が制御されることで、昇圧倍数が可変であることを特徴とする電源回路。 - 前記第２のラインの電位または前記出力ラインに基づく電位が所定の値より絶対値でみて小さい場合に、前記第２の過程による前記第２の蓄電素子の接続期間を、前記第３の過程による前記第２の蓄電素子の接続期間よりも長くなるように制御されることを特徴とする請求項１記載の電源回路。
- 第２及び第３の過程と排他的に行われ、前記第１の蓄電素子における一方の端子が前記第２のラインに接続された状態で、前記第１の蓄電素子における他方の端子を前記出力ラインに接続する第５の過程を有し、
前記第２または第３の過程を含む昇圧動作と、前記第５の過程を含む昇圧動作を時分割で行うよう制御されることを特徴とする請求項１または２記載の電源回路。 - 前記第２のラインの電位または前記出力ラインに基づく電位が所定の値より絶対値でみて小さい場合に、前記第２または第３の過程による前記第２の蓄電素子の接続期間を、前記第５の過程の接続期間よりも長くなるように制御されることを特徴とする請求項３記載の電源回路。
- 前記第２のラインを前記出力ラインに接続する第６の過程を有し、
前記第２、第３、または第５の過程を含む昇圧動作と、前記第６の過程による昇圧動作を時分割で行うよう制御されることを特徴とする請求項１または３記載の電源回路。 - 前記第２のラインの電位または前記出力ラインに基づく電位が所定の値より絶対値でみて小さい場合に、前記第２または第３の過程による前記第２の蓄電素子の接続期間あるいは前記第５の過程による接続期間を、前記第６の過程の接続期間よりも長くなるように制御されることを特徴とする請求項５記載の電源回路。
- 請求項１乃至６いずれか記載の電源回路を有することを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000066564A JP3702741B2 (ja) | 1999-03-11 | 2000-03-10 | 電源回路および液晶表示装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06521799A JP3316468B2 (ja) | 1999-03-11 | 1999-03-11 | 昇圧回路、昇圧方法および電子機器 |
| JP2000066564A JP3702741B2 (ja) | 1999-03-11 | 2000-03-10 | 電源回路および液晶表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06521799A Division JP3316468B2 (ja) | 1999-03-11 | 1999-03-11 | 昇圧回路、昇圧方法および電子機器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000316274A JP2000316274A (ja) | 2000-11-14 |
| JP2000316274A5 JP2000316274A5 (ja) | 2004-08-05 |
| JP3702741B2 true JP3702741B2 (ja) | 2005-10-05 |
Family
ID=18585908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000066564A Expired - Lifetime JP3702741B2 (ja) | 1999-03-11 | 2000-03-10 | 電源回路および液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3702741B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW529003B (en) * | 2000-12-06 | 2003-04-21 | Sony Corp | Power voltage conversion circuit and its control method, display device and portable terminal apparatus |
| KR102119695B1 (ko) * | 2013-11-29 | 2020-06-05 | 엘지디스플레이 주식회사 | 게이트 드라이버를 포함하는 디스플레이 장치 |
-
2000
- 2000-03-10 JP JP2000066564A patent/JP3702741B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000316274A (ja) | 2000-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3316468B2 (ja) | 昇圧回路、昇圧方法および電子機器 | |
| US6960955B2 (en) | Charge pump-type booster circuit | |
| US6717458B1 (en) | Method and apparatus for a DC-DC charge pump voltage converter-regulator circuit | |
| EP2095494B1 (en) | Charge pump circuit and methods of operation thereof | |
| US5635776A (en) | Charge pump voltage converter | |
| JP3675454B2 (ja) | 昇圧回路、半導体装置及び表示装置 | |
| WO2006043479A1 (ja) | スイッチング電源装置およびそれを用いた電子機器 | |
| US7072193B2 (en) | Integrated charge pump DC/DC conversion circuits using thin film transistors | |
| US8665255B2 (en) | Power supply circuit and display device including the same | |
| KR20080036607A (ko) | 차지 펌프 회로, ｌｃｄ 드라이버 ｉｃ, 및 전자 기기 | |
| JPH10319368A (ja) | 表示パネルの駆動装置 | |
| JP2000166220A (ja) | 電源回路それを用いた表示装置及び電子機器 | |
| US20070063762A1 (en) | Semiconductor device with charge pump booster circuit | |
| US20050012542A1 (en) | Power supply | |
| US10152937B2 (en) | Semiconductor device, power supply circuit, and liquid crystal display device | |
| JP3675455B2 (ja) | 昇圧回路、半導体装置及び表示装置 | |
| JP3702741B2 (ja) | 電源回路および液晶表示装置 | |
| US7088356B2 (en) | Power source circuit | |
| US7538763B2 (en) | Semiconductor device and display device | |
| JP5178232B2 (ja) | 電源回路 | |
| US8350840B2 (en) | Switching circuit, DC-DC converter and display driver integrated circuit including the same | |
| JPH07194098A (ja) | 昇圧回路及び昇圧回路用コントローラ | |
| US20220416661A1 (en) | Simbo buck-boost inverting converter and control method thereof | |
| JP2001188500A (ja) | 電源装置 | |
| JP2006166581A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050527 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050711 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080729 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100729 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120729 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120729 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130729 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |