JPH0624787Y2 - 切替回路 - Google Patents
切替回路Info
- Publication number
- JPH0624787Y2 JPH0624787Y2 JP13570287U JP13570287U JPH0624787Y2 JP H0624787 Y2 JPH0624787 Y2 JP H0624787Y2 JP 13570287 U JP13570287 U JP 13570287U JP 13570287 U JP13570287 U JP 13570287U JP H0624787 Y2 JPH0624787 Y2 JP H0624787Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference power
- output
- power supply
- switching signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は切替回路に関し、特に所定の基準電源を内蔵す
る大規模集積回路において、前記大規模集積回路内にお
ける基準電源の供給を切替えるための切替回路に関す
る。
る大規模集積回路において、前記大規模集積回路内にお
ける基準電源の供給を切替えるための切替回路に関す
る。
一般に、基準電源を内蔵する大規模集積回路（以下、Ｌ
ＳＩと略称する）においては、ＬＳＩの各部の特性試験
を行う場合には、前記基準電源による電源供給を切離
し、所定の切替信号を介して作動する切替回路を用い
て、所定の外部基準電源による電源供給に切替えること
が行われている。
ＳＩと略称する）においては、ＬＳＩの各部の特性試験
を行う場合には、前記基準電源による電源供給を切離
し、所定の切替信号を介して作動する切替回路を用い
て、所定の外部基準電源による電源供給に切替えること
が行われている。
第２図に示されるのは従来の切替回路のブロック図で、
基準電源２に対応して切替回路として作用するトランス
ファスイッチ１が設けられている。通常は、トランスフ
ァスイッチ１は第２図に示される接点状態に設定されて
おり、基準電源２の電源出力が、基準電源出力１０２と
してＬＳＩ内部のＡ−Ｄ変換器等に供給されている。Ｌ
ＳＩ内部の各部の特性試験が行われる時には、基準電源
２を切離して外部電源に切替えるための切替信号１０１
がトランスファスイッチ１に入力され、トランスファス
イッチ１の接点が切替えられて、前記外部基準電源から
の電源入力１０３が、トランスファスイッチ１を経由し
て基準電源出力１０２としてＬＳＩ内部に供給される。
基準電源２に対応して切替回路として作用するトランス
ファスイッチ１が設けられている。通常は、トランスフ
ァスイッチ１は第２図に示される接点状態に設定されて
おり、基準電源２の電源出力が、基準電源出力１０２と
してＬＳＩ内部のＡ−Ｄ変換器等に供給されている。Ｌ
ＳＩ内部の各部の特性試験が行われる時には、基準電源
２を切離して外部電源に切替えるための切替信号１０１
がトランスファスイッチ１に入力され、トランスファス
イッチ１の接点が切替えられて、前記外部基準電源から
の電源入力１０３が、トランスファスイッチ１を経由し
て基準電源出力１０２としてＬＳＩ内部に供給される。
上述した従来の切替回路においては、基準電源２を切離
して外部基準電源に切替えるために、切替信号入力用の
端子に加えて外部電源を入力するための端子も必要とす
るため、外部接続端子数制限のあるＬＳＩにおいては、
信号入出力用の外部接続端子の設定に著しい制約を受け
るという欠点がある。
して外部基準電源に切替えるために、切替信号入力用の
端子に加えて外部電源を入力するための端子も必要とす
るため、外部接続端子数制限のあるＬＳＩにおいては、
信号入出力用の外部接続端子の設定に著しい制約を受け
るという欠点がある。
本考案の切替回路は、基準電源を内蔵する大規模集積回
路の試験時に、所定の切替信号を介して前記基準電源を
切離すために用いられる切替回路において、前記切替信
号の電圧を分圧して出力する分圧回路と、前記基準電源
の出力電圧と前記分圧回路の出力電圧とを入力して、前
記切替信号の制御作用を介して前記二つの出力電圧の内
のいずれか一方の出力電圧を選択して出力するトランス
ファスイッチと、を備えて構成される。
路の試験時に、所定の切替信号を介して前記基準電源を
切離すために用いられる切替回路において、前記切替信
号の電圧を分圧して出力する分圧回路と、前記基準電源
の出力電圧と前記分圧回路の出力電圧とを入力して、前
記切替信号の制御作用を介して前記二つの出力電圧の内
のいずれか一方の出力電圧を選択して出力するトランス
ファスイッチと、を備えて構成される。
次に、本考案について図面を参照して説明する。
第１図は本考案の一実施例のブロック図である。第１図
に示されるように、本実施例は、基準電源２に対応して
ＰチャネルＭＯＳトランジスタ４およびＮチャネルＭＯ
Ｓトランジスタ５を含むトランスファスイッチ１と、分
圧回路３と、を備えている。
に示されるように、本実施例は、基準電源２に対応して
ＰチャネルＭＯＳトランジスタ４およびＮチャネルＭＯ
Ｓトランジスタ５を含むトランスファスイッチ１と、分
圧回路３と、を備えている。
第１図において、切替信号１０１が“Ｌ”レベルの時に
は、トランスファスイッチ１を形成するＰチャネルＭＯ
Ｓトランジスタ４はオンとなり、ＮチャネルＭＯＳトラ
ンジスタ５はオフとなる。従って、この場合には、基準
電源２の出力電圧が基準電圧出力１０２として出力さ
れ、ＬＳＩ内部のＡ−Ｄ変換器等に供給される。また、
切替信号１０１が“Ｈ”レベルの時には、ＰチャネルＭ
ＯＳトランジスタ４はオフとなり、ＮチャネルＭＯＳト
ランジスタ５はオンとなるため、分圧回路３から送られ
てくる電圧がＮチャネルＭＯＳトランジスタ５を経由し
て基準電圧出力１０２として出力され、ＬＳＩ内部のＡ
−Ｄ変換器等に供給される。この場合、分圧回路３の出
力電圧は、“Ｈ”レベルの切替信号１０１の電圧が分圧
回路３において分圧されて生成される。切替信号１０１
の“Ｈ”レベルにおける電圧値は、例えば５ボルト程度
の値であり、対応する基準電圧出力１０２は１．２ボル
トである。
は、トランスファスイッチ１を形成するＰチャネルＭＯ
Ｓトランジスタ４はオンとなり、ＮチャネルＭＯＳトラ
ンジスタ５はオフとなる。従って、この場合には、基準
電源２の出力電圧が基準電圧出力１０２として出力さ
れ、ＬＳＩ内部のＡ−Ｄ変換器等に供給される。また、
切替信号１０１が“Ｈ”レベルの時には、ＰチャネルＭ
ＯＳトランジスタ４はオフとなり、ＮチャネルＭＯＳト
ランジスタ５はオンとなるため、分圧回路３から送られ
てくる電圧がＮチャネルＭＯＳトランジスタ５を経由し
て基準電圧出力１０２として出力され、ＬＳＩ内部のＡ
−Ｄ変換器等に供給される。この場合、分圧回路３の出
力電圧は、“Ｈ”レベルの切替信号１０１の電圧が分圧
回路３において分圧されて生成される。切替信号１０１
の“Ｈ”レベルにおける電圧値は、例えば５ボルト程度
の値であり、対応する基準電圧出力１０２は１．２ボル
トである。
以上説明したように、本考案は、切替信号の電圧を分圧
して外部基準電圧入力の代替として用いることにより、
外部接続端子数を削減することができるという効果があ
る。
して外部基準電圧入力の代替として用いることにより、
外部接続端子数を削減することができるという効果があ
る。
第１図は本考案の一実施例のブロック図、第２図は、従
来の切替回路のブロック図である。 図において、１……トランスファスイッチ、２……基準
電源、３……分圧回路、４……ＰチャネルＭＯＳトラン
ジスタ、５……ＮチャネルＭＯＳトランジスタ。
来の切替回路のブロック図である。 図において、１……トランスファスイッチ、２……基準
電源、３……分圧回路、４……ＰチャネルＭＯＳトラン
ジスタ、５……ＮチャネルＭＯＳトランジスタ。
Claims (1)
- 【請求項１】基準電源を内蔵する大規模集積回路の試験
時に、所定の切替信号を介して前記基準電源を切離すた
めに用いられる切替回路において、前記切替信号の電圧
を分圧して出力する分圧回路と、前記基準電源の出力電
圧と前記分圧回路の出力電圧とを入力して、前記切替信
号の制御作用を介して前記二つの出力電圧の内のいずれ
か一方の出力電圧を選択して出力するトランスファスイ
ッチと、を備えることを特徴とする切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13570287U JPH0624787Y2 (ja) | 1987-09-04 | 1987-09-04 | 切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13570287U JPH0624787Y2 (ja) | 1987-09-04 | 1987-09-04 | 切替回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6440071U JPS6440071U (ja) | 1989-03-09 |
| JPH0624787Y2 true JPH0624787Y2 (ja) | 1994-06-29 |
Family
ID=31395566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13570287U Expired - Lifetime JPH0624787Y2 (ja) | 1987-09-04 | 1987-09-04 | 切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0624787Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4042627B2 (ja) * | 2003-05-20 | 2008-02-06 | ソニー株式会社 | 電源電圧変換回路およびその制御方法、ならびに表示装置および携帯端末 |
| JP5153844B2 (ja) * | 2010-09-24 | 2013-02-27 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
-
1987
- 1987-09-04 JP JP13570287U patent/JPH0624787Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6440071U (ja) | 1989-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5467009A (en) | Voltage regulator with multiple fixed plus user-selected outputs | |
| US5006732A (en) | Semiconductor circuit having buffer function | |
| KR940027316A (ko) | 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로 | |
| US7250793B2 (en) | Low voltage differential signaling driving apparatus | |
| JPH0624787Y2 (ja) | 切替回路 | |
| JP2679495B2 (ja) | 半導体回路 | |
| JP2001127615A (ja) | 分割レベル論理回路 | |
| JPS62145906A (ja) | 増幅回路 | |
| JPH0955470A (ja) | 半導体回路及び半導体回路装置 | |
| JPS6229316A (ja) | ３ステ−ト回路 | |
| JPH0355912A (ja) | ヒステリシス回路 | |
| JPS596628A (ja) | トライステ−ト論理回路 | |
| JPS6342747Y2 (ja) | ||
| JPH0864707A (ja) | バイポーラｃｍｏｓ複合論理回路 | |
| KR960007668Y1 (ko) | 논리곱 부정회로 | |
| JPS63124616A (ja) | マルチプレクサ | |
| KR100272481B1 (ko) | 감소된트랜지스터수로이루어진프로그램가능한버퍼회로 | |
| JPS6038054B2 (ja) | 排他的論理和回路 | |
| JP2751387B2 (ja) | Ｅｃｌ回路の入力回路 | |
| JPH03192818A (ja) | 入力バッファ回路 | |
| JPH0377537B2 (ja) | ||
| JPS5967705A (ja) | Ｍｏｓｆｅｔ演算増幅器 | |
| JPH02112032U (ja) | ||
| JPH0282715A (ja) | 出力バッファ回路 | |
| JPH01164060A (ja) | 半導体装置 |