JP4075830B2 - 電源回路並びにそれを用いたドライバｉｃ、液晶表示装置及び電子機器 - Google Patents

電源回路並びにそれを用いたドライバｉｃ、液晶表示装置及び電子機器 Download PDF

Info

Publication number
JP4075830B2
JP4075830B2 JP2004070988A JP2004070988A JP4075830B2 JP 4075830 B2 JP4075830 B2 JP 4075830B2 JP 2004070988 A JP2004070988 A JP 2004070988A JP 2004070988 A JP2004070988 A JP 2004070988A JP 4075830 B2 JP4075830 B2 JP 4075830B2
Authority
JP
Japan
Prior art keywords
power supply
potential
circuit
well
supply circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004070988A
Other languages
English (en)
Other versions
JP2005261129A (ja
Inventor
秀彦 矢島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004070988A priority Critical patent/JP4075830B2/ja
Priority to US11/063,437 priority patent/US20050200622A1/en
Priority to CNB2005100537845A priority patent/CN100481195C/zh
Publication of JP2005261129A publication Critical patent/JP2005261129A/ja
Application granted granted Critical
Publication of JP4075830B2 publication Critical patent/JP4075830B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Dc-Dc Converters (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は、例えば４０〜６０Ｖほどの大電圧を生成する電源回路、並びにそれを用いたドライバＩＣ、液晶表示装置及び電子機器に関する。
近年の携帯電話機、携帯情報端末またはゲーム装置などの電子機器には、表示装置及び表示駆動のために用いられる電源回路が組み込まれている。
このような表示装置を駆動するために用いられる電源回路では、電池から供給される電源電圧よりも高い電圧を生成している。
一例として、アクティブマトリクス型液晶装置のスイッチング素子として、薄膜ダイオード（ＴＦＤ）例えば金属層−絶縁層−金属層（ＭＩＭ）を用いる場合、その薄膜ダイオードに接続される走査線には４０〜６０Ｖ程の大きな電圧を供給する必要がある。
特許文献１には、薄膜トランジスタ（ＴＦＴ）を画素スイッチとして有するアクティブマトリクス型液晶表示装置の電源回路が開示されている。この電源回路は、データ線（ソース線）ドライバＩＣに内蔵され、走査線（ゲート線）ドライバＩＣに対して、０〜１６の電圧を供給している。さらに、データ線及び信号線ドライバＩＣの外部に電圧変換回路を設ける必要がある。この電圧変換回路は、電源回路からの電圧に基づいて−１５〜０Ｖの負極性電位を生成する負電源生成回路を含んでいる。走査線（ゲート線）ドライバＩＣには、電圧変換回路からの負極性電位も供給され、結果としてほぼ３０Ｖ（−１５〜＋１６Ｖ）の電圧が供給されている。
特開２００３−２２０６２号公報
特許文献１の電圧変換回路は、ドライバＩＣの外部に設けられるもので、生成電圧も３０Ｖ程度であった。よって、この電圧変換回路は、上述した薄膜ダイオード（ＴＦＤ）を画素スイッチとするアクティブマトリクス型液晶表示装置の電源回路として使用できない。生成電圧を６０Ｖ程度もの大電圧とすると、特許文献１に記載のチャージポンプを用いた場合には、昇圧段数が増え、回路規模が増大してしまう。
いずれにしろ、６０Ｖ程度の大電圧を生成する電源回路をＩＣ化することは極めて困難であった。ＩＣ化のために半導体基板に高電圧（ＨＶ）型トリプルウェル構造を採用したとしても、高耐圧ウェルの形成が極めて困難であるし、たとえ可能であったとしてもプロセスコストが増大してしまう。
そこで、本発明の目的とするところは、大電圧を生成しながらも、プロセスコストを低減しながらＩＣ化に適した電源回路を提供することにあり、さらにはその電源回路を用いたドライバＩＣ、液晶表示装置及び電子機器を提供することにある。
本発明の一態様に係る電源回路は、降圧回路と、その後段の昇圧回路とを有する。降圧回路は、第１及び第２の電位を供給する第１及び第２の電源線に接続され、前記第１の電位を基準として、前記第１の電位と前記第２の電位との差に基づいて降圧した負極性の第３の電位を、第３の電源線に供給する。昇圧回路は、前記第１〜第３の電源線に接続され、前記第２の電位を基準として、前記第１の電位と前記第３の電位との差に基づいて昇圧した正極性の第４の電位を、第４の電源線に供給する。そして、降圧回路をスイッチングレギュレータにて構成した。
本発明の一態様によれば、降圧回路が、供給された第１，第２の電位との差に基づいて、第１の電位を基準として降圧された負極性となる第３の電位を生成する。昇圧回路には、降圧回路にて生成された第３の電位と、第１及び第２の電位とが供給される。昇圧回路は、第１の電位と第３の電位との差に基づいて、第２の電位を基準として昇圧された第４の電位を生成する。よって、この電源回路にて、正極性の第４の電位と、負極性の第３の電位との電位差である大電圧が生成される。降圧回路をスイッチングレギュレータにて構成することで、降圧回路を多段チャージポンプにて構成した場合と比較して、キャパシタ部品の点数が減少するため、電源回路をＩＣ内蔵とした場合の外付け部品の数が減少し、ＩＣ化が低コストにて実現できる。また、多段チャージポンプよりもスイッチング素子の数も減少するので、消費電流を低減できる。
本発明の一態様では、前記スイッチングレギュレータは、前記第１の電源線に一端が接続されたインダクタ素子と、カソードが前記インダクタ素子の他端に接続され、アノードが前記第３の電源線に接続されたダイオードと、前記インダクタ素子と前記ダイオードとの間のノードと、前記第２の電源線とに接続され、クロック信号に基づいてオン・オフ制御される第１のスイッチング素子と、前記第１及び第３の電源線間にて、前記インダクタ素子及び前記ダイオードと並列接続された第１のキャパシタとを有することができる。
このスイッチングレギュレータでは、第１のスイッチング素子がオンすると、インダクタ素子に電流が流れて誘起起電力を生ずるためのエネルギー（電荷）がインダクタ素子に蓄えられる。第１のスイッチング素子がオフすると、第１及び第２の電位の差の電圧に基づいてインダクタ素子に蓄えられた電荷が、第１の電源線を介して第１のキャパシタに移動する。こうして、第１のキャパシタの第３の電源線側の端子に、第１の電位を基準とした負極性の第３の電位が生成される。また、ダイオードの存在によってインダクタ素子には逆電流は流れず、第３の電源線に負極性となる第３の電位が維持される。
本発明の一態様では、前記第１のスイッチング素子は、トリプルウェル構造を持つＰ型半導体基板に形成されたＰ型トランジスタとすることができる。Ｐ型半導体基板の最深部の第１層ウェルが高耐圧Ｎ型ウェルであり、前記第１層ウェル内に形成される第２層ウェルが低耐圧Ｎ型ウェルであり、前記第２層ウェル内に前記Ｐ型トランジスタのソース、ドレイン用のロジックウェルが形成される。
第２層ウェルを低耐圧ウェルとすることができるので、低電圧（ＬＶ）型トリプルウェル構造となり、高電圧（ＨＶ）型トリプルウェル構造と比較してプロセスコストが安価となり、素子のレイアウト面積も縮小するのでＩＣ化に適している。
前記低耐圧Ｎ型ウェル内にはＮ型コンタクトをさらに設けることができる。そして、前記ソース用の前記ロジックウェルと前記Ｎ型コンタクトとに、前記第２の電源線を接続することができる。
前記Ｐ型半導体基板は、前記高耐圧Ｎ型ウェルに隣接して設けられた高耐圧Ｐ型ウェルと、前記高耐圧Ｐ型ウェル内に配置されたＮ型ウェルとを有することができる。この場合、前記高耐圧Ｐ型ウェルと前記Ｎ型ウェルとのＰＮ接合により前記ダイオードを形成することができる。なお、ダイオードは半導体基板外に設けても良い。
前記高耐圧Ｐ型ウェル内にＰ型コンタクトがさらに設けられ、前記Ｐ型コンタクトに前記第３の電源線を接続することができる。さらに、前記Ｎ型ウェルは、前記ドレイン用の前記ロジックウェルと配線により接続される。
こうして、Ｐ型半導体基板上にて第１のスイッチング素子とダイオードとを形成することができる。このとき、第２層ウェル（低耐圧Ｎ型ウェル）は第２の電位とされ、高耐圧Ｐ型ウェル及びＰ型半導体基板は負極性となる第３の電位に設定されるが、第２層ウェルとＰ型半導体基板との間、及び第２層ウェルと高耐圧Ｐ型ウェルとの間には、第１層ウェル（高耐圧Ｎ型ウェル）が存在する。よって、第１層及び第２層ウェル間には高電圧は印加されず、第２層ウェルを低耐圧型とすることができる。
本発明の一態様では、前記昇圧回路はチャージポンプにて構成することができる。このチャージポンプは、前記第１及び第４の電源線間に直列接続され、相補的に駆動される第２及び第３のスイッチング素子と、前記第２及び第３の電源線間に直列接続され、相補的に駆動される第４及び第５のスイッチング素子と、前記第２及び第３のスイッチング素子間のノードと、前記第４及び第５のスイッチング素子間のノードとに接続された第２のキャパシタと、前記第３及び第４の電源線間に接続された第３のキャパシタとを有することができる。
第３及び第５のスイッチング素子がオンすると、第２のキャパシタに第１及び第３の電位の差に基づく電荷が蓄えられる。次に、第２及び第４のスイッチング素子がオンすると、第２のキャパシタの一端が第２の電位にシフトされるので、第２のキャパシタの他端、すなわち第４の電源線に昇圧された第４の電位が現われる。そして、第３のキャパシタには、第３及び第４の電位の差に基づく電荷が蓄えられる。
本発明の一態様では、前記第１の電位を接地電源電位（ＶＳＳ）とし、前記第２の電位をロジック電源回路用電源電位（ＶＤＤ）とすることができる。
本発明の一態様では、前記降圧回路の前段に配置される前置昇圧回路と、第５の電源線とをさらに設けることができる。この前置昇圧回路は、前記第１及び第５の電源線が接続され、前記第１の電位を基準として、前記第１の電位と前記第５の電位との差に基づいて昇圧した前記第２の電位を前記第２の電源線に供給する。前置昇圧回路は、スイッチングレギュレータまたはチャージポンプにて構成することができる。この場合、前記第１の電位を接地電源電位（ＶＳＳ）とし、前記第５の電位をロジック電源回路用電源電位（ＶＤＤ）とすると、第２の電位はＶＤＤより高い電位とすることができる。
本発明の他の態様に係るドライバＩＣは、上述のいずれかの電源回路と、前記電源回路からの電圧に基づいて、走査線を駆動する走査線駆動部とを有することができる。
本発明のさらに他の態様に係る液晶表示装置は、前記ドライバＩＣと、液晶表示部とを有することができる。前記液晶表示部は、複数本の走査線と、複数本のデータ線と、前記複数本の走査線及びデータ線の各１本の間に直列接続された薄膜ダイオード及び液晶素子と有することができる。そして、前記ドライバＩＣが前記複数本の走査線に接続される。
本発明のさらに他の態様に係る電子機器は、前記液晶表示装置を有することを特徴とする。
以下、本発明の実施の形態について図面を参照して説明する。
（液晶表示装置及び走査線ドライバ）
図１は、液晶表示装置の一例を示している。一対の基板の一方には、横方向に延びる複数本の走査線１０が形成され、他方の基板には縦方向に延びる複数本のデータ線２０が形され、両基板間に液晶３０が封入される。一方の基板上の複数の画素領域４０の各々には、一端が走査線１０に接続され、他端が液晶３０に接続される画素スイッチとして例えば薄膜ダイオード（ＴＦＤ）５０が形成されている。この薄膜ダイオード５０として、例えばＭＩＭ（金属−絶縁膜−金属）素子を用いることができる。
図１では、複数本の走査線１０を駆動する走査線ドライバＩＣ６０と、複数本のデータ線２０を駆動するデータ線ドライバＩＣ７０とが示されている。本発明の電源回路は、例えば５０Ｖ以上の大きな電圧を供給する必要がある走査線ドライバＩＣ６０に搭載されている。走査線ドライバＩＣ６０は、図１に示すように、電源回路１００と、この電源回路１００からの電圧に基づいて、複数本の走査線１０を駆動する走査線駆動部８０とを有する。
（電源回路）
図１に示す走査線ドライバＩＣ６０に内蔵される電源回路１００の一例を図２に示す。図２に示す電源回路１００は、降圧回路１１０と昇圧回路１２０とを含んでいる。また、この電源回路１００には、第１の電源線１３０、第２の電源線１３２、第３の電源線１３４及び第４の電源線１３６が接続されている。図３に、第１〜第４の電源線１３０〜１３６の電位の一例が示されている。第１の電源線１３０に供給される第１の電位は接地電源電位（ＶＳＳ）であり、第２の電源線１３２に供給される電位はロジック電源回路用電源電位（ＶＤＤ）である。
降圧回路１１０は、第１の電位ＶＳＳを供給する第１の電源線１３０と、第２の電位ＶＤＤを供給する第２の電源線１３２に接続され、第１の電位ＶＳＳを基準として、第１の電位と前記第２の電位との差（ＶＤＤ−ＶＳＳ）に基づいて降圧した負極性の第３の電位ＶＥＥを、第３の電源線１３４に供給する。
昇圧回路１２０は、前記第１〜第３の電源線１３０〜１３４に接続され、第２の電位ＶＤＤを基準として、前記第１の電位と前記第３の電位との差（ＶＳＳ−ＶＥＥ）に基づいて昇圧した正極性の第４の電位ＶＤＤＨを、第４の電源線１３６に供給する。
本実施形態では、ＶＳＳ＝０Ｖ、ＶＤＤ＝＋５Ｖ、ＶＥＥ＝−２５Ｖ、ＶＤＤＨ＝＋５５Ｖとするが、各電位は一例である。
降圧回路１１０をスイッチングレギュレータにて構成し、昇圧回路１２０をチャージポンプにて構成した回路図を図４に示す。このスイッチングレギュレータ１１０は、コイル（インダクタ素子）１１２、ダイオード１１４、第１のスイッチングトランジスタ（第１のスイッチング素子）１１６及び第１のキャパシタ１１８を備えている。コイル１１２の一端は第１の電源線１３０に接続されている。ダイオード１１４は、第１及び前記第３の電源線１３０，１３４間にて、コイル１１２と直列に、逆方向接続されている。すなわち、ダイオード１１４のカソードがコイル１１２の他端に接続され、アノードが第３の電源線１３４に接続されている。第１のスイッチングトランジスタ１１６は、インダクタ素子１１２とダイオードとの間のノードＮ１と、第２の電源線１３２とに接続され、第１のクロック信号ＣＫ１に基づいてオン・オフ制御されるＰ型トランジスタである。第１のキャパシタ１１８は、第１及び第３の電源線１３０，１３４間にて、インダクタ素子１１２及びダイオード１１４と並列に接続されている。第３の電源線１３６の第３の電位ＶＥＥは、第１のキャパシタ１１８により平滑化される。
チャージポンプ１２０は、第２〜第５のスイッチングトランジスタ（第２〜第５のスイッチング素子）１２１〜１２４と、第２及び第３のキャパシタ１２５，１２６とを有している。第２及び第３のスイッチングトランジスタ１２１，１２２は、第１及び第４の電源線１３０，１３６間に直列接続されて、相補的に駆動される。第４及び第５のスイッチングトランジスタ１２３，１２４は、第２及び第３の電源線１３２，１３４間に直列接続され、相補的に駆動される。第２及び第４のスイッチングトランジスタ１２１，１２３はＰ型トランジスタにて形成され、第３及び第５のスイッチングトランジスタ１２２，１２４はＮ型トランジスタにて形成される。
第２のキャパシタ１２５は、第２及び第３のスイッチングトランジスタ１２１，１２２間のノードＮ２と、第４及び第５のスイッチングトランジスタ１２３，１２４間のノードＮ３とに接続されている。第３のキャパシタ１２６は、第３及び第４の電源線１３４，１３６間に接続されている。
図５には、この降圧・昇圧回路１１０，１２０に第１，第２のクロック信号ＣＫ１，ＣＫ２を供給するクロック供給系が示されている。クロック信号発生回路１４０は、第１，第２の電位ＶＳＳ，ＶＤＤに基づいて第１，第２のクロック信号ＣＫ１，ＣＫ２を発生する。第１のレベルシフタ１４１は、第１のクロック信号ＣＫ１を、第２，第３の電位間の電圧（ＶＤＤ−ＶＥＥ）にレベルシフトさせて、第１のスイッチングトランジスタ１１６のゲートに供給する。第２及び第３のレベルシフタ１４２，１４３は、第２のクロック信号ＣＫ２を、第１，第４の電位間の電圧（ＶＤＤＨ−ＶＳＳ）にレベルシフトさせて、第２及び第３のスイッチングトランジスタ１２１，１２２のゲートに供給する。第４及び第５のレベルシフタ１４４，１４５は、第２のクロック信号ＣＫ２を、第２，第３の電位間の電圧（ＶＤＤ−ＶＥＥ）にレベルシフトさせて、第４及び第５のスイッチングトランジスタ１２３，１２４のゲートに供給する。なお、第３及び第５のレベルシフタ１４３，１４５を削除し、第２のレベルシフタ１４２を第２，第３のスイッチングトランジスタ１２１，１２２に兼用し、第４のレベルシフタ１４４を第４，第５のスイッチングトランジスタ１２３，１２４に兼用しても良い。
（降圧回路の動作説明）
図６は、図４及び図５に示す電源回路中の降圧回路（スイッチングレギュレータ）１１０の動作タイミングチャートである。図６に示す第１のクロック信号ＣＫ１は、レベルシフトされて図５に示す第１のスイッチングトランジスタ１１６のゲートに入力される。この第１のスイッチングトランジスタ１１６はＰ型トランジスタであるので、第１のクロック信号ＣＫ１がＬＯＷの時にオンされ、ＨＩＧＨの時にオフされる。
第１のスイッチングトランジスタ１１６がオンすると、ノードＮ１の電位は第２の電位ＶＤＤになる。このため、第１のスイッチングトランジスタ１１６を介してコイル１１２に電流Ｉ（Ｌ）が流れる（図６参照）。この時、コイル１１２にて誘起起電力を発生するためのエネルギー（電荷）が、コイル１１２に蓄えられる。なお、この電源回路１００の駆動開始前は、ＶＤＤ＝ＶＳＳ＝０Ｖであったので、初期状態での第３の電源線１３４の電位は接地電位である。よって、第１のスイッチングトランジスタ１１２がオンした時には、ダイオード１１４には逆電圧が印加されるので、ダイオード１１４は非導通となる。
その後、第１のクロック信号ＣＫ１の電位がＨＩＧＨとなると、第１のスイッチングトランジスタ１１６がオフする。このとき、コイル１１２に蓄えられた電荷が第１のキャパシタ１１８に移動するまで電流Ｉ（Ｌ）が流れる（図６参照）。コイル１１２には、電流Ｉ（Ｌ）の流れを妨げる方向に誘起起電力が生ずるため、この誘起起電力により、第１の電源線１３０の第１の電位（ＶＳＳ）を基準として負極性となる降圧電位（反転昇圧電位）ＶＥＥが第３の電源線１３４に現われる。ダイオード１１４は、電流Ｉ（Ｌ）が流れる期間にのみ導通して、ノードＮ１の電位を第３の電位ＶＥＥに設定するが（図６参照）、それ以外の時には非道通となり、電流Ｉ（Ｌ）の逆電流は生じない。
そして、第１のスイッチングトランジスタ１１６のオン・オフ動作を繰り返すことで、第１のキャパシタ１１８により第３の電源線１３４の第３の電位ＶＥＥが平滑化される。
以上のようにして、降圧回路（スイッチングレギュレータ）１１０は、第１の電位ＶＳＳを基準として、第１の電位と前記第２の電位との差（ＶＤＤ−ＶＳＳ）に基づいて降圧した負極性の第３の電位ＶＥＥを、第３の電源線１３４に供給する。
（昇圧回路の動作）
図７は、図５に示す第２のクロック信号（昇圧クロック）ＣＫ２の波形図である。第２のクロック信号ＣＫ２がＨＩＧＨとなる第１期間では、第２，第４のスイッチングトランジスタ１２１，１２３がオフとなり、第３，第５のスイッチングトランジスタ１２２，１２４がオンする。よって、第２のキャパシタ１２５の一端は第３のスイッチングトランジスタ１２２を介して第１の電源線１３０に接続され、その他端は第５のスイッチングトランジスタ１２４を介して第３の電源線１３４に接続される。こうして、第２のキャパシタ１２５の両端には、電位差（ＶＳＳ−ＶＥＥ）の電圧が印加され、それに相当する電荷が蓄積される。
第１期間に続く第２期間では、第２のクロック信号ＣＫ２がＬＯＷとなる。よって、第２，第４のスイッチングトランジスタ１２１，１２３がオンとなり、第３，第５のスイッチングトランジスタ１２２，１２４がオフする。
このため、第２のキャパシタ１２５の一端は第２のスイッチングトランジスタ１２１を介して第４の電源線１３６に接続され、その他端は第４のスイッチングトランジスタ１２３を介して第２の電源線１３２に接続される。
この第２期間では、電位差（ＶＳＳ−ＶＥＥ）に相当する電荷が蓄積された第２のキャパシタ１２５の他端の電位が第３の電位ＶＥＥから第２の電位ＶＤＤにシフトされるため、第２のキャパシタ１２５の一端の電位も同じだけシフトする。
このため、第２のキャパシタ１２５の一端に接続される第４の電源線１３６の第４の電位ＶＤＤＨとして、電位（ＶＳＳ−ＶＥＥ＋ＶＤＤ）という昇圧電位が現われる。例えば、ＶＳＳ＝０Ｖ、ＶＤＤ＝＋５Ｖ、ＶＥＥ＝−２５Ｖとすると、第３の電位ＶＤＤＨ＝＋３０Ｖとなる。また、第３及び第４の電源線１３４，１３６間の電位差は、電位差（ＶＤＤＨ−ＶＥＥ）＝３０−（−２５）＝＋５５Ｖとなる。この第１，第２期間の動作を繰り返すことで、第３のキャパシタ１２６の両端にて、電位差（ＶＤＤＨ−ＶＥＥ）の電圧が維持される。こうして、図２に示す電源回路１００にて、第１及び第２の電位ＶＳＳ，ＶＤＤに基づいて大電圧Ｖ（ＶＤＤＨ−ＶＥＥ）が生成されることになる。
（電源回路の断面構造）
図５に示す素子のうち、コイル１１２と、第１〜第３のキャパシタ１１８，１２５，１２６の各素子とが走査線ドライバＩＣ６０の外付け部品となり、それ以外の素子は半導体基板上に形成することができる。
図８は、図５に示す第１のスイッチングトランジスタ（Ｐ型トランジスタ）１１６とダイオード１１４の断面構造を示している。Ｐ型トランジスタ１１６は、低電圧（ＬＶ）型トリプルウェル構造を持つＰ型半導体基板１５０上に形成されている。
Ｐ型半導体基板１５０上のトランジスタ形成領域の最深部の第１層ウェル１５２が高耐圧Ｎ型ウェルである。第１層ウェル１５２内に形成される第２層ウェル１５４が低耐圧Ｎ型ウェルである。第２層ウェル１５４内にＰ型トランジスタ１１６のソース用ロジックウェル１５６とドレイン用ロジックウェル１５８が形成され、その間のチャネル領域とゲート絶縁層を介して対向する位置にゲート１５９が形成されている。また、第２層ウェル１５４内にはＮ型コンタクト１６０が形成されている。このＮ型コンタクト１６０と、ソース用ロジックウェル１５６とに第２の電源線１３２が接続されている。
Ｐ型半導体基板１５０には、高耐圧Ｎ型ウェル１５２に隣接して高耐圧Ｐ型ウェル１７０が設けられている。この高耐圧Ｐ型ウェル１７０内にはＮ型ウェル１７２が形成されている。そして、高耐圧Ｐ型ウェル１７０とＮ型ウェル１７２とのＰＮ接合により、ダイオード１１４が形成される。
さらに、高耐圧Ｐ型ウェル１７０内にＰ型コンタクト１７４が設けられ、このＰ型コンタクトに第３の電源線１３４が接続されている。また、Ｎ型ウェル１７２は、ドレイン用ロジックウェル１５８と配線１７６により接続されている。
ここで、Ｎ型コンタクト１６０により第２の電位ＶＤＤ（例えば＋５Ｖ）に設定される第２層ウェル１５４は、Ｐ型コンタクト１７４により第３の電位ＶＥＥ（例えば−２５Ｖ）に設定される高耐圧Ｐ型ウェル１７０に対して、第１層ウェル（高耐圧Ｎ型ウェル）１５２を介して隔離されている。このため、第２層ウェル１５４は高耐圧でなく、低耐圧Ｎ型ウェルにて形成することができる。
これに対して、高電圧（ＨＶ）型トリプルウェル構造では、図９に示すように、Ｐ型半導体基板１８０が第１の電位（ＶＳＳ）に設定されるため、第１層ウェル１８２がＰ型半導体基板１８０よりも高い第４の電位ＶＤＤＨ（例えば＋３０Ｖ）に設定され、その第１層ウェル１８２内に形成される第２層ウェル１８４が第３の電位ＶＥＥ（例えば−２５Ｖ）となる。よって、第１層ウェル１８２を高耐圧Ｎ型ウェルにて形成すると共に、その中に形成される第２層ウェル１８４もまた高耐圧Ｐ型ウェルにて形成する必要がある。
本実施形態では、第２層ウェル１５４を低耐圧ウェルにて形成できるので、プロセスコストを低減できる。
本実施形態の他の効果として、降圧回路１１０をスイッチングレギュレータにて構成しているので、降圧回路１１０を多段チャージポンプで構成した場合と比較して、レイアウト面積を縮小することができる。例えば、供給電圧の４倍の電圧を得る多段チャージポンプでは、ＩＣ内部にスイッチングトランジスタが少なくとも４つ必要であるのに対して、スイッチングレギュレータ１１０では図４の通り、ＩＣ内部には一つのスイッチングトランジスタ１１６と一つのダイオード１１４を設ければよいからである。
ＩＣへの外付け部品としては、スイッチングレギュレータ１１０では一つのコイル１１２と一つのキャパシタ１１８が必要であるのに対して、４倍降圧の多段チャージポンプでは少なくとも４つのキャパシタが必要となり、外付け部品の数も少なくなる。なお、図４に示すダイオード１１４を外付け部品としても、外付け部品点数は少なくなる。
本実施形態の電源回路１００では、消費電流も少なくなる。すなわち、スイッチングレギュレータ１１０では一つのスイッチングトランジスタ１１６のみ必要である。これに対して、４倍降圧の多段チャージポンプでは、少なくとも４つのスイッチングトランジスタが必要であるので、充放電流が多く、消費電流が多くなるからである。
よって、本実施形態の表示装置を備えた電子機器の消費電力を低減させることができる。特に、電池で駆動される携帯機器例えば図１０に示す携帯電話機１９０に本実施形態の表示装置を使用すると好適である。
なお、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、降圧回路１１０の後段に設けられる昇圧回路１２０は図４及び図５の構成に示すものに限らず、例えば昇圧回路１２０を多段チャージポンプとし、昇圧倍数を大きくしても良い。
図１１は、降圧回路１１０の前段に前置昇圧回路２１０を付加した電源回路２００を示すブロック図である。ここで、図１１において、図２と同一機能を有する部材については同一符号を付している。図１１では、前置昇圧回路２１０に供給される２種の電位を、第１の電位ＶＳＳ及び第５の電位ＶＤＤとしている。また、図１１では第２の電位をＶＤＤＨ１、第４の電位をＶＤＤＨ２としている。
図１２は、図１１に示す電源回路に供給される第１の電位ＶＳＳ及び第５の電位ＶＤＤと、電源回路２００により生成される第２の電位ＶＤＤＨ１、第３の電位ＶＥＥ及び第４の電位ＶＤＤＨ２を説明するための図である。例えば、第１の電位ＶＳＳ＝０Ｖ（接地電源電位），第５の電位ＶＤＤ＝５Ｖ（ロジック電源回路用電源電位）とする。
図１１に示す前置昇圧回路２１０は、第１の電源線１３０及び第５の電源線１３８が接続され、第１の電位ＶＳＳを基準として、第１の電位ＶＳＳと第５の電位ＶＤＤとの差に基づいて昇圧した第２の電位ＶＤＤＨ１を第２の電源線１３２に供給するものである。降圧回路１１０と昇圧回路１２０は上述した通りの構成とする。この場合、降圧回路１１０及び昇圧回路１２０に供給される第２の電位ＶＤＤＨ１がロジック電源回路用電源電位ＶＤＤよりも大きくなるため、第３の電位ＶＥＥ及び第４の電位ＶＤＤＨ２の絶対値を図３よりも大きくすることができる。
前置昇圧回路２１０は、スイッチングレギュレータまたはチャージポンプのいずれかにて構成することができる。図１３は、前置昇圧回路２１０を構成するスイッチングレギュレータの一例を示す回路図である。このスイッチングレギュレータ２１０は、インダクタ素子（コイル）２１２、ダイオード２１４、スイッチングトランジスタ２１６及びキャパシタ２１８を有する。コイル２１２の一端は第５の電源線１３８に接続されている。ダイオード２１４のアノードがコイル２１２の他端に接続され、ダイオード２１４のカソードは第２の電源線１３２に接続されている。スイッチングトランジスタ２１６はＮ型トランジスタであり、そのソースが第１の電源線１３０に接続され、そのドレインが、コイル２１２とダイオード２１４との間のノードに接続されている。キャパシタ２１８は第１の電源線１３０と第２の電源線１３２との間に接続されている。
このスイッチングレギュレータ２１０では、スイッチングトランジスタ２１６のゲートに入力されるクロック信号がＨＩＧＨとなると、スイッチングトランジスタ２１０がオンされ、第５の電源線１３８→コイル２１２→スイッチングトランジスタ２１６→第１の電源線１３０と電流が流れる。この時に流れる電流により、誘起起電力を生じさせるためのエネルギー（電荷）がコイル２１２に蓄えられる。クロック信号がＬＯＷになるとスイッチングトランジスタ２１６はオフするが、ダイオード２１４が導通され、コイル２１２に蓄えられていた電荷がキャパシタ２１８に移動して、第２の電源線１３２に昇圧電位である第２の電位ＶＤＤＨ１が現われる。なお、電源投入後の初期状態においては、第２の電源線１３２の電位は０Ｖであるので、昇圧動作が進んで第２の電位ＶＤＤＨ１がＶＤＤ以上になるまでは、スイッチングトランジスタ２１６のオン、オフにかかわらずダイオード２１４は導通している。
液晶表示装置の一例を示す図である。 図１の走査線ドライバＩＣに搭載される電源回路のブロック図である。 図２に示す電源回路に供給される第１及び第２の電位と、電源回路により生成される第３及び第４の電位を説明するための図である。 図２に示す電源回路の回路図である。 図４に示す電源回路へのクロック供給系を示す回路図である。 図４及び図５に示す電源回路中の降圧回路（スイッチングレギュレータ）の動作タイミングチャートである。 図５に示す昇圧回路に供給される昇圧クロックの波形図である。 図４及び図５に示すスイッチングレギュレータを構成する素子が形成される低電圧（ＬＶ）型トリプルウェル断面構造を示す図である。 高電圧（ＨＶ）型トリプルウェル断面構造の比較例を示す図である。 本発明が適用される電子機器の一例である携帯電話機を示す図である。 前置昇圧回路を付加した電源回路の変形例を示すブロック図である。 図１１に示す電源回路に供給される第１及び第５の電位と、電源回路により生成される第２、第３及び第４の電位を説明するための図である。 図１１に示す前置昇圧回路を構成するスイッチングレギュレータの回路図である。
符号の説明
１０ 走査線、２０ データ線、３０ 液晶、４０ 画素、５０ 画素スイッチ（薄膜ダイオード）、６０ 走査線ドライバＩＣ、７０ データ線ドライバＩＣ、８０ 走査線駆動部、１００ 電源回路、１１０ 降圧回路（スイッチングレギュレータ）、１１２ インダクタ素子（コイル）、１１４ ダイオード、１１６ 第１のスイッチングトランジスタ、１１８ 第１のキャパシタ、１２０ 昇圧回路（チャージポンプ）、１２１ 第２のスイッチングトランジスタ、１２２ 第２のスイッチングトランジスタ、１２３ 第３のスイッチングトランジスタ、１２４ 第４のスイッチングトランジスタ、１２５ 第２のキャパシタ、１２６ 第３のキャパシタ、１３０ 第１の電源線、１３２ 第２の電源線、１３４ 第３の電源線、１３６ 第４の電源線、１３８ 第５の電位、１４０ クロック信号発生回路、１４１ 第１のレベルシフタ、１４２ 第２のレベルシフタ、１４３ 第３のレベルシフタ、１４４ 第４のレベルシフタ、１４５ 第５のレベルシフタ、１５０ Ｐ型半導体基板、１５２ 第１層ウェル（高耐圧Ｎ型ウェル）、１５４ 第２層ウェル（低耐圧Ｎ型ウェル）、１５６ ソース用ロジックウェル、１５８ ドレイン用ロジックウェル、１５９ ゲート、１６０ Ｎ型コンタクト、１７０ 高耐圧Ｐ型ウェル、１７２ Ｎ型ウェル、１７４ Ｐ型コンタクト、１７６ 配線、１８０ Ｐ型半導体基板、１８２ 高耐圧第１層ウェル、１８４ 高耐圧第２層ウェル、１９０ 携帯電話機、２００ 電源回路、２１０ 前置昇圧回路、２１２ インダクタ素子（コイル）、２１４ ダイオード、２１６ スイッチングトランジスタ、２１８ キャパシタ

Claims (16)

  1. 第１の電位を供給する第１の電源線と、前記第１の電位より高電位の第２の電位を供給する第２の電源線とに接続され、前記第１の電位を基準として、前記第１の電位と前記第２の電位との差に基づいて降圧した負極性の第３の電位を、第３の電源線に供給する降圧回路と、
    前記第１〜第３の電源線に接続され、前記第２の電位を基準として、前記第１の電位と前記第３の電位との差に基づいて昇圧した正極性の第４の電位を、第４の電源線に供給する昇圧回路と、
    を有し、
    前記降圧回路はスイッチングレギュレータにて構成されていることを特徴とする電源回路。
  2. 請求項１において、
    前記スイッチングレギュレータは、
    前記第１の電源線に一端が接続されたインダクタ素子と、
    カソードが前記インダクタ素子の他端に接続され、アノードが前記第３の電源線に接続されたダイオードと、
    前記インダクタ素子と前記ダイオードとの間のノードと、前記第２の電源線とに接続され、クロック信号に基づいてオン・オフ制御される第１のスイッチング素子と、
    前記第１及び第３の電源線間にて、前記インダクタ素子及び前記ダイオードと並列接続された第１のキャパシタと、
    を有することを特徴とする電源回路。
  3. 請求項２において、
    前記第１のスイッチング素子は、トリプルウェル構造を持つＰ型半導体基板に形成されたＰ型トランジスタであり、
    前記Ｐ型半導体基板の最深部の第１層ウェルが高耐圧Ｎ型ウェルであり、前記第１層ウェル内に形成される第２層ウェルが低耐圧Ｎ型ウェルであり、前記第２層ウェル内に前記Ｐ型トランジスタのソース、ドレイン用のロジックウェルが形成されていることを特徴とする電源回路。
  4. 請求項３において、
    前記低耐圧Ｎ型ウェル内にはＮ型コンタクトがさらに設けられ、
    前記ソース用の前記ロジックウェルと前記Ｎ型コンタクトとに前記第２の電源線が接続されることを特徴とする電源回路。
  5. 請求項４において、
    前記Ｐ型半導体基板は、
    前記高耐圧Ｎ型ウェルに隣接して設けられた高耐圧Ｐ型ウェルと、
    前記高耐圧Ｐ型ウェル内に配置されたＮ型ウェルと、
    を有し、
    前記高耐圧Ｐ型ウェルと前記Ｎ型ウェルとのＰＮ接合により前記ダイオードが形成されることを特徴とする電源回路。
  6. 請求項５において、
    前記高耐圧Ｐ型ウェル内にＰ型コンタクトがさらに設けられ、前記Ｐ型コンタクトに前記第３の電源線が接続されることを特徴とする電源回路。
  7. 請求項５または６において、
    前記Ｎ型ウェルは、前記ドレイン用の前記ロジックウェルと配線により接続されることを特徴とする電源回路。
  8. 請求項１乃至７のいずれかにおいて、
    前記昇圧回路はチャージポンプであることを特徴とする電源回路。
  9. 請求項８において、
    前記チャージポンプは、
    前記第１及び第４の電源線間に直列接続され、相補的に駆動される第２及び第３のスイッチング素子と、
    前記第２及び第３の電源線間に直列接続され、相補的に駆動される第４及び第５のスイッチング素子と、
    前記第２及び第３のスイッチング素子間のノードと、前記第４及び第５のスイッチング素子間のノードとに接続された第２のキャパシタと、
    前記第３及び第４の電源線間に接続された第３のキャパシタと、
    を有することを特徴とする電源回路。
  10. 請求項１乃至９のいずれかにおいて、
    前記第１の電位は接地電源電位（ＶＳＳ）であり、前記第２の電位はロジック電源回路用電源電位（ＶＤＤ）であることを特徴とする電源回路。
  11. 請求項１乃至９のいずれかにおいて、
    前記降圧回路の前段に配置される前置昇圧回路と、第５の電源線とがさらに設けられ、
    前記前置昇圧回路は、前記第１及び第５の電源線が接続され、前記第１の電位を基準として、前記第１の電位と前記第５の電位との差に基づいて昇圧した前記第２の電位を前記第２の電源線に供給することを特徴とする電源回路。
  12. 請求項１１において、
    前記前置昇圧回路は、スイッチングレギュレータまたはチャージポンプにて構成されることを特徴とする電源回路。
  13. 請求項１１または１２において、
    前記第１の電位は接地電源電位（ＶＳＳ）であり、前記第５の電位はロジック電源回路用電源電位（ＶＤＤ）であることを特徴とする電源回路。
  14. 請求項１乃至１３のいずれかに記載の電源回路と、
    前記電源回路からの電圧に基づいて、走査線を駆動する走査線駆動部と、
    を有することを特徴とするドライバＩＣ。
  15. 請求項１４に記載のドライバＩＣと、液晶表示部とを有し、
    前記液晶表示部は、
    複数本の走査線と、
    複数本のデータ線と、
    前記複数本の走査線及びデータ線の各１本の間に直列接続された薄膜ダイオード及び液晶素子と、
    を有し、
    前記ドライバＩＣが前記複数本の走査線に接続されていることを特徴とする液晶表示装置。
  16. 請求項１５に記載の液晶表示装置を有することを特徴とする電子機器。
JP2004070988A 2004-03-12 2004-03-12 電源回路並びにそれを用いたドライバｉｃ、液晶表示装置及び電子機器 Expired - Fee Related JP4075830B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004070988A JP4075830B2 (ja) 2004-03-12 2004-03-12 電源回路並びにそれを用いたドライバｉｃ、液晶表示装置及び電子機器
US11/063,437 US20050200622A1 (en) 2004-03-12 2005-02-23 Power supply circuit, driver IC using the power supply circuit, liquid crystal display device, and electronic instrument
CNB2005100537845A CN100481195C (zh) 2004-03-12 2005-03-11 电源电路、用其的驱动器ic、液晶显示装置及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004070988A JP4075830B2 (ja) 2004-03-12 2004-03-12 電源回路並びにそれを用いたドライバｉｃ、液晶表示装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2005261129A JP2005261129A (ja) 2005-09-22
JP4075830B2 true JP4075830B2 (ja) 2008-04-16

Family

ID=34918557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004070988A Expired - Fee Related JP4075830B2 (ja) 2004-03-12 2004-03-12 電源回路並びにそれを用いたドライバｉｃ、液晶表示装置及び電子機器

Country Status (3)

Country Link
US (1) US20050200622A1 (ja)
JP (1) JP4075830B2 (ja)
CN (1) CN100481195C (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4841282B2 (ja) * 2006-03-24 2011-12-21 富士通セミコンダクター株式会社 電源装置の制御回路、電源装置、およびその制御方法
JP5027464B2 (ja) * 2006-09-08 2012-09-19 ローム株式会社 電源装置、液晶駆動装置、表示装置
KR101604380B1 (ko) * 2010-04-22 2016-03-18 삼성전자 주식회사 반도체 집적 회로 장치
US11069318B2 (en) * 2011-07-01 2021-07-20 Sitronix Technology Corp. Driving circuit for display panel
US9898992B2 (en) 2011-07-01 2018-02-20 Sitronix Technology Corp. Area-saving driving circuit for display panel
CN103560575B (zh) * 2013-11-12 2015-10-21 京东方科技集团股份有限公司 一种供电装置和电子设备
KR102603300B1 (ko) * 2016-12-30 2023-11-15 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함하는 유기발광 표시장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3978393A (en) * 1975-04-21 1976-08-31 Burroughs Corporation High efficiency switching regulator
US4679134A (en) * 1985-10-01 1987-07-07 Maxim Integrated Products, Inc. Integrated dual charge pump power supply and RS-232 transmitter/receiver
JP2515745B2 (ja) * 1986-07-14 1996-07-10 株式会社日立製作所 半導体装置の製造方法
US5102811A (en) * 1990-03-20 1992-04-07 Texas Instruments Incorporated High voltage bipolar transistor in BiCMOS
US5790393A (en) * 1997-01-22 1998-08-04 Exar Corporation Voltage multiplier with adjustable output level
US6207998B1 (en) * 1998-07-23 2001-03-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with well of different conductivity types
JP3191793B2 (ja) * 1999-01-28 2001-07-23 日本電気株式会社 電荷検出装置
JP3546783B2 (ja) * 1999-06-09 2004-07-28 セイコーエプソン株式会社 半導体記憶装置及びその製造方法
JP3726584B2 (ja) * 1999-09-16 2005-12-14 セイコーエプソン株式会社 電源回路および電気光学装置
JP4963144B2 (ja) * 2000-06-22 2012-06-27 ルネサスエレクトロニクス株式会社 半導体集積回路
JP4212791B2 (ja) * 2000-08-09 2009-01-21 シャープ株式会社 液晶表示装置ならびに携帯電子機器
JP2002189454A (ja) * 2000-12-20 2002-07-05 Seiko Epson Corp 電源回路、液晶装置及び電子機器
TW562972B (en) * 2001-02-07 2003-11-21 Toshiba Corp Driving method for flat-panel display device
US7106319B2 (en) * 2001-09-14 2006-09-12 Seiko Epson Corporation Power supply circuit, voltage conversion circuit, semiconductor device, display device, display panel, and electronic equipment

Also Published As

Publication number Publication date
CN100481195C (zh) 2009-04-22
US20050200622A1 (en) 2005-09-15
CN1667688A (zh) 2005-09-14
JP2005261129A (ja) 2005-09-22

Similar Documents

Publication Publication Date Title
KR100860169B1 (ko) 전원회로를 내장한 반도체 집적회로, 액정표시 제어장치 및 휴대용 전자기기
US8665255B2 (en) Power supply circuit and display device including the same
US7548109B2 (en) Voltage converter and display device comprising a voltage converter
US8970575B2 (en) Power source circuit and liquid crystal display apparatus having the same
US8649477B2 (en) Level shifter, inverter circuit, and shift register
KR20080036607A (ko) 차지 펌프 회로, ｌｃｄ 드라이버 ｉｃ, 및 전자 기기
US7148740B2 (en) Boost circuit and semiconductor integrated circuit
JP2011239411A (ja) アクティブマトリクス型表示装置
US7071765B2 (en) Boost clock generation circuit and semiconductor device
US20050200622A1 (en) Power supply circuit, driver IC using the power supply circuit, liquid crystal display device, and electronic instrument
US7504869B2 (en) Frequency dividing circuit, power supply circuit and display device
US20080136991A1 (en) Dc/dc converter and liquid crystal display
US20050012542A1 (en) Power supply
US8314648B2 (en) Power supply circuit and display device including the same
KR101053249B1 (ko) 전원전압 변환회로 및 그 제어방법과 표시장치 및 휴대단말
JP2004341574A (ja) 電源回路
JP3846478B2 (ja) 昇圧回路、電源回路及び液晶駆動装置
US8212801B2 (en) Booster circuit and display device
JP2003284325A (ja) チャージポンプ回路およびチャージポンプ回路を備えた表示装置
US10135444B2 (en) Semiconductor device with booster part, and booster
JP2008245396A (ja) 電源回路及び表示装置
JP2008136262A (ja) Ｄｃ−ｄｃコンバータ及び表示装置
JP2008131771A (ja) Ｄｃ−ｄｃコンバータ及び表示装置
KR20090104361A (ko) 직류-직류 변환기
JP2008131814A (ja) Ｄｃ−ｄｃコンバータ及び表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071210

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080121

R150 Certificate of patent or registration of utility model

Ref document number: 4075830

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees