JP5027464B2 - 電源装置、液晶駆動装置、表示装置 - Google Patents

Description

本発明は、正負両極性のパルス電圧を生成する電源装置、並びに、これを用いた液晶駆動装置及び表示装置に関するものである。

図６は、液晶駆動装置の一従来例を示す回路ブロック図である。

従来より、液晶パネルに与えるコモン電圧の極性をフレーム周期で切り替える液晶駆動装置（いわゆるコモン交流駆動方式の液晶駆動装置）は、図６に示すように、正の電源電圧Ｖｐと負の電源電圧Ｖｍを用いて、正負両極性のパルス電圧Ｖｏｕｔを生成し、これをコモン電圧として液晶パネルの対向電極に供給する構成とされていた。

なお、液晶駆動装置に関する他の従来例として、特許文献１には、外部から相異なる電圧レベルを有する第１〜第Ｎ（ここで、Ｎは１よりも大きい整数）電圧を受けるための第１〜第Ｎ入力パッドと、前記各第１〜第Ｎ入力パッドと接続され、前記入力パッドを通じて静電気パルスが印加される時に放電経路を形成する第１〜第Ｎ静電気放電保護部と、前記第１〜第Ｎ入力パッドを通じて入力される第１〜第Ｎ電圧を各々受けるための第１〜第Ｎ抵抗を備え、この第１〜第Ｎ抵抗を通じて印加される前記各々の第１〜第Ｎ電圧から液晶表示装置を駆動するための駆動電圧を生成する出力ドライバとを備え、前記第１〜第Ｎ抵抗は、前記静電気パルスの印加時に前記出力ドライバの内部に流れる電流を低減するために具備されることを特徴とする液晶表示装置ドライバ回路が開示・提案されている。
特開２００２−２６８６１４号公報

確かに、図６に示したコモン交流駆動方式の液晶駆動装置であれば、液晶の分極による劣化を防止して、装置の信頼性を高めることが可能である。

しかしながら、上記従来の液晶駆動装置では、正負両極性のパルス電圧Ｖｏｕｔを生成するために、装置に供給される電源電圧Ｖｃｃから正極性の電源電圧Ｖｐを生成する正電圧生成回路と、負極性の電源電圧Ｖｍを生成する負電圧生成回路と、を設けねばならず、回路の複雑化やチップサイズの増大、延いては、チップコストの上昇や基板上における利用可能スペースの縮小が問題となっていた。

特に、携帯電話端末、携帯ゲーム機器、ＰＤＡ［Personal Digital Assistant］、或いは、カーオーディオなどの表示手段として用いられる液晶パネルの駆動装置については、小型化や軽薄化への要求が高く、上記の課題を解消することが非常に重要であった。

本発明は、上記の問題点に鑑み、簡易かつ小規模な回路構成で、正負両極性のパルス電圧を生成することが可能な電源装置、並びに、これを用いた液晶駆動装置及び表示装置を提供することを目的とする。

上記目的を達成すべく、本発明に係る電源装置は、正極性の定電圧を生成する定電圧生成部と、正極性のパルス電圧を生成するパルス電圧生成部と、一端が前記パルス電圧生成部の出力端に接続されたキャパシタと、アノードが前記キャパシタの他端に接続され、カソードが前記定電圧生成部の出力端に接続されたダイオードと、を有して成り、前記キャパシタの他端から正負両極性のパルス電圧を出力する構成（第１の構成）とされている。

なお、上記第１の構成から成る電源装置において、前記パルス電圧生成部、前記定電圧生成部、及び、前記ダイオードは、半導体集積回路装置に内蔵されており、前記キャパシタは、前記半導体集積回路装置に外付けされている構成（第２の構成）にするとよい。

また、上記第２の構成から成る電源装置において、前記ダイオードは、半導体基板からの電流経路が遮断された形で集積化されている構成（第３の構成）にするとよい。

また、上記第３の構成から成る電源装置において、前記ダイオードは、静電保護素子よりもパッド側に接続されている構成（第４の構成）にするとよい。

また、上記第４の構成から成る電源装置において、前記ダイオードは、前記静電保護素子と同等の素子サイズを有する構成（第５の構成）にするとよい。

また、上記第１〜第５いずれかの構成から成る電源装置において、前記定電圧生成部は第１定電圧を生成する第１電圧源と、第１定電圧よりも低い第２定電圧を生成する第２電圧源と、第１、第２定電圧の中間電圧を生成する分圧回路と、を有して成り、前記中間電圧を正極性の定電圧として出力するものであって、かつ、第１定電圧、第２定電圧、並びに、前記分圧回路の分圧比のうち、少なくとも一は可変制御されるものである構成（第６の構成）にするとよい。

また、本発明に係る液晶駆動装置は、液晶パネルに与えるコモン電圧の極性をフレーム周期で切り替える液晶駆動装置であって、前記コモン電圧の生成手段として、上記第１〜第６いずれかの構成から成る電源装置を有して成る構成（第７の構成）とされている。

また、本発明に係る表示装置は、液晶パネルを有して成る表示装置であって、前記液晶パネルに与えるコモン電圧の極性をフレーム周期で切り替える手段として、上記第７の構成から成る液晶駆動装置を有して成る構成（第８の構成）とされている。

本発明に係る電源装置であれば、簡易かつ小規模な回路構成で、正負両極性のパルス電圧を生成することができるので、延いては、これを用いた液晶駆動装置や表示装置の小型化や軽薄化に貢献することが可能となる。

図１は、本発明に係る表示装置の一実施形態を示す回路ブロック図である。

本図に示すように、本実施形態の表示装置は、液晶パネル１０と、液晶パネル駆動ＩＣ２０と、を有して成る。

液晶パネル１０は、垂直方向と水平方向にソース信号線とゲート信号線を複数張り巡らし、両信号線の交点毎に設けられた液晶画素を各々に対応したアクティブ素子（電界効果トランジスタ）のオン／オフに応じて駆動する構成とされている。なお、このようなアクティブマトリクス型の液晶パネルの一例としては、ＴＦＴ［Thin Film Transistor］型液晶パネルを挙げることができる。

液晶パネル駆動ＩＣ２０は、第１ディジタル／アナログ変換器２１（以下では、第１ＤＡＣ［Digital/Analog Converter］２１と呼ぶ）と、第２ディジタル／アナログ変換器２２（以下では、第２ＤＡＣ２２と呼ぶ）と、パルス発振器２３と、増幅器２４と、ダイオードＤ１と、抵抗Ｒ１〜Ｒ３と、静電保護ダイオードＥＳＤ１〜ＥＳＤ４と、を内蔵して成る。なお、本実施形態の液晶パネル駆動ＩＣ２０は、外付けされたキャパシタＣ１、Ｃ２と共に、液晶パネル２０に与えるコモン電圧Ｖｃの極性をフレーム周期で切り替える液晶駆動装置（いわゆるコモン交流駆動方式の液晶駆動装置）を形成する。

第１ＤＡＣ２１は、ディジタル信号Ｄ１をアナログ変換することで、正極性の第１定電圧Ｖ１（例えば＋４［Ｖ］）を生成する第１電圧源である。なお、第１ＤＡＣ２１の出力端は、増幅器２４の正電源端、抵抗Ｒ２の一端、及び、パッドＴ１に接続されている。また、パッドＴ１と接地端との間には、位相補償用のキャパシタＣ２が外付けされている。

第２ＤＡＣ２２は、ディジタル信号Ｄ２をアナログ変換することで、第１定電圧Ｖ１よりも低い正極性の第２定電圧Ｖ２（例えば＋１［Ｖ］）を生成する第２電圧源である。なお、第２ＤＡＣ２２の出力端は、抵抗Ｒ３の一端とパッドＴ３に接続されている。

抵抗Ｒ２と抵抗Ｒ３は、互いの他端同士が接続されており、その接続ノードからは、第１、第２定電圧Ｖ１、Ｖ２の中間電圧（例えば＋１．４［Ｖ］）が正極性の定電圧Ｖａとして引き出されている。

すなわち、本実施形態では、上記した第１、第２ＤＡＣ２１、２２と抵抗Ｒ２、Ｒ３によって、正極性の定電圧Ｖａを生成する定電圧生成部が形成されている。

なお、上記の定電圧生成部において、第１定電圧Ｖ１、第２定電圧Ｖ２、並びに、抵抗Ｒ２、Ｒ３の抵抗比（分圧回路の分圧比）のうち、少なくとも一は可変制御される構成にするとよい。このような構成とすることにより、正極性の定電圧Ｖａを任意に生成することが可能となる。例えば、第１定電圧Ｖ１が固定であっても、第２定電圧Ｖ２、或いは、抵抗Ｒ２、Ｒ３の抵抗比のいずれか一方を可変制御することができれば、定電圧Ｖａを所望値に設定することが可能となる。

パルス発振器２３は、フレーム周期の基準パルス信号を生成し、これを増幅器２４に出力する手段である。

増幅器２４は、パルス発振器２３から入力される基準パルス信号を増幅することで正極性のパルス電圧Ｖａを生成する手段である。増幅器２４の正電源端は、先述したように、第１ＤＡＣ２１の出力端（第１定電圧Ｖ１の印加端）に接続されている。増幅器２４の負電源端は接地されている。増幅器２４の出力端は、パッドＴ４に接続されている。

すなわち、本実施形態では、上記したパルス発振器２３と増幅器２４によって、正極性のパルス電圧Ｖａを生成するパルス電圧生成部が形成されている。

キャパシタＣ１の一端は、パッドＴ４を介して、増幅器２４の出力端（すなわち、パルス電圧生成部の出力端）に接続されている。キャパシタＣ１の他端は、コモン電圧Ｖｃの出力端として、液晶パネル１０の対向電極ＣＥに接続されている。

ダイオードＤ１のアノードは、パッドＴ２を介して、キャパシタＣ２の他端に接続されている。ダイオードＤ１のカソードは、抵抗Ｒ２と抵抗Ｒ３との接続ノード（すなわち、定電圧生成部の出力端）に接続されている。また、ダイオードＤ１の両端間には、抵抗Ｒ１（１［ＭΩ］程度）が並列に接続されている。

静電保護ダイオードＥＳＤ１のアノードは、ダイオードＤ１のカソードに接続されている。静電保護ダイオードＥＳＤ１のカソードは、電源端に接続されている。静電保護ダイオードＥＳＤ２のアノードは、接地端に接続されている。静電保護ダイオードＥＳＤ２のカソードは、ダイオードＤ１のカソードに接続されている。静電保護ダイオードＥＳＤ３アノードは、パッドＴ４に接続されている。静電保護ダイオードＥＳＤ３のカソードは、電源端に接続されている。静電保護ダイオードＥＳＤ４のアノードは、接地端に接続されている。静電保護ダイオードＥＳＤ４のカソードは、パッドＴ４に接続されている。

次に、液晶パネル駆動ＩＣ２０によるコモン電圧Ｖｃの生成動作について、図２を参照しながら詳細に説明する。

図２は、コモン電圧Ｖｃの生成動作を説明するための波形図である。なお、本図では、便宜上、パルス電圧Ｖｂとコモン電圧Ｖｃの電位変遷タイミングを若干ずらして描写したが、実際の電位変遷タイミングは互いに同一である。

先述したように、パルス電圧生成部を構成する増幅器２４には、正電源電圧として第１定電圧Ｖ１が印加されており、負電源電圧として接地電圧ＧＮＤが印加されている。従って、パルス電圧Ｖｂは、第１定電圧Ｖ１と接地電圧ＧＮＤとの間で駆動される形となる。

ここで、パルス電圧Ｖｂがハイレベル（第１定電圧Ｖ１）に立ち上がると、増幅器２４の出力端から、コンデンサＣ１、ダイオードＤ１、抵抗Ｒ３、及び、第２ＤＡＣ２２を介して、接地端に向けた電流が流れ、コモン電圧Ｖｃが上昇する。ただし、コモン電圧Ｖｃは、定電圧ＶａよりもダイオードＤ１の順方向降下電圧Ｖｆ（Ｄ１）だけ高い電圧レベル（Ｖａ＋Ｖｆ（Ｄ１））でクランプされる。例えば、Ｖａ＝１．４［Ｖ］、Ｖｆ（Ｄ１）＝０．６［Ｖ］、Ｖ１＝４．０［Ｖ］であれば、Ｖｃ＝（１／２）×Ｖ１となる。なお、このとき、キャパシタＣ１の両端間には、パルス電圧Ｖｂとコモン電圧Ｖｃとの差分電圧（Ｖ１−（Ｖａ＋Ｖｆ（Ｄ１））が充電される。

一方、パルス電圧Ｖｂがローレベル（接地電圧ＧＮＤ）に立ち下がると、キャパシタＣ１の充電電圧（Ｖ１−（Ｖａ＋Ｖｆ（Ｄ１）））が維持された状態で、コモン電圧Ｖｃにも同様の電圧降下が生じる。すなわち、コモン電圧Ｖｃは、（ＧＮＤ−（Ｖ１−（Ｖａ＋Ｖｆ（Ｄ１）））＝（Ｖａ＋Ｖｆ（Ｄ１）−Ｖ１）まで立ち下がる。先に例示したパラメータに従うと、Ｖｃ＝（−１／２）×Ｖ１となり、その電圧レベルは負極性となる。

上記したように、本実施形態の表示装置において、コモン電圧Ｖｃを生成する電源装置は、正極性の定電圧Ｖａを生成する定電圧生成部（第１ＤＡＣ２１、第２ＤＡＣ２２、抵抗Ｒ２、抵抗Ｒ３）と、正極性のパルス電圧Ｖｂを生成するパルス電圧生成部（パルス発振器２３、増幅器２４）と、一端が前記パルス電圧生成部の出力端に接続されたキャパシタＣ１と、アノードがキャパシタＣ１の他端に接続され、カソードが前記定電圧生成部の出力端に接続されたダイオードＤ１とを有して成り、キャパシタＣ１の他端から正負両極性のパルス電圧Ｖｃを出力する構成とされている。

このような構成であれば、正極性の電源電圧のみを用いて正負両極性のコモン電圧Ｖｃを生成することができるので、図６に示した負電圧生成回路が不要となる。従って、本発明によれば、簡易かつ小規模な回路構成で、正負両極性のコモン電圧Ｖｃを生成することが可能となり、延いては、これを用いた液晶駆動装置や表示装置の小型化や軽薄化、さらには、コストダウンに貢献することが可能となる。

なお、コモン電圧Ｖｃの上限クランプレベルについては、定電圧Ｖａを適宜設定することで任意に調整することが可能である。また、コモン電圧Ｖｃの振幅については、第１定電圧Ｖ１を適宜設定することで任意に調整することが可能である。

また、本実施形態では、ダイオードＤ１や抵抗Ｒ１を液晶パネル駆動ＩＣ２０に集積化しているので、これを外付けとした場合に比べて、部品点数を削減することができ、延いては、実装コストの低減や基板サイズの縮小、或いは、基板上における利用可能スペースの拡大を図ることが可能となる。さらに、特性面においても、ダイオードＤ１や抵抗Ｒ１について、液晶パネル駆動ＩＣ２０と同じ製造管理を行うことができるので、最適な回路設計（過度なマージンのない設計）を行うことが可能となる。

ただし、ダイオードＤ１を液晶パネル駆動ＩＣ２０に内蔵する場合、半導体基板上で単純にＰＮ接合を形成しただけでは、負極性のコモン電圧Ｖｃを出力するに際して、接地された半導体基板から意図しない電流が流れ込み、コモン電圧Ｖｃが所望の負電圧まで立ち下がらないおそれがある。

そこで、本実施形態のダイオードＤ１は、半導体基板からの電流経路が遮断された形で液晶パネル駆動ＩＣ２０に集積化されている。

図３は、ダイオードＤ１の構造を説明するための縦断面図である。

本図に示すように、接地されたＰ型半導体基板１００（以下、Ｐサブ１００と呼ぶ）には、低濃度Ｎ型半導体領域１０１（以下、ディープＮウェル１０１と呼ぶ）が形成されている。ディープＮウェル１０１の内部には、低濃度Ｐ型半導体領域１０２（以下、Ｐウェル１０２と呼ぶ）が形成されている。また、ディープＮウェル１０１の内部には、Ｐウェル１０２を取り囲む形で、ディープＮウェル１０１のコンタクトに相当する高濃度Ｎ型半導体領域１０３が形成されている。一方、Ｐウェル１０２の内部には、ダイオードＤ１のアノードに相当する高濃度Ｐ型半導体領域１０４と、ダイオードＤ１のカソードに相当する高濃度Ｎ型半導体領域１０５と、がそれぞれ形成されている。

ここで、上記した高濃度Ｎ型半導体領域１０３は、フローティングとされているか、若しくは、電源電圧が印加されている。すなわち、本実施形態のダイオードＤ１は、ディープＮウェル１０１を介在することによって、Ｐサブ１００からの電流経路が遮断された形で、液晶パネル駆動ＩＣ２０に集積化されている。

このような構成とすることにより、負極性のコモン電圧Ｖｃを出力するに際して、半導体基板からの意図しない電流流入を阻止することができるので、コモン電圧Ｖｃを所望の負電圧まで立ち下げることが可能となる。

また、ダイオードＤ１を液晶パネル駆動ＩＣ２０に内蔵する場合には、ダイオードＤ１の接続位置についても留意すべきである。

図４は、ダイオードＤ１を静電保護ダイオードＥＳＤ１、ＥＳＤ２よりも内部回路側に接続した場合の問題点を説明するための図である。

本図に示すように、ダイオードＤ１を静電保護ダイオードＥＳＤ１、ＥＳＤ２よりも内部回路側に接続した場合、負極性のコモン電圧Ｖｃを出力するに際して、接地端から静電保護ダイオードＥＳＤ２を介した意図しない電流が流れ込み、コモン電圧Ｖｃが（ＧＮＤ−Ｖｆ（ＥＳＤ２））でクランプされ、所望の負電圧まで立ち下がらないおそれがある。

なお、上記不具合を解消するためには、静電保護ダイオードＥＳＤ２の低電位側をコモン電圧Ｖｃよりも低電位としておく必要があるが、そのためには、図６に示した負電圧生成回路が必要となるため、回路の複雑化やチップサイズの増大を避けることができない。

そこで、本実施形態の液晶パネル駆動ＩＣ２０は、図５（ａ）、（ｂ）で示すように、ダイオードＤ１を静電保護ダイオードＥＳＤ１、ＥＳＤ２よりもパッドＴ２側に接続した構成、言い換えれば、ダイオードＤ１のカソード側に静電保護ダイオードＥＳＤ１、ＥＳＤ２を有して成る構成とされている。

図５は、ダイオードＤ１と静電保護ダイオードＥＳＤ１、ＥＳＤ２との位置関係並びに接続関係を説明するための図である。なお、本図（ａ）は、液晶パネル駆動ＩＣ２０上の配置レイアウトを示しており、本図（ｂ）は、回路レベルでの接続関係を示している。

本図（ａ）、（ｂ）で示すように、液晶パネル駆動ＩＣ２０上の配置レイアウト的に見た場合、ダイオードＤ１は、パッドＴ２、静電保護ダイオードＥＳＤ１、ＥＳＤ２、ダイオードＤ１という順序で、静電保護ダイオードＥＳＤ１、ＥＳＤ２よりも内部回路側に配設されているが、回路レベルで見た場合には、静電保護ダイオードＥＳＤ１、ＥＳＤ２よりもパッドＴ２側に接続されている。

このような構成とすることにより、負極性のコモン電圧Ｖｃを出力するに際して、接地端からの意図しない電流流入を阻止することができるので、コモン電圧Ｖｃを所望の負電圧まで立ち下げることが可能となる。

また、上記構成を採用する場合には、ダイオードＤ１がパッドＴ２に直接接続される形となるので、ダイオードＤ１にも静電保護対策を施しておくとよい。具体的には、静電サージに対して充分な電流能力を持たせるために、ダイオードＤ１の素子サイズを静電保護ダイオードＥＳＤ１〜ＥＳＤ４の各々と同等の大きさに設計するとよい（図５（ａ）を参照）。このような構成とすることにより、ダイオードＤ１が静電サージによって破壊されることを防止することが可能となる。

なお、上記の実施形態では、液晶パネルに与えるコモン電圧の生成手段として、本発明に係る電源装置を用いた構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、例えば、液晶パネルに与える補助電圧の生成手段など、正負両極性のパルス電圧を出力する電源装置全般に広く適用することが可能である。

また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。

例えば、上記実施形態では、第１、第２ＤＡＣ２１、２２と抵抗Ｒ２、Ｒ３から成る定電圧生成部を用いて、コモン電圧Ｖｃの上限クランプレベルを設定するための定電圧Ｖａを生成する構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、所望の定電圧Ｖａを得ることができれば、いかなる構成を採用しても構わない。

本発明は、例えば、携帯電話端末、携帯ゲーム機器、ＰＤＡ、或いは、カーオーディオなどの表示手段として用いられる液晶パネルの駆動装置について、その小型化や軽薄化を図る上で有用な技術である。

は、本発明に係る表示装置の一実施形態を示す回路ブロック図である。 は、コモン電圧Ｖｃの生成動作を説明するための波形図である。 は、ダイオードＤ１の構造を説明するための縦断面図である。 は、ダイオードＤ１を静電保護ダイオードＥＳＤ１、ＥＳＤ２よりも内部回路側に接続した場合の問題点を説明するための図である。 は、ダイオードＤ１と静電保護ダイオードＥＳＤ１、ＥＳＤ２との位置関係並びに接続関係を説明するための図である。 は、液晶駆動装置の一従来例を示す回路ブロック図である。

符号の説明

１０ 液晶パネル
２０ 液晶パネル駆動ＩＣ
２１ 第１ディジタル／アナログ変換器（第１ＤＡＣ）
２２ 第２ディジタル／アナログ変換器（第２ＤＡＣ）
２３ パルス発振器
２４ 増幅器
Ｒ１〜Ｒ３ 抵抗
Ｄ１ ダイオード
ＥＳＤ１〜ＥＳＤ４ 静電保護ダイオード
Ｔ１〜Ｔ４ パッド
ＣＥ 対向電極
１００ Ｐ型半導体基板（Ｐサブ）
１０１ 低濃度Ｎ型半導体領域（ディープＮウェル）
１０２ 低濃度Ｐ型半導体領域（Ｐウェル）
１０３ 高濃度Ｎ型半導体領域（ディープＮウェルのコンタクト）
１０４ 高濃度Ｐ型半導体領域（ダイオードＤ１のアノード）
１０５ 高濃度Ｎ型半導体領域（ダイオードＤ１のカソード）

Claims (6)

1. 正極性の定電圧を生成する定電圧生成部と、正極性のパルス電圧を生成するパルス電圧生成部と、一端が前記パルス電圧生成部の出力端に接続されたキャパシタと、アノードが前記キャパシタの他端に接続され、カソードが前記定電圧生成部の出力端に接続されたダイオードと、を有して成り、前記キャパシタの他端から、正負両極性のパルス電圧を出力する電源装置であって、
   前記パルス電圧生成部、前記定電圧生成部、及び、前記ダイオードは、半導体集積回路装置に内蔵されており、前記キャパシタは、前記半導体集積回路装置に外付けされているとともに、
   前記ダイオードは、
   接地されたＰ型半導体基板と、
   前記Ｐ型半導体基板に形成されており、フローティングとされているか、若しくは、正極性の電源電圧が印加されている低濃度Ｎ型半導体領域と、
   前記低濃度Ｎ型半導体領域に形成された低濃度Ｐ型半導体領域と、
   前記低濃度Ｐ型半導体領域に形成されて前記ダイオードのアノードとなる高濃度Ｐ型半導体領域と、
   同じく前記低濃度Ｐ型半導体領域に形成されて前記ダイオードのカソードとなる高濃度Ｎ型半導体領域と、
   を有していることを特徴とする電源装置。
2. 前記ダイオードは、静電保護素子よりもパッド側に接続されていることを特徴とする請求項１に記載の電源装置。
3. 前記ダイオードは、前記静電保護素子と同等の素子サイズを有することを特徴とする請求項２に記載の電源装置。
4. 前記定電圧生成部は、第１定電圧を生成する第１電圧源と、第１定電圧よりも低い第２定電圧を生成する第２電圧源と、第１、第２定電圧の中間電圧を生成する分圧回路と、を有して成り、前記中間電圧を正極性の定電圧として出力するものであって、かつ、第１定電圧、第２定電圧、並びに、前記分圧回路の分圧比のうち、少なくとも一は可変制御されるものであることを特徴とする請求項１〜請求項３のいずれかに記載の電源装置。
5. 液晶パネルに与えるコモン電圧の極性をフレーム周期で切り替える液晶駆動装置であって、前記コモン電圧の生成手段として、請求項１〜請求項４のいずれかに記載の電源装置を有して成ることを特徴とする液晶駆動装置。
6. 液晶パネルを有して成る表示装置であって、前記液晶パネルに与えるコモン電圧の極性をフレーム周期で切り替える手段として、請求項５に記載の液晶駆動装置を有して成ることを特徴とする表示装置。

Images