JP2002313925A - 電源回路を内蔵した半導体集積回路および液晶表示制御装置並びに携帯用電子機器 - Google Patents
電源回路を内蔵した半導体集積回路および液晶表示制御装置並びに携帯用電子機器Info
- Publication number
- JP2002313925A JP2002313925A JP2001110813A JP2001110813A JP2002313925A JP 2002313925 A JP2002313925 A JP 2002313925A JP 2001110813 A JP2001110813 A JP 2001110813A JP 2001110813 A JP2001110813 A JP 2001110813A JP 2002313925 A JP2002313925 A JP 2002313925A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- power supply
- circuit
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 177
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 239000011159 matrix material Substances 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 3
- 230000007704 transition Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 35
- 238000000034 method Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 14
- 230000003071 parasitic effect Effects 0.000 description 12
- 239000011521 glass Substances 0.000 description 10
- 230000004913 activation Effects 0.000 description 6
- 239000008186 active pharmaceutical agent Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000009499 grossing Methods 0.000 description 4
- 230000000087 stabilizing effect Effects 0.000 description 4
- LFYJSSARVMHQJB-QIXNEVBVSA-N bakuchiol Chemical compound CC(C)=CCC[C@@](C)(C=C)\C=C\C1=CC=C(O)C=C1 LFYJSSARVMHQJB-QIXNEVBVSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000005513 bias potential Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101100454435 Biomphalaria glabrata BG05 gene Proteins 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007496 glass forming Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/026—Arrangements or methods related to booting a display
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 セグメント駆動電圧の振幅の一方のレベルを
接地電位に合わせて他の液晶駆動電圧のレベルを決定す
るようにしてもラッチアップを起こしにくい電源回路を
内蔵した液晶駆動制御装置を提供する。 【解決手段】 電源回路（２３０）で発生された負電圧
（ＶCOML）がバイアス電圧として基板もしくはウェル領
域に印加されるようにされた電源回路内蔵の半導体集積
回路において、電源回路の起動時に上記負電圧でバイア
スされる基板もしくはウェル領域を一時的に接地電位を
印加するスイッチ（２７０）を設けるようにした。
接地電位に合わせて他の液晶駆動電圧のレベルを決定す
るようにしてもラッチアップを起こしにくい電源回路を
内蔵した液晶駆動制御装置を提供する。 【解決手段】 電源回路（２３０）で発生された負電圧
（ＶCOML）がバイアス電圧として基板もしくはウェル領
域に印加されるようにされた電源回路内蔵の半導体集積
回路において、電源回路の起動時に上記負電圧でバイア
スされる基板もしくはウェル領域を一時的に接地電位を
印加するスイッチ（２７０）を設けるようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、電源電圧を昇圧
した電圧を発生する昇圧型電源回路を内蔵した半導体集
積回路におけるラッチアップ防止技術に関し、例えば液
晶表示装置を駆動する電圧を発生する液晶駆動用電源回
路を内蔵した液晶表示制御用ＬＳＩ（大規模半導体集積
回路）並びにそれを搭載した携帯用電子機器に利用して
有効な技術に関する。
した電圧を発生する昇圧型電源回路を内蔵した半導体集
積回路におけるラッチアップ防止技術に関し、例えば液
晶表示装置を駆動する電圧を発生する液晶駆動用電源回
路を内蔵した液晶表示制御用ＬＳＩ（大規模半導体集積
回路）並びにそれを搭載した携帯用電子機器に利用して
有効な技術に関する。
【０００２】
【従来の技術】近年、携帯電話器やページャーなどの携
帯用電子機器の表示装置としては、一般に複数の表示画
素が例えばマトリックス状に２次元配列されたドットマ
トリックス型液晶パネルが用いられており、機器内部に
はこの液晶パネルの表示制御を行なう半導体集積回路化
された表示制御装置や液晶パネルを駆動するドライバ回
路もしくはそのようなドライバ回路を内蔵した表示制御
装置が搭載されている。かかる半導体集積回路化された
表示制御装置は５Ｖ以下の電圧で動作可能であるのに対
し、液晶パネルの表示駆動には５〜４０Ｖのような駆動
電圧を必要とするため、この表示制御装置には電源電圧
を昇圧して液晶パネルを駆動する電圧を発生する液晶駆
動用電源回路が内蔵されていることが多い。より具体的
には、図１４に示すように６Ｖ程度の振幅を有するセグ
メント線駆動電圧ＳＥＧと、その数倍の振幅（約４０
Ｖ）を有するコモン線駆動電圧ＣＯＭとにより液晶パネ
ルは駆動される。
帯用電子機器の表示装置としては、一般に複数の表示画
素が例えばマトリックス状に２次元配列されたドットマ
トリックス型液晶パネルが用いられており、機器内部に
はこの液晶パネルの表示制御を行なう半導体集積回路化
された表示制御装置や液晶パネルを駆動するドライバ回
路もしくはそのようなドライバ回路を内蔵した表示制御
装置が搭載されている。かかる半導体集積回路化された
表示制御装置は５Ｖ以下の電圧で動作可能であるのに対
し、液晶パネルの表示駆動には５〜４０Ｖのような駆動
電圧を必要とするため、この表示制御装置には電源電圧
を昇圧して液晶パネルを駆動する電圧を発生する液晶駆
動用電源回路が内蔵されていることが多い。より具体的
には、図１４に示すように６Ｖ程度の振幅を有するセグ
メント線駆動電圧ＳＥＧと、その数倍の振幅（約４０
Ｖ）を有するコモン線駆動電圧ＣＯＭとにより液晶パネ
ルは駆動される。
【０００３】液晶駆動用電源回路における電源生成方式
としては、図１４（Ａ）に示すようにコモン線駆動電圧
ＣＯＭの振幅の低い方のレベルＶCOMLを接地電位（０
Ｖ）に合わせ、それを基準にして他のレベルＶCOMH，Ｖ
SEGH，ＶSEGLを決定し必要な電圧を昇圧型電源回路で生
成する方式と、図１４（Ｂ）に示すようにコモン線駆動
電圧ＣＯＭの振幅の高い方のレベルＶCOMHを電源電圧Ｖ
cc（例えば５Ｖ）に合わせ、それを基準にして他のレベ
ルＶCOMH，ＶSEGH，ＶSEGLを決定し必要な電圧を昇圧型
電源回路で生成する方式が考えられる。
としては、図１４（Ａ）に示すようにコモン線駆動電圧
ＣＯＭの振幅の低い方のレベルＶCOMLを接地電位（０
Ｖ）に合わせ、それを基準にして他のレベルＶCOMH，Ｖ
SEGH，ＶSEGLを決定し必要な電圧を昇圧型電源回路で生
成する方式と、図１４（Ｂ）に示すようにコモン線駆動
電圧ＣＯＭの振幅の高い方のレベルＶCOMHを電源電圧Ｖ
cc（例えば５Ｖ）に合わせ、それを基準にして他のレベ
ルＶCOMH，ＶSEGH，ＶSEGLを決定し必要な電圧を昇圧型
電源回路で生成する方式が考えられる。
【０００４】また、液晶駆動用電源回路にはオペアンプ
を用いた基準電圧回路やボルテージフォロワ回路などが
用いられ、それらのオペアンプは昇圧された電圧を電源
電圧として動作するが、上記のような電源生成方式の電
源回路で発生される電圧はグランドに対して絶対値がか
なり高いレベルになるため、昇圧した電圧を電源電圧と
するオペアンプの消費電力が大きくなるという問題があ
る。
を用いた基準電圧回路やボルテージフォロワ回路などが
用いられ、それらのオペアンプは昇圧された電圧を電源
電圧として動作するが、上記のような電源生成方式の電
源回路で発生される電圧はグランドに対して絶対値がか
なり高いレベルになるため、昇圧した電圧を電源電圧と
するオペアンプの消費電力が大きくなるという問題があ
る。
【０００５】
【発明が解決しようとする課題】本発明者らは、電源回
路の低消費電力化を図るため、図１４（Ｃ）に示すよう
に、セグメント線駆動電圧ＳＥＧの振幅の低い方のレベ
ルＶSEGLを接地電位（０Ｖ）に合わせ、それを基準にし
て他のレベルＶCOMH，ＶCOML，ＶSEGHを決定し外部電源
電圧を昇圧して生成する方式を採用することを検討し
た。ところが、図１４（Ｃ）に示すような方式にあって
はＣＭＯＳ回路化したときにラッチアップ現象を起こし
易いという問題点があることがわかった。
路の低消費電力化を図るため、図１４（Ｃ）に示すよう
に、セグメント線駆動電圧ＳＥＧの振幅の低い方のレベ
ルＶSEGLを接地電位（０Ｖ）に合わせ、それを基準にし
て他のレベルＶCOMH，ＶCOML，ＶSEGHを決定し外部電源
電圧を昇圧して生成する方式を採用することを検討し
た。ところが、図１４（Ｃ）に示すような方式にあって
はＣＭＯＳ回路化したときにラッチアップ現象を起こし
易いという問題点があることがわかった。
【０００６】これは、図１４（Ｃ）のような方式では、
コモン線駆動電圧ＣＯＭの電圧の振幅の低い方のレベル
ＶCOMLが−１５Ｖのようなレベルであるので、半導体基
板とその表面の素子の活性領域との間のＰＮ接合を逆バ
イアスにするには、この電源回路が搭載される半導体チ
ップの半導体基板もしくはコモン線ドライバ回路が形成
される半導体領域（ウェル領域）を−１５Ｖのような負
の電圧にバイアスしなければならないためである。とこ
ろが、基板が−１５Ｖのような負電圧にバイアスされた
半導体集積回路においては、電源を投入した直後は昇圧
回路により充分な負電圧が発生されていないため、電源
回路で発生された電圧が印加される半導体基板の電位が
不安定になり、それが原因でラッチアップを起こし易い
という課題がある。
コモン線駆動電圧ＣＯＭの電圧の振幅の低い方のレベル
ＶCOMLが−１５Ｖのようなレベルであるので、半導体基
板とその表面の素子の活性領域との間のＰＮ接合を逆バ
イアスにするには、この電源回路が搭載される半導体チ
ップの半導体基板もしくはコモン線ドライバ回路が形成
される半導体領域（ウェル領域）を−１５Ｖのような負
の電圧にバイアスしなければならないためである。とこ
ろが、基板が−１５Ｖのような負電圧にバイアスされた
半導体集積回路においては、電源を投入した直後は昇圧
回路により充分な負電圧が発生されていないため、電源
回路で発生された電圧が印加される半導体基板の電位が
不安定になり、それが原因でラッチアップを起こし易い
という課題がある。
【０００７】このラッチアップ現象を、図１５を用いて
詳しく説明する。図１５において、１００はＰ型単結晶
シリコンのような半導体基板、１１１ａ，１１１ｂはこ
の基板の主面に形成されたＮ型ウェル領域、１１２はＮ
型ウェル領域１１１ａの表面に形成されたＰ型ウェル領
域で、Ｎ型ウェル領域１１１ａの表面にはドライバ回路
以外のＣＭＯＳロジック回路（ロジック部）を構成する
ＰチャネルＭＯＳＦＥＴが形成され、Ｐ型ウェル領域１
１２の表面には同じくＣＭＯＳロジック回路を構成する
ＮチャネルＭＯＳＦＥＴが形成されている。また、Ｎ型
ウェル領域１１１ｂの表面にはドライバ回路（ドライバ
部）を構成するＰチャネルＭＯＳＦＥＴが形成され、Ｐ
型基板１００の表面にはドライバ回路を構成するＮチャ
ネルＭＯＳＦＥＴが形成されている。なお、ドライバ回
路を構成するＰチャネルＭＯＳＦＥＴとＮチャネルＭＯ
ＳＦＥＴは、ゲート絶縁膜が厚くされたり、ゲートとソ
ース・ドレインとの間が離間されるなどして高耐圧化さ
れた素子である。
詳しく説明する。図１５において、１００はＰ型単結晶
シリコンのような半導体基板、１１１ａ，１１１ｂはこ
の基板の主面に形成されたＮ型ウェル領域、１１２はＮ
型ウェル領域１１１ａの表面に形成されたＰ型ウェル領
域で、Ｎ型ウェル領域１１１ａの表面にはドライバ回路
以外のＣＭＯＳロジック回路（ロジック部）を構成する
ＰチャネルＭＯＳＦＥＴが形成され、Ｐ型ウェル領域１
１２の表面には同じくＣＭＯＳロジック回路を構成する
ＮチャネルＭＯＳＦＥＴが形成されている。また、Ｎ型
ウェル領域１１１ｂの表面にはドライバ回路（ドライバ
部）を構成するＰチャネルＭＯＳＦＥＴが形成され、Ｐ
型基板１００の表面にはドライバ回路を構成するＮチャ
ネルＭＯＳＦＥＴが形成されている。なお、ドライバ回
路を構成するＰチャネルＭＯＳＦＥＴとＮチャネルＭＯ
ＳＦＥＴは、ゲート絶縁膜が厚くされたり、ゲートとソ
ース・ドレインとの間が離間されるなどして高耐圧化さ
れた素子である。
【０００８】上記のような構造において、Ｎ型ウェル領
域１１１ａにはウェル給電用のＮ型領域１１３ａを介し
て電源電位ＶDDが印加され、Ｐ型基板１００には給電用
のＰ型領域１１４ｂを介して、図示しない電源回路で発
生された−１５Ｖのような負電圧ＶCOMLが印加される。
域１１１ａにはウェル給電用のＮ型領域１１３ａを介し
て電源電位ＶDDが印加され、Ｐ型基板１００には給電用
のＰ型領域１１４ｂを介して、図示しない電源回路で発
生された−１５Ｖのような負電圧ＶCOMLが印加される。
【０００９】ところで、上記のような構造においては、
ロジック部のＰチャネルＭＯＳＦＥＴのＰ型ソース領域
１１４ａとＮウェル領域１１１ａとＰ型基板１００との
間に寄生ＰＮＰトランジスタＱｓ１が存在する。また、
ドライバ部のＮチャネルＭＯＳＦＥＴのＮ型ソース領域
１１３ｂと給電用のＰ型領域１１４ｂとＰ型基板１００
との間には寄生ＮＰＮトランジスタＱｓ２が存在する。
そして、寄生トランジスタＱｓ１のコレクタとＱｓ２の
ベースは共にＰ型基板１００であり、Ｑｓ１とＱｓ２は
図示されているように接続された寄生サイリスタ構造を
有する。そのため、電源投入直後に電源回路から給電用
のＰ型領域１１４ｂに、図３（Ａ）の期間Ｔ１に示すよ
うな不安定な電圧が印加されると、基板１００の基板電
位が変動して寄生トランジスタＱｓ２に電流が流れ、こ
れがトリガとなって寄生サイリスタがオンされて電流が
流れ続けてしまうラッチアップ現象を起こすおそれがあ
ることがわかった。
ロジック部のＰチャネルＭＯＳＦＥＴのＰ型ソース領域
１１４ａとＮウェル領域１１１ａとＰ型基板１００との
間に寄生ＰＮＰトランジスタＱｓ１が存在する。また、
ドライバ部のＮチャネルＭＯＳＦＥＴのＮ型ソース領域
１１３ｂと給電用のＰ型領域１１４ｂとＰ型基板１００
との間には寄生ＮＰＮトランジスタＱｓ２が存在する。
そして、寄生トランジスタＱｓ１のコレクタとＱｓ２の
ベースは共にＰ型基板１００であり、Ｑｓ１とＱｓ２は
図示されているように接続された寄生サイリスタ構造を
有する。そのため、電源投入直後に電源回路から給電用
のＰ型領域１１４ｂに、図３（Ａ）の期間Ｔ１に示すよ
うな不安定な電圧が印加されると、基板１００の基板電
位が変動して寄生トランジスタＱｓ２に電流が流れ、こ
れがトリガとなって寄生サイリスタがオンされて電流が
流れ続けてしまうラッチアップ現象を起こすおそれがあ
ることがわかった。
【００１０】なお、同じ負電圧を発生する図１４（Ｂ）
の方式の電源回路を備えた半導体集積回路の場合には、
正の電圧は高くないので半導体基板として図１４（Ａ）
の方式の電源回路を有する半導体集積回路と異なる導電
型（例えばＮ型）の半導体基板を使用して逆の関係とな
るバイアス電圧を半導体基板に印加することで、比較的
容易にラッチアップを防止することができる。
の方式の電源回路を備えた半導体集積回路の場合には、
正の電圧は高くないので半導体基板として図１４（Ａ）
の方式の電源回路を有する半導体集積回路と異なる導電
型（例えばＮ型）の半導体基板を使用して逆の関係とな
るバイアス電圧を半導体基板に印加することで、比較的
容易にラッチアップを防止することができる。
【００１１】また、図１４（Ｃ）の方式の電源回路を備
えた半導体集積回路においては、上記のようなラッチア
ップを回避するため電源回路の出力端子に接続された専
用の外部端子を設け、この外部端子に寄生サイリスタよ
りも低い電圧でオンするダイオードを接続することが行
なわれる。ところで、液晶表示システムにおける半導体
集積回路の実装技術としては、液晶パネルとＣＰＵなど
の制御装置とを接続するプリント配線ケーブル上にチッ
プを実装するＴＣＰ（Tape Carrier Package）実装や液
晶パネルを構成するガラス基板上に直接半導体チップを
搭載するＣＯＧ（Chip On Glass）実装などが実用化さ
れている。
えた半導体集積回路においては、上記のようなラッチア
ップを回避するため電源回路の出力端子に接続された専
用の外部端子を設け、この外部端子に寄生サイリスタよ
りも低い電圧でオンするダイオードを接続することが行
なわれる。ところで、液晶表示システムにおける半導体
集積回路の実装技術としては、液晶パネルとＣＰＵなど
の制御装置とを接続するプリント配線ケーブル上にチッ
プを実装するＴＣＰ（Tape Carrier Package）実装や液
晶パネルを構成するガラス基板上に直接半導体チップを
搭載するＣＯＧ（Chip On Glass）実装などが実用化さ
れている。
【００１２】この発生のうち、ＴＣＰ実装方式を適用し
た場合には、上記外付けのダイオードを接続することに
よりラッチアップ現象を効果的に防止することができ
る。しかし、ＣＯＧ実装方式を適用した場合には、ガラ
ス基板の表面に形成した高抵抗のＩＴＯ（Indium Tin O
xide）などからなる配線を介してチップとダイオードと
が接続されることとなるため、上記配線の寄生抵抗が高
いため、外付けダイオードがオンされにくくなってしま
う。そのため、ＯＯＧ実装方式においては、上記外付け
のダイオードを用いてもラッチアップ現象の発生を効果
的に防止できないという課題があることが明らかとなっ
た。
た場合には、上記外付けのダイオードを接続することに
よりラッチアップ現象を効果的に防止することができ
る。しかし、ＣＯＧ実装方式を適用した場合には、ガラ
ス基板の表面に形成した高抵抗のＩＴＯ（Indium Tin O
xide）などからなる配線を介してチップとダイオードと
が接続されることとなるため、上記配線の寄生抵抗が高
いため、外付けダイオードがオンされにくくなってしま
う。そのため、ＯＯＧ実装方式においては、上記外付け
のダイオードを用いてもラッチアップ現象の発生を効果
的に防止できないという課題があることが明らかとなっ
た。
【００１３】なお、前述の正電圧方式（図１４（Ａ））
を採用した場合においては、半導体基板は負電圧ではな
く接地電位にバイアスすれば良い。これにより、図１５
に示されている基板電位供給領域１１４ｂには電源投入
直後から安定な接地電位が印加されるようになり寄生ト
ランジスタＱｓ２がオンされるおそれはないので、ＣＭ
ＯＳ回路化に伴なう寄生サイリスタによるラッチアップ
現象の防止は負電圧方式ほど厳しく行なう必要はない。
また、ラッチアップ対策は、本発明のような回路による
ものの他、図１５において、２重ウェル構造（ＰＷＥＬ
Ｌを負電圧ＶCOMLとし、Ｐ型基板１００を接地電位ＧＮ
Ｄ）にするとか、ウェル領域を深くするとかデバイス構
造を工夫することでもある程度回避可能であるが、その
ような対策にあってはプロセスが複雑になったりウェル
の深さを正確に制御するため高度なプロセス技術が必要
になるので、半導体チップのコストが高くなるという不
具合がある。
を採用した場合においては、半導体基板は負電圧ではな
く接地電位にバイアスすれば良い。これにより、図１５
に示されている基板電位供給領域１１４ｂには電源投入
直後から安定な接地電位が印加されるようになり寄生ト
ランジスタＱｓ２がオンされるおそれはないので、ＣＭ
ＯＳ回路化に伴なう寄生サイリスタによるラッチアップ
現象の防止は負電圧方式ほど厳しく行なう必要はない。
また、ラッチアップ対策は、本発明のような回路による
ものの他、図１５において、２重ウェル構造（ＰＷＥＬ
Ｌを負電圧ＶCOMLとし、Ｐ型基板１００を接地電位ＧＮ
Ｄ）にするとか、ウェル領域を深くするとかデバイス構
造を工夫することでもある程度回避可能であるが、その
ような対策にあってはプロセスが複雑になったりウェル
の深さを正確に制御するため高度なプロセス技術が必要
になるので、半導体チップのコストが高くなるという不
具合がある。
【００１４】この発明は、電源回路を内蔵し特にＣＯＧ
実装されるような半導体集積回路化された液晶駆動制御
装置において、セグメント線駆動電圧の振幅の一方のレ
ベルを接地電位に合わせて他の液晶駆動電圧のレベルを
決定するようにしてもラッチアップを起こしにくいよう
にすることを目的としている。
実装されるような半導体集積回路化された液晶駆動制御
装置において、セグメント線駆動電圧の振幅の一方のレ
ベルを接地電位に合わせて他の液晶駆動電圧のレベルを
決定するようにしてもラッチアップを起こしにくいよう
にすることを目的としている。
【００１５】この発明の他の目的は、ラッチアップに対
する強度が高い電源回路を内蔵した半導体集積回路を提
供することにある。
する強度が高い電源回路を内蔵した半導体集積回路を提
供することにある。
【００１６】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。
【００１７】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
【００１８】すなわち、本願の第１の発明は、外部電源
電圧を受けて該外部電源電圧よりも高い正電圧と接地電
位よりも低い負電圧を発生する電源回路（２３０）を内
蔵した半導体集積回路であって、上記負電圧を半導体基
板のバイアス電圧として給電する第１の配線（２９１）
と接地電位を供給する第２の配線（２９２）との間に接
続されたスイッチ素子（２７０）を備えているようにし
たものである。
電圧を受けて該外部電源電圧よりも高い正電圧と接地電
位よりも低い負電圧を発生する電源回路（２３０）を内
蔵した半導体集積回路であって、上記負電圧を半導体基
板のバイアス電圧として給電する第１の配線（２９１）
と接地電位を供給する第２の配線（２９２）との間に接
続されたスイッチ素子（２７０）を備えているようにし
たものである。
【００１９】より具体的には、電源回路（２３０）で発
生された負電圧（ＶCOML）がバイアス電圧として半導体
基板もしくはウェル領域に印加されるようにされた電源
回路内蔵の半導体集積回路において、本来上記負電圧に
バイアスされるべき半導体基板もしくはウェル領域に、
電源回路の起動時に一時的に接地電位を印加するスイッ
チ素子（２７０）を設けるようにした。
生された負電圧（ＶCOML）がバイアス電圧として半導体
基板もしくはウェル領域に印加されるようにされた電源
回路内蔵の半導体集積回路において、本来上記負電圧に
バイアスされるべき半導体基板もしくはウェル領域に、
電源回路の起動時に一時的に接地電位を印加するスイッ
チ素子（２７０）を設けるようにした。
【００２０】上記した手段によれば、電源回路の起動時
に前記スイッチ素子を一時的に導通状態とさせることに
より、電源回路の起動時に該電源回路の不安定な出力電
圧が半導体基板にバイアス電圧として印加されるのを回
避することができるため、電源回路の起動時に半導体基
板のバイアス電位が揺れて寄生サイリスタに電流が流れ
てラッチアップを起こすのを防止することができる。
に前記スイッチ素子を一時的に導通状態とさせることに
より、電源回路の起動時に該電源回路の不安定な出力電
圧が半導体基板にバイアス電圧として印加されるのを回
避することができるため、電源回路の起動時に半導体基
板のバイアス電位が揺れて寄生サイリスタに電流が流れ
てラッチアップを起こすのを防止することができる。
【００２１】また、望ましくは、前記スイッチ素子は、
電源回路の起動時に一時的に導通されて、上記負電圧が
印加されるべき半導体基板の電位を一時的に接地電位に
させるように構成する。これにより、電源回路の起動時
に前記スイッチ素子を一時的に導通させる信号を外部か
ら入力させる必要がない。
電源回路の起動時に一時的に導通されて、上記負電圧が
印加されるべき半導体基板の電位を一時的に接地電位に
させるように構成する。これにより、電源回路の起動時
に前記スイッチ素子を一時的に導通させる信号を外部か
ら入力させる必要がない。
【００２２】さらに、望ましくは、前記電源回路を起動
させるための制御信号に基づいて前記スイッチ素子を一
時的に導通状態にさせる制御信号を生成する制御回路を
設ける。この制御回路はリセット回路を利用することが
できる。これにより、電源回路の起動に前記スイッチ素
子の導通を容易に同期させて、最適のタイミングで半導
体基板の電位を安定化または固定化させることができ
る。
させるための制御信号に基づいて前記スイッチ素子を一
時的に導通状態にさせる制御信号を生成する制御回路を
設ける。この制御回路はリセット回路を利用することが
できる。これにより、電源回路の起動に前記スイッチ素
子の導通を容易に同期させて、最適のタイミングで半導
体基板の電位を安定化または固定化させることができ
る。
【００２３】また、前記スイッチ素子は、高耐圧のＭＯ
ＳＦＥＴで構成すると良い。これにより、半導体集積回
路の耐久性を向上させることができる。
ＳＦＥＴで構成すると良い。これにより、半導体集積回
路の耐久性を向上させることができる。
【００２４】さらに、本願の第２の発明は、外部電源電
圧を受けて液晶パネルのセグメント電極に印加される電
圧と、前記液晶パネルのコモン電極に印加される前記外
部電源電圧よりも高い正電圧と接地電位よりも低い負電
圧とを発生する液晶駆動用電源回路を備え半導体集積回
路化された液晶表示制御装置において、上記負電圧を半
導体基板のバイアス電圧として給電する第１の配線と接
地電位を供給する第２の配線との間に接続されたスイッ
チ素子を設けるようにした。
圧を受けて液晶パネルのセグメント電極に印加される電
圧と、前記液晶パネルのコモン電極に印加される前記外
部電源電圧よりも高い正電圧と接地電位よりも低い負電
圧とを発生する液晶駆動用電源回路を備え半導体集積回
路化された液晶表示制御装置において、上記負電圧を半
導体基板のバイアス電圧として給電する第１の配線と接
地電位を供給する第２の配線との間に接続されたスイッ
チ素子を設けるようにした。
【００２５】上記した手段によれば、電源回路の起動時
に前記スイッチ素子を一時的に導通させることにより、
電源回路の起動時に該電源回路の不安定な出力電圧が半
導体基板にバイアス電圧として印加されるのを回避する
ことができる。そのため、電源回路の起動時に半導体基
板のバイアス電位が揺れて寄生サイリスタに電流が流れ
てラッチアップを起こすのを防止することができる。
に前記スイッチ素子を一時的に導通させることにより、
電源回路の起動時に該電源回路の不安定な出力電圧が半
導体基板にバイアス電圧として印加されるのを回避する
ことができる。そのため、電源回路の起動時に半導体基
板のバイアス電位が揺れて寄生サイリスタに電流が流れ
てラッチアップを起こすのを防止することができる。
【００２６】また、望ましくは、前記スイッチ素子は、
電源回路の起動時に一時的に導通されて、上記負電圧が
印加されるべき基板の電位を一時的に接地電位にさせる
ように構成する。これにより、電源回路の起動時に前記
スイッチ素子を一時的に導通させる信号を外部から入力
させる必要がない。
電源回路の起動時に一時的に導通されて、上記負電圧が
印加されるべき基板の電位を一時的に接地電位にさせる
ように構成する。これにより、電源回路の起動時に前記
スイッチ素子を一時的に導通させる信号を外部から入力
させる必要がない。
【００２７】さらに、望ましくは、前記電源回路を起動
させるための制御信号に基づいて前記スイッチ素子を一
時的に導通状態にさせる制御信号を生成する制御回路を
設ける。この制御回路はリセット回路を利用することが
できる。これにより、電源回路の起動に前記スイッチ素
子の導通を容易に同期させて、最適のタイミングで基板
の電位を安定化または固定化させることができる。
させるための制御信号に基づいて前記スイッチ素子を一
時的に導通状態にさせる制御信号を生成する制御回路を
設ける。この制御回路はリセット回路を利用することが
できる。これにより、電源回路の起動に前記スイッチ素
子の導通を容易に同期させて、最適のタイミングで基板
の電位を安定化または固定化させることができる。
【００２８】また、前記スイッチ素子は、高耐圧のＭＯ
ＳＦＥＴで構成すると良い。これにより、半導体集積回
路の耐久性を向上させることができる。
ＳＦＥＴで構成すると良い。これにより、半導体集積回
路の耐久性を向上させることができる。
【００２９】さらに、前記電源回路により生成された電
圧に基づいて液晶パネルのセグメント電極を駆動する信
号を出力するセグメント駆動回路と、前記電源回路によ
り生成された電圧に基づいて液晶パネルのコモン電極を
駆動する信号を出力するコモン駆動回路とを同一半導体
基板上に備えた液晶表示制御装置において、前記コモン
駆動回路を構成する素子は前記液晶駆動用電源回路を構
成する素子よりも耐圧の高いＭＯＳＦＥＴで構成され、
前記スイッチ素子は前記コモン駆動回路を構成する素子
と同一構造の高耐圧ＭＯＳＦＥＴで構成されるようにす
る。これにより、何ら新たなプロセスを追加することな
く、電源回路の起動時に半導体基板の電位を安定化ない
し固定化させるスイッチ素子を形成することができる。
圧に基づいて液晶パネルのセグメント電極を駆動する信
号を出力するセグメント駆動回路と、前記電源回路によ
り生成された電圧に基づいて液晶パネルのコモン電極を
駆動する信号を出力するコモン駆動回路とを同一半導体
基板上に備えた液晶表示制御装置において、前記コモン
駆動回路を構成する素子は前記液晶駆動用電源回路を構
成する素子よりも耐圧の高いＭＯＳＦＥＴで構成され、
前記スイッチ素子は前記コモン駆動回路を構成する素子
と同一構造の高耐圧ＭＯＳＦＥＴで構成されるようにす
る。これにより、何ら新たなプロセスを追加することな
く、電源回路の起動時に半導体基板の電位を安定化ない
し固定化させるスイッチ素子を形成することができる。
【００３０】また、外部から電源電圧を供給されている
状態で液晶表示を行なう第１の動作モードと、外部から
電源電圧を供給されている状態で液晶表示を行なわない
第２の動作モードとを備えた液晶表示制御装置におい
て、前記第２の動作モードから第１の動作モードへ移行
する際に、前記スイッチ素子が一時的に導通されて、上
記負電圧が印加されるべき基板の電位を一時的に接地電
位にさせるように構成する。あるいは、発振回路を備
え、外部から電源電圧を供給されている状態で前記発振
回路が動作され液晶表示を行なう第１の動作モードと、
外部から電源電圧を供給されている状態で前記発振回路
の動作が停止され液晶表示を行なわない第３の動作モー
ドとを備えた液晶表示制御装置において、前記第３の動
作モードから第１の動作モードへ移行する際に、前記ス
イッチ素子が一時的に導通されて、上記負電圧が印加さ
れるべき基板に一時的に接地電位が印加されるように構
成する。これにより、電源投入時のみでなく、内部の動
作モードが変化するときにもラッチアップが発生するの
を防止することができる。
状態で液晶表示を行なう第１の動作モードと、外部から
電源電圧を供給されている状態で液晶表示を行なわない
第２の動作モードとを備えた液晶表示制御装置におい
て、前記第２の動作モードから第１の動作モードへ移行
する際に、前記スイッチ素子が一時的に導通されて、上
記負電圧が印加されるべき基板の電位を一時的に接地電
位にさせるように構成する。あるいは、発振回路を備
え、外部から電源電圧を供給されている状態で前記発振
回路が動作され液晶表示を行なう第１の動作モードと、
外部から電源電圧を供給されている状態で前記発振回路
の動作が停止され液晶表示を行なわない第３の動作モー
ドとを備えた液晶表示制御装置において、前記第３の動
作モードから第１の動作モードへ移行する際に、前記ス
イッチ素子が一時的に導通されて、上記負電圧が印加さ
れるべき基板に一時的に接地電位が印加されるように構
成する。これにより、電源投入時のみでなく、内部の動
作モードが変化するときにもラッチアップが発生するの
を防止することができる。
【００３１】さらに、前記スイッチ素子をオン、オフ制
御するための信号が入力される外部端子を設けるように
しても良い。これにより、半導体基板の電位を安定化な
いし固定化させるスイッチ素子を制御する信号を生成す
る回路を液晶表示制御装置の内部に設けることなくラッ
チアップを防止することができ、液晶表示制御装置の回
路の設計が容易となるとともに、チップコストを低減す
ることができる。
御するための信号が入力される外部端子を設けるように
しても良い。これにより、半導体基板の電位を安定化な
いし固定化させるスイッチ素子を制御する信号を生成す
る回路を液晶表示制御装置の内部に設けることなくラッ
チアップを防止することができ、液晶表示制御装置の回
路の設計が容易となるとともに、チップコストを低減す
ることができる。
【００３２】本願の第３の発明に係る携帯用電子機器
は、上記のような構成を有する液晶表示制御装置と、前
記セグメント駆動回路により生成された信号および前記
コモン電極駆動回路により生成された信号に基づいてド
ットマトリックス方式で表示を行なう液晶パネルと、上
記液晶表示制御装置の電源電圧を与える電池とを備える
ようにした。これにより、表示画質が良好であるととも
に低消費電力で長時間の電池駆動が可能な携帯用電子機
器を実現することができる。
は、上記のような構成を有する液晶表示制御装置と、前
記セグメント駆動回路により生成された信号および前記
コモン電極駆動回路により生成された信号に基づいてド
ットマトリックス方式で表示を行なう液晶パネルと、上
記液晶表示制御装置の電源電圧を与える電池とを備える
ようにした。これにより、表示画質が良好であるととも
に低消費電力で長時間の電池駆動が可能な携帯用電子機
器を実現することができる。
【００３３】
【発明の実施の形態】以下、この発明の好適な実施の形
態を図面に基づいて説明する。
態を図面に基づいて説明する。
【００３４】先ず、本発明を適用して有効な昇圧型電源
回路を内蔵した半導体集積回路の一例としての液晶表示
制御用半導体集積回路２００を、図１を用いて説明す
る。図１は、昇圧型電源回路を内蔵した液晶コントロー
ルドライバ２００とこのドライバにより駆動される液晶
パネル３００とからなる液晶表示装置の構成を示すブロ
ック図である。
回路を内蔵した半導体集積回路の一例としての液晶表示
制御用半導体集積回路２００を、図１を用いて説明す
る。図１は、昇圧型電源回路を内蔵した液晶コントロー
ルドライバ２００とこのドライバにより駆動される液晶
パネル３００とからなる液晶表示装置の構成を示すブロ
ック図である。
【００３５】図１において、２００は液晶コントロール
ドライバＬＳＩ、３００はこの液晶コントロールドライ
バＬＳＩ２００により駆動される液晶パネルである。液
晶コントロールドライバＬＳＩ２００は、液晶パネル３
００のセグメント電極（セグメント線）を駆動するセグ
メントドライバ２１０、液晶パネル３００のコモン電極
（コモン線）を駆動するコモンドライバ２２０、これら
のドライバに必要とされる駆動電圧を発生する液晶駆動
用電源回路２３０、液晶パネル３００に表示すべき画像
データをビットマップ方式で記憶する表示用ＲＡＭ２４
０、外部のマイクロプロセッサ（以下、ＭＰＵ又はＣＰ
Ｕとも言う）等からの指令に基づいてチップ内部全体を
制御する制御部２５０等を備え、これらの回路は単結晶
シリコンのような１個の半導体チップ上に構成されてい
る。尚、ＬＳＩ２００は、電源電圧ＶDDが供給される外
部端子と接地電位が供給される外部端子とを有する。
ドライバＬＳＩ、３００はこの液晶コントロールドライ
バＬＳＩ２００により駆動される液晶パネルである。液
晶コントロールドライバＬＳＩ２００は、液晶パネル３
００のセグメント電極（セグメント線）を駆動するセグ
メントドライバ２１０、液晶パネル３００のコモン電極
（コモン線）を駆動するコモンドライバ２２０、これら
のドライバに必要とされる駆動電圧を発生する液晶駆動
用電源回路２３０、液晶パネル３００に表示すべき画像
データをビットマップ方式で記憶する表示用ＲＡＭ２４
０、外部のマイクロプロセッサ（以下、ＭＰＵ又はＣＰ
Ｕとも言う）等からの指令に基づいてチップ内部全体を
制御する制御部２５０等を備え、これらの回路は単結晶
シリコンのような１個の半導体チップ上に構成されてい
る。尚、ＬＳＩ２００は、電源電圧ＶDDが供給される外
部端子と接地電位が供給される外部端子とを有する。
【００３６】図示しないが、この液晶コントロールドラ
イバ２００には、表示用ＲＡＭ２４０に対するアドレス
を生成するアドレスカウンタや、表示用ＲＡＭ２４０か
ら読み出されたデータと外部のＭＰＵ等から供給された
新たな表示データとに基づいてすかし表示や重ね合わせ
表示のための論理演算を行なう論理演算手段、上記セグ
メントドライバ２１０およびコモンドライバ２２０に対
する動作タイミング信号を生成するタイミング生成回路
などが設けられている。
イバ２００には、表示用ＲＡＭ２４０に対するアドレス
を生成するアドレスカウンタや、表示用ＲＡＭ２４０か
ら読み出されたデータと外部のＭＰＵ等から供給された
新たな表示データとに基づいてすかし表示や重ね合わせ
表示のための論理演算を行なう論理演算手段、上記セグ
メントドライバ２１０およびコモンドライバ２２０に対
する動作タイミング信号を生成するタイミング生成回路
などが設けられている。
【００３７】なお、前記制御部２５０の制御方式として
は、外部のＭＰＵからコマンドコードを受けるとこのコ
マンドをデコードして制御信号を生成する方式や予め制
御部内に複数のコマンドコードと実行するコマンドを指
示するレジスタ（インデックスレジスタと称する）とを
備え、ＭＰＵがインデックスレジスタに書込みを行なう
ことで実行するコマンドを指定して制御信号を生成する
方式など任意の制御方式をとることができる。
は、外部のＭＰＵからコマンドコードを受けるとこのコ
マンドをデコードして制御信号を生成する方式や予め制
御部内に複数のコマンドコードと実行するコマンドを指
示するレジスタ（インデックスレジスタと称する）とを
備え、ＭＰＵがインデックスレジスタに書込みを行なう
ことで実行するコマンドを指定して制御信号を生成する
方式など任意の制御方式をとることができる。
【００３８】このように構成された制御部２５０による
制御によって、液晶コントロールドライバ２００は、外
部のＭＰＵからの指令およびデータに基づいて上述した
液晶パネル３００に表示を行なう際に、表示データを表
示用ＲＡＭ２４０に順次書き込んでいく描画処理を行う
と共に、表示ＲＡＭ用２４０から順次表示データを読み
出す読出し処理を行なって液晶パネル３００のセグメン
ト電極に印加する信号およびコモン電極に印加する信号
をドライバ２１０，２２０により出力させることにより
液晶表示が行なわれる。
制御によって、液晶コントロールドライバ２００は、外
部のＭＰＵからの指令およびデータに基づいて上述した
液晶パネル３００に表示を行なう際に、表示データを表
示用ＲＡＭ２４０に順次書き込んでいく描画処理を行う
と共に、表示ＲＡＭ用２４０から順次表示データを読み
出す読出し処理を行なって液晶パネル３００のセグメン
ト電極に印加する信号およびコモン電極に印加する信号
をドライバ２１０，２２０により出力させることにより
液晶表示が行なわれる。
【００３９】図２は、本発明を適用した液晶コントロー
ルドライバにおけるラッチアップ防止用の制御回路とし
てのリセット回路の実施例を示す。なお、２１０はセグ
メントドライバ、２２０はコモンドライバ、２３０は液
晶駆動用電源回路である。液晶駆動用電源回路２３０で
発生された例えば−１５Ｖのような負電圧のコモン電圧
ＶCOMLがコモンドライバ２１０に供給されるとともに、
半導体基板１００に基板バイアス電圧として印加されて
いる。
ルドライバにおけるラッチアップ防止用の制御回路とし
てのリセット回路の実施例を示す。なお、２１０はセグ
メントドライバ、２２０はコモンドライバ、２３０は液
晶駆動用電源回路である。液晶駆動用電源回路２３０で
発生された例えば−１５Ｖのような負電圧のコモン電圧
ＶCOMLがコモンドライバ２１０に供給されるとともに、
半導体基板１００に基板バイアス電圧として印加されて
いる。
【００４０】この実施例では、電源投入時やスリープモ
ードあるいはスタンバイモードから通常動作状態に復帰
する際に、液晶駆動用電源回路２３０を起動させるため
に前記制御部２５０から供給される電源起動信号ＳＴに
よって制御されるリセット回路２６０と、該リセット回
路２６０からの信号ＲＳにより電源回路の起動時に、電
源回路の動作が安定するまでの短い時間（例えば３〜５
ｍ秒）だけ基板電位（第１基準電圧）を接地電位に固定
させるためのグランド短絡用スイッチ２７０が設けられ
ている。
ードあるいはスタンバイモードから通常動作状態に復帰
する際に、液晶駆動用電源回路２３０を起動させるため
に前記制御部２５０から供給される電源起動信号ＳＴに
よって制御されるリセット回路２６０と、該リセット回
路２６０からの信号ＲＳにより電源回路の起動時に、電
源回路の動作が安定するまでの短い時間（例えば３〜５
ｍ秒）だけ基板電位（第１基準電圧）を接地電位に固定
させるためのグランド短絡用スイッチ２７０が設けられ
ている。
【００４１】このグランド短絡用スイッチ２７０は、例
えばＭＯＳＦＥＴにより構成され、ソース（もしくはド
レイン）にグランド用配線２９１が接続され、ドレイン
（もしくはソース）に基板表面の給電用のＰ型領域１１
４ｂへ電源回路２３０からの負電圧（第２基準電圧）Ｖ
COMLを基板バイアス電圧として供給する配線２９２が接
続される。また、グランド短絡用スイッチ２７０は、電
源回路２３０が起動されている間は負の高電圧ＶCOMLが
印加されるので、高耐圧のＭＯＳＦＥＴで構成するのが
望ましい。さらに、グランド短絡用スイッチ２７０は、
オン抵抗を小さくするためロジック回路を構成する素子
に比べてゲート幅を大きくするなどの工夫を施すのが望
ましい。図２においてデバイス構造自体は図１５と同一
であるので、その説明は図１５の説明を参照可能であ
り、省略される。
えばＭＯＳＦＥＴにより構成され、ソース（もしくはド
レイン）にグランド用配線２９１が接続され、ドレイン
（もしくはソース）に基板表面の給電用のＰ型領域１１
４ｂへ電源回路２３０からの負電圧（第２基準電圧）Ｖ
COMLを基板バイアス電圧として供給する配線２９２が接
続される。また、グランド短絡用スイッチ２７０は、電
源回路２３０が起動されている間は負の高電圧ＶCOMLが
印加されるので、高耐圧のＭＯＳＦＥＴで構成するのが
望ましい。さらに、グランド短絡用スイッチ２７０は、
オン抵抗を小さくするためロジック回路を構成する素子
に比べてゲート幅を大きくするなどの工夫を施すのが望
ましい。図２においてデバイス構造自体は図１５と同一
であるので、その説明は図１５の説明を参照可能であ
り、省略される。
【００４２】図３には、このリセット回路２６０及びグ
ランド短絡用スイッチ２７０がない場合とある場合にお
ける基板電位の変化の様子を示す。リセット回路２６０
及びグランド短絡用スイッチ２７０がない場合には、図
３（Ａ）のようにシステムの電源が投入されてから電源
回路２３０が起動されるまでの期間Ｔ１は、基板電位が
変動することによりラッチアップの原因となる電流が流
れるおそれがある。これに対し、リセット回路２６０及
びグランド短絡用スイッチ２７０がある場合には、図３
（Ｂ）のようにシステムの電源が投入されて次に電源回
路２３０が起動されてから所定時間Ｔ２が経過するまで
の時間（Ｔ１＋Ｔ２）だけ、グランド短絡用スイッチ２
７０がオンされることにより、基板電位が接地電位ＧＮ
Ｄに固定される。そのため、ラッチアップの原因となる
電流が基板に流れるのが防止される。
ランド短絡用スイッチ２７０がない場合とある場合にお
ける基板電位の変化の様子を示す。リセット回路２６０
及びグランド短絡用スイッチ２７０がない場合には、図
３（Ａ）のようにシステムの電源が投入されてから電源
回路２３０が起動されるまでの期間Ｔ１は、基板電位が
変動することによりラッチアップの原因となる電流が流
れるおそれがある。これに対し、リセット回路２６０及
びグランド短絡用スイッチ２７０がある場合には、図３
（Ｂ）のようにシステムの電源が投入されて次に電源回
路２３０が起動されてから所定時間Ｔ２が経過するまで
の時間（Ｔ１＋Ｔ２）だけ、グランド短絡用スイッチ２
７０がオンされることにより、基板電位が接地電位ＧＮ
Ｄに固定される。そのため、ラッチアップの原因となる
電流が基板に流れるのが防止される。
【００４３】図４には、上記リセット回路２６０の具体
的な回路例が示されている。図４において、ＭＯＳＦＥ
Ｔを現わす記号のゲート部分に○印が付されているのは
Ｐチャネル型のＭＯＳＦＥＴで、○印が付されていない
ＮチャネルＭＯＳＦＥＴと区別される。
的な回路例が示されている。図４において、ＭＯＳＦＥ
Ｔを現わす記号のゲート部分に○印が付されているのは
Ｐチャネル型のＭＯＳＦＥＴで、○印が付されていない
ＮチャネルＭＯＳＦＥＴと区別される。
【００４４】この実施例のリセット回路２６０は、一方
の入力端子に前記電源回路の起動信号ＳＴを反転した信
号／ＳＴが、また他方の入力端子に電源回路に供給され
るクロック信号φ１（またはφ２）が入力されたＮＯＲ
ゲート２６１と、該ＮＯＲゲート２６１の出力端子に接
続されたブースト用の容量２６２と、該容量２６２の他
方の端子に接続されたダイオードとして作用するＭＯＳ
ＦＥＴ２６３と、該ＭＯＳＦＥＴ２６３のドレインと接
地点との間に接続された蓄積用容量２６４と、上記ブー
スト用容量２６２の他方の端子と接地点との間に接続さ
れ上記起動信号／ＳＴがゲートに印加されたスイッチＭ
ＯＳＦＥＴ２６５と、上記蓄積用容量２６４と並列に接
続され上記起動信号／ＳＴがゲートに印加されたスイッ
チＭＯＳＦＥＴ２６６と、上記蓄積用容量２６４の充電
側の端子（ノードｎ１）に入力端子が印加された第１の
インバータ２６７と、インバータ２６７の出力を反転す
る第２のインバータ２６８と、インバータ２６８の出力
を反転する第３のインバータ２６９とを備えており、ブ
ースト用容量２６２とＭＯＳＦＥＴ２６３と蓄積用容量
２６４とによりチャージポンプが構成されている。ま
た、上記ノードｎ１およびＭＯＳＦＥＴ２６３と２６５
との接続ノードｎ０と電源電圧端子ＶDDとの間には、そ
れぞれ表示開始信号ＤＳの反転信号／ＤＳによりオン、
オフ制御されるプルアップ用のＭＯＳＦＥＴ Ｑｐ１，
Ｑｐ２が接続されている。
の入力端子に前記電源回路の起動信号ＳＴを反転した信
号／ＳＴが、また他方の入力端子に電源回路に供給され
るクロック信号φ１（またはφ２）が入力されたＮＯＲ
ゲート２６１と、該ＮＯＲゲート２６１の出力端子に接
続されたブースト用の容量２６２と、該容量２６２の他
方の端子に接続されたダイオードとして作用するＭＯＳ
ＦＥＴ２６３と、該ＭＯＳＦＥＴ２６３のドレインと接
地点との間に接続された蓄積用容量２６４と、上記ブー
スト用容量２６２の他方の端子と接地点との間に接続さ
れ上記起動信号／ＳＴがゲートに印加されたスイッチＭ
ＯＳＦＥＴ２６５と、上記蓄積用容量２６４と並列に接
続され上記起動信号／ＳＴがゲートに印加されたスイッ
チＭＯＳＦＥＴ２６６と、上記蓄積用容量２６４の充電
側の端子（ノードｎ１）に入力端子が印加された第１の
インバータ２６７と、インバータ２６７の出力を反転す
る第２のインバータ２６８と、インバータ２６８の出力
を反転する第３のインバータ２６９とを備えており、ブ
ースト用容量２６２とＭＯＳＦＥＴ２６３と蓄積用容量
２６４とによりチャージポンプが構成されている。ま
た、上記ノードｎ１およびＭＯＳＦＥＴ２６３と２６５
との接続ノードｎ０と電源電圧端子ＶDDとの間には、そ
れぞれ表示開始信号ＤＳの反転信号／ＤＳによりオン、
オフ制御されるプルアップ用のＭＯＳＦＥＴ Ｑｐ１，
Ｑｐ２が接続されている。
【００４５】上記インバータ２６７〜２６９のうち最終
段の第３のインバータ２６９は、電源電圧ＶDDの端子と
昇圧電圧ＶCOMLの端子との間に直列に接続されたＰチャ
ネルＭＯＳＦＥＴ Ｑ１とＮチャネルＭＯＳＦＥＴ Ｑ
２とから構成されており、Ｐ−ＭＯＳ Ｑ１のゲートに
前記起動信号ＳＴが印加され、Ｎ−ＭＯＳ Ｑ２のゲー
トに前段のインバータ２６８の出力信号が印加されてい
る。インバータ２６９の低電位側の電源電圧が昇圧電圧
ＶCOMLであるのは、基板にバイアス電圧として昇圧電圧
ＶCOMLが印加されている状態でグランド短絡用スイッチ
２７０を構成するＭＯＳＦＥＴが確実にオフ状態になる
ようにするため、つまり短絡用スイッチ２７０の制御信
号のロウレベルがＶCOMLとなるようにするためである。
段の第３のインバータ２６９は、電源電圧ＶDDの端子と
昇圧電圧ＶCOMLの端子との間に直列に接続されたＰチャ
ネルＭＯＳＦＥＴ Ｑ１とＮチャネルＭＯＳＦＥＴ Ｑ
２とから構成されており、Ｐ−ＭＯＳ Ｑ１のゲートに
前記起動信号ＳＴが印加され、Ｎ−ＭＯＳ Ｑ２のゲー
トに前段のインバータ２６８の出力信号が印加されてい
る。インバータ２６９の低電位側の電源電圧が昇圧電圧
ＶCOMLであるのは、基板にバイアス電圧として昇圧電圧
ＶCOMLが印加されている状態でグランド短絡用スイッチ
２７０を構成するＭＯＳＦＥＴが確実にオフ状態になる
ようにするため、つまり短絡用スイッチ２７０の制御信
号のロウレベルがＶCOMLとなるようにするためである。
【００４６】次に、上記リセット回路２６０の電源投入
時の動作を、図５を用いて説明する。
時の動作を、図５を用いて説明する。
【００４７】電源電圧ＶDDが投入されると、電源投入直
後は起動信号ＳＴがロウレベルであるためリセット回路
２６０の最終段のインバータ２６９を構成するＰ−ＭＯ
ＳＱ１がオンされる。また、表示は開始されないのでハ
イレベルの表示制御信号／ＤＳによりプルアップ用ＭＯ
ＳＦＥＴ Ｑｐ１，Ｑｐ２はオフされているとともに、
電源投入直後の起動信号／ＳＴはハイレベル（ＶDD）で
あるためスイッチ２６５，２６６がオンされてチャージ
ポンプの充電ノードｎ１の電位Ｖｎ１は０Ｖにされてい
るので、インバータ２６７の出力はハイレベル（ＶD
D）、そしてインバータ２６８の出力はロウレベル（Ｇ
ＮＤ）となる。これによって、Ｎ−ＭＯＳＱ２はオフさ
れる。そのため、グランド短絡用スイッチ２７０はオン
状態とされる。その結果、起動信号ＳＴがロウレベルで
ある電源投入直後の期間Ｔ１の間は、オン状態のスイッ
チ２７０を介して基板１００に対して接地電位が印加さ
れてそのレベルが固定される。これによって、期間Ｔ１
におけるラッチアップの発生が防止される。
後は起動信号ＳＴがロウレベルであるためリセット回路
２６０の最終段のインバータ２６９を構成するＰ−ＭＯ
ＳＱ１がオンされる。また、表示は開始されないのでハ
イレベルの表示制御信号／ＤＳによりプルアップ用ＭＯ
ＳＦＥＴ Ｑｐ１，Ｑｐ２はオフされているとともに、
電源投入直後の起動信号／ＳＴはハイレベル（ＶDD）で
あるためスイッチ２６５，２６６がオンされてチャージ
ポンプの充電ノードｎ１の電位Ｖｎ１は０Ｖにされてい
るので、インバータ２６７の出力はハイレベル（ＶD
D）、そしてインバータ２６８の出力はロウレベル（Ｇ
ＮＤ）となる。これによって、Ｎ−ＭＯＳＱ２はオフさ
れる。そのため、グランド短絡用スイッチ２７０はオン
状態とされる。その結果、起動信号ＳＴがロウレベルで
ある電源投入直後の期間Ｔ１の間は、オン状態のスイッ
チ２７０を介して基板１００に対して接地電位が印加さ
れてそのレベルが固定される。これによって、期間Ｔ１
におけるラッチアップの発生が防止される。
【００４８】次に、電源投入後、Ｔ１時間経過すると電
源回路２３０の起動信号ＳＴがハイレベルに変化される
（図５のタイミングｔ１）。すると、スイッチ２６５，
２６６がオフされるとともに、ＮＯＲゲート２６１が開
かれる。また、これと同期して図示しない発振回路から
昇圧用クロックφ１，φ２が電源回路２３０に供給され
て、電源回路２３０が昇圧動作を開始するとともに、こ
の昇圧用クロックφ１（またはφ２）がリセット回路２
６０に供給される。すると、このクロックが開かれてい
るＮＯＲゲート２６１を介して、容量２６２，２６４と
ダイオードＭＯＳＦＥＴ２６３からなるチャージポンプ
に供給されて、チャージポンプが昇圧動作を開始して充
電ノードｎ１の電位Ｖｎ１が徐々に上昇する（図５の期
間Ｔ２）。
源回路２３０の起動信号ＳＴがハイレベルに変化される
（図５のタイミングｔ１）。すると、スイッチ２６５，
２６６がオフされるとともに、ＮＯＲゲート２６１が開
かれる。また、これと同期して図示しない発振回路から
昇圧用クロックφ１，φ２が電源回路２３０に供給され
て、電源回路２３０が昇圧動作を開始するとともに、こ
の昇圧用クロックφ１（またはφ２）がリセット回路２
６０に供給される。すると、このクロックが開かれてい
るＮＯＲゲート２６１を介して、容量２６２，２６４と
ダイオードＭＯＳＦＥＴ２６３からなるチャージポンプ
に供給されて、チャージポンプが昇圧動作を開始して充
電ノードｎ１の電位Ｖｎ１が徐々に上昇する（図５の期
間Ｔ２）。
【００４９】一方、このとき、起動信号ＳＴがハイレベ
ルに変化されることにより、最終インバータ２６９のＰ
−ＭＯＳ Ｑ１がオフされても、Ｎ−ＭＯＳ Ｑ２もオ
フされているため、出力ノードｎ２に蓄積されている電
荷によりグランド短絡用スイッチ２７０はオン状態を維
持する。なお、期間Ｔ２は３〜５ｍｓという短い時間に
設定されているため、その間にインバータ２６９の出力
ノードｎ２の電荷がリークしてグランド短絡用スイッチ
２７０がオフされることはない。これによって、基板１
００には接地電位が印加され続け、期間Ｔ２におけるラ
ッチアップの発生も防止される。
ルに変化されることにより、最終インバータ２６９のＰ
−ＭＯＳ Ｑ１がオフされても、Ｎ−ＭＯＳ Ｑ２もオ
フされているため、出力ノードｎ２に蓄積されている電
荷によりグランド短絡用スイッチ２７０はオン状態を維
持する。なお、期間Ｔ２は３〜５ｍｓという短い時間に
設定されているため、その間にインバータ２６９の出力
ノードｎ２の電荷がリークしてグランド短絡用スイッチ
２７０がオフされることはない。これによって、基板１
００には接地電位が印加され続け、期間Ｔ２におけるラ
ッチアップの発生も防止される。
【００５０】そして、起動信号ＳＴがハイレベルに変化
された後、Ｔ２時間経過した時点（図５のタイミングｔ
２）で、チャージポンプの充電ノードｎ１の電位Ｖｎ１
がインバータ２６７の論理しきい値を超える。すると、
インバータ２６７の出力がロウレベルに、またインバー
タ２６８の出力がハイレベルに変化し、最終インバータ
２６９のＮ−ＭＯＳ Ｑ２がオン状態にされ、出力リセ
ット信号ＲＳはＶCOMLとなる。これによって、グランド
短絡用スイッチ２７０がオフされ、基板１００には出力
され始めた電源回路２３０の昇圧電圧ＶCOMLが印加され
るようになる。
された後、Ｔ２時間経過した時点（図５のタイミングｔ
２）で、チャージポンプの充電ノードｎ１の電位Ｖｎ１
がインバータ２６７の論理しきい値を超える。すると、
インバータ２６７の出力がロウレベルに、またインバー
タ２６８の出力がハイレベルに変化し、最終インバータ
２６９のＮ−ＭＯＳ Ｑ２がオン状態にされ、出力リセ
ット信号ＲＳはＶCOMLとなる。これによって、グランド
短絡用スイッチ２７０がオフされ、基板１００には出力
され始めた電源回路２３０の昇圧電圧ＶCOMLが印加され
るようになる。
【００５１】なお、この負電圧ＶCOMLが完全に安定する
前にＮ−ＭＯＳ Ｑ２がオンされるため、期間Ｔ２が経
過してもしばらくはリセット信号ＲＳのレベルは昇圧電
圧ＶCOMLと共に変化する。しかし、この変化はグランド
短絡用スイッチ２７０を介して基板１００に供給される
バイアス電圧の変化と連動しているので、バイアス電圧
が変化している間もグランド短絡用スイッチ２７０はオ
フ状態を維持する。その後、液晶表示の開始を指示する
信号ＤＳがハイレベルにされ、その反転信号／ＤＳがロ
ウレベルにされるとプルアップ用のＭＯＳＦＥＴ Ｑｐ
１，Ｑｐ２がオンされて、表示期間中ノードｎ０，ｎ１
の電位をＶDDに保持させるので、リセット回路２６０へ
のクロックφ１の供給を止めてもリセット信号ＲＳはロ
ウレベル（ＶCOML）を維持する。クロックを止めること
でリセット回路のチャージポンプ動作を停止させ、無駄
な消費電力を減らすことができる。
前にＮ−ＭＯＳ Ｑ２がオンされるため、期間Ｔ２が経
過してもしばらくはリセット信号ＲＳのレベルは昇圧電
圧ＶCOMLと共に変化する。しかし、この変化はグランド
短絡用スイッチ２７０を介して基板１００に供給される
バイアス電圧の変化と連動しているので、バイアス電圧
が変化している間もグランド短絡用スイッチ２７０はオ
フ状態を維持する。その後、液晶表示の開始を指示する
信号ＤＳがハイレベルにされ、その反転信号／ＤＳがロ
ウレベルにされるとプルアップ用のＭＯＳＦＥＴ Ｑｐ
１，Ｑｐ２がオンされて、表示期間中ノードｎ０，ｎ１
の電位をＶDDに保持させるので、リセット回路２６０へ
のクロックφ１の供給を止めてもリセット信号ＲＳはロ
ウレベル（ＶCOML）を維持する。クロックを止めること
でリセット回路のチャージポンプ動作を停止させ、無駄
な消費電力を減らすことができる。
【００５２】以上、電源投入時のリセット回路の動作に
ついて説明したが、携帯電話器などに使用される液晶コ
ントローラドライバのようなＬＳＩにおいては、前記昇
圧用クロックφ１，φ２やロジック部（制御部）の動作
クロックを生成するための発振回路を内蔵し、例えば携
帯電話器における待ち受け時のような液晶表示およびロ
ジック動作が不要な所定のモード（以下、これをスリー
プモードと称する）では発振回路の動作そのものを停止
したり、液晶表示は不要でもロジック部は動作する所定
のモード（以下、これをスタンバイモードと称する）で
は液晶駆動用電源回路の動作は停止させるが発振回路は
動作させることがある。従って、このようなスリープモ
ードやスタンバイモードから通常動作モードに復帰すべ
く液晶駆動用電源回路を起動させる際にも、上記リセッ
ト回路２６０を動作させて基板１００の電位を安定さ
せ、ラッチアップが起きるのを防止するように構成する
ことも可能である。なお、スタンバイモードは、例えば
携帯電話器では待ち受け中に定期的な基地局との交信を
行なうような場合である。
ついて説明したが、携帯電話器などに使用される液晶コ
ントローラドライバのようなＬＳＩにおいては、前記昇
圧用クロックφ１，φ２やロジック部（制御部）の動作
クロックを生成するための発振回路を内蔵し、例えば携
帯電話器における待ち受け時のような液晶表示およびロ
ジック動作が不要な所定のモード（以下、これをスリー
プモードと称する）では発振回路の動作そのものを停止
したり、液晶表示は不要でもロジック部は動作する所定
のモード（以下、これをスタンバイモードと称する）で
は液晶駆動用電源回路の動作は停止させるが発振回路は
動作させることがある。従って、このようなスリープモ
ードやスタンバイモードから通常動作モードに復帰すべ
く液晶駆動用電源回路を起動させる際にも、上記リセッ
ト回路２６０を動作させて基板１００の電位を安定さ
せ、ラッチアップが起きるのを防止するように構成する
ことも可能である。なお、スタンバイモードは、例えば
携帯電話器では待ち受け中に定期的な基地局との交信を
行なうような場合である。
【００５３】図６には、本実施例に用いられる昇圧型電
源回路の具体例を示す。
源回路の具体例を示す。
【００５４】図６の液晶駆動用電源回路は、電源電圧Ｖ
DDを昇圧して液晶パネルのセグメント電極の駆動に必要
な電圧ＶSEGHよりも若干高い電圧ＶDD2を発生するチャ
ージポンプなどからなる昇圧回路１０と、該昇圧回路１
０で昇圧された電圧ＶDD2を電源として動作して液晶駆
動電圧を発生するのに必要な基準となる電圧を発生する
基準電圧回路１１と、発生された基準電圧を抵抗分割し
て複数の所望レベルの基準電圧を生成するラダー抵抗か
らなる分圧回路１２Ａと、昇圧回路１０で昇圧された電
圧ＶDD2を電源として動作しかつ上記分圧回路１２Ａで
生成された電圧を基準電圧として液晶パネルのセグメン
ト電極の駆動に必要な電圧ＶSEGH，ＶSEGLおよび液晶中
心電位ＶMIDを発生するボルテージフォロワ１３Ａ，１
３Ｂと、基準電圧回路１１で発生された基準電圧を抵抗
分割してコモン側の昇圧に必要な基準電圧を生成するラ
ダー抵抗からなる第２の分圧回路１２Ｂと、昇圧回路１
０で昇圧された電圧ＶDD2を電源として動作しかつ上記
分圧回路１２Ｂで生成された電圧を基準電圧として液晶
パネルのコモン印加電圧生成のための基準電位ＶCI2を
発生するボルテージフォロワ１３Ｃと、該ボルテージフ
ォロワ１３Ｃの出力に基づいて液晶パネルのコモン電極
の駆動に必要な電圧ＶCOMH，ＶCOMLを発生するチャージ
ポンプなどからなる第２の昇圧回路２０とから構成され
ている。
DDを昇圧して液晶パネルのセグメント電極の駆動に必要
な電圧ＶSEGHよりも若干高い電圧ＶDD2を発生するチャ
ージポンプなどからなる昇圧回路１０と、該昇圧回路１
０で昇圧された電圧ＶDD2を電源として動作して液晶駆
動電圧を発生するのに必要な基準となる電圧を発生する
基準電圧回路１１と、発生された基準電圧を抵抗分割し
て複数の所望レベルの基準電圧を生成するラダー抵抗か
らなる分圧回路１２Ａと、昇圧回路１０で昇圧された電
圧ＶDD2を電源として動作しかつ上記分圧回路１２Ａで
生成された電圧を基準電圧として液晶パネルのセグメン
ト電極の駆動に必要な電圧ＶSEGH，ＶSEGLおよび液晶中
心電位ＶMIDを発生するボルテージフォロワ１３Ａ，１
３Ｂと、基準電圧回路１１で発生された基準電圧を抵抗
分割してコモン側の昇圧に必要な基準電圧を生成するラ
ダー抵抗からなる第２の分圧回路１２Ｂと、昇圧回路１
０で昇圧された電圧ＶDD2を電源として動作しかつ上記
分圧回路１２Ｂで生成された電圧を基準電圧として液晶
パネルのコモン印加電圧生成のための基準電位ＶCI2を
発生するボルテージフォロワ１３Ｃと、該ボルテージフ
ォロワ１３Ｃの出力に基づいて液晶パネルのコモン電極
の駆動に必要な電圧ＶCOMH，ＶCOMLを発生するチャージ
ポンプなどからなる第２の昇圧回路２０とから構成され
ている。
【００５５】上記基準電圧回路１１は、非反転入力端子
に液晶駆動用の基準電圧Ｖrefが印加された差動アンプ
ＡＭＰと、該差動アンプの出力端子と接地点との間に接
続された可変抵抗Ｒｖと固定抵抗Ｒｃとからなる可変抵
抗分割回路３０とからなり、可変抵抗分割回路３０でア
ンプの出力Ｖｏｕｔを抵抗分割した電圧が差動アンプＡ
ＭＰの反転入力端子にフィードバックされるように構成
され、基準電圧Ｖrefの（Ｒｖ＋Ｒｃ）／Ｒｖ倍の電圧
Ｖｏｕｔを出力する。例えばＲｖ＝Ｒｃに設定すればＶ
REFの２倍の電圧Ｖｏｕｔを出力させることができる。
また、可変抵抗Ｒｖの値を適宜設定することで出力電圧
Ｖｏｕｔすなわちセグメント電圧ＶSEGHを調整すること
ができる。なお、基準電圧Ｖｒｅｆは例えばバンドギャ
ップリファランス回路のような温度依存性および電源電
圧依存性の小さな基準電圧発生回路から供給されるのが
望ましい。
に液晶駆動用の基準電圧Ｖrefが印加された差動アンプ
ＡＭＰと、該差動アンプの出力端子と接地点との間に接
続された可変抵抗Ｒｖと固定抵抗Ｒｃとからなる可変抵
抗分割回路３０とからなり、可変抵抗分割回路３０でア
ンプの出力Ｖｏｕｔを抵抗分割した電圧が差動アンプＡ
ＭＰの反転入力端子にフィードバックされるように構成
され、基準電圧Ｖrefの（Ｒｖ＋Ｒｃ）／Ｒｖ倍の電圧
Ｖｏｕｔを出力する。例えばＲｖ＝Ｒｃに設定すればＶ
REFの２倍の電圧Ｖｏｕｔを出力させることができる。
また、可変抵抗Ｒｖの値を適宜設定することで出力電圧
Ｖｏｕｔすなわちセグメント電圧ＶSEGHを調整すること
ができる。なお、基準電圧Ｖｒｅｆは例えばバンドギャ
ップリファランス回路のような温度依存性および電源電
圧依存性の小さな基準電圧発生回路から供給されるのが
望ましい。
【００５６】本実施例の液晶駆動用電源回路において
は、基準電圧回路１１やボルテージフォロワ１３Ａ〜１
３Ｃを構成するアンプの電源電圧は第１の昇圧回路１０
で昇圧された電圧ＶDD2であり、セグメント電圧ＶSEGL
−ＶSEGHおよびコモン電圧ＶCOML−ＶCOMHが、それぞれ
例えば０〜６Ｖと−１４〜２０Ｖで外部電源電圧ＶDDが
２．７Ｖの場合には、昇圧電圧ＶDD2は６〜８Ｖすなわ
ち２．２ＶDD〜３ＶDDであれば良いので、昇圧電圧ＶLC
D（約４０Ｖ）を電源電圧とする正の昇圧電圧方式（図
１４（Ａ）参照）におけるアンプに比べて、アンプの消
費電力を低減することができるとともに、アンプを構成
する素子もそれほど耐圧の高いものを使用する必要がな
いので、回路の占有面積を小さくすることができる。
は、基準電圧回路１１やボルテージフォロワ１３Ａ〜１
３Ｃを構成するアンプの電源電圧は第１の昇圧回路１０
で昇圧された電圧ＶDD2であり、セグメント電圧ＶSEGL
−ＶSEGHおよびコモン電圧ＶCOML−ＶCOMHが、それぞれ
例えば０〜６Ｖと−１４〜２０Ｖで外部電源電圧ＶDDが
２．７Ｖの場合には、昇圧電圧ＶDD2は６〜８Ｖすなわ
ち２．２ＶDD〜３ＶDDであれば良いので、昇圧電圧ＶLC
D（約４０Ｖ）を電源電圧とする正の昇圧電圧方式（図
１４（Ａ）参照）におけるアンプに比べて、アンプの消
費電力を低減することができるとともに、アンプを構成
する素子もそれほど耐圧の高いものを使用する必要がな
いので、回路の占有面積を小さくすることができる。
【００５７】図７には、上記第２の昇圧回路２０の具体
的な回路構成例を示す。液晶パネルに印加される電圧の
波形を示す図１４（Ｃ）を参照すると明らかなように、
コモン電極に印加される信号を生成するには、液晶中心
電位ＶMIDを中心にして上記昇圧電圧ＶCOMHと極性が逆
の負電圧ＶCOMLが必要である。
的な回路構成例を示す。液晶パネルに印加される電圧の
波形を示す図１４（Ｃ）を参照すると明らかなように、
コモン電極に印加される信号を生成するには、液晶中心
電位ＶMIDを中心にして上記昇圧電圧ＶCOMHと極性が逆
の負電圧ＶCOMLが必要である。
【００５８】本実施例においては、図７に示されている
ように、第２の昇圧回路２０を、正極性のコモン電圧Ｖ
COMHを発生するチャージポンプ２１と、該チャージポン
プの出力電圧を反転して負極性のコモン電圧ＶCOMLを生
成する電圧反転回路２２とから構成している。なお、第
１の昇圧回路１０は第２の昇圧回路２０のチャージポン
プ２１と同一の構成でよいので、図示および説明を省略
する。また、この実施例のチャージポンプ２１および電
圧反転回路２２には、電源回路の起動信号ＳＴによって
クロックの供給制御がなされるＡＮＤゲートＧ１，Ｇ２
およびＧ３，Ｇ４が設けられており、起動信号ＳＴがロ
ウレベルの間はクロックφ１，φ２の供給が遮断されて
昇圧動作を行なわず、起動信号ＳＴがハイレベルにされ
るとクロックφ１，φ２が供給されて昇圧動作を開始す
るように構成されている。
ように、第２の昇圧回路２０を、正極性のコモン電圧Ｖ
COMHを発生するチャージポンプ２１と、該チャージポン
プの出力電圧を反転して負極性のコモン電圧ＶCOMLを生
成する電圧反転回路２２とから構成している。なお、第
１の昇圧回路１０は第２の昇圧回路２０のチャージポン
プ２１と同一の構成でよいので、図示および説明を省略
する。また、この実施例のチャージポンプ２１および電
圧反転回路２２には、電源回路の起動信号ＳＴによって
クロックの供給制御がなされるＡＮＤゲートＧ１，Ｇ２
およびＧ３，Ｇ４が設けられており、起動信号ＳＴがロ
ウレベルの間はクロックφ１，φ２の供給が遮断されて
昇圧動作を行なわず、起動信号ＳＴがハイレベルにされ
るとクロックφ１，φ２が供給されて昇圧動作を開始す
るように構成されている。
【００５９】正のコモン電圧ＶCOMHを発生する上記チャ
ージポンプ２１は、クロック信号φ１によりオン、オフ
動作されるスイッチＳＷ１〜ＳＷ４と、上記クロック信
号φ１とハイレベルの期間が重ならないように形成され
たクロック信号φ２（図８参照）によりオン、オフ動作
されるスイッチＳＷ５〜ＳＷ７と、スイッチＳＷ５，Ｓ
Ｗ６により直列形態にされる昇圧容量Ｃ１，Ｃ２と、出
力端子ＯＵＴ１に接続された出力の平滑容量Ｃ３とから
構成されている。
ージポンプ２１は、クロック信号φ１によりオン、オフ
動作されるスイッチＳＷ１〜ＳＷ４と、上記クロック信
号φ１とハイレベルの期間が重ならないように形成され
たクロック信号φ２（図８参照）によりオン、オフ動作
されるスイッチＳＷ５〜ＳＷ７と、スイッチＳＷ５，Ｓ
Ｗ６により直列形態にされる昇圧容量Ｃ１，Ｃ２と、出
力端子ＯＵＴ１に接続された出力の平滑容量Ｃ３とから
構成されている。
【００６０】上記昇圧容量Ｃ１の低電位側の端子Ｃ１−
はスイッチＳＷ４またはＳＷ７を介して接地点または第
１基準電位端子Ｔ１に接続可能にされているとともに、
昇圧容量Ｃ１の高電位側の端子Ｃ１＋はスイッチＳＷ３
を介して第２基準電位端子Ｔ２に接続可能にされてい
る。また、上記昇圧容量Ｃ２の低電位側の端子Ｃ２−は
スイッチＳＷ２を介して接地点に接続可能にされている
とともに、昇圧容量Ｃ２の高電位側の端子Ｃ２＋はスイ
ッチＳＷ１を介して第１基準電位端子Ｔ１に接続可能に
されている。
はスイッチＳＷ４またはＳＷ７を介して接地点または第
１基準電位端子Ｔ１に接続可能にされているとともに、
昇圧容量Ｃ１の高電位側の端子Ｃ１＋はスイッチＳＷ３
を介して第２基準電位端子Ｔ２に接続可能にされてい
る。また、上記昇圧容量Ｃ２の低電位側の端子Ｃ２−は
スイッチＳＷ２を介して接地点に接続可能にされている
とともに、昇圧容量Ｃ２の高電位側の端子Ｃ２＋はスイ
ッチＳＷ１を介して第１基準電位端子Ｔ１に接続可能に
されている。
【００６１】さらに、出力端子ＯＵＴ１と上記昇圧容量
Ｃ２の高電位側の端子Ｃ２＋との間はスイッチＳＷ５を
介して接続可能にされているとともに、昇圧容量Ｃ２の
低電位側の端子Ｃ２−と昇圧容量Ｃ１の高電位側の端子
Ｃ１＋との間はスイッチＳＷ６を介して接続可能にされ
ている。そして、上記第１基準電位端子Ｔ１には前記ボ
ルテージフォロワ１３Ｃからの出力電圧ＶCI2が印加さ
れている。なお、第１基準電位端子Ｔ１に接続されてい
る容量Ｃ１０は、前記ボルテージフォロワ１３Ｃから出
力される電圧を安定化させる容量である。
Ｃ２の高電位側の端子Ｃ２＋との間はスイッチＳＷ５を
介して接続可能にされているとともに、昇圧容量Ｃ２の
低電位側の端子Ｃ２−と昇圧容量Ｃ１の高電位側の端子
Ｃ１＋との間はスイッチＳＷ６を介して接続可能にされ
ている。そして、上記第１基準電位端子Ｔ１には前記ボ
ルテージフォロワ１３Ｃからの出力電圧ＶCI2が印加さ
れている。なお、第１基準電位端子Ｔ１に接続されてい
る容量Ｃ１０は、前記ボルテージフォロワ１３Ｃから出
力される電圧を安定化させる容量である。
【００６２】上記のように構成されたチャージポンプ２
０は、クロック信号φ１がハイレベルにされて図９
（Ａ）のようにスイッチＳＷ１〜ＳＷ４がオン（このと
きＳＷ５〜ＳＷ７はオフ）されている間に昇圧容量Ｃ
１，Ｃ２が基準電圧ＶCI2に充電される。そして、次
に、スイッチＳＷ１〜ＳＷ４がオフされると代ってスイ
ッチＳＷ５〜ＳＷ７がオン状態にされ、図９（Ｂ）のよ
うに昇圧容量Ｃ１，Ｃ２が直列形態になるとともに、昇
圧容量Ｃ１の基準端側すなわち低電位側の端子Ｃ１−は
スイッチＳＷ７を介して第１基準電位端子Ｔ１に接続さ
れる。これによって、出力端子ＯＵＴ１の電圧は３ＶCI
2に押し上げられる。上記充電動作とブースト動作とを
繰り返すことにより、昇圧容量Ｃ２に充電された電荷が
出力端子ＯＵＴ１に接続されている平滑容量Ｃ３へ転送
され、３ＶCI2の昇圧電圧ＶCOMHが出力される。
０は、クロック信号φ１がハイレベルにされて図９
（Ａ）のようにスイッチＳＷ１〜ＳＷ４がオン（このと
きＳＷ５〜ＳＷ７はオフ）されている間に昇圧容量Ｃ
１，Ｃ２が基準電圧ＶCI2に充電される。そして、次
に、スイッチＳＷ１〜ＳＷ４がオフされると代ってスイ
ッチＳＷ５〜ＳＷ７がオン状態にされ、図９（Ｂ）のよ
うに昇圧容量Ｃ１，Ｃ２が直列形態になるとともに、昇
圧容量Ｃ１の基準端側すなわち低電位側の端子Ｃ１−は
スイッチＳＷ７を介して第１基準電位端子Ｔ１に接続さ
れる。これによって、出力端子ＯＵＴ１の電圧は３ＶCI
2に押し上げられる。上記充電動作とブースト動作とを
繰り返すことにより、昇圧容量Ｃ２に充電された電荷が
出力端子ＯＵＴ１に接続されている平滑容量Ｃ３へ転送
され、３ＶCI2の昇圧電圧ＶCOMHが出力される。
【００６３】電圧反転回路２２は、チャージポンプ２１
で発生された正の昇圧電圧ＶCOMHが印加される電圧端子
Ｔａと、前記ボルテージフォロワ１３Ｂで生成された液
晶中心電位ＶMIDが印加される第２基準電圧端子Ｔｂ
と、電圧反転用容量Ｃ２１と、該容量Ｃ２１の一方の端
子と上記電圧端子Ｔａとの間および電圧端子Ｔｂとの間
にそれぞれ接続されたスイッチＳＷ８，ＳＷ１０と、電
圧反転用容量Ｃ２１の他方の端子と上記電圧端子Ｔｂと
の間および出力端子Ｔｃとの間にそれぞれ接続されたス
イッチＳＷ９，ＳＷ１１と、出力端子Ｔｃと接地点との
間に接続された負電圧用平滑容量Ｃ２２とから構成され
ている。なお、第２基準電位端子Ｔ２に接続されている
容量Ｃ２０は、前記ボルテージフォロワ１３Ｂから出力
される電圧を安定化させる容量である。
で発生された正の昇圧電圧ＶCOMHが印加される電圧端子
Ｔａと、前記ボルテージフォロワ１３Ｂで生成された液
晶中心電位ＶMIDが印加される第２基準電圧端子Ｔｂ
と、電圧反転用容量Ｃ２１と、該容量Ｃ２１の一方の端
子と上記電圧端子Ｔａとの間および電圧端子Ｔｂとの間
にそれぞれ接続されたスイッチＳＷ８，ＳＷ１０と、電
圧反転用容量Ｃ２１の他方の端子と上記電圧端子Ｔｂと
の間および出力端子Ｔｃとの間にそれぞれ接続されたス
イッチＳＷ９，ＳＷ１１と、出力端子Ｔｃと接地点との
間に接続された負電圧用平滑容量Ｃ２２とから構成され
ている。なお、第２基準電位端子Ｔ２に接続されている
容量Ｃ２０は、前記ボルテージフォロワ１３Ｂから出力
される電圧を安定化させる容量である。
【００６４】この実施例の電圧反転回路は、互いにハイ
レベル期間が重ならないようにされたクロック（図８の
φ１，φ２参照）によりスイッチＳＷ８およびＳＷ９を
オン、ＳＷ１０，ＳＷ１１をオフさせて、電圧反転用容
量Ｃ２１に正の昇圧電圧ＶCOMHと液晶中心電位ＶMIDと
の電位差に相当する電圧を充電させた後、スイッチＳＷ
８およびＳＷ９をオフ、またスイッチＳＷ１０とＳＷ１
１をオンさせることで液晶中心電位ＶMIDを中心にして
上記昇圧電圧ＶCOMHと極性が逆の負電圧ＶCOMLで、出力
端子ＯＵＴ２に接続されている平滑容量Ｃ２２に充電さ
せるように動作される。
レベル期間が重ならないようにされたクロック（図８の
φ１，φ２参照）によりスイッチＳＷ８およびＳＷ９を
オン、ＳＷ１０，ＳＷ１１をオフさせて、電圧反転用容
量Ｃ２１に正の昇圧電圧ＶCOMHと液晶中心電位ＶMIDと
の電位差に相当する電圧を充電させた後、スイッチＳＷ
８およびＳＷ９をオフ、またスイッチＳＷ１０とＳＷ１
１をオンさせることで液晶中心電位ＶMIDを中心にして
上記昇圧電圧ＶCOMHと極性が逆の負電圧ＶCOMLで、出力
端子ＯＵＴ２に接続されている平滑容量Ｃ２２に充電さ
せるように動作される。
【００６５】上記のようにこの実施例の液晶駆動用電源
回路においては、コモン電圧ＶCOML，ＶCOMHを発生する
第２の昇圧回路２０がチャージポンプにより構成されて
いるため、アンプを用いる場合に比べて電流効率も高く
なる。すなわち、アンプでコモン電圧ＶCOML，ＶCOMHを
発生するには、そのアンプの電源電圧としてコモン電圧
ＶCOML，ＶCOMHよりもさらに高い電圧を必要とするため
効率は悪くなるが、実施例のようにチャージポンプで昇
圧された電圧で直接液晶パネルのコモン電極を駆動する
ことにより電流効率が高くなる。
回路においては、コモン電圧ＶCOML，ＶCOMHを発生する
第２の昇圧回路２０がチャージポンプにより構成されて
いるため、アンプを用いる場合に比べて電流効率も高く
なる。すなわち、アンプでコモン電圧ＶCOML，ＶCOMHを
発生するには、そのアンプの電源電圧としてコモン電圧
ＶCOML，ＶCOMHよりもさらに高い電圧を必要とするため
効率は悪くなるが、実施例のようにチャージポンプで昇
圧された電圧で直接液晶パネルのコモン電極を駆動する
ことにより電流効率が高くなる。
【００６６】ところで、チャージポンプは、電流効率は
良いが電流供給能力は低いためパネルの負荷が大きいと
チャージポンプの出力レベルは低下してしまう。しかる
に、図１４（Ｃ）の波形を参照すると分るように、コモ
ン電極を駆動する波形は周波数が低いため平均的な負荷
は小さいので上記のようにチャージポンプでコモン電圧
ＶCOML，ＶCOMHを発生しても全く問題はない。
良いが電流供給能力は低いためパネルの負荷が大きいと
チャージポンプの出力レベルは低下してしまう。しかる
に、図１４（Ｃ）の波形を参照すると分るように、コモ
ン電極を駆動する波形は周波数が低いため平均的な負荷
は小さいので上記のようにチャージポンプでコモン電圧
ＶCOML，ＶCOMHを発生しても全く問題はない。
【００６７】一方、セグメント電極を駆動する電圧波形
はコモン電極を駆動する電圧波形よりもずっと頻繁に変
化を繰り返すため平均的な負荷が大きいので、セグメン
ト駆動電圧をチャージポンプで発生させるようにする
と、パネルの表示を開始した直後にチャージポンプの出
力が落ち込むおそれがある。そして、チャージポンプの
出力が低下すると、出力電圧の精度が悪くなり液晶に直
流電圧が印加されて液晶が劣化するおそれがあるととも
に例えばカラー液晶表示パネルでは表示色がずれるなど
良好な画質が得られないという不具合がある。ところ
が、上記実施例では、平均的な負荷が大きいセグメント
電極の駆動電圧はボルテージフォロワで発生するように
しているため、電圧低下を起こすおそれがなく、これに
よって表示画質の劣化を回避することができる。
はコモン電極を駆動する電圧波形よりもずっと頻繁に変
化を繰り返すため平均的な負荷が大きいので、セグメン
ト駆動電圧をチャージポンプで発生させるようにする
と、パネルの表示を開始した直後にチャージポンプの出
力が落ち込むおそれがある。そして、チャージポンプの
出力が低下すると、出力電圧の精度が悪くなり液晶に直
流電圧が印加されて液晶が劣化するおそれがあるととも
に例えばカラー液晶表示パネルでは表示色がずれるなど
良好な画質が得られないという不具合がある。ところ
が、上記実施例では、平均的な負荷が大きいセグメント
電極の駆動電圧はボルテージフォロワで発生するように
しているため、電圧低下を起こすおそれがなく、これに
よって表示画質の劣化を回避することができる。
【００６８】なお、図７に示されている各容量素子Ｃ１
〜Ｃ３、Ｃ１０、Ｃ２０、Ｃ２１、Ｃ２２等は、図７の
昇圧回路が搭載される半導体チップに対して外付け容量
として接続される。この場合、外付け容量を接続するた
めの外部端子と、昇圧した電圧ＶCOMHや負電圧ＶCOMLを
供給する各配線の一部を上記外部端子まで引き出して接
続するための配線とがを半導体チップに設けられること
となる。
〜Ｃ３、Ｃ１０、Ｃ２０、Ｃ２１、Ｃ２２等は、図７の
昇圧回路が搭載される半導体チップに対して外付け容量
として接続される。この場合、外付け容量を接続するた
めの外部端子と、昇圧した電圧ＶCOMHや負電圧ＶCOMLを
供給する各配線の一部を上記外部端子まで引き出して接
続するための配線とがを半導体チップに設けられること
となる。
【００６９】また、既に説明したように、前記実施例に
おいては、電圧反転回路２１で生成された負電圧ＶCOML
が基板バイアス電圧として基板に給電する配線の途中
に、ラッチアップ対策としてグランド短絡用スイッチ２
７０が設けられているが、このような対策を施したＬＳ
Ｉであってもさらにラッチアップ強度を高くするには、
負電圧ＶCOMLを供給する配線を外部端子に引き出してそ
の外部端子に外付けのダイオードを接続してやるのが望
ましい。その場合、このラッチアップ防止用のダイオー
ドは、生成された負電圧ＶCOMLを安定化されるための前
記容量素子Ｃ２２が接続される外部端子と共通の端子に
接続させることができる。図７には、そのようなラッチ
アップ防止用のダイオードがＤ１として、電圧反転回路
２２の出力端子ＯＵＴ２に接続されている様子が示され
ている。
おいては、電圧反転回路２１で生成された負電圧ＶCOML
が基板バイアス電圧として基板に給電する配線の途中
に、ラッチアップ対策としてグランド短絡用スイッチ２
７０が設けられているが、このような対策を施したＬＳ
Ｉであってもさらにラッチアップ強度を高くするには、
負電圧ＶCOMLを供給する配線を外部端子に引き出してそ
の外部端子に外付けのダイオードを接続してやるのが望
ましい。その場合、このラッチアップ防止用のダイオー
ドは、生成された負電圧ＶCOMLを安定化されるための前
記容量素子Ｃ２２が接続される外部端子と共通の端子に
接続させることができる。図７には、そのようなラッチ
アップ防止用のダイオードがＤ１として、電圧反転回路
２２の出力端子ＯＵＴ２に接続されている様子が示され
ている。
【００７０】図１０は、本発明を適用した液晶表示制御
装置としての液晶コントロールドライバとこのドライバ
により駆動される液晶パネルとからなる液晶表示システ
ムの他の実施例を示すブロック図である。
装置としての液晶コントロールドライバとこのドライバ
により駆動される液晶パネルとからなる液晶表示システ
ムの他の実施例を示すブロック図である。
【００７１】図１０において、２００は液晶コントロー
ルドライバ、３００はこの液晶コントロールドライバ２
００により駆動される液晶パネルである。液晶コントロ
ールドライバ２００は、液晶パネル３００のセグメント
電極を駆動するセグメントドライバ２１０、液晶パネル
３００のコモン電極を駆動するコモンドライバ２２０、
これらのドライバに必要とされる駆動電圧を発生する液
晶駆動用電源回路２３０、チップ内部全体を制御する制
御部２５０等を備えている。これらの回路は単結晶シリ
コンのような１個の半導体チップ上に構成されている。
そして、この実施例においても、電源回路２３０で生成
された負電圧ＶCOMLを基板に供給する配線の途中に該配
線をグランドに固定するための短絡用スイッチ２７０が
設けられている。なお、３５３は、この液晶コントロー
ラドライバ２００を制御するマイクロプロセッサないし
はマイクロコンピュータＭＰＵである。
ルドライバ、３００はこの液晶コントロールドライバ２
００により駆動される液晶パネルである。液晶コントロ
ールドライバ２００は、液晶パネル３００のセグメント
電極を駆動するセグメントドライバ２１０、液晶パネル
３００のコモン電極を駆動するコモンドライバ２２０、
これらのドライバに必要とされる駆動電圧を発生する液
晶駆動用電源回路２３０、チップ内部全体を制御する制
御部２５０等を備えている。これらの回路は単結晶シリ
コンのような１個の半導体チップ上に構成されている。
そして、この実施例においても、電源回路２３０で生成
された負電圧ＶCOMLを基板に供給する配線の途中に該配
線をグランドに固定するための短絡用スイッチ２７０が
設けられている。なお、３５３は、この液晶コントロー
ラドライバ２００を制御するマイクロプロセッサないし
はマイクロコンピュータＭＰＵである。
【００７２】また、図示しないが、この液晶コントロー
ルドライバ２００には、表示データを記憶する表示用Ｒ
ＡＭに対するアドレスを生成するアドレスカウンタや、
表示用ＲＡＭから読み出されたデータと外部のＭＰＵ等
から供給された新たな表示データとに基づいてすかし表
示や重ね合わせ表示のための論理演算を行なう論理演算
手段、上記セグメントドライバ２１０およびコモンドラ
イバ２２０に対する動作タイミング信号を生成するタイ
ミング生成回路などが設けられている。なお、図示しな
いが、図１と同様に液晶パネル３００に表示すべき画像
データをビットマップ方式で記憶する表示用ＲＡＭを液
晶駆動用電源回路と同一のチップ上に内蔵していても良
い。
ルドライバ２００には、表示データを記憶する表示用Ｒ
ＡＭに対するアドレスを生成するアドレスカウンタや、
表示用ＲＡＭから読み出されたデータと外部のＭＰＵ等
から供給された新たな表示データとに基づいてすかし表
示や重ね合わせ表示のための論理演算を行なう論理演算
手段、上記セグメントドライバ２１０およびコモンドラ
イバ２２０に対する動作タイミング信号を生成するタイ
ミング生成回路などが設けられている。なお、図示しな
いが、図１と同様に液晶パネル３００に表示すべき画像
データをビットマップ方式で記憶する表示用ＲＡＭを液
晶駆動用電源回路と同一のチップ上に内蔵していても良
い。
【００７３】この実施例は、液晶コントローラドライバ
２００の制御部２５０に対する表示開始信号ＤＳＣや液
晶駆動用電源回路に対する昇圧開始信号ＣＳＴ、グラン
ド短絡スイッチ２７０のオン、オフ制御信号（リセット
信号）ＲＳＴを、制御用のＭＰＵ３５３で生成して液晶
コントロールドライバ２００に供給するようにしたもの
である。これを可能にするため、液晶コントローラドラ
イバ２００には外部のＭＰＵなどから供給される上記各
制御信号ＤＳＣ、ＣＳＴ、ＲＳＴを受けるための外部端
子２８１，２８２，２８３が設けられている。図１１に
は、制御用のＭＰＵ３５３から液晶コントロールドライ
バ２００に供給される上記各制御信号ＤＳＣ、ＣＳＴ、
ＲＳＴのタイミングが示されている。
２００の制御部２５０に対する表示開始信号ＤＳＣや液
晶駆動用電源回路に対する昇圧開始信号ＣＳＴ、グラン
ド短絡スイッチ２７０のオン、オフ制御信号（リセット
信号）ＲＳＴを、制御用のＭＰＵ３５３で生成して液晶
コントロールドライバ２００に供給するようにしたもの
である。これを可能にするため、液晶コントローラドラ
イバ２００には外部のＭＰＵなどから供給される上記各
制御信号ＤＳＣ、ＣＳＴ、ＲＳＴを受けるための外部端
子２８１，２８２，２８３が設けられている。図１１に
は、制御用のＭＰＵ３５３から液晶コントロールドライ
バ２００に供給される上記各制御信号ＤＳＣ、ＣＳＴ、
ＲＳＴのタイミングが示されている。
【００７４】図１１から分かるように、制御信号ＤＳＣ
により電源回路２３０の動作が開始されてから所定時間
Ｔ０が経過するまでは制御信号ＲＳＴがハイレベルにさ
れて短絡用スイッチ２７０がオンされることにより、基
板電位がグランドに固定され、ラッチアップの発生が防
止される。そして、制御信号ＲＳＴがロウレベルにされ
て短絡用スイッチ２７０がオフされてしばらくしてから
制御信号ＤＳＣがハイレベルに変化されて、液晶の表示
が開始されるようにされる。
により電源回路２３０の動作が開始されてから所定時間
Ｔ０が経過するまでは制御信号ＲＳＴがハイレベルにさ
れて短絡用スイッチ２７０がオンされることにより、基
板電位がグランドに固定され、ラッチアップの発生が防
止される。そして、制御信号ＲＳＴがロウレベルにされ
て短絡用スイッチ２７０がオフされてしばらくしてから
制御信号ＤＳＣがハイレベルに変化されて、液晶の表示
が開始されるようにされる。
【００７５】図１２は、図１や図１０の液晶コントロー
ルドライバ２００と液晶パネル３００とからなる液晶表
示装置の応用例としての携帯電話器の全体構成を示すブ
ロック図である。
ルドライバ２００と液晶パネル３００とからなる液晶表
示装置の応用例としての携帯電話器の全体構成を示すブ
ロック図である。
【００７６】この実施例の携帯電話器は、表示部として
の液晶パネル３００、送受信用のアンテナ３２１、音声
出力用のスピーカ３２２、音声入力用のマイクロホン３
２３、本発明を適用した液晶コントロールドライバ２０
０、スピーカ３２２やマイクロホンの信号の入出力を行
なう音声インターフェース３３０、アンテナ３２１との
間の信号の入出力を行なう高周波インターフェース３４
０、音声信号や送受信信号に係る信号処理を行うＤＳＰ
（Digital Signal Processor）３５１、カスタム機能
（ユーザ論理）を提供するＡＳＩＣ（Application Spe
cific Integrated Circuits）３５２、表示制御を含
め装置全体の制御を行なうマイクロプロセッサもしくは
マイクロコンピュータなどからなるシステム制御装置３
５３およびデータやプログラムの記憶用メモリ３６０及
び上記携帯電話器の電源とされる電池３８０等を備えて
なる。上記ＤＳＰ３５１、ＡＳＩＣ３５２およびシステ
ム制御装置としてのＭＰＵ３５３により、いわゆるベー
スバンド部３５０が構成される。
の液晶パネル３００、送受信用のアンテナ３２１、音声
出力用のスピーカ３２２、音声入力用のマイクロホン３
２３、本発明を適用した液晶コントロールドライバ２０
０、スピーカ３２２やマイクロホンの信号の入出力を行
なう音声インターフェース３３０、アンテナ３２１との
間の信号の入出力を行なう高周波インターフェース３４
０、音声信号や送受信信号に係る信号処理を行うＤＳＰ
（Digital Signal Processor）３５１、カスタム機能
（ユーザ論理）を提供するＡＳＩＣ（Application Spe
cific Integrated Circuits）３５２、表示制御を含
め装置全体の制御を行なうマイクロプロセッサもしくは
マイクロコンピュータなどからなるシステム制御装置３
５３およびデータやプログラムの記憶用メモリ３６０及
び上記携帯電話器の電源とされる電池３８０等を備えて
なる。上記ＤＳＰ３５１、ＡＳＩＣ３５２およびシステ
ム制御装置としてのＭＰＵ３５３により、いわゆるベー
スバンド部３５０が構成される。
【００７７】特に制限されるものでないが、上記液晶パ
ネル３００は、多数の表示画素がマトリックス状に配列
されたドットマトリックス方式のパネルである。なお、
カラー表示の液晶パネルの場合、１画素は赤、青、緑の
３ドットで構成される。また、メモリ３６０は、例えば
所定のブロック単位で一括消去可能なフラッシュメモリ
等から構成され、表示制御を含む携帯電話器システム全
体の制御プログラムや制御データが記憶されると共に、
２次元的な表示パターンとして文字フォント等の表示デ
ータが格納されたパターンメモリであるＣＧＲＯＭ（Ch
aracter Generator Read Only Memory）としての機能を
兼ね備えている。
ネル３００は、多数の表示画素がマトリックス状に配列
されたドットマトリックス方式のパネルである。なお、
カラー表示の液晶パネルの場合、１画素は赤、青、緑の
３ドットで構成される。また、メモリ３６０は、例えば
所定のブロック単位で一括消去可能なフラッシュメモリ
等から構成され、表示制御を含む携帯電話器システム全
体の制御プログラムや制御データが記憶されると共に、
２次元的な表示パターンとして文字フォント等の表示デ
ータが格納されたパターンメモリであるＣＧＲＯＭ（Ch
aracter Generator Read Only Memory）としての機能を
兼ね備えている。
【００７８】図１３には、本発明を適用した液晶コント
ローラドライバ２００を液晶パネル３００にＣＯＧ（Ch
ip on glass）実装した状態の液晶モジュールを示す。
ローラドライバ２００を液晶パネル３００にＣＯＧ（Ch
ip on glass）実装した状態の液晶モジュールを示す。
【００７９】図１３において、３７０は液晶パネル３０
０を構成するガラス基板、３８０はガラス基板３７０と
の間に液晶を狭持して表示部を構成する対向基板、３７
１，３７２はガラス基板３７０上に形成され基板の一側
に端部が集合されたＩＴＯなどからなる引出し配線であ
り、この配線３７１，３７２の端部と液晶コントローラ
ドライバ２００の対応する電極パッド（外部端子）との
間に半田ボールなどを介在させて溶着させることで液晶
コントローラドライバ２００が液晶パネル上に実装され
ている。
０を構成するガラス基板、３８０はガラス基板３７０と
の間に液晶を狭持して表示部を構成する対向基板、３７
１，３７２はガラス基板３７０上に形成され基板の一側
に端部が集合されたＩＴＯなどからなる引出し配線であ
り、この配線３７１，３７２の端部と液晶コントローラ
ドライバ２００の対応する電極パッド（外部端子）との
間に半田ボールなどを介在させて溶着させることで液晶
コントローラドライバ２００が液晶パネル上に実装され
ている。
【００８０】また、５００は上記液晶コントローラドラ
イバ２００を制御するマイクロプロセッサ（ＭＰＵ）３
５３および容量やダイオードなどの外付け素子３９０が
実装されたプリント基板５００で、このプリント基板５
００上のマイクロプロセッサ（ＭＰＵ）３５３および外
付け素子３９０と液晶パネル３００側の液晶コントロー
ラドライバ２００とは、ガラス基板３７０の端部に設け
られた端子にヒートシールなどを介して結合されたフレ
キシブルプリント基板ＦＰＣ（Flexible Printed Circu
it）５１０，５２０により接続されている。さらに、液
晶パネル３００にはガラス基板３７０の端部の端子に接
続された給電用のＦＰＣ５３０により電源電圧ＶDDおよ
び接地電位ＧＮＤが供給されるように構成されている。
なお、ガラス基板３７０の端部の端子と液晶コントロー
ラドライバ２００との間もＩＴＯなどからなる配線３７
３により接続されている。
イバ２００を制御するマイクロプロセッサ（ＭＰＵ）３
５３および容量やダイオードなどの外付け素子３９０が
実装されたプリント基板５００で、このプリント基板５
００上のマイクロプロセッサ（ＭＰＵ）３５３および外
付け素子３９０と液晶パネル３００側の液晶コントロー
ラドライバ２００とは、ガラス基板３７０の端部に設け
られた端子にヒートシールなどを介して結合されたフレ
キシブルプリント基板ＦＰＣ（Flexible Printed Circu
it）５１０，５２０により接続されている。さらに、液
晶パネル３００にはガラス基板３７０の端部の端子に接
続された給電用のＦＰＣ５３０により電源電圧ＶDDおよ
び接地電位ＧＮＤが供給されるように構成されている。
なお、ガラス基板３７０の端部の端子と液晶コントロー
ラドライバ２００との間もＩＴＯなどからなる配線３７
３により接続されている。
【００８１】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施の形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。例え
ば、前記実施例では、チャージポンプ２１で生成した正
の電圧ＶCOMHを反転することで負電圧ＶCOMLを発生させ
る電圧反転回路２２を設けているが、チャージポンプ２
１と同様な構成で直接的に負電圧を発生するチャージポ
ンプを有する電源回路を搭載した半導体集積回路に対し
ても本発明を適用することができる。
例に基づき具体的に説明したが、本発明は上記実施の形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。例え
ば、前記実施例では、チャージポンプ２１で生成した正
の電圧ＶCOMHを反転することで負電圧ＶCOMLを発生させ
る電圧反転回路２２を設けているが、チャージポンプ２
１と同様な構成で直接的に負電圧を発生するチャージポ
ンプを有する電源回路を搭載した半導体集積回路に対し
ても本発明を適用することができる。
【００８２】また、前記実施例の液晶コントローラドラ
イバ２００においては、Ｐ型単結晶基板を用いている
が、Ｎ型基板を用いても良い。その場合、例えば、電源
回路で発生されたＶCOMHの様な正電圧が印加されるＮ型
基板とＶDD配線との間に電源短絡用スイッチを設ける
か、もしくは、電源回路で発生されたＶCOMLのような負
電圧が印加されるＰウェル領域とグランド配線との間に
グランド短絡用スイッチを設けて、電源立上がり時にお
けるウェル電位の変動を抑え、ラッチアップを防止する
ようにすれば良い。
イバ２００においては、Ｐ型単結晶基板を用いている
が、Ｎ型基板を用いても良い。その場合、例えば、電源
回路で発生されたＶCOMHの様な正電圧が印加されるＮ型
基板とＶDD配線との間に電源短絡用スイッチを設ける
か、もしくは、電源回路で発生されたＶCOMLのような負
電圧が印加されるＰウェル領域とグランド配線との間に
グランド短絡用スイッチを設けて、電源立上がり時にお
けるウェル電位の変動を抑え、ラッチアップを防止する
ようにすれば良い。
【００８３】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である携帯電
話器の液晶パネルを駆動する液晶コントロールドライバ
について説明したがこの発明はそれに限定されるもので
なく、例えば、ポケットベル（登録商標）、ページャ
ー、ＰＤＡ（Personal Digital Assistants）など液晶
パネルを有する種々の携帯型電子機器に適用することが
できる。
なされた発明をその背景となった利用分野である携帯電
話器の液晶パネルを駆動する液晶コントロールドライバ
について説明したがこの発明はそれに限定されるもので
なく、例えば、ポケットベル（登録商標）、ページャ
ー、ＰＤＡ（Personal Digital Assistants）など液晶
パネルを有する種々の携帯型電子機器に適用することが
できる。
【００８４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
【００８５】すなわち、本発明に従うと、電流のロスが
少なくかつ精度の高い昇圧電圧を発生することが可能な
電源回路を実現することができ、これによって液晶パネ
ルを駆動する電圧を発生する液晶駆動用電源回路に適用
した場合には液晶の劣化がなく高画質の表示が可能にな
るとともに、低消費電力で長時間の電池駆動が可能な液
晶表示装置および携帯用電子機器を提供することができ
る。
少なくかつ精度の高い昇圧電圧を発生することが可能な
電源回路を実現することができ、これによって液晶パネ
ルを駆動する電圧を発生する液晶駆動用電源回路に適用
した場合には液晶の劣化がなく高画質の表示が可能にな
るとともに、低消費電力で長時間の電池駆動が可能な液
晶表示装置および携帯用電子機器を提供することができ
る。
【図１】本発明を適用して有効な昇圧型電源回路内蔵の
液晶コントロールドライバとこのＬＳＩにより駆動され
る液晶パネルとからなる液晶表示装置の構成を示すブロ
ック図である。
液晶コントロールドライバとこのＬＳＩにより駆動され
る液晶パネルとからなる液晶表示装置の構成を示すブロ
ック図である。
【図２】本発明を適用した液晶コントロールドライバに
おけるラッチアップ防止用のリセット回路の実施例を示
すブロック図である。
おけるラッチアップ防止用のリセット回路の実施例を示
すブロック図である。
【図３】リセット回路及びグランド短絡用スイッチを設
けない場合と設けた場合における基板電位の変化の様子
を示す波形図である。
けない場合と設けた場合における基板電位の変化の様子
を示す波形図である。
【図４】リセット回路の具体的な回路例を示す回路図で
ある。
ある。
【図５】リセット回路の動作タイミングを示すタイミン
グチャートである。
グチャートである。
【図６】本発明を適用した液晶コントロールドライバに
おける液晶駆動用電源回路の実施例を示すブロック図で
ある。
おける液晶駆動用電源回路の実施例を示すブロック図で
ある。
【図７】液晶駆動用電源回路を構成するコモン電圧を発
生の第２の昇圧回路の実施例を示す回路図である。
生の第２の昇圧回路の実施例を示す回路図である。
【図８】実施例の昇圧回路を動作させるクロック信号の
波形例を示す波形図である。
波形例を示す波形図である。
【図９】実施例の昇圧回路の動作を説明するための作用
説明図である。
説明図である。
【図１０】本発明の他の実施例を示す液晶コントロール
ドライバとこのＬＳＩにより駆動される液晶パネルとか
らなる液晶表示システムの構成例を示すブロック図であ
る。
ドライバとこのＬＳＩにより駆動される液晶パネルとか
らなる液晶表示システムの構成例を示すブロック図であ
る。
【図１１】第２の実施例における制御信号のタイミング
を示すタイミングチャートである。
を示すタイミングチャートである。
【図１２】本発明を適用した液晶コントロールドライバ
を備えた携帯電話器の全体構成を示すブロック図であ
る。
を備えた携帯電話器の全体構成を示すブロック図であ
る。
【図１３】本発明を適用した液晶コントロールドライバ
の実装形態の一例を示す平面図である。
の実装形態の一例を示す平面図である。
【図１４】液晶パネルの駆動方式の違いによるセグメン
ト印加電圧ＶSEGとコモン印加電圧ＶCOMのレベルの違い
を示す波形図である。
ト印加電圧ＶSEGとコモン印加電圧ＶCOMのレベルの違い
を示す波形図である。
【図１５】液晶コントロールドライバのデバイス構造の
一例を示す半導体基板の断面図である。
一例を示す半導体基板の断面図である。
１０ 第１の昇圧回路 ２０ 第１の昇圧回路 １１ 基準電圧回路 １３Ａ〜１３Ｃ ボルテージフォロワ ２０ 第２の昇圧回路 ２１ チャージポンプ ２２ 電圧反転回路 ３０ 可変抵抗分割回路 １００ 半導体基板 １１４ｂ 基板バイアス電圧給電用領域 ２００ 液晶コントロールドライバ ２１０ セグメントドライバ ２２０ コモンドライバ ２３０ 液晶駆動用電源回路 ２４０ 表示用ＲＡＭ ２５０ 制御部 ２６０ リセット回路 ２７０ グランド短絡用スイッチ ３００ 液晶パネル ３７０ ガラス基板 ３７１，３７２ ＩＴＯ配線 ５１０ ＦＰＣ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６７０ Ｇ０９Ｇ 3/20 ６８０Ｔ ６８０ 3/36 3/36 Ｈ０１Ｌ 27/04 Ｇ Ｈ０１Ｌ 27/04 (72)発明者 宮本 直樹 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 水野 敏雄 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 中地 孝行 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 内田 孝俊 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 大門 一夫 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 横田 善和 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 2H093 NC02 NC03 5C006 AF64 AF67 BB12 BC16 BC20 BF32 BF34 BF46 EB05 EC13 5C080 AA10 BB05 DD09 DD30 FF01 JJ02 JJ03 JJ04 JJ05 JJ06 KK07 5F038 BG02 BG03 BG05 BG07 EZ20
Claims (14)
- 【請求項１】 外部電源電圧を受けて該外部電源電圧よ
りも高い正電圧と接地電位よりも低い負電圧を発生する
電源回路を内蔵した半導体集積回路であって、上記負電
圧を基板のバイアス電圧として給電する第１の配線と接
地電位を供給する第２の配線との間に接続されたスイッ
チ素子を備えていることを特徴とする半導体集積回路。 - 【請求項２】 前記スイッチ素子は、電源回路の起動時
に一時的に導通されて、上記負電圧が印加されるべき基
板の電位を一時的に接地電位にさせるように構成されて
なることを特徴とする請求項１に記載の半導体集積回
路。 - 【請求項３】 前記電源回路を起動させるための制御信
号に基づいて前記スイッチ素子を一時的に導通状態にさ
せる制御信号を生成するリセット回路を備えていること
を特徴とする請求項２に記載の半導体集積回路。 - 【請求項４】 前記スイッチ素子は、高耐圧のＭＯＳＦ
ＥＴで構成されていることを特徴とする請求項１〜３の
いずれかに記載の半導体集積回路。 - 【請求項５】 外部電源電圧を受けて液晶パネルのセグ
メント電極に印加される電圧と、前記液晶パネルのコモ
ン電極に印加される前記外部電源電圧よりも高い正電圧
と接地電位よりも低い負電圧とを発生する液晶駆動用電
源回路を備え半導体集積回路化された液晶表示制御装置
であって、 上記負電圧を基板のバイアス電圧として給電する第１の
配線と接地電位を供給する第２の配線との間に接続され
たスイッチ素子を備えていることを特徴とする液晶表示
制御装置。 - 【請求項６】 前記スイッチ素子は、電源回路の起動時
に一時的に導通されて、上記負電圧が印加されるべき基
板の電位を一時的に接地電位にさせるように構成されて
なることを特徴とする請求項５に記載の液晶表示制御装
置。 - 【請求項７】 前記電源回路を起動させるための制御信
号に基づいて前記スイッチ素子を一時的に導通状態にさ
せる制御信号を生成するリセット回路を備えていること
を特徴とする請求項６に記載の液晶表示制御装置。 - 【請求項８】 前記スイッチ素子は、高耐圧のＭＯＳＦ
ＥＴで構成されていることを特徴とする請求項５〜７の
いずれかに記載の液晶表示制御装置。 - 【請求項９】 前記電源回路により生成された電圧に基
づいて液晶パネルのセグメント電極を駆動する信号を出
力するセグメント駆動回路と、前記電源回路により生成
された電圧に基づいて液晶パネルのコモン電極を駆動す
る信号を出力するコモン駆動回路とをさらに備え、 前記コモン駆動回路を構成する素子は前記液晶駆動用電
源回路を構成する素子よりも耐圧の高いＭＯＳＦＥＴで
構成され、前記スイッチ素子は前記コモン駆動回路を構
成する素子と同一構造の高耐圧ＭＯＳＦＥＴで構成され
ていることを特徴とする請求項８に記載の液晶表示制御
装置。 - 【請求項１０】 外部から電源電圧を供給されている状
態で液晶表示を行なう第１の動作モードと、外部から電
源電圧を供給されている状態で液晶表示を行なわない第
２の動作モードとを備えた液晶表示制御装置であって、 前記第２の動作モードから第１の動作モードへ移行する
際に、前記スイッチ素子が一時的に導通されて、上記負
電圧が印加されるべき基板に一時的に接地電位が印加さ
れるように構成されてなることを特徴とする請求項５〜
９のいずれかに記載の液晶表示制御装置。 - 【請求項１１】 発振回路を備え、外部から電源電圧を
供給されている状態で前記発振回路が動作され液晶表示
を行なう第１の動作モードと、外部から電源電圧を供給
されている状態で前記発振回路の動作が停止され液晶表
示を行なわない第３の動作モードとを備えた液晶表示制
御装置であって、前記第３の動作モードから第１の動作
モードへ移行する際に、前記スイッチ素子が一時的に導
通されて、上記負電圧が印加されるべき基板の電位を一
時的に接地電位にさせるように構成されてなることを特
徴とする請求項５〜１０のいずれかに記載の液晶表示制
御装置。 - 【請求項１２】 前記スイッチ素子をオン、オフ制御す
るための信号が入力される外部端子を備えたことを特徴
とする請求項５に記載の液晶表示制御装置。 - 【請求項１３】 請求項５〜１２のいずれかに記載の液
晶表示制御装置と、前記セグメント駆動回路により生成
された信号および前記コモン電極駆動回路により生成さ
れた信号に基づいてドットマトリックス方式で表示を行
なう液晶パネルと、 上記液晶表示制御装置の電源電圧を与える電池とを備え
た携帯用電子機器。 - 【請求項１４】 外部電源電圧を受けて液晶パネルのセ
グメント電極に印加される電圧および前記液晶パネルの
コモン電極に印加される前記外部電源電圧よりも高い正
電圧と接地電位よりも低い負電圧を発生する液晶駆動用
電源回路と、上記負電圧を基板のバイアス電圧として給
電する第１の配線と接地電位を供給する第２の配線との
間に接続されたスイッチ素子と、該スイッチ素子をオ
ン、オフ制御するための信号が入力される外部端子とを
備えた液晶表示制御装置と、 前記液晶表示制御装置を制御する制御装置と、 前記液晶表示制御装置により生成されたセグメント電極
駆動信号およびコモン電極駆動信号に基づいてドットマ
トリックス方式で表示を行なう液晶パネルと、上記液晶
表示制御装置の電源電圧を与える電池と、 を備え、前記制御装置から前記液晶表示制御装置の前記
外部端子に対して前記スイッチ素子をオン、オフ制御す
るための信号が供給されるように構成された携帯用電子
機器。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001110813A JP4743570B2 (ja) | 2001-04-10 | 2001-04-10 | 電源回路を内蔵した半導体集積回路および液晶表示制御装置並びに携帯用電子機器 |
| TW091103036A TW594625B (en) | 2001-04-10 | 2002-02-21 | Semiconductor integrated circuit incorporating power supply circuit, liquid crystal display controlling apparatus and portable electronic machine |
| KR1020020009473A KR100860169B1 (ko) | 2001-04-10 | 2002-02-22 | 전원회로를 내장한 반도체 집적회로, 액정표시 제어장치 및 휴대용 전자기기 |
| US10/091,405 US6898096B2 (en) | 2001-04-10 | 2002-03-07 | Semiconductor integrated circuit with voltage generation circuit, liquid crystal display controller and mobile electric equipment |
| US11/033,308 US7110274B1 (en) | 2001-04-10 | 2005-01-12 | Semiconductor integrated circuit with voltage generation circuit, liquid crystal display controller and mobile electric equipment |
| US11/503,234 US7233511B2 (en) | 2001-04-10 | 2006-08-14 | Semiconductor integrated circuit with voltage generation circuit, liquid crystal display controller and mobile electric equipment |
| US11/797,793 US7317627B2 (en) | 2001-04-10 | 2007-05-08 | Semiconductor integrated circuit with voltage generation circuit, liquid crystal display controller and mobile electric equipment |
| US11/907,536 US7480164B2 (en) | 2001-04-10 | 2007-10-15 | Semiconductor integrated circuit with voltage generation circuit, liquid crystal display controller and mobile electric equipment |
| KR1020080022779A KR20080030003A (ko) | 2001-04-10 | 2008-03-12 | 전원회로를 내장한 반도체 집적회로, 액정표시 제어장치 및휴대용 전자기기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001110813A JP4743570B2 (ja) | 2001-04-10 | 2001-04-10 | 電源回路を内蔵した半導体集積回路および液晶表示制御装置並びに携帯用電子機器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002313925A true JP2002313925A (ja) | 2002-10-25 |
| JP2002313925A5 JP2002313925A5 (ja) | 2008-05-01 |
| JP4743570B2 JP4743570B2 (ja) | 2011-08-10 |
Family
ID=18962514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001110813A Expired - Fee Related JP4743570B2 (ja) | 2001-04-10 | 2001-04-10 | 電源回路を内蔵した半導体集積回路および液晶表示制御装置並びに携帯用電子機器 |
Country Status (4)
| Country | Link |
|---|---|
| US (5) | US6898096B2 (ja) |
| JP (1) | JP4743570B2 (ja) |
| KR (2) | KR100860169B1 (ja) |
| TW (1) | TW594625B (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007043031A (ja) * | 2005-06-30 | 2007-02-15 | Seiko Epson Corp | 集積回路装置及び電子機器 |
| JP2007043029A (ja) * | 2005-06-30 | 2007-02-15 | Seiko Epson Corp | 集積回路装置及び電子機器 |
| JP2007236154A (ja) * | 2006-03-03 | 2007-09-13 | Seiko Instruments Inc | 半導体集積回路装置 |
| CN100345034C (zh) * | 2004-09-08 | 2007-10-24 | 友达光电股份有限公司 | 内建直流－直流转换器的平面显示面板 |
| JP2008277832A (ja) * | 2007-05-02 | 2008-11-13 | Samsung Electronics Co Ltd | チャージポンプ回路及びその制御方法 |
| JP2008310317A (ja) * | 2007-06-18 | 2008-12-25 | Samsung Electronics Co Ltd | 液晶表示装置の駆動装置とこれを含む液晶表示装置 |
| JP2009015323A (ja) * | 2007-06-29 | 2009-01-22 | Magnachip Semiconductor Ltd | ディスプレイ駆動回路 |
| JP2009142008A (ja) * | 2007-12-04 | 2009-06-25 | Rohm Co Ltd | 半導体装置及びそれを備えた電子機器 |
| JP2009168970A (ja) * | 2008-01-15 | 2009-07-30 | Renesas Technology Corp | 電源回路及び表示装置 |
| KR100922927B1 (ko) * | 2007-12-27 | 2009-10-23 | 주식회사 동부하이텍 | 액정표시장치의 구동장치 및 그 구동방법 |
| US7830348B2 (en) | 2003-12-11 | 2010-11-09 | Au Optronics Corporation | Integrated circuit for liquid crystal display device |
| JP2014115391A (ja) * | 2012-12-07 | 2014-06-26 | Renesas Sp Drivers Inc | 集積回路装置、集積回路、パネル表示装置及び表示パネルドライバ |
| JP2014165503A (ja) * | 2013-02-27 | 2014-09-08 | Fitipower Integrated Technology Inc | 表示装置及びその半導体デバイス |
| US9143148B2 (en) | 2013-03-26 | 2015-09-22 | Seiko Epson Corporation | Amplification circuit, source driver, electrooptical device, and electronic device |
| JP2016173523A (ja) * | 2015-03-18 | 2016-09-29 | セイコーエプソン株式会社 | 電気光学装置、表示ドライバー及び電子機器 |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW578122B (en) * | 2002-06-05 | 2004-03-01 | Au Optronics Corp | Driving circuit for thin film transistor liquid crystal display |
| KR100878244B1 (ko) * | 2002-09-12 | 2009-01-13 | 삼성전자주식회사 | 구동 전압 생성 회로 및 이를 이용한 액정 표시 장치 |
| KR100486281B1 (ko) * | 2002-11-16 | 2005-04-29 | 삼성전자주식회사 | 소비전력을 줄이는 에스티엔(Ｓｕｐｅｒ ＴｖｉｓｔＮｅｍａｔｉｃ) 액정 표시 장치 구동 회로 |
| US7427985B2 (en) * | 2003-10-31 | 2008-09-23 | Au Optronics Corp. | Integrated circuit for driving liquid crystal display device |
| JP2005266311A (ja) * | 2004-03-18 | 2005-09-29 | Seiko Epson Corp | 電源回路、表示ドライバ及び表示装置 |
| DE102004037087A1 (de) * | 2004-07-30 | 2006-03-23 | Advanced Micro Devices, Inc., Sunnyvale | Selbstvorspannende Transistorstruktur und SRAM-Zellen mit weniger als sechs Transistoren |
| JP4039414B2 (ja) * | 2004-09-27 | 2008-01-30 | セイコーエプソン株式会社 | 電圧供給回路、電源回路、表示ドライバ、電気光学装置及び電子機器 |
| JP4096943B2 (ja) * | 2004-12-21 | 2008-06-04 | セイコーエプソン株式会社 | 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法 |
| JP2006178018A (ja) * | 2004-12-21 | 2006-07-06 | Renesas Technology Corp | 液晶表示駆動用半導体集積回路 |
| JP4356616B2 (ja) * | 2005-01-20 | 2009-11-04 | セイコーエプソン株式会社 | 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法 |
| JP4356617B2 (ja) * | 2005-01-20 | 2009-11-04 | セイコーエプソン株式会社 | 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法 |
| JP2006303153A (ja) * | 2005-04-20 | 2006-11-02 | Toshiba Corp | 半導体装置 |
| JP4942012B2 (ja) * | 2005-05-23 | 2012-05-30 | ルネサスエレクトロニクス株式会社 | 表示装置の駆動回路、および駆動方法 |
| JP4151688B2 (ja) * | 2005-06-30 | 2008-09-17 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| JP4010336B2 (ja) | 2005-06-30 | 2007-11-21 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| JP4661400B2 (ja) * | 2005-06-30 | 2011-03-30 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| JP4830371B2 (ja) * | 2005-06-30 | 2011-12-07 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| US20070001984A1 (en) * | 2005-06-30 | 2007-01-04 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
| JP4010334B2 (ja) * | 2005-06-30 | 2007-11-21 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| JP4010335B2 (ja) * | 2005-06-30 | 2007-11-21 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| JP4186970B2 (ja) | 2005-06-30 | 2008-11-26 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| JP4586739B2 (ja) | 2006-02-10 | 2010-11-24 | セイコーエプソン株式会社 | 半導体集積回路及び電子機器 |
| KR100716016B1 (ko) * | 2006-05-19 | 2007-05-11 | 하가전자 주식회사 | 전자식 벽 스위치기용 전원회로 |
| TWI344128B (en) * | 2006-09-05 | 2011-06-21 | Ind Tech Res Inst | Charge pump pixel driving circuit |
| TWI347578B (en) * | 2006-09-18 | 2011-08-21 | Chimei Innolux Corp | System for displaying image and method for driving an ac signal generating circuit |
| US20080129253A1 (en) * | 2006-11-03 | 2008-06-05 | Advanced Desalination Inc. | Battery energy reclamation apparatus and method thereby |
| US8456404B2 (en) * | 2007-03-01 | 2013-06-04 | Renesas Electronics Corporation | Voltage boosting power supply circuit for monitoring charging voltage with predetermined voltage to detect boosted voltage, and boosted voltage control method |
| KR101349780B1 (ko) * | 2007-06-20 | 2014-01-15 | 엘지디스플레이 주식회사 | 액정표시장치의 공통전압 구동회로 |
| US8018417B2 (en) * | 2007-06-20 | 2011-09-13 | Lg Display Co. Ltd. | Common voltage driving circuit of liquid crystal display |
| KR100871829B1 (ko) * | 2007-06-22 | 2008-12-03 | 삼성전자주식회사 | 적은 면적과 높은 효율을 갖는 공통 전압 발생기 및 그방법 |
| US8018176B1 (en) * | 2007-06-28 | 2011-09-13 | National Semiconductor Corporation | Selectable power FET control for display power converter |
| DE102008007029B4 (de) * | 2008-01-31 | 2014-07-03 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Betrieb einer elektronischen Schaltung mit körpergesteuertem Doppelkanaltransistor und SRAM-Zelle mit körpergesteuertem Doppelkanaltransistor |
| US8482551B2 (en) * | 2008-10-29 | 2013-07-09 | Himax Technologies Limited | Display system |
| US8525818B2 (en) * | 2008-10-29 | 2013-09-03 | Himax Technologies Limited | Display system |
| US8194060B2 (en) * | 2008-10-29 | 2012-06-05 | Himax Technologies Limited | Display system |
| US8274466B2 (en) * | 2009-03-04 | 2012-09-25 | Silicon Laboratories Inc. | System and method for providing bias voltages to pad logic of an LCD controller |
| US9058761B2 (en) | 2009-06-30 | 2015-06-16 | Silicon Laboratories Inc. | System and method for LCD loop control |
| US8913051B2 (en) * | 2009-06-30 | 2014-12-16 | Silicon Laboratories Inc. | LCD controller with oscillator prebias control |
| US20110157140A1 (en) * | 2009-12-31 | 2011-06-30 | Silicon Laboratories Inc. | Voltage control on n-wells in multi-voltage environments |
| KR101093352B1 (ko) * | 2010-03-10 | 2011-12-14 | 삼성모바일디스플레이주식회사 | 평판표시장치 및 그 구동방법 |
| KR101349781B1 (ko) * | 2010-07-01 | 2014-01-09 | 엘지디스플레이 주식회사 | 게이트 구동부 및 이를 포함하는 액정표시장치 |
| KR101716781B1 (ko) * | 2010-08-20 | 2017-03-16 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 전원 공급 방법 |
| CN101964936B (zh) * | 2010-10-09 | 2013-06-19 | 北京昆腾微电子有限公司 | 用于数字麦克风的处理芯片及其输入电路、数字麦克风 |
| JP5970758B2 (ja) * | 2011-08-10 | 2016-08-17 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
| US8902395B2 (en) * | 2012-09-14 | 2014-12-02 | Atmel Corporation | Package dependent segment terminal remapping for driving liquid crystal displays |
| JP6093556B2 (ja) * | 2012-11-13 | 2017-03-08 | 富士通株式会社 | 半導体装置および半導体集積回路装置、電子装置 |
| CN104009031A (zh) * | 2013-02-27 | 2014-08-27 | 天钰科技股份有限公司 | 半导体器件及显示装置 |
| KR102052118B1 (ko) * | 2013-04-04 | 2020-01-08 | 삼성전자주식회사 | 파워-온 리셋 회로 및 이를 이용한 표시 장치 |
| EP2799068A1 (en) | 2013-05-01 | 2014-11-05 | National University of Ireland, Galway | Antimicrobial compositions and methods for their production |
| JP6468920B2 (ja) * | 2015-03-31 | 2019-02-13 | 株式会社沖データ | 発光駆動回路及び画像形成装置 |
| CN106875907A (zh) * | 2017-01-22 | 2017-06-20 | 格科微电子（上海）有限公司 | 驱动电压控制电路 |
| CN106952604B (zh) * | 2017-05-11 | 2019-01-22 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路及其驱动方法、显示装置 |
| CN107564457B (zh) * | 2017-10-25 | 2020-10-16 | 上海中航光电子有限公司 | 一种显示面板及显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04371999A (ja) * | 1991-06-20 | 1992-12-24 | Canon Inc | 液晶表示パネル駆動用電源回路 |
| JP2000138348A (ja) * | 1998-08-25 | 2000-05-16 | Toshiba Corp | 半導体装置 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61194557A (ja) * | 1985-02-25 | 1986-08-28 | Hitachi Ltd | 制御用ｌｓｉ |
| JPH05150748A (ja) | 1991-11-29 | 1993-06-18 | Fujitsu Ltd | 液晶表示装置及びその駆動回路のための基準電圧供給回路 |
| JPH07181913A (ja) | 1993-12-22 | 1995-07-21 | Canon Inc | 液晶ディスプレイ装置 |
| JP3131341B2 (ja) | 1993-12-28 | 2001-01-31 | シャープ株式会社 | 表示装置 |
| JPH0862577A (ja) | 1994-08-23 | 1996-03-08 | Hitachi Ltd | 液晶ライトバルブおよびそれを用いた投射型ディスプレイ |
| JP3213179B2 (ja) * | 1994-10-21 | 2001-10-02 | 東芝マイクロエレクトロニクス株式会社 | 半導体集積回路 |
| CN1129887C (zh) * | 1994-12-26 | 2003-12-03 | 夏普公司 | 液晶显示装置 |
| US6118423A (en) * | 1996-01-03 | 2000-09-12 | Texas Instruments Incorporated | Method and circuit for controlling contrast in liquid crystal displays using dynamic LCD biasing |
| JPH11143432A (ja) | 1997-11-07 | 1999-05-28 | Matsushita Electric Ind Co Ltd | 液晶パネル駆動装置 |
| JP3412131B2 (ja) * | 1998-06-23 | 2003-06-03 | 株式会社日立製作所 | 液晶表示装置 |
| JP3016143B2 (ja) * | 1998-07-27 | 2000-03-06 | セイコーインスツルメンツ株式会社 | 液晶用電源回路 |
| TW407256B (en) * | 1998-10-16 | 2000-10-01 | Samsung Electronics Co Ltd | Power supply apparatus of an LCD and voltage sequence control method |
| JP2000275604A (ja) * | 1999-03-23 | 2000-10-06 | Hitachi Ltd | 液晶表示装置 |
| JP3928837B2 (ja) * | 1999-09-13 | 2007-06-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| US6456153B2 (en) * | 2000-05-04 | 2002-09-24 | Texas Instruments Incorporated | Method and apparatus for a regulated power supply including a charge pump with sampled feedback |
| US6909413B2 (en) * | 2000-10-27 | 2005-06-21 | Matsushita Electric Industrial Co., Ltd. | Display device |
| US7405732B2 (en) * | 2000-12-07 | 2008-07-29 | Renesas Technology Corp. | Semiconductor integrated circuit, liquid crystal drive device, and liquid crystal display system |
| JP3541826B2 (ja) * | 2001-09-21 | 2004-07-14 | セイコーエプソン株式会社 | 電源回路及びその制御方法 |
| US6952193B2 (en) * | 2001-12-12 | 2005-10-04 | Canon Kabushiki Kaisha | Image display apparatus and image display methods |
| US6879111B2 (en) * | 2002-05-29 | 2005-04-12 | Delphi Technologies, Inc. | DC/AC and DC/DC power supply for LCD displays |
| TW200416438A (en) * | 2003-02-13 | 2004-09-01 | Rohm Co Ltd | Power source device for driving a display device, and the display device |
| US6934171B2 (en) * | 2003-09-26 | 2005-08-23 | Lsi Logic Corporation | Semiconductor integrated circuit having voltage-down circuit regulator and charge sharing |
| JP4485776B2 (ja) * | 2003-10-07 | 2010-06-23 | パナソニック株式会社 | 液晶表示装置および液晶表示装置の制御方法 |
| JP4221274B2 (ja) * | 2003-10-31 | 2009-02-12 | 株式会社東芝 | 半導体集積回路および電源電圧・基板バイアス制御回路 |
| JP4052998B2 (ja) * | 2003-11-25 | 2008-02-27 | シャープ株式会社 | 電源回路及びそれを用いた電子機器 |
-
2001
- 2001-04-10 JP JP2001110813A patent/JP4743570B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-21 TW TW091103036A patent/TW594625B/zh not_active IP Right Cessation
- 2002-02-22 KR KR1020020009473A patent/KR100860169B1/ko not_active IP Right Cessation
- 2002-03-07 US US10/091,405 patent/US6898096B2/en not_active Expired - Lifetime
-
2005
- 2005-01-12 US US11/033,308 patent/US7110274B1/en not_active Expired - Lifetime
-
2006
- 2006-08-14 US US11/503,234 patent/US7233511B2/en not_active Expired - Fee Related
-
2007
- 2007-05-08 US US11/797,793 patent/US7317627B2/en not_active Expired - Fee Related
- 2007-10-15 US US11/907,536 patent/US7480164B2/en not_active Expired - Fee Related
-
2008
- 2008-03-12 KR KR1020080022779A patent/KR20080030003A/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04371999A (ja) * | 1991-06-20 | 1992-12-24 | Canon Inc | 液晶表示パネル駆動用電源回路 |
| JP2000138348A (ja) * | 1998-08-25 | 2000-05-16 | Toshiba Corp | 半導体装置 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7830348B2 (en) | 2003-12-11 | 2010-11-09 | Au Optronics Corporation | Integrated circuit for liquid crystal display device |
| CN100345034C (zh) * | 2004-09-08 | 2007-10-24 | 友达光电股份有限公司 | 内建直流－直流转换器的平面显示面板 |
| JP2007043029A (ja) * | 2005-06-30 | 2007-02-15 | Seiko Epson Corp | 集積回路装置及び電子機器 |
| JP2007043031A (ja) * | 2005-06-30 | 2007-02-15 | Seiko Epson Corp | 集積回路装置及び電子機器 |
| JP2007236154A (ja) * | 2006-03-03 | 2007-09-13 | Seiko Instruments Inc | 半導体集積回路装置 |
| JP2008277832A (ja) * | 2007-05-02 | 2008-11-13 | Samsung Electronics Co Ltd | チャージポンプ回路及びその制御方法 |
| JP2008310317A (ja) * | 2007-06-18 | 2008-12-25 | Samsung Electronics Co Ltd | 液晶表示装置の駆動装置とこれを含む液晶表示装置 |
| US8232985B2 (en) | 2007-06-29 | 2012-07-31 | Magnachip Semiconductor, Ltd. | Display driving circuit including a latch-up prevention unit |
| JP2012118541A (ja) * | 2007-06-29 | 2012-06-21 | Magnachip Semiconductor Ltd | ディスプレイ駆動回路 |
| JP2009015323A (ja) * | 2007-06-29 | 2009-01-22 | Magnachip Semiconductor Ltd | ディスプレイ駆動回路 |
| JP2009142008A (ja) * | 2007-12-04 | 2009-06-25 | Rohm Co Ltd | 半導体装置及びそれを備えた電子機器 |
| KR100922927B1 (ko) * | 2007-12-27 | 2009-10-23 | 주식회사 동부하이텍 | 액정표시장치의 구동장치 및 그 구동방법 |
| US8451261B2 (en) | 2007-12-27 | 2013-05-28 | Dongbu Hitek Co., Ltd. | LCD driver IC and method for operating the same |
| JP2009168970A (ja) * | 2008-01-15 | 2009-07-30 | Renesas Technology Corp | 電源回路及び表示装置 |
| JP2014115391A (ja) * | 2012-12-07 | 2014-06-26 | Renesas Sp Drivers Inc | 集積回路装置、集積回路、パネル表示装置及び表示パネルドライバ |
| US9619007B2 (en) | 2012-12-07 | 2017-04-11 | Synaptics Japan Gk | Driver IC of a display panel waiting a predetermined time before supplying vertical synchronization signal (VSYNC) after sleep-out command is received |
| JP2014165503A (ja) * | 2013-02-27 | 2014-09-08 | Fitipower Integrated Technology Inc | 表示装置及びその半導体デバイス |
| US9143148B2 (en) | 2013-03-26 | 2015-09-22 | Seiko Epson Corporation | Amplification circuit, source driver, electrooptical device, and electronic device |
| JP2016173523A (ja) * | 2015-03-18 | 2016-09-29 | セイコーエプソン株式会社 | 電気光学装置、表示ドライバー及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080049480A1 (en) | 2008-02-28 |
| KR20020080239A (ko) | 2002-10-23 |
| US20070211508A1 (en) | 2007-09-13 |
| US7317627B2 (en) | 2008-01-08 |
| US7233511B2 (en) | 2007-06-19 |
| KR100860169B1 (ko) | 2008-09-24 |
| TW594625B (en) | 2004-06-21 |
| US7480164B2 (en) | 2009-01-20 |
| KR20080030003A (ko) | 2008-04-03 |
| US20020145599A1 (en) | 2002-10-10 |
| JP4743570B2 (ja) | 2011-08-10 |
| US20060274015A1 (en) | 2006-12-07 |
| US7110274B1 (en) | 2006-09-19 |
| US6898096B2 (en) | 2005-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4743570B2 (ja) | 電源回路を内蔵した半導体集積回路および液晶表示制御装置並びに携帯用電子機器 | |
| US6236394B1 (en) | Power supply circuit, display device, and electronic instrument | |
| US7956833B2 (en) | Display driver, electro-optical device, and electronic instrument | |
| US7079617B2 (en) | Shift register and driving method thereof | |
| JP4826383B2 (ja) | 電源回路、表示ドライバ、電気光学装置及び電子機器 | |
| KR20020079822A (ko) | 전원전압 변환회로 및 그 제어방법과 표시장치 및 휴대단말 | |
| JP2011239411A (ja) | アクティブマトリクス型表示装置 | |
| JP2008061323A (ja) | 電圧変換回路およびその電圧変換回路を備えた表示装置 | |
| JP4974520B2 (ja) | チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器 | |
| JP2008148474A (ja) | Ｄｃ／ｄｃコンバータ及び液晶表示装置 | |
| US20050200622A1 (en) | Power supply circuit, driver IC using the power supply circuit, liquid crystal display device, and electronic instrument | |
| US7821511B2 (en) | Power supply voltage converting circuit, method for controlling the same, display device, and mobile terminal | |
| JP4763371B2 (ja) | 表示装置 | |
| JP4131282B2 (ja) | 表示ドライバ、電気光学装置及び電子機器 | |
| JP2005204411A (ja) | 昇圧回路、電源回路及び液晶駆動装置 | |
| JP2007316431A (ja) | 表示ドライバ、電気光学装置及び電子機器 | |
| JP4654509B2 (ja) | 電源電圧変換回路およびその制御方法、ならびに表示装置および携帯端末 | |
| JP4848981B2 (ja) | 表示ドライバ、電気光学装置及び電子機器 | |
| CN115512752A (zh) | 移位寄存器单元及驱动方法、栅极驱动电路、基板和装置 | |
| JP2004343894A (ja) | 昇圧回路の制御方法 | |
| WO2004066497A1 (ja) | 比較回路、電源回路、集積回路、ｄｃ−ｄｃコンバータ及びフラットディスプレイ装置 | |
| JP2007159356A (ja) | チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器 | |
| JP2009201243A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040311 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070427 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080317 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080317 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110428 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110428 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4743570 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |