JPH0862577A

JPH0862577A - 液晶ライトバルブおよびそれを用いた投射型ディスプレイ

Info

Publication number: JPH0862577A
Application number: JP19817894A
Authority: JP
Inventors: Hideo Sato; 秀夫佐藤; Tetsuya Nagata; 徹也永田; Minoru Hoshino; 稔星野; Tsunenori Yamamoto; 恒典山本; Shoichi Hirota; 昇一廣田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-08-23
Filing date: 1994-08-23
Publication date: 1996-03-08

Abstract

(57)【要約】【目的】電源の投入または切断時においても液晶に直流
電圧の印加をなくすこととラッチアップの発生をなくす
ことで、高品質で信頼性の高い投射型ディスプレイ用液
晶ライトバルブを提供する。【構成】マトリクス状に配置している画素回路１のＭＯ
Ｓトランジスタ１ａのゲート電極に接続する走査信号
線，ＭＯＳトランジスタのドレイン電極に接続する画像
信号線，走査信号線を制御する垂直走査回路４，画像信
号線を制御する水平走査回路３とサンプル回路２，電源
の状態を検出する電源制御回路４０，映像信号を制御す
る映像増幅回路２０で構成した。電源制御回路４０では
電源過渡状態を検出し、このとき画素回路１とサンプル
回路２の全トランジスタをオン状態し、各トランジスタ
の入力には共通電極を等しい電圧を供給するようにし
た。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電圧の振幅値で光の強
さを制御する液晶ディスプレイに係り、特に、投射型デ
ィスプレイに好適な液晶ライトバルブおよびそれを用い
た投射型ディスプレイに関する。

【０００２】

【従来の技術】マトリクス状に配置されたスイッチング
素子で液晶に印加する電圧を制御して画像を表示するア
クティブ・マトリクス方式の液晶ディスプレイでは、電
源を投入または切断するときでも液晶に印加される直流
電圧成分がゼロであることと、スイッチング素子を構成
している液晶表示部とそれを駆動する駆動回路ともにラ
ッチアップなどで破壊しないようにすることが重要な課
題である。この課題に対応するため、SID 93 DIGEST PP
６８４−６８８（エスアイデー９３ダイジェスト
ページ６８４−６８８）では電源投入および切断時の電
源電圧波形，電源と各制御信号の電源投入および切断の
タイミングを規定する方法が記載されている。

【０００３】アクティブ・マトリクス方式の液晶ディス
プレイにおいて、液晶は各スイッチング素子に接続した
画素電極と、画素電極に対向した共通電極の間に充填さ
れている。画素電極にはスイッチング素子を通して交流
電圧が、共通電極には一定電圧が印加される。共通電極
の電圧は、電源電圧の安定状態で液晶に印加される直流
電圧成分がゼロになるように設定する。しかし、電源の
投入または切断の過渡状態では、画素電極の直流電圧成
分は、スイッチング素子部の寄生容量や駆動回路の特性
で、電源電圧に比例しない。このため、画素電極と共通
電極の電圧に差が生じ、液晶に直流電圧が印加される。

【０００４】一方、ラッチアップは半導体集積回路の寄
生サイリスタがオン状態になり、異常電流が流れる現象
である。この異常電流は、回路の誤動作または素子破壊
の原因となる。このラッチアップはＣＭＯＳ構成の集積
回路で特に発生し易く、内部のノイズ電圧がトリガにな
る。

【０００５】アクティブ・マトリクス方式の液晶ディス
プレイでは、スイッチング素子の周辺に配置した走査回
路はＣＭＯＳの集積回路で実現している。このスイッチ
ング素子と走査回路の規模は表示する画素数に応じて増
加するので、画素数の増加とともに内部のノイズ電圧が
増加し、ラッチアップが発生し易くなる。

【０００６】

【発明が解決しようとする課題】上述したように、高画
質で高信頼性の液晶ディスプレイを実現するには、電源
投入又は切断時でも液晶に直流電圧が印加されないよう
にすることと、液晶ディスプレイを構成する半導体集積
回路がラッチアップしないようにすることが重要な課題
である。

【０００７】本発明の目的は、高画質で信頼性の高い液
晶ディスプレイを提供することにある。

【０００８】

【課題を解決するための手段】上記目的は、電源の投入
又は切断の過渡状態を検出する第一の手段、この第一の
手段の信号でマトリクス状に配置したスイッチング素子
を全てオン状態にする第二の手段、さらに第一の手段の
信号で各スイッチング素子の入力電圧に共通電極の電圧
と等しい電圧を供給する第三の手段によって達成され
る。

【０００９】

【作用】第一から第三の手段は、電源の投入または切断
の過渡状態の時に、画素電極を共通電極と等しい電圧に
するので、電源電圧が過渡状態でも液晶に印加する電圧
の直流成分をゼロにできる。

【００１０】また、第二の手段は、電源過渡状態時にス
イッチング素子を全てオン状態の一定にできるので、ノ
イズ電圧を低減してラッチアップの発生を押さえること
ができる。

【００１１】

【実施例】図１は投射型液晶ディスプレイに用いる液晶
ライトバルブとその駆動回路を示したものである。本回
路では、液晶ライトバルブ１０を映像増幅回路２０，制
御回路３０，電源制御回路４０，電源回路５０で駆動す
る。

【００１２】ここで、液晶ライトバルブ１０は、画素回
路１，サンプル回路２，水平走査回路３，垂直走査回路
４によって構成される。

【００１３】画素回路１は、垂直走査回路４からの走査
信号線ＰＶ１〜ＰＶＮと、これに直交するサンプル回路
２からの画像信号線Ｖｄ１〜ＶｄＭとの交差部に設けた
MOSトランジスタ１ａ，保持容量１ｂ，液晶１ｃから成
っている。１組のＭＯＳトランジスタ１ａ，保持容量１
ｂ，液晶１ｃは一つの画素を形成し、全体として水平方
向にＭ個，垂直方向にＮ個，画素をマトリクス状に配列
している。この画素配列数のＭ×Ｎは一例として６４０
×４８０である。

【００１４】このＭＯＳトランジスタ１ａのゲート電極
には走査信号ＰＶ１〜ＰＶＮが、ドレイン電極には画像
信号Ｖｄ１〜ＶｄＭが、またソース電極には保持容量１
ｂの一方の電極及び液晶１ｃの一方の電極が接続され
る。さらに、保持容量１ｂの他方の電極は基板電位電圧
ＶＳＳに接続される。液晶容量１ｃは画素回路１を形成
した基板とこれと対向して設けられる対向基板との間に
液晶を充填して形成される液晶素子の等価容量である。

【００１５】水平走査回路３は、クロック信号ＣＬＫ，
スタート信号ＳＴＡ，電源過渡信号ＰＴを入力してＭ相
の多相信号ＰＨ１〜ＰＨＭをする。サンプル回路２はＭ
ＯＳスイッチで構成し、ＭＯＳスイッチのゲート電極は
前記出力信号ＰＨ１からPHMと，ＭＯＳスイッチのドレ
イン電極は映像信号ＶＩに接続して、ＭＯＳスイッチの
ソース電極に画像信号Ｖｄ１からＶｄＭを出力する。垂
直走査回路４は、クロック信号ＣＫＶ，スタート信号Ｆ
ＳＴ，電源過渡信号ＰＴを入力してＮ相の多相信号ＰＶ
１〜ＰＶＮを出力している。

【００１６】以上のように構成した本発明の液晶ライト
バルブのの動作を、図２に示すタイミングチャートを用
いて説明する。垂直走査回路４のスタート信号ＦＳＴは
フレームの先頭を示す信号であり、クロック信号ＣＫＶ
は走査線の切り替えタイミングを示す信号である。垂直
走査回路４は、クロック信号ＣＫＶの立ち上がりのタイ
ミングでスタート信号ＦＳＴを取り込み、多相信号ＰＶ
１〜ＰＶＮを出力する。映像信号ＶＩは、対向電極の電
圧ＣＯＭを基準に変化する信号であり、その極性はフレ
ーム毎に反転している。

【００１７】水平走査回路３のスタート信号ＳＴＡは走
査線の先頭を示す信号である。水平走査回路３は、垂直
走査回路４と同様にクロック信号ＣＬＫの立ち上がりの
タイミングでスタート信号ＳＴＡを取り込み、多相信号
ＰＨ１〜ＰＨＭを出力する。サンプル回路２は、映像信
号ＶＩを多相信号ＰＨ１〜ＰＨＭのタイミングで順にサ
ンプリングし、画像信号Ｖｄ１〜ＶｄＭを出力する。画
像信号Ｖd１〜ＶdＭは、マトリクス状に配置された画素
回路１に列毎に入力される。このとき、走査信号Ｖｇ１
〜ＶｇＮで選択された画素回路１のＭＯＳトランジスタ
だけがオン状態なので選択された行の画素回路の保持容
量１ｂに画像信号Ｖｄ１〜ＶｄＭが書き込まれ、ホール
ドされる。保持容量１ｂにホールドした電圧は液晶に印
加されるので、本実施例の液晶ライトバルブは、映像信
号ＶＩに応じた映像を表示できる。

【００１８】つぎに、液晶ライトバルブ１０の駆動回路
について説明する。電源制御回路４０は、電源の投入及
び切断状態を示す電源過渡信号ＰＴを発生し、水平走査
回路３，垂直走査回路４，映像増幅回路２０に出力す
る。制御回路３０は、水平走査回路３を駆動するクロッ
ク信号ＣＬＫとスタート信号ＳＴＡと共に、垂直走査回
路４を駆動するクロック信号ＣＬＶとスタート信号ＦＳ
Ｔを出力する。電源回路５０は、正負の電源ＶＤＤ，Ｖ
ＳＳと共通電極電圧ＣＯＭを発生し、正負の電源ＶＤ
Ｄ，ＶＳＳは液晶ライトバルブ１０に出力し、前共通電
極電圧ＣＯＭは液晶パネル１０と増幅回路２０に出力す
る。

【００１９】電源過渡信号ＰＴが電源の投入および切断
を示す時、水平走査回路３と垂直走査回路４は全ての多
相信号出力を“Ｈ”状態にして、画素回路１とサンプル
回路２の全てのＭＯＳトランジスタをオン状態にする。
このとき、映像増幅回路２０は、映像信号ＶＩに共通電
極の電圧ＣＯＭを出力するので、各画素回路１の出力は
共通電極電圧ＣＯＭと等しい電圧になる。この結果、液
晶に印加される直流電圧はゼロとなる。

【００２０】この時、画素回路１のＭＯＳトランジスタ
１ａとサンプル回路２のＭＯＳスイッチは全てオン状態
の一定にできるので、ノイズ電圧を低減してラッチアッ
プの発生を押さえることができる。

【００２１】つぎに、液晶ライトバルブを構成する走査
回路の構成とその動作について説明する。図３は、液晶
ライトバルブの水平，垂直走査回路の構成を示すもので
ある。本回路は、Ｄタイプのフリップ・フロップＦＦ，
ＯＲゲートＯＲ，インバータＩＮＶ，レベル変換回路Ｌ
Ｓから構成されている。これらの回路は、水平走査回路
３がＭ段、垂直走査回路４がＮ段の場合であり、ＦＦを
直列に接続にすることでシフトレジスタを構成してい
る。

【００２２】ＯＲゲートＯＲは、各フリップ・フロップ
ＦＦの出力と電源過渡信号ＰＴを入力して、出力をレベ
ル変換回路ＬＳに接続する。このＯＲゲートの出力は、
電源過渡信号ＰＴが“Ｌ”（ＧＮＤ）のときフリップ・
フロップＦＦの出力と等しく、電源過渡信号ＰＴが
“Ｈ”（ＶＤＤ）のときフリップ・フロップＦＦの出力
にかかわらず“Ｈ”となる。

【００２３】レベル変換回路ＬＳは、ソースをＶＤＤに
接続した２個のＰＭＯＳトランジスタ（ＭＰ１，ＭＰ
２）とソースをＶＳＳに接続した２個のＮＭＯＳトラン
ジスタ（ＭＮ１，ＭＮ２）で構成し、ＯＲゲートＯＲの
出力はＭＰ１のゲートに接続するとともに、インバータ
ＩＮＶで逆相にしてＭＰ２のゲートに接続している。Ｍ
Ｎ１，ＭＮ２のゲートは互いに接続するとともに、ＭＮ
１とＭＰ１のドレインにも接続する。

【００２４】さらに、ＭＮ２とＭＰ２のドレインを互い
に接続し、この点を走査回路の出力ＰＨ（ＰＶ）として
いる。この構成によって、ＯＲゲートＯＲの出力が
“Ｈ”(ＶＤＤ)のとき、ＭＰ１とＭＮ２がオフ、ＭＰ２
がオンとなり、出力ＰＨ(ＰＶ)はＶＤＤとなる。一方、
ＯＲゲートＯＲの出力が“Ｌ”(ＧＮＤ)のとき、ＭＰ１
とＭＮ２はオン、ＭＰ２はオフとなり、ＯＲゲートＯＲ
の出力ＰＨ（ＰＶ）はＶＳＳとなる。以上の結果、レベ
ル変換回路は０−ＶＤＤの信号をＶＳＳ−VDDの信号に
変換できる。

【００２５】以上の様に、走査回路を図３の構成にする
ことによって、電源過渡信号ＰＴで水平，垂直走査回路
の出力を強制的に“Ｈ”（ＶＤＤ）にして、サンプル回
路２と画素回路１を構成する全てのトランジスタをオン
状態にすることができる。

【００２６】ここで、レベル変換回路ＬＳは、ＶＤＤ
（＋５Ｖ）とＶＳＳ（−１５Ｖ）の電源で動作する高耐
圧ＣＭＯＳトランジスタで構成され、ＦＦ、ＯＲとＩＮ
Ｖは、０−ＶＤＤ（＋５Ｖ）の電源で動作する低耐圧Ｃ
ＭＯＳトランジスタで構成されている。

【００２７】図４に液晶ライトバルブの水平，垂直走査
回路の他の実施例を示す。図３と異なるのは、電源過渡
信号ＰＴとスタート信号ＳＡＴ(ＦＳＴ)を入力としたＯ
ＲゲートＯＲの出力をフリップ・フロップＦＦ１のＤ入
力と接続し、フリップ・フロップＦＦの出力は直接レベ
ル変換回路ＬＳに接続している点である。図４において
ＯＲゲートＯＲの出力は、電源過渡信号ＰＴが“Ｌ”
（ＧＮＤ）のときスタート信号ＳＡＴ(ＦＳＴ)と等し
く、電源過渡信号ＰＴが“Ｈ”（ＶＤＤ）のときフリッ
プ・フロップＦＦの出力にかかわらず“Ｈ”となる。こ
のため、電源過渡信号ＰＴが“Ｈ”のとき、フリップ・
フロップＦＦには“Ｈ”の信号が転送され、１フレーム
期間後にはＦＦの出力は全て、“Ｈ”の状態となる。こ
の結果、走査回路の出力は、図３の実施例と同様に電源
過渡信号ＰＴが“Ｈ”のとき“Ｈ”となり、図３と同様
の効果が得られる。

【００２８】図５は電源制御回路４０の一実施例であ
る。本回路は抵抗Ｒ１〜Ｒ３、ツェナーダイオードＺＤ
とコンパレータＣＭＰで構成される。本回路で、コンパ
レータＣＭＰの出力ＰＴが“Ｈ”になる条件は、ツェナ
ーダイオードＺＤの電圧をＶｚとすると次式で示され
る。

【００２９】

【数１】ＶＤＤ−ＶＳＳ＜Ｖｚ＋Ｒ１／（Ｒ１＋Ｒ２）×ＶＤＤ …（数１）このように、電源電圧ＶＤＤ−ＶＳＳはツェナーダイオ
ードＺＤの電圧Ｖｚ，と抵抗Ｒ１，Ｒ２の値を選ぶこと
で検出できる。これらの値は定常時の電源電圧（ＶＤＤ
−ＶＳＳ）に対してΔＶだけ低い値に設定して、電源の
過渡状態を検出する。

【００３０】図６は、図５に示す電源制御回路４０の電
源投入と切断時の動作を示すタイミング図である。電源
制御回路の出力ＰＴは、定常時の電源電圧(ＶＤＤ−Ｖ
ＳＳ)に対してΔＶだけ低いときに“Ｈ”、その他のと
きに“Ｌ”になる。この結果、電源制御回路ＰＴは、電
源投入時と電源切断時の電源が過渡状態のときに“Ｈ”
の信号を出力する。

【００３１】図７に映像増幅回路の一実施例を示す。本
回路はビデオアンプ２１，アナログスイッチ２２で構成
している。アナログスイッチ２２は電源過渡信号ＰＴ
で、ビデオアンプ２１の出力と共通電極電圧ＣＯＭを切
り替える。ここで、映像信号ＶＩは、電源過渡信号ＰＴ
が“Ｈ”のとき共通電極電圧ＣＯＭとなり、電源過渡信
号ＰＴが“Ｌ”のときビデオアンプ２１の出力となるよ
うに構成している。

【００３２】図８に、電源制御回路の他の実施例を示
す。本実施例ではマイクロコンピュータまたはランダム
ロジックのタイマで電源の投入および切断の制御信号と
電源過渡信号ＰＴを発生している。これらの信号を図９
に示す。

【００３３】次に、本発明の液晶ライトバルブの実装に
ついて説明する。図１０と図１１はセラミック基板上に
実装した液晶ライトバルブの平面構造と断面構造の一例
を示している。

【００３４】前述の単結晶シリコン基板の表面に画素回
路，水平走査回路，垂直走査回路などを形成した第一の
基板１００とこれを対向して設けた第二の基板３００と
の間には液晶２００を挾持する。液晶２００はその周辺
部に設けたシール材５１０によってシールされ、下界の
湿度などから保護される。

【００３５】第一の基板の周辺部に設けた信号端子は、
ワイヤボンデングでセラミック基板上に形成した配線パ
ターンと接続される。また、第二の基板３００の表面に
設けた対向電極３０２とセラミック基板上の配線パター
ンとの接続には導電性ペースト５３０を用いている。

【００３６】第一の基板上のワイヤボンデング位置は、
図１０に示すように同基板の上辺部と右辺部とし、第二
の基板表面の対向電極とのコンタクト位置は右辺部とし
ている。ワイヤボンデング位置を２辺以下にすることで
各基板とワイヤボンデング部の距離を小さくできる。

【００３７】フレキシブルプリント基板５５０は半田５
４０によってセラミック基板５００の配線パターンと接
続され、液晶ライトバルブの制御信号を供給する。

【００３８】図１２は本発明の液晶ライトバルブを適用
した投射型ディスプレイの構成を示す。本投射型ディス
プレイは、光源７００,第一のレンズ７１０,ミラー７２
０，第二のレンズ７３０，液晶ライトバルブ７４０，投
射レンズ７５０，スクリーン７６０で構成される。光源
７００からの光は第一のレンズ７１０でミラー７２０の
位置に集光される。この光は第一のレンズ７３０で平行
光とされ、液晶ライトバルブ７４０に照射される。液晶
ライトバルブでは照射された光の反射状態を各液晶画素
に印加する電圧によって制御し、液晶ライトバルブから
の反射光を第一のレンズ７３０と投射レンズ７５０を介
して、スクリーン７６０に拡大投影して画像を形成す
る。

【００３９】また、光源からの光束を光の三原色の三つ
の光束に分解し、それぞれの光束に対して液晶ライトバ
ルブを設け、三つの液晶ライトバルブからの反射光を再
び合成，拡大投射することによりカラー表示の投射型デ
ィスプレイを得ることができる。光の三原色への分解，
三つの液晶ライトバルブからの反射光の合成は、例え
ば、ダイクロイックミラーを用いて同時に行うことがで
きる。

【００４０】以上、単結晶シリコン基板を用いた液晶ラ
イトバルブ、及びこれを用いた投射型ディスプレイにつ
いて説明したが、本発明は単結晶シリコン基板のかわり
に絶縁基板上に半導体層を形成した基板や化合物半導体
基板を用いても可能である。

【００４１】

【発明の効果】本発明によれば、電源投入と切断の過渡
状態のとき、マトリクス状に配置している各画素電極の
電圧を共通電極の電圧と等しくすることをできるので、
液晶に印加される直流電圧をゼロにできる。また、この
とき画素回路およびサンプル回路のトランジスタはオン
状態を保っているので電圧ノイズの発生が少なくラッチ
アップが起こりにくい。

【図面の簡単な説明】

【図１】本発明の液晶ライトバルブの回路図。

【図２】本発明の液晶ライトバルブの動作を示すタイミ
ングチャート。

【図３】本発明の液晶ライトバルブを構成する一実施例
を示す走査回路図。

【図４】本発明の液晶ライトバルブを構成する他の実施
例を示す走査回路図。

【図５】本発明の液晶ライトバルブに用いる一実施例を
示す電源制御回路図。

【図６】本発明の液晶ライトバルブに用いる電源制御回
路の動作の説明図。

【図７】本発明の液晶ライトバルブに用いる一実施例を
示す映像増幅回路図。

【図８】本発明の液晶ライトバルブに用いる他の実施例
を示す電源制御回路図。

【図９】本発明の液晶ライトバルブに用いる電源制御回
路の他の実施例の動作の説明図。

【図１０】本発明の液晶ライトバルブの平面図。

【図１１】本発明の液晶ライトバルブの断面図。

【図１２】本発明の液晶ライトバルブを適用した投射型
ディスプレイの構成を示す説明図。

【符号の説明】

１…画素回路、１ａ…ＭＯＳトランジスタ、１ｂ…保持
容量、１ｃ…液晶、２…サンプル回路、３…水平走査回
路、４…垂直走査回路、１０…液晶ライトバルブ、２０
…映像増幅回路、３０…制御回路、４０…電源制御回
路、５０…電源回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者山本恒典茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者廣田昇一茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内

Claims

【特許請求の範囲】

【請求項１】スイッチング素子と保持容量と画素電極で
構成する画素回路，前記画素回路を集積回路基板にマト
リクス状に配置した集積回路チップ，前記集積回路チッ
プと対向電極の間に液晶を充填した液晶ライトバルブに
おいて、電源の投入又は切断の過渡状態を示す第一の手段，マト
リクス状に配置したスイッチング素子を全てオン状態に
する第二の手段，スイッチング素子の入力電圧に対向電
極の電圧と等しい電圧を供給する第三の手段によって構
成することを特徴とする液晶ライトバルブ。
【請求項２】請求項１において、前記スイッチング素子
にＭＯＳトランジスタを、前記保持容量にＭＯＳ容量を
用いた液晶ライトバルブ。
【請求項３】請求項１において、前記第一の手段が電源
電圧値から電源の過渡状態を検出している液晶ライトバ
ルブ。
【請求項４】請求項１において、前記第一の手段がタイ
マ回路によって発生する液晶ライトバルブ。
【請求項５】請求項１において、前記第二の手段がスイ
ッチング素子のゲートおよびドレインを制御するシフト
レジスタ回路の入力または出力で制御する液晶ライトバ
ルブ。
【請求項６】請求項１において、前記第三の手段がスイ
ッチング素子のドレインに印加する電圧をアナログスイ
ッチで制御する液晶ライトバルブ。
【請求項７】スイッチング素子，保持容量，画素電極で
構成する画素回路，前記画素回路を集積回路基板にマト
リクス状に配置した集積回路チップ、前記集積回路チッ
プと対向電極の間に液晶を実装した液晶ライトバルブに
おいて、前記スイッチング素子に画像信号に応じた信号
を供給する水平走査回路と前記スイッチング素子にスイ
ッチングのタイミングを供給する垂直走査回路を前記集
積回路チップ上に構成したことを特徴とする液晶ライト
バルブ。
【請求項８】請求項７において、該集積回路チップを高
耐圧と低耐圧の２種類のＣＭＯＳトランジスタで構成し
たことを特徴とする液晶ライトバルブ。
【請求項９】請求項１，２，３，４，５，６，７または
８に液晶ライトバルブを用いた投射型ディスプレイ装
置。