JPH04333094A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH04333094A JPH04333094A JP10246591A JP10246591A JPH04333094A JP H04333094 A JPH04333094 A JP H04333094A JP 10246591 A JP10246591 A JP 10246591A JP 10246591 A JP10246591 A JP 10246591A JP H04333094 A JPH04333094 A JP H04333094A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal
- circuit
- display device
- crystal panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 91
- 239000011159 matrix material Substances 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、表示電極をＸ−Ｙマト
リクス状に配置して画像の表示を行なう液晶表示装置に
関する。
リクス状に配置して画像の表示を行なう液晶表示装置に
関する。
【０００２】
【従来の技術】液晶表示装置電極をＸ−Ｙマトリクス状
に配置して画像の表示を行なう液晶表示装置は、例えば
１９８０ バイアニアル ディスプレイ リサー
チ コンファレンス（１９８０）の９６頁から１０１
頁（１９８０ ＢＩＥＮＮＩＡＬ ＤＩＳＰＬＡＹＲ
ＥＳＥＡＲＣＨ ＣＯＮＦＥＲＥＮＣＥ ，１９８０，
ＰＰ９６−１０１）に記載されている。
に配置して画像の表示を行なう液晶表示装置は、例えば
１９８０ バイアニアル ディスプレイ リサー
チ コンファレンス（１９８０）の９６頁から１０１
頁（１９８０ ＢＩＥＮＮＩＡＬ ＤＩＳＰＬＡＹＲ
ＥＳＥＡＲＣＨ ＣＯＮＦＥＲＥＮＣＥ ，１９８０，
ＰＰ９６−１０１）に記載されている。
【０００３】本例に代表される液晶表示装置に用いる反
射型液晶パネルは、画素電極の下にスイッチ用トランジ
スタとスレージ容量を形成し、これらをＸ−Ｙマトリク
ス状に配置している。画素電極の電圧は、外部から供給
する電圧をスイッチ用トランジスタでストレージ容量に
サンプリングすることで制御する。この制御は、Ｘ−Ｙ
走査で行ない、液晶の印加電圧は、走査毎に電圧極性を
反転して交流化している。従来の液晶パネルでは液晶駆
動周波数を高くすることができなかった。
射型液晶パネルは、画素電極の下にスイッチ用トランジ
スタとスレージ容量を形成し、これらをＸ−Ｙマトリク
ス状に配置している。画素電極の電圧は、外部から供給
する電圧をスイッチ用トランジスタでストレージ容量に
サンプリングすることで制御する。この制御は、Ｘ−Ｙ
走査で行ない、液晶の印加電圧は、走査毎に電圧極性を
反転して交流化している。従来の液晶パネルでは液晶駆
動周波数を高くすることができなかった。
【０００４】また、反射型液晶パネルの液晶は、画素電
極を介してこのストレージ容量と並列に接続されるので
、液晶の抵抗率が下がるとストレージ容量の電荷の放電
で液晶の印加電圧が減少する。このため、液晶材料の選
択や取り扱いが難しかった。
極を介してこのストレージ容量と並列に接続されるので
、液晶の抵抗率が下がるとストレージ容量の電荷の放電
で液晶の印加電圧が減少する。このため、液晶材料の選
択や取り扱いが難しかった。
【０００５】
【発明が解決しようとする課題】従来の反射型液晶パネ
ルでは、液晶の駆動周波数を高くできない点と、低い抵
抗率の液晶材料は使用できない点で問題があった。
ルでは、液晶の駆動周波数を高くできない点と、低い抵
抗率の液晶材料は使用できない点で問題があった。
【０００６】本発明の目的は、上記問題を解決し、輝度
むらや色ずれをなくすと共にフリッカの発生がない高品
質の画像を表示する液晶表示装置を提供することにある
。
むらや色ずれをなくすと共にフリッカの発生がない高品
質の画像を表示する液晶表示装置を提供することにある
。
【０００７】
【課題を解決するための手段】上記目的は、反射型液晶
パネルの反射電極の下に、表示するデータを記憶する手
段と、液晶に印加する信号を切り換える手段を具備する
ことで達成される。
パネルの反射電極の下に、表示するデータを記憶する手
段と、液晶に印加する信号を切り換える手段を具備する
ことで達成される。
【０００８】
【作用】スイッチ手段は、液晶に供給する２個の信号を
入力し、これをメモリ手段の出力に応じて切り換える。 この信号は、例えば液晶印加電圧をゼロにする直流電圧
と、液晶交流電圧を印加する矩形波信号である。
入力し、これをメモリ手段の出力に応じて切り換える。 この信号は、例えば液晶印加電圧をゼロにする直流電圧
と、液晶交流電圧を印加する矩形波信号である。
【０００９】この結果、液晶は常にスイッチによりいず
れかの信号源に接続されるので液晶の抵抗率の影響を受
けないとともに、液晶の駆動周波数は矩形波信号で高く
できる。
れかの信号源に接続されるので液晶の抵抗率の影響を受
けないとともに、液晶の駆動周波数は矩形波信号で高く
できる。
【００１０】
【実施例】以下、本発明の実施例を詳細に説明する。
【００１１】図１は、本発明の液晶表示装置の構成を示
したものである。本装置は、液晶パネル１，ラッチ回路
２，シフトレジスタ回路３，４で構成されている。液晶
パネル１は、表示データを記憶する手段となるメモリ回
路１ａ，液晶駆動信号の切り換え手段となるスイッチ回
路１ｂ，液晶１ｃをマトリックス状に配置して構成され
ている。メモリ回路１ａには電源ＶＤＤ，ＶＳＳが、ス
イッチ回路１ｂには液晶駆動信号ＶＣＭ，ＶＳＱが供給
される。
したものである。本装置は、液晶パネル１，ラッチ回路
２，シフトレジスタ回路３，４で構成されている。液晶
パネル１は、表示データを記憶する手段となるメモリ回
路１ａ，液晶駆動信号の切り換え手段となるスイッチ回
路１ｂ，液晶１ｃをマトリックス状に配置して構成され
ている。メモリ回路１ａには電源ＶＤＤ，ＶＳＳが、ス
イッチ回路１ｂには液晶駆動信号ＶＣＭ，ＶＳＱが供給
される。
【００１２】ラッチ回路２は、ＬＡ信号とシフトレジス
タ３の出力を入力して、液晶１ｃの明るさの状態を定め
る信号Ｖｄ１〜Ｖｄｍを発生し、これをメモリ回路１ａ
に供給する。シフトレジスタ回路３は、ＤＨ信号とＣＫ
Ｈ信号を入力して、一ラインに相当する信号をラッチ回
路２に出力する。シフトレジスタ回路４は、ＦＳＴ信号
とＣＫＶ信号を入力し、走査信号Ｖｇ１〜Ｖｇｎを発生
し、これをメモリ回路１に供給する。
タ３の出力を入力して、液晶１ｃの明るさの状態を定め
る信号Ｖｄ１〜Ｖｄｍを発生し、これをメモリ回路１ａ
に供給する。シフトレジスタ回路３は、ＤＨ信号とＣＫ
Ｈ信号を入力して、一ラインに相当する信号をラッチ回
路２に出力する。シフトレジスタ回路４は、ＦＳＴ信号
とＣＫＶ信号を入力し、走査信号Ｖｇ１〜Ｖｇｎを発生
し、これをメモリ回路１に供給する。
【００１３】次に、本発明の液晶表示装置の動作を図２
にタイミングチャートで説明する。走査信号Ｖｇ１〜Ｖ
ｇｎは、ｎ行，ｍ列のメモリ回路を順次選択する信号で
あり、ＦＳＴ信号とＣＫＶ信号のタイミングで発生する
。この信号が‘１’になるタイミングのとき、この行の
メモリ回路が選択される。
にタイミングチャートで説明する。走査信号Ｖｇ１〜Ｖ
ｇｎは、ｎ行，ｍ列のメモリ回路を順次選択する信号で
あり、ＦＳＴ信号とＣＫＶ信号のタイミングで発生する
。この信号が‘１’になるタイミングのとき、この行の
メモリ回路が選択される。
【００１４】ＬＡ信号はＣＫＶ信号のパルス列のほぼ中
間で発生するタイミング信号であり、ラッチ回路２はＬ
Ａ信号で動作するので、このタイミングで輝度信号Ｖｄ
１〜Ｖｄｍは変化する。メモリ回路１ａはこの走査信号
Ｖｇ１〜Ｖｇｎの立ち下がりのタイミングで輝度信号Ｖ
ｄ１〜Ｖｄｍを順に記憶する。
間で発生するタイミング信号であり、ラッチ回路２はＬ
Ａ信号で動作するので、このタイミングで輝度信号Ｖｄ
１〜Ｖｄｍは変化する。メモリ回路１ａはこの走査信号
Ｖｇ１〜Ｖｇｎの立ち下がりのタイミングで輝度信号Ｖ
ｄ１〜Ｖｄｍを順に記憶する。
【００１５】液晶駆動信号ＶＣＭ，ＶＳＱは液晶印加電
圧を制御するための電圧であり、ＶＣＭは直流信号で、
ＶＳＱは矩形波である。
圧を制御するための電圧であり、ＶＣＭは直流信号で、
ＶＳＱは矩形波である。
【００１６】ここで、液晶駆動信号の制御について、１
行１列の輝度信号が、第１フレームのとき‘１’で第２
フレームのとき‘０’の場合を例に説明する。メモリ回
路の出力ＤＭは、第１フレームのＶｇ１が‘１’でＶｄ
１が変化するタイミングで立ち上がり、第２フレームの
同タイミングで立ち下がる。液晶駆動電圧ＶＯには、ス
イッチ回路１ｂで液晶駆動信号ＶＣＭ，ＶＳＱを選択し
て供給され、図２のように、出力ＤＭが１のときＶＳＱ
０のときＶＣＭが選択される。
行１列の輝度信号が、第１フレームのとき‘１’で第２
フレームのとき‘０’の場合を例に説明する。メモリ回
路の出力ＤＭは、第１フレームのＶｇ１が‘１’でＶｄ
１が変化するタイミングで立ち上がり、第２フレームの
同タイミングで立ち下がる。液晶駆動電圧ＶＯには、ス
イッチ回路１ｂで液晶駆動信号ＶＣＭ，ＶＳＱを選択し
て供給され、図２のように、出力ＤＭが１のときＶＳＱ
０のときＶＣＭが選択される。
【００１７】なお、液晶の安定性を高めるには液晶印加
電圧の直流分をなくすことが重要である。このためには
、矩形波信号ＶＳＱの周波数はフレーム周波数の整数倍
に設定する。
電圧の直流分をなくすことが重要である。このためには
、矩形波信号ＶＳＱの周波数はフレーム周波数の整数倍
に設定する。
【００１８】このように本発明の液晶表示装置は、液晶
の駆動周波数を外部の信号（ＶＳＱ）で設定できるので
、フリッカがなく、液晶の駆動効率がよい周波数（例え
ば、数ｋＨｚ）に設定して高品質の画像を表示できる。
の駆動周波数を外部の信号（ＶＳＱ）で設定できるので
、フリッカがなく、液晶の駆動効率がよい周波数（例え
ば、数ｋＨｚ）に設定して高品質の画像を表示できる。
【００１９】また、液晶駆動電圧は、駆動信号を切り換
えて行なうため、液晶の抵抗率で駆動波形は変化しない
。このため、駆動波形のひずみによる輝度むらや色ずれ
のない高品質の画像を表示できる。さらに、低い抵抗率
の液晶材料（例えば、ポリマ分散型液晶の一部など）も
適用することができる。
えて行なうため、液晶の抵抗率で駆動波形は変化しない
。このため、駆動波形のひずみによる輝度むらや色ずれ
のない高品質の画像を表示できる。さらに、低い抵抗率
の液晶材料（例えば、ポリマ分散型液晶の一部など）も
適用することができる。
【００２０】次に、図３から図６を用いて、本発明の液
晶表示装置のメモリ回路１ａとスイッチ回路１ｂの実施
例について説明する。
晶表示装置のメモリ回路１ａとスイッチ回路１ｂの実施
例について説明する。
【００２１】図３は、本発明の液晶表示装置のメモリ回
路例を示したものである。本回路は、ＮＭＯＳトランジ
スタ１１１，ＰＭＯＳトランジスタ１１２，インバータ
１２１，１２２から構成されている。走査信号Ｖｇは、
ＮＭＯＳトランジスタ１１１とＰＭＯＳトランジスタ１
１２の各ゲートに、ドレインに輝度信号Ｖｄは、ＮＭＯ
Ｓトランジスタ１１１のドレインに供給されている。Ｎ
ＭＯＳトランジスタ１１１のソースは、ＰＭＯＳトラン
ジスタ１１２のソースと共に、インバータ１２２の入力
に接続されている。メモリ回路の出力信号ＤＭは、イン
バータ１２２の出力から取り出されている。インバータ
１２１は、この信号を入力し、出力をＰＭＯＳトランジ
スタ１１２のドレインに接続されている。
路例を示したものである。本回路は、ＮＭＯＳトランジ
スタ１１１，ＰＭＯＳトランジスタ１１２，インバータ
１２１，１２２から構成されている。走査信号Ｖｇは、
ＮＭＯＳトランジスタ１１１とＰＭＯＳトランジスタ１
１２の各ゲートに、ドレインに輝度信号Ｖｄは、ＮＭＯ
Ｓトランジスタ１１１のドレインに供給されている。Ｎ
ＭＯＳトランジスタ１１１のソースは、ＰＭＯＳトラン
ジスタ１１２のソースと共に、インバータ１２２の入力
に接続されている。メモリ回路の出力信号ＤＭは、イン
バータ１２２の出力から取り出されている。インバータ
１２１は、この信号を入力し、出力をＰＭＯＳトランジ
スタ１１２のドレインに接続されている。
【００２２】以上の様に構成したメモリ回路の動作を図
４のタイミングチャートで説明する。ＮＭＯＳトランジ
スタ１１１は、走査信号Ｖｇが‘０’の時にオフ状態と
なり、‘０’の時にオフ状態となる。ＰＭＯＳトランジ
スタ１１２はこの逆で、走査信号Ｖｇが‘１’の時にオ
フ状態となり、‘０’の時にオン状態となる。
４のタイミングチャートで説明する。ＮＭＯＳトランジ
スタ１１１は、走査信号Ｖｇが‘０’の時にオフ状態と
なり、‘０’の時にオフ状態となる。ＰＭＯＳトランジ
スタ１１２はこの逆で、走査信号Ｖｇが‘１’の時にオ
フ状態となり、‘０’の時にオン状態となる。
【００２３】このため、本メモリ回路は、走査信号Ｖｇ
が‘０’の時に、輝度信号Ｖｄを遮断し、インバータ１
２１の出力とインバータ１２２入力を接続してデータ保
持の状態となり、走査信号Ｖｇが‘１’の時に、輝度信
号Ｖｄをインバータ１２２入力を接続してデータ通過状
態となる。したがって、メモリ回路の出力信号ＤＭは、
走査信号Ｖｇの立ち上がりのタイミングと、走査信号Ｖ
ｇが‘１’で輝度信号Ｖｄが変化するタイミングで変化
する。
が‘０’の時に、輝度信号Ｖｄを遮断し、インバータ１
２１の出力とインバータ１２２入力を接続してデータ保
持の状態となり、走査信号Ｖｇが‘１’の時に、輝度信
号Ｖｄをインバータ１２２入力を接続してデータ通過状
態となる。したがって、メモリ回路の出力信号ＤＭは、
走査信号Ｖｇの立ち上がりのタイミングと、走査信号Ｖ
ｇが‘１’で輝度信号Ｖｄが変化するタイミングで変化
する。
【００２４】図５は、本発明の液晶表示装置のスイッチ
回路の一実施例を示したものである。本回路は、ＮＭＯ
Ｓトランジスタ１１３，ＰＭＯＳトランジスタ１１４で
構成されている。メモリ出力信号ＤＭは、ＮＭＯＳトラ
ンジスタ１１３とＰＭＯＳトランジスタ１１４のゲート
に、液晶駆動信号ＶＣＭ，ＶＬＣは各トランジスタのソ
ースに接続されている。液晶駆動電圧ＶＯは、各トラン
ジスタの共通に接続したドレインから取り出している。
回路の一実施例を示したものである。本回路は、ＮＭＯ
Ｓトランジスタ１１３，ＰＭＯＳトランジスタ１１４で
構成されている。メモリ出力信号ＤＭは、ＮＭＯＳトラ
ンジスタ１１３とＰＭＯＳトランジスタ１１４のゲート
に、液晶駆動信号ＶＣＭ，ＶＬＣは各トランジスタのソ
ースに接続されている。液晶駆動電圧ＶＯは、各トラン
ジスタの共通に接続したドレインから取り出している。
【００２５】ここで、液晶駆動電圧ＶＯは、信号ＤＭが
‘０’の時にＰＭＯＳトランジスタ１１４がオンするこ
とで液晶駆動信号ＶＣＭが選択され、信号ＤＭが‘１’
の時にＮＭＯＳトランジスタ１１３がオンすることで液
晶駆動信号ＶＳＱが選択される。図６は、本発明の液晶
表示装置のスイッチ回路の他の実施例を示したものであ
る。 本回路は、ＮＭＯＳトランジスタ１１５，１１８、ＰＭ
ＯＳトランジスタ１１６，１１７、インバータ１２３で
構成されている。
‘０’の時にＰＭＯＳトランジスタ１１４がオンするこ
とで液晶駆動信号ＶＣＭが選択され、信号ＤＭが‘１’
の時にＮＭＯＳトランジスタ１１３がオンすることで液
晶駆動信号ＶＳＱが選択される。図６は、本発明の液晶
表示装置のスイッチ回路の他の実施例を示したものであ
る。 本回路は、ＮＭＯＳトランジスタ１１５，１１８、ＰＭ
ＯＳトランジスタ１１６，１１７、インバータ１２３で
構成されている。
【００２６】メモリ出力信号ＤＭは、ＮＭＯＳトランジ
スタ１１５とＰＭＯＳトランジスタ１１７のゲートと共
に、インバータ１２３の入力に接続されている。インバ
ータ１２３の出力は、ＮＭＯＳトランジスタ１１８とＰ
ＭＯＳトランジスタ１１６のゲート接続されている。１
１５，１１６および１１８，１１７のＮＭＯＳとＰＭＯ
Ｓのトランジスタ対はそれぞれのソース・ドレインを互
いに接続し、いわゆるＣＭＯＳスイッチの構成を取って
いる。
スタ１１５とＰＭＯＳトランジスタ１１７のゲートと共
に、インバータ１２３の入力に接続されている。インバ
ータ１２３の出力は、ＮＭＯＳトランジスタ１１８とＰ
ＭＯＳトランジスタ１１６のゲート接続されている。１
１５，１１６および１１８，１１７のＮＭＯＳとＰＭＯ
Ｓのトランジスタ対はそれぞれのソース・ドレインを互
いに接続し、いわゆるＣＭＯＳスイッチの構成を取って
いる。
【００２７】ここで、液晶駆動電圧ＶＯは、信号ＤＭが
‘０’の時にインバータ１２３の出力が‘１’となるの
でＰＭＯＳトランジスタ１１７とＮＭＯＳトランジスタ
１１８がオンすることで液晶駆動信号ＶＣＭが選択され
る。一方、信号ＤＭが‘１’の時にインバータ１２３の
出力が‘１’になるのでＮＭＯＳトランジスタ１１５と
ＰＭＯＳトランジスタ１１６がオンすることで液晶駆動
信号ＶＳＱが選択される。本実施例では、液晶駆動信号
がゼロ又は電源電圧に達しても、ＰＭＯＳ又はＮＭＯＳ
トランジスタのいずれかがオン状態になるので動作可能
である。
‘０’の時にインバータ１２３の出力が‘１’となるの
でＰＭＯＳトランジスタ１１７とＮＭＯＳトランジスタ
１１８がオンすることで液晶駆動信号ＶＣＭが選択され
る。一方、信号ＤＭが‘１’の時にインバータ１２３の
出力が‘１’になるのでＮＭＯＳトランジスタ１１５と
ＰＭＯＳトランジスタ１１６がオンすることで液晶駆動
信号ＶＳＱが選択される。本実施例では、液晶駆動信号
がゼロ又は電源電圧に達しても、ＰＭＯＳ又はＮＭＯＳ
トランジスタのいずれかがオン状態になるので動作可能
である。
【００２８】図８は、本発明の液晶表示装置の液晶パネ
ルの断面構造例を示す図である。本液晶パネルは、Ｐ型
のシリコン基板１５１の上にメモリ回路１ａやスイッチ
回路１ｂを構成するためのＮＭＯＳトランジスタ１５２
とＰＭＯＳトランジスタ１５３が形成されている。
ルの断面構造例を示す図である。本液晶パネルは、Ｐ型
のシリコン基板１５１の上にメモリ回路１ａやスイッチ
回路１ｂを構成するためのＮＭＯＳトランジスタ１５２
とＰＭＯＳトランジスタ１５３が形成されている。
【００２９】さらに、Ｐ型のシリコン基板１５１の表面
には絶縁層を介して反射表示電極１５５を設け、この表
示電極１５５とガラス基板１５８に形成した透明電極１
５７との間に液晶１５６を封じる構造になっている。す
なわち、メモリ回路１ａやスイッチ回路１ｂを構成する
トランジスタは反射表示電極の下に配置されている。次
に、本発明の他の実施例について説明する。
には絶縁層を介して反射表示電極１５５を設け、この表
示電極１５５とガラス基板１５８に形成した透明電極１
５７との間に液晶１５６を封じる構造になっている。す
なわち、メモリ回路１ａやスイッチ回路１ｂを構成する
トランジスタは反射表示電極の下に配置されている。次
に、本発明の他の実施例について説明する。
【００３０】図８は本発明の液晶表示装置の他の実施例
を示したものである。本実施例は、メモリ回路１ａをフ
リップフロップ回路１ｄにした点と、駆動回路をクロッ
ク切換回路５にしている点が図１の実施例と異なる。フ
リップフロップ回路１ｄは、メモリ回路１ａと同様にマ
トリクス状に配置し、その入力信号は各列毎に入出力を
接続し、クロック入力は、列毎に共通に接続している。
を示したものである。本実施例は、メモリ回路１ａをフ
リップフロップ回路１ｄにした点と、駆動回路をクロッ
ク切換回路５にしている点が図１の実施例と異なる。フ
リップフロップ回路１ｄは、メモリ回路１ａと同様にマ
トリクス状に配置し、その入力信号は各列毎に入出力を
接続し、クロック入力は、列毎に共通に接続している。
【００３１】このように構成することで、画像信号ＤＡ
ＴＡは、液晶パネル１のフリップフロップ回路１ｄに直
接書き込むことができる。このため、周辺回路の構成を
簡単にできる。
ＴＡは、液晶パネル１のフリップフロップ回路１ｄに直
接書き込むことができる。このため、周辺回路の構成を
簡単にできる。
【００３２】
【発明の効果】本発明によれば、液晶の駆動周波数を外
部の信号で高く設定できるのでフリカがない高品質の画
像を表示できる。さらに、液晶駆動電圧は、駆動信号を
切り換えて行なうため、液晶の抵抗率で駆動波形は変化
しない。このため、駆動波形のひずみによる輝度むらの
色ずれのない高品質の画像を表示できる。
部の信号で高く設定できるのでフリカがない高品質の画
像を表示できる。さらに、液晶駆動電圧は、駆動信号を
切り換えて行なうため、液晶の抵抗率で駆動波形は変化
しない。このため、駆動波形のひずみによる輝度むらの
色ずれのない高品質の画像を表示できる。
【図１】本発明の液晶表示装置の実施例を示す構成図で
ある。
ある。
【図２】本発明の実施例を示した液晶表示装置の動作を
示すタイミング図である。
示すタイミング図である。
【図３】本発明の液晶表示装置の実施例に用いるメモリ
回路の構成図である。
回路の構成図である。
【図４】図３に示したメモリ回路の動作を示すタイミン
グ図である。
グ図である。
【図５】本発明の液晶表示装置の実施例に用いるスイッ
チ回路の一実施例を示す回路構成図である。
チ回路の一実施例を示す回路構成図である。
【図６】本発明の液晶表示装置の実施例に用いるスイッ
チ回路の他の実施例を示す回路構成図である。
チ回路の他の実施例を示す回路構成図である。
【図７】本発明の液晶表示装置の液晶パネルの縦構造の
一例を示す断面図である。
一例を示す断面図である。
【図８】本発明の液晶表示装置の他の実施例を示す構成
図である。
図である。
１…液晶パネル、１ａ…メモリ回路、１ｂ…スイッチ回
路、１ｃ…液晶、２…ラッチ回路、３，４…シフトレジ
スタ回路。
路、１ｃ…液晶、２…ラッチ回路、３，４…シフトレジ
スタ回路。
Claims (1)
- 【請求項１】液晶を表示させるためにマトリクス状に配
置されている反射画素電極の下の層に、表示するための
データを記憶するメモリ回路、または液晶に印加する信
号を切り換えるためのスイッチ回路を配置したことを特
徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10246591A JPH04333094A (ja) | 1991-05-08 | 1991-05-08 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10246591A JPH04333094A (ja) | 1991-05-08 | 1991-05-08 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04333094A true JPH04333094A (ja) | 1992-11-20 |
Family
ID=14328209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10246591A Pending JPH04333094A (ja) | 1991-05-08 | 1991-05-08 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04333094A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001356743A (ja) * | 2000-06-16 | 2001-12-26 | Hitachi Ltd | アクティブマトリックス形表示装置及び液晶表示装置 |
| US7268777B2 (en) | 1996-09-27 | 2007-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and method of fabricating the same |
| JP2013061676A (ja) * | 2005-03-31 | 2013-04-04 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2020004476A (ja) * | 2014-03-19 | 2020-01-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1991
- 1991-05-08 JP JP10246591A patent/JPH04333094A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7268777B2 (en) | 1996-09-27 | 2007-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and method of fabricating the same |
| JP2001356743A (ja) * | 2000-06-16 | 2001-12-26 | Hitachi Ltd | アクティブマトリックス形表示装置及び液晶表示装置 |
| US6771241B2 (en) | 2000-06-16 | 2004-08-03 | Hitachi, Ltd. | Active matrix type display device |
| JP2013061676A (ja) * | 2005-03-31 | 2013-04-04 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2013077014A (ja) * | 2005-03-31 | 2013-04-25 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8866707B2 (en) | 2005-03-31 | 2014-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device, and apparatus using the display device having a polygonal pixel electrode |
| JP2020004476A (ja) * | 2014-03-19 | 2020-01-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2021103602A (ja) * | 2014-03-19 | 2021-07-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2022095656A (ja) * | 2014-03-19 | 2022-06-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7508479B2 (en) | Liquid crystal display | |
| JP2677593B2 (ja) | 表示装置 | |
| US5598180A (en) | Active matrix type display apparatus | |
| CN109658882B (zh) | 显示装置 | |
| JPH0228873B2 (ja) | ||
| JP2016539365A (ja) | 液晶パネルの駆動回路、駆動方法及び液晶表示装置 | |
| JPH052208B2 (ja) | ||
| JPH05241124A (ja) | 液晶表示装置 | |
| JP5044876B2 (ja) | 液晶表示装置の駆動方法および液晶表示装置 | |
| JP2012088737A (ja) | 表示装置 | |
| JP2005084482A (ja) | 表示ドライバ及び電気光学装置 | |
| JPH08314409A (ja) | 液晶表示装置 | |
| KR100648141B1 (ko) | 표시 장치 및 상기 표시 장치의 구동 방법 | |
| JPH07181927A (ja) | 画像表示装置 | |
| JPH10253941A (ja) | マトリクス型画像表示装置 | |
| JPH06337657A (ja) | 液晶表示装置 | |
| JP4612153B2 (ja) | 平面表示装置 | |
| JPH10143106A (ja) | 画像表示装置および画像表示方法 | |
| JP4690554B2 (ja) | 平面表示装置 | |
| JPH1074062A (ja) | 双方向シフトレジスタ及び液晶表示装置 | |
| JPH04333094A (ja) | 液晶表示装置 | |
| KR20070071703A (ko) | 액정 패널용 하이브리드 게이트 드라이버 | |
| JP3582101B2 (ja) | 液晶表示装置と液晶表示素子の駆動方法 | |
| JP3690076B2 (ja) | 液晶表示装置 | |
| JPS58220185A (ja) | 表示素子 |