JPH10143106A - 画像表示装置および画像表示方法 - Google Patents
画像表示装置および画像表示方法Info
- Publication number
- JPH10143106A JPH10143106A JP9227656A JP22765697A JPH10143106A JP H10143106 A JPH10143106 A JP H10143106A JP 9227656 A JP9227656 A JP 9227656A JP 22765697 A JP22765697 A JP 22765697A JP H10143106 A JPH10143106 A JP H10143106A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- ratio
- clock signal
- image display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/66—Transforming electric information into light information
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0421—Horizontal resolution change
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0442—Handling or displaying different aspect ratios, or changing the aspect ratio
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0464—Positioning
- G09G2340/0478—Horizontal positioning
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
Abstract
(57)【要約】
【課題】 この発明は、表示画面と異なるアスペクト比
を持つ画像情報を、安価に、しかも高精度に所望のアス
ペクト比で表示することができる画像表示方法及び画像
表示装置を提供することを目的としている。 【解決手段】 この発明は、所定のアスペクト比を持つ
表示パネル101 と、入力される映像信号からクロック信
号に基づいて各水平画素ラインの各表示画素に対応する
信号電圧を出力する水平走査回路201-1,…,201-4と、水
平画素ラインを選択する垂直走査回路301 と、水平走査
回路201-1,…,201-4にクロック信号を供給する制御回路
401 とを備え、制御回路401 は、基準クロック信号を所
定の第１の比率と第２の比率で分周する分周手段と、基
準クロック信号と第１の比率で分周された分周手段から
の出力とを一水平走査期間内で組合せた出力と、第２の
比率で分周された分周手段からの出力とを選択する選択
手段とを備えた画像表示装置1 である。
を持つ画像情報を、安価に、しかも高精度に所望のアス
ペクト比で表示することができる画像表示方法及び画像
表示装置を提供することを目的としている。 【解決手段】 この発明は、所定のアスペクト比を持つ
表示パネル101 と、入力される映像信号からクロック信
号に基づいて各水平画素ラインの各表示画素に対応する
信号電圧を出力する水平走査回路201-1,…,201-4と、水
平画素ラインを選択する垂直走査回路301 と、水平走査
回路201-1,…,201-4にクロック信号を供給する制御回路
401 とを備え、制御回路401 は、基準クロック信号を所
定の第１の比率と第２の比率で分周する分周手段と、基
準クロック信号と第１の比率で分周された分周手段から
の出力とを一水平走査期間内で組合せた出力と、第２の
比率で分周された分周手段からの出力とを選択する選択
手段とを備えた画像表示装置1 である。
Description
【０００１】
【発明の属する技術分野】この発明は、横Ｘと縦Ｙとの
比率、即ちアスペクト比Ｘ／Ｙの有効表示領域に、入力
される映像信号を順次サンプリングして画像表示を行う
画像表示方法に関する。
比率、即ちアスペクト比Ｘ／Ｙの有効表示領域に、入力
される映像信号を順次サンプリングして画像表示を行う
画像表示方法に関する。
【０００２】
【従来の技術】液晶表示装置に代表される表示装置は、
薄型、軽量、低消費電力の特徴を生かして、パーソナル
コンピュータやワードプロセッサ等の表示装置として、
テレビジョンあるいはカー・ナビゲーション・システム
の表示装置として、更に投射型の表示装置として各種分
野で利用されている。中でも、各表示画素にスイッチ素
子が電気的に接続されて成るアクティブマトリックス型
液晶表示装置は、隣接画素間でクロストークのない良好
な表示画像を実現できることから、盛んに研究・開発が
行われている。
薄型、軽量、低消費電力の特徴を生かして、パーソナル
コンピュータやワードプロセッサ等の表示装置として、
テレビジョンあるいはカー・ナビゲーション・システム
の表示装置として、更に投射型の表示装置として各種分
野で利用されている。中でも、各表示画素にスイッチ素
子が電気的に接続されて成るアクティブマトリックス型
液晶表示装置は、隣接画素間でクロストークのない良好
な表示画像を実現できることから、盛んに研究・開発が
行われている。
【０００３】特に、近年では、アスペクト比４／３の有
効表示領域を備える表示装置から、視覚的に大画面が認
識されるアスペクト比１６／９等の水平走査線方向に延
びた有効表示領域を備える表示装置へと移行しつつあ
る。
効表示領域を備える表示装置から、視覚的に大画面が認
識されるアスペクト比１６／９等の水平走査線方向に延
びた有効表示領域を備える表示装置へと移行しつつあ
る。
【０００４】ところで、アスペクト比１６／９の有効表
示領域を備えた液晶表示装置に、アスペクト比４／３の
画像情報を持つ映像信号を表示させる場合、いくつかの
方法が知られている。
示領域を備えた液晶表示装置に、アスペクト比４／３の
画像情報を持つ映像信号を表示させる場合、いくつかの
方法が知られている。
【０００５】例えば、図１３（ａ）に示すアスペクト比
４／３の映像信号Video を、アスペクト比１６／９の有
効表示領域全体にわたり所定のサンプリングクロックに
基づいて順次サンプリングし同図（ｂ）に示すように表
示する方法がある。この方法によれば、特殊な回路構成
を必要としないものの、アスペクト比４／３の映像信号
Video のアスペクト比は忠実には再現されず、同図
（ｂ）の如く水平走査線方向に延びた画像となる。
４／３の映像信号Video を、アスペクト比１６／９の有
効表示領域全体にわたり所定のサンプリングクロックに
基づいて順次サンプリングし同図（ｂ）に示すように表
示する方法がある。この方法によれば、特殊な回路構成
を必要としないものの、アスペクト比４／３の映像信号
Video のアスペクト比は忠実には再現されず、同図
（ｂ）の如く水平走査線方向に延びた画像となる。
【０００６】他の方法としては、同図（ｃ）あるいは
（ｄ）に示す如く、アスペクト比１６／９の有効表示領
域を、アスペクト比４／９の表示領域と、アスペクト比
１２／９（４／３）の表示領域とに分割し、アスペクト
比１２／９（４／３）の表示領域にアスペクト比４／３
の画像情報を持つ映像信号Video を表示する方法があ
る。
（ｄ）に示す如く、アスペクト比１６／９の有効表示領
域を、アスペクト比４／９の表示領域と、アスペクト比
１２／９（４／３）の表示領域とに分割し、アスペクト
比１２／９（４／３）の表示領域にアスペクト比４／３
の画像情報を持つ映像信号Video を表示する方法があ
る。
【０００７】しかしながら、この場合は、アスペクト比
１２／９（４／３）の表示領域に対応したサンプリング
期間は、ＮＴＳＣ方式の場合、少なくとも一水平走査期
間（１Ｈ）に対して０．８Ｈは必要であるため、アスペ
クト比４／９の表示領域に対応したサンプリング期間は
０．２Ｈ以下となる。このため、従来ではフレームメモ
リ等を用いた画像処理技術により、予め画像処理された
映像信号に基づいて順次サンプリングし表示を行ってい
たため、装置の低廉化を達成することができなかった。
１２／９（４／３）の表示領域に対応したサンプリング
期間は、ＮＴＳＣ方式の場合、少なくとも一水平走査期
間（１Ｈ）に対して０．８Ｈは必要であるため、アスペ
クト比４／９の表示領域に対応したサンプリング期間は
０．２Ｈ以下となる。このため、従来ではフレームメモ
リ等を用いた画像処理技術により、予め画像処理された
映像信号に基づいて順次サンプリングし表示を行ってい
たため、装置の低廉化を達成することができなかった。
【０００８】
【発明が解決しようとする課題】このような中、例えば
特開平８−２８９２３２号に開示される方法が提案され
ている。これは、図１３（ｃ）あるいは（ｄ）に示すよ
うに、アスペクト比１６／９の有効表示領域をアスペク
ト比１２／９（４／３）の第１表示領域とアスペクト比
４／９の第２表示領域とに分割し、第１表示領域にアス
ペクト比４／３の画像情報を持つ映像信号Video を表示
するに際し、第１表示領域に対応する映像信号Video を
サンプリングする第１サンプリングクロックと、第２表
示領域に対応する他の信号Video をサンプリングするサ
ンプリングクロックとを異ならしめるというものであ
る。
特開平８−２８９２３２号に開示される方法が提案され
ている。これは、図１３（ｃ）あるいは（ｄ）に示すよ
うに、アスペクト比１６／９の有効表示領域をアスペク
ト比１２／９（４／３）の第１表示領域とアスペクト比
４／９の第２表示領域とに分割し、第１表示領域にアス
ペクト比４／３の画像情報を持つ映像信号Video を表示
するに際し、第１表示領域に対応する映像信号Video を
サンプリングする第１サンプリングクロックと、第２表
示領域に対応する他の信号Video をサンプリングするサ
ンプリングクロックとを異ならしめるというものであ
る。
【０００９】即ち、アスペクト比１６／９の有効表示領
域にアスペクト比１６／９の画像情報を持つ映像信号Vi
deo を表示する際のサンプリングクロックをＣＫとした
場合、第１表示領域は通常のサンプリングクロックＣＫ
の３／４倍のサンプリングクロックを用いてサンプリン
グし、第２表示領域はサンプリングクロックＣＫの３／
２倍のサンプリングクロックを用いてサンプリングする
というものである。
域にアスペクト比１６／９の画像情報を持つ映像信号Vi
deo を表示する際のサンプリングクロックをＣＫとした
場合、第１表示領域は通常のサンプリングクロックＣＫ
の３／４倍のサンプリングクロックを用いてサンプリン
グし、第２表示領域はサンプリングクロックＣＫの３／
２倍のサンプリングクロックを用いてサンプリングする
というものである。
【００１０】そして、このようなサンプリングクロック
を生成するにあたり、図１４に示す回路構成を用い、周
波数発信器ＶＯＣから発振される高周波数の信号ＶＯＣ
を１／ｎ分周してそれぞれのサンプリングクロックを生
成している。
を生成するにあたり、図１４に示す回路構成を用い、周
波数発信器ＶＯＣから発振される高周波数の信号ＶＯＣ
を１／ｎ分周してそれぞれのサンプリングクロックを生
成している。
【００１１】しかしながら、このような手法によれば、
基準となる信号ＶＯＣの周波数が極めて高いため、外部
回路の影響を受けやすく、このため生成されるサンプリ
ングクロックが不安定となるばかりでなく、消費電力を
増大させ、また不要な電磁波を発生する等の不具合が生
じる。
基準となる信号ＶＯＣの周波数が極めて高いため、外部
回路の影響を受けやすく、このため生成されるサンプリ
ングクロックが不安定となるばかりでなく、消費電力を
増大させ、また不要な電磁波を発生する等の不具合が生
じる。
【００１２】この発明は、上述した技術課題に対処して
成されたものであって、表示画面と異なるアスペクト比
を持つ画像情報を、安価に、しかも高精度に所望のアス
ペクト比で表示することができる画像表示方法及び画像
表示装置を提供することを目的としている。
成されたものであって、表示画面と異なるアスペクト比
を持つ画像情報を、安価に、しかも高精度に所望のアス
ペクト比で表示することができる画像表示方法及び画像
表示装置を提供することを目的としている。
【００１３】
【課題を解決するための手段】この発明は、複数の表示
画素から成る水平画素ラインを複数本備え、所定のアス
ペクト比を持つ表示パネルと、入力される映像信号から
クロック信号に基づいて各水平画素ラインの各表示画素
に対応する信号電圧を出力する水平走査回路と、前記水
平画素ラインを選択する垂直走査回路と、前記水平走査
回路に前記クロック信号を供給する制御回路と、を備え
た画像表示装置において、前記制御回路は、基準クロッ
ク信号を所定の第１の比率と第２の比率で分周する分周
手段と、前記基準クロック信号と前記第１の比率で分周
された前記分周手段からの出力とを一水平走査期間内で
組合せた出力と、前記第２の比率で分周された前記分周
手段からの出力とを選択する選択手段とを備えたことを
特徴とする画像表示装置にある。
画素から成る水平画素ラインを複数本備え、所定のアス
ペクト比を持つ表示パネルと、入力される映像信号から
クロック信号に基づいて各水平画素ラインの各表示画素
に対応する信号電圧を出力する水平走査回路と、前記水
平画素ラインを選択する垂直走査回路と、前記水平走査
回路に前記クロック信号を供給する制御回路と、を備え
た画像表示装置において、前記制御回路は、基準クロッ
ク信号を所定の第１の比率と第２の比率で分周する分周
手段と、前記基準クロック信号と前記第１の比率で分周
された前記分周手段からの出力とを一水平走査期間内で
組合せた出力と、前記第２の比率で分周された前記分周
手段からの出力とを選択する選択手段とを備えたことを
特徴とする画像表示装置にある。
【００１４】また、この発明は、複数の表示画素から成
る水平画素ラインを複数本備え、所定のアスペクト比を
持つ表示パネルに、入力される映像信号からクロック信
号に基づいて各水平画素ラインの各表示画素に所定の画
像表示を成す画像表示方法において、基準クロック信号
を所定の第１の比率と第２の比率で分周し、前記基準ク
ロック信号と前記第１の比率で分周された出力とを一水
平走査期間内で組合せた出力と、前記第２の比率で分周
された出力とを選択的に用いる画像表示方法にある。
る水平画素ラインを複数本備え、所定のアスペクト比を
持つ表示パネルに、入力される映像信号からクロック信
号に基づいて各水平画素ラインの各表示画素に所定の画
像表示を成す画像表示方法において、基準クロック信号
を所定の第１の比率と第２の比率で分周し、前記基準ク
ロック信号と前記第１の比率で分周された出力とを一水
平走査期間内で組合せた出力と、前記第２の比率で分周
された出力とを選択的に用いる画像表示方法にある。
【００１５】この発明によれば、上記の構成により表示
画面と異なるアスペクト比を持つ画像情報を、安価に、
しかも高精度に所望のアスペクト比で表示することがで
きる画像表示方法及び画像表示装置が提供できる。
画面と異なるアスペクト比を持つ画像情報を、安価に、
しかも高精度に所望のアスペクト比で表示することがで
きる画像表示方法及び画像表示装置が提供できる。
【００１６】
【発明の実施の形態】以下、本発明の一実施例の液晶表
示装置について、図面を参照して説明する。この液晶表
示装置1 は、図１に示すように、対角６インチ、アスペ
クト比１６／９の表示領域103 を備え、ＮＴＳＣ方式の
映像信号Video に対応して図１３（ｂ），（ｃ）に示す
表示状態が実現可能に構成される。
示装置について、図面を参照して説明する。この液晶表
示装置1 は、図１に示すように、対角６インチ、アスペ
クト比１６／９の表示領域103 を備え、ＮＴＳＣ方式の
映像信号Video に対応して図１３（ｂ），（ｃ）に示す
表示状態が実現可能に構成される。
【００１７】液晶表示装置１は、液晶パネル101 と、液
晶パネル101 に電気的に接続され映像信号Video をサン
プリングすることにより所望の電圧を供給する４個のＸ
駆動回路201-1,201-2,201-3,201-4 及び走査パルスを供
給する１個のＹ駆動回路301、及び制御回路部401 を含
む。
晶パネル101 に電気的に接続され映像信号Video をサン
プリングすることにより所望の電圧を供給する４個のＸ
駆動回路201-1,201-2,201-3,201-4 及び走査パルスを供
給する１個のＹ駆動回路301、及び制御回路部401 を含
む。
【００１８】液晶パネル101 は、図１乃至２に示すよう
に、アレイ基板110 と対向基板150とが、それぞれ配向
膜181,183 を介してツイスト・ネマチック型の液晶層18
5 を保持し、シール材（図示せず）によって互いに貼り
合わさっている。また、各基板110,150 外表面には、そ
れぞれ偏光板191,193 が、その偏光軸が直交するように
配置されて成っている。アレイ基板110 は、４８０×３
本の信号線Ｘｉ（i=1,2,…,1440 ）と２４０本の走査線
Ｙｊ（j=1,2,…,240）とが略直交するように配置されて
いる。各信号線Ｘｉと各走査線Ｙｊとの交点近傍には、
走査線Ｙｊ自体をゲート電極とし、ゲート絶縁膜122 を
介して活性層123 に非晶質シリコン薄膜が用いられ、更
にこの上にチャネル保護膜124 、活性層123 に接続され
信号線Ｘｉから延びるドレイン電極125 、活性層123 に
接続されるソース電極126 を備えた成る逆スタガ型の薄
膜トランジスタ121 （以下、ＴＦＴと略称する。）が配
置される。このＴＦＴ121 のソース電極126 はＩ．Ｔ．
Ｏ．（Indium Tin Oxide）から成る画素電極131 に接続
されている。また、アレイ基板110 は、走査線Ｙｊに対
し略平行に、しかも画素電極131 と重複する領域を有し
て配置される補助容量線Ｃｊ（j=1,2,…,240）を備え、
画素電極131 と補助容量線Ｃｊとによって補助容量Ｃｓ
が形成されている。対向基板150 は、アレイ基板110 に
形成されるＴＦＴ121 、信号線Ｘｉと画素電極131 との
間隙、走査線Ｙｊと画素電極131 との間隙のそれぞれを
遮光するためのマトリクス状の遮光層153 、カラー表示
を実現するため遮光層153 間に配置される赤（Ｒ），緑
（Ｇ），青（Ｂ）の３原色で構成されるカラーフィルタ
層155 を備え、更にＩ．Ｔ．Ｏ．から成る対向電極157
が配置されて構成されている。
に、アレイ基板110 と対向基板150とが、それぞれ配向
膜181,183 を介してツイスト・ネマチック型の液晶層18
5 を保持し、シール材（図示せず）によって互いに貼り
合わさっている。また、各基板110,150 外表面には、そ
れぞれ偏光板191,193 が、その偏光軸が直交するように
配置されて成っている。アレイ基板110 は、４８０×３
本の信号線Ｘｉ（i=1,2,…,1440 ）と２４０本の走査線
Ｙｊ（j=1,2,…,240）とが略直交するように配置されて
いる。各信号線Ｘｉと各走査線Ｙｊとの交点近傍には、
走査線Ｙｊ自体をゲート電極とし、ゲート絶縁膜122 を
介して活性層123 に非晶質シリコン薄膜が用いられ、更
にこの上にチャネル保護膜124 、活性層123 に接続され
信号線Ｘｉから延びるドレイン電極125 、活性層123 に
接続されるソース電極126 を備えた成る逆スタガ型の薄
膜トランジスタ121 （以下、ＴＦＴと略称する。）が配
置される。このＴＦＴ121 のソース電極126 はＩ．Ｔ．
Ｏ．（Indium Tin Oxide）から成る画素電極131 に接続
されている。また、アレイ基板110 は、走査線Ｙｊに対
し略平行に、しかも画素電極131 と重複する領域を有し
て配置される補助容量線Ｃｊ（j=1,2,…,240）を備え、
画素電極131 と補助容量線Ｃｊとによって補助容量Ｃｓ
が形成されている。対向基板150 は、アレイ基板110 に
形成されるＴＦＴ121 、信号線Ｘｉと画素電極131 との
間隙、走査線Ｙｊと画素電極131 との間隙のそれぞれを
遮光するためのマトリクス状の遮光層153 、カラー表示
を実現するため遮光層153 間に配置される赤（Ｒ），緑
（Ｇ），青（Ｂ）の３原色で構成されるカラーフィルタ
層155 を備え、更にＩ．Ｔ．Ｏ．から成る対向電極157
が配置されて構成されている。
【００１９】このようにして、上述した液晶パネル101
の表示領域103 は、一水平画素ラインが赤（Ｒ），緑
（Ｇ），青（Ｂ）の表示画素で構成される４８０個の表
示絵素を含み、このような水平画素ラインが２４０本配
列されて成っている。
の表示領域103 は、一水平画素ラインが赤（Ｒ），緑
（Ｇ），青（Ｂ）の表示画素で構成される４８０個の表
示絵素を含み、このような水平画素ラインが２４０本配
列されて成っている。
【００２０】制御回路部401 は、Ｘ駆動回路201-1,201-
2,201-3,201-4 に水平クロック信号ＸＣＫ、水平スター
ト信号ＸＳＴ及び映像信号Video を供給すると共に、Ｙ
駆動回路301 に垂直クロック信号ＹＣＫ及び垂直スター
ト信号ＹＳＴのそれぞれを出力する。
2,201-3,201-4 に水平クロック信号ＸＣＫ、水平スター
ト信号ＸＳＴ及び映像信号Video を供給すると共に、Ｙ
駆動回路301 に垂直クロック信号ＹＣＫ及び垂直スター
ト信号ＹＳＴのそれぞれを出力する。
【００２１】Ｘ駆動回路201-1 は、図３に示すように、
水平スタート信号ＸＳＴを水平クロック信号ＸＣＫに基
づいて順次転送する１２０段のフリップ・フロップ回路
で構成されるシフトレジスタＳ／Ｒと、このシフトレジ
スタＳ／Ｒ出力に基づいて映像信号Video を順次サンプ
リングするサンプリング・トランジスタＳＴＦＴとを含
むサンプリング回路211 と、サンプリング回路211 でサ
ンプリングされた映像信号電圧Ｖｓｉｇを保持するラッ
チ回路221 及びバッファ回路231 とで構成される。Ｘ駆
動回路201-2,201-3,201-4 も同様の構成であるため説明
は省略する。
水平スタート信号ＸＳＴを水平クロック信号ＸＣＫに基
づいて順次転送する１２０段のフリップ・フロップ回路
で構成されるシフトレジスタＳ／Ｒと、このシフトレジ
スタＳ／Ｒ出力に基づいて映像信号Video を順次サンプ
リングするサンプリング・トランジスタＳＴＦＴとを含
むサンプリング回路211 と、サンプリング回路211 でサ
ンプリングされた映像信号電圧Ｖｓｉｇを保持するラッ
チ回路221 及びバッファ回路231 とで構成される。Ｘ駆
動回路201-2,201-3,201-4 も同様の構成であるため説明
は省略する。
【００２２】Ｙ駆動回路301 、図４に示すように、垂直
スタート信号ＹＳＴを垂直クロック信号ＹＣＫに基づい
て順次転送する２４０段のフリップ・フロップ回路で構
成されるシフトレジスタＳ／Ｒと、これを走査パルスと
して出力するバッファ回路311 とで構成される。
スタート信号ＹＳＴを垂直クロック信号ＹＣＫに基づい
て順次転送する２４０段のフリップ・フロップ回路で構
成されるシフトレジスタＳ／Ｒと、これを走査パルスと
して出力するバッファ回路311 とで構成される。
【００２３】また、制御回路部401 は、図５に示すよう
に、外部から入力される画面切り替え信号ＳＥＬに基づ
いて、異なる水平クロック信号ＸＣＫの出力を可能にす
る水平クロック制御回路部411 を含む。この水平クロッ
ク制御回路部411 は、切り替え信号ＳＥＬに基づいて制
御信号Ａ，Ｂ，Ｃを生成する制御信号生成部421 と、水
平・垂直同期信号Ｈ／Ｖsyncに基づいて周波数（ｆCK）
が１４ＭＨｚの基準クロック信号ＣＫref を生成する、
例えばＰＬＬ回路等で構成されるクロック発振回路431
と、水平クロック生成部441 （図６参照）とを備え、水
平クロック生成部441 は制御信号Ａ，Ｂ，Ｃ、基準クロ
ック信号ＣＫref 、インバータ433 によって反転された
反転基準クロック信号ＩＣＫref とによって制御され
る。
に、外部から入力される画面切り替え信号ＳＥＬに基づ
いて、異なる水平クロック信号ＸＣＫの出力を可能にす
る水平クロック制御回路部411 を含む。この水平クロッ
ク制御回路部411 は、切り替え信号ＳＥＬに基づいて制
御信号Ａ，Ｂ，Ｃを生成する制御信号生成部421 と、水
平・垂直同期信号Ｈ／Ｖsyncに基づいて周波数（ｆCK）
が１４ＭＨｚの基準クロック信号ＣＫref を生成する、
例えばＰＬＬ回路等で構成されるクロック発振回路431
と、水平クロック生成部441 （図６参照）とを備え、水
平クロック生成部441 は制御信号Ａ，Ｂ，Ｃ、基準クロ
ック信号ＣＫref 、インバータ433 によって反転された
反転基準クロック信号ＩＣＫref とによって制御され
る。
【００２４】水平クロック生成部441 について、図６を
参照して詳細に説明する。制御信号Ａは、ＮＯＲゲート
464 の一端に入力され他端には第１フリップ・フロップ
443の出力が入力され、ＮＯＲゲート464 の出力はＮＡ
ＮＤゲート466 の一端に導かれれる。
参照して詳細に説明する。制御信号Ａは、ＮＯＲゲート
464 の一端に入力され他端には第１フリップ・フロップ
443の出力が入力され、ＮＯＲゲート464 の出力はＮＡ
ＮＤゲート466 の一端に導かれれる。
【００２５】また、制御信号Ｂは、ＯＲゲート465 の一
端に入力され他端には第２フリップ・フロップ445 の出
力がインバータ469 を介して入力され、ＯＲゲート465
の出力はＮＡＮＤゲート466 の他端に導かれれる。そし
て、第１フリップ・フロップ443 は、ＮＡＮＤゲート46
6 の出力及び基準クロック信号ＣＫref に基づいて制御
され、この出力は信号ＤとしてＮＯＲゲート455 の一端
に導かれる。
端に入力され他端には第２フリップ・フロップ445 の出
力がインバータ469 を介して入力され、ＯＲゲート465
の出力はＮＡＮＤゲート466 の他端に導かれれる。そし
て、第１フリップ・フロップ443 は、ＮＡＮＤゲート46
6 の出力及び基準クロック信号ＣＫref に基づいて制御
され、この出力は信号ＤとしてＮＯＲゲート455 の一端
に導かれる。
【００２６】また、制御信号Ａはインバータ461 を介し
てＮＡＮＤゲート467 の一端に、制御信号Ｂはインバー
タ462 を介してＮＡＮＤゲート467 の他端に、更に第１
フリップ・フロップ443 の出力がＮＡＮＤゲート467 の
他端に入力され、第２フリップ・フロップ445 はＮＡＮ
Ｄゲート467 の出力と基準クロック信号ＣＫref に基づ
いて制御され、この出力が信号ＥとしてＮＯＲゲート45
7 の一端に導かれる。
てＮＡＮＤゲート467 の一端に、制御信号Ｂはインバー
タ462 を介してＮＡＮＤゲート467 の他端に、更に第１
フリップ・フロップ443 の出力がＮＡＮＤゲート467 の
他端に入力され、第２フリップ・フロップ445 はＮＡＮ
Ｄゲート467 の出力と基準クロック信号ＣＫref に基づ
いて制御され、この出力が信号ＥとしてＮＯＲゲート45
7 の一端に導かれる。
【００２７】更に第３フリップ・フロップ447 は第１フ
リップ・フロップ443 の出力と反転基準クロック信号Ｉ
ＣＫref に基づいて制御され、この出力が信号Ｆとして
ＯＲゲート451,453 のそれぞれの一端に入力される。
リップ・フロップ443 の出力と反転基準クロック信号Ｉ
ＣＫref に基づいて制御され、この出力が信号Ｆとして
ＯＲゲート451,453 のそれぞれの一端に入力される。
【００２８】ＯＲゲート451 はこの信号Ｆと制御信号Ｂ
とに基づいて制御され、ＮＯＲゲート455 は第１フリッ
プ・フロップ445 からの信号ＤとＯＲゲート451 からの
出力に基づいて信号Ｇを出力する。
とに基づいて制御され、ＮＯＲゲート455 は第１フリッ
プ・フロップ445 からの信号ＤとＯＲゲート451 からの
出力に基づいて信号Ｇを出力する。
【００２９】また、ＮＯＲゲート468 はインバータ462
を介して入力される制御信号Ｂとインバータ463 を介し
て入力される制御信号Ｃとに基づいて制御され、ＯＲゲ
ート451 は信号ＦとＮＯＲゲート468 からの出力とに基
づいて制御される。そして、ＮＯＲゲート457 は、ＯＲ
ゲート453 の出力と第２フリップ・フロップ445 からの
信号Ｅとを入力とし、信号Ｈを出力する。
を介して入力される制御信号Ｂとインバータ463 を介し
て入力される制御信号Ｃとに基づいて制御され、ＯＲゲ
ート451 は信号ＦとＮＯＲゲート468 からの出力とに基
づいて制御される。そして、ＮＯＲゲート457 は、ＯＲ
ゲート453 の出力と第２フリップ・フロップ445 からの
信号Ｅとを入力とし、信号Ｈを出力する。
【００３０】そして、ＥＸＯＲゲート459 は信号Ｇ，Ｈ
に基づいて、クロック信号ＸＣＫを出力する。制御信号
Ａは水平クロック生成部411 から出力される水平クロッ
ク信号ＸＣＫの出力期間を制御するものである。また、
制御信号Ｂ，Ｃは水平クロック生成部411 から出力され
る水平クロック信号ＸＣＫの周波数を制御するものであ
る。即ち、図７に示すように、この水平クロック生成部
411 は、制御信号Ｂ，Ｃが共にロー（Ｌ）レベルの場
合、及び制御信号ＢがＬレベルで制御信号Ｃがハイ
（Ｈ）レベルの場合、基準クロック信号ＣＫref の周波
数（ｆCK）の２／３の周波数（２ｆCK／３）の水平クロ
ック信号ＸＣＫを出力する。また、水平クロック生成部
411 は、制御信号ＢがＨレベルで制御信号ＣがＬレベル
の場合、基準クロック信号ＣＫref の周波数（ｆCK）と
等しい周波数（ｆCK）の水平クロック信号ＸＣＫを出力
する。また、水平クロック生成部411 は、制御信号Ｂ，
Ｃが共にＨレベルの場合、基準クロック信号ＣＫref の
周波数（ｆCK）の１／２の周波数（ｆCK／２）の水平ク
ロック信号ＸＣＫが出力する。
に基づいて、クロック信号ＸＣＫを出力する。制御信号
Ａは水平クロック生成部411 から出力される水平クロッ
ク信号ＸＣＫの出力期間を制御するものである。また、
制御信号Ｂ，Ｃは水平クロック生成部411 から出力され
る水平クロック信号ＸＣＫの周波数を制御するものであ
る。即ち、図７に示すように、この水平クロック生成部
411 は、制御信号Ｂ，Ｃが共にロー（Ｌ）レベルの場
合、及び制御信号ＢがＬレベルで制御信号Ｃがハイ
（Ｈ）レベルの場合、基準クロック信号ＣＫref の周波
数（ｆCK）の２／３の周波数（２ｆCK／３）の水平クロ
ック信号ＸＣＫを出力する。また、水平クロック生成部
411 は、制御信号ＢがＨレベルで制御信号ＣがＬレベル
の場合、基準クロック信号ＣＫref の周波数（ｆCK）と
等しい周波数（ｆCK）の水平クロック信号ＸＣＫを出力
する。また、水平クロック生成部411 は、制御信号Ｂ，
Ｃが共にＨレベルの場合、基準クロック信号ＣＫref の
周波数（ｆCK）の１／２の周波数（ｆCK／２）の水平ク
ロック信号ＸＣＫが出力する。
【００３１】この基準クロック信号ＣＫref の周波数
（ｆCK）は、水平周波数（ｆH ）×水平ドット数に基づ
いて算出され、ＮＴＳＣ信号を表示する場合は水平周波
数（ｆH ）が１５．７３４ｋＨｚであり、またこの実施
例では水平ドット数は赤（Ｒ），緑（Ｇ），青（Ｂ）の
表示画素がそれぞれ４８０で構成され、各水平走査期間
における有効映像信号は約８／１０程度であるため［４
８０／（８／１０）］となる。即ち、基準クロック信号
ＣＫref の周波数（ｆCK）は、｛（fH）×［４８０／
（８／１０）］｝×（３／２）で求められ、ここでは約
１４ＭＨｚに設定される。
（ｆCK）は、水平周波数（ｆH ）×水平ドット数に基づ
いて算出され、ＮＴＳＣ信号を表示する場合は水平周波
数（ｆH ）が１５．７３４ｋＨｚであり、またこの実施
例では水平ドット数は赤（Ｒ），緑（Ｇ），青（Ｂ）の
表示画素がそれぞれ４８０で構成され、各水平走査期間
における有効映像信号は約８／１０程度であるため［４
８０／（８／１０）］となる。即ち、基準クロック信号
ＣＫref の周波数（ｆCK）は、｛（fH）×［４８０／
（８／１０）］｝×（３／２）で求められ、ここでは約
１４ＭＨｚに設定される。
【００３２】尚、ＰＡＬ信号を受信する場合は、ＰＡＬ
信号の水平周波数（ｆH ）に合わせて、また表示に使用
するべき水平ドット数を変更することでクロック信号(C
K)は調整される。
信号の水平周波数（ｆH ）に合わせて、また表示に使用
するべき水平ドット数を変更することでクロック信号(C
K)は調整される。
【００３３】これに基づいて、この液晶表示装置1 は、
次のように動作する。まず、液晶表示装置1 の表示領域
103 全体に、アスペクト比１６／９の画像情報あるいは
アスペクト比４／３の画像情報を持つＮＴＳＣ方式の映
像信号Videoを図１３（ｂ）の如く表示する場合につい
て説明する。
次のように動作する。まず、液晶表示装置1 の表示領域
103 全体に、アスペクト比１６／９の画像情報あるいは
アスペクト比４／３の画像情報を持つＮＴＳＣ方式の映
像信号Videoを図１３（ｂ）の如く表示する場合につい
て説明する。
【００３４】制御回路部401 のクロック発振回路431
は、図８に示すように１４ＭＨｚの基準クロック信号Ｃ
Ｋref を発振し、基準クロック信号ＣＫref とこの反転
基準クロック信号ＩＣＫref とが水平クロック生成部41
1 に出力される。
は、図８に示すように１４ＭＨｚの基準クロック信号Ｃ
Ｋref を発振し、基準クロック信号ＣＫref とこの反転
基準クロック信号ＩＣＫref とが水平クロック生成部41
1 に出力される。
【００３５】制御信号生成部421 には、基準クロック信
号ＣＫref 、切り替え信号ＳＥＬ及び水平／垂直同期信
号Ｈ／Ｖsyncが入力され、これに基づいて水平スタート
信号ＸＳＴを出力するとともに、制御信号Ａ，Ｂ，Ｃを
水平クロック生成部411 に出力する。これに基づいて、
水平クロック生成部411 は、入力される基準クロック信
号Ｃｋref を１／３に分周した第１の１／３分周信号を
第１フリップ・フロップ443 から信号Ｄとして出力す
る。この信号Ｄは、ＬレベルとＨレベルのデューティ比
が１：２の比率となっている。また、第２フリップ・フ
ロップ445 は信号Ｄを基準クロック信号ＣＫref に基づ
いて１クロック遅延させた信号Ｅを出力する。また、第
３フリップ・フロップ447 は信号Ｄを基準クロック信号
ＣＫref に基づいて１／２クロック遅延させた信号Ｆを
出力する。
号ＣＫref 、切り替え信号ＳＥＬ及び水平／垂直同期信
号Ｈ／Ｖsyncが入力され、これに基づいて水平スタート
信号ＸＳＴを出力するとともに、制御信号Ａ，Ｂ，Ｃを
水平クロック生成部411 に出力する。これに基づいて、
水平クロック生成部411 は、入力される基準クロック信
号Ｃｋref を１／３に分周した第１の１／３分周信号を
第１フリップ・フロップ443 から信号Ｄとして出力す
る。この信号Ｄは、ＬレベルとＨレベルのデューティ比
が１：２の比率となっている。また、第２フリップ・フ
ロップ445 は信号Ｄを基準クロック信号ＣＫref に基づ
いて１クロック遅延させた信号Ｅを出力する。また、第
３フリップ・フロップ447 は信号Ｄを基準クロック信号
ＣＫref に基づいて１／２クロック遅延させた信号Ｆを
出力する。
【００３６】ＮＯＲゲート455 は、信号Ｄと、制御信号
Ｂと信号Ｆとに基づくＯＲゲート451 の出力とによって
制御され、基準クロック信号ＣＫref が１／３分周さ
れ、ＬレベルとＨレベルのデューティ比が１：１の比率
となる信号Ｇを出力する。
Ｂと信号Ｆとに基づくＯＲゲート451 の出力とによって
制御され、基準クロック信号ＣＫref が１／３分周さ
れ、ＬレベルとＨレベルのデューティ比が１：１の比率
となる信号Ｇを出力する。
【００３７】ＮＯＲゲート457 は、制御信号Ｂ，Ｃに基
づくＬレベルの信号と信号Ｆとに基づくＯＲゲート453
の出力と、信号Ｅとによって制御され、基準クロックＣ
Ｋref が１／３分周され、ＬレベルとＨレベルのデュー
ティ比が１：１の比率となる信号Ｇに対して位相が１／
２クロック遅れた信号Ｈを出力する。
づくＬレベルの信号と信号Ｆとに基づくＯＲゲート453
の出力と、信号Ｅとによって制御され、基準クロックＣ
Ｋref が１／３分周され、ＬレベルとＨレベルのデュー
ティ比が１：１の比率となる信号Ｇに対して位相が１／
２クロック遅れた信号Ｈを出力する。
【００３８】そして、ＥＸＯＲゲート459 は信号Ｇ，Ｈ
に基づいて、基準クロック信号ＣＫref が２／３分周さ
れ、基準クロック信号ＣＫref の周波数（ｆCK）の２／
３の周波数（２ｆCK／３）に制御され、ＬレベルとＨレ
ベルのデューティ比が２：１の比率となる水平クロック
信号ＸＣＫを出力する。
に基づいて、基準クロック信号ＣＫref が２／３分周さ
れ、基準クロック信号ＣＫref の周波数（ｆCK）の２／
３の周波数（２ｆCK／３）に制御され、ＬレベルとＨレ
ベルのデューティ比が２：１の比率となる水平クロック
信号ＸＣＫを出力する。
【００３９】この水平クロック信号ＸＣＫに基づいて、
入力される映像信号Video は一水平走査期間（１Ｈ）内
で各色毎に４８０のサンプリングが成され、液晶表示装
置1の表示領域103 にはアスペクト比１６／９の画像情
報が再現される。
入力される映像信号Video は一水平走査期間（１Ｈ）内
で各色毎に４８０のサンプリングが成され、液晶表示装
置1の表示領域103 にはアスペクト比１６／９の画像情
報が再現される。
【００４０】次に、表示領域103 を、図１３（ｃ）に示
す如くアスペクト比１２／９（４：３）の第１表示領域
Ａと、アスペクト比４／９の第２表示領域Ｂとに分割
し、第１表示領域Ａにアスペクト比４／３の画像情報を
持つＮＴＳＣ方式の映像信号Video を表示する場合につ
いて説明する。
す如くアスペクト比１２／９（４：３）の第１表示領域
Ａと、アスペクト比４／９の第２表示領域Ｂとに分割
し、第１表示領域Ａにアスペクト比４／３の画像情報を
持つＮＴＳＣ方式の映像信号Video を表示する場合につ
いて説明する。
【００４１】この場合、図９に示すように、まず一水平
走査期間（１Ｈ）の内の０．８Ｈの間、アスペクト比４
／３の第１表示領域Ａに対応する映像信号Video をサン
プリングし、０．２Ｈの間、アスペクト比４／９の第２
表示領域Ｂに対応する映像信号Video をサンプリングす
る。尚、この実施例では第２表示領域Ｂには黒表示がな
されるよう映像信号Video が設定されている。
走査期間（１Ｈ）の内の０．８Ｈの間、アスペクト比４
／３の第１表示領域Ａに対応する映像信号Video をサン
プリングし、０．２Ｈの間、アスペクト比４／９の第２
表示領域Ｂに対応する映像信号Video をサンプリングす
る。尚、この実施例では第２表示領域Ｂには黒表示がな
されるよう映像信号Video が設定されている。
【００４２】まず、画面切り替え信号ＳＥＬに基づいて
制御信号生成部421 は、０．８Ｈの間、Ｈレベルに設定
された制御信号Ｂ，Ｃを出力し、これにより基準クロッ
ク信号ＣＫref の周波数（ｆCK）の１／２の周波数（ｆ
CK／２）の水平クロック信号ＸＣＫが出力される。
制御信号生成部421 は、０．８Ｈの間、Ｈレベルに設定
された制御信号Ｂ，Ｃを出力し、これにより基準クロッ
ク信号ＣＫref の周波数（ｆCK）の１／２の周波数（ｆ
CK／２）の水平クロック信号ＸＣＫが出力される。
【００４３】即ち、水平クロック生成部411 は、入力さ
れる基準クロック信号Ｃｋref を１／２に分周し、位相
が１８０゜ずれた第１の１／２分周信号を第１フリップ
・フロップ443 から信号Ｄとして出力する。また、第２
フリップ・フロップ445 は、制御信号Ａ及び制御信号Ｂ
が共にＬレベルであるため、常にＨレベルの信号Ｅを出
力する。また、第３フリップ・フロップ447 は信号Ｄを
基準クロック信号ＣＫref に基づいて１／２クロック遅
延させた信号Ｆを出力する。ＮＯＲゲート455は、信号
Ｄと、制御信号Ｂと信号Ｆとに基づくＯＲゲート451 の
出力とによって制御され、信号Ｄの位相が１８０゜ずれ
た信号Ｇを出力する。ＮＯＲゲート457は、制御信号
Ｂ，Ｃに基づくＨレベルの信号と信号Ｆとに基づくＯＲ
ゲート453の出力と、信号Ｅとによって制御され、常に
Ｌレベルの信号Ｈを出力する。そして、ＥＸＯＲゲート
459 は信号Ｇ，Ｈに基づいて、基準クロック信号ＣＫre
f が１／２分周され、基準クロック信号ＣＫref の周波
数（ｆCK）の１／２の周波数（ｆCK／２）に制御され、
ＬレベルとＨレベルのデューティ比が１：１の比率とな
る水平クロック信号ＸＣＫを出力する。
れる基準クロック信号Ｃｋref を１／２に分周し、位相
が１８０゜ずれた第１の１／２分周信号を第１フリップ
・フロップ443 から信号Ｄとして出力する。また、第２
フリップ・フロップ445 は、制御信号Ａ及び制御信号Ｂ
が共にＬレベルであるため、常にＨレベルの信号Ｅを出
力する。また、第３フリップ・フロップ447 は信号Ｄを
基準クロック信号ＣＫref に基づいて１／２クロック遅
延させた信号Ｆを出力する。ＮＯＲゲート455は、信号
Ｄと、制御信号Ｂと信号Ｆとに基づくＯＲゲート451 の
出力とによって制御され、信号Ｄの位相が１８０゜ずれ
た信号Ｇを出力する。ＮＯＲゲート457は、制御信号
Ｂ，Ｃに基づくＨレベルの信号と信号Ｆとに基づくＯＲ
ゲート453の出力と、信号Ｅとによって制御され、常に
Ｌレベルの信号Ｈを出力する。そして、ＥＸＯＲゲート
459 は信号Ｇ，Ｈに基づいて、基準クロック信号ＣＫre
f が１／２分周され、基準クロック信号ＣＫref の周波
数（ｆCK）の１／２の周波数（ｆCK／２）に制御され、
ＬレベルとＨレベルのデューティ比が１：１の比率とな
る水平クロック信号ＸＣＫを出力する。
【００４４】これに基づいて、一水平走査期間（１Ｈ）
の内の０．８Ｈの間、アスペクト比４／３の第１表示領
域Ａに対応する映像信号Video が順次サンプリングされ
る。そして、残りの０．２Ｈの間、同図に示すように、
制御信号ＣはＬレベルに設定され、これにより基準クロ
ック信号ＣＫref の周波数（ｆCK）と等しい周波数（ｆ
CK）の水平クロック信号ＸＣＫが出力される。
の内の０．８Ｈの間、アスペクト比４／３の第１表示領
域Ａに対応する映像信号Video が順次サンプリングされ
る。そして、残りの０．２Ｈの間、同図に示すように、
制御信号ＣはＬレベルに設定され、これにより基準クロ
ック信号ＣＫref の周波数（ｆCK）と等しい周波数（ｆ
CK）の水平クロック信号ＸＣＫが出力される。
【００４５】即ち、水平クロック生成部411 は、入力さ
れる基準クロック信号Ｃｋref を１／２に分周し、位相
が１８０゜ずれた第１の１／２分周信号を第１フリップ
・フロップ443 から信号Ｄとして出力する。また、第２
フリップ・フロップ445 は、制御信号Ａ及び制御信号Ｂ
が共にＬレベルであるため、常にＨレベルの信号Ｅを出
力する。また、第３フリップ・フロップ447 は信号Ｄを
基準クロック信号ＣＫref に基づいて１／２クロック遅
延させた信号Ｆを出力する。ＮＯＲゲート455は、信号
Ｄと、制御信号Ｂと信号Ｆとに基づくＯＲゲート451 の
出力とによって制御され、信号Ｄの位相が１８０゜ずれ
た信号Ｇを出力する。ＮＯＲゲート457は、制御信号
Ｂ，Ｃに基づくＬレベルの信号と信号Ｆとに基づくＯＲ
ゲート453の出力と、信号Ｅとによって制御され、信号
Ｆに大して位相が１８０゜ずれた信号Ｈを出力する。そ
して、ＥＸＯＲゲート459 は信号Ｇ，Ｈに基づいて、基
準クロック信号ＣＫref と等しい周波数（ｆCK）の水平
クロック信号ＸＣＫを出力する。
れる基準クロック信号Ｃｋref を１／２に分周し、位相
が１８０゜ずれた第１の１／２分周信号を第１フリップ
・フロップ443 から信号Ｄとして出力する。また、第２
フリップ・フロップ445 は、制御信号Ａ及び制御信号Ｂ
が共にＬレベルであるため、常にＨレベルの信号Ｅを出
力する。また、第３フリップ・フロップ447 は信号Ｄを
基準クロック信号ＣＫref に基づいて１／２クロック遅
延させた信号Ｆを出力する。ＮＯＲゲート455は、信号
Ｄと、制御信号Ｂと信号Ｆとに基づくＯＲゲート451 の
出力とによって制御され、信号Ｄの位相が１８０゜ずれ
た信号Ｇを出力する。ＮＯＲゲート457は、制御信号
Ｂ，Ｃに基づくＬレベルの信号と信号Ｆとに基づくＯＲ
ゲート453の出力と、信号Ｅとによって制御され、信号
Ｆに大して位相が１８０゜ずれた信号Ｈを出力する。そ
して、ＥＸＯＲゲート459 は信号Ｇ，Ｈに基づいて、基
準クロック信号ＣＫref と等しい周波数（ｆCK）の水平
クロック信号ＸＣＫを出力する。
【００４６】これに基づいて、一水平走査期間（１Ｈ）
の内の０．２Ｈの間、アスペクト比４／９の第２表示領
域Ｂに対応する映像信号Video が順次サンプリングされ
る。以上のように、一水平走査期間（１Ｈ）内で水平ク
ロック信号ＸＣＫの周波数を切換えることにより、アス
ペクト比４／３の第１表示領域Ａにアスペクト比４／３
の画像情報を持つ映像信号Video が、そのアスペクト比
を崩すことなく表示される。
の内の０．２Ｈの間、アスペクト比４／９の第２表示領
域Ｂに対応する映像信号Video が順次サンプリングされ
る。以上のように、一水平走査期間（１Ｈ）内で水平ク
ロック信号ＸＣＫの周波数を切換えることにより、アス
ペクト比４／３の第１表示領域Ａにアスペクト比４／３
の画像情報を持つ映像信号Video が、そのアスペクト比
を崩すことなく表示される。
【００４７】以上説明したように、この実施例の液晶表
示装置1 によれば、高価なメモリを使用することなく、
その水平クロック信号ＸＣＫの周波数を適宜変更するこ
とにより、図１３（ｂ），（ｃ）に示すような表示状態
を実現することができる。しかも、基準クロック信号Ｃ
Ｋref は、特有の構成により従来に比べて十分な低速化
が可能であるため、外部回路の影響を受けにくく、安定
した水平クロック信号ＸＣＫが生成でき、更に低消費電
力が達成される。しかも、その周波数を低減することに
より、不要な電磁波の発生を抑えることもできる。
示装置1 によれば、高価なメモリを使用することなく、
その水平クロック信号ＸＣＫの周波数を適宜変更するこ
とにより、図１３（ｂ），（ｃ）に示すような表示状態
を実現することができる。しかも、基準クロック信号Ｃ
Ｋref は、特有の構成により従来に比べて十分な低速化
が可能であるため、外部回路の影響を受けにくく、安定
した水平クロック信号ＸＣＫが生成でき、更に低消費電
力が達成される。しかも、その周波数を低減することに
より、不要な電磁波の発生を抑えることもできる。
【００４８】次に、本発明の他の実施例について、図面
を参照して説明する。この実施例の液晶表示装置1 は、
上述した実施例に加え、図１３（ｄ）に示す表示状態が
実現可能に構成されている。
を参照して説明する。この実施例の液晶表示装置1 は、
上述した実施例に加え、図１３（ｄ）に示す表示状態が
実現可能に構成されている。
【００４９】このため、この液晶表示装置1 は、図１０
に示すように、Ｘ駆動回路201-1 とＸ駆動回路201-2 と
の間には制御回路401 からの切換信号ＳＥに基づいて制
御される切換スイッチ501 が介挿され、Ｘ駆動回路201-
2 にはＸ駆動回路201-1 の最終段のフリップ・フロップ
の出力をスタート信号ＸＳＴとする場合と、制御回路40
1 から入力されるスタート信号ＸＳＴ２に基づいて動作
する場合とが切換可能に構成されている。
に示すように、Ｘ駆動回路201-1 とＸ駆動回路201-2 と
の間には制御回路401 からの切換信号ＳＥに基づいて制
御される切換スイッチ501 が介挿され、Ｘ駆動回路201-
2 にはＸ駆動回路201-1 の最終段のフリップ・フロップ
の出力をスタート信号ＸＳＴとする場合と、制御回路40
1 から入力されるスタート信号ＸＳＴ２に基づいて動作
する場合とが切換可能に構成されている。
【００５０】これに伴って、制御回路401 は、第１及び
第２スタート信号ＸＳＴ１，ＸＳＴ２、および切換信号
ＳＥを出力可能に構成されている。これに基づいて、こ
の液晶表示装置1 は、次のように動作する。まず、液晶
表示装置1 の表示領域103 全体に、アスペクト比１６／
９の画像情報あるいはアスペクト比４／３の画像情報を
持つＮＴＳＣ方式の映像信号Video を図１３（ｂ）の如
く表示する場合について説明する。
第２スタート信号ＸＳＴ１，ＸＳＴ２、および切換信号
ＳＥを出力可能に構成されている。これに基づいて、こ
の液晶表示装置1 は、次のように動作する。まず、液晶
表示装置1 の表示領域103 全体に、アスペクト比１６／
９の画像情報あるいはアスペクト比４／３の画像情報を
持つＮＴＳＣ方式の映像信号Video を図１３（ｂ）の如
く表示する場合について説明する。
【００５１】制御回路部401 から出力される切換信号Ｓ
Ｅに基づいて、Ｘ駆動回路201-2 にはＸ駆動回路201-1
の最終段のフリップ・フロップの出力がスタート信号Ｘ
ＳＴとして入力されるよう設定する。即ち、各Ｘ駆動回
路201-1,201-2,201-3,201-4はカスケード接続された状
態とする。
Ｅに基づいて、Ｘ駆動回路201-2 にはＸ駆動回路201-1
の最終段のフリップ・フロップの出力がスタート信号Ｘ
ＳＴとして入力されるよう設定する。即ち、各Ｘ駆動回
路201-1,201-2,201-3,201-4はカスケード接続された状
態とする。
【００５２】そして、上述した実施例と同様に、この制
御回路401 は、図８に示す１４ＭＨｚの基準クロック信
号ＣＫref に基づいて、基準クロック信号ＣＫref の周
波数（ｆCK）の２／３の周波数（２ｆCK／３）に制御さ
れ、ＬレベルとＨレベルのデューティ比が２：１の比率
となる水平クロック信号ＸＣＫを出力する。
御回路401 は、図８に示す１４ＭＨｚの基準クロック信
号ＣＫref に基づいて、基準クロック信号ＣＫref の周
波数（ｆCK）の２／３の周波数（２ｆCK／３）に制御さ
れ、ＬレベルとＨレベルのデューティ比が２：１の比率
となる水平クロック信号ＸＣＫを出力する。
【００５３】この水平クロック信号ＸＣＫに基づいて、
入力される映像信号Video は一水平走査期間（１Ｈ）内
で各色毎に４８０のサンプリングが成され、液晶表示装
置1の表示領域103 にはアスペクト比１６／９の画像情
報が再現される。
入力される映像信号Video は一水平走査期間（１Ｈ）内
で各色毎に４８０のサンプリングが成され、液晶表示装
置1の表示領域103 にはアスペクト比１６／９の画像情
報が再現される。
【００５４】次に、表示領域103 を、図１３（ｃ）に示
す如くアスペクト比１２／９（４：３）の第１表示領域
Ａと、アスペクト比４／９の第２表示領域Ｂとに分割
し、領域Ａにアスペクト比４／３の画像情報を持つＮＴ
ＳＣ方式の映像信号Video を表示する場合について説明
する。
す如くアスペクト比１２／９（４：３）の第１表示領域
Ａと、アスペクト比４／９の第２表示領域Ｂとに分割
し、領域Ａにアスペクト比４／３の画像情報を持つＮＴ
ＳＣ方式の映像信号Video を表示する場合について説明
する。
【００５５】この場合も、制御回路部401 から出力され
る切換信号ＳＥに基づいて、Ｘ駆動回路201-2 にはＸ駆
動回路201-1 の最終段のフリップ・フロップの出力がス
タート信号ＸＳＴとして入力されるよう設定する。即
ち、各Ｘ駆動回路201-1,201-2,201-3,201-4 はカスケー
ド接続された状態とする。
る切換信号ＳＥに基づいて、Ｘ駆動回路201-2 にはＸ駆
動回路201-1 の最終段のフリップ・フロップの出力がス
タート信号ＸＳＴとして入力されるよう設定する。即
ち、各Ｘ駆動回路201-1,201-2,201-3,201-4 はカスケー
ド接続された状態とする。
【００５６】そして、上述した実施例と同様に、制御回
路401 は、まず一水平走査期間（１Ｈ）の内の０．８Ｈ
の間、アスペクト比４／３の第１表示領域Ａに対応する
映像信号Video がサンプリングされるよう基準クロック
信号ＣＫref の周波数（ｆCK）の１／２の周波数（ｆCK
／２）の水平クロック信号ＸＣＫを出力する。
路401 は、まず一水平走査期間（１Ｈ）の内の０．８Ｈ
の間、アスペクト比４／３の第１表示領域Ａに対応する
映像信号Video がサンプリングされるよう基準クロック
信号ＣＫref の周波数（ｆCK）の１／２の周波数（ｆCK
／２）の水平クロック信号ＸＣＫを出力する。
【００５７】そして、残りの０．２Ｈの間、基準クロッ
ク信号ＣＫref の周波数（ｆCK）と等しい周波数（ｆC
K）の水平クロック信号ＸＣＫが出力される。これによ
り、一水平走査期間（１Ｈ）内で全ての画素に対応した
サンプリングが完了する。
ク信号ＣＫref の周波数（ｆCK）と等しい周波数（ｆC
K）の水平クロック信号ＸＣＫが出力される。これによ
り、一水平走査期間（１Ｈ）内で全ての画素に対応した
サンプリングが完了する。
【００５８】このようにしてアスペクト比４／３の第１
表示領域Ａにアスペクト比４／３の画像情報を持つ映像
信号Video が、そのアスペクト比を崩すことなく表示さ
れる。
表示領域Ａにアスペクト比４／３の画像情報を持つ映像
信号Video が、そのアスペクト比を崩すことなく表示さ
れる。
【００５９】次に、表示領域103 を、図１３（ｄ）に示
す如くアスペクト比１２／９（４：３）の第１表示領域
Ａと、アスペクト比４／９の第２表示領域Ｂとに分割
し、第１表示領域Ａにアスペクト比４／３の画像情報を
持つＮＴＳＣ方式の映像信号Video を表示する場合につ
いて説明する。
す如くアスペクト比１２／９（４：３）の第１表示領域
Ａと、アスペクト比４／９の第２表示領域Ｂとに分割
し、第１表示領域Ａにアスペクト比４／３の画像情報を
持つＮＴＳＣ方式の映像信号Video を表示する場合につ
いて説明する。
【００６０】この場合、制御回路部401 から出力される
切換信号ＳＥに基づいて、Ｘ駆動回路201-2 には制御回
路部401 から出力される第２水平スタート信号ＸＳＴ２
が入力されるように設定される。
切換信号ＳＥに基づいて、Ｘ駆動回路201-2 には制御回
路部401 から出力される第２水平スタート信号ＸＳＴ２
が入力されるように設定される。
【００６１】そして、上述した場合と同様に、図１２に
示すごとく、制御回路401 は、まず一水平走査期間（１
Ｈ）の内の０．８Ｈの間、アスペクト比４／３の第２表
示領域Ｂに対応する映像信号Video がサンプリングされ
るよう基準クロック信号ＣＫref の周波数（ｆCK）の１
／２の周波数（ｆCK／２）の水平クロック信号ＸＣＫを
出力する。Ｘ駆動回路201-2,201-3,201-4 は、第２水平
スタート信号ＸＳＴ２及びこの水平クロック信号ＸＣＫ
に基づいて第２表示領域Ｂに対応する映像信号Video を
サンプリングする。
示すごとく、制御回路401 は、まず一水平走査期間（１
Ｈ）の内の０．８Ｈの間、アスペクト比４／３の第２表
示領域Ｂに対応する映像信号Video がサンプリングされ
るよう基準クロック信号ＣＫref の周波数（ｆCK）の１
／２の周波数（ｆCK／２）の水平クロック信号ＸＣＫを
出力する。Ｘ駆動回路201-2,201-3,201-4 は、第２水平
スタート信号ＸＳＴ２及びこの水平クロック信号ＸＣＫ
に基づいて第２表示領域Ｂに対応する映像信号Video を
サンプリングする。
【００６２】そして、残りの０．２Ｈの間、制御回路40
1 は基準クロック信号ＣＫref の周波数（ｆCK）と等し
い周波数（ｆCK）の水平クロック信号ＸＣＫを出力す
る。Ｘ駆動回路201-1 は、第１水平スタート信号ＸＳＴ
１及びこの水平クロック信号ＸＣＫに基づいて第１表示
領域Ａに対応する映像信号Video をサンプリングする。
これにより、一水平走査期間（１Ｈ）内で全ての画素に
対応したサンプリングが完了する。
1 は基準クロック信号ＣＫref の周波数（ｆCK）と等し
い周波数（ｆCK）の水平クロック信号ＸＣＫを出力す
る。Ｘ駆動回路201-1 は、第１水平スタート信号ＸＳＴ
１及びこの水平クロック信号ＸＣＫに基づいて第１表示
領域Ａに対応する映像信号Video をサンプリングする。
これにより、一水平走査期間（１Ｈ）内で全ての画素に
対応したサンプリングが完了する。
【００６３】このようにしてアスペクト比４／３の第２
表示領域Ｂにアスペクト比４／３の画像情報を持つ映像
信号Video が、そのアスペクト比を崩すことなく表示さ
れる。
表示領域Ｂにアスペクト比４／３の画像情報を持つ映像
信号Video が、そのアスペクト比を崩すことなく表示さ
れる。
【００６４】以上説明したように、この実施例の液晶表
示装置1 によれば、上述した実施例に加え、図１３
（ｄ）に示すような表示状態を実現することができる。
上述した実施例では、いずれもＮＴＳＣ方式の映像信号
Video を例にとり説明したが、各種信号の表示が可能で
ある。また、有効表示領域の分割位置を適宜細分化する
ことにより、各種表示位置に表示することができること
は言うまでもない。
示装置1 によれば、上述した実施例に加え、図１３
（ｄ）に示すような表示状態を実現することができる。
上述した実施例では、いずれもＮＴＳＣ方式の映像信号
Video を例にとり説明したが、各種信号の表示が可能で
ある。また、有効表示領域の分割位置を適宜細分化する
ことにより、各種表示位置に表示することができること
は言うまでもない。
【００６５】また、有効表示領域を分割する場合、複数
種の映像信号Video を組合せることで、それぞれの領域
に異なる画像表示が可能である。上述した実施例の液晶
表示装置(1) では、各画素毎にＴＦＴが電気的に接続さ
れたアクティブマトリクス型の表示装置を例に取り説明
したが、スイッチ素子としてＭＩＭ（Metal Insulator
Metal ）素子が用いられたものであっても良い。
種の映像信号Video を組合せることで、それぞれの領域
に異なる画像表示が可能である。上述した実施例の液晶
表示装置(1) では、各画素毎にＴＦＴが電気的に接続さ
れたアクティブマトリクス型の表示装置を例に取り説明
したが、スイッチ素子としてＭＩＭ（Metal Insulator
Metal ）素子が用いられたものであっても良い。
【００６６】
【発明の効果】この発明の画像表示装置及び画像表示方
法によれぱ、表示画面と異なるアスペクト比を持つ画像
情報を、安価に、しかも高精度に所望のアスペクト比で
表示することができる。
法によれぱ、表示画面と異なるアスペクト比を持つ画像
情報を、安価に、しかも高精度に所望のアスペクト比で
表示することができる。
【図１】図１は、本発明の一実施例の液晶表示装置の概
略構成図である。
略構成図である。
【図２】図２は、図１の液晶パネルの一部概略断面図で
ある。
ある。
【図３】図３は、図１のＸ駆動回路部の概略構成図であ
る。
る。
【図４】図４は、図１のＹ駆動回路部の概略構成図であ
る。
る。
【図５】図５は、図１の制御回路部の概略構成図であ
る。
る。
【図６】図６は、制御回路部の水平クロック生成部の概
略構成図である。
略構成図である。
【図７】図７は、制御信号と水平クロック信号ＸＣＫの
周波数との関係を説明する図である。
周波数との関係を説明する図である。
【図８】図８は、水平クロック生成部における一水平ク
ロック信号を生成するための各波形図である。
ロック信号を生成するための各波形図である。
【図９】図９は、水平クロック生成部における他の水平
クロック信号を生成するための各波形図である。
クロック信号を生成するための各波形図である。
【図１０】図１０は、本発明の他の実施例の液晶表示装
置の概略構成図である。
置の概略構成図である。
【図１１】図１１は、図１０の制御回路部の概略構成図
である。
である。
【図１２】図１２は、水平クロック生成部における一水
平クロック信号を生成するための各波形図である。
平クロック信号を生成するための各波形図である。
【図１３】図１３は、各種表示状態を説明するための図
である。
である。
【図１４】図１４は、従来の一水平クロック信号を生成
するための水平クロック生成部の概略構成図である。
するための水平クロック生成部の概略構成図である。
1 …液晶表示装置 103 …表示領域 201-1,201-2,201-3,201-4 …Ｘ駆動回路 301 …Ｙ駆動回路 401 …制御回路部 411 …水平クロック生成部
Claims (12)
- 【請求項１】 複数の表示画素から成る水平画素ライン
を複数本備え、所定のアスペクト比を持つ表示パネル
と、 入力される映像信号からクロック信号に基づいて各水平
画素ラインの各表示画素に対応する信号電圧を出力する
水平走査回路と、 前記水平画素ラインを選択する垂直走査回路と、 前記水平走査回路に前記クロック信号を供給する制御回
路と、を備えた画像表示装置において、 前記制御回路は、基準クロック信号を所定の第１の比率
と第２の比率で分周する分周手段と、前記基準クロック
信号と前記第１の比率で分周された前記分周手段からの
出力とを一水平走査期間内で組合せた出力と、前記第２
の比率で分周された前記分周手段からの出力とを選択す
る選択手段とを備えたことを特徴とする画像表示装置。 - 【請求項２】 請求項１記載の画像表示装置において、
前記表示パネルのアスペクト比が１６／９であることを
特徴とする画像表示装置。 - 【請求項３】 請求項２記載の画像表示装置において、
前記映像信号のアスペクト比が４／３である場合、前記
分周手段の前記第１の比率は１／２に設定されることを
特徴とする画像表示装置。 - 【請求項４】 請求項２記載の画像表示装置において、
前記映像信号のアスペクト比が１６／９である場合、前
記分周手段の前記第２の比率は２／３に設定されること
を特徴とする画像表示装置。 - 【請求項５】 請求項１記載の画像表示装置において、
前記分周手段は、前記基準クロック信号の立上りエッジ
及び立下がりエッジに基づいて分周することを特徴とす
る画像表示装置。 - 【請求項６】 請求項１記載の画像表示装置において、
前記分周手段は、前記基準クロック信号を１／３に分周
した第１の１／３分周信号と成す分周部と、前記第１の
１／３分周信号の位相を前記基準クロック信号の２倍周
期遅延させて第２の１／３分周信号と成す遅延部と、前
記第１及び前記第２の１／３分周信号の立上りエッジ同
士及び立下りエッジ同士から前記２／３分周信号を生成
する検出出力部とを含むことを特徴とする画像表示装
置。 - 【請求項７】 複数の表示画素から成る水平画素ライン
を複数本備え、所定のアスペクト比を持つ表示パネル
に、入力される映像信号からクロック信号に基づいて各
水平画素ラインの各表示画素に所定の画像表示を成す画
像表示方法において、 基準クロック信号を所定の第１の比率と第２の比率で分
周し、前記基準クロック信号と前記第１の比率で分周さ
れた出力とを一水平走査期間内で組合せた出力と、前記
第２の比率で分周された出力とを選択的に用いる画像表
示方法。 - 【請求項８】 請求項７記載の画像表示方法において、
前記表示パネルのアスペクト比が１６／９であることを
特徴とする画像表示方法。 - 【請求項９】 請求項８記載の画像表示方法において、
前記映像信号のアスペクト比が４／３である場合、前記
第１の比率は１／２に設定されることを特徴とする画像
表示方法。 - 【請求項１０】 請求項８記載の画像表示方法におい
て、前記映像信号のアスペクト比が１６／９である場
合、前記第２の比率は２／３に設定されることを特徴と
する画像表示方法。 - 【請求項１１】 請求項７記載の画像表示方法におい
て、前記基準クロック信号の立上りエッジ及び立下がり
エッジに基づいて分周されることを特徴とする画像表示
方法。 - 【請求項１２】 請求項７記載の画像表示方法におい
て、前記基準クロック信号を１／３に分周した第１の１
／３分周信号と成し、前記第１の１／３分周信号の位相
を前記基準クロック信号の２倍周期遅延させて第２の１
／３分周信号と成し、前記第１及び前記第２の１／３分
周信号の立上りエッジ同士及び立下りエッジ同士から前
記２／３分周信号を生成することを特徴とする画像表示
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22765697A JP3892542B2 (ja) | 1996-09-11 | 1997-08-25 | 画像表示装置 |
| US08/925,481 US6008789A (en) | 1996-09-11 | 1997-09-08 | Image display method and device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-240317 | 1996-09-11 | ||
| JP24031796 | 1996-09-11 | ||
| JP22765697A JP3892542B2 (ja) | 1996-09-11 | 1997-08-25 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10143106A true JPH10143106A (ja) | 1998-05-29 |
| JP3892542B2 JP3892542B2 (ja) | 2007-03-14 |
Family
ID=26527806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22765697A Expired - Fee Related JP3892542B2 (ja) | 1996-09-11 | 1997-08-25 | 画像表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6008789A (ja) |
| JP (1) | JP3892542B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999042986A1 (fr) * | 1998-02-19 | 1999-08-26 | Kabushiki Kaisha Toshiba | Technique et dispositif d'affichage d'image |
| KR100307851B1 (ko) * | 1998-07-03 | 2001-11-01 | 니시무로 타이죠 | 화상표시장치 및 그 방법 |
| US7002567B1 (en) | 2000-05-15 | 2006-02-21 | Mitsubishi Denki Kabushiki Kaisha | Method for driving display panel |
| JP2006284708A (ja) * | 2005-03-31 | 2006-10-19 | Sony Corp | 表示パネル、その駆動方法および駆動装置、並びに表示装置 |
| JP2006284709A (ja) * | 2005-03-31 | 2006-10-19 | Sony Corp | 表示パネルとその駆動方法 |
| WO2008105447A1 (ja) * | 2007-03-01 | 2008-09-04 | Nec Display Solutions, Ltd. | 画像表示装置 |
| US7477272B2 (en) | 2002-12-31 | 2009-01-13 | Lg Display Co., Ltd. | Normal mode driving method in wide mode liquid crystal display device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6272497B1 (en) * | 1998-06-26 | 2001-08-07 | Lsi Logic Corporation | Vertical filter architecture using interleaved memory for storage of pixel data |
| US6661428B1 (en) * | 1999-04-15 | 2003-12-09 | Lg Electronics Inc. | Device and method for controlling luminance of flat display |
| TWI298470B (en) * | 2005-12-16 | 2008-07-01 | Chi Mei Optoelectronics Corp | Flat panel display and the image-driving method thereof |
| KR100790984B1 (ko) * | 2006-03-03 | 2008-01-02 | 삼성전자주식회사 | Ｄｏｔ 클럭 신호의 주파수에 관계없이 일정한 주파수의시스템 클럭 신호를 생성하는 디스플레이용 구동 집적회로및 시스템 클럭 신호 생성 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0638119A (ja) * | 1992-06-15 | 1994-02-10 | Toshiba Corp | 映像表示装置 |
| JP3133216B2 (ja) * | 1993-07-30 | 2001-02-05 | キヤノン株式会社 | 液晶表示装置及びその駆動方法 |
| US5600347A (en) * | 1993-12-30 | 1997-02-04 | International Business Machines Corporation | Horizontal image expansion system for flat panel displays |
| JPH07250256A (ja) * | 1994-03-08 | 1995-09-26 | Sony Corp | 映像機器及び映像非線形処理回路 |
| JP3638335B2 (ja) * | 1995-04-14 | 2005-04-13 | 松下電器産業株式会社 | 液晶パネルの表示変換装置 |
-
1997
- 1997-08-25 JP JP22765697A patent/JP3892542B2/ja not_active Expired - Fee Related
- 1997-09-08 US US08/925,481 patent/US6008789A/en not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999042986A1 (fr) * | 1998-02-19 | 1999-08-26 | Kabushiki Kaisha Toshiba | Technique et dispositif d'affichage d'image |
| KR100307851B1 (ko) * | 1998-07-03 | 2001-11-01 | 니시무로 타이죠 | 화상표시장치 및 그 방법 |
| US7002567B1 (en) | 2000-05-15 | 2006-02-21 | Mitsubishi Denki Kabushiki Kaisha | Method for driving display panel |
| US7477272B2 (en) | 2002-12-31 | 2009-01-13 | Lg Display Co., Ltd. | Normal mode driving method in wide mode liquid crystal display device |
| JP2006284708A (ja) * | 2005-03-31 | 2006-10-19 | Sony Corp | 表示パネル、その駆動方法および駆動装置、並びに表示装置 |
| JP2006284709A (ja) * | 2005-03-31 | 2006-10-19 | Sony Corp | 表示パネルとその駆動方法 |
| WO2008105447A1 (ja) * | 2007-03-01 | 2008-09-04 | Nec Display Solutions, Ltd. | 画像表示装置 |
| JP2008216436A (ja) * | 2007-03-01 | 2008-09-18 | Ｎｅｃディスプレイソリューションズ株式会社 | 画像表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6008789A (en) | 1999-12-28 |
| JP3892542B2 (ja) | 2007-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7224341B2 (en) | Driving circuit system for use in electro-optical device and electro-optical device | |
| US5568163A (en) | Apparatus for driving gate storage type liquid crystal, display panel capable of simultaneously driving two scan lines | |
| KR100654590B1 (ko) | 화상디스플레이장치및그의구동방법 | |
| JP3498570B2 (ja) | 電気光学装置の駆動回路及び駆動方法並びに電子機器 | |
| JPH05216441A (ja) | 固定重複パタン除去機能付水平走査回路 | |
| JP3892542B2 (ja) | 画像表示装置 | |
| JP2001075534A (ja) | 液晶表示装置 | |
| KR100317823B1 (ko) | 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법 | |
| US6304242B1 (en) | Method and apparatus for displaying image | |
| JPH06337657A (ja) | 液晶表示装置 | |
| JP3663943B2 (ja) | 電気光学装置および電子機器 | |
| JP4156075B2 (ja) | 画像表示装置 | |
| JP2000148065A (ja) | 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置 | |
| KR100260658B1 (ko) | 화상표시장치및화상표시방법 | |
| JPH0643833A (ja) | 液晶表示装置およびその駆動方法 | |
| JP3893819B2 (ja) | 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 | |
| JP3757646B2 (ja) | 電気光学装置の駆動回路及び電気光学装置 | |
| JPH02214817A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH05210361A (ja) | 液晶表示装置の駆動回路 | |
| JP2001188520A (ja) | 電気光学装置の駆動回路、電気光学装置及び電子機器 | |
| JP2004061632A (ja) | 電気光学装置及び電子機器 | |
| JP4082198B2 (ja) | 液晶表示装置 | |
| JPH02312466A (ja) | 液晶ディスプレイ装置 | |
| JPH08106268A (ja) | 信号処理装置 | |
| JPH04333094A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040823 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050428 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050628 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050628 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060512 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061010 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061010 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061207 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |