JPH05216441A - 固定重複パタン除去機能付水平走査回路 - Google Patents

固定重複パタン除去機能付水平走査回路

Info

Publication number
JPH05216441A
JPH05216441A JP4042084A JP4208492A JPH05216441A JP H05216441 A JPH05216441 A JP H05216441A JP 4042084 A JP4042084 A JP 4042084A JP 4208492 A JP4208492 A JP 4208492A JP H05216441 A JPH05216441 A JP H05216441A
Authority
JP
Japan
Prior art keywords
stage
pulse
horizontal switch
switch drive
drive pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4042084A
Other languages
English (en)
Other versions
JP3277382B2 (ja
Inventor
Toshiichi Maekawa
敏一 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP04208492A priority Critical patent/JP3277382B2/ja
Priority to DE69314507T priority patent/DE69314507T2/de
Priority to EP93101330A priority patent/EP0553823B1/en
Priority to KR1019930001190A priority patent/KR100286090B1/ko
Publication of JPH05216441A publication Critical patent/JPH05216441A/ja
Priority to US08/297,718 priority patent/US5818412A/en
Application granted granted Critical
Publication of JP3277382B2 publication Critical patent/JP3277382B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
    • G09G2300/0838—Several active elements per pixel in active matrix panels forming a linear amplifier or follower with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)

Abstract

(57)【要約】 【目的】 アクティブマトリクス型液晶表示装置の水平
走査回路を改善して表示画像の縦筋欠陥を除去する。 【構成】 アクティブマトリクス型液晶表示装置の水平
走査回路は水平スイッチ駆動パルス信号を順次発生する
為のシフトレジスタＳ／Ｒを備えている。さらに、固定
パタン除去回路（ＮＯＲ）が接続されており、シフトレ
ジスタＳ／Ｒから先に発生した先発パルスを制御信号と
して受け入れ且つこの先発パルスの立ち下がりと同位相
の立ち上がりを有する後発パルスの出力タイミングを規
制する。これにより水平スイッチ駆動パルス信号に含ま
れるパルス間の干渉が取り除かれる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はマトリクス状に配列され
たゲートラインとデータラインとの交点に形成された薄
膜トランジスタ等の能動素子と、対応する画素電極とか
ら構成されるアクティブマトリクス型液晶表示装置に関
する。より詳しくは、映像信号を線順次でデータライン
に分配供給する為の水平走査回路に関する。
【０００２】
【従来の技術】本発明の理解を容易にする為に背景技術
として図８にアクティブマトリクス型液晶表示装置の一
般的な等価回路を示す。図示する様に、この型の液晶表
示装置はＸ軸方向に平行に配列された複数のゲートライ
ンあるいはゲート線Ｘ1 ，Ｘ2，…と、Ｙ軸方向に平行
に配列された複数のデータラインあるいはデータ線
Ｙ1，Ｙ2 ，…とを備えている。各ゲート線とデータ線
との交点には能動素子例えば薄膜トランジスタ（ＴＦ
Ｔ）Ｔ11，Ｔ12，Ｔ21，Ｔ22，…が形成されている。又
対応して、液晶セルＬ11，Ｌ12，Ｌ21，Ｌ22，…も形成
されている。各ＴＦＴのゲート電極はゲート線に接続さ
れており、ソース電極はデータ線に接続されており、ド
レイン電極は対応する液晶セルの画素電極に接続されて
いる。なお、個々の液晶セルは画素電極及び対向する共
通電極ＣＯＭによって挟持された液晶から構成されてい
る。
【０００３】各データ線Ｙ1 ，Ｙ2 ，…は夫々対応する
スイッチングトランジスタＳ1 ，Ｓ2 ，…を介して共通
の信号線ＳＩＧに接続されている。この信号線ＳＩＧに
は外部から映像信号が供給される。各スイッチングトラ
ンジスタのゲート電極には水平走査回路が接続されてい
る。この水平走査回路は外部から入力される水平クロッ
ク信号ＨＣＬＫに同期して順次水平スイッチ駆動パルス
Φ1 ，Φ2 ，…をスイッチングトランジスタのゲート電
極に印加する。一方、ゲート線Ｘ1 ，Ｘ2 ，…は図示し
ない垂直走査回路に接続されている。
【０００４】次に、図８に示す回路の動作を簡潔に説明
する。図示しない垂直走査回路を駆動するとゲート線が
線順次で励起され行毎にＴＦＴが選択される。この時、
水平走査回路を駆動しスイッチングトランジスタを線順
次で動作させると、信号線ＳＩＧに供給された映像信号
が順次各データ線にサンプリングされる。サンプリング
された映像信号は行毎に選択されたＴＦＴを介して順次
対応する液晶セルに書き込まれる。この様にして、映像
信号のサンプリングデータは点順次で個々の液晶セルに
書き込まれる事になる。
【０００５】
【発明が解決しようとする課題】次に、図９を参照して
発明が解決しようとする課題を簡潔に説明する。図８に
示す水平走査回路はシフトレジスタ等から構成されてお
り、順次水平スイッチ駆動パルスΦ1 ，Φ2 ，…を出力
する。論理的なレベルで考えると、先発のパルスΦ1 と
後発のパルスΦ2 とは重ならない様に設計されている。
しかしながら、実際にはパルスの立ち上がりや立ち下が
りにダレ等がある為ジッタが生じ部分的に重なってしま
う場合が生じる。即ち、隣接するパルスが互いに干渉す
る。このジッタの量はシフトレジスタの各段における個
々のデバイスの電気特性に依存しており固有のものであ
る。従って、パルス列間における重複パタンは固定して
おり、シフトレジスタの特定の段には常に特定の量のジ
ッタが現われる傾向にある。
【０００６】前述した様に、先発パルスΦ1 に応答して
対応するスイッチングトランジスタＳ1 が導通し共通の
信号線ＳＩＧから映像信号が対応するデータ線Ｙ1 にサ
ンプリングされる。次に、後発パルスΦ2 に応答して対
応するスイッチングトランジスタＳ2 が導通し共通の信
号線ＳＩＧから映像信号が対応するデータ線Ｙ2 にサン
プリングされる。この時、ジッタがあると先発パルスΦ
1 が立ち下がらない内に後発パルスΦ2 が立ち上がるの
で、その間の充放電電流によって信号線ＳＩＧに電位の
揺れが生じる。この電位揺れは先発パルスが立ち下がら
ない内に生じるので、データ線Ｙ1 にサンプリングされ
てしまい、結果的にデータ線Ｙ1 のサンプリングデータ
に誤差が生じてしまう。この誤差はジッタ量に依存して
いるので、特にジッタが著しい特定の段に常に現われる
事になる。これは画面全体として見ると所謂縦筋となっ
て現われ画像品質を著しく損なうという問題点がある。
一般に、信号線ＳＩＧに映像信号を出力するビデオドラ
イバの出力インピーダンスは高く、且つ信号線のインピ
ーダンスも高い為、水平スイッチ駆動パルスのジッタの
影響を強く受け、画像の縦筋あるいは固定重複パタンが
顕著である。さらに、水平走査回路のクロック周波数を
下げ低消費電力化を図る為、所謂ＲＧＢ同時駆動を行な
うと、見掛け上画素の列数が少なくなる為縦筋欠陥が一
層顕著になるという問題点がある。
【０００７】上述した従来の技術の問題点に鑑み、本発
明はアクティブマトリクス型液晶表示装置に内蔵される
水平走査回路に固定重複パタン除去機能を付与し画像の
縦筋欠陥を改善する事を目的とする。
【０００８】
【課題を解決するための手段】上述した従来の技術の課
題を解決し且つ本発明の目的を達成する為に講じられた
手段は以下の通りである。即ち、マトリクス状に配列さ
れた複数の画素電極と、この画素電極に接続された能動
素子と、この能動素子の第１の電極に接続されたゲート
線と、前記能動素子の第２の電極に接続されたデータ線
とを有する一方の基板と、この一方の基板に対向配置さ
れた他方の基板と、両方の基板間に挟持された液晶層と
を備えた液晶表示装置において、Ｎ段目の先発水平スイ
ッチ駆動パルスあるいはＮ段目と略同位相の先発水平ス
イッチ駆動パルスを制御信号として前記Ｎ段目の先発水
平スイッチ駆動パルスの立ち下がりと同位相の立ち上が
りを有するＭ段目の後発水平スイッチ駆動パルスを生成
する走査回路を設けるという手段を講じた。この走査回
路は、前記データ線に順次供給される映像信号のサンプ
リングを行なうとともに、Ｎ段目に対応する先発サンプ
リングとＭ段目に対応する後発サンプリングが重ならな
い様に機能する。
【０００９】具体的には、この水平走査回路は出力部か
ら水平スイッチ駆動パルス信号を順次発生する為のシフ
トレジスタと、先に発生したＮ段目の先発水平スイッチ
駆動パルスを制御信号として受け入れ且つこのＮ段目の
先発水平スイッチ駆動パルスの立ち下がりと同位相の立
ち上がりを有するＭ段目の後発水平スイッチ駆動パルス
の出力タイミングを制御する固定パタン除去回路とから
構成されている。この固定パタン除去回路は、例えばＮ
段目の先発水平スイッチ駆動パルスを制御信号として
（Ｍ＝Ｎ＋１）段目の次発水平スイッチ駆動パルスの出
力タイミングを制御する様にしている。
【００１０】本発明にかかる水平走査回路は液晶表示装
置ばかりでなく、広く二次元アドレス装置に適用可能で
ある。この二次元アドレス装置は、Ｘ軸方向に平行に配
列された複数のゲート線と、Ｙ軸方向に平行に配列され
た複数のデータ線と、前記ゲート線にゲート信号を線順
次供給する第１の走査部と、前記データ線にデータ信号
を線順次供給する第２の走査部と、前記ゲート線から供
給されるゲート信号によって選択され且つ前記データ線
から供給されるデータ信号をアクセスする為に前記ゲー
ト線及びデータ線の交点に夫々設けられた能動素子とを
有する。かかる構成を有する二次元アドレス装置におい
て、前記第２の走査部は、水平スイッチ駆動パルス信号
を順次発生する為のシフトレジスタと、先に発生したＮ
段目の先発水平スイッチ駆動パルスを制御信号として受
け入れ且つこのＮ段目の先発水平スイッチ駆動パルスの
立ち下がりと同位相の立ち上がりを有するＭ段目の後発
水平スイッチ駆動パルスの出力タイミングを制御する固
定パタン除去回路と、この固定パタン除去回路からの出
力を遅延させる遅延回路と、この遅延回路を通過した出
力に応答して前記データ線に夫々データ信号をサンプリ
ング分配するスイッチ手段とから構成されている。
【００１１】
【作用】本発明によれば、水平走査回路は水平スイッチ
駆動パルス信号を順次発生する為のシフトレジスタの出
力段に固定パタン除去回路を接続している。この固定パ
タン除去回路は、先に発生したＮ段目の先発水平スイッ
チ駆動パルスを制御信号として受け入れ且つこの先発水
平スイッチ駆動パルスの立ち下がりと同位相の立ち上が
りを有するＭ段目の後発水平スイッチ駆動パルスの出力
タイミングを制御している。換言すると、先発パルスの
出力中には後発パルスの出力を禁止し、先発パルスが立
ち下がった後確実に後発パルスが立ち上がる様にしてい
る。さらに、固定パタン除去回路から出力された後発パ
ルスは所定の遅延をかけられた後対応する映像信号サン
プリングスイッチに供給される。この結果、シフトレジ
スタのＮ段目に対応する先発サンプリングとＭ段目に対
応する後発サンプリングが必ず重ならない事になるの
で、縦筋あるいは固定重複パタンが除去できる。この発
明においては、後発パルスの出力タイミングを制御する
為に先発パルスを用いている。それ故、特に複雑な構成
を有する回路の追加やクロック源の追加を要しない。
【００１２】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明をアクティブマトリクス
型液晶表示装置に適用した一例を示す模式的な回路ブロ
ック図である。なお、本発明はかかる二次元表示装置ば
かりでなく、広く一般に二次元アドレス装置に適用可能
なものである。
【００１３】図示する様に、本装置は、Ｘ軸方向に平行
に配列された複数のゲート線Ｘ1 ，Ｘ2 ，…と、Ｙ軸方
向に平行に配列された複数のデータ線Ｙn ，Ｙn+1 ，Ｙ
n+2，…とを有している。さらに、これらゲート線群に
ゲート信号を線順次供給する第１の走査部あるいは垂直
走査部と、これらデータ線群に映像信号を線順次供給す
る第２の走査部あるいは水平走査部とを備えている。
【００１４】ゲート線群及びデータ線群の各交点には夫
々能動素子例えば薄膜トランジスタ（ＴＦＴ）Ｔ1,n ，
Ｔ1,n+1 ，Ｔ1,n+2 ，Ｔ2,n ，Ｔ2,n+1 ，Ｔ2,n+2 が設
けられている。個々のＴＦＴには対応する液晶セルＬ
1,n ，Ｌ1,n+1 ，Ｌ1,n+2 ，Ｌ2,n ，Ｌ2,n+1 ，Ｌ
2,n+2 ，…が接続されている。個々の液晶セルは画素電
極、対向する共通電極、及び両電極の間に挟持された液
晶層とから構成されている。各ＴＦＴのドレイン電極は
画素電極に接続されており、ゲート電極は対応するゲー
ト線に接続されており、ソース電極は対応するデータ線
に接続されている。各ＴＦＴはゲート線から供給される
ゲート信号によって行毎に選択され且つ、データ線から
供給される映像信号を点順次でアクセスし、対応する液
晶セルに書き込む。
【００１５】なお、図示しないが、マトリクス状に配列
された複数の画素電極と、ＴＦＴ群と、ゲート線群と、
データ線群と、垂直走査部と、水平走査部とは一方の基
板上に半導体プロセスを用いて形成されている。又、共
通電極は他方の基板に形成されている。両基板を所定の
間隙を介して重ね合わせ液晶層を挟持する事によりアク
ティブマトリクス型液晶表示装置を得る事ができる。
【００１６】引き続き図１を参照して、本発明の要部を
なす水平走査部の回路構成を詳細に説明する。水平走査
部はシフトレジスタＳ／Ｒを備えている。このシフトレ
ジスタはＤ型のフリップフロップ（Ｄ−ＦＦ）を多段接
続したものであって、簡便の為Ｎ段目ないしＮ＋２段目
のみを切り取って示してある。シフトレジスタの各段出
力部にはＮＡＮＤ素子が接続されている。特に、シフト
レジスタの各段との対応を示す場合には参照符号ＮＡＮ
Ｄにサフィックスを付す事にする。例えば、Ｎ段目の出
力端子に接続されているＮＡＮＤ素子はＮＡＮＤn で表
わす。以下、他の種類の素子及び信号パルス等について
も同様の規則によりシフトレジスタ段との対応関係を示
す必要がある場合にはサフィックスを用いる事にする。
各ＮＡＮＤ素子からは順次水平スイッチ駆動パルスＢが
出力される。このパルスはジッタが含まれており固定重
複パタンが除去されていないので以下一次パルスＢと称
する。
【００１７】ＮＡＮＤ素子の出力端子にはＮＯＲ素子が
接続されている。このＮＯＲ素子群が固定パタン除去回
路を構成する。各ＮＯＲ素子の出力端子には遅延素子Ｄ
ＬＹが接続されている。これら遅延素子群が遅延回路を
構成する。遅延回路の出力端子にはジッタが除去され且
つ所定の遅延処理を施された水平スイッチ駆動パルスΦ
が出力される。以下、かかる処理を施されたパルスを二
次パルスΦと称する。実際には、遅延素子ＤＬＹの出力
は二次パルスΦとその反転パルスである。遅延素子の一
対の出力端子にはトランスミッションゲート素子Ｓが接
続されている。これらトランスミッションゲート素子群
がスイッチ手段を構成する。各トランスミッションゲー
ト素子の入力端子は映像信号を供給する信号線ＳＩＧに
共通に結線されているとともに、出力端子は対応するデ
ータ線Ｙに接続されている。二次パルスΦが印加されて
いる期間に限りトランスミッションゲート素子が導通
し、映像信号が順次対応するデータ線Ｙにサンプリング
転送される。
【００１８】固定パタン除去回路を構成する個々のＮＯ
Ｒ素子の入力端子の一方には前述した様に一次パルスＢ
が供給されるとともに、他方の入力端子には二次パルス
Φが入力される。このＮＯＲ素子は先発の二次パルスΦ
を制御信号として受け入れ且つこの先発二次パルスの立
ち下がりと同位相の立ち上がりを有する後発一次パルス
Ｂの出力タイミングを制御するものである。本例におい
ては、前段に対応する二次パルスΦに基き次段に対応す
る一次パルスＢの立ち上がりタイミングを規制してい
る。例えば、Ｎ段目に対応するＮＯＲn はΦn-1 に基き
Ｂn をゲート制御している。
【００１９】又、遅延回路を構成する個々の遅延素子Ｄ
ＬＹは、本例においては直列接続されたインバータから
なる。インバータの接続個数を適宜設定する事により所
望の遅延量が得られる。なお、ＮＯＲ素子にも所定の遅
延が生じる。従って、回路全体としての遅延量はＮＯＲ
素子分と遅延素子ＤＬＹ分とを合計したものである。
【００２０】次に図２及び図３を参照して図１に示す水
平走査部の動作を詳細に説明する。最初に、図２のタイ
ミングチャートに基きシフトレジスタＳ／Ｒによる一次
パルスＢの出力について説明する。シフトレジスタＳ／
ＲのＮ段目のＤ−ＦＦには前段からデータパルスＤn-1
が転送されてくる。又、シフトレジスタの各段には水平
クロック信号ＨＣＫ１とその反転信号ＨＣＫ２とが供給
されている。この例では、データパルスＤの幅はクロッ
ク信号の一周期分に設定されている。シフトレジスタの
Ｎ段目に入力された前段からのデータパルスＤn-1 はイ
ンバータ対によってクロックの半周期分だけ遅延され且
つ反転される。この処理を受けたパルスの波形をＡn と
して示す。このパルスＡn はさらに別のインバータによ
り反転されＮ段目のデータパルスＤn が得られる。タイ
ミングチャートから明らかな様に、データパルスＤn は
前段のデータパルスＤn-1 に比べてクロックの半周期分
だけシフトしている。この様に、シフトレジスタＳ／Ｒ
はクロックの半周期分だけシフトしたデータパルス
Ｄn ，Ｄn+1 ，Ｄn+2 ，…を順次出力する。
【００２１】シフトレジスタの各段出力端子にはＮＡＮ
Ｄ素子が接続されている。例えば、Ｎ段目に接続された
ＮＡＮＤn はこの段のデータパルスＤn と次段のデータ
パルスＤn+1 とのナンド処理を行ない一次パスルＢn を
出力する。同様に、Ｎ＋１段目の出力端子に接続された
ＮＡＮＤn+1 は次の一次パルスＢn+1 を出力する。この
様にして、順次出力された一次パルスＢはクロックの半
周期分に相当する幅を有するとともに、そのパルス幅ず
つシフトしている。換言すると、前段の一次パルスが出
力された後直ちに次段の一次パルスが出力される。論理
的なレベルでは順次出力される一次パルスは重ならない
が、実際にはパルスの立ち上がりや立ち下がりにダレが
あるのでジッタが生じ互いに重なり合う場合が生じる。
【００２２】続いて、図３のタイミングチャートを参照
して二次パルスΦの生成動作について説明する。Ｎ段目
のＮＡＮＤn には前述した様に固定パタン除去回路を構
成するＮＯＲn が接続されている。このＮＯＲn はＮ段
目の一次パルスＢn と前段の二次パルスΦn-1 とのノア
処理を行ない、パルスＣn を出力する。図３のタイミン
グチャートから明らかな様に、このパルスＣn は前段の
二次パルスΦn-1 の立ち下がりに同期して立ち上がる。
従って、Ｎ段目の一次パルスＢn にジッタが含まれてい
ても、対応するパルスＣn からはこのジッタが除去され
る。このパルスＣn は遅延素子ＤＬＹn を介して所定量
だけ遅延され最終的な二次パルスΦn が出力される。こ
の様に、固定パタン除去回路は、先発の二次パルスを制
御信号として受け入れ且つこの先発二次パルスの立ち下
がりと同位相の立ち上がりを有する後発二次パルスの出
力タイミングを制御し固定重複パタンを取り除く。この
様な処理を施されて順次出力された二次パルスΦn-1 ，
Φn ，Φn+1 ，…は互いに重なり合う事がなく従来問題
となっていた表示画像の縦筋欠陥を除去できる。
【００２３】図４は図１に示す回路の一変形例を表わし
ており、理解を容易にする為に特に水平走査部のＮ段目
のみを切り取って示してある。図１に示す構成要素と同
一部分については同一の参照符号を付してある。異なる
点は、固定パタン除去回路がインバータＩとＮＡＮＤ素
子との組み合わせから構成されている事である。かかる
構成を有する固定パタン除去回路は図１に示す固定パタ
ン除去回路（ＮＯＲn）と同様の機能を有する。
【００２４】図５を参照して、本発明にかかる水平走査
部の他の実施例を説明する。理解を容易にする為に、図
１に示す水平走査部と同一の構成要素については同一の
参照符号を付してある。図１に示す実施例と異なる点
は、シフトレジスタＳ／Ｒの各段出力端子に接続されて
いたＮＡＮＤ素子が取り除かれている事である。従っ
て、本例においてはシフトレジスタの各段から出力され
るデータパルスＤが直接対応するＮＯＲ素子に入力され
ている。これと関連して、各ＮＯＲ素子の他の入力端子
には前段からの二次パルスΦではなく前々段からの二次
パルスΦが制御信号として入力されている。
【００２５】次に、図６を参照して図５に示す水平走査
回路の動作を説明する。前述した様に、シフトレジスタ
Ｓ／Ｒはクロック信号ＨＣＫの一周期分に相当する幅を
有するデータパルスＤを直接順次出力する。各データパ
ルスはクロック信号の半周期分ずつ互いにシフトしてい
る。この例ではデータパルスは２つのグループに分けら
れる。一方のグループは偶数段目のデータパルスＤn ，
Ｄn+2 ，Ｄn+4 ，…を含み、他方のグループは奇数段目
のデータパルスＤn+1 ，Ｄn+3 ，Ｄn+5 ，…を含んでい
る。偶数段グループのデータパルスと奇数段グループの
データパルスは各々異なった信号線から供給される映像
信号をサンプリングする為に用いられる。同一グループ
内においてジッタによりパルス干渉が生じる惧れがあ
る。この為、本実施例では直前段の二次パルスではな
く、前々段の二次パルスを制御信号として当該段の二次
パルス立ち上がりタイミングを規制している。この様
に、本発明は一般に先発のパルスを制御信号としてパル
ス干渉の可能性がある特定の後発パルスの出力タイミン
グを規制するものであり、特定の後発パルスは図１に示
した様な次発パルスに限られるものではない。
【００２６】この様に、間をおいてパルス発生タイミン
グを制御する事態は、例えば図７に示す場合にも現われ
る。この例では、シフトレジスタ内で転送されるデータ
パルスＤの幅が長く設定されており、クロック信号ＨＣ
Ｋの二周期分に相当している。この場合でも、シフトレ
ジスタは互いにクロック信号の半周期分ずつシフトされ
たデータパルスＤn ，Ｄn+1 ，Ｄn+2 ，Ｄn+3 ，
Ｄn+4 ，Ｄn+5 ，…を順次出力する。図７のタイミング
チャートから明らかな様に、パルス干渉あるいはビット
干渉は３段おきに生じる。例えば、先発データパルスＤ
n の立ち下がりタイミングと後発データパルスＤn+4 の
立ち上がりタイミングが同位相にあるので、両者の間に
ビット干渉が生じる惧れがある。従って、この場合には
４段前の水平スイッチ駆動パルスを制御信号として当該
段の水平スイッチ駆動パルスの発生タイミングを規制す
る事となる。
【００２７】
【発明の効果】以上説明した様に、本発明によれば、水
平走査回路内に固定パタン除去回路を設ける事により表
示画像の縦筋欠陥を除去する事ができるという効果があ
る。又、固定パタン除去回路は先発パルスを用いて後発
パルスの出力タイミングを制御しているので回路構成が
比較的簡便であるとともに、各段デバイスの電気特性の
ばらつきに対しても強い構造となっている。かかる固定
重複パタン除去機能付の水平走査回路は特にＲＧＢ同時
駆動方式を採用するアクティブマトリクス型液晶表示装
置に適用した場合顕著な効果を奏する事ができる。
【図面の簡単な説明】
【図１】本発明にかかる水平走査回路が適用されたアク
ティブマトリクス型液晶表示装置の一例を示す回路図で
ある。
【図２】図１に示す水平走査回路の動作を説明する為の
タイミングチャートである。
【図３】同じく水平走査回路の動作を説明する為のタイ
ミングチャートである。
【図４】図１に示す水平走査回路に含まれる固定パタン
除去回路の変形例を示す回路図である。
【図５】水平走査回路の他の実施例を示す回路図であ
る。
【図６】図５に示す水平走査回路の動作を説明する為の
タイミングチャートである。
【図７】図５に示す水平走査回路の変形例の動作を説明
する為のタイミングチャートである。
【図８】従来のアクティブマトリクス型液晶表示装置を
示す回路図である。
【図９】図８に示す従来例の課題を説明する為のタイミ
ングチャートである。
【符号の説明】
Ｓ／Ｒ シフトレジスタ ＮＯＲ ノアゲート素子（固定パタン除去回路） ＤＬＹ 遅延素子 Ｓ トランスミッションゲート素子（スイッチ手
段） Ｔ 薄膜トランジスタ（能動素子） Ｌ 液晶セル

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 出力部から水平スイッチ駆動パルス信号
    を順次発生する為のシフトレジスタと、先に発生したＮ
    段目の先発水平スイッチ駆動パルスを制御信号として受
    け入れ且つこのＮ段目の先発水平スイッチ駆動パルスの
    立ち下がりと同位相の立ち上がりを有するＭ段目の後発
    水平スイッチ駆動パルスの出力タイミングを制御する固
    定パタン除去回路とを備えた事を特徴とする水平走査回
    路。
  2. 【請求項２】 該固定パタン除去回路はＮ段目の先発水
    平スイッチ駆動パルスを制御信号として（Ｍ＝Ｎ＋１）
    段目の次発水平スイッチ駆動パルスの出力タイミングを
    制御する事を特徴とする請求項１記載の水平走査回路。
  3. 【請求項３】 Ｘ軸方向に平行に配列された複数のゲー
    ト線と、Ｙ軸方向に平行に配列された複数のデータ線
    と、前記ゲート線にゲート信号を線順次供給する第１の
    走査部と、前記データ線にデータ信号を線順次供給する
    第２の走査部と、前記ゲート線から供給されるゲート信
    号によって選択され且つ前記データ線から供給されるデ
    ータ信号をアクセスする為に前記ゲート線及びデータ線
    の交点に夫々設けられた能動素子とを有する二次元アド
    レス装置において、 前記第２の走査部が、水平スイッチ駆動パルス信号を順
    次発生する為のシフトレジスタと、先に発生したＮ段目
    の先発水平スイッチ駆動パルスを制御信号として受け入
    れ且つこのＮ段目の先発水平スイッチ駆動パルスの立ち
    下がりと同位相の立ち上がりを有するＭ段目の後発水平
    スイッチ駆動パルスの出力タイミングを制御する固定パ
    タン除去回路と、この固定パタン除去回路からの出力を
    遅延させる遅延回路と、この遅延回路を通過した出力に
    応答して前記データ線に夫々データ信号をサンプリング
    分配するスイッチ手段とから構成された事を特徴とする
    二次元アドレス装置。
  4. 【請求項４】 マトリクス状に配列された複数の画素電
    極と、この画素電極に接続された能動素子と、この能動
    素子の第１の電極に接続されたゲート線と、前記能動素
    子の第２の電極に接続されたデータ線とを有する一方の
    基板と、この一方の基板に対向配置された他方の基板
    と、両方の基板間に挟持された液晶層とを備えた液晶表
    示装置において、Ｎ段目の先発水平スイッチ駆動パルス
    あるいはＮ段目と略同位相の先発水平スイッチ駆動パル
    スを制御信号として前記Ｎ段目の先発水平スイッチ駆動
    パルスの立ち下がりと同位相の立ち上がりを有するＭ段
    目の後発水平スイッチ駆動パルスを生成する走査回路を
    設け、前記データ線に順次供給される映像信号のサンプ
    リングを行なうとともに、Ｎ段目に対応する先発サンプ
    リングとＭ段目に対応する後発サンプリングが重ならな
    い様にした事を特徴とする液晶表示装置。
JP04208492A 1992-01-31 1992-01-31 固定重複パタン除去機能付水平走査回路 Expired - Lifetime JP3277382B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP04208492A JP3277382B2 (ja) 1992-01-31 1992-01-31 固定重複パタン除去機能付水平走査回路
DE69314507T DE69314507T2 (de) 1992-01-31 1993-01-28 Horizontal-Treiberschaltung mit Eliminierungsfunktion fixer Muster
EP93101330A EP0553823B1 (en) 1992-01-31 1993-01-28 Horizontal driver circuit with fixed pattern eliminating function
KR1019930001190A KR100286090B1 (ko) 1992-01-31 1993-01-30 고정패턴 제거기능을 갖춘 수평구동회로, 어드레스 지정장치 및 액정표시장치
US08/297,718 US5818412A (en) 1992-01-31 1994-08-30 Horizontal driver circuit with fixed pattern eliminating function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04208492A JP3277382B2 (ja) 1992-01-31 1992-01-31 固定重複パタン除去機能付水平走査回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001077365A Division JP3436255B2 (ja) 2001-03-19 2001-03-19 固定重複パタン除去機能付水平走査回路装置

Publications (2)

Publication Number Publication Date
JPH05216441A true JPH05216441A (ja) 1993-08-27
JP3277382B2 JP3277382B2 (ja) 2002-04-22

Family

ID=12626174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04208492A Expired - Lifetime JP3277382B2 (ja) 1992-01-31 1992-01-31 固定重複パタン除去機能付水平走査回路

Country Status (5)

Country Link
US (1) US5818412A (ja)
EP (1) EP0553823B1 (ja)
JP (1) JP3277382B2 (ja)
KR (1) KR100286090B1 (ja)
DE (1) DE69314507T2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000081862A (ja) * 1998-07-10 2000-03-21 Toshiba Corp 液晶表示装置駆動回路
US6496169B1 (en) 1998-03-23 2002-12-17 Kabushiki Kaisha Toshiba Liquid crystal display device
US6831625B2 (en) 1998-03-30 2004-12-14 Sharp Kabushiki Kaisha LCD driving circuitry with reduced number of control signals
KR100455883B1 (ko) * 1996-11-08 2005-01-17 소니 가부시끼 가이샤 액티브매트릭스 표시장치
JP2005192201A (ja) * 2003-12-04 2005-07-14 Sharp Corp パルス出力回路、それを用いた表示装置の駆動回路、表示装置、およびパルス出力方法
JP2005208448A (ja) * 2004-01-26 2005-08-04 Sony Corp 表示装置および表示装置の駆動方法
JP2006040516A (ja) * 2004-07-23 2006-02-09 Au Optronics Corp シングルクロック駆動シフトレジスタ
US7095405B2 (en) 2002-08-09 2006-08-22 Seiko Epson Corporation Output control circuit, driving circuit, electro-optic apparatus, and electronic instrument
US7271793B2 (en) 1995-02-01 2007-09-18 Seiko Epson Corporation Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices
US7298357B2 (en) 1994-10-31 2007-11-20 Semiconductor Energy Laboratory Co., Ltd. Active matrix type flat-panel display device
JP2009065139A (ja) * 2000-12-14 2009-03-26 Semiconductor Energy Lab Co Ltd 半導体装置
US7589708B2 (en) 2001-07-16 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Shift register and method of driving the same
US7659877B2 (en) 2003-07-09 2010-02-09 Sharp Kabushiki Kaisha Shift register and display device using the same
US8098225B2 (en) 2004-10-14 2012-01-17 Sharp Kabushiki Kaisha Display device driving circuit and display device including same

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08101669A (ja) * 1994-09-30 1996-04-16 Semiconductor Energy Lab Co Ltd 表示装置駆動回路
DE19540146B4 (de) * 1994-10-27 2012-06-21 Nec Corp. Flüssigkristallanzeige vom aktiven Matrixtyp mit Treibern für Multimedia-Anwendungen und Ansteuerverfahren dafür
EP0718816B1 (en) * 1994-12-20 2003-08-06 Seiko Epson Corporation Image display device
AU1145697A (en) * 1995-11-30 1997-06-19 Micron Display Technology, Inc. High speed data sampling system
KR20000003318A (ko) 1998-06-27 2000-01-15 김영환 개구율이 개선된 액정 표시 장치
TW522354B (en) * 1998-08-31 2003-03-01 Semiconductor Energy Lab Display device and method of driving the same
US6876339B2 (en) * 1999-12-27 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7123235B2 (en) * 2002-09-05 2006-10-17 Toppoly Optoelectronics Corp. Method and device for generating sampling signal
US7208090B2 (en) * 2003-12-23 2007-04-24 Usfilter Corporation Wastewater treatment control
US7413654B2 (en) * 2003-12-23 2008-08-19 Siemens Water Technologies Holding Corp. Wastewater treatment control
JP2005227390A (ja) * 2004-02-10 2005-08-25 Sharp Corp 表示装置のドライバ回路および表示装置
TWI273540B (en) 2004-02-10 2007-02-11 Sharp Kk Display apparatus and driver circuit of display apparatus
KR100594274B1 (ko) 2004-05-11 2006-06-30 삼성전자주식회사 소비 전력을 저감한 수평 ｃｃｄ 구동회로, 및 이를구비한 고체 촬상 소자 및 그 구동 방법
JP4534743B2 (ja) * 2004-12-14 2010-09-01 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3872085B2 (ja) * 2005-06-14 2007-01-24 シャープ株式会社 表示装置の駆動回路、パルス生成方法および表示装置
JP4748311B2 (ja) * 2005-10-31 2011-08-17 日本電気株式会社 微弱光の光パワー測定方法および装置、それを用いた光通信システム
CN100426421C (zh) * 2006-03-08 2008-10-15 友达光电股份有限公司 动态移位暂存电路
TWI366177B (en) * 2007-08-08 2012-06-11 Au Optronics Corp Lcd display with a gate driver outputting non-overlapping scanning signals
US8894856B2 (en) 2008-03-28 2014-11-25 Evoqua Water Technologies Llc Hybrid aerobic and anaerobic wastewater and sludge treatment systems and methods
US8623213B2 (en) 2008-03-28 2014-01-07 Siemens Water Technologies Llc Hybrid aerobic and anaerobic wastewater and sludge treatment systems and methods
CN101599254B (zh) * 2009-05-05 2012-12-19 华映光电股份有限公司 输出致能讯号的调整装置及其方法
CN101783127B (zh) * 2010-04-01 2012-10-03 福州华映视讯有限公司 显示面板
US9359236B2 (en) 2010-08-18 2016-06-07 Evoqua Water Technologies Llc Enhanced biosorption of wastewater organics using dissolved air flotation with solids recycle
JP6263862B2 (ja) * 2013-04-26 2018-01-24 株式会社Ｊｖｃケンウッド 液晶表示装置
US10131550B2 (en) 2013-05-06 2018-11-20 Evoqua Water Technologies Llc Enhanced biosorption of wastewater organics using dissolved air flotation with solids recycle
JP7423990B2 (ja) * 2019-11-11 2024-01-30 セイコーエプソン株式会社 電気光学装置および電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH646565GA3 (ja) * 1981-02-09 1984-12-14
JPH0634154B2 (ja) * 1983-01-21 1994-05-02 シチズン時計株式会社 マトリクス型表示装置の駆動回路
JPS61117599A (ja) * 1984-11-13 1986-06-04 キヤノン株式会社 映像表示装置のスイツチングパルス
JPH0680477B2 (ja) * 1985-02-06 1994-10-12 キヤノン株式会社 液晶表示パネル及び駆動方法
US4873516A (en) * 1987-06-01 1989-10-10 General Electric Company Method and system for eliminating cross-talk in thin film transistor matrix addressed liquid crystal displays

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298357B2 (en) 1994-10-31 2007-11-20 Semiconductor Energy Laboratory Co., Ltd. Active matrix type flat-panel display device
US9275588B2 (en) 1995-02-01 2016-03-01 Seiko Epson Corporation Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices
US8704747B2 (en) 1995-02-01 2014-04-22 Seiko Epson Corporation Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices
US7940244B2 (en) 1995-02-01 2011-05-10 Seiko Epson Corporation Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices
US7932886B2 (en) 1995-02-01 2011-04-26 Seiko Epson Corporation Liquid crystal display device, driving method for liquid crystal display devices, and inspection for liquid crystal display devices
US7782311B2 (en) 1995-02-01 2010-08-24 Seiko Epson Corporation Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices
US7271793B2 (en) 1995-02-01 2007-09-18 Seiko Epson Corporation Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices
KR100455883B1 (ko) * 1996-11-08 2005-01-17 소니 가부시끼 가이샤 액티브매트릭스 표시장치
US6496169B1 (en) 1998-03-23 2002-12-17 Kabushiki Kaisha Toshiba Liquid crystal display device
US6831625B2 (en) 1998-03-30 2004-12-14 Sharp Kabushiki Kaisha LCD driving circuitry with reduced number of control signals
JP2000081862A (ja) * 1998-07-10 2000-03-21 Toshiba Corp 液晶表示装置駆動回路
JP2009065139A (ja) * 2000-12-14 2009-03-26 Semiconductor Energy Lab Co Ltd 半導体装置
US9123672B2 (en) 2000-12-14 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7589708B2 (en) 2001-07-16 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Shift register and method of driving the same
US7095405B2 (en) 2002-08-09 2006-08-22 Seiko Epson Corporation Output control circuit, driving circuit, electro-optic apparatus, and electronic instrument
US7659877B2 (en) 2003-07-09 2010-02-09 Sharp Kabushiki Kaisha Shift register and display device using the same
US7786968B2 (en) 2003-12-04 2010-08-31 Sharp Kabushiki Kaisha Pulse output circuit, driving circuit for display device and display device using the pulse output circuit, and pulse output method
JP2005192201A (ja) * 2003-12-04 2005-07-14 Sharp Corp パルス出力回路、それを用いた表示装置の駆動回路、表示装置、およびパルス出力方法
JP2005208448A (ja) * 2004-01-26 2005-08-04 Sony Corp 表示装置および表示装置の駆動方法
JP4653583B2 (ja) * 2004-07-23 2011-03-16 友達光電股▲ふん▼有限公司 シングルクロック駆動シフトレジスタ
JP2006040516A (ja) * 2004-07-23 2006-02-09 Au Optronics Corp シングルクロック駆動シフトレジスタ
US8098225B2 (en) 2004-10-14 2012-01-17 Sharp Kabushiki Kaisha Display device driving circuit and display device including same

Also Published As

Publication number Publication date
EP0553823A3 (ja) 1995-03-22
DE69314507D1 (de) 1997-11-20
EP0553823A2 (en) 1993-08-04
DE69314507T2 (de) 1998-05-07
US5818412A (en) 1998-10-06
JP3277382B2 (ja) 2002-04-22
KR100286090B1 (ko) 2001-04-16
EP0553823B1 (en) 1997-10-15
KR930016808A (ko) 1993-08-30

Similar Documents

Publication Publication Date Title
JP3277382B2 (ja) 固定重複パタン除去機能付水平走査回路
US5801673A (en) Liquid crystal display device and method for driving the same
US5253091A (en) Liquid crystal display having reduced flicker
US6023260A (en) Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices
KR100470758B1 (ko) 입력 화소 데이터 재배열 회로를 구비한 액정 표시 유닛
US9910551B2 (en) Touch display panel and driving method therefor
JPH07239463A (ja) アクティブマトリクス型表示装置およびその表示方法
KR100365500B1 (ko) 도트 인버젼 방식의 액정 패널 구동 방법 및 그 장치
US7148871B2 (en) Liquid crystal display device, liquid crystal display device driving method, and liquid crystal projector apparatus
US7420534B2 (en) Display apparatus
JP2002023683A (ja) 表示装置およびその駆動方法
US7050034B2 (en) Display apparatus
JPH10124010A (ja) 液晶パネルおよび液晶表示装置
JP2759108B2 (ja) 液晶表示装置
JP2007163824A (ja) 表示装置
JP3271192B2 (ja) 水平走査回路
EP1653436B1 (en) Display device and drive method thereof
US6999055B2 (en) Display device
JP3326639B2 (ja) オーバーラップ除去機能付双方向走査回路
JP3436255B2 (ja) 固定重複パタン除去機能付水平走査回路装置
JPH04269789A (ja) 電気光学的表示装置
JPH1031201A (ja) 液晶表示装置およびその駆動方法
JPH0535215A (ja) アクテイブマトリクス液晶デイスプレイの駆動方法
KR100286935B1 (ko) 액정 표시판넬의 구동방법
JPH05127188A (ja) 表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090215

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100215

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100215

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 10

EXPY Cancellation because of completion of term