JP2009065139A - 半導体装置 - Google Patents

Abstract

【課題】小型化、薄型化を実現した半導体装置を提供する。
【解決手段】半導体装置は、画素に表示部とセンサ部とを有し、表示部とセンサ部の各々の制御を、同一の走査線駆動回路で行う。第１の期間においては、前記走査線駆動回路は、表示部が有する第１の選択信号線の走査を行い、第２の期間においては、前記走査線駆動回路は、センサ部が有する第２の選択信号線の走査を行う。表示部にビデオ信号を入力するための第１の信号線と、センサ部から、対象物の画像情報を有する信号を出力するための第２の信号線とは、別々に設けられることで、相互の信号へのスイッチングノイズ等の影響を最小限とする。
【選択図】図１

Description

本発明は光源を有し、マトリクス状に配置された光電変換素子と複数のトランジスタ（以下、ＴＦＴとよぶ。）によって構成される半導体装置に関する。また本発明は、絶縁表面上又は半導体基板上に形成された光電変換素子、発光素子及び複数のトランジスタを有する半導体装置に関する。そして本発明の半導体装置は、イメージセンサ機能と画像を表示する機能を有することを特徴とする。

近年、紙面上の文字・図画情報などから、画像情報を有する電気信号を読み出すダイオードやＣＣＤなどの光電変換素子を有する固体撮像装置の開発が進められている。前記固体撮像装置は、スキャナやデジタルカメラ等に用いられている。

光電変換素子を有する固体撮像装置には、大別してラインセンサとエリアセンサがある。ラインセンサは、線状に設けられた光電変換素子を被写体においてスキャンして、画像の情報を電気信号として取り込む。

一方エリアセンサは、密着型エリアセンサとも呼ばれており、平面（面状）に設けられた光電変換素子を被写体上に配置し、画像の情報を電気信号として取り込む。エリアセンサは、ラインセンサと比較すると、光電変換素子をスキャンする動作が必要ないことから、スキャンするときに用いるモーター等を具備することが不要である。

本明細書において、ラインセンサやエリアセンサなどのイメージセンサ機能を有する装置を半導体装置とよぶ。図５に従来の半導体装置の構成の概略図を示す。１００１は、ＣＣＤ型（ＣＭＯＳ型）のイメージセンサであり、イメージセンサ１００１上にはロッドレンズアレイなどの光学系１００２が配置されている。
光学系１００２は、被写体１００４の画像がイメージセンサ１００１上に映し出される（照射される）ようにするために配置される。図５において、光学系１００２の像の関係は、等倍系であるとする。光源１００３は、被写体１００４に光を照射できる位置に配置されている。図５に示す半導体装置に用いられる光源１００３には、ＬＥＤや蛍光灯などが用いられる。そして、被写体１００４の下部にはガラス１００５が配置される。被写体１００４はガラス１００５の上部に配置される。

光源１００３から発せられた光は、ガラス１００５を介して被写体１００４に照射される。そして被写体１００４に照射された光は、該被写体１００４において反射し、ガラス１００５を介して、光学系１００２に入射する。光学系１００２に入射した光は、イメージセンサ１００１に入射し、イメージセンサ１００１において被写体１００４の情報が光電変換される。そして、電気に変換された被写体１００４の情報を示す信号は、外部に読み出される。イメージセンサ１００１は、被写体１００４の情報を行毎に読み出していくが、イメージセンサ１００１で一行分の信号を読み取った後は、スキャナ１００６を移動して、再び同様の動作を繰り返す。

上述した図５に示す半導体装置は、光源１００３からの光が、ガラス１００５という媒体を介して被写体１００４に照射されるために、光が均一に照射されない場合（問題点）がある。また被写体１００４において反射した光は、光学系１００２という媒体を介してイメージセンサ１００１に照射されるために、読み込んだ被写体１００４の情報を画像に示すと、該画像は部分的に明るくなったり暗くなったりしてむらが生じてしまうという問題点が発生する。

また上述した半導体装置の構造では、光学系１００２と光源１００３のサイズを抑えることは難しい。つまり光学系１００２と光源１００３の大きさをある一定以上は小さくすることは難しい。その結果、半導体装置自体の小型化、薄型化が妨げられている。

本発明は上記の実情を鑑みてなされたもので、読み込んだ画像に明るさのむらが生じない半導体装置を提供することを目的とする。さらに、小型化、薄型化を実現した半導体装置を提供することを目的とする。

本発明は、光電変換素子と発光素子、およびそれらを制御するための複数の薄膜トランジスタ（ＴＦＴ）を１つの画素として、複数の画素を同一基板上にマトリクス状に形成した半導体装置を提供する。このように、発光素子と光電変換素子を同一基板上に形成することによって、小型化、薄型化を実現した半導体装置を提供することができる。

発光素子は光源として機能し、発光素子から発せられた光は被写体において反射して、光電変換素子に照射される。このとき被写体において反射した光が、光電変換素子に照射されることによって電流が生じて、被写体の画像情報を有する電気信号（画像信号）が半導体装置に取り込まれる。このようにすると、光電変換素子により画像の情報を読み取ることが出来る。本発明の半導体装置は、上記構成によって発光素子から発せられる光が被写体に均一に照射されるため、読み込んだ画像の明るさにむらが生じることはない。

また本発明では、半導体装置の駆動回路として、信号線駆動回路と出力切り替え回路を用いる。信号線駆動回路は、外部から入力された信号に基づいてタイミング信号を出力切り替え回路に出力する。出力切り替え回路は、発光素子部が有するＴＦＴに接続されている信号線と、センサ部が有するＴＦＴに接続されている信号線に異なるタイミング信号を出力する。すなわち、出力切り替え回路を用いることにより、１つの駆動回路で２本の信号線を制御することが可能となる。
その結果、半導体装置の駆動回路の占有面積を小さくすることが可能になり、半導体装置の小型化を実現することができる。

なお本発明は、発光素子および光電変換素子を有する如何なる構成の半導体装置に有効である。また、光源として発光素子ではなく、フロントライトまたはバックライトを用いた液晶素子を有する半導体装置にも有効である。

また本明細書において、接続とは電気的な接続を意味している。

本発明の半導体装置は、光源としての発光素子と光電変換素子のフォトダイオードを同一基板上に形成することにより、半導体装置の小型化を実現することができる。また出力切り替え回路を用いることにより、１つの駆動回路で２本の信号線を制御することが可能となる。その結果、半導体装置の駆動回路の占有面積を小さくすることが可能になり、半導体装置の小型化を実現することができる。

（実施の形態１）
本発明の半導体装置について説明する。図６を参照する。図６には、発光素子、光電変換素子及び複数の薄膜トランジスタ（ＴＦＴ）をマトリクス状に配置し、同一基板上に形成した半導体装置の画素部を示す。画素部は複数の画素を有している。本実施の形態では、光電変換素子としてフォトダイオードを用いる。

本明細書では、ＥＬ素子などの自発光素子を発光素子とよぶ。発光素子は、電場を加えることで発生するルミネッセンス（Electro Luminescence）が得られる有機化合物を含む層（以下、有機化合物層と記す）と、陽極層と、陰極層とを有する。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）
とがあるが、どちらが一方の発光、又は両方の発光を用いることができる。

なお本明細書では、陽極と陰極の間に形成された全ての層を有機化合物層と定義する。有機化合物層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等などが含まれる。基本的に発光素子は、陽極／発光層／陰極が順に積層された構造を有しており、この構造に加えて、陽極／正孔注入層／発光層／陰極や、陽極／正孔注入層／発光層／電子輸送層／陰極等の順に積層した構造を有していることもある。本明細書では、陽極、有機化合物層及び陰極で形成される素子を発光素子とよぶ。

また本明細書で用いる光電変換素子とは、ＰＮ型のフォトダイオード、ＰＩＮ型のダイオード、アバランシェ型ダイオード、ｎｐｎ埋め込み型ダイオード、ショットキー型ダイオード、フォトトランジスタ、フォトコンダクタなどのいずれか１つを自由に用いることができる。

画素部１００はソース信号線（Ｓ１〜Ｓｘ）、電源供給線（Ｖ１〜Ｖｘ）、選択信号線（ＥＧ１〜ＥＧｙ）、リセット信号線（ＥＲ１〜ＥＲｙ）、センサ選択信号線（ＳＧ１〜ＳＧｙ）、センサリセット信号線（ＳＲ１〜ＳＲｙ）、センサ用信号出力線（ＳＳ１〜ＳＳｘ）、センサ用電源線（ＶＢ1〜ＶＢｘ）を有している。

画素部１００は複数の画素を有している。画素１０１は、ソース信号線（Ｓ１〜Ｓｘ）のいずれか１つと、電源供給線（Ｖ１〜Ｖｘ）のいずれか１つと、選択信号線（ＥＧ１〜ＥＧｙ）のいずれか１つと、リセット信号線（ＥＲ１〜ＥＲｙ）のいずれか１つと、センサ選択信号線（ＳＧ１〜ＳＧｙ）のいずれか１つと、センサリセット信号線（ＳＲ１〜ＳＲｙ）のいずれか１つと、センサ用信号出力線（ＳＳ１〜ＳＳｘ）のいずれか１つと、センサ用電源線（ＶＢ1〜ＶＢｘ）のいずれか１つを有している。

バイアス用ＴＦＴ１０２のソース領域およびドレイン領域は、一方はセンサ用信号出力線（ＳＳ１〜ＳＳｘ）に接続されており、もう一方はＶｓｓ[バイアス用ＴＦＴ用]に接続されている。またバイアス用ＴＦＴ１０２のゲート電極は、バイアス用信号線（ＢＳ）に接続されている。なお、バイアス用ＴＦＴ１０２がｎチャネル型の場合は、Ｖｓｓ[バイアス用ＴＦＴ用]に接続されており、ｐチャネル型の場合は、Ｖｄｄ[バイアス用ＴＦＴ用]に接続されている。

図７を参照する。図７には画素１０１の詳しい回路構成を示している。点線で囲まれた領域は、図６で示す画素部１００のｉ列目ｊ行目の画素であり、本明細書では、画素（ｉ、ｊ）とよぶ。画素（ｉ、ｊ）は、ソース信号線（Ｓｉ）と、電源供給線（Ｖｉ）と、センサ用信号出力配線（ＳＳｉ）と、センサ用電源線（ＶＢｉ）と、選択信号線（ＥＧｊ）と、リセット信号線（ＥＲｊ）と、センサ選択信号線（ＳＧｊ）と、センサリセット信号線（ＳＲｊ）を有する。

なお本発明の半導体装置に設けられる画素には、発光素子及び光電変換素子、並びにそれらを制御する複数のトランジスタが設けられる。本明細書では、説明を簡単にするために１つの画素を発光素子部とセンサ部に大別する。そして発光素子と、該発光素子を制御する複数のトランジスタを合わせて発光素子部とよぶ。また光電変換素子と、該光電変換素子を制御する複数のトランジスタを合わせてセンサ部とよぶ。

画素（ｉ、ｊ）は、発光素子部２１１、センサ部２２１を有する。発光素子部２１１は、選択用ＴＦＴ２１２、駆動用ＴＦＴ２１３、リセット用ＴＦＴ２１４、コンデンサ２１５、発光素子２１６を有している。図７では、画素（ｉ、ｊ）
にコンデンサ２１５が設けられているが、コンデンサ２１５は設けなくとも良い。

発光素子２１６は陽極と陰極と、陽極と陰極との間に設けられた有機化合物層とからなる。陽極が駆動用ＴＦＴ２１３のソース領域またはドレイン領域と接続している場合、陽極が画素電極となり、また陰極が対向電極となる。逆に陰極が駆動用ＴＦＴ２１３のソース領域またはドレイン領域と接続している場合、陰極が画素電極となり、陽極が対向電極となる。

選択用ＴＦＴ２１２のゲート電極は選択信号線（ＥＧｊ）に接続されている。
そして選択用ＴＦＴ２１２のソース領域とドレイン領域は、一方がソース信号線（Ｓｉ）に、もう一方が駆動用ＴＦＴ２１３のゲート電極に接続されている。選択用ＴＦＴ２１２は、画素（ｉ、ｊ）に信号を書き込むときのスイッチング素子として機能するＴＦＴである。

駆動用ＴＦＴ２１３のソース領域とドレイン領域は、一方が電源供給線（Ｖｉ）に、もう一方が発光素子２１６に接続されている。コンデンサ２１５は駆動用ＴＦＴ２１３のゲート電極と電源供給線（Ｖｉ）に接続している。駆動用ＴＦＴ２１３は、発光素子２１６に供給する電流を制御するための素子（電流制御素子）として機能するＴＦＴである。

リセット用ＴＦＴ２１４のソース領域とドレイン領域は、一方は電源供給線（Ｖｉ）に接続され、もう一方は駆動用ＴＦＴ２１３のゲート電極に接続されている。リセット用ＴＦＴ２１４のゲート電極は、リセット信号線（ＥＲj）に接続されている。リセット用ＴＦＴ２１４は、画素（ｉ、ｊ）に書き込まれた信号を消去（リセット）するための素子として機能するＴＦＴである。

また画素（ｉ、ｊ）は、センサ部２２１として、センサ選択用ＴＦＴ２２２、センサ駆動用ＴＦＴ２２３、センサリセット用ＴＦＴ２２４を有している。また本実施の形態では、画素（ｉ、ｊ）は光電変換素子として、フォトダイオード２２５を有している。

フォトダイオード２２５は、ｎチャネル型端子、ｐチャネル型端子、およびｎチャネル型端子とｐチャネル型端子の間に設けられている光電変換層を有している。ｐチャネル型端子、ｎチャネル型端子の一方は、Ｖｓｓ｛ｓｅｎｓｏｒ用｝に接続されており、もう一方はセンサ駆動用ＴＦＴ２２３のゲート電極に接続されている。

センサ選択用ＴＦＴ２２２のゲート電極はセンサ選択信号線（ＳＧｊ）に接続されている。そしてセンサ選択用ＴＦＴ２２２のソース領域とドレイン領域は、一方はセンサ駆動用ＴＦＴ２２３のソース領域に接続されており、もう一方はセンサ用信号出力線（ＳＳｉ）に接続されている。センサ選択用ＴＦＴ２２２は、フォトダイオード２２５の信号を出力するときのスイッチング素子として機能するＴＦＴである。

センサ駆動用ＴＦＴ２２３のドレイン領域はセンサ用電源線（ＶＢｉ）に接続されている。そしてセンサ駆動用ＴＦＴ２２３のソース領域はセンサ選択用ＴＦＴ２２２のソース領域又はドレイン領域に接続されている。センサ駆動用ＴＦＴ２２３は、バイアス用ＴＦＴ１０２とソースフォロワ回路を形成する。そのため、駆動用ＴＦＴ２２３とバイアス用ＴＦＴ１０２は同じ極性であることが好ましい。

センサリセット用ＴＦＴ２２４のゲート電極はセンサリセット信号線（ＳＲj）に接続されている。センサリセット用ＴＦＴ２２４のソース領域とドレイン領域は、一方はセンサ用電源線（ＶＢｉ）に接続されており、もう一方は、フォトダイオード２２５及びセンサ駆動用ＴＦＴ２２３のゲート電極に接続されている。センサリセット用ＴＦＴ２２４は、フォトダイオード２２５を初期化するための素子として機能するＴＦＴである。

なお発光素子部は、発光素子、選択用ＴＦＴ、駆動用ＴＦＴ、リセット用ＴＦＴを有する場合（３Ｔｒ/ｃｅｌｌ）と、発光素子、選択用ＴＦＴ、駆動用ＴＦＴを有する場合（２Ｔｒ/ｃｅｌｌ）とがある。また本明細書では詳細な説明は省略するが、発光素子部に含まれるＴＦＴの数は特に限定されない。本発明の半導体装置が有する画素の発光素子部は、１画素中に４つのＴＦＴを有する場合（４Ｔｒ/ｃｅｌｌ）、１画素中に５つのＴＦＴを有する場合（５Ｔｒ/ｃｅｌｌ）
、１画素中に６つのＴＦＴを有する場合（６Ｔｒ/ｃｅｌｌ）などのいずれを適用してもよい。

続いて、図１を参照する。図１には本発明の半導体装置の概略図が示されている。画素部１００の周囲には、選択信号線駆動回路１０３ａ、選択用出力切り替え回路１０３ｂが形成されており、またリセット信号線駆動回路１０４ａ、リセット用出力切り替え回路１０４ｂが形成されている。さらに、ソース信号線駆動回路１０５、センサ用ソース信号線駆動回路１０６が形成されている。

図２を参照する。図２（ａ）には、選択信号線駆動回路１０３ａと選択用出力切り替え回路１０３ｂを示している。また図２（ｂ）には、リセット信号線駆動回路１０４ａとリセット用出力切り替え回路１０４ｂを示している。また実施の形態２において説明するが、図２（ａ）で示す選択信号線駆動回路１０３ａと選択用出力切り替え回路１０３ｂから出力される信号のタイミングチャートを図３に示すので適宜参考にすると良い。

以下にはまず選択信号線駆動回路１０３ａと選択用出力切り替え回路１０３ｂに関して図２（ａ）を用いて説明し、次いでリセット信号線駆動回路１０４ａとリセット用出力切り替え回路１０４ｂに関して図２（ｂ）を用いて説明する。

まず選択信号線駆動回路１０３ａと選択用出力切り替え回路１０３ｂに関して図２（ａ）を用いて説明する。図２（ａ）で示す選択信号線駆動回路１０３ａと図２（ｂ）で示すリセット信号線駆動回路１０４ａは、シフトレジスタ１１０とパルス幅制御回路１１１を有している。選択信号線駆動回路１０３ａとリセット信号線駆動回路１０４ａは、シフトレジスタ１１０とパルス幅制御回路１１１を有している。しかしパルス幅制御回路１１１は必ずしも設けられる必要はなく、選択信号線駆動回路１０３ａとリセット信号線駆動回路１０４ａは、シフトレジスタ１１０のみを有していてもよい。

シフトレジスタ１１０は、外部から入力される信号に基づいてタイミング信号を発生させている。外部から入力される信号とは、クロック信号、クロックバック信号、スタートパルスなどを指す。そして前記タイミング信号は、シフトレジスタ１１０に設けられている複数のＮＡＮＤ回路１１４より、シフトレジスタ１１０に隣接するパルス幅制御回路１１１に入力される。

パルス幅制御配線１１２は、シフトレジスタから入力されるタイミング信号のパルス幅に比べると、小さいパルス幅のタイミング信号を出力する。

本実施の形態では、一例として、パルス幅制御回路１１１は、複数のＮＯＲ回路１１５と複数のインバータ回路１１６を有している。図２に示すように、ＮＯＲ回路１１５の２つの入力端子は、一方はパルス幅制御配線１１２に接続され、他方はＮＡＮＤ回路１１４の出力端子に接続している。またＮＯＲ回路１１５の出力端子は、インバータ回路１１６の入力端子に接続している。ＮＯＲ回路１１５は、ＮＡＮＤ回路１１４から入力されたタイミング信号と、パルス幅制御配線１１２から入力された信号の否定論理和をとって、インバータ回路１１６に信号を出力する。

インバータ回路１１６の出力端子は、ＮＡＮＤ回路１１７の入力端子と、ＮＯＲ回路１２０の入力端子に接続されている。インバータ回路１１６は、ＮＯＲ回路１１５から入力された信号の否定をとって、２本の配線に信号を出力する。前記２本の配線には、一方はＮＡＮＤ回路１１７の入力端子が接続され、他方はＮＯＲ回路１２０の入力端子が接続されている。

図２（ａ）に示すように、ＮＡＮＤ回路１１７の出力端子とＮＯＲ回路１２０の出力端子には、インバータ回路が接続されている場合があり、１つまたは複数のインバータ回路が接続されている。

なおＮＡＮＤ回路１１７の出力端子とＮＯＲ回路１２０の出力端子には、インバータ回路が接続されていなくてもよく、その場合には、ＮＡＮＤ回路１１７の出力端子には選択信号線（ＥＧ）が接続され、ＮＯＲ回路１２０の出力端子にはセンサ選択信号線（ＳＧ）が接続される。

インバータ回路が接続されている場合は、接続されているインバータ回路の数は、ＮＡＮＤ回路１１７の場合とＮＯＲ回路１２０の場合によってそれぞれ異なる。ＮＡＮＤ回路１１７の出力端子には、１つまたは複数のインバータ回路が接続されており、その先には選択信号線（ＥＧ）が接続されている。ＮＯＲ回路１２０の出力端子には、１つまたは複数のインバータ回路が接続されており、その先にはセンサ選択信号線（ＳＧ）に接続されている。また、選択信号線（ＥＧ）
とセンサ選択信号線（ＳＧ）が接続されているＴＦＴの極性によっても、インバータ回路の数は異なる。

以下には、ＮＡＮＤ回路１１７の出力端子とＮＯＲ回路１２０の出力端子に接続されるインバータ回路の個数について、それぞれの信号線ごとに説明する。

まず、選択信号線（ＥＧ）の場合を説明する。選択信号線（ＥＧ）は、ＮＡＮＤ回路１１７の出力端子の先に接続されている。選択信号線（ＥＧ）に接続されている選択用ＴＦＴがｎチャネル型の場合は、ＮＡＮＤ回路１１７の出力端子に接続されるインバータ回路は偶数個となる。また選択用ＴＦＴがｐチャネル型の場合は、ＮＡＮＤ回路１１７の出力端子に接続されるインバータ回路は奇数個となる。

図２（ａ）においては、一例として選択用ＴＦＴがｎチャネル型の場合を示し、インバータ回路が２個（偶数個）接続されている場合を示している。ＮＡＮＤ回路１１７の出力端子には、インバータ回路１１８の入力端子が接続されている。そしてインバータ回路１１８の出力端子には、インバータ回路１１９の入力端子が接続されている。インバータ回路１１９の出力端子には、選択信号線（ＥＧ）が接続されている。

次に、センサ選択信号線（ＳＧ）の場合を説明する。センサ選択信号線（ＳＧ）は、ＮＯＲ回路１２０の出力端子の先に接続されている。センサ選択信号線（ＳＧ）に接続されているセンサ選択用ＴＦＴがｎチャネル型の場合は、ＮＯＲ回路１２０の出力端子に接続されるインバータ回路は偶数個となる。また、センサ選択用ＴＦＴがｐチャネル型の場合は、ＮＯＲ回路１２０の出力端子に接続されるインバータ回路は奇数個となる。

図２（ａ）においては、一例としてセンサ選択用ＴＦＴがｎチャネル型の場合を示し、インバータ回路が２個（偶数個）接続されている場合を示している。ＮＯＲ回路１２０の出力端子には、インバータ回路１２１の入力端子が接続されている。そしてインバータ回路１２１の出力端子には、インバータ回路１２２の入力端子が接続されている。インバータ回路１２２の出力端子には、センサ選択信号線（ＳＧ）が接続されている。

次いでリセット信号線駆動回路１０４ａとリセット用出力切り替え回路１０４ｂに関して図２（ｂ）を用いて説明する。リセット信号線駆動回路１０４ａは、シフトレジスタ１１０とパルス幅制御回路１１１を有している。シフトレジスタ１１０とパルス幅制御回路１１１に関しては上述したので、ここでは説明を省略する。

以下には、ＮＡＮＤ回路１２７の出力端子と、ＮＯＲ回路１３０の出力端子とに接続されるインバータ回路の個数について、それぞれの信号線ごとに説明する。

まずリセット信号線（ＥＲ）の場合を説明する。リセット信号線（ＥＲ）は、ＮＡＮＤ回路１２７の出力端子の先に接続されている。リセット信号線（ＥＲ）
に接続されているリセット用ＴＦＴがｎチャネル型の場合は、ＮＡＮＤ回路１２７の出力端子に接続されるインバータ回路は奇数個となる。またリセット用ＴＦＴがｐチャネル型の場合は、ＮＡＮＤ回路１２７の出力端子に接続されるインバータ回路は偶数個となる。

図２（ｂ）においては、一例としてリセット用ＴＦＴがｎチャネル型の場合を示し、インバータ回路が１個（奇数個）接続されている場合を示している。ＮＡＮＤ回路１２７の出力端子には、インバータ回路１２８の入力端子が接続されている。インバータ回路１２８の出力端子には、リセット信号線（ＥＲ）が接続されている。

次に、センサリセット信号線（ＳＲ）の場合を説明する。センサリセット信号線（ＳＲ）は、ＮＯＲ回路１３０の出力端子の先に接続されている。センサリセット信号線（ＳＲ）に接続されているセンサリセット用ＴＦＴがｎチャネル型の場合は、ＮＯＲ回路１３０の出力端子に接続されるインバータ回路は偶数個となる。また、センサリセット用ＴＦＴがｐチャネル型の場合は、ＮＯＲ回路１３０の出力端子に接続されるインバータ回路は奇数個となる。

図２（ｂ）においては、一例としてセンサリセット用ＴＦＴがｎチャネル型の場合を示し、インバータ回路が２個（偶数個）接続されている場合を示している。ＮＯＲ回路１３０の出力端子には、インバータ回路１３１の入力端子が接続されている。インバータ回路１３１の出力端子には、インバータ回路１３２の入力端子が接続されている。インバータ回路１３２の出力端子には、センサリセット信号線（ＳＲ）が接続されている。

なお本明細書では、上述したＮＡＮＤ回路１１７及びＮＯＲ回路１２０と、ＮＡＮＤ回路１２７及びＮＯＲ回路１３０は、一方は第一の論理回路であり、もう一方は第二の論理回路と称する。

第一の論理回路と第二の論理回路は、一方はＮＡＮＤ回路であり、もう一方はＮＯＲ回路である。また、一方はＮＡＮＤ回路であり、もう一方はＯＲ回路でもよい。さらに、一方はＡＮＤ回路であり、もう一方はＮＯＲ回路でもよいし、一方はＡＮＤ回路であり、もう一方はＯＲ回路でもよい。

また本明細書では、第一の論理回路と第二の論理回路に接続される信号線を、第一の信号線と第二の信号線と称する。

第一の信号線と第二の信号線は、一方は選択信号線であり、もう一方はセンサ選択信号線である。また、一方は選択信号線であり、もう一方はセンサリセット信号線でもよい。さらに、一方はリセット信号線であり、もう一方はセンサ選択信号線でもよいし、一方はリセット信号線であり、もう一方はセンサリセット信号線でもよい。

また本明細書では、第一の信号線と第二の信号線に接続されているＴＦＴを第一のＴＦＴと第二のＴＦＴと称する。

第一のＴＦＴと第二のＴＦＴは、一方は選択用ＴＦＴであり、もう一方はセンサ選択用ＴＦＴである。また、一方は選択用ＴＦＴであり、もう一方はセンサリセット用ＴＦＴでもよい。さらに、一方はリセット用ＴＦＴであり、もう一方はセンサ選択用ＴＦＴでもよいし、一方はリセット用ＴＦＴであり、もう一方はセンサリセット用ＴＦＴでもよい。

本発明の半導体装置は、イメージセンサ機能を有し、かつ画像を表示する機能を有することを特徴としており、該半導体装置は２つのモード（読み取りモード、表示モード）を有している。使用者は、イメージセンサ機能を用いる場合は読み取りモードを選択し、画像を表示する機能を用いる場合は表示モードを選択することで、本発明の半導体装置を使用する。

読み取りモードの場合には、画素部１００を形成する発光素子２１６が、全画面中で均一に発光し、光源として機能する。そして光源からの光（発光素子２１６から発せられる光）は、被写体において反射する。フォトダイオード２２５は、被写体において反射した光を受け取り、被写体の情報を読み取る。

また表示モードの場合には、画素部１００を形成する複数の発光素子２１６により画像を表示する。このとき、センサ部２２１のフォトダイオード２２５は機能せず、本発明の半導体装置は通常の表示装置と同様の機能を有する。

そしてモード制御配線１１３には、上述した読み取りモードと表示モードによって、異なる信号が入力される。

図２（ａ）において、ＮＡＮＤ回路１１７の２つの入力端子は、一方はモード制御配線１１３に接続され、他方はインバータ回路１１６の出力端子に接続されている。ＮＡＮＤ回路１１７の出力端子は、インバータ回路１１８の入力端子に接続している。ＮＡＮＤ回路１１７は、入力された信号の否定論理積をとって、インバータ回路１１８の入力端子に信号を出力する。インバータ回路１１８の出力端子は、インバータ回路１１９の入力端子に接続されている。インバータ回路１１８は、入力された信号の否定をとって、インバータ回路１１９の入力端子に信号を出力する。インバータ回路１１９の出力端子は、選択信号線（ＥＧ）に接続されている。インバータ回路１１９は、入力された信号の否定をとって、選択信号線（ＥＧ）に信号を出力する。

また図２（ａ）において、ＮＯＲ回路１２０の２つ入力端子は、一方はモード制御配線１１３に接続され、他方はインバータ回路１１６の出力端子に接続されている。ＮＯＲ回路１２０の出力端子は、インバータ回路１２１の入力端子に接続している。ＮＯＲ回路１２０は、入力された信号の否定論理和をとって、インバータ回路１２１の入力端子に信号を出力する。インバータ回路１２１の出力端子は、インバータ回路１２２の入力端子に接続されている。インバータ回路１２１は、入力された信号の否定をとって、インバータ回路１２２の入力端子に信号を出力する。インバータ回路１２２の出力端子は、センサ選択信号線（ＳＧ）に接続されている。インバータ回路１２２は、入力された信号の否定をとって、センサ選択信号線（ＳＧ）に信号を出力する。

図２（ｂ）において、ＮＡＮＤ回路１２７の２つの入力端子は、一方はモード制御配線１１３に接続され、他方はインバータ回路１１６の出力端子に接続されている。ＮＡＮＤ回路１２７の出力端子は、インバータ回路１２８の入力端子に接続している。ＮＡＮＤ回路１２７は、入力された信号の否定論理積をとって、インバータ回路１２８の入力端子に信号を出力する。インバータ回路１２８の出力端子は、リセット信号線（ＥＲ）に接続されている。インバータ回路１２８は、入力された信号を反転させて、リセット信号線（ＥＲ）に信号を出力する。

また図２（ｂ）において、ＮＯＲ回路１３０の２つの入力端子は、一方はモード制御配線１１３に接続され、他方はインバータ回路１１６の出力端子に接続されている。ＮＯＲ回路１３０の出力端子は、インバータ回路１３１の入力端子に接続している。ＮＯＲ回路１３０は、入力された信号の否定論理和をとって、インバータ回路１３１の入力端子に信号を出力する。インバータ回路１３１の出力端子は、インバータ回路１３２の入力端子に接続されている。インバータ回路１３１は、入力された信号を反転させて、インバータ回路１３２に信号を出力する。インバータ回路１３２の出力端子は、センサリセット信号線（ＳＲ）に接続されている。インバータ回路１３２は、入力された信号を反転させて、センサリセット信号線（ＳＲ）に信号を出力する。

図２において、本発明の半導体装置の駆動回路として選択用出力切り替え回路１０３ｂとリセット用出力切り替え回路１０４ｂを示したが、あくまで一例である。図２ではＮＡＮＤ回路を用いているが、ＮＡＮＤ回路の代わりにＡＮＤ回路を用いてもよい。また同様に、ＮＯＲ回路を用いているが、ＯＲ回路を用いてもよい。また、ＮＡＮＤ回路とＮＯＲ回路、ＡＮＤ回路とＯＲ回路を入れ替えて用いてもよい。すなわち、信号線駆動回路および出力切り替え回路の回路構成は、設計者が自由に設計することができる。

なお本明細書において、信号線駆動回路とは、選択信号線駆動回路またはリセット信号線駆動回路のどちらか一方を示す。また出力切り替え回路とは、選択用出力切り替え回路とリセット用出力切り替え回路のどちらか一方を示す。

（実施の形態２）
図３を参照する。図３には実施の形態１で示した駆動回路の信号のタイミングチャートを示す。そして本実施の形態では、一例として選択信号線駆動回路１０３ａと選択用出力切り替え回路１０３ｂから出力される信号のタイミングチャートを示して、該選択信号線駆動回路１０３ａと該選択用出力切り替え回路１０３ｂの動作について以下に説明する。

図２（ａ）において、隣接している任意のＮＡＮＤ回路１１４から出力される信号をｂ１、ｂ２とする。パルス幅制御配線１１２からは、図３に示すように、ＮＡＮＤ回路１１４から出力されたタイミング信号のパルス幅に比べて、小さいパルス幅のタイミング信号を出力する。ＮＯＲ回路１１５の２つの入力端子は、一方はＮＡＮＤ回路１１４の出力端子に接続され、他方はパルス幅制御配線１１２に接続されている。ＮＯＲ回路１１５の出力端子は、インバータ回路１１６の入力端子に接続されている。ＮＯＲ回路１１５は、ＮＡＮＤ回路１１４から入力されたタイミング信号と、パルス幅制御配線１１２から入力された信号の否定論理和をとって、インバータ回路１１６にｃ１に示す信号を出力する。インバータ回路１１６は、ＮＯＲ回路１１５から入力された信号を反転させ、ｄ１に示す信号を出力する。

モード制御配線１１３からは、表示モードの場合と読み取りモードの場合において、図３に示すように異なる信号が出力される。本実施の形態では、表示モードでは常にＨｉｇｈの信号が入力されて、読み取りモードでは常にＬｏｗの信号が入力されるとする。

ＮＡＮＤ回路１１７の２つの入力端子は、一方はモード制御配線１１３に接続され、他方はインバータ回路１１６の出力端子に接続されている。ＮＡＮＤ回路１１７の出力端子は、インバータ回路１１８の入力端子に接続されている。ＮＡＮＤ回路１１７は、インバータ回路１１６から入力されたタイミング信号と、モード制御配線１１３から入力された信号の否定論理積をとって、インバータ回路１１８に信号を出力する。インバータ回路１１８の出力端子は、インバータ回路１１９の入力端子に接続されている。インバータ回路１１８は、入力された信号を反転させて、インバータ回路１１９に信号を出力する。インバータ回路１１９の出力端子には、選択信号線（ＥＧ）が接続されている。インバータ回路１１９は、入力された信号を反転させて、ｅ１に示す信号を選択信号線（ＥＧ）に出力する。

またＮＯＲ回路１２０の２つの入力端子は、一方はモード制御配線１１３に接続され、他方はインバータ回路１１６の出力端子に接続されている。ＮＯＲ回路１２０の出力端子は、インバータ回路１２１の入力端子が接続されている。ＮＯＲ回路１２０は、インバータ回路１１６から入力されたタイミング信号と、モード制御配線１１３から入力された信号の否定論理和をとって、インバータ回路１２１に信号を出力する。インバータ回路１２０の出力端子は、インバータ回路１２１の入力端子に接続されている。インバータ回路１２１は、入力された信号を反転させて、インバータ回路１２２に信号を出力する。インバータ回路１２２の出力端子には、センサ選択信号線（ＳＧ）が接続されている。インバータ回路１２２は、入力された信号を反転させて、ｅ２に示す信号をセンサ選択信号線（ＳＧ）に出力する。

そして図３に示すように、選択信号線（ＥＧ）とセンサ用選択信号線（ＳＧ）
とに出力される信号は異なる。また表示モードと読み取りモードでは、選択信号線（ＥＧ）とセンサ用選択信号線（ＳＧ）に出力される信号は異なる。

ここでモード制御配線１１３からＨｉｇｈの信号が出力される場合と、Ｌｏｗの信号が出力される場合の２つの場合について説明する。本実施の形態では、表示モードを選択したときにはモード制御配線１１３からＨｉｇｈの信号が出力され、読み取りモードを選択したときにはモード制御配線１１３からＬｏｗの信号が出力されるとする。

まずモード制御配線１１３から、Ｈｉｇｈの信号が出力される場合について説明する。ＮＡＮＤ回路１１７に接続されている選択用信号線（ＥＧ）には、インバータ回路１１６の出力端子から出力される信号と同様の信号であるＨｉｇｈの信号が入力される。またＮＯＲ回路１２０に接続されているセンサ選択用信号線（ＳＧ）には、インバータ回路１１６の出力端子から出力される信号に関わらず、常に一定の電圧を保った信号が出力される。

次いで、モード制御配線１１３から、Ｌｏｗの信号が出力される場合について説明する。ＮＯＲ回路１２０に接続されているセンサ選択用信号線（ＳＧ）には、インバータ回路１１６と同様の信号であるＬｏｗの信号が出力される。またＮＡＮＤ回路１１７に接続されている選択用信号線（ＥＧ）には、インバータ回路１１６の出力に関わらず、常に一定の電圧を保った信号が出力される。

本実施の形態は、実施の形態１と自由に組み合わせることが可能である。

（実施の形態３）
本実施の形態では、被写体をモノクロで読み取る場合において入力される信号と、該被写体の画像をモノクロで表示する場合において入力される信号とを図４（Ａ）を用いて説明する。

図４（Ａ）には、被写体をモノクロで読み取る場合について、ソース信号線駆動回路から発生する信号と、選択信号線（ＥＧ）及びリセット信号線（ＥＲ）のそれぞれに接続されているＴＦＴに入力される信号と、発光素子部２１１に与えられるビデオ信号とを示している。ビデオ信号とは、デジタルビデオ信号またはアナログビデオ信号を示す。また図４（Ａ）には、センサ部２２１のセンサ用信号出力線（ＳＳ）と、センサ用選択信号線（ＳＧ）と、センサ用リセット信号線（ＳＲ）のそれぞれに接続されているＴＦＴに入力される信号を示している。なお本実施の形態では、画素部の構成として図６および図７を参照する。

本実施の形態においては、選択用ＴＦＴ２１２、リセット用ＴＦＴ２１４、センサ選択用ＴＦＴ２２２、センサリセットＴＦＴ２２４は全てｎチャネル型とする。また駆動用ＴＦＴ２１３はｐチャネル型とする。そしてそれらのＴＦＴの極性に対応した信号を図４（Ａ）に示す。ただし、選択用ＴＦＴ２１２、リセット用ＴＦＴ２１４、センサ選択用ＴＦＴ２２２、センサリセットＴＦＴ２２４、駆動用ＴＦＴ２１３の極性は、自由に設計することができる。但しその場合には、そのＴＦＴの極性に対応した信号を出力できる回路を設計する必要がある。

ＴＦＴの極性がｎチャネル型の場合は、オン信号がＨｉｇｈの信号であり、オフ信号がＬｏｗの信号である。またＴＦＴの極性がｐチャネル型の場合は、オン信号がＬｏｗの信号であり、オフ信号がＨｉｇｈの信号である。

ここで表示モードと読み取りモードにおける発光素子部とセンサ部に入力される信号を図４（Ａ）を用いて説明する。なお図４（Ａ）にはモノクロの被写体を読み取る場合を示し、図４（Ｂ）にはカラーの被写体を読み取る場合を示す。そして本実施の形態では、モノクロの被写体を読み取る場合を図４（Ａ）を用いて説明する。カラーの被写体を読み取る場合については、実施例２において説明する。

まず表示モードについて説明する。表示モードでは、画素部１００を形成する複数の発光素子２１６により画像を表示する。その場合には、センサ部２２１のフォトダイオード２２５は機能せずに常にオフ状態となって、通常の表示装置と同様の機能をもつ。

なおセンサ部２２１は常にオフ状態でなく、常にオン状態としてもよい。そしてセンサ部２２１を常にオン状態として機能させないようにすることもできる。
しかしセンサ部２２１がオン状態を維持する場合には、ソースフォロワ回路などが電力を消費してしまう。よって消費電力の観点から考えると、センサ部２２１は、常にオフ状態にしておくことが望ましい。またセンサ部２２１をオフ状態にしておくことによって、消費電力を抑制することができる。

また駆動回路においては、オン状態からオフ状態に移行する場合と、オフ状態からオン状態に移行する場合とにおいて電流が流れて電力を消費する。消費電力を抑制するためには、駆動回路を構成する各回路素子の電圧が変化せずに、電流が流れないようにすればよい。つまり、センサ部２２１を常にオフ状態にしておくことにより、消費電力を抑制することができる。

ソース信号線駆動回路からは、パルス信号が発生する。また選択信号線（ＥＧ）と、リセット信号線（ＥＲ）は、それぞれ接続しているＴＦＴにパルス信号を入力する。またビデオ信号として、パルス信号が入力される。なお本実施の形態において、パルス信号とは、時間的に電圧が変化する信号のことを指す。

上述したように表示モードにおいては、センサ部２２１はオフ状態であって機能しない。センサ用ソース信号線（ＳＳ）は、接続しているＴＦＴに信号を出力せず、一定の電圧を保っている。また、センサ選択信号線（ＳＧ）とセンサリセット信号線（ＳＲ）は、それぞれ接続しているＴＦＴに常にオフ信号（本実施の形態ではＬｏｗの信号）を入力する。なおここでは、センサ選択信号線（ＳＧ）
とセンサリセット信号線（ＳＲ）に入力される信号は、パルス信号ではなく、常に一定の電圧を保っている信号である。つまり表示モードの場合においては、センサ選択信号線（ＳＧ）とセンサリセット信号線（ＳＲ）は常に一定の電圧を保っている。その結果、センサ部２２１には電流が流れないので機能しない。

次いで、読み取りモードについて説明する。読み取りモードの場合には、画素部１００を形成する発光素子２１６が、全画面中で均一に発光し、光源として機能する。そして光源からの光（発光素子２１６から発せられる光）は、被写体において反射され、フォトダイオード２２５はその反射した光を受け取って、その結果、被写体の情報を読み取ることができる。

つまり発光素子部２１１では、発光素子２１６を均一に発光させる必要がある。ソース信号線駆動回路からは、オン信号（本実施の形態では、Ｈｉｇｈの信号）が発生する。またリセット信号線（ＥＲ）は、接続しているＴＦＴにオフ信号（本実施の形態では、Ｌｏｗの信号）を入力する。またビデオ信号として、駆動用ＴＦＴがオン状態になるような信号が駆動用ＴＦＴに入力される。すなわちビデオ信号は、オン信号（本実施の形態では、Ｌｏｗの信号）が入力される。また、センサ部２２１において、センサ用信号出力信号線（ＳＳ）、センサ用選択信号線（ＳＧ）、センサ用リセット信号線（ＳＲ）は、それぞれ接続しているＴＦＴにパルス信号を入力する。

上述したように、読み取りモードと表示モードによって、ＴＦＴに入力される信号は、それぞれの信号線によって異なる。

本実施の形態は、実施の形態１、２と自由に組み合わせることが可能である。

実施の形態では、図７に示すように発光素子部が３Ｔｒ/ｃｅｌｌの場合を説明したが、本実施例では発光素子部が２Ｔｒ/ｃｅｌｌの場合について図８を用いて説明する。

図８に発光素子部が２Ｔｒ/ｃｅｌｌの場合における１つの画素の詳しい回路構成を示す。画素部において、ｉ列目ｊ行目に設けられた画素（ｉ、ｊ）の詳しい回路構成を示す。画素（ｉ、ｊ）は、ソース信号線（Ｓi）と、電源供給線（Ｖi）と、センサ用信号出力線（ＳＳi）と、センサ用電源線（ＶＢi）と、選択信号線（ＥＧj）と、センサ選択信号線（ＳＧj）と、センサリセット信号線（ＳＲj）を有する。

画素（ｉ、ｊ）は、発光素子部２３１、センサ部２４１を有している。発光素子部２３１は、選択用ＴＦＴ２３２、駆動用ＴＦＴ２３３、コンデンサ２３５、発光素子２３６を有している。また図８では画素（ｉ、ｊ）にコンデンサ２３５が設けられているが、コンデンサ２３５を設けなくとも良い。そしてセンサ部２４１は、センサ選択用ＴＦＴ２４２、センサ駆動用ＴＦＴ２４３、センサリセット用ＴＦＴ２４４、フォトダイオード２４５を有している。

発光素子２３６は陽極と陰極と、陽極と陰極との間に設けられた有機化合物層とからなる。陽極が駆動用ＴＦＴ２３３のソース領域またはドレイン領域と接続している場合、陽極が画素電極となり、陰極が対向電極となる。また、陰極が駆動用ＴＦＴ２３３のソース領域またはドレイン領域と接続している場合、陰極が画素電極となり、陽極が対向電極となる。

選択用ＴＦＴ２３２のゲート電極は選択信号線（ＥＧｊ）に接続されている。
そして選択用ＴＦＴ２３２のソース領域とドレイン領域は、一方がソース信号線（Ｓi）に、もう一方が駆動用ＴＦＴ２３３のゲート電極に接続されている。選択用ＴＦＴ２３２は、画素（ｉ、ｊ）に信号を書き込むときのスイッチング素子として機能するＴＦＴである。

駆動用ＴＦＴ２３３のソース領域とドレイン領域は、一方が電源供給線（Ｖi）に、もう一方が発光素子２３６に接続されている。コンデンサ２３５は駆動用ＴＦＴ２３３のゲート電極と電源供給線（Ｖi）とに接続して設けられている。
駆動用ＴＦＴ２３３は、発光素子２３６に供給する電流を制御するための素子（電流制御素子）として機能するＴＦＴである。

フォトダイオード２４５は、ｎチャネル型端子、ｐチャネル型端子およびｎチャネル型端子とｐチャネル型端子の間に設けられている光電変換層を有している。ｎチャネル型端子、ｐチャネル型端子の一方は、Ｖｓｓ[sensor用]に接続されており、もう一方はセンサ駆動用ＴＦＴ２４３のゲート電極に接続されている。

センサ選択用ＴＦＴ２４２のゲート電極はセンサ選択信号線（ＳＧj）に接続されている。そしてセンサ選択用ＴＦＴ２４２のソース領域とドレイン領域は、一方はセンサ駆動用ＴＦＴ２４３のソース領域に接続されており、もう一方はセンサ用信号出力線（ＳＳi）に接続されている。センサ選択用ＴＦＴ２４２は、フォトダイオード２４５の信号を出力するときのスイッチング素子として機能するＴＦＴである。

センサ駆動用ＴＦＴ２４３のドレイン領域はセンサ用電源線（ＶＢi）に接続されている。そしてセンサ駆動用ＴＦＴ２４３のソース領域はセンサ選択用ＴＦＴ２４２のソース領域又はドレイン領域に接続されている。また、センサ駆動用ＴＦＴ２４３は、バイアス用ＴＦＴ（図示せず）とソースフォロワ回路を形成する。そのため、センサ駆動用ＴＦＴ２４３とバイアス用ＴＦＴの極性は同じである方がよい。

センサリセット用ＴＦＴ２４４のゲート電極はセンサリセット信号線（ＳＲj）に接続されている。センサリセット用ＴＦＴ２４４のソース領域とドレイン領域は、一方はセンサ用電源線（ＶＢi）に接続されており、もう一方はフォトダイオード２４５及びセンサ駆動用ＴＦＴ２４３のゲート電極に接続されている。
センサリセット用ＴＦＴ２４４は、フォトダイオード２４５を初期化するための素子として機能するＴＦＴである。

そして画素部は、図８に示す画素が複数個マトリクス状に同一基板上に形成されたものである。画素部の周辺には駆動回路が形成されるが、ソース信号線（Ｓ）とセンサ用信号出力線（ＳＳ）を制御するための駆動回路として、ソース信号線駆動回路と、センサ用ソース信号線駆動回路が形成される。

また選択信号線（ＥＧ）とセンサ選択信号線（ＳＧ）を制御するために信号線駆動回路が形成される。そして信号線駆動回路には、出力切り替え回路が接続される。また選択信号線（ＥＧ）とセンサ選択信号線（ＳＧ）に限らず、選択信号線（ＥＧ）とセンサリセット信号線（ＳＲ）を制御するために信号線駆動回路が形成されていてもよい。その場合にも信号線駆動回路には、出力切り替え回路が接続される。

なお発光素子部が２Ｔｒ/ｃｅｌｌである本実施例における半導体装置には、本出願人による特願２０００-０６７７９３号の発明を適用することが可能である。

また本実施例は、実施の形態１乃至実施の形態３と自由に組み合わせることが可能である。

実施例１では、発光素子部が２Ｔｒ/ｃｅｌｌの場合について説明したが、本実施例では、発光素子部は２Ｔｒ/ｃｅｌｌであって、３つの発光素子部と１つのセンサ部で１つの画素を形成している例について図９を用いて説明する。なお、発光素子部が３Ｔｒ/ｃｅｌｌの場合や、その他の回路構成を有する場合においても、３つの発光素子部と１つのセンサ部で画素を形成することができる。また前記画素で画素部を形成することができる。

図９を参照する。光の三原色である赤（Ｒ）、緑（Ｇ）、青（Ｂ）用に全部で３つの発光素子部が形成されている。発光素子部２５１は、赤（Ｒ）用であり、選択用ＴＦＴ２５１ａ、駆動用ＴＦＴ２５１ｂ、コンデンサ２５１ｃ、発光素子２５１ｄを有している。発光素子部２５２は、緑（Ｇ）用であり、選択用ＴＦＴ２５２ａ、駆動用ＴＦＴ２５２ｂ、コンデンサ２５２ｃ、発光素子２５２ｄを有している。発光素子部２５３は、青（Ｂ）用であり、選択用ＴＦＴ２５３ａ、駆動用ＴＦＴ２５３ｂ、コンデンサ２５３ｃ、発光素子２５３ｄを有している。

発光素子２５１ｄ、２５２ｄ、２５３ｄは、陽極と陰極と、陽極と陰極との間に設けられた発光層とからなる。陽極が駆動用ＴＦＴ２５１ｂ、２５２ｂ、２５３ｂのそれぞれのソース領域またはドレイン領域と接続している場合、陽極が画素電極となり、陰極が対向電極となる。逆に陰極が駆動用ＴＦＴ２５１ｂ、２５２ｂ、２５３ｂのそれぞれのソース領域またはドレイン領域と接続している場合、陰極が画素電極となり、陽極が対向電極となる。

センサ部２５４は、センサ選択用ＴＦＴ２５４ａ、センサ駆動用ＴＦＴ２５４ｂ、センサリセット用ＴＦＴ２５４ｃ、フォトダイオード２５４ｄを有している。

フォトダイオード２５４ｄは、ｎチャネル型端子、ｐチャネル型端子およびｎチャネル型端子とｐチャネル型端子の間に設けられている光電変換層を有している。ｎチャネル型端子、ｐチャネル型端子の一方は、Ｖｓｓ[sensor用]に接続されており、もう一方はセンサ駆動用ＴＦＴ２５４ｂのゲート電極に接続されている。

センサ選択用ＴＦＴ２５４ａのゲート電極はセンサ選択信号線（ＳＧj）に接続されている。そしてセンサ選択用ＴＦＴ２５４ａのソース領域とドレイン領域は、一方はセンサ駆動用ＴＦＴ２５４ｂのソース領域に接続されており、もう一方はセンサ用信号出力線（ＳＳｉ）に接続されている。センサ選択用ＴＦＴ２５４ａは、フォトダイオード２５４ｄの信号を出力するときのスイッチング素子として機能するＴＦＴである。

センサ駆動用ＴＦＴ２５４ｂのドレイン領域とソース領域は、一方はセンサ用電源線（ＶＢｉ）に接続されており、もう一方は、センサ選択用ＴＦＴ２５４ａのソース領域又はドレイン領域に接続されている。センサ駆動用ＴＦＴ２５４ｂは、バイアス用ＴＦＴ（図示せず）とソースフォロワ回路を形成する。そのため、センサ駆動用ＴＦＴ２５４ｂとバイアス用ＴＦＴの極性は同じである方がよい。

センサリセット用ＴＦＴ２５４ｃのゲート電極はセンサリセット信号線（ＳＲj）に接続されている。センサリセット用ＴＦＴ２５４ｃのソース領域とドレイン領域は、一方はセンサ用電源線（ＶＢｉ）に接続されており、もう一方は、フォトダイオード２５４ｄ及びセンサ駆動用ＴＦＴ２５４ｂのゲート電極に接続されている。センサリセット用ＴＦＴ２５４ｃは、フォトダイオード２５４ｄを初期化するための素子として機能するＴＦＴである。

そして画素部は、図９に示す画素が複数個マトリクス状に同一基板上に形成されたものである。画素部の周辺には駆動回路が形成されるが、例えばＲ用ソース信号線（ＲＳ）と、Ｇ用ソース信号線（ＧＳ）と、Ｂ用ソース信号線（ＢＳ）を制御するためのソース信号線駆動回路と、センサ用信号出力線（ＳＳ）を制御するためのセンサ用ソース信号線駆動回路が形成される。

また選択信号線（ＥＧ）とセンサ選択信号線（ＳＧ）を制御するために信号線駆動回路が形成される。そして信号線駆動回路には、出力切り替え回路が接続される。また選択信号線（ＥＧ）とセンサ選択信号線（ＳＧ）に限らず、選択信号線（ＥＧ）とセンサリセット信号線（ＳＲ）を制御するために信号線駆動回路が形成されていてもよい。その場合にも信号線駆動回路には、出力切り替え回路が接続される。

また発光素子部が２Ｔｒ/ｃｅｌｌである本実施例の半導体装置には、本出願人による特願２０００-０６７７９３号の発明を適用することが可能である。

ここで、表示モードと読み取りモードのそれぞれのモードにおける発光素子部とセンサ部に入力される信号を図４（Ｂ）を用いて説明する。

図４（Ｂ）には、ソース信号線駆動回路から発生する信号、選択信号線（ＥＧ）及びリセット信号線（ＥＲ）がそれぞれ接続されているＴＦＴに出力する信号、発光素子部２５１〜発光素子部２５３に与えられるビデオ信号を示している。
またセンサ部２５４のセンサ用信号出力線（ＳＳ）、センサ用選択信号線（ＳＧ）、センサ用リセット信号線（ＳＲ）がそれぞれ接続されているＴＦＴに出力する信号を示している。なお本実施例では画素の構成として、図９を参照する。

本実施例においては、発光素子部２５１〜発光素子部２５３に含まれる駆動用ＴＦＴの極性はｐチャネル型であり、他のＴＦＴはすべてｎチャネル型とする。
それぞれのＴＦＴの極性は、自由に設計することが可能であるが、その場合には、その極性に対応した信号を出力できる回路を設計する必要がある。

信号を入力するＴＦＴの極性がｎチャネル型の場合は、オン信号がＨｉｇｈの信号であり、オフ信号がＬｏｗの信号である。また、信号を入力するＴＦＴの極性がｐチャネル型の場合は、オン信号がＬｏｗの信号であり、オフ信号がＨｉｇｈの信号である。

まず表示モードについて説明する。表示モードでは、発光素子２５１ｄ、発光素子２５２ｄ、発光素子２５３ｄが画像を表示する。その場合には、センサ部のフォトダイオード２５４ｄは機能しない。このとき、ソース信号線駆動回路からは、パルス信号が発生する。また、選択信号線（ＥＧ）及びリセット信号線（ＥＲ）は、それぞれ接続しているＴＦＴにパルス信号を出力する。またビデオ信号として、パルス信号を出力する。

また表示モードでは、センサ部２５４は機能しない。センサ用ソース信号線（ＳＳ）は、接続しているＴＦＴに信号を出力せず、一定の電圧を保っている。また、センサ選択信号線（ＳＧ）とセンサリセット信号線（ＳＲ）は、それぞれ接続しているＴＦＴに常にオフ信号（本実施の形態ではＬｏｗの信号）を出力する。なおここでセンサ選択信号線（ＳＧ）とセンサリセット信号線（ＳＲ）が出力する信号は、パルス信号ではなく、常に一定の電圧を保っている信号である。そのため表示モードの場合において、センサ選択信号線（ＳＧ）とセンサリセット信号線（ＳＲ）は常に一定の電圧を保っている。その結果、センサ部２５４には電流が流れず、機能しない。

なお図９に示す画素の構成は、カラーの被写体をカラーの画像として読み取ることが可能であるが、カラーの画像として読み取らずに、モノクロの画像として読み取ることも出来る。本実施例では、まずモノクロの画像として読み取る場合について説明して、次いでカラーの画像として読み取る場合について説明する。

被写体をモノクロの画像として読み取る場合の読み取りモードについて説明する。読み取りモードの場合には、発光素子２５１ｄ、発光素子２５２ｄ、発光素子２５３ｄは、全画面で均一に発光し、光源として機能する。そして、光源からの光を被写体において反射させる。センサ部２５４は、被写体において反射した光を受け取って、被写体の情報を読み取る。つまり被写体の情報を読み取るためには、発光素子２５１ｄ、発光素子２５２ｄ、発光素子２５３ｄを均一に発光させる必要がある。

この場合には、ソース信号線駆動回路からは、オン信号（本実施の形態では、Ｈｉｇｈの信号）が発生する。またリセット信号線（ＥＲ）は、接続しているＴＦＴにオフ信号（本実施の形態では、Ｌｏｗの信号）を入力する。またビデオ信号として、駆動用ＴＦＴ２５１ｂ、２５２ｂ、２５３ｂがオン状態になるような信号が、駆動用ＴＦＴ２５１ｂ、２５２ｂ、２５３ｂに入力される。すなわちビデオ信号として、オン信号（本実施の形態では、Ｌｏｗの信号）が入力される。

次いで、被写体をカラーの画像として読み取る場合の読み取りモードについて説明する。被写体をカラーの画像として読み取る場合は、光の三原色である赤（Ｒ）、緑（Ｇ）、青（Ｂ）用に発光素子部を形成する。そして赤（Ｒ）、緑（Ｇ）、青（Ｂ）の三回に分けて画像を読み取り、それらの画像を重ね合わせて１つの画像を形成する。

この場合においては、センサ部２５４において、センサ用信号出力信号線（ＳＳ）、センサ用選択信号線（ＳＧ）、センサ用リセット信号線（ＳＲ）は、それぞれ接続しているＴＦＴにパルス信号を出力する。

そして被写体をカラーの画像として読み取る場合においては、Ｒ用の画像を読み取る場合、Ｇ用の画像を読み取る場合、Ｂ用の画像を読み取る場合に分けて説明する。

まずＲ用の画像を読み取る場合を説明する。ソース信号線駆動回路からは、オン信号が発生する。また選択信号線（ＥＧ）、リセット信号線（ＥＲ）は、それぞれ接続しているＴＦＴにオン信号又はオフ信号を入力する。そしてビデオ信号として、Ｒ用の発光素子部２５１にオンの信号が入力されて、Ｇ用の発光素子部２５２にはオフの信号が入力され、Ｂ用の発光素子部２５３にはオフの信号が入力される。

次いでＧ用の画像を読み取る場合を説明する。ソース信号線駆動回路からは、オン信号が発生する。また選択信号線（ＥＧ）、リセット信号線（ＥＲ）は、それぞれ接続しているＴＦＴにオン信号又はオフ信号を入力する。そしてビデオ信号として、Ｒ用の発光素子部２５１にオフの信号が入力されて、Ｇ用の発光素子部２５２にはオンの信号が入力され、Ｂ用の発光素子部２５３にはオフの信号が入力される。

最後にＢ用の画像を読み取る場合を説明する。ソース信号線駆動回路からは、オン信号が発生する。選択信号線（ＥＧ）からはオン信号が発生する。また、選択信号線（ＥＧ）、リセット信号線（ＥＲ）は、それぞれ接続しているＴＦＴにオン信号又はオフ信号を入力する。そしてビデオ信号として、Ｒ用の発光素子部２５１にオフの信号が入力され、Ｇ用の発光素子部２５２にオフの信号が入力され、Ｂ用の発光素子部２５３にオンの信号が入力される。

このように、Ｒ用、Ｇ用、Ｂ用と３回に分けての被写体の画像を読み取り、その後、３つの画像を合成することにより、被写体をカラーの画像として読み取ることができる。

上述したように、読み取りモードと表示モードによって、ＴＦＴに入力される信号は、それぞれの信号線によって異なる。

なお本実施例では、３つの発光素子部と１つのセンサ部で１つの画素を形成しており、該画素により被写体をカラーの画像として読み取る場合を説明した。しかし、３つの発光素子部と１つのセンサ部で１つの画素を形成している場合において、被写体をカラーの画像としてではなく、モノクロの画像として読み取ることは可能である。すなわちモノクロの画像で読み取る場合には、１つの画素に３つある発光素子部をすべて発光させて被写体を読み取ればよい。また１つの画素に３つある発光素子部のうち、任意の２つを発光させてもよい。また１つの画素に３つある発光素子部のうち、任意の１つを発光させてもよい。但し、赤（Ｒ）
用の発光素子部のみを発光させた場合は、被写体の赤の部分は読み取れない場合がある。

また本実施例は、実施の形態１乃至実施の形態３および実施例１と自由に組み合わせることが可能である。

実施の形態１乃至実施の形態３および実施例１、２では、光源として発光素子を用いた例を示したが、本実施例では、光源としてフロントライト又はバックライトを用いた半導体装置について説明する。この場合には、イメージセンサ機能により得られた被写体の情報は、半導体装置の画素部に設けられている液晶素子部により表示される。

図１０を参照する。本実施例の半導体装置は、液晶素子部２６１とセンサ部２７１とで１つの画素を形成している。液晶素子部２６１は、液晶選択用ＴＦＴ２６２、コンデンサ２６３、液晶素子２６４を有している。またセンサ部２７１は、センサ選択用ＴＦＴ２７２、センサ駆動用ＴＦＴ２７３、センサリセット用ＴＦＴ２７４、フォトダイオード２７５を有している。

液晶選択用ＴＦＴ２６２のゲート電極は液晶選択信号線（ＥＧｊ）に接続されている。そして液晶選択用ＴＦＴ２６２のソース領域とドレイン領域は、一方がソース信号線（Ｓi）に、もう一方が液晶素子２６４およびコンデンサ２６３に接続されている。選択用ＴＦＴ２６２は、画素（ｉ、ｊ）に信号を書き込むときのスイッチング素子として機能するＴＦＴである。

センサ選択用ＴＦＴ２７２のゲート電極はセンサ選択信号線（ＳＧj）に接続されている。そしてセンサ選択用ＴＦＴ２７２のソース領域とドレイン領域は、一方はセンサ駆動用ＴＦＴ２７３のソース領域に接続されており、もう一方はセンサ用信号出力線（ＳＳi）に接続されている。センサ選択用ＴＦＴ２７２は、フォトダイオード２７５から読み出された信号を出力するときのスイッチング素子として機能するＴＦＴである。

センサ駆動用ＴＦＴ２７３のドレイン領域はセンサ用電源線（ＶＢi）に接続されている。そしてセンサ駆動用ＴＦＴ２７３のソース領域は、センサ選択用ＴＦＴ２７２のソース領域又はドレイン領域に接続されている。センサ駆動用ＴＦＴ２７３は、バイアス用ＴＦＴ（図示せず）とソースフォロワ回路を形成する。
そのため、センサ駆動用ＴＦＴ２７３とバイアス用ＴＦＴの極性は同じである方がよい。

センサリセット用ＴＦＴ２７４のゲート電極はセンサリセット信号線（ＳＲj）に接続されている。センサリセット用ＴＦＴ２７４のソース領域とドレイン領域は、一方はセンサ用電源線（ＶＢi）に接続されており、もう一方はフォトダイオード２７５及びセンサ駆動用ＴＦＴ２７３のゲート電極に接続されている。
センサリセット用ＴＦＴ２７４は、フォトダイオード２７５を初期化するための素子として機能するＴＦＴである。

画素部は、図１０に示す画素が複数個マトリクス状に同一基板上に形成されたものである。そして画素部の周囲には駆動回路が形成され、ソース信号線（Ｓ）
を制御するための液晶用ソース信号線駆動回路と、センサ用信号出力線（ＳＳ）
を制御するためのセンサ用ソース信号線駆動回路が形成される。

また液晶選択信号線（ＥＧ）とセンサ選択信号線（ＳＧ）を制御するための信号線駆動回路が形成される。信号線駆動回路には、出力切り替え回路が接続される。また液晶選択信号線（ＥＧ）とセンサ選択信号線（ＳＧ）の組み合わせに限らず、選択信号線（ＥＧ）とセンサリセット信号線（ＳＲ）を制御するために信号線駆動回路が形成されていてもよい。その場合にも信号線駆動回路には、出力切り替え回路が接続される。

また本実施例は、実施の形態１乃至実施の形態３および実施例１、２と自由に組み合わせることが可能である。

本実施例では、発光素子２１６の動作を制御する選択用ＴＦＴ２１２および駆動用ＴＦＴ２１３の駆動方法について説明する。本実施例では、画素部１００の構成として、図６及び図７を参照する。

図１１に本発明の半導体装置のブロック図を示す。画素部１００の周囲には、選択信号線駆動回路１０３ａ、選択用出力切り替え回路１０３ｂが形成されており、またリセット信号線駆動回路１０４ａ、リセット用出力切り替え回路１０４ｂが形成されている。また画素部１００の周囲には、ソース信号線駆動回路１０５、センサ用ソース信号線駆動回路１０６が形成されている。

ソース信号線駆動回路１０５は、シフトレジスタ１０５ａ、ラッチ（Ａ）１０５ｂ、ラッチ（Ｂ）１０５ｃを有している。ソース信号線駆動回路１０５において、シフトレジスタ１０５ａにクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）が入力される。シフトレジスタ１０５ａは、これらのクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）に基づきタイミング信号を順に発生させ、後段の回路へタイミング信号を供給する。

なおシフトレジスタ１０５ａからのタイミング信号を、バッファ等（図示せず）によって緩衝増幅し、後段の回路へ緩衝増幅したタイミング信号を順次供給しても良い。タイミング信号が供給される配線には、多くの回路あるいは素子が接続されているために負荷容量（寄生容量）が大きい。この負荷容量が大きいために生ずるタイミング信号の立ち上がりまたは立ち下がりの”鈍り”を防ぐために、このバッファが設けられる。

シフトレジスタ１０５ａからのタイミング信号は、ラッチ（Ａ）１０５ｂに供給される。ラッチ（Ａ）１０５ｂは、デジタル信号（digital signals）を処理する複数のステージのラッチを有している。ラッチ（Ａ）１０５ｂは、前記タイミング信号が入力されると同時に、デジタル信号を順次書き込み保持する。

なおラッチ（Ａ）１０５ｂにデジタル信号を取り込む際に、ラッチ（Ａ）１０５ｂが有する複数のステージのラッチに、順にデジタル信号を入力しても良い。
ラッチ（Ａ）１０５ｂが有する複数のステージのラッチをいくつかのグループに分け、グループごとに並行して同時にデジタル信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループの数を分割数と呼ぶ。例えば４つのステージごとにラッチをグループに分けた場合、４分割で分割駆動すると言う。

ラッチ（Ａ）１０５ｂの全ステージのラッチへのデジタル信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。すなわち、ラッチ（Ａ）１０５ｂ中で一番左側のステージのラッチにデジタル信号の書き込みが開始される時点から、一番右側のステージのラッチにデジタル信号の書き込みが終了する時点までの時間間隔がライン期間である。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。

１ライン期間が終了すると、ラッチ（Ｂ）１０５ｃにラッチシグナル（Latch Signal）が供給される。この瞬間、ラッチ（Ａ）１０５ｂに書き込まれ保持されているデジタル信号は、ラッチ（Ｂ）１０５ｃに一斉に送出され、ラッチ（Ｂ）
１０５ｃの全ステージのラッチに書き込まれ、保持される。

デジタル信号をラッチ（Ｂ）１０５ｃに送出したラッチ（Ａ）１０５ｂは、シフトレジスタ１０５ａからのタイミング信号に基づき、再びデジタル信号の書き込みを順次行う。

この２順目の１ライン期間中には、ラッチ（Ｂ）１０５ｃに書き込まれ、保持されているデジタル信号がソース信号線（Ｓ）に入力される。

なおソース信号線駆動回路の構成は、本実施例で示した構成に限定されない。

画素部１００の発光素子２１６の動作を制御する選択用ＴＦＴ２１２及び駆動用ＴＦＴ２１３を、デジタル方式で駆動させた場合のタイミングチャートを図１２に示し、その駆動方法について説明する。

画素部１００の全ての画素が一通り発光するまでの期間を１フレーム期間（Ｆ）と呼ぶ。フレーム期間はアドレス期間（Ｔａ）とサステイン期間（Ｔｓ）とに分けられる。アドレス期間とは、１フレーム期間中、全ての画素にデジタル信号を入力する期間である。サステイン期間（点灯期間とも呼ぶ）とは、アドレス期間において画素に入力されたデジタル信号によって、発光素子を発光又は非発光の状態にし、表示を行う期間を示している。

まずアドレス期間Ｔａにおいて、発光素子の対向電極の電位は、電源供給線（Ｖ）の電位（電源電位）と同じ高さに保たれている。

そして選択信号線（ＥＧ１）に入力される信号によって、選択信号線（ＥＧ１）に接続されている選択用ＴＦＴ２１２がオンの状態になる。次に、ソース信号線駆動回路１０５からソース信号線（Ｓ）にデジタルビデオ信号が入力される。
ソース信号線（Ｓ）に入力されたデジタルビデオ信号は、オンの状態の選択用ＴＦＴ２１２を介して駆動用ＴＦＴ２１３のゲート電極に入力される。

次に選択信号線（ＥＧ２）に入力される信号によって、選択信号線（ＥＧ２）
に接続されている全ての選択用ＴＦＴ２１２がオンの状態になる。次に、ソース信号線駆動回路１０５からソース信号線（Ｓ）にデジタルビデオ信号が入力される。ソース信号線（Ｓ）に入力されたデジタルビデオ信号は、オンの状態の選択用ＴＦＴ２１２を介して駆動用ＴＦＴ２１３のゲート電極に入力される。

上述した動作を選択信号線（ＥＧｙ）まで繰り返し、全ての画素１０１の駆動用ＴＦＴ２１３のゲート電極にデジタル信号が入力され、アドレス期間Ｔａが終了する。

アドレス期間Ｔａが終了すると同時にサステイン期間Ｔｓとなる。サステイン期間Ｔｓにおいて、全ての選択用ＴＦＴ２１２は、オフの状態となる。

そしてサステイン期間Ｔｓが開始されると同時に、全ての発光素子２１６の対向電極の電位は、電源電位が画素電極に与えられたときに発光素子２１６が発光する程度に、電源電位との間に電位差を有する高さになる。なお本明細書において、画素電極と対向電極の電位差を駆動電圧と呼ぶ。また各画素が有する駆動用ＴＦＴ２１３のゲート電極に入力されたビデオ信号によって駆動用ＴＦＴ２１３はオンの状態になっている。よって電源電位が発光素子２１６の画素電極に与えられ、全ての画素が有する発光素子２１６は発光する。

サステイン期間Ｔｓが終了すると同時に、１つのフレーム期間が終了する。

なお本実施例では、被写体をモノクロの画像として読み込む半導体装置の駆動方法について説明したが、被写体をカラーの画像として読み込む場合も同様である。ただしカラーの画像として読み込む半導体装置の場合、１つのフレーム期間をＲＧＢに対応した３つのサブフレーム期間に分割し、各サブフレーム期間においてアドレス期間とサステイン期間とに設ける。そしてＲ用のサブフレーム期間のアドレス期間では、Ｒに対応する画素の発光素子だけ発光するような信号を全ての画素に入力し、サステイン期間においてＲの発光素子だけ発光を行う。Ｇ用、Ｂ用のサブフレーム期間においても同様に、各サステイン期間において、各色に対応する画素の発光素子のみが発光を行うようにする。

そして被写体をカラーの画像として読み込む半導体装置の場合、ＲＧＢに対応した３つのサブフレーム期間の各サステイン期間は、Ｒ用、Ｇ用、Ｂ用センサフレーム期間（ＳＦｒ、ＳＦｇ、ＳＦｂ）をそれぞれ設けるようにするとよい。

また本実施例は、実施の形態１乃至実施の形態３、実施例１乃至実施例３と自由に組み合わせることが可能である。

本実施例では、発光素子２１６の動作を制御する選択用ＴＦＴ２１２および駆動用ＴＦＴ２１３の駆動方法について、実施例４とは異なる場合について説明する。本実施例では、画素部１００の構成として、図６及び図７を参照する。

図１３に、本発明の半導体装置において、デジタル方式で画素部１００に画像を表示する際のタイミングチャートを示す。

まず、１フレーム期間（Ｆ）をｎ個のサブフレーム期間（ＳＦ１〜ＳＦｎ）に分割する。階調数が多くなるにつれて１フレーム期間におけるサブフレーム期間の数も増える。なお半導体装置の画素部１００が画像を表示する場合、１フレーム期間（Ｆ）とは、画素部１００の全ての画素１０１が１つの画像を表示する期間を指す。

本実施例の場合、フレーム期間は１秒間に６０以上設けることが好ましい。１秒間に表示される画像の数を６０以上にすることで、視覚的にフリッカ等の画像のちらつきを抑えることが可能になる。

サブフレーム期間はアドレス期間（Ｔａ）とサステイン期間（Ｔｓ）とに分けられる。アドレス期間とは、１サブフレーム期間中、全ての画素にデジタルビデオ信号を入力する期間である。なおデジタルビデオ信号とは、画像の情報を有するデジタルの信号である。サステイン期間（点灯期間とも呼ぶ）とは、アドレス期間において画素に入力されたデジタルビデオ信号によって、発光素子を発光又は非発光の状態にし、表示を行う期間を示している。

ＳＦ１〜ＳＦｎが有するアドレス期間（Ｔａ）をそれぞれＴａ１〜Ｔａｎとする。ＳＦ１〜ＳＦｎが有するサステイン期間（Ｔｓ）をそれぞれＴｓ１〜Ｔｓｎとする。

電源供給線（Ｖ）の電位は所定の電位（電源電位）に保たれている。

まずアドレス期間Ｔａにおいて、発光素子の対向電極の電位は、電源電位と同じ高さに保たれている。

次に選択信号線（ＥＧ１）に入力される信号によって、選択信号線（ＥＧ１）
に接続されている全ての選択用ＴＦＴ２１２がオンの状態になる。次に、ソース信号線駆動回路１０５からソース信号線（Ｓ）にデジタルビデオ信号が入力される。デジタルビデオ信号は「０」または「１」の情報を有しており、「０」と「１」のデジタルビデオ信号は、一方がＨｉｇｈ、もう一方がＬｏｗの電圧を有する信号である。

そしてソース信号線（Ｓ）に入力されたデジタルビデオ信号は、オンの状態の選択用ＴＦＴ２１２を介して、駆動用ＴＦＴ２１３のゲート電極に入力される。

次に選択信号線（ＥＧ１）に接続されている全ての選択用ＴＦＴ２１２がオフの状態になり、選択信号線（ＥＧ２）に入力されるタイミング信号によって、選択信号線（ＥＧ２）に接続されている全ての選択用ＴＦＴ２１２がオンの状態になる。次に、ソース信号線駆動回路１０５からソース信号線（Ｓ）にデジタルビデオ信号が入力される。ソース信号線（Ｓ）に入力されたデジタルビデオ信号は、オンの状態の選択用ＴＦＴ２１２を介して、駆動用ＴＦＴ２１３のゲート電極に入力される。

上述した動作を選択信号線（ＥＧｙ）まで繰り返し、全ての画素１０１の駆動用ＴＦＴ２１３のゲート電極にデジタルビデオ信号が入力され、アドレス期間が終了する。

アドレス期間が終了すると同時にサステイン期間となる。サステイン期間において、全ての選択用ＴＦＴはオフの状態になる。サステイン期間において、全ての発光素子の対向電極の電位は、電源電位が画素電極に与えられたときに発光素子が発光する程度に、電源電位との間に電位差を有する高さになる。

本実施例では、デジタルビデオ信号が「０」の情報を有していた場合、駆動用ＴＦＴ２１３はオフの状態になる。よって発光素子２１６の画素電極は対向電極の電位に保たれたままである。その結果、「０」の情報を有するデジタルビデオ信号が入力された画素において、発光素子２１６は発光しない。

逆にデジタルビデオ信号が「１」の情報を有していた場合、駆動用ＴＦＴ２１３はオンの状態になる。よって電源電位が発光素子２１６の画素電極に与えられる。その結果、「１」の情報を有するデジタルビデオ信号が入力された画素が有する発光素子２１６は発光する。

このように、画素に入力されるデジタルビデオ信号の有する情報によって、発光素子２１６が発光または非発光の状態になり、画素は表示を行う。

サステイン期間が終了すると同時に、１つのサブフレーム期間が終了する。そして次のサブフレーム期間が出現し、再びアドレス期間に入り、全画素にデジタルビデオ信号を入力したら、再びサステイン期間に入る。なお、サブフレーム期間ＳＦ１〜ＳＦｎの出現する順序は任意である。

以下、残りのサブフレーム期間においても同様の動作を繰り返し、表示を行う。ｎ個のサブフレーム期間が全て終了したら、１つの画像が表示され、１フレーム期間が終了する。１フレーム期間が終了すると次のフレーム期間のサブフレーム期間が出現し、上述した動作を繰り返す。

本発明において、ｎ個のサブフレーム期間がそれぞれ有するアドレス期間Ｔａ１〜Ｔａｎの長さは全て同じである。またｎ個のサステイン期間Ｔｓ１、…、Ｔｓｎの長さの比は、Ｔｓ１：Ｔｓ２：Ｔｓ３：…：Ｔｓ（ｎ−１）：Ｔｓｎ＝２⁰：２^-1：２^-2：…：２^-(n-2)：２^-(n-1)で表される。

各画素の階調は、１フレーム期間においてどのサブフレーム期間を発光させるかによって決まる。例えば、ｎ＝８のとき、全部のサステイン期間で発光した場合の画素の輝度を１００％とすると、Ｔｓ１とＴｓ２において画素が発光した場合には７５％の輝度が表現でき、Ｔｓ３とＴｓ５とＴｓ８を選択した場合には１６％の輝度が表現できる。

また本実施例は、実施の形態１乃至実施の形態３、実施例１乃至実施例４と自由に組み合わせることが可能である。

実施例４及び実施例５では、アドレス期間において対向電極の電位を電源電位と同じ電位に保っていたため、発光素子は発光しなかった。本実施例では、実施例４及び実施例５とは異なる例について説明する。画素電極に電源電位が与えられたときに発光素子が発光する程度の電位差を、対向電位と電源電位との間に常に設け、アドレス期間においても表示期間と同様に表示を行うようにしても良い。

ただし発光素子を光源として用いる場合と本実施例を組み合わせる場合は、モノクロの画像を読み込む半導体装置では、フレーム期間内にセンサフレーム期間ＳＦが含まれていることが重要である。またカラー画像を読み込む半導体装置では、ＲＧＢに対応した３つのサブフレーム期間が、それぞれＲ用、Ｇ用、Ｂ用のセンサフレーム期間に含まれていることが重要である。

またセンサ部に画像を表示する場合と本実施例を組み合わせる場合は、サブフレーム期間全体が実際に表示を行う期間となるので、サブフレーム期間の長さを、ＳＦ１：ＳＦ２：ＳＦ３：…：ＳＦ（ｎ−１）：ＳＦｎ＝２⁰：２^-1：２^-2：…：２^-(n-2)：２^-(n-1)となるように設定する。上記構成により、アドレス期間を発光させない駆動方法に比べて、高い輝度の画像が得られる。

また本実施例は、実施の形態１乃至実施の形態３、実施例１乃至実施例５と自由に組み合わせることが可能である。

本実施例では、発光素子２１６の動作を制御する選択用ＴＦＴ２１２および駆動用ＴＦＴ２１３の駆動方法について、実施例４〜６とは異なる場合について説明する。本実施例では、画素部１００の構成として、図６及び図７を参照する。

図１４に本実施例の半導体装置のブロック図を示す。画素部１００の周囲には、選択信号線駆動回路１０３ａ、選択用出力切り替え回路１０３ｂが形成されており、また、リセット信号線駆動回路１０４ａ、リセット用出力切り替え回路１０４ｂが形成されている。また、ソース信号線駆動回路１０５、センサ用ソース信号線駆動回路１０６が形成されている。

ソース信号線駆動回路１０５は、シフトレジスタ１０５ａ、レベルシフト１０５ｂ、サンプリング回路１０５ｃを有している。なおレベルシフト１０５ｂは、設計者が必要に応じて用いることができる。また本実施例においてレベルシフト１０５ｂはシフトレジスタ１０５ａとサンプリング回路１０５ｃとの間に設ける構成としたが、本発明はこの構成に限定されず、シフトレジスタ１０５ａの中にレベルシフト１０５ｂが組み込まれている構成にしても良い。

クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）がシフトレジスタ１０５ａに入力される。シフトレジスタ１０５ａからアナログの信号（アナログ信号）をサンプリングするためのサンプリング信号が出力される。出力されたサンプリング信号はレベルシフト１０５ｂに入力され、その電位の振幅が大きくなって出力される。

レベルシフト１０５ｂから出力されたサンプリング信号は、サンプリング回路１０５ｃに入力される。そしてサンプリング回路１０５ｃに入力されるアナログ信号がサンプリング信号によってそれぞれサンプリングされ、ソース信号線（Ｓ）に入力される。

一方、選択信号線駆動回路１０３ａは、それぞれシフトレジスタ、バッファ（いずれも図示せず）を有している。

選択信号線駆動回路１０３ａにおいて、シフトレジスタ（図示せず）からのタイミング信号がバッファ（図示せず）に供給され、対応する選択信号線（ＥＧ）
に供給される。選択信号線（ＥＧ）には、それぞれ１ライン分の画素の選択用ＴＦＴ２１２のゲート電極が接続されており、１ライン分全ての画素の選択用ＴＦＴ２１２を同時にオンの状態にしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。

次に、選択用ＴＦＴ２１２及び駆動用ＴＦＴ２１３を、アナログ方式で駆動させた場合のタイミングチャートを図１５に示す。画素部１００の全ての画素が一通り発光するまでの期間を１フレーム期間Ｆと呼ぶ。１ライン期間Ｌは、１つの選択信号線が選択されてから、その次に別の選択信号線が選択されるまでの期間を意味する。図６に示した半導体装置の場合、選択信号線はｙ本あるので、１フレーム期間中にｙ個のライン期間Ｌ１〜Ｌｙが設けられている。

解像度が高くなるにつれて１フレーム期間中のライン期間の数も増え、駆動回路を高い周波数で駆動しなければならなくなる。

まず電源供給線（Ｖ）は一定の電源電位に保たれている。そして発光素子の対向電極の電位である対向電位も一定の電位に保たれている。電源電位は、電源電位が発光素子の画素電極に与えられると発光素子が発光する程度に、対向電位との間に電位差を有している。

第１のライン期間Ｌ１において、選択信号線駆動回路１０３ａから選択信号線（ＥＧ１）に入力されるタイミング信号によって、選択信号線（ＥＧ１）に接続された全ての選択用ＴＦＴ２１２はオンの状態になる。そして、ソース信号線（Ｓ）に順にソース信号線駆動回路１０５からアナログ信号が入力される。ソース信号線（Ｓ）に入力されたアナログ信号は、選択用ＴＦＴ２１２を介して駆動用ＴＦＴ２１３のゲート電極に入力される。

駆動用ＴＦＴ２１３のチャネル形成領域を流れる電流の大きさは、そのゲート電極に入力される信号の電位の高さ（電圧）によって制御される。よって、発光素子２１６の画素電極に与えられる電位は、駆動用ＴＦＴ２１３のゲート電極に入力されたアナログ信号の電位の高さによって決まる。そして発光素子２１６はアナログ信号の電位に制御されて発光を行う。なお本実施例の場合、全ての画素に入力されるアナログ信号は、同じ高さの電位に保たれている。

ソース信号線（Ｓ）へのアナログ信号の入力が終了すると、第１のライン期間Ｌ１が終了する。なお、ソース信号線（Ｓ）へのアナログ信号の入力が終了するまでの期間と水平帰線期間とを合わせて１つのライン期間としても良い。そして次に第２のライン期間Ｌ２となり、選択信号線（ＥＧ１）に接続された全ての選択用ＴＦＴ２１２はオフの状態になり、選択信号線（ＥＧ２）に入力されるゲート信号によって、選択信号線（ＥＧ２）に接続された全ての選択用ＴＦＴ２１２はオンの状態になる。そして第１のライン期間Ｌ１と同様に、ソース信号線（Ｓ）に順にアナログ信号が入力される。

そして上述した動作を選択信号線（ＥＧｙ）まで繰り返し、全てのライン期間Ｌ１〜Ｌｙが終了する。全てのライン期間Ｌ１〜Ｌｙが終了すると、１フレーム期間が終了する。１フレーム期間が終了することで、全ての画素が有する発光素子は発光を行う。なお全てのライン期間Ｌ１〜Ｌｙと垂直帰線期間とを合わせて１フレーム期間としても良い。

本発明では、全てのサンプリング期間ＳＴ１〜ＳＴｙにおいて画素が発光する必要があり、よって本実施例の駆動方法の場合、フレーム期間内にセンサフレーム期間ＳＦが含まれていることが重要である。

なお本実施例では、モノクロの画像を読み込む半導体装置の駆動方法について説明したが、カラー画像を読み込む場合も同様である。ただしカラー画像を読み込む半導体装置の場合、１つのフレーム期間をＲＧＢに対応した３つのサブフレーム期間に分割する。そしてＲ用のサブフレーム期間では、Ｒに対応する画素の発光素子だけ発光するようなアナログ信号を全ての画素に入力し、Ｒの発光素子だけ発光を行う。Ｇ用、Ｂ用のサブフレーム期間においても同様に、各色に対応する画素の発光素子のみが発光を行うようにする。

そしてカラー画像を読み込む半導体装置の場合、ＲＧＢに対応した３つのサブフレーム期間の各サステイン期間は、Ｒ用、Ｇ用、Ｂ用センサフレーム期間（ＳＦｒ、ＳＦｇ、ＳＦｂ）を含んでいることが重要である。

また本実施例は、実施の形態１乃至実施の形態３、実施例１乃至実施例７と自由に組み合わせることが可能である。

図１６に本実施例の半導体装置のブロック図を示す。画素部１００の周囲には、選択信号線駆動回路１０３ａ、選択用出力切り替え回路１０３ｂが形成されており、また、リセット信号線駆動回路１０４ａ、リセット用出力切り替え回路１０４ｂが形成されている。また、ソース信号線駆動回路１０５、センサ用ソース信号線駆動回路１０６が形成されている。

なお本実施例において、画素部１００の構成は、図６及び図７を参照する。そして本実施例では画素部１００を構成するセンサ部２２１に注目して、センサ部２２１の駆動方法について説明する。

センサ用ソース信号線駆動回路１０６は、バイアス用回路１０６ａ、サンプルホールド＆信号処理用回路１０６ｂ、信号出力用駆動回路１０６ｃ、最終出力増幅用回路１０６ｄを有する。

バイアス用回路１０６ａは、各画素のセンサ駆動用ＴＦＴ２１２と対になって、ソースフォロワ回路を形成する。バイアス用回路１０６ａの下部には、サンプルホールド＆信号処理用回路１０６ｂが形成されている。サンプルホールド＆信号処理用回路１０６ｂは、信号を一時保存したり、アナログ・デジタル変換を行ったり、雑音を低減したりするための回路などが形成されている。

サンプルホールド＆信号処理用回路１０６ｂの下部には、信号出力用駆動回路１０６ｃが形成されている。信号出力用駆動回路１０６ｃは、一時的に保存されていた信号を、画素部１００に順に出力していく機能を有する。そして、最終出力増幅用回路１０６ｄは、サンプルホールド＆信号処理用回路１０６ｂと信号出力用駆動回路１０６ｃから出力された信号を、外部に出力するために増幅する。
つまり、信号を増幅しない場合は不必要であるが、形成する場合が多い。

次いで、図１７を参照する。図１７には、バイアス用回路１０６ａ、サンプルホールド＆信号処理用回路１０６ｂおよび信号出力線用駆動回路１０６ｃのｉ列目周辺回路の回路図を示してある。本実施例では、全てのＴＦＴがｎチャネル型の場合を示す。バイアス用回路１０６ａは、バイアス用ＴＦＴ５１０ａを有している。バイアス用ＴＦＴ５１０ａの極性は、各画素のセンサ駆動用ＴＦＴ２２３の極性と同じであり、センサ駆動用ＴＦＴ２２３とソースフォロワ回路を形成する。

バイアス用ＴＦＴ５１０ａのゲート電極には、バイアス信号線５１１が接続されている。バイアス用ＴＦＴ５１０ａのソース電極およびドレイン電極は、一方はセンサ用信号出力線（ＳＳｉ）に接続されており、もう一方は電源基準線５１０ｂに接続されている。なお本実施例では、バイアス用ＴＦＴ５１０ａがｎチャネル型の場合を示したが、バイアス用ＴＦＴ５１０ａがｐチャネル型の場合は、電源線に接続される。

転送用ＴＦＴ５１２のゲート電極には、転送信号線５１３が接続されている。
転送用ＴＦＴ５１２のソース電極とドレイン電極は、一方はセンサ用信号出力線（ＳＳｉ）に接続され、もう一方はコンデンサ５１４ｂに接続されている。転送用ＴＦＴ５１２は、センサ用信号出力線（ＳＳｉ）の電位をコンデンサ５１４ｂに転送する場合に動作する。また本実施例では、ｎチャネル型の転送用ＴＦＴ５１２のみを用いたが、ｐチャネル型の転送用ＴＦＴを追加して、ｎチャネル型転送用ＴＦＴ５１２と並列に接続して用いることも出来る。

コンデンサ５１４ｂは、転送用ＴＦＴ５１２と電源基準線５１４ｃに接続されている。コンデンサ５１４ｂは、センサ用信号出力線（ＳＳi）から出力される信号を一時的に蓄積する。

放電用ＴＦＴ５１４ａのゲート電極は、プリ放電信号線５１５に接続されている。また放電用ＴＦＴ５１４ａのソース電極とドレイン電極は、一方はコンデンサ５１４ｂに接続され、もう一方は電源基準線５１４ｃにそれぞれ接続される。
放電用ＴＦＴ５１４ａは、センサ用信号出力線（ＳＳｉ）の電位をコンデンサ５１４ｂに入力する前に、コンデンサ５１４ｂの電荷を放電する役目を担う。

なお本発明のセンサ用ソース信号線駆動回路１０６の構成は、図１６に示した構成に限定されない。図１６に示す回路に加えて、アナログ・デジタル信号変換回路や雑音低減回路などを形成してもよい。

そして、コンデンサ５１４ｂと最終出力線５１８の間には、最終選択用ＴＦＴ５１６が設けられる。最終選択用ＴＦＴ５１６のソース電極とドレイン電極は、一方はコンデンサ５１４ｂに接続され、もう一方は最終出力線５１８に接続される。最終選択用ＴＦＴ５１６のゲート電極は、ｉ列目最終選択線５１９に接続される。

最終選択線５１９は、マトリクス状に配置されており、１列目から順にスキャンされていく。そしてｉ列目最終選択線５１９が選択され、最終選択用ＴＦＴ５１６が導通状態になると、コンデンサ５１４ｂの電位とｉ列目最終選択線５１９の電位が等しくなる。そしてコンデンサ５１４ｂに蓄積されていた信号を最終出力線５１８に出力することができる。

ただし、最終出力線５１８に信号を出力する前に、最終出力線５１８に電荷が蓄積されていると、その電荷によって最終出力線５１８に信号を出力したときの電位が影響を受けてしまう。そこで最終出力線５１８に信号を出力する前に、最終出力線５１８の電位をある電位値に初期化する動作を行うことが必要である。

図１７では、最終出力線５１８と電源基準線５１７ｂの間に、最終リセット用ＴＦＴ５１７ａを配置している。そして最終リセット用ＴＦＴ５１７ａのゲート電極には、ｉ列目最終リセット線５２０が接続されている。そしてｉ列目最終選択線５１９を選択する前に、ｉ列目最終リセット線５２０を選択して、最終出力線５１８の電位を電源基準線５１７ｂの電位に初期化する。その後、ｉ列目最終選択線５１９を選択して、最終出力線５１８に、コンデンサ５１４ｂに蓄積していた信号を出力する。

最終出力線５１８に出力される信号は、そのまま外部に取り出すことも可能である。しかし信号が微弱であるため、外部に取り出す前に増幅しておくことが好ましい。そして図１８及び図１９には、信号を増幅するための回路として、最終出力増幅用回路１０６ｄの回路を示す。信号を増幅するための回路としては、演算増幅器などさまざまな種類があるが、本実施例では、最も簡単な回路構成として、ソースフォロワ回路を示す。なお図１８にはｎチャネル型のソースフォロワ回路を示し、図１９にはｐチャネル型のソースフォロワ回路を示す。

図１８は、ｎチャネル型のソースフォロワ回路の回路図を示す。最終出力増幅用回路１０６ｄへの信号の入力は、最終出力線５１８を介して行われる。最終出力線５１８は、マトリクス状に配置されており、その１列目から順に信号が出力される。最終出力線５１８から出力された信号は、最終出力増幅用回路１０６ｄによって、増幅されて外部に出力される。最終出力線５１８は、最終出力増幅向け増幅用ＴＦＴ５２１のゲート電極に接続される。最終出力増幅向け増幅用ＴＦＴ５２１のドレイン電極は、電源線５２０に接続され、ソース電極は出力端子となる。最終出力増幅向けバイアス用ＴＦＴ５２２のゲート電極は、最終出力増幅用バイアス信号線５２３に接続される。最終出力増幅向けバイアス用ＴＦＴ５２２のソース電極とドレイン電極は、一方は電源基準線５２４に接続され、もう一方は最終出力増幅向け増幅用ＴＦＴ５２１のソース電極に接続される。

次いで、図１９にはｐチャネル型のソースフォロワ回路の回路図を示す。最終出力線５１８は、最終出力増幅向け増幅用ＴＦＴ５２１のゲート電極に接続される。最終出力増幅向け増幅用ＴＦＴ５２１のドレイン電極は、電源基準線５２４に接続され、ソース電極は出力端子となる。最終出力増幅向けバイアス用ＴＦＴ５２２のゲート電極は、最終出力増幅用バイアス信号線５２３と接続される。最終出力増幅向けバイアス用ＴＦＴ５２２のソース電極とドレイン電極は、一方は電源線５２０と接続されており、もう一方は最終出力増幅向け増幅用ＴＦＴ５２１のソース電極と接続されている。なお図１９に示す最終出力増幅用バイアス信号線５２３の電位は、図１８に示すｎチャネル型を用いた場合の最終出力増幅用バイアス信号線５２３の電位とは異なっている。

また本実施例は、実施の形態１乃至実施の形態３、実施例１乃至実施例８と自由に組み合わせることが可能である。

次いで、図１６に示す半導体装置に用いられるセンサ用ソース信号線駆動回路１０６の動作について図２０を用いて説明する。図２０には、センサ用ソース信号線駆動回路１０６を構成する信号のタイミングチャートが示されている。そして本実施例では、ｉ列目のセンサ選択信号線（ＳＧi）が選択されたときを説明する。

まずｉ列目のセンサ選択信号線（ＳＧi）が選択されると、次にプリ放電信号線５１５が選択され、放電用ＴＦＴ５１４ａが導通状態になる。そして転送信号線５１３が選択される。そうすると画素から、各列の信号が各列のコンデンサ５１４ｂに出力される。

全ての画素の信号を、各列のコンデンサ５１４ｂに蓄積した後、最終出力線５１８に各列の信号を順に出力していく。転送信号線５１３が非選択になってから、センサ選択信号線（ＳＧｉ）が選択されるまでの間、信号出力用駆動回路１０６ｃにより、全列をスキャンしていく。まず１列目の最終リセット線を選択して、最終リセット用ＴＦＴ５１７ａを導通状態にし、最終出力線５１８を電源基準線５１７ｂの電位に初期化する。次いで１列目の最終選択線を選択し、最終選択用ＴＦＴ５１６を導通状態にし、１列目のコンデンサ５１４ｂの信号を最終出力線５１８に出力する。

次に２列目の最終リセット線を選択して、最終リセット用ＴＦＴ５１７ａを導通状態にして、最終出力線５１８を電源基準線５１７ｂの電位に初期化する。その後、２列目の最終選択線を選択し、最終選択用ＴＦＴ５１６を導通状態にし、２列目のコンデンサ５１４ｂの信号を最終出力線５１８に出力する。その後は、同様の動作を繰り返す。

そしてあるタイミングで、ｉ列目最終リセット線５２０を選択して、最終リセット用ＴＦＴ５１７ａを導通状態にし、最終出力線５１８を電源基準線５１７ｂの電位に初期化する。その後、ｉ列目最終選択線５１９を選択し、最終選択用ＴＦＴ５１６を導通状態にし、ｉ列目のコンデンサ５１４ｂの信号を最終出力線５１８に出力する。

次いで、（ｉ＋１）列目の最終リセット線５２０を選択し、最終リセット用ＴＦＴ５１７ａを導通状態にし、最終出力線５１８を電源基準線５１７ｂの電位に初期化する。その後、（ｉ＋１）列目の最終選択線５１９を選択して、最終選択用ＴＦＴ５１６を導通状態にし、（ｉ＋１）列目のコンデンサ５１４ｂの信号を最終出力線５１８に出力する。その後は、同様の動作を繰り返し、全ての列の信号を最終出力線５１８に、順次出力していく。このとき、バイアス信号線５１１の電位は、一定に保たれている。最終出力線５１８に出力された信号は、最終出力増幅用回路１０６ｄで増幅され、外部に出力されていく。

なお光電変換などを行うセンサ部については、ＰＮ型のフォトダイオードの他に、ＰＩＮ型のダイオード、アバランシェ型ダイオード、ＮＰＮ埋め込み型ダイオード、ショットキー型ダイオード、Ｘ線用のフォトコンダクタ、赤外線用のセンサなどでもよい。また、蛍光材やシンチレータにより、Ｘ線を光に変換した後、その光を読み取ってもよい。

上述のように、光電変換素子はソースフォロワ回路の入力端子に接続されることが多い。しかしフォトゲート型のように、スイッチを間に挟んだ構成の光電変換素子を用いることもできる。また対数変換型のように、光強度の対数値になるように処理した後の信号を入力端子に入力してもよい。

なお本実施例では、画素が２次元に配置された半導体装置について述べたが、画素が１次元に配置されたラインセンサを実現することも出来る。

また本実施例は、実施の形態１乃至実施の形態３、実施例１乃至実施例８と自由に組み合わせることが可能である。

本実施例では、本発明の半導体装置の画素部における断面構造について説明する。

図２１に本実施例の半導体装置の断面図を示す。４０１は選択用ＴＦＴ、４０２は駆動用ＴＦＴ、４０３はセンサリセット用ＴＦＴ、４０４はセンサ駆動用ＴＦＴ、４０５はセンサ選択用ＴＦＴである。

また、４０６はカソード電極、４０７は光電変換層、４０８はアノード電極である。カソード電極４０６と、光電変換層４０７と、アノード電極４０８とによって、フォトダイオード４２１が形成される。４１４はセンサ用配線であり、アノード電極４０８と外部の電源とを接続している。

また４０９は画素電極（陰極）、４１０は発光層、４１１は正孔注入層、４１２は対向電極（陽極）である。画素電極（陰極）４０９と、発光層４１０と、正孔注入層４１１と、対向電極（陽極）４１２とで発光素子４２２が形成される。
４１３は保護膜である。４１５は層間絶縁膜であり、バンクとして機能し、隣接する画素のＥＬ層を分離する役割を有している。

４２３は被写体であり、発光素子４２２から発せられた光が被写体４２３において反射し、フォトダイオード４２１に照射される。本実施例では、被写体４２３を基板４３０のＴＦＴが形成されている側に設ける。

本実施例において、選択用ＴＦＴ４０１、駆動用ＴＦＴ４０２、センサ駆動用ＴＦＴ４０４、センサ選択用ＴＦＴ４０５は全てｎチャネル型ＴＦＴである。またセンサリセット用ＴＦＴ４０３はｐチャネル型ＴＦＴである。なお本発明はこの構成に限定されない。よって選択用ＴＦＴ４０１、駆動用ＴＦＴ４０２、センサ駆動用ＴＦＴ４０４、センサ選択用ＴＦＴ４０５、センサリセット用ＴＦＴ４０３は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのどちらでも良い。

ただし本実施例のように、駆動用ＴＦＴ４０２のソース領域またはドレイン領域が発光素子の陰極と電気的に接続されている場合、駆動用ＴＦＴ４０２はｎチャネル型ＴＦＴであることが望ましい。また逆に、駆動用ＴＦＴ４０２のソース領域またはドレイン領域が発光素子の陽極と電気的に接続されている場合、駆動用ＴＦＴ４０２はｐチャネル型ＴＦＴであることが望ましい。

また、本実施例のように、センサリセット用ＴＦＴ４０３のドレイン領域がフォトダイオード４２１のカソード電極４０６とが電気的に接続されている場合、センサリセット用ＴＦＴ４０３はｐチャネル型ＴＦＴ、センサ駆動用ＴＦＴ４０４はｎチャネル型ＴＦＴであることが望ましい。逆にセンサリセット用ＴＦＴ４０３のドレイン領域がフォトダイオード４２１のアノード電極４０８と電気的に接続され、センサ用配線４１４がカソード電極４０６と接続されている場合、センサリセット用ＴＦＴ４０３はｎチャネル型ＴＦＴ、センサ駆動用ＴＦＴ４０４はｐチャネル型ＴＦＴであることが望ましい。

また本実施例は、実施の形態１乃至実施の形態３、実施例１乃至実施例９と自由に組み合わせることが可能である。

本実施例では、本発明の半導体装置の画素部における断面構造であって、実施例１０とは異なる例について説明する。

図２２に本実施例の半導体装置の断面図を示す。５０１は選択用ＴＦＴ、５０２は駆動用ＴＦＴ、５０３はセンサリセット用ＴＦＴ、５０４はセンサ駆動用ＴＦＴ、５０５はセンサ選択用ＴＦＴである。

また、５０６はカソード電極、５０７は光電変換層、５０８はアノード電極である。カソード電極５０６と、光電変換層５０７と、アノード電極５０８とによって、フォトダイオード５２１が形成される。５１４はセンサ用配線であり、アノード電極５０８と外部の電源とを電気的に接続している。また、フォトダイオード５２１のカソード電極５０６とセンサリセット用ＴＦＴ５０３のドレイン領域とは電気的に接続されている。

また５０９は画素電極（陽極）、５１０は発光層、５１１は正孔注入層、５１２は対向電極（陰極）である。画素電極（陽極）５０９と、発光層５１０と、正孔注入層５１１と、対向電極（陰極）５１２とで発光素子５２２が形成される。
５１３は保護膜である。５１５は層間絶縁膜であり、バンクとして機能し、隣接する画素のＥＬ層を分離する役割を有している。

５２３は被写体であり、発光素子５２２から発せられた光が被写体５２３上で反射し、フォトダイオード５２１に照射される。本実施例では、実施例１０と異なり、被写体を基板５３０のＴＦＴが形成されていない側に設ける。

本実施例において、選択用ＴＦＴ５０１、センサ駆動用ＴＦＴ５０４、センサ選択用ＴＦＴ５０５は全てｎチャネル型ＴＦＴである。また駆動用ＴＦＴ５０２、センサリセット用ＴＦＴ５０３はｐチャネル型ＴＦＴである。なお本発明はこの構成に限定されない。よって選択用ＴＦＴ５０１、駆動用ＴＦＴ５０２、センサ駆動用ＴＦＴ５０４、センサ選択用ＴＦＴ５０５、センサリセット用ＴＦＴ５０３は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのどちらでも良い。

ただし本実施例のように、駆動用ＴＦＴ５０２のソース領域またはドレイン領域が発光素子５２２の陽極５０９と電気的に接続されている場合、駆動用ＴＦＴ５０２はｐチャネル型ＴＦＴであることが望ましい。また逆に、駆動用ＴＦＴ５０２のソース領域またはドレイン領域が発光素子５２２の陰極と電気的に接続されている場合、駆動用ＴＦＴ５０２はｎチャネル型ＴＦＴであることが望ましい。

また、本実施例のように、センサリセット用ＴＦＴ５０３のドレイン領域がフォトダイオード５２１のカソード電極５０６と電気的に接続されている場合、センサリセット用ＴＦＴ５０３はｐチャネル型ＴＦＴ、センサ駆動用ＴＦＴ５０４はｎチャネル型ＴＦＴであることが望ましい。逆にセンサリセット用ＴＦＴ５０３のドレイン領域がフォトダイオード５２１のアノード電極５０８と電気的に接続され、センサ用配線５１４がカソード電極５０６と電気的に接続されている場合、センサリセット用ＴＦＴ５０３はｎチャネル型ＴＦＴ、センサ駆動用ＴＦＴ５０４はｐチャネル型ＴＦＴであることが望ましい。

なお本実施例のフォトダイオードは他のＴＦＴと同時に形成することができるので、工程数を抑えることができる。

また本実施例は、実施の形態１乃至実施の形態３、実施例１乃至実施例１０と自由に組み合わせることが可能である。

本実施例では、本発明の半導体装置の画素部における断面構造であって、実施例１０、１１とは異なる例について説明する。

図２３に本実施例の半導体装置の断面図を示す。６０１は選択用ＴＦＴ、６０２は駆動用ＴＦＴ、６０３はセンサリセット用ＴＦＴ、６０４はセンサ駆動用ＴＦＴ、６０５はセンサ選択用ＴＦＴである。

また、６０６はカソード電極、６０７は光電変換層、６０８はアノード電極である。カソード電極６０６と、光電変換層６０７と、アノード電極６０８とによって、フォトダイオード６２１が形成される。６１４はセンサ用配線であり、アノード電極６０８と外部の電源とを接続している。また、フォトダイオード６２１のカソード電極６０６とセンサリセット用ＴＦＴ６０３のドレイン領域とは電気的に接続されている

また６０９は画素電極（陽極）、６１０は発光層、６１１は正孔注入層、６１２は対向電極（陰極）である。画素電極（陽極）６０９と、発光層６１０と、正孔注入層６１１と、対向電極（陰極）６１２とで発光素子６２２が形成される。
６１３は保護膜である。６１５は層間絶縁膜であり、バンクとして機能し、隣接する画素のＥＬ層を分離する役割を有している。

６２３は被写体であり、発光素子６２２から発せられた光が被写体６２３上で反射し、フォトダイオード６２１に照射される。本実施例では、実施例１０と異なり、被写体６２３を基板６３０のＴＦＴが形成されていない側に設ける。

本実施例において、選択用ＴＦＴ６０１、センサ駆動用ＴＦＴ６０４、センサ選択用ＴＦＴ６０５は全てｎチャネル型ＴＦＴである。また駆動用ＴＦＴ６０２、センサリセット用ＴＦＴ６０３はｐチャネル型ＴＦＴである。なお本発明はこの構成に限定されない。よって選択用ＴＦＴ６０１、駆動用ＴＦＴ６０２、センサ駆動用ＴＦＴ６０４、センサ選択用ＴＦＴ６０５、センサリセット用ＴＦＴ６０３は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのどちらでも良い。

ただし本実施例のように、駆動用ＴＦＴ６０２のソース領域またはドレイン領域が発光素子の陽極と電気的に接続されている場合、駆動用ＴＦＴ６０２はｐチャネル型ＴＦＴであることが望ましい。また逆に、駆動用ＴＦＴ６０２のソース領域またはドレイン領域が発光素子の陰極と電気的に接続されている場合、駆動用ＴＦＴ６０２はｎチャネル型ＴＦＴであることが望ましい。

また、本実施例のように、センサリセット用ＴＦＴ６０３のドレイン領域がフォトダイオード６２１のカソード電極６０６と電気的に接続されている場合、センサリセット用ＴＦＴ６０３はｐチャネル型ＴＦＴ、センサ駆動用ＴＦＴ６０４はｎチャネル型ＴＦＴであることが望ましい。逆にセンサリセット用ＴＦＴ６０３のドレイン領域がフォトダイオード６２１のアノード電極６０８と電気的に接続されていて、センサ用配線６１４がカソード電極６０６と接続されている場合、センサリセット用ＴＦＴ６０３はｎチャネル型ＴＦＴ、センサ駆動用ＴＦＴ６０４はｐチャネル型ＴＦＴであることが望ましい。

また本実施例は、実施の形態１乃至実施の形態３、実施例１乃至実施例１１と自由に組み合わせることが可能である。

本実施例では、本発明の半導体装置の画素部における断面構造であって、実施例１０〜１２とは異なる例について説明する。

図２４に本実施例の半導体装置の断面図を示す。７０１は選択用ＴＦＴ、７０２は駆動用ＴＦＴ、７０３はセンサリセット用ＴＦＴ、７０４はセンサ駆動用ＴＦＴ、７０５はセンサ選択用ＴＦＴである。

また、７０６はカソード電極、７０７は光電変換層、７０８はアノード電極である。カソード電極７０６と、光電変換層７０７と、アノード電極７０８とによって、フォトダイオード７２１が形成される。７１４はセンサ用配線であり、カソード電極７０６と外部の電源とを接続している。また、フォトダイオード７２１のアノード電極７０８とセンサリセット用ＴＦＴ７０３のドレイン領域とは電気的に接続されている

また７０９は画素電極（陰極）、７１０は発光層、７１１は正孔注入層、７１２は対向電極（陽極）である。画素電極（陰極）７０９と、発光層７１０と、正孔注入層７１１と、対向電極（陽極）７１２とで発光素子７２２が形成される。
７１３は保護膜である。７１５は層間絶縁膜であり、バンクとして機能し、隣接する画素のＥＬ層を分離する役割を有している

７２３は被写体であり、発光素子７２２から発せられた光が被写体７２３上で反射し、フォトダイオード７２１に照射される。本実施例では、被写体７２３を基板７３０のＴＦＴが形成されている側に設ける。

本実施例において、選択用ＴＦＴ７０１、駆動用ＴＦＴ７０２、センサリセット用ＴＦＴ７０３は全てｎチャネル型ＴＦＴである。またセンサ駆動用ＴＦＴ７０４、センサ選択用ＴＦＴ７０５はｐチャネル型ＴＦＴである。なお本発明はこの構成に限定されない。よって選択用ＴＦＴ７０１、駆動用ＴＦＴ７０２、センサ駆動用ＴＦＴ７０４、センサ選択用ＴＦＴ７０５、センサリセット用ＴＦＴ７０３は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのどちらでも良い。

ただし本実施例のように、駆動用ＴＦＴ７０２のソース領域またはドレイン領域が発光素子７２２の陰極７０９と電気的に接続されている場合、駆動用ＴＦＴ７０２はｎチャネル型ＴＦＴであることが望ましい。また逆に、駆動用ＴＦＴ７０２のソース領域またはドレイン領域が発光素子７２２の陽極７１２と電気的に接続されている場合、駆動用ＴＦＴ７０２はｐチャネル型ＴＦＴであることが望ましい。

また、本実施例のように、センサリセット用ＴＦＴ７０３のドレイン領域がフォトダイオード７２１のアノード電極７０８と電気的に接続されている場合、センサリセット用ＴＦＴ７０３はｎチャネル型ＴＦＴ、センサ駆動用ＴＦＴ７０４はｐチャネル型ＴＦＴであることが望ましい。逆にセンサリセット用ＴＦＴ７０３のドレイン領域がフォトダイオード７２１のカソード電極７０６と接続され、センサ用配線７１４がアノード電極７０８と接続されている場合、センサリセット用ＴＦＴ７０３はｐチャネル型ＴＦＴ、センサ駆動用ＴＦＴ７０４はｎチャネル型ＴＦＴであることが望ましい。

なお本実施例のフォトダイオード７２１は他のＴＦＴと同時に形成することができるので、工程数を抑えることができる。

また本実施例は、実施の形態１乃至実施の形態３、実施例１乃至実施例１２と自由に組み合わせることが可能である。

本実施例では、本発明の半導体装置の画素部における断面構造であって、実施例１０〜１３とは異なる例について説明する。

図２５に本実施例の半導体装置の断面図を示す。８０１は液晶選択用ＴＦＴ、８０２はコンデンサ、８０３はセンサリセット用ＴＦＴ、８０４はセンサ駆動用ＴＦＴ、８０５はセンサ選択用ＴＦＴである。

また、８０６はＭｇやＴｉからなる遮光層である。８０７はフォトダイオードであり、ｐ型半導体層、光電変換層およびｎ型半導体層の３つの層から形成されている。８０８はＩＴＯからなる透明の導電層であり、８０９はセンサ用信号出力線（ＳＳ）である。

８１０は画素電極（陰極）、８１１は液晶層、８１２は配向膜、８１３はＩＴＯ膜（透明導電膜）、８１４は透明絶縁性の基板である。

８４０は導光板であり、導光板８４０の端にはフロントライトが設けられている。８２３は被写体であり、導光板８４０から発せられた光が被写体８２３において反射し、フォトダイオード８０７に照射される。本実施例では、被写体８２３を基板８３０のＴＦＴが形成されている側に設ける。

本実施例において、液晶選択用ＴＦＴ８０１、コンデンサ８０２、センサリセット用ＴＦＴ８０３は全てｎチャネル型ＴＦＴである。またセンサ駆動用ＴＦＴ８０４、センサ選択用ＴＦＴ８０５はｐチャネル型ＴＦＴである。なお本発明はこの構成に限定されない。よって液晶選択用ＴＦＴ８０１、コンデンサ８０２、センサ駆動用ＴＦＴ８０４、センサ選択用ＴＦＴ８０５、センサリセット用ＴＦＴ８０３は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのどちらでも良い。

また本実施例は、実施の形態１乃至実施の形態３、実施例１乃至実施例１３と自由に組み合わせることが可能である。

本実施例では、本発明の半導体装置の画素部における断面構造であって、実施例１０〜１４とは異なる例について説明する。

図２６に本実施例の半導体装置の断面図を示す。９０１は液晶選択用ＴＦＴ、９０２はコンデンサ、９０３はセンサリセット用ＴＦＴ、９０４はセンサ駆動用ＴＦＴ、９０５はセンサ選択用ＴＦＴである。

また、９０６はＭｇやＴｉからなる遮光層である。９０７はフォトダイオードであり、ｐ型半導体層、光電変換層およびｎ型半導体層の３つの層から形成されている。９０８はＩＴＯからなる透明の導電層であり、９０９はセンサ用信号出力線（ＳＳ）である。

９１０は画素電極（陰極）、９１１は液晶層、９１２は配向膜、９１３はＩＴＯ膜（透明導電膜）、９１４は透明絶縁性の基板である。

９４０は導光板であり、導光板９４０の端にはバックライトが設けられている。９２３は被写体であり、導光板９４０から発せられた光が被写体９２３において反射し、フォトダイオード９０７に照射される。本実施例では、被写体９２３を基板９３０のＴＦＴが形成されている側に設ける。

本実施例において、液晶選択用ＴＦＴ９０１、コンデンサ９０２、センサリセット用ＴＦＴ９０３は全てｎチャネル型ＴＦＴである。またセンサ駆動用ＴＦＴ９０４、センサ選択用ＴＦＴ９０５はｐチャネル型ＴＦＴである。なお本発明はこの構成に限定されない。よって液晶選択用ＴＦＴ９０１、コンデンサ９０２、センサ駆動用ＴＦＴ９０４、センサ選択用ＴＦＴ９０５、センサリセット用ＴＦＴ９０３は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのどちらでも良い。

また本実施例は、実施の形態１乃至実施の形態３、実施例１乃至実施例１４と自由に組み合わせることが可能である。

本発明の半導体装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図２７に示す。

図２７（Ａ）はデジタルビデオカメラであり、本体２１０１、表示部２１０２、外部接続ポート２１０５、受像部２１０３、操作キー２１０４、シャッター２１０６等を含む。本発明の半導体装置は表示部２１０２に用いることができる。

図２７（Ｂ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の半導体装置は表示部２３０２に用いることができる。

ここで図２７（Ｃ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明の半導体装置は表示部２７０３に用いることができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。

なお、将来的に発光素子材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型またはリア型のプロジェクターに用いることも可能となる。また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光素子を用いる場合の本発明の半導体装置において、発光素子材料の応答速度は非常に高いため、半導体装置は動画表示に好ましい。

また、発光素子を用いる場合の本発明の半導体装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施例は、実施の形態１乃至実施の形態３、実施例１乃至実施例１５と自由に組み合わせることが可能である。

本発明の半導体装置を用いた電子機器の実施例１６とは異なる例として、携帯型ハンドスキャナーについて、図２８を用いて説明する。

１８０１は基板、１８０２は画素部、１８０３はタッチパネル、１８０４はタッチペンである。タッチパネル１８０３は透光性を有しており、画素部１８０２から発せられる光及び、画素部１８０２に入射する光を透過することができ、タッチパネル１８０３を通して被写体上の画像を読み込むことができる。また画素部１８０２に画像が表示されている場合にも、タッチパネル１８０３を通して、画素部１８０２上の画像を見ることが可能である。

タッチペン１８０４がタッチパネル１８０３に触れると、タッチペン１８０４とタッチパネル１８０３とが接している部分の位置の情報を、電気信号として半導体装置に取り込むことができる。本実施例で用いられるタッチパネル１８０３及びタッチペン１８０４は、タッチパネル１８０３が透光性を有していて、なおかつタッチペン１８０４とタッチパネル１８０３とが接している部分の位置の情報を、電気信号として半導体装置に取り込むことができるものならば、公知のものを用いることができる。

上記構成を有する本発明の半導体装置は、画像を読み込んで、画素部１８０２に読み込んだ画像を表示し、取り込んだ画像にタッチペン１８０４で書き込みを行うことができる。そして本発明の半導体装置は、画像の読み込み、画像の表示、画像への書き込みを、全て画素部１８０２において行うことができる。よって半導体装置自体の大きさを抑え、なおかつ様々な機能を半導体装置に持たせることができる。

図２８（ｂ）は、図２８（ａ）とは異なる携帯型ハンドスキャナーであり、本体１９０１、画素部１９０２、上部カバー１９０３、外部接続ポート１９０４、操作スイッチ１９０５で構成されている。図２８（ｃ）は図２８（ｂ）と同じ携帯型ハンドスキャナーの上部カバー１９０３を閉じた図である。

本発明の半導体装置は、読み込んだ画像を画素部１９０２において表示することが可能であり、新たに電子ディスプレイを半導体装置に設けなくとも、その場で読み込んだ画像を確認することができる。

また半導体装置１９０２で読み込んだ画像信号を、外部接続ポート１９０４から携帯型ハンドスキャナーの外部に接続されている電子機器に送り、ソフト上で画像を補正、合成、編集等を行うことも可能である。

また本実施例は、実施の形態１乃至実施の形態３、実施例１乃至実施例１６と自由に組み合わせることが可能である。

本発明の半導体装置の概略図。 本発明の半導体装置の駆動回路の回路図。 本発明の駆動回路のタイミングチャート図。 画素に設けられたＴＦＴに入力される信号の図。 従来の半導体装置の概略図。 本発明の画素部の回路図。 本発明の画素の回路図。 本発明の画素の回路図。 本発明の画素の回路図。 本発明の画素の回路図。 本発明の半導体装置の概略図。 画像を読み取るときの発光素子の発光のタイミングチャート。 画像を表示するときの発光素子の発光のタイミングチャート。 本発明の半導体装置の概略図。 画像の読み取るときの発光素子の発光のタイミングチャート。 本発明の半導体装置の概略図。 センサ用ソース信号線駆動回路の回路図。 センサ用ソース信号線駆動回路の回路図。 センサ用ソース信号線駆動回路の回路図。 センサ用ソース信号線駆動回路のタイミングチャート図。 本発明の半導体装置の断面構造の図。 本発明の半導体装置の断面構造の図。 本発明の半導体装置の断面構造の図。 本発明の半導体装置の断面構造の図。 本発明の半導体装置の断面構造の図。 本発明の半導体装置の断面構造の図。 本発明が適用される電子機器の一例の図。 本発明が適用される電子機器の一例の図。

Claims (8)

1. 複数の画素を含む画素部と、第１及び第２の信号線駆動回路と、選択信号線駆動回路と、出力切り替え回路とを有し、
   前記複数の画素はそれぞれ、第１の選択信号線及び第１の信号線を有する表示部と、第２の選択信号線及び第２の信号線を有するセンサ部とを有し、
   前記選択信号線駆動回路により、外部より入力される制御信号に基づいてパルスが出力され、
   前記出力切り替え回路により、第１の期間において、前記第１の選択信号線に前記パルスが出力されて前記表示部が選択され、前記第１の期間とは異なる第２の期間において、前記第２の選択信号線に前記パルスが出力されて前記センサ部が選択され、
   前記第１の期間において、前記第１の信号線駆動回路から前記表示部に、前記第１の信号線を介してビデオ信号が入力され、
   前記第２の期間において、前記センサ部から前記第２の信号線駆動回路に、前記第２の信号線を介して、前記センサ部において取得された、画像情報を示す信号が出力されることを特徴とする半導体装置。
2. 複数の画素を含む画素部と、第１及び第２の信号線駆動回路と、選択信号線駆動回路と、出力切り替え回路とを有し、
   前記複数の画素はそれぞれ、第１の選択信号線及び第１の信号線を有する表示部と、第２の選択信号線及び第２の信号線を有するセンサ部とを有し、
   前記選択信号線駆動回路により、外部より入力される制御信号に基づいてパルスが出力され、
   前記出力切り替え回路により、第１の期間において、前記第１の選択信号線に前記パルスが出力されて前記表示部が選択され、前記第１の期間とは異なる第２の期間において、前記第２の選択信号線に前記パルスが出力されて前記センサ部が選択され、
   前記第１の期間において、前記表示部に、前記第１の信号線駆動回路から前記第１の信号線を介してビデオ信号が入力され、前記ビデオ信号に基づいて映像の表示が行われ、
   前記第２の期間において、前記センサ部において、前記画素部に面した対象物に応じて、前記対象物の画像情報を示す信号が生成され、前記画像情報を示す信号は、前記センサ部より、前記第２の信号線駆動回路に、前記第２の信号線を介して出力されることを特徴とする半導体装置。
3. 複数の画素を含む画素部と、第１及び第２の信号線駆動回路と、選択信号線駆動回路と、出力切り替え回路とを有し、
   前記複数の画素はそれぞれ、第１の選択信号線、第１の信号線、及び第１のトランジスタを有する表示部と、第２の選択信号線、第２の信号線、及び第２のトランジスタを有するセンサ部とを有し、
   前記第１のトランジスタのゲートは、前記第１の選択信号線に電気的に接続され、
   前記第２のトランジスタのゲートは、前記第２の選択信号線に電気的に接続され、
   前記選択信号線駆動回路により、外部より入力される制御信号に基づいてパルスが出力され、
   前記出力切り替え回路により、第１の期間において、前記第１の選択信号線に前記パルスが出力され、前記第１のトランジスタが導通状態となって前記表示部が選択され、前記第１の期間とは異なる第２の期間において、前記第２の選択信号線に前記パルスが出力され、前記第２のトランジスタが導通状態となって前記センサ部が選択され、
   前記第１の期間において、前記第１の信号線駆動回路から前記表示部に、前記第１の信号線及び前記第１のトランジスタを介してビデオ信号が入力され、前記ビデオ信号に基づいて映像の表示が行われ、
   前記第２の期間において、前記センサ部において、前記画素部に面した対象物に応じて、前記対象物の画像情報を示す信号が生成され、前記画像情報を示す信号は、前記センサ部より、前記第２の信号線及び前記第２のトランジスタを介して、前記第２の信号線駆動回路に出力されることを特徴とする半導体装置。
4. 請求項１乃至請求項３のいずれか一において、
   前記選択信号線駆動回路は、シフトレジスタを有し、
   前記パルスは前記シフトレジスタより順次出力される信号に基づいて生成されることを特徴とする半導体装置。
5. 請求項１、請求項２、及び請求項４のいずれか一において、
   前記センサ部は、ＰＮ型ダイオード、ＰＩＮ型ダイオード、アバランシェダイオード、ＮＰＮ型埋め込みダイオード、又はショットキーダイオードから選ばれた一でなる光電変換素子を有することを特徴とする半導体装置。
6. 請求項３において、
   前記センサ部は、ＰＮ型ダイオード、ＰＩＮ型ダイオード、アバランシェダイオード、ＮＰＮ型埋め込みダイオード、又はショットキーダイオードから選ばれた一でなる光電変換素子を有することを特徴とする半導体装置。
7. 請求項６において、
   前記光電変換素子は、前記トランジスタが有する第１の半導体層と同層に形成された第２の半導体層を有することを特徴とする半導体装置。
8. 請求項１乃至請求項７のいずれか一に記載の半導体装置と、操作キーとを具備したことを特徴とする電子機器。

Images