CN115191037B - 显示基板、显示面板和显示装置 - Google Patents

Abstract

提供一种显示基板、显示面板和显示装置。所述显示基板包括第一显示区域和第二显示区域，所述第一显示区域的透光率大于所述第二显示区域的透光率。所述显示基板包括：衬底基板；和设置于所述衬底基板且位于所述第一显示区域中的多个子像素，所述子像素包括第一像素驱动电路和第一发光器件，所述第一像素驱动电路与所述第一发光器件电连接，用于驱动所述第一发光器件发光，其中，所述第一像素驱动电路包括存储电容器和多个晶体管，所述第一像素驱动电路包括的存储电容器和多个晶体管均位于所述第一显示区域中。

Description

显示基板、显示面板和显示装置

技术领域

本公开涉及显示技术领域，并且具体地涉及一种显示基板、显示面板和显示装置。

背景技术

随着用户对显示装置的多样化使用需求的增加，以及显示装置的高屏占比的设计要求的出现，目前出现了“屏下摄像头”的方案。在“屏下摄像头”的方案中，将摄像头等成像模块嵌入在显示区域中，以缩小显示装置的边框区域的尺寸，从而提高屏占比。目前，在“屏下摄像头”的方案中，在提高显示装置的屏占比的基础上，如何兼顾保证显示基板中对应设置成像模块的位置处的透光率以及显示效果，成为研发人员关注的重要课题。

在本部分中公开的以上信息仅用于对本公开的技术构思的背景的理解，因此，以上信息可包含不构成现有技术的信息。

发明内容

在一个方面，提供一种显示基板，所述显示基板包括第一显示区域和第二显示区域，其中，所述显示基板包括：衬底基板；设置于所述衬底基板且位于所述第一显示区域中的多个子像素，所述子像素包括第一像素驱动电路和第一发光器件，所述第一像素驱动电路与所述第一发光器件电连接，用于驱动所述第一发光器件发光；和设置于所述衬底基板且位于所述第二显示区域中的多个子像素，位于所述第二显示区域中的子像素包括第二像素驱动电路和第二发光器件，所述第二像素驱动电路与所述第二发光器件电连接，用于驱动所述第二发光器件发光，其中，所述第一显示区域的透光率大于所述第二显示区域的透光率；以及所述第一像素驱动电路包括存储电容器和多个晶体管，所述第一像素驱动电路包括的存储电容器和多个晶体管均位于所述第一显示区域中。

根据一些示例性的实施例，所述显示基板还包括设置于所述衬底基板上且位于所述第一显示区域中的多条透明导电引线；以及所述第一显示区域包括位于相邻的子像素之间的透光区域，所述多条透明导电引线位于所述透光区域，用于电连接位于所述第一显示区域中的多个子像素中的同一行的子像素的第一像素驱动电路，和/或，电连接位于所述第一显示区域中的多个子像素中的同一列的子像素的第一像素驱动电路。

根据一些示例性的实施例，位于所述第一显示区域中的各个子像素的第一像素驱动电路的占用区域在所述衬底基板上的正投影与该第一像素驱动电路驱动的第一发光器件在所述衬底基板上的正投影至少部分重叠。

根据一些示例性的实施例，位于所述第一显示区域中的一个子像素的第一像素驱动电路的占用区域在所述衬底基板上的正投影的面积小于位于所述第二显示区域中的同颜色的子像素的第二像素驱动电路的占用区域在所述衬底基板上的正投影的面积。

根据一些示例性的实施例，位于所述第一显示区域中的多个子像素至少包括第一子像素、第二子像素和第三子像素，所述第一子像素、所述第二子像素和所述第三子像素的颜色彼此不相同；以及位于所述第一显示区域中的第一子像素的第一像素驱动电路的占用区域在所述衬底基板上的正投影的80％以上的面积被该第一像素驱动电路驱动的第一发光器件在所述衬底基板上的正投影覆盖；和/或，位于所述第一显示区域中的第二子像素的第一像素驱动电路的占用区域在所述衬底基板上的正投影的90％以上的面积被该第一像素驱动电路驱动的第一发光器件在所述衬底基板上的正投影覆盖；和/或，位于所述第一显示区域中的第三子像素的第一像素驱动电路的占用区域在所述衬底基板上的正投影的60％以上的面积被该第一像素驱动电路驱动的第一发光器件在所述衬底基板上的正投影覆盖。

根据一些示例性的实施例，所述显示基板还包括设置于所述衬底基板上的多根信号线，所述多根信号线至少包括用于传输扫描信号的扫描信号线，所述扫描信号线沿第一方向延伸；所述多条透明导电引线包括第一导电引线和第二导电引线；以及所述第一导电引线和所述第二导电引线在所述第一方向上分别位于所述扫描信号线两侧，以将位于同一行的各个子像素的扫描信号线电连接在一起。

根据一些示例性的实施例，所述显示基板还包括设置于所述衬底基板上的多根信号线，所述多根信号线至少包括用于传输复位控制信号的复位信号线，所述复位信号线沿第一方向延伸；所述多条透明导电引线还包括第三导电引线和第四导电引线；以及所述第三导电引线和所述第四导电引线在所述第一方向上分别位于所述复位信号线两侧，以将位于同一行的各个子像素的复位信号线电连接在一起。

根据一些示例性的实施例，所述显示基板还包括设置于所述衬底基板上的多根信号线，所述多根信号线至少包括用于传输发光控制信号的发光控制线，所述发光控制线沿第一方向延伸；所述多条透明导电引线还包括第五导电引线和第六导电引线；以及所述第五导电引线和所述第六导电引线在所述第一方向上分别位于所述发光控制线两侧，以将位于同一行的各个子像素的发光控制线电连接在一起。

根据一些示例性的实施例，所述显示基板还包括设置于所述衬底基板上的多根信号线，所述多根信号线至少包括用于传输初始化电压的初始化电压线，所述初始化电压线沿第一方向延伸；所述多条透明导电引线还包括第七导电引线和第八导电引线；以及所述第七导电引线和所述第八导电引线在所述第一方向上分别位于所述初始化电压线两侧，以将位于同一行的各个子像素的初始化电压线电连接在一起。

根据一些示例性的实施例，所述显示基板还包括设置于所述衬底基板上的多根信号线，所述多根信号线还包括：用于传输数据信号的数据信号线；和用于传输驱动电压的驱动电压线，其中，所述数据信号线和所述驱动电压线沿第二方向延伸；所述显示基板包括设置在所述衬底基板上的透明导电层，所述透明导电层包含透明导电材料；以及所述数据信号线和所述驱动电压线中的至少一个位于所述透明导电层中。

根据一些示例性的实施例，所述显示基板包括设置在所述衬底基板上的至少两个透明导电层，所述透明导电层包含透明导电材料；所述数据信号线和所述驱动电压线中的至少一个以及所述多条透明导电引线中的至少一条位于所述至少两个透明导电层中的一个透明导电层中；和/或，所述多条透明导电引线中的至少一条位于所述至少两个透明导电层中的另一透明导电层中。

根据一些示例性的实施例，所述显示基板包括：设置于所述衬底基板上的半导体层；设置于所述半导体层远离所述衬底基板一侧的第一导电层；设置于所述第一导电层远离所述衬底基板一侧的第二导电层；设置于所述第二导电层远离所述衬底基板一侧的第三导电层；和设置于所述第三导电层远离所述衬底基板一侧的第四导电层；所述第一像素驱动电路包括至少一个存储电容器和至少两个晶体管，其中，所述晶体管包括有源层、栅极、源极和漏极，所述存储电容器包括第一存储电容电极和第二存储电容电极；以及所述显示基板还包括设置于所述衬底基板上的多根信号线，所述多根信号线包括用于传输扫描信号的扫描信号线，用于传输复位控制信号的复位信号线，用于传输发光控制信号的发光控制线，以及用于传输初始化电压的初始化电压线；所述扫描信号线、所述复位信号线、所述发光控制线和所述初始化电压线均沿第一方向延伸；以及各个晶体管的有源层位于所述半导体层中，各个晶体管的栅极、所述第一存储电容电极、所述扫描信号线、所述复位信号线和所述发光控制线位于所述第一导电层中，所述第二存储电容电极和所述初始化电压线位于所述第二导电层中。

根据一些示例性的实施例，所述显示基板包括设置在所述衬底基板上的至少一个透明导电层，所述透明导电层包含透明导电材料；以及所述透明导电层位于所述第三导电层和所述第四导电层之间。

根据一些示例性的实施例，所述多根信号线还包括用于传输驱动电压的驱动电压线，其中，所述驱动电压线沿第二方向延伸；所述驱动电压线在所述第一像素驱动电路处断开，以使得所述驱动电压线包括第一驱动电压子线和第二驱动电压子线，所述第一驱动电压子线和第二驱动电压子线在第二方向上间隔开；以及所述显示基板还包括位于所述第四导电层中的第四连接部，所述第四连接部的一端通过过孔与所述第一驱动电压子线电连接，另一端通过过孔与所述第二驱动电压子线电连接。

根据一些示例性的实施例，所述显示基板还包括：设置于所述第四导电层远离所述衬底基板一侧的第五导电层；和设置于所述第五导电层远离所述衬底基板一侧的第六导电层；所述第一发光器件包括第一电极、第二电极和夹设在所述第一电极和所述第二电极之间的发光材料层；

所述第一显示区域包括位于相邻的子像素之间的透光区域；所述第一电极位于所述第五导电层中，所述第二电极位于所述第六导电层中；以及所述第六导电层包括多个开口，所述多个开口位于相邻的第二电极之间，所述多个开口在所述衬底基板上的正投影落入所述透光区域在所述衬底基板上的正投影内。

根据一些示例性的实施例，位于所述第一显示区域中的各个子像素的第一像素驱动电路的占用区域在所述衬底基板上的正投影具有沿第一方向的第一尺寸和沿第二方向的第二尺寸，所述第一尺寸与所述第二尺寸的比值在0.8～1.2的范围内。

根据一些示例性的实施例，所述显示基板还包括至少设置在所述第一显示区域中的遮挡层，所述遮挡层位于所述衬底基板与所述半导体层之间；以及所述遮挡层在所述衬底基板上的正投影覆盖位于所述第一显示区域中的各个子像素的第一像素驱动电路的占用区域在所述衬底基板上的正投影。

根据一些示例性的实施例，所述多根信号线还包括用于传输参考电压的参考电压线和用于传输驱动电压的驱动电压线，所述驱动电压线、所述初始化电压线和所述参考电压线中的一个与所述遮挡层电连接。

根据一些示例性的实施例，位于所述第一显示区域中的各个子像素的第一像素驱动电路的占用区域在所述衬底基板上的正投影的50％以上的面积被与该第一像素驱动电路驱动的第一发光器件在所述衬底基板上的正投影覆盖。

根据一些示例性的实施例，所述第一发光器件包括第一电极、第二电极和夹设在所述第一电极和所述第二电极之间的发光材料层，所述第一发光器件在所述衬底基板上的正投影包括所述第一电极在所述衬底基板上的正投影。

根据一些示例性的实施例，所述第一像素驱动电路包括至少一个存储电容器和至少七个晶体管；以及位于所述第一显示区域中的子像素的第一电极在所述衬底基板上的正投影覆盖该子像素的第一像素驱动电路的至少一个存储电容器在所述衬底基板上的正投影。

根据一些示例性的实施例，位于所述第一显示区域中的子像素的第一电极在所述衬底基板上的正投影覆盖该子像素的第一像素驱动电路的至少四个晶体管在所述衬底基板上的正投影。

根据一些示例性的实施例，所述至少七个晶体管包括第一晶体管，所述第一晶体管包括有源层、栅极、源极和漏极；所述存储电容器包括第一存储电容电极和第二存储电容电极；所述第一晶体管的栅极电连接至复位信号线，所述第一晶体管的源极电连接至初始化电压线，所述第一晶体管的漏极与第一存储电容电极电连接；位于所述第一显示区域中的第一子像素的第一电极在所述衬底基板上的正投影与该第一子像素的第一像素驱动电路的第一晶体管在所述衬底基板上的正投影部分重叠；和/或，位于所述第一显示区域中的第二子像素的第一电极在所述衬底基板上的正投影与该第二子像素的第一像素驱动电路的第一晶体管在所述衬底基板上的正投影部分重叠。

根据一些示例性的实施例，所述至少七个晶体管包括第二晶体管，所述第二晶体管包括有源层、栅极、源极和漏极；所述第二晶体管的栅极电连接至扫描信号线，所述第二晶体管的漏极与所述第一晶体管的漏极电连接；位于所述第一显示区域中的第一子像素的第一电极在所述衬底基板上的正投影覆盖该第一子像素的第一像素驱动电路的第二晶体管在所述衬底基板上的正投影；和/或，位于所述第一显示区域中的第二子像素的第一电极在所述衬底基板上的正投影覆盖该第二子像素的第一像素驱动电路的第二晶体管在所述衬底基板上的正投影；和/或，位于所述第一显示区域中的第三子像素的第一电极在所述衬底基板上的正投影覆盖该第三子像素的第一像素驱动电路的第二晶体管在所述衬底基板上的正投影。

根据一些示例性的实施例，所述至少七个晶体管包括第三晶体管，所述第三晶体管包括有源层、栅极、源极和漏极；所述第三晶体管的栅极与所述第一存储电容电极共用，所述第三晶体管的漏极与所述第二晶体管的源极电连接；位于所述第一显示区域中的第一子像素的第一电极在所述衬底基板上的正投影覆盖该第一子像素的第一像素驱动电路的第三晶体管在所述衬底基板上的正投影；和/或，位于所述第一显示区域中的第二子像素的第一电极在所述衬底基板上的正投影覆盖该第二子像素的第一像素驱动电路的第三晶体管在所述衬底基板上的正投影；和/或，位于所述第一显示区域中的第三子像素的第一电极在所述衬底基板上的正投影覆盖该第三子像素的第一像素驱动电路的第三晶体管在所述衬底基板上的正投影。

根据一些示例性的实施例，所述至少七个晶体管包括第四晶体管，所述第四晶体管包括有源层、栅极、源极和漏极；所述第四晶体管的栅极电连接至扫描信号线，所述第四晶体管的源极电连接至数据信号线，并且所述第四晶体管的漏极与所述第三晶体管的源极电连接；位于所述第一显示区域中的第一子像素的第一电极在所述衬底基板上的正投影覆盖该第一子像素的第一像素驱动电路的第四晶体管在所述衬底基板上的正投影；和/或，位于所述第一显示区域中的第二子像素的第一电极在所述衬底基板上的正投影覆盖该第二子像素的第一像素驱动电路的第四晶体管在所述衬底基板上的正投影；和/或，位于所述第一显示区域中的第三子像素的第一电极在所述衬底基板上的正投影覆盖该第三子像素的第一像素驱动电路的第四晶体管在所述衬底基板上的正投影。

根据一些示例性的实施例，所述至少七个晶体管包括第五晶体管，所述第五晶体管包括有源层、栅极、源极和漏极；所述第五晶体管的栅极电连接至发光控制线，所述第五晶体管的源极电连接至驱动电压线，所述第五晶体管的漏极与所述第三晶体管的源极电连接；位于所述第一显示区域中的第一子像素的第一电极在所述衬底基板上的正投影与该第一子像素的第一像素驱动电路的第五晶体管在所述衬底基板上的正投影部分重叠；和/或，位于所述第一显示区域中的第二子像素的第一电极在所述衬底基板上的正投影与该第二子像素的第一像素驱动电路的第五晶体管在所述衬底基板上的正投影部分重叠。

根据一些示例性的实施例，所述至少七个晶体管包括第六晶体管，所述第六晶体管包括有源层、栅极、源极和漏极；所述第六晶体管的栅极电连接至发光控制线，所述第六晶体管的源极与所述第三晶体管的漏极电连接，并且所述第六晶体管的漏极与所述第一电极电连接；位于所述第一显示区域中的第一子像素的第一电极在所述衬底基板上的正投影覆盖该第一子像素的第一像素驱动电路的第六晶体管在所述衬底基板上的正投影；和/或，位于所述第一显示区域中的第二子像素的第一电极在所述衬底基板上的正投影覆盖该第二子像素的第一像素驱动电路的第六晶体管在所述衬底基板上的正投影；和/或，位于所述第一显示区域中的第三子像素的第一电极在所述衬底基板上的正投影覆盖该第三子像素的第一像素驱动电路的第六晶体管在所述衬底基板上的正投影。

根据一些示例性的实施例，所述至少七个晶体管包括第七晶体管，所述第七晶体管包括有源层、栅极、源极和漏极；所述第七晶体管的栅极电连接至扫描信号线，所述第七晶体管的源极与所述第一电极电连接，并且所述第七晶体管的漏极电连接至初始化电压线；位于所述第一显示区域中的第一子像素的第一电极在所述衬底基板上的正投影覆盖该第一子像素的第一像素驱动电路的第七晶体管在所述衬底基板上的正投影；和/或，位于所述第一显示区域中的第二子像素的第一电极在所述衬底基板上的正投影覆盖该第二子像素的第一像素驱动电路的第七晶体管在所述衬底基板上的正投影；和/或，位于所述第一显示区域中的第三子像素的第一电极在所述衬底基板上的正投影与该第三子像素的第一像素驱动电路的第七晶体管在所述衬底基板上的正投影至少部分重叠。

根据一些示例性的实施例，所述扫描信号线的一端通过第一过孔与所述第一导电引线电连接，所述扫描信号线的另一端通过第二过孔与所述第二导电引线电连接；所述复位信号线的一端通过第三过孔与所述第三导电引线电连接，所述复位信号线的另一端通过第四过孔与所述第四导电引线电连接；所述发光控制线的一端通过第五过孔与所述第五导电引线电连接，所述发光控制线的另一端通过第六过孔与所述第六导电引线电连接；所述初始化电压线的一端通过第七过孔与所述第七导电引线电连接，所述初始化电压线的另一端通过第八过孔与所述第八导电引线电连接。

根据一些示例性的实施例，所述第四连接部的一端通过第九过孔与所述第五晶体管的源极电连接，所述第一电极通过第十过孔与所述第六晶体管电连接；所述第一过孔、所述第二过孔、所述第三过孔、所述第四过孔、所述第五过孔、所述第六过孔、所述第七过孔、所述第八过孔、所述第九过孔和所述第十过孔中每两个相邻的过孔的中心依次连接以包围形成一个区域，该区域为位于所述第一显示区域中的各个子像素的第一像素驱动电路的占用区域。

根据一些示例性的实施例，所述第二存储电容电极在所述衬底基板上的正投影呈“L”形。

在另一方面，提供一种显示面板，包括如上所述的显示基板。

在又一方面，提供一种显示装置，包括如上所述的显示基板或如上所述的显示面板。

根据一些示例性的实施例，所述显示装置还包括至少一个图像传感器；以及其中，所述至少一个图像传感器在所述衬底基板上的正投影落入所述第一显示区域在所述衬底基板上的正投影内。

附图说明

通过参照附图详细描述本公开的示例性实施例，本公开的特征及优点将变得更加明显。

图1是根据本公开的一些示例性实施例的显示装置的平面示意图，其中示意性示出了显示装置包括的显示基板的平面结构。

图2是根据本公开的一些示例性实施例的显示装置沿图1中的线AA’截取的截面示意图。

图3是根据本公开的一些示例性实施例的显示基板在图1中的部分I处的局部放大图。

图4是根据本公开的一些示例性实施例的显示基板在图3中的部分II处的局部放大图。

图5是根据本公开的一些示例性实施例的显示基板在图4中的部分III处的局部放大图。

图6A是根据本公开的一些示例性实施例的显示基板的一个像素驱动电路的等效电路图。

图6B是根据本公开的一些示例性实施例的显示基板的位于第一显示区域中的一个子像素的像素驱动电路的等效电路图。

图7是示出根据本公开的一些示例性实施例的显示基板的第二显示区域中的子像素的示例性实施方式的平面图，其中示意性示出了第二显示区域中的一个重复单元的平面图。

图8是示出图7中一个重复单元包括的子像素的示例性实施方式的半导体层的平面图。

图9是示出图7中一个重复单元包括的子像素的示例性实施方式的半导体层和第一导电层的组合的平面图。

图10是示出图7中一个重复单元包括的子像素的示例性实施方式的半导体层、第一导电层和第二导电层的组合的平面图。

图11是示出图7中一个重复单元包括的子像素的示例性实施方式的半导体层、第一导电层、第二导电层和第三导电层的组合的平面图。

图12A和图12B分别是示出图7中一个重复单元包括的子像素的示例性实施方式的半导体层、第一导电层、第二导电层、第三导电层和第四导电层的组合的平面图。

图13是示出图7中一个重复单元包括的子像素的示例性实施方式的半导体层、第一导电层、第二导电层、第三导电层、第四导电层和第五导电层的组合的平面图。

图14A是示出根据本公开的一些示例性实施例的显示基板的沿图12B中的线BB’截取的截面结构的示意图。

图14B是示出根据本公开的一些示例性实施例的显示基板的沿图13中的线CC’截取的截面结构的示意图。

图15A是示出根据本公开的一些示例性实施例的显示基板的第一显示区域中的子像素的示例性实施方式的平面图，其中示意性示出了第一显示区域中的一个重复单元的平面图。

图15B是示出根据本公开的另一些示例性实施例的显示基板的第一显示区域中的子像素的示例性实施方式的平面图，其中示意性示出了第一显示区域中的多个重复单元的平面图。

图16是示出图15A中一个重复单元包括的子像素的示例性实施方式的半导体层的平面图。

图17是示出图15A中一个重复单元包括的子像素的示例性实施方式的半导体层和第一导电层的组合的平面图。

图18是示出图15A中一个重复单元包括的子像素的示例性实施方式的半导体层、第一导电层和第二导电层的组合的平面图。

图19是示出图15A中一个重复单元包括的子像素的示例性实施方式的半导体层、第一导电层、第二导电层和第三导电层的组合的平面图。

图20A是示出图15A中一个重复单元包括的子像素的示例性实施方式的半导体层、第一导电层、第二导电层、第三导电层和透明导电层的组合的平面图。

图20B是示出图15A中一个重复单元包括的3个子像素的示例性实施方式的半导体层、第一导电层、第二导电层、第三导电层和透明导电层的组合的平面图。

图21是示出图15A中一个重复单元包括的子像素的示例性实施方式的半导体层、第一导电层、第二导电层、第三导电层、透明导电层和第四导电层的组合的平面图。

图22A、图22B和图22C分别是示出图15A中一个重复单元包括的3个子像素的示例性实施方式的半导体层、第一导电层、第二导电层、第三导电层、透明导电层、第四导电层和第五导电层的组合的平面图。

图23是示出图15A中一个重复单元包括的一个子像素的示例性实施方式的透明导电层的平面图。

图24是示出图15A中一个重复单元的示例性实施方式的透明导电层的平面图。

图25A是示出根据本公开的一些示例性实施例的显示基板的沿图21中的线DD’截取的截面结构的示意图。

图25B是示出根据本公开的一些示例性实施例的显示基板的沿图22A中的线EE’截取的截面结构的示意图。

图26A、图26B和图26C分别是示出图15A中一个重复单元包括的3个子像素的示例性实施方式的遮挡层、半导体层、第一导电层、第二导电层、第三导电层、透明导电层、第四导电层和第五导电层的组合的平面图。

图27是示出根据本公开的一些示例性实施例的显示基板的第一显示区域AA1中的子像素的示例性实施方式的平面图，其中示意性示出了第一显示区域中的一个重复单元的平面图，并且其中示意性示出了像素界定层开口和阳极。

图28是示出根据本公开的一些示例性实施例的显示基板的沿图26A中的线FF’截取的截面结构的示意图。

图29是示出图15A中一个重复单元包括的3个子像素的示例性实施方式的透明导电层和第六导电层的组合的平面图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开的保护范围。

需要说明的是，在附图中，为了清楚和/或描述的目的，可以放大元件的尺寸和相对尺寸。如此，各个元件的尺寸和相对尺寸不必限于图中所示的尺寸和相对尺寸。在说明书和附图中，相同或相似的附图标号指示相同或相似的部件。

当元件被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，所述元件可以直接在所述另一元件上、直接连接到所述另一元件或直接结合到所述另一元件，或者可以存在中间元件。然而，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，不存在中间元件。用于描述元件之间的关系的其他术语和/或表述应当以类似的方式解释，例如，“在……之间”对“直接在……之间”、“相邻”对“直接相邻”或“在……上”对“直接在……上”等。此外，术语“连接”可指的是物理连接、电连接、通信连接和/或流体连接。此外，X轴、Y轴和Z轴不限于直角坐标系的三个轴，并且可以以更广泛的含义解释。例如，X轴、Y轴和Z轴可彼此垂直，或者可代表彼此不垂直的不同方向。出于本公开的目的，“X、Y和Z中的至少一个”和“从由X、Y和Z构成的组中选择的至少一个”可以被解释为仅X、仅Y、仅Z、或者诸如XYZ、XYY、YZ和ZZ的X、Y和Z中的两个或更多个的任何组合。如文中所使用的，术语“和/或”包括所列相关项中的一个或多个的任何组合和所有组合。

需要说明的是，虽然术语“第一”、“第二”等可以在此用于描述各种部件、构件、元件、区域、层和/或部分，但是这些部件、构件、元件、区域、层和/或部分不应受到这些术语限制。而是，这些术语用于将一个部件、构件、元件、区域、层和/或部分与另一个相区分。因而，例如，下面讨论的第一部件、第一构件、第一元件、第一区域、第一层和/或第一部分可以被称为第二部件、第二构件、第二元件、第二区域、第二层和/或第二部分，而不背离本公开的教导。

为了便于描述，空间关系术语，例如，“上”、“下”、“左”、“右”等可以在此被使用，来描述一个元件或特征与另一元件或特征如图中所示的关系。应理解，空间关系术语意在涵盖除了图中描述的取向外，装置在使用或操作中的其它不同取向。例如，如果图中的装置被颠倒，则被描述为“在”其它元件或特征“之下”或“下面”的元件将取向为“在”其它元件或特征“之上”或“上面”。

在本文中，术语“大约”、“近似”、“大致”和其它类似的术语用作近似的术语而不是用作程度的术语，并且它们意图解释将由本领域普通技术人员认识到的测量值或计算值的固有偏差。考虑到工艺波动、测量问题和与特定量的测量有关的误差(即，测量系统的局限性)等因素，如这里所使用的“大约”或“近似”包括所陈述的值，并表示对于本领域普通技术人员所确定的特定值在可接受的偏差范围内。例如，“大约”可以表示在一个或更多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。

需要说明的是，在本文中，表示“同一层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。即，位于“同一层”的多个元件、部件、结构和/或部分由相同的材料构成，并且通过同一次构图工艺形成，通常，位于“同一层”的多个元件、部件、结构和/或部分具有大致相同的厚度。

本领域技术人员应该理解，在本文中，除非另有说明，表述“连续延伸”、“一体结构”、“整体结构”或类似表述表示：多个元件、部件、结构和/或部分是位于同一层的，并且在制造过程中通常通过同一次构图工艺形成的，这些元件、部件、结构和/或部分之间没有间隔或断裂处，而是连续延伸的结构。

在本文中，表述“重复单元”表示多个子像素的组合，例如，用来显示一个像素点的多个子像素的组合，多个“重复单元”在衬底基板上成阵列地重复排列。例如，一个重复单元可以包括至少一个像素，例如可以包括2个、3个、4个、或更多个子像素。此外，在本文中，为了描述方便，将位于第一显示区域中的重复单元称为第一重复单元，将位于第二显示区域中的重复单元称为第二重复单元。

在本文中，表述“像素密度”表示单位面积内的重复单元或子像素的个数。例如，可以使用PPI来表示像素密度，PPI的含义为每单位面积的像素个数。类似地，表述“分布密度”表示单位面积内的部件(例如重复单元、子像素、隔垫物等)的个数。

图1是根据本公开的一些示例性实施例的显示装置的平面示意图，其中示意性示出了显示装置包括的显示基板的平面结构。图2是根据本公开的一些示例性实施例的显示装置沿图1中的线AA’截取的截面示意图。

例如，所述显示装置包括显示基板。所述显示基板可以为电致发光显示基板，例如OLED显示基板。所述显示基板也可以为量子点显示基板，例如QDLED显示基板。

如图1所示，根据本公开实施例的显示装置包括显示基板100。该显示基板100包括显示区域，所述显示区域可以包括第一显示区域AA1和第二显示区域AA2。例如，第一显示区域AA1和第二显示区域AA2。例如，第二显示区域AA2至少部分围绕(例如，完全围绕)第一显示区域AA1。

如图2所示，所述显示基板100可以包括衬底基板1。传感器2可以设置到衬底基板1的位于第一显示区域AA1的背面(在图2中示出为下侧，例如显示时出光方向相反的一侧)，第一显示区域AA1可以满足传感器2对于光透过率的成像要求。

例如，第一显示区域AA1的透光率大于第二显示区域AA2的透光率。传感器2例如为图像传感器或红外传感器等。该传感器2配置为接收来自显示基板100的显示侧(图2中的上侧，例如，显示出光方向上，或，显示时人眼所在的方向)的光线，从而可以进行图像拍摄、距离感知、光强感知等操作，这些光线例如透过第一显示区域AA1后照射到传感器上，从而被传感器感测。

需要说明的是，在图示的示例性实施例中，第二显示区域AA2完全围绕第一显示区域AA1，但是，本公开的实施例不局限于此。例如，在其它实施例中，第一显示区域AA1可以位于显示基板的上侧边缘的位置，例如，第一显示区域AA1的三侧被第二显示区域AA2包围，其上侧与显示基板的上侧平齐。再例如，第一显示区域AA1可以位于显示基板的上侧边缘的位置，并且沿显示基板的整个宽度布置。

例如，第一显示区域AA1的形状可以为圆形、椭圆形、多边形或矩形，第二显示区域AA2的形状可以为圆形、圆环形、椭圆形或矩形，但本公开的实施例不限于此。又例如，第一显示区域AA1和第二显示区域AA2的形状可以均为矩形、圆角矩形或者其它合适的形状。

在图1至图2所示的显示基板中，可以采用OLED显示技术。由于OLED显示基板具有广视角、高对比度、快响应、低功耗、可折叠、柔性等优势，在显示产品中得到越来越广泛地应用。随着OLED显示技术的发展和深入应用，对高屏占比显示屏的需求越来越强烈。在图1至图2所示的显示基板中，也可以采用QDLED(Quantum dot light-emitting diode)技术。在图1至图2所示的显示基板中，采用了屏下摄像头的方案。这样，可以消除notch区，避免在显示屏中挖孔，并且能够提高屏占比，具有较佳的视觉体验。

例如，所述显示基板可以包括衬底基板1以及设置在衬底基板1上的各个膜层。例如，所述显示基板还可以包括设置在衬底基板1上的驱动电路层、发光器件层和封装层。例如，图2中示意性地示出了驱动电路层3、发光器件层4和封装层5。驱动电路层3包括驱动电路结构，发光器件层4包括例如OLED的发光器件。所述驱动电路结构控制各个子像素的发光器件发光，以实现显示功能。该驱动电路结构包括薄膜晶体管、存储电容器以及各种信号线。所述各种信号线包括栅线、数据线、VDD电压线和VSS电压线等，以便为每个子像素中的像素驱动电路提供控制信号、数据信号、电源电压等各种信号。

例如，所述第一显示区域AA1可以对应屏下摄像头，即第一显示区域AA1可以为屏下摄像区。在本公开的实施例中，以所述显示基板100包括2个第一显示区域AA1为例进行描述。每一个所述第一显示区域AA1可以呈圆形、大致圆形、椭圆形、多边形等形状。2个第一显示区域AA1间隔设置，在2个第一显示区域AA1之间存在间隔区域SR。

例如，结合参照图1和图2，在图示的实施例中，可以设置2个传感器2分别对应两个子显示区域，以形成具有双摄像头结构的显示装置。但是，本公开的实施例不局限于此，在其他实施例中，可以设置更少(例如一个)或更多个子显示区域和传感器2。此外，还可以根据需要安装的所述硬件结构的形状确定所述子显示区域的形状，例如，各个子显示区域在衬底基板上的正投影可以具有下列形状的一种或多种：圆形、椭圆形、矩形、圆角矩形、正方形、菱形、梯形、多边形等形状以及这些形状的各种组合。

在本公开的实施例中，在显示基板中设置具有比正常显示区的透光率更高的透光率的显示区域，将例如摄像头等的硬件结构安装于所述显示区域中。这样，可以实现屏下摄像等功能，从而可以提高屏占比，实现全面屏的效果。

在相关技术中，为了使得设置有传感器2的显示区域(即上述第一显示区域AA1)中的透光率高于正常显示区域(即上述第二显示区域AA2)中的透光率，通常采用降低第一显示区域中的像素密度的方式，即，第一显示区域中的PPI小于第二显示区域中的PPI，例如，通常将第一显示区域中的PPI设置为第二显示区域中的PPI的二分之一以下。但是，这种降低PPI的方式会降低第一显示区域中的显示质量，与正常显示区域相比，第一显示区域中显示的画面在视觉上会出现明显的颗粒感。另外，在相关技术中，还通常将第一显示区域中像素的像素驱动电路设置在屏下摄像区之外，例如，将所述像素驱动电路设置在上述间隔区域SR中，在这种情况下，在显示时会导致两个传感器2之间的显示区域中存在黑边，对整体显示质量带来不良的影响。此外，在像素驱动电路设置在屏下摄像区之外时，必须通过导电引线将设置在外的像素驱动电路与设置在屏下摄像区内的各个像素的发光元件(例如OLED)电连接，由于像素之间间距以及导电引线的线宽、线距的限制，屏下摄像区实现高PPI会受到限制，即无法实现高PPI的屏下摄像区。

本公开的实施例至少提供一种显示基板、显示面板和显示装置。所述显示基板包括第一显示区域和第二显示区域，所述第一显示区域的透光率大于所述第二显示区域的透光率，所述显示基板包括：衬底基板；和设置于所述衬底基板且位于所述第一显示区域中的多个子像素，所述子像素包括第一像素驱动电路和第一发光器件，所述第一像素驱动电路与所述第一发光器件电连接，用于驱动所述第一发光器件发光，其中，所述第一像素驱动电路包括存储电容器和多个晶体管，所述第一像素驱动电路包括的存储电容器和多个晶体管均位于所述第一显示区域中。在本公开的实施例中，在屏下摄像区，可以将各个子像素的像素驱动电路内置于相应的子像素中，也不需要将其外置于屏下摄像区之外，可以避免上述的像素驱动电路外置导致的各种问题，能够实现屏下摄像区的PPI较高，同时保证屏下摄像区的透光率满足要求。

图3是根据本公开的一些示例性实施例的显示基板在图1中的部分I处的局部放大图。图4是根据本公开的一些示例性实施例的显示基板在图3中的部分II处的局部放大图。图5是根据本公开的一些示例性实施例的显示基板在图4中的部分III处的局部放大图。

结合参照图1至图5，所述显示基板可以包括第一显示区域AA1和第二显示区域AA2，第一显示区域AA1的透光率高于第二显示区域AA2的透光率，第一显示区域AA1可以与所述传感器2对应，即，传感器2在衬底基板1上的正投影落入所述第一显示区域AA1在衬底基板1上的正投影内。

图6A是根据本公开的一些示例性实施例的显示基板的一个像素驱动电路的等效电路图。需要说明的是，在本公开的实施例中，位于第一显示区域AA1中的子像素的像素驱动电路的等效电路图可以与位于第二显示区域AA2中的子像素的像素驱动电路的等效电路图基本相同，即，图6A中所示的等效电路图可以是第一显示区域AA1或第二显示区域AA2中的子像素的像素驱动电路的等效电路图。但是，本公开的实施例不局限于此，在本公开的实施例中，位于第一显示区域AA1中的子像素的像素驱动电路的等效电路图可以与位于第二显示区域AA2中的子像素的像素驱动电路的等效电路图存在不同之处。

图7是示出根据本公开的一些示例性实施例的显示基板的第二显示区域AA2中的子像素的示例性实施方式的平面图，其中示意性示出了第二显示区域AA2中的一个重复单元的平面图。图8是示出图7中一个重复单元包括的子像素的示例性实施方式的半导体层的平面图。图9是示出图7中一个重复单元包括的子像素的示例性实施方式的半导体层和第一导电层的组合的平面图。图10是示出图7中一个重复单元包括的子像素的示例性实施方式的半导体层、第一导电层和第二导电层的组合的平面图。图11是示出图7中一个重复单元包括的子像素的示例性实施方式的半导体层、第一导电层、第二导电层和第三导电层的组合的平面图。图12A和图12B分别是示出图7中一个重复单元包括的子像素的示例性实施方式的半导体层、第一导电层、第二导电层、第三导电层和第四导电层的组合的平面图。图13是示出图7中一个重复单元包括的子像素的示例性实施方式的半导体层、第一导电层、第二导电层、第三导电层、第四导电层和第五导电层的组合的平面图。图14A是示出根据本公开的一些示例性实施例的显示基板的沿图12B中的线BB’截取的截面结构的示意图。图14B是示出根据本公开的一些示例性实施例的显示基板的沿图13中的线CC’截取的截面结构的示意图。

结合参照图1至图7，在本公开的实施例中，在第一显示区域AA1中，可以设置多个像素。多个像素可以沿第一方向X和第二方向Y成阵列地布置在衬底基板1上。例如，所述多个像素中的每一个可以包括第一子像素11、第二子像素12和第三子像素13。为了方便理解，可以将第一子像素11、第二子像素12和第三子像素13分别描述为红色子像素、蓝色子像素和绿色子像素，但是，本公开的实施例不局限于此。

在第二显示区域AA2中，可以设置多个像素。多个像素可以沿第一方向X和第二方向Y成阵列地布置在衬底基板1上。例如，所述多个像素20中的每一个可以包括第四子像素21、第五子像素22和第六子像素23。为了方便理解，可以将四子像素21、第五子像素22和第六子像素23分别描述为红色子像素、蓝色子像素和绿色子像素，但是，本公开的实施例不局限于此。

在本公开的实施例中，第二显示区域AA2中可以设置有阵列排布的多个重复单元，在本文中，为了方便描述，将位于第二显示区域AA2中的重复单元称为第二重复单元P2。在一些实施例中，一个第二重复单元P2可以包括至少一个像素，例如，在图7所示的实施例中，一个第二重复单元P2包括2个像素。相应地，一个第二重复单元P2可以包括多个子像素，例如上述的第四子像素21、第五子像素22和第六子像素23。

在本公开的实施例中，第一显示区域AA1中设置有阵列排布的多个重复单元，在本文中，为了方便描述，将位于第一显示区域AA1中的重复单元称为第一重复单元P1。在一些实施例中，一个第一重复单元P1可以包括至少一个像素，例如，在一些实施例中，一个第一重复单元P1包括2个像素。相应地，一个第一重复单元P1可以包括多个子像素，例如上述的第一子像素11、第二子像素12和第三子像素13。

需要说明的是，以红色、绿色和蓝色为例对本公开的实施例进行说明，但是，本公开实施例不局限于此，也就是说，每一个重复单元可以包括至少两种不同颜色的子像素，例如第一颜色子像素、第二颜色子像素和第三颜色子像素，第一颜色、第二颜色和第三颜色为彼此不同的颜色。例如，在图4和图5中，在各个子像素中标注R、G和B以分别表示红色子像素、绿色子像素和蓝色子像素，需要注意的是，这仅为示意性的，不应当视为对本公开实施例的限制。在本公开的一些实施例中，每一个重复单元中的子像素的排布方式可以参考常规的像素排布方式，例如GGRB、RGBG、RGB等，本公开的实施例对此不作限制。

应该理解，在本公开的实施例中，位于第一显示区域AA1和第二显示区域AA2中的每一个子像素均包括像素驱动电路和发光器件。例如，所述发光器件可以为OLED发光器件，包括层叠设置的阳极、有机发光层和阴极。所述像素驱动电路可以包括多个薄膜晶体管和至少一个存储电容器。

需要说明的是，虽然在图示的实施例中，第一方向X和第二方向Y相互垂直，但是，本公开的实施例不局限于此。

下面，以7T1C像素驱动电路为例，对位于第一显示区域AA1和第二显示区域AA2中的每一个子像素的所述像素驱动电路的结构进行详细描述，但是，本公开的实施例并不局限于7T1C像素驱动电路，在不冲突的情况下，其它已知的像素驱动电路结构都可以应用于本公开的实施例中。

应该理解，在本公开的实施例中，结合参照图13和图14B，显示基板100还包括位于第一电极(例如阳极)远离像素驱动电路一侧的像素界定层PDL，像素界定层PDL包括多个开口，各个子像素对应至少一个像素界定层开口(例如一个)，子像素的实际发光区域或显示区域与该子像素对应的像素界定层开口大致相当。在一些实施例中，各个子像素对应的像素界定层开口或者实际发光区域面积小于第一电极(例如阳极)的面积，且在衬底基板上的投影完全落入第一电极在衬底基板投影之内。为了方便示意，在本公开的实施例中，都仅示出了子像素的第一电极(例如阳极)的大概位置和形状，以表示各个子像素的分布。

结合参照图7、图13和图14B，位于第二显示区域AA2中的每一个子像素可以包括发光器件(例如OLED)，为了方便描述，将位于第二显示区域AA2中的发光器件称为第二发光器件42。例如，第二发光器件42可以包括层叠设置的阳极42A、发光材料层42B和阴极42C。需要说明的是，为清楚起见，在平面图中使用了第二发光器件42的阳极来示意性的示出第二发光器件42，从而示意性地表示位于第二显示区域AA2中的子像素。例如，在第二显示区域AA2中，第二发光器件42的阳极42A可以包括阳极主体421和阳极连接部422。阳极主体421在衬底基板1上的正投影可以具有规则形状，例如圆形、椭圆形、矩形、六边形、八边形、圆角矩形等。第二显示区域AA2中还设置有用于驱动所述第二发光器件42的像素驱动电路(将在下文描述)，阳极连接部422与第二发光器件42的像素驱动电路电连接。

例如，参照图7，第二重复单元P2可以包括以4行4列排布的多个子像素。在第一行中，第四子像素21和第五子像素22分别设置在第一列和第三列。在第二行中，两个第六子像素23分别设置在第二列和第四列。在第三行中，第五子像素22和第四子像素21分别设置在第一列和第三列。在第四行中，两个第六子像素23分别设置在第二列和第四列。

需要说明的是，图7中示出的子像素的排布方式仅是本公开的一些实施例的示例性排布方式，而不是对本公开实施例的限制，在其他实施例中，子像素可以采用其他排布方式。

例如，在本公开的一些实施例中，参照图7，一个第四子像素21的阳极主体部421在衬底基板1上的正投影的面积小于一个第五子像素22的阳极主体部421在衬底基板1上的正投影的面积，一个第六子像素23的阳极主体部421在衬底基板1上的正投影的面积小于一个第四子像素21的阳极主体部421在衬底基板1上的正投影的面积。即，一个绿色子像素的实际发光面积最小，一个蓝色子像素的实际发光面积最大，一个红色子像素的实际发光面积介于绿色子像素和蓝色子像素之间。

结合参照图6A至图13，所述像素驱动电路可以包括：多个薄膜晶体管以及一个存储电容器Cst。所述像素驱动电路用于驱动有机发光二极管(即OLED)。多个薄膜晶体管包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。每一个晶体管均包括栅极、源极和漏极。

所述显示基板还可以包括多根信号线，例如，所述多根信号线包括：用于传输扫描信号Sn的扫描信号线61，用于传输复位控制信号RESET(例如，该复位控制信号RESET可以为前一行的扫描信号)的复位信号线62，用于传输发光控制信号En的发光控制线63，用于传输数据信号Dm的数据信号线64，用于传输VDD电压(在本文中，也可以称为第一电压或驱动电压)的驱动电压线65，用于传输初始化电压Vint的初始化电压线66，以及用于传输VSS电压(在本文中，也可以称为第二电压或参考电压)的参考电压线67。

存储电容器Cst可以包括两个电容极板Cst1和Cst2，在本文中，电容极板Cst1可以称为存储电容器Cst的一端、第一端或第一存储电容电极，电容极板Cst2可以称为存储电容器Cst的另一端、第二端或第二存储电容电极。

第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7可沿着如图8中的有源层形成。有源层可具有弯曲或弯折形状，并且可包括对应于第一晶体管T1的第一有源层20a、对应于第二晶体管T2的第二有源层20b、对应于第三晶体管T3的第三有源层20c、对应于第四晶体管T4的第四有源层20d、对应于第五晶体管T5的第五有源层20e、对应于第六晶体管T6的第六有源层20f以及对应于第七晶体管T7的第七有源层20g。

有源层可以包括例如多晶硅，并且例如包括沟道区、源极区和漏极区。沟道区可不进行掺杂或掺杂类型与源极区、漏极区不同，并因此具有半导体特性。源极区和漏极区分别位于沟道区的两侧，并且掺杂有杂质，并因此具有导电性。杂质可根据TFT是N型还是P型晶体管而变化。

第一晶体管T1包括第一有源层20a以及第一栅极G1。第一有源层20a包括第一沟道区201a、第一源极区203a和第一漏极区205a。第一晶体管T1的栅极G1电连接至复位信号线62，第一晶体管T1的源极S1电连接至初始化电压线66。并且第一晶体管T1的漏极D1与存储电容器Cst的一端Cst1、第二晶体管T2的漏极D2以及第三晶体管T3的栅极G3电连接。如图6A所示，第一晶体管T1的漏极D1、存储电容器Cst的一端Cst1、第二晶体管T2的漏极D2以及第三晶体管T3的栅极G3电连接于节点N1处。第一晶体管T1根据通过复位信号线62传输的复位控制信号RESET导通，以将初始化电压Vint传输至第三晶体管T3的栅极G1，从而执行初始化操作来将第三晶体管T3的栅极G3的电压初始化。即，第一晶体管T1也称为初始化晶体管。

第二晶体管T2包括第二有源层20b和第二栅极G2。第二有源层20b包括第二沟道区201b、第二源极区203b以及第二漏极区205b。第二晶体管T2的栅极G2电连接至扫描信号线61，第二晶体管T2的源极S2电连接于节点N3，并且第二晶体管T2的漏极D2电连接于节点N1。第二晶体管T2根据通过扫描信号线61传输的扫描信号Sn导通，以将第三晶体管T3的栅极G3和漏极D3彼此电连接，从而执行第三晶体管T3的二极管连接。

第三晶体管T3包括第三有源层20c和第三栅极G3。第三有源层20c包括第三源极区203c、第三漏极区205c以及连接第三源极区203c和第三漏极区205c的第三沟道区201c。第三源极区203c和第三漏极区205c相对于第三沟道区201c在相对的两个方向上延伸。第三晶体管T3的第三源极区203c连接至第四漏极区205d和第五漏极区205e。第三漏极区205c连接至第二源极区203b和第六源极区203f。第三晶体管T3的栅极G3通过过孔VAH1和VAH2以及第一连接部68电连接于节点N1处。第三晶体管T3的栅极G3电连接至节点N1，第三晶体管T3的源极S3电连接至节点N2，第三晶体管T3的漏极D3电连接至节点N3。第三晶体管T3根据第四晶体管T4的开关操作接收数据信号Dm，以向OLED供应驱动电流Id。即，第三晶体管T3也称为驱动晶体管。

第四晶体管T4包括第四有源层20d和第四栅极G4。第四有源层20d包括第四沟道区201d、第四源极区203d和第四漏极区205d。第四晶体管T4用作选择发光目标子像素的开关装置。第四栅极G4连接至扫描信号线61，第四源极区203d通过过孔VAH4连接至数据信号线64，并且第四漏极区205d连接至第一晶体管T1和第五晶体管T5，即电连接至节点N2。第四晶体管T4根据通过扫描信号线61传输的扫描信号Sn导通，以执行开关操作来将数据信号Dm传输至第三晶体管T3的源极S3。

第五晶体管T5包括第五有源层20e和第五栅极G5。第五有源层20e包括第五沟道区201e、第五源极区203e和第五漏极区205e。第五源极区203e可通过过孔VAH6连接至驱动电压线65。第五晶体管T5的栅极G5电连接至发光控制线63，第五晶体管T5的源极S5电连接至驱动电压线65。并且第五晶体管T5的漏极D5电连接至节点N2。

第六晶体管T6包括第六有源层20f和第六栅极G6，并且第六有源层20f包括第六沟道区201f、第六源极区203f和第六漏极区205f。第六漏极区205f可通过过孔VAH7连接至OLED的阳极。第六晶体管T6的栅极G6电连接至发光控制线63，第六晶体管T6的源极S6电连接至节点N3，并且第六晶体管T6的漏极D6电连接至节点N4，即电连接至OLED的阳极。第五晶体管T5和第六晶体管T6根据通过发光控制线63传输的发光控制信号En并发(例如同时)导通，以将驱动电压VDD传输至OLED，从而允许驱动电流Id流进OLED中。

第七晶体管T7包括第七有源层20g和第七栅极G7。第七有源层20g包括第七源极区203g、第七漏极区205g和第七沟道区201g。第七漏极区205g连接至第一晶体管T1的第一源极区203a。第七漏极区205g可通过过孔VAH8、第二连接部69和过孔VAH5电连接至初始化电压线66。第七晶体管T7的栅极G7电连接至复位信号线62，第七晶体管T7的源极S7电连接至节点N4，并且第七晶体管T7的漏极D7电连接至初始化电压线66。

存储电容器Cst的一端(下文称为第一存储电容电极)Cst1电连接至节点N1，另一端(下文称为第二存储电容电极)Cst2电连接至驱动电压线65。

OLED的阳极电连接至节点N4，阴极电连接至参考电压线67，以接收参考电压VSS。相应地，OLED从第三晶体管T3接收驱动电流Id来发光，从而显示图像。

需要说明的是，在图6A中，各个薄膜晶体管T1、T2、T3、T4、T5、T6和T7是p沟道场效应晶体管，但是，本公开的实施例不局限于此，薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的至少一些可以是n沟道场效应晶体管。

在操作中，在初始化阶段，具有低电平的复位控制信号RESET通过复位信号线62供应。随后，第一晶体管T1基于复位控制信号RESET的低电平导通，并且来自初始化电压线66的初始化电压Vint通过第一晶体管T1传送至第三晶体管T3的栅极G1。因此，第三晶体管T3由于初始化电压Vint而被初始化。

在数据编程阶段，具有低电平的扫描信号Sn通过扫描信号线61供应。随后，第四晶体管T4和第二晶体管T2基于扫描信号Sn的低电平导通。因此，第三晶体管T3通过导通的第二晶体管T2被置于二极管连接状态并且在正方向上偏置。

随后，通过从经由数据信号线64供应的数据信号Dm中减去第三晶体管T3的阈值电压Vth获得的补偿电压Dm+Vth(例如，Vth是负值)施加至第三晶体管T3的栅极G3。随后，驱动电压VDD和补偿电压Dm+Vth施加至存储电容器Cst的两个端子，使得与相应端子之间的电压差对应的电荷存储在存储电容器Cst中。

在发光阶段，来自发光控制线63的发光控制信号En从高电平变为低电平。随后，在发光阶段，第五晶体管T5和第六晶体管T6基于发光控制信号En的低电平导通。

随后，基于第三晶体管T3的栅极G3的电压与驱动电压VDD之间的差生成驱动电流。与驱动电流和旁路电流之间的差对应的驱动电流Id通过第六晶体管T6供应给OLED。

在发光阶段，基于第三晶体管T3的电流-电压关系，第三晶体管T3的栅源电压由于存储电容器Cst而保持在(Dm+Vth)-VDD处。驱动电流Id与(Dm-VDD)²成比例。因此，驱动电流Id可以不受第三晶体管T3的阈值电压Vth变动的影响。

结合参照图7至图14B，所述显示基板包括衬底基板1以及设置于所述衬底基板1上的多个膜层。在一些实施例中，所述多个膜层至少包括半导体层20、第一导电层21、第二导电层22、第三导电层23和第四导电层24。半导体层20、第一导电层21、第二导电层22和第三导电层23依次远离衬底基板1设置。所述多个膜层还至少包括多个绝缘膜层，例如，所述多个绝缘膜层可以包括第一栅绝缘层GI1、第二栅绝缘层GI2、层间绝缘层IDL和钝化层PVX。第一栅绝缘层GI1可以设置在半导体层20与第一导电层21之间，第二栅绝缘层GI2可以设置在第一导电层21与第二导电层22之间，层间绝缘层IDL可以设置在第二导电层22与第三导电层23之间，钝化层PVX可以设置在第三导电层23与第四导电层24之间。

例如，半导体层20可以由诸如低温多晶硅的半导体材料形成，其膜层厚度可以在400～800埃的范围内，例如500埃。第一导电层21和第二导电层22可以由形成薄膜晶体管的栅极的导电材料形成，例如该导电材料可以为Mo，其膜层厚度可以在2000～4000埃的范围内，例如3000埃。第三导电层23和第四导电层24可以由形成薄膜晶体管的源极和漏极的导电材料形成，例如该导电材料可以包括Ti、Al等，第三导电层23可以具有由Ti/Al/Ti形成的叠层结构，其膜层厚度可以在6000～9000埃的范围内。例如，在第三导电层23或第四导电层24具有由Ti/Al/Ti形成的叠层结构的情况下，Ti/Al/Ti每一层的厚度可以分别为约500埃、6000埃和500埃。例如，第一栅绝缘层GI1和第二栅绝缘层GI2可以由氧化硅、氮化硅或氮氧化硅形成，每一层可以具有约1000～2000埃的厚度。例如，层间绝缘层IDL和钝化层PVX可以由氧化硅、氮化硅或氮氧化硅形成，具有约3000～6000埃的厚度。

所述显示基板包括沿着行方向布置以向各个子像素分别施加扫描信号Sn、复位控制信号RESET、发光控制信号En和初始化电压Vint的扫描信号线61、复位信号线62、发光控制线63和初始化电压线66。所述显示基板还可以包括与扫描信号线61、复位信号线62、发光控制线63和初始化电压线66交叉以向各个子像素分别施加数据信号Dm和驱动电压VDD的数据信号线64以及驱动电压线65。

如图9所示，扫描信号线61、复位信号线62和发光控制线63均位于第一导电层21中。上述各个晶体管的栅极G1～G7也均位于第一导电层21中。例如，复位信号线62与半导体层20重叠的部分分别形成第一晶体管T1的栅极G1和第七晶体管T7的栅极G7，扫描信号线61与半导体层20重叠的部分分别形成第二晶体管T2的栅极G2和第四晶体管T4的栅极G4，发光控制线63与半导体层20重叠的部分分别形成第六晶体管T6的栅极G6和第五晶体管T5的栅极G5。

继续参照图9，所述显示基板还可以包括多个第一存储电容电极Cst1。所述多个第一存储电容电极Cst1也位于第一导电层21中。第一存储电容电极Cst1与半导体层20重叠的部分形成第三晶体管T3的第三栅极G3。第一存储电容电极Cst1也形成存储电容器Cst的一个端子。即，第一存储电容电极Cst1同时用作第三晶体管T3的栅极G3和存储电容器Cst的一个电极。

例如，第一存储电容电极Cst1在衬底基板1上的正投影可以呈大致矩形形状。此处的“大致矩形”可以包括矩形，至少一个角为圆角的矩形，至少一个角为倒角的矩形等形状。

如图10所示，初始化电压线66位于第二导电层22中。所述显示基板还可以包括多个第二存储电容电极Cst2。所述多个第二存储电容电极Cst2也位于第二导电层22中。多个第二存储电容电极Cst2分别与多个第一存储电容电极Cst1对应设置。即，多个第二存储电容电极Cst2在衬底基板1上的正投影与对应的第一存储电容电极Cst1在衬底基板1上的正投影至少部分重叠。第二存储电容电极Cst2形成存储电容器Cst的另一个端子。即，第一存储电容电极Cst1和第二存储电容电极Cst2相对设置，二者在衬底基板1上的正投影彼此至少部分重叠，并且它们之间设置有第二栅绝缘层GI2。例如，第一存储电容电极Cst1可以通过过孔VAH1和VAH2以及第一连接部68电连接于节点N1处，第二存储电容电极Cst2可以通过过孔VAH9电连接至驱动电压线65，即二者连接至不同的电压信号。这样，第一存储电容电极Cst1和第二存储电容电极Cst2彼此重叠的部分可以形成所述存储电容器Cst。

结合参照图10、图12和图14A，第二存储电容电极Cst2可以包括通孔TH2，以便于位于第二存储电容电极Cst2下方的第一存储电容电极Cst1与位于第三导电层23中的部件的电连接。例如，第一连接部68的一部分形成于过孔VAH1中，以形成导电插塞681。该导电插塞681延伸通过通孔TH2，与第一存储电容电极Cst1电连接。以此方式，第一连接部68的一端与存储电容器的一端Cst1电连接。

例如，通孔TH2在衬底基板1上的正投影可以呈大致矩形形状。此处的“大致矩形”可以包括矩形或正方形，至少一个角为圆角的矩形或正方形，至少一个角为倒角的矩形或正方形等形状。

参照图11，数据信号线64以及驱动电压线65位于第三导电层23中。另外，第一连接部68和第二连接部69也位于第三导电层23中。

参照图12A、图12B和图13，第三连接部70位于第四导电层24中。第三连接部70的一端电连接至第六晶体管T6，另一端电连接至OLED的阳极。

参照图13和图14B，所述显示基板100还可以包括设置在第四导电层24与第五导电层25之间的绝缘层，例如钝化层PVX。过孔VAH10可以贯穿该钝化层PVX。第二发光器件42的阳极42A位于第五导电层25中。阳极连接部422的一部分形成于过孔VAH10中，该部分向下延伸以与第三连接部10的一部分电连接。

这样，第三连接部70的一端通过过孔VAH7与第六晶体管T6电连接，第三连接部70的另一端通过过孔VAH10与阳极连接部422电连接。为了满足预设的PPI的要求，显示基板上的各个子像素需要按照规定的方式排列，这样，各个子像素中的第三连接部70的延伸长度可以相等或不相等。

例如，参照图7、图12A和图12B，其中，图12A示出了所述第四子像素或第五子像素的像素驱动电路的平面图，图12B示出了所述第六子像素的像素驱动电路的平面图。第六子像素23中的第三连接部70的延伸长度可以小于第四子像素21或第五子像素22中的第三连接部70的延伸长度。

图6B是根据本公开的一些示例性实施例的显示基板的位于第一显示区域中的一个子像素的像素驱动电路的等效电路图。图15A是示出根据本公开的一些示例性实施例的显示基板的第一显示区域AA1中的子像素的示例性实施方式的平面图，其中示意性示出了第一显示区域AA1中的一个重复单元的平面图。图16是示出图15A中一个重复单元包括的子像素的示例性实施方式的半导体层的平面图。图17是示出图15A中一个重复单元包括的子像素的示例性实施方式的半导体层和第一导电层的组合的平面图。图18是示出图15A中一个重复单元包括的子像素的示例性实施方式的半导体层、第一导电层和第二导电层的组合的平面图。图19是示出图15A中一个重复单元包括的子像素的示例性实施方式的半导体层、第一导电层、第二导电层和第三导电层的组合的平面图。图20A是示出图15A中一个重复单元包括的子像素的示例性实施方式的半导体层、第一导电层、第二导电层、第三导电层和透明导电层的组合的平面图。图20B是示出图15A中一个重复单元包括的3个子像素的示例性实施方式的半导体层、第一导电层、第二导电层、第三导电层和透明导电层的组合的平面图。图21是示出图15A中一个重复单元包括的子像素的示例性实施方式的半导体层、第一导电层、第二导电层、第三导电层、透明导电层和第四导电层的组合的平面图。图22A、图22B和图22C分别是示出图15A中一个重复单元包括的3个子像素的示例性实施方式的半导体层、第一导电层、第二导电层、第三导电层、透明导电层、第四导电层和第五导电层的组合的平面图。图23是示出图15A中一个重复单元包括的一个子像素的示例性实施方式的透明导电层的平面图。图24是示出图15A中一个重复单元的示例性实施方式的透明导电层的平面图。图25A是示出根据本公开的一些示例性实施例的显示基板的沿图21中的线CC’截取的截面结构的示意图。图25B是示出根据本公开的一些示例性实施例的显示基板的沿图22A中的线DD’截取的截面结构的示意图。

需要说明的是，在下面的描述中，主要说明位于第一显示区域AA1中的子像素的结构与位于第二显示区域AA2中的子像素的结构的不同之处，对于二者的相同之处，可以参照上文的描述。

还需要说明的是，为了使得本文的描述更简洁，在下文中，在第一显示区域和第二显示区域中具有相同或相似的功能和/或结构的元件可以使用相同的附图标记来表示，例如，位于第一显示区域中的各个晶体管、存储电容器、信号线可以分别使用与位于第二显示区域中的各个晶体管、存储电容器、信号线对应的附图标记表示。应该理解，在下文的描述中，这些元件是位于第一显示区域AA1中的。

结合参照图6B、图15A至图25B，在第一显示区域AA1中，所述子像素11、12、13的像素驱动电路可以包括：多个薄膜晶体管以及一个存储电容器Cst。所述像素驱动电路用于驱动有机发光二极管(即OLED)。多个薄膜晶体管包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。每一个晶体管均包括栅极、源极和漏极。

所述多根信号线包括：用于传输扫描信号Sn的扫描信号线61，用于传输复位控制信号RESET(例如，该复位控制信号RESET可以为前一行的扫描信号)的复位信号线62，用于传输发光控制信号En的发光控制线63，用于传输数据信号Dm的数据信号线164，用于传输驱动电压VDD的驱动电压线165，用于传输初始化电压Vint的初始化电压线66，以及用于传输VSS电压的参考电压线67。

应该理解，与上述第二显示区域AA2类似，在本公开的实施例中，在第一显示区域AA1中，显示基板还包括位于第一电极远离像素驱动电路一侧的像素界定层，像素界定层包括多个开口，各个子像素对应至少一个(例如一个)像素界定层开口，子像素的实际发光区域或显示区域与该子像素对应的像素界定层开口大致相当。在一些实施例中，各个子像素对应的像素界定层开口或者实际发光区域面积小于第一电极(例如阳极)的面积，且在衬底基板上的投影完全落入第一电极在衬底基板投影之内。

如图15A、图22A～图22C所示，位于第一显示区域AA1中的每一个子像素可以包括发光器件(例如OLED)，为了方便描述，将位于第一显示区域AA1中的发光器件称为第一发光器件41。例如，第一发光器件41可以包括层叠设置的阳极41A(参照图25B)、发光材料层和阴极。需要说明的是，为清楚起见，相关附图使用了第一发光器件41的阳极来示意性的示出第一发光器件41，从而示意性地表示位于第一显示区域AA1中的子像素。例如，在第一显示区域AA1中，第一发光器件41的阳极包括阳极主体411和阳极连接部412。阳极主体411在衬底基板1上的正投影可以具有规则形状，例如圆形、椭圆形、矩形、六边形、八边形、圆角矩形等。第一显示区域AA1中还设置有用于驱动所述第一发光器件41的像素驱动电路(将在下文描述)，阳极连接部412与第一发光器件41的像素驱动电路电连接。

图27是示出根据本公开的一些示例性实施例的显示基板的第一显示区域AA1中的子像素的示例性实施方式的平面图，其中示意性示出了第一显示区域AA1中的一个重复单元的平面图，并且其中示意性示出了像素界定层开口和阳极。

结合参照图15A和图27，示意性示出了像素界定层开口和阳极。与阳极主体一致，开口OPH在衬底基板1上的正投影可以具有规则形状，例如圆形、椭圆形、矩形、六边形、八边形、圆角矩形等。开口OPH在衬底基板1上的投影完全落入阳极主体411在衬底基板1的投影之内。

需要说明的是，为了方便示意，在本公开的实施例中，主要示出了子像素的第一电极(例如阳极)的大概位置和形状，以表示各个子像素的分布。

例如，在本公开的一些实施例中，每一个重复单元中的子像素的排布方式可以参考常规的像素排布方式，例如GGRB、RGBG、RGB等，本公开的实施例对此不作限制。

与第二重复单元P2类似，参照图15A，第一重复单元P1可以包括以4行4列排布的多个子像素。在第一行中，第一子像素11和第二子像素12分别设置在第一列和第三列。在第二行中，两个第三子像素13分别设置在第二列和第四列。在第三行中，第二子像素12和第一子像素11分别设置在第一列和第三列。在第四行中，两个第三子像素13分别设置在第二列和第四列。

需要说明的是，图15A中示出的子像素的排布方式仅是本公开的一些实施例的示例性排布方式，而不是对本公开实施例的限制，在其他实施例中，子像素可以采用其他排布方式。

结合参照图15A至图25B，所述显示基板包括衬底基板1以及设置于所述衬底基板1上的多个膜层。在一些实施例中，所述多个膜层至少包括半导体层20、第一导电层21、第二导电层22、第三导电层23、透明导电层26、第四导电层24和第五导电层25。半导体层20、第一导电层21、第二导电层22、第三导电层23、透明导电层26、第四导电层24和第五导电层25依次远离衬底基板1设置。所述多个膜层还至少包括多个绝缘膜层，例如，所述多个绝缘膜层可以包括第一栅绝缘层GI1、第二栅绝缘层GI2、层间绝缘层IDL、钝化层PVX和平坦化层PLN。第一栅绝缘层GI1可以设置在半导体层20与第一导电层21之间，第二栅绝缘层GI2可以设置在第一导电层21与第二导电层22之间，层间绝缘层IDL可以设置在第二导电层22与第三导电层23之间，钝化层PVX可以设置在第三导电层23与第一透明导电层26之间。例如，平坦化层PLN可以包括多个膜层，为了方便描述，分别称为第一平坦化层PLN1、第二平坦化层PLN2和第三平坦化层PLN3。在一些实施例中，第一平坦化层PLN1可以设置在第一透明导电层26与第四导电层24之间，第二平坦化层PLN2可以设置在第四导电层24和第二透明导电层28之间，第三平坦化层PLN3可以设置在第二透明导电层28和第五导电层25之间。

第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7可沿着如图16中的有源层形成。有源层可具有弯曲或弯折形状，并且可包括对应于第一晶体管T1的第一有源层20a、对应于第二晶体管T2的第二有源层20b、对应于第三晶体管T3的第三有源层20c、对应于第四晶体管T4的第四有源层20d、对应于第五晶体管T5的第五有源层20e、对应于第六晶体管T6的第六有源层20f以及对应于第七晶体管T7的第七有源层20g。

参照图8和图16，对于一个子像素而言，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7的有源层形成为半导体层20的连续延伸的一部分。在本文中，“连续延伸”表述中间没有任何断开的地方。

参照图8和图16，第七晶体管T7的有源层20g连接第一晶体管T1的有源层20a，第一晶体管T1的有源层20a连接第二晶体管T2的有源层20b，第二晶体管T2的有源层20b连接第三晶体管T3的有源层20c和第六晶体管T6的有源层20f，第三晶体管T3的有源层20c连接第四晶体管T4的有源层20d和第五晶体管T5的有源层20e。

参照图9，对于位于第二显示区域AA2中的一个子像素而言，第七晶体管T7的有源层20g自第一晶体管T1的有源层20a沿远离该子像素的扫描信号线61的方向延伸，即，第七晶体管T7的有源层20g位于第一晶体管T1的有源层20a的右上方。通过这样的设置方式，第七晶体管T7的有源层20g可以朝向位于同一列的上方的相邻的子像素的有源层延伸，有利于位于同一列的子像素的有源层形成为连续延伸的结构。

参照图16和图17，对于位于第一显示区域AA1中的一个子像素而言，第七晶体管T7的有源层20g自第一晶体管T1的有源层20a沿靠近该子像素的扫描信号线61的方向延伸，即，第七晶体管T7的有源层20g位于第一晶体管T1的有源层20a的右下方。通过这样的设置方式，位于第一显示区域AA1中的一个子像素的有源层的占用区域的轮廓为正方形或近似正方形。

在本文中，表述“占用区域”表示一个图案、层结构等在衬底基板上的正投影所覆盖的最大区域，具体地，一个图案、层结构等在衬底基板上的正投影具有在第一方向X上相距最远的两个侧边以及在第二方向Y上相距最远的两个侧边，这四条侧边的延长线会交叉，以包围形成一个区域，该区域即为图案、层结构等的占用区域。

具体地，参照图8和图16，对于位于第二显示区域AA2中的一个子像素而言，其有源层的占用区域具有矩形或大致矩形的形状，如图8所示，使用虚线框示意性示出了位于第二显示区域AA2中的一个子像素的有源层的占用区域，该占用区域具有沿第一方向X的尺寸(即宽度W2)和沿第二方向Y的尺寸(即长度L2)，其中，长度L2大于宽度W2，或者说，长度L2为宽度W2的1.2倍以上，即，该占用区域具有长方形的形状。

对于位于第一显示区域AA1中的一个子像素而言，其有源层的占用区域具有正方形或大致正方形的形状，如图16所示，使用虚线框示意性示出了位于第一显示区域AA1中的一个子像素的有源层的占用区域，该占用区域具有沿第一方向X的尺寸(即宽度W1)和沿第二方向Y的尺寸(即长度L1)，其中，长度L1基本等于宽度W1。

在本公开的实施例中，位于第一显示区域AA1中的一个子像素的有源层的占用区域的面积小于位于第二显示区域AA2中的一个同颜色的子像素的有源层的占用区域的面积。这样，可以减小位于第一显示区域AA1中的子像素的像素驱动电路的占用区域的面积，关于这一点，下文将进一步详细描述。

类似地，如图17所示，扫描信号线61、复位信号线62和发光控制线63均位于第一导电层21中。上述各个晶体管的栅极G1～G7也均位于第一导电层21中。第一存储电容电极Cst1也位于第一导电层21中。

结合参照图6B和图17，扫描信号线61与半导体层20重叠的部分分别形成第二晶体管T2的栅极G2和第四晶体管T4的栅极G4，并且，扫描信号线61与半导体层20重叠的另一部分还形成第七晶体管T7的栅极G7。也就是说，在本公开的实施例中，在第一显示区域AA1中，第七晶体管T7、第二晶体管T2和第四晶体管的栅极均供应扫描信号Sn。

如图18所示，初始化电压线66和第二存储电容电极Cst2位于第二导电层22中。

参照图10，对于位于第二显示区域AA2中的一个子像素而言，第二存储电容电极Cst2包括通孔TH2，第二存储电容电极Cst2的实体部分和通孔TH2的组合在衬底基板1上的正投影呈矩形或圆角矩形的形状。

参照图18，对于位于第一显示区域AA1中的一个子像素而言，第二存储电容电极Cst2在一个角处具有凹口NTH1，即，第二存储电容电极Cst2在衬底基板1上的正投影呈“L”形。换句话说，第二存储电容电极Cst2的实体部分和凹口NTH1的组合在衬底基板1上的正投影呈矩形或圆角矩形的形状。

凹口NTH1暴露位于第二存储电容电极Cst2下方的第一存储电容电极Cst1的一部分，以便第一存储电容电极Cst1与其他部分电连接。

在本公开的实施例中，位于第一显示区域AA1中的一个子像素的第二存储电容电极Cst2在衬底基板1上的正投影的面积比位于第二显示区域AA2中的一个子像素的第二存储电容电极Cst2在衬底基板1上的正投影的面积小。在此基础上，将位于第一显示区域AA1中的一个子像素的第二存储电容电极Cst2设计成“L”形，无需在第二存储电容电极Cst2中形成所述通孔，有利于保证位于第一显示区域AA1中的一个子像素的第一存储电容电极Cst1与第二存储电容电极Cst2的交叠面积较大，即，保证存储电容器Cst的电容值。

如图19所示，连接部168、连接部169、连接部170和连接部171位于第三导电层23中。

连接部168的一部分形成于过孔VH6中，该部分向下延伸以与凹口NTH1暴露的第一存储电容电极Cst1的部分电连接。连接部168的另一部分形成于过孔VH2中，该部分向下延伸以与第二晶体管T2的漏极D2和第一晶体管T1的漏极D1电连接。通过连接部168，可以使得第一存储电容电极Cst1、第二晶体管T2的漏极D2和第一晶体管T1的漏极D1电连接，即形成图6B中所示的N1节点。

连接部169的一部分形成于过孔VH12中，该部分向下延伸以与初始化电压线66电连接。连接部169的另一部分形成于过孔VH4中，该部分向下延伸以与第七晶体管T7的漏极D7电连接。通过连接部169，可以将初始化电压线66传输的初始化电压Vint供应给第七晶体管T7的漏极D7。

连接部170的一部分形成于过孔VH5中，该部分向下延伸以与第七晶体管T7的源极S7电连接。连接部170的另一部分形成于过孔VH10中，该部分向下延伸以与第六晶体管T6的漏极D6电连接。通过连接部170，可以使得第七晶体管T7的源极S7和第六晶体管T6的漏极D6电连接，即形成图6B中所示的N4节点。

连接部171的一部分形成于过孔VH7中，该部分向下延伸以与第二存储电容电极Cst2电连接。连接部171的另一部分形成于过孔VH9中，该部分向下延伸以与第五晶体管T5的源极S5电连接。通过连接部171，可以使得第二存储电容电极Cst2与第五晶体管T5的源极S5电连接。

结合参照图20A、图20B、图23、图24和图25A，在第一显示区域AA1中，设置有透明导电层26，例如，该透明导电层26可以由诸如氧化铟锡(即ITO)等的透明导电材料构成。

在第一显示区域AA1中，数据信号线164以及驱动电压线165位于透明导电层26中。即，数据信号线164以及驱动电压线165由诸如氧化铟锡(即ITO)等的透明导电材料构成。所述显示基板还可以包括位于透明导电层26中的多条导电引线，例如，所述多条导电引线可以包括第一导电引线161、第二导电引线261、第三导电引线162、第四导电引线262、第五导电引线163、第六导电引线263、第七导电引线166和第八导电引线266。即，这些导电引线均由诸如氧化铟锡(即ITO)等的透明导电材料构成。

数据信号线164的一部分形成于过孔VH3中，该部分向下延伸以与第四晶体管T4的源极S4电连接，从而将数据信号线164传输的数据信号Dm供应给第四晶体管T4。

驱动电压线165在第一显示区域AA1中的子像素的像素驱动电路处断开，分成两个部分。为了方便描述，将这两个部分分别表示为第一驱动电压子线1651和第二驱动电压子线1652。

例如，第一驱动电压子线1651在衬底基板1上的正投影与初始化电压线66在衬底基板1上的正投影交叉，并且第一驱动电压子线1651在衬底基板1上的正投影与复位信号线62在衬底基板1上的正投影至少部分重叠。

再例如，第二驱动电压子线1652在衬底基板1上的正投影与发光控制线63在衬底基板1上的正投影交叉，并且第二驱动电压子线1652在衬底基板1上的正投影与第二存储电容电极Cst2在衬底基板1上的正投影至少部分重叠。第二驱动电压子线1652的一部分形成于过孔VH7’中，该部分向下延伸以与连接部171的一部分电连接，从而与第二存储电容电极Cst2电连接。通过这样的方式，可以实现驱动电压线、第二存储电容电极Cst2和第五晶体管T5的源极S5之间的电连接。

第一驱动电压子线1651和第二驱动电压子线1652在第二方向Y上彼此间隔开一定的距离。例如，第一驱动电压子线1651靠近第二驱动电压子线1652的一端在衬底基板1上的正投影与复位信号线62在衬底基板1上的正投影部分重叠，第二驱动电压子线1652靠近第一驱动电压子线1651的一端在衬底基板1上的正投影与第二存储电容电极Cst2靠近发光控制线63的部分在衬底基板1上的正投影部分重叠。间隔开的第一驱动电压子线1651和第二驱动电压子线1652将通过连接部电连接在一起，关于这一点，将在下文中详细说明。

在第一显示区域AA1中，各个子像素中的沿第一方向X延伸的扫描信号线61、复位信号线62、发光控制线63和初始化电压线66分别通过位于透明导电层中的导电引线电连接。这样，在第一显示区域AA1的透光区域中，仅布置有透明的导电引线，而不会布置由金属等不透光材料构成的导电引线。以此方式，可以保证第一显示区域AA1的透光率较大。

具体地，在一个子像素的扫描信号线61两侧，分别设置有第一导电引线161和第二导电引线261。第一导电引线161的一部分形成于过孔VH15中，该部分向下延伸以与扫描信号线61的一端电连接。第二导电引线261的一部分形成于过孔VH16中，该部分向下延伸以与扫描信号线61的另一端电连接。借助第一导电引线161和第二导电引线261，可以将同一行子像素的扫描信号线61电连接起来，以便于供应扫描信号Sn。

在一个子像素的复位信号线62两侧，分别设置有第三导电引线162和第四导电引线262。第三导电引线162的一部分形成于过孔VH13中，该部分向下延伸以与复位信号线62的一端电连接。第四导电引线262的一部分形成于过孔VH14中，该部分向下延伸以与复位信号线62的另一端电连接。借助第三导电引线162和第四导电引线262，可以将同一行子像素的复位信号线62电连接起来，以便于供应复位信号Reset。

在一个子像素的发光控制线63两侧，分别设置有第五导电引线163和第六导电引线263。第五导电引线163的一部分形成于过孔VH17中，该部分向下延伸以与发光控制线63的一端电连接。第六导电引线263的一部分形成于过孔VH18中，该部分向下延伸以与发光控制线63的另一端电连接。借助第五导电引线163和第六导电引线263，可以将同一行子像素的发光控制线63电连接起来，以便于供应发光控制信号Em。

在一个子像素的初始化电压线66两侧，分别设置有第七导电引线166和第八导电引线266。第七导电引线166的一部分形成于过孔VH11中，该部分向下延伸以与初始化电压线66的一端电连接。第八导电引线266的一部分形成于过孔VH12中，该部分向下延伸以与初始化电压线66的另一端电连接。借助第七导电引线166和第八导电引线266，可以将同一行子像素的初始化电压线66电连接起来，以便于供应发光初始化电压信号Vinit。

需要说明的是，在上述实施例中，用于电连接沿第一方向X延伸的各种信号线(例如扫描信号线61、复位信号线62、发光控制线63和初始化电压线66)的导电引线和沿第二方向Y延伸的各种信号线(例如数据信号线164和驱动电压线165)均位于透明导电层26中，即位于同一透明导电层26中。但是，本公开的实施例不局限于此。例如，用于电连接沿第一方向X延伸的各种信号线(例如扫描信号线61、复位信号线62、发光控制线63和初始化电压线66)的导电引线中的至少一种可以位于所述透明导电层26中，用于电连接沿第一方向X延伸的各种信号线(例如扫描信号线61、复位信号线62、发光控制线63和初始化电压线66)的导电引线中的至少一种还可以位于不同于所述透明导电层26的另一透明导电层中。例如，在一些示例性的实施例中，所述显示基板可以包括设置于衬底基板上的至少两个透明导电层，用于电连接沿第一方向X延伸的各种信号线的导电引线可以设置于一个透明导电层中，沿第二方向Y延伸的各种信号线可以位于另一透明导电层中；或者，用于电连接沿第一方向X延伸的各种信号线的导电引线和沿第二方向Y延伸的各种信号线中的至少一些可以设置于至少一个透明导电层中，用于电连接沿第一方向X延伸的各种信号线的导电引线和沿第二方向Y延伸的各种信号线中的至少另一些可以位于其他的透明导电层中。例如，此处的其他的透明导电层可以包括发光器件的阳极所在的导电层。

还需要说明的是，在上述实施例中，沿第一方向X延伸的各种信号线(例如扫描信号线61、复位信号线62、发光控制线63和初始化电压线66)均通过位于透明导电层中的导电引线电连接。但是，本公开的实施例不局限于此。例如，沿第一方向X延伸的各种信号线中的至少一种信号线可以通过位于透明导电层中的导电引线电连接。例如，沿第一方向X延伸的各种信号线中的至少另一种信号线可以通过位于不同于所述透明导电层26的另一透明导电层中的导电引线电连接。可选地，所述多条导电引线可以位于不同的透明导电层中，例如，第一导电引线161和第二导电引线261可以位于第一透明导电层中；第三导电引线162和第四导电引线262可以位于第二透明导电层中；第五导电引线163和第六导电引线263可以位于第三透明导电层中；第七导电引线166和第八导电引线266可以位于第四透明导电层中。

还需要说明的是，在上述实施例中，所述透明导电层26位于所述第三导电层23和所述第四导电层24之间。但是，本公开的实施例不局限于此。例如，所述透明导电层26可以位于第一导电层21与衬底基板之间，或者位于第一导电层21与第二导电层22之间，或者位于第二导电层22与第三导电层23之间。如上所述，所述显示基板可以包括设置于衬底基板上的至少两个透明导电层，例如，一个透明导电层可以位于第一导电层21与第二导电层22之间，另一个透明导电层可以位于第三导电层23和第四导电层24之间。

在本公开的实施例中，位于第一显示区域AA1中的扫描信号线、复位信号线、发光控制线、初始化电压线、数据信号线以及驱动电压线中的至少一个的线宽可以小于等于位于第二显示区域AA2中的用于传输相同类型信号的信号线的线宽。

例如，位于第一显示区域AA1中的数据信号线164的线宽可以小于或基本等于位于第二显示区域AA2中的数据信号线64的线宽。例如，位于第一显示区域AA1中的数据信号线164的线宽可以在1.5～3微米之间，位于第二显示区域AA2中的数据信号线64的线宽可以在2.5～4微米之间。

例如，位于第一显示区域AA1中的驱动电压线165的线宽可以小于或基本等于位于第二显示区域AA2中的驱动电压线65的线宽。例如，位于第一显示区域AA1中的驱动电压线165的线宽可以在2～5微米之间，位于第二显示区域AA2中的驱动电压线65的线宽可以在4～7微米之间。

例如，位于第一显示区域AA1中的扫描信号线61的线宽可以小于或基本等于位于第二显示区域AA2中的扫描信号线61的线宽。例如，位于第一显示区域AA1中的扫描信号线61的线宽可以在2～3微米之间，位于第二显示区域AA2中的扫描信号线61的线宽可以在3～4微米之间。

例如，位于第一显示区域AA1中的初始化电压线66的线宽可以小于或基本等于位于第二显示区域AA2中的初始化电压线66的线宽。例如，位于第一显示区域AA1中的初始化电压线66的线宽可以在2～3微米之间，位于第二显示区域AA2中的初始化电压线66的线宽可以在3～6微米之间。

在本公开的实施例中，位于第一显示区域AA1中的像素驱动电路的各个晶体管T1～T7的宽长比可以基本等于位于第二显示区域AA2中的像素驱动电路的相同类型的晶体管T1～T7的宽长比。本公开的实施例不局限于此，例如，位于第一显示区域AA1中的像素驱动电路的各个晶体管T1～T7的宽长比可以小于位于第二显示区域AA2中的像素驱动电路的相同类型的晶体管T1～T7的宽长比。

例如，位于第一显示区域AA1中的像素驱动电路的晶体管T3的宽长比可以基本等于位于第二显示区域AA2中的像素驱动电路的晶体管T3的宽长比。例如，位于第一显示区域AA1中的像素驱动电路的晶体管T3的宽长比以及位于第二显示区域AA2中的像素驱动电路的晶体管T3的宽长比可以为(2～4)/(20～26)。

例如，位于第一显示区域AA1中的像素驱动电路的晶体管T4的宽长比可以基本等于位于第二显示区域AA2中的像素驱动电路的晶体管T4的宽长比。例如，位于第一显示区域AA1中的像素驱动电路的晶体管T4的宽长比以及位于第二显示区域AA2中的像素驱动电路的晶体管T4的宽长比可以为(2～3)/(2～4)。

如图21所示，连接部172和导电连接部173位于第四导电层24中。

连接部172的一部分形成于过孔VH1中，该部分向下延伸以与第一驱动电压子线1651电连接。连接部172的另一部分形成于过孔VH7”中，该部分向下延伸以与第二驱动电压子线1652电连接。也就是说，通过连接部172，可以将第一驱动电压子线1651与第二驱动电压子线1652电连接起来，这样，位于同一列的各个子像素的驱动电压线就可以连接起来，以便于给各个子像素供应驱动电压信号VDD。

导电连接部173的一部分形成于过孔VH10’中，该过孔VH10’暴露连接部170的一部分，这样，可以将导电连接部173电连接至连接部170。

如图22A、图22B和图22C所示，第一发光器件41的第一电极的阳极可以位于第五导电层25中。如上所述，第一发光器件41的阳极包括阳极主体411和阳极连接部412。

阳极连接部412的一部分可以形成于过孔VH10”中，该过孔VH10”暴露导电连接部173的一部分，这样，可以将阳极连接部412电连接至导电连接部173，然后连接至连接部170。即，通过导电连接部173和连接部170，可以使得第一发光器件41的阳极、第七晶体管T7的源极S7和第六晶体管T6的漏极D6电连接，即形成图6B中所示的N4节点。

例如，图22A、图22B和图22C分别示出的是第一子像素11、第二子像素12和第三子像素13的平面图。如图22A、图22B和图22C所示，在第一显示区域AA1中，第一子像素11、第二子像素12和第三子像素13的像素驱动电路都可以基本缩小至第一发光器件41的大小，并且放置在发光器件41下方。这样，在第一显示区域AA1(即屏下摄像区)中，可以将各个子像素的像素驱动电路内置于相应的子像素中，也不需要将其外置于间隔区域SR中，可以避免上述的像素驱动电路外置导致的各种问题。而且，在本公开的实施例中，将各个子像素的像素驱动电路内置于相应的子像素中，并且藏在相应的子像素的发光器件下方，可以保证第一显示区域的透光率较大，即有利于实现第一显示区域的高透光率。可以结合参照图4，在第一显示区域AA1中，在各个相邻的子像素之间，存在透光区域TRA。由于各个子像素的像素驱动电路都可以基本缩小至第一发光器件41的大小，并且放置在发光器件41下方，所以，有利于实现透光区域TRA的面积较大，从而能够保证第一显示区域的透光率较大。而且，在透光区域TRA中，仅设置有透明导电引线，而不存在任何不透光引线，从而能够进一步保证第一显示区域的透光率较大。在本公开的实施例中，在透光区域TRA中，也可以使用不透光导电引线，用于电连接位于所述第一显示区域中的多个子像素中的同一行的子像素的像素驱动电路，和/或，电连接位于所述第一显示区域中的多个子像素中的同一列的子像素的像素驱动电路。参照图7和图13，在第二显示区域AA2中，各个子像素21、22、23的像素驱动电路的占用区域的面积较大，而发光器件的占用区域的面积较小。

在本文中，在第二显示区域AA2中各个子像素21、22、23的像素驱动电路的占用区域可以使用如下的区域表示：参照图12A和图12B，对于各个子像素21、22、23的像素驱动电路而言，在第一方向X上，数据信号线64和第六晶体管T6的第六有源层20f分别位于最左侧和最右侧，即二者在第一方向X上的距离最大；在第二方向Y上，初始化电压线66和发光控制线63分别位于最上侧和最下侧，即二者在第二方向Y上的距离最大。这样，在一个子像素的像素驱动电路在衬底基板上的正投影中，数据信号线64具有远离第六晶体管T6的第六有源层20f的第一侧边，第六晶体管T6的第六有源层20f具有远离数据信号线64的第二侧边，初始化电压线66具有远离发光控制线63的第三侧边，发光控制线63具有远离初始化电压线66的第四侧边，其中，所述第一侧边和所述第二侧边沿第二方向Y延伸，所述第三侧边和所述第四侧边沿第一方向X延伸，这四条侧边的延长线会交叉，以包围形成一个区域，该区域即为位于第二显示区域AA2中的一个子像素的像素驱动电路的占用区域，如图12A中所示的由虚线框包围的区域AR2。

在本文中，在第一显示区域AA1中各个子像素11、12、13的像素驱动电路的占用区域可以使用如下的区域表示：参照图22A、图22B和图22C，对于各个子像素11、12、13的像素驱动电路而言，在第一方向X上，第五晶体管T5的有源层20e和第七晶体管T7的有源层20g分别位于最左侧和最右侧，即二者在第一方向X上的距离最大；在第二方向Y上，初始化电压线66和发光控制线63分别位于最上侧和最下侧，即二者在第二方向Y上的距离最大。这样，在一个子像素的像素驱动电路在衬底基板上的正投影中，第五晶体管T5的有源层20e具有远离第七晶体管T7的有源层20g的第一侧边，第七晶体管T7的有源层20g具有远离第五晶体管T5的有源层20e的第二侧边，初始化电压线66具有远离发光控制线63的第三侧边，发光控制线63具有远离初始化电压线66的第四侧边，其中，所述第一侧边和所述第二侧边沿第二方向Y延伸，所述第三侧边和所述第四侧边沿第一方向X延伸，这四条侧边的延长线会交叉，以包围形成一个区域，该区域即为位于第一显示区域AA1中的一个子像素的像素驱动电路的占用区域。或者说，在第一显示区域AA1中各个子像素11、12、13的像素驱动电路的占用区域可以使用如下的区域表示：参照图20A、图22A、图22B和图22C，八个过孔VH11、VH12、VH13、VH14、VH15、VH16、VH17、VH18分别位于像素驱动电路的最外侧，并且过孔VH9和VH10位于像素驱动电路的最外侧，将这10个过孔中每两个相邻的过孔的中心依次连接，可以包围形成一个区域，如图22A、图22B和图22C中所示的由虚线框包围的区域AR1，该区域AR1可以为位于第一显示区域AA1中的一个子像素的像素驱动电路的占用区域。

在本文中，除非另有特别说明，在第二显示区域AA2中的子像素的发光器件的占用区域可以用该发光器件的阳极在衬底基板上的正投影的覆盖区域表示。类似地，在第一显示区域AA1中的子像素的发光器件的占用区域可以用该发光器件的阳极在衬底基板上的正投影的覆盖区域表示。

在本公开的实施例中，第一显示区域AA1中的PPI与第二显示区域中的PPI基本相等。也就是说，在相等的面积内，第一显示区域AA1中布置的第一重复单元P1的个数与第二显示区域AA2中布置的第二重复单元P2的个数基本相等，或者说，第一显示区域AA1中布置的子像素的个数与第二显示区域AA2中布置的同颜色的子像素的个数基本相等。这样，使得第一显示区域和第二显示区域都具有较高的PPI，均能实现较高的显示质量，并且显示均一性较好。

在本文中，除非另有说明，表述“基本相等”、“基本等于”等可以表示被比较的两个值的比率约等于1，例如，被比较的两个值的比率可以在0.8～1.2的范围内。

在一些实施例中，第一显示区域AA1中的各个子像素的发光器件的占用区域的面积与第二显示区域AA2中的同颜色的子像素的发光器件的占用区域的面积基本相等。例如，第一子像素11的第一发光器件41的阳极在衬底基板1上的正投影的面积与第四子像素21的第二发光器件42的阳极在衬底基板1上的正投影的面积基本相等；第二子像素12的第一发光器件41的阳极在衬底基板1上的正投影的面积与第五子像素22的第二发光器件42的阳极在衬底基板1上的正投影的面积基本相等；第三子像素13的第一发光器件41的阳极在衬底基板1上的正投影的面积与第六子像素23的第二发光器件42的阳极在衬底基板1上的正投影的面积基本相等。通过这样的设置，有利于实现第一显示区域AA1中的PPI与第二显示区域中的PPI基本相等，另外，还可以使得第一显示区域和第二显示区域之间的显示均一性较好，并且第一显示区域和第二显示区域之间的发光材料的寿命均一性也较好。

需要说明的是，本公开的实施例不局限于上述实施方式，在其他实施例中，第一显示区域AA1中的各个子像素的发光器件的占用区域的面积与第二显示区域AA2中的同颜色的子像素的发光器件的占用区域的面积也可以不相等，只要能实现第一显示区域AA1中的PPI与第二显示区域中的PPI基本相等即可。

在本公开的实施例中，在第一显示区域AA1中各个子像素11、12、13的像素驱动电路的占用区域的面积被缩小，有利于将各个子像素的像素驱动电路藏在相应的子像素的发光器件的下方。

如上所述，参照图17，对于位于第一显示区域AA1中的一个子像素而言，第七晶体管T7的有源层20g自第一晶体管T1的有源层20a沿靠近该子像素的扫描信号线61的方向延伸，即，第七晶体管T7的有源层20g位于第一晶体管T1的有源层20a的右下方。通过这样的设置方式，位于第一显示区域AA1中的一个子像素的有源层的占用区域的轮廓为正方形或近似正方形。参照图22A至图22C，各个子像素11、12、13的第一发光器件41的阳极主体在衬底基板上的正投影为圆形。通过这样的设置方式，有利于实现各个子像素的阳极覆盖该子像素的像素驱动电路。

具体地，参照图22A，第一子像素11的第一发光器件41的阳极在衬底基板1上的正投影与第一子像素11的像素驱动电路的占用区域AR1在衬底基板1上的正投影至少部分重叠，例如，第一子像素11的第一发光器件41的阳极在衬底基板1上的正投影覆盖第一子像素11的像素驱动电路的占用区域AR1在衬底基板1上的正投影的大部分。例如，第一子像素11的第一发光器件41的阳极在衬底基板1上的正投影覆盖第一子像素11的像素驱动电路的占用区域AR1在衬底基板1上的正投影的70％以上的部分，甚至80％以上的部分。

在本文中，除非另有特别说明，表述“正投影的大部分”表示某一图案在衬底基板上的正投影大于其整体面积的50％的部分。

参照图22B，第二子像素12的第一发光器件41的阳极在衬底基板1上的正投影与第二子像素12的像素驱动电路的占用区域AR1在衬底基板1上的正投影至少部分重叠，例如，第二子像素12的第一发光器件41的阳极在衬底基板1上的正投影基本完全覆盖第二子像素12的像素驱动电路的占用区域AR1在衬底基板1上的正投影。例如，第二子像素12的第一发光器件41的阳极在衬底基板1上的正投影覆盖第二子像素121的像素驱动电路的占用区域AR1在衬底基板1上的正投影的90％以上的部分。

在本文中，除非另有特别说明，表述“基本完全覆盖”表示覆盖某一正投影的整体面积的90％以上。

参照图22C，第三子像素13的第一发光器件41的阳极在衬底基板1上的正投影与第三子像素13的像素驱动电路的占用区域AR1在衬底基板1上的正投影至少部分重叠，例如，第三子像素13的第一发光器件41的阳极在衬底基板1上的正投影覆盖第三子像素13的像素驱动电路的占用区域AR1在衬底基板1上的正投影的大部分。例如，第三子像素13的第一发光器件41的阳极在衬底基板1上的正投影覆盖第三子像素13的像素驱动电路的占用区域AR1在衬底基板1上的正投影的60％以上的部分。

在本公开的实施例中，第一子像素11的像素驱动电路的占用区域AR1在衬底基板1上的正投影的面积、第二子像素12的像素驱动电路的占用区域AR1在衬底基板1上的正投影的面积和第三子像素13的像素驱动电路的占用区域AR1在衬底基板1上的正投影的面积可以彼此基本相等。

在本公开的实施例中，第三子像素13的第一发光器件41的阳极在衬底基板1上的正投影的面积小于第一子像素11的第一发光器件41的阳极在衬底基板1上的正投影的面积，第一子像素11的第一发光器件41的阳极在衬底基板1上的正投影的面积小于第二子像素12的第一发光器件41的阳极在衬底基板1上的正投影的面积。

例如，第三子像素13的第一发光器件41的阳极在衬底基板1上的正投影可以为第三子像素13的像素驱动电路的占用区域AR1在衬底基板1上的正投影的面积的60％以上，第一子像素11的第一发光器件41的阳极在衬底基板1上的正投影的面积可以为第一子像素11的像素驱动电路的占用区域AR1在衬底基板1上的正投影的面积的80％以上，第二子像素12的第一发光器件41的阳极在衬底基板1上的正投影的面积可以为第二子像素12的像素驱动电路的占用区域AR1在衬底基板1上的正投影的面积的90％以上。

例如，在第一显示区域AA1中，各个子像素的第一发光器件41的阳极在衬底基板1上的正投影至少覆盖该子像素的像素驱动电路的存储电容器Cst(包括第一存储电容电极Cst1和第二存储电容电极Cst2)在衬底基板1上的正投影。各个子像素的第一发光器件41的阳极在衬底基板1上的正投影至少覆盖该子像素的像素驱动电路的第三晶体管T3(包括第三晶体管T3的有源层、源极、漏极和栅极)在衬底基板1上的正投影。

在本文中，除非另有特别说明，表述“晶体管在衬底基板上的正投影”包括晶体管的有源层、栅极、源极和漏极在衬底基板上的正投影的组合。

例如，参照图22B，第三子像素13的第一发光器件41的阳极在衬底基板1上的正投影覆盖该第三子像素13的像素驱动电路的第二晶体管T2、第三晶体管T3、第四晶体管T4、第六晶体管T6、第七晶体管T7和存储电容器Cst在衬底基板1上的正投影。第三子像素13的第一发光器件41的阳极在衬底基板1上的正投影与该第三子像素13的像素驱动电路的第一晶体管T1和第五晶体管T5中的每一个在衬底基板1上的正投影至少部分重叠。

例如，参照图22A，第一子像素11的第一发光器件41的阳极在衬底基板1上的正投影覆盖该第一子像素11的像素驱动电路的第二晶体管T2、第三晶体管T3、第四晶体管T4、第六晶体管T6、第七晶体管T7和存储电容器Cst在衬底基板1上的正投影。第一子像素11的第一发光器件41的阳极在衬底基板1上的正投影与该第一子像素11的像素驱动电路的第一晶体管T1和第五晶体管T5中的每一个在衬底基板1上的正投影至少部分重叠。

例如，参照图22C，第二子像素12的第一发光器件41的阳极在衬底基板1上的正投影覆盖该第二子像素12的像素驱动电路的第二晶体管T2、第三晶体管T3、第四晶体管T4、第六晶体管T6和存储电容器Cst在衬底基板1上的正投影。第二子像素12的第一发光器件41的阳极在衬底基板1上的正投影与该第二子像素12的像素驱动电路的第一晶体管T1、第五晶体管T5和第七晶体管T7中的每一个在衬底基板1上的正投影至少部分重叠。

在本公开的实施例中，通过这样的设置方式，可以将各个子像素的像素驱动电路设置在各自的发光器件(例如阳极)的下方，使得像素驱动电路不会占用各个子像素之间的透光区域，有利于第一显示区域具有高透光率，同时，可以实现第一显示区域中的高PPI，即有利于实现屏下摄像区的高显示质量。

图26A、图26B和图26C分别是示出图15A中一个重复单元包括的3个子像素的示例性实施方式的遮挡层、半导体层、第一导电层、第二导电层、第三导电层、透明导电层、第四导电层和第五导电层的组合的平面图。图28是示出根据本公开的一些示例性实施例的显示基板的沿图26A中的线FF’截取的截面结构的示意图。

参照图26A至图28，在本公开的实施例中，所述显示基板还可以包括遮挡层LS。遮挡层LS可以设置在衬底基板1与半导体层20之间，用于保护半导体层20，以避免各个子像素的像素驱动电路的各个晶体管的有源层受到外界光的影响。

例如，遮挡层LS可以由不透光的金属材料构成。

各个子像素的遮挡层LS在衬底基板1上的正投影可以覆盖该子像素的像素驱动电路的占用区域AR1在衬底基板1上的正投影，即覆盖该子像素的像素驱动电路的第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和存储电容器Cst在衬底基板1上的正投影。通过这样的设置，可以避免各个子像素的像素驱动电路受到外界光的影响。

例如，遮挡层LS可以接入一固定电压，以避免其处于悬置状态(即floating)。

例如，遮挡层LS可以接入驱动电压VDD、初始化电压Vint和VSS电压中的一个。在此情况下，遮挡层LS可以通过至少一个过孔与用于传输驱动电压VDD的驱动电压线65、用于传输初始化电压Vint的初始化电压线66以及用于传输VSS电压的参考电压线67中的一个并联。以此方式，可以减小驱动电压线65、初始化电压线66以及参考电压线67中的一个的电阻。

在一些实施例中，遮挡层LS可以呈孤岛状或网格状。例如，沿第一方向X布置的多个遮挡层LS可以通过沿第一方向X延伸的导电引线电连接；和/或，沿第二方向Y布置的多个遮挡层LS可以通过沿第二方向Y延伸的导电引线电连接。例如，所述导电引线可以位于所述透明导电层中，即所述导电引线也可以包含ITO等透明导电材料。

图29是示出图15A中一个重复单元包括的3个子像素的示例性实施方式的透明导电层和第六导电层的组合的平面图。

如上所述，第一发光器件41可以包括层叠设置的阳极、发光材料层和阴极。所述显示基板可以包括第六导电层27，阴极CAT位于该第六导电层27中。

在一些实施例中，在第一显示区域AA1中，第六导电层27可以被图案化。即，第六导电层27可以包括多个阴极CAT和多个阴极开口271。阴极开口271可以位于相邻的阴极CAT之间。

例如，在第一显示区域AA1中，各个子像素的第一发光器件41的阴极CAT在衬底基板1上的正投影可以覆盖该子像素的第一发光器件41的阳极在衬底基板1上的正投影。各个阴极开口271在衬底基板1上的正投影可以与各个子像素之间的透光区域TRA在衬底基板1上的正投影重叠。通过这样的设置，可以保证第一显示区域AA1中的透光区域的透光率较高。

图15B是示出根据本公开的另一些示例性实施例的显示基板的第一显示区域AA1中的子像素的示例性实施方式的平面图，其中示意性示出了第一显示区域AA1中的多个重复单元的平面图。如上所述，本公开的实施例不局限于图15A所示的像素布置方式，例如，图15B示出了另一种像素布置方式。在图15B示出的实施例中，除了像素布置方式不同之外，其他结构可以参照上文的描述，在此不再赘述。

本公开的至少一些实施例还提供一种显示面板，所述显示面板包括如上所述的显示基板。例如，所述显示面板可以是OLED显示面板。

参照图1，本公开的至少一些实施例还提供一种显示装置。该显示装置可以包括如上所述的显示基板。

所述显示装置可以包括任何具有显示功能的设备或产品。例如，所述显示装置可以是智能电话、移动电话、电子书阅读器、台式电脑(PC)、膝上型PC、上网本PC、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数字音频播放器、移动医疗设备、相机、可穿戴设备(例如头戴式设备、电子服饰、电子手环、电子项链、电子配饰、电子纹身、或智能手表)、电视机等。

应该理解，根据本公开实施例的显示面板和显示装置具有上述显示基板的所有特点和优点，具体可以参见上文的描述，在此不再赘述。

虽然本公开的总体技术构思的一些实施例已被显示和说明，本领域普通技术人员将理解，在不背离所述总体技术构思的原则和精神的情况下，可对这些实施例做出改变，本公开的范围以权利要求和它们的等同物限定。

Claims (28)

1.一种显示基板，所述显示基板包括第一显示区域和第二显示区域，其中，所述显示基板包括：

衬底基板；

设置于所述衬底基板且位于所述第一显示区域中的多个子像素，所述子像素包括第一像素驱动电路和第一发光器件，所述第一像素驱动电路与所述第一发光器件电连接，用于驱动所述第一发光器件发光；和

设置于所述衬底基板且位于所述第二显示区域中的多个子像素，位于所述第二显示区域中的子像素包括第二像素驱动电路和第二发光器件，所述第二像素驱动电路与所述第二发光器件电连接，用于驱动所述第二发光器件发光，

其中，所述第一显示区域的透光率大于所述第二显示区域的透光率；以及所述第一像素驱动电路包括存储电容器和多个晶体管，所述第一像素驱动电路包括的存储电容器和多个晶体管均位于所述第一显示区域中；

其中，位于所述第一显示区域中的多个子像素至少包括第一子像素、第二子像素和第三子像素，所述第一子像素、所述第二子像素和所述第三子像素的颜色彼此不相同；以及

位于所述第一显示区域中的第一子像素的第一像素驱动电路的占用区域在所述衬底基板上的正投影的80％以上的面积被该第一像素驱动电路驱动的第一发光器件在所述衬底基板上的正投影覆盖；和/或，位于所述第一显示区域中的第二子像素的第一像素驱动电路的占用区域在所述衬底基板上的正投影的90％以上的面积被该第一像素驱动电路驱动的第一发光器件在所述衬底基板上的正投影覆盖；和/或，位于所述第一显示区域中的第三子像素的第一像素驱动电路的占用区域在所述衬底基板上的正投影的60％以上的面积被该第一像素驱动电路驱动的第一发光器件在所述衬底基板上的正投影覆盖。

2.根据权利要求1所述的显示基板，其中，所述显示基板还包括设置于所述衬底基板上且位于所述第一显示区域中的多条透明导电引线；以及

所述第一显示区域包括位于相邻的子像素之间的透光区域，所述多条透明导电引线位于所述透光区域，用于电连接位于所述第一显示区域中的多个子像素中的同一行的子像素的第一像素驱动电路，和/或，电连接位于所述第一显示区域中的多个子像素中的同一列的子像素的第一像素驱动电路。

3.根据权利要求1或2所述的显示基板，其中，位于所述第一显示区域中的各个子像素的第一像素驱动电路的占用区域在所述衬底基板上的正投影与该第一像素驱动电路驱动的第一发光器件在所述衬底基板上的距投影至少部分重叠。

4.根据权利要求3所述的显示基板，其中，位于所述第一显示区域中的一个子像素的第一像素驱动电路的占用区域在所述衬底基板上的正投影的面积小于位于所述第二显示区域中的同颜色的子像素的第二像素驱动电路的占用区域在所述衬底基板上的正投影的面积。

5.根据权利要求1或2所述的显示基板，其中，位于所述第一显示区域中的一个子像素的第一像素驱动电路的占用区域在所述衬底基板上的正投影的面积小于位于所述第二显示区域中的同颜色的子像素的第二像素驱动电路的占用区域在所述衬底基板上的正投影的面积。

6.根据权利要求2所述的显示基板，其中，所述显示基板还包括设置于所述衬底基板上的多根信号线，所述多根信号线至少包括用于传输扫描信号的扫描信号线，所述扫描信号线沿第一方向延伸；

所述多条透明导电引线包括第一导电引线和第二导电引线；以及

所述第一导电引线和所述第二导电引线在所述第一方向上分别位于所述扫描信号线两侧，以将位于同一行的各个子像素的扫描信号线电连接在一起。

7.根据权利要求2所述的显示基板，其中，所述显示基板还包括设置于所述衬底基板上的多根信号线，所述多根信号线至少包括用于传输复位控制信号的复位信号线，所述复位信号线沿第一方向延伸；

所述多条透明导电引线还包括第三导电引线和第四导电引线；以及

所述第三导电引线和所述第四导电引线在所述第一方向上分别位于所述复位信号线两侧，以将位于同一行的各个子像素的复位信号线电连接在一起。

8.根据权利要求6所述的显示基板，其中，所述显示基板还包括设置于所述衬底基板上的多根信号线，所述多根信号线至少包括用于传输复位控制信号的复位信号线，所述复位信号线沿第一方向延伸；

所述多条透明导电引线还包括第三导电引线和第四导电引线；以及

所述第三导电引线和所述第四导电引线在所述第一方向上分别位于所述复位信号线两侧，以将位于同一行的各个子像素的复位信号线电连接在一起。

9.根据权利要求2、6和7中任一项所述的显示基板，其中，所述显示基板还包括设置于所述衬底基板上的多根信号线，所述多根信号线至少包括用于传输发光控制信号的发光控制线，所述发光控制线沿第一方向延伸；

所述多条透明导电引线还包括第五导电引线和第六导电引线；以及

所述第五导电引线和所述第六导电引线在所述第一方向上分别位于所述发光控制线两侧，以将位于同一行的各个子像素的发光控制线电连接在一起。

10.根据权利要求9所述的显示基板，其中，所述显示基板还包括设置于所述衬底基板上的多根信号线，所述多根信号线至少包括用于传输初始化电压的初始化电压线，所述初始化电压线沿第一方向延伸；

所述多条透明导电引线还包括第七导电引线和第八导电引线；以及

所述第七导电引线和所述第八导电引线在所述第一方向上分别位于所述初始化电压线两侧，以将位于同一行的各个子像素的初始化电压线电连接在一起。

11.根据权利要求2和6-8中任一项所述的显示基板，其中，所述显示基板还包括设置于所述衬底基板上的多根信号线，所述多根信号线至少包括用于传输初始化电压的初始化电压线，所述初始化电压线沿第一方向延伸；

所述多条透明导电引线还包括第七导电引线和第八导电引线；以及

所述第七导电引线和所述第八导电引线在所述第一方向上分别位于所述初始化电压线两侧，以将位于同一行的各个子像素的初始化电压线电连接在一起。

12.根据权利要求9所述的显示基板，其中，所述显示基板还包括设置于所述衬底基板上的多根信号线，所述多根信号线还包括：用于传输数据信号的数据信号线；和用于传输驱动电压的驱动电压线，其中，所述数据信号线和所述驱动电压线沿第二方向延伸；

所述显示基板包括设置在所述衬底基板上的透明导电层，所述透明导电层包含透明导电材料；以及

所述数据信号线和所述驱动电压线中的至少一个位于所述透明导电层中。

13.根据权利要求2、6-8和10中任一项所述的显示基板，其中，所述显示基板还包括设置于所述衬底基板上的多根信号线，所述多根信号线还包括：用于传输数据信号的数据信号线；和用于传输驱动电压的驱动电压线，其中，所述数据信号线和所述驱动电压线沿第二方向延伸；

所述显示基板包括设置在所述衬底基板上的透明导电层，所述透明导电层包含透明导电材料；以及

所述数据信号线和所述驱动电压线中的至少一个位于所述透明导电层中。

14.根据权利要求12所述的显示基板，其中，所述显示基板包括设置在所述衬底基板上的至少两个透明导电层，所述透明导电层包含透明导电材料；

所述数据信号线和所述驱动电压线中的至少一个以及所述多条透明导电引线中的至少一条位于所述至少两个透明导电层中的一个透明导电层中；和/或，

所述多条透明导电引线中的至少一条位于所述至少两个透明导电层中的另一透明导电层中。

15.根据权利要求13所述的显示基板，其中，所述显示基板包括设置在所述衬底基板上的至少两个透明导电层，所述透明导电层包含透明导电材料；

所述数据信号线和所述驱动电压线中的至少一个以及所述多条透明导电引线中的至少一条位于所述至少两个透明导电层中的一个透明导电层中；和/或，

所述多条透明导电引线中的至少一条位于所述至少两个透明导电层中的另一透明导电层中。

16.根据权利要求3所述的显示基板，其中，所述显示基板包括：设置于所述衬底基板上的半导体层；设置于所述半导体层远离所述衬底基板一侧的第一导电层；设置于所述第一导电层远离所述衬底基板一侧的第二导电层；设置于所述第二导电层远离所述衬底基板一侧的第三导电层；和设置于所述第三导电层远离所述衬底基板一侧的第四导电层；

所述第一像素驱动电路包括至少一个存储电容器和至少两个晶体管，其中，所述晶体管包括有源层、栅极、源极和漏极，所述存储电容器包括第一存储电容电极和第二存储电容电极；以及

所述显示基板还包括设置于所述衬底基板上的多根信号线，所述多根信号线包括用于传输扫描信号的扫描信号线，用于传输复位控制信号的复位信号线，用于传输发光控制信号的发光控制线，以及用于传输初始化电压的初始化电压线；

所述扫描信号线、所述复位信号线、所述发光控制线和所述初始化电压线均沿第一方向延伸；以及

各个晶体管的有源层位于所述半导体层中，各个晶体管的栅极、所述第一存储电容电极、所述扫描信号线、所述复位信号线和所述发光控制线位于所述第一导电层中，所述第二存储电容电极和所述初始化电压线位于所述第二导电层中。

17.根据权利要求9所述的显示基板，其中，所述显示基板包括：设置于所述衬底基板上的半导体层；设置于所述半导体层远离所述衬底基板一侧的第一导电层；设置于所述第一导电层远离所述衬底基板一侧的第二导电层；设置于所述第二导电层远离所述衬底基板一侧的第三导电层；和设置于所述第三导电层远离所述衬底基板一侧的第四导电层；

所述第一像素驱动电路包括至少一个存储电容器和至少两个晶体管，其中，所述晶体管包括有源层、栅极、源极和漏极，所述存储电容器包括第一存储电容电极和第二存储电容电极；以及

所述显示基板还包括设置于所述衬底基板上的多根信号线，所述多根信号线包括用于传输扫描信号的扫描信号线，用于传输复位控制信号的复位信号线，用于传输发光控制信号的发光控制线，以及用于传输初始化电压的初始化电压线；

所述扫描信号线、所述复位信号线、所述发光控制线和所述初始化电压线均沿第一方向延伸；以及

各个晶体管的有源层位于所述半导体层中，各个晶体管的栅极、所述第一存储电容电极、所述扫描信号线、所述复位信号线和所述发光控制线位于所述第一导电层中，所述第二存储电容电极和所述初始化电压线位于所述第二导电层中。

18.根据权利要求1-2、4、6-8、10、12和14中任一项所述的显示基板，其中，所述显示基板包括：设置于所述衬底基板上的半导体层；设置于所述半导体层远离所述衬底基板一侧的第一导电层；设置于所述第一导电层远离所述衬底基板一侧的第二导电层；设置于所述第二导电层远离所述衬底基板一侧的第三导电层；和设置于所述第三导电层远离所述衬底基板一侧的第四导电层；

所述第一像素驱动电路包括至少一个存储电容器和至少两个晶体管，其中，所述晶体管包括有源层、栅极、源极和漏极，所述存储电容器包括第一存储电容电极和第二存储电容电极；以及

所述显示基板还包括设置于所述衬底基板上的多根信号线，所述多根信号线包括用于传输扫描信号的扫描信号线，用于传输复位控制信号的复位信号线，用于传输发光控制信号的发光控制线，以及用于传输初始化电压的初始化电压线；

所述扫描信号线、所述复位信号线、所述发光控制线和所述初始化电压线均沿第一方向延伸；以及

各个晶体管的有源层位于所述半导体层中，各个晶体管的栅极、所述第一存储电容电极、所述扫描信号线、所述复位信号线和所述发光控制线位于所述第一导电层中，所述第二存储电容电极和所述初始化电压线位于所述第二导电层中。

19.根据权利要求18所述的显示基板，其中，所述显示基板包括设置在所述衬底基板上的至少一个透明导电层，所述透明导电层包含透明导电材料；以及

所述透明导电层位于所述第三导电层和所述第四导电层之间。

20.根据权利要求16或17所述的显示基板，其中，所述多根信号线还包括用于传输驱动电压的驱动电压线，其中，所述驱动电压线沿第二方向延伸；

所述驱动电压线在所述第一像素驱动电路处断开，以使得所述驱动电压线包括第一驱动电压子线和第二驱动电压子线，所述第一驱动电压子线和第二驱动电压子线在第二方向上间隔开；以及

所述显示基板还包括位于所述第四导电层中的第四连接部，所述第四连接部的一端通过过孔与所述第一驱动电压子线电连接，另一端通过过孔与所述第二驱动电压子线电连接。

21.根据权利要求16、17和19中任一项所述的显示基板，其中，所述显示基板还包括：设置于所述第四导电层远离所述衬底基板一侧的第五导电层；和设置于所述第五导电层远离所述衬底基板一侧的第六导电层；

所述第一发光器件包括第一电极、第二电极和夹设在所述第一电极和所述第二电极之间的发光材料层；

所述第一显示区域包括位于相邻的子像素之间的透光区域；

所述第一电极位于所述第五导电层中，所述第二电极位于所述第六导电层中；以及

所述第六导电层包括多个开口，所述多个开口位于相邻的第二电极之间，所述多个开口在所述衬底基板上的正投影落入所述透光区域在所述衬底基板上的正投影内。

22.根据权利要求18所述的显示基板，其中，所述显示基板还包括：设置于所述第四导电层远离所述衬底基板一侧的第五导电层；和设置于所述第五导电层远离所述衬底基板一侧的第六导电层；

所述第一发光器件包括第一电极、第二电极和夹设在所述第一电极和所述第二电极之间的发光材料层；

所述第一显示区域包括位于相邻的子像素之间的透光区域；

所述第一电极位于所述第五导电层中，所述第二电极位于所述第六导电层中；以及

所述第六导电层包括多个开口，所述多个开口位于相邻的第二电极之间，所述多个开口在所述衬底基板上的正投影落入所述透光区域在所述衬底基板上的正投影内。

23.根据权利要求1-2、4、6-8、10、12、14、16、19和22中任一项所述的显示基板，其中，位于所述第一显示区域中的各个子像素的第一像素驱动电路的占用区域在所述衬底基板上的正投影具有沿第一方向的第一尺寸和沿第二方向的第二尺寸，所述第一尺寸与所述第二尺寸的比值在0.8～1.2的范围内。

24.根据权利要求17、19和22中任一项所述的显示基板，其中，所述显示基板还包括至少设置在所述第一显示区域中的遮挡层，所述遮挡层位于所述衬底基板与所述半导体层之间；以及

所述遮挡层在所述衬底基板上的正投影覆盖位于所述第一显示区域中的各个子像素的第一像素驱动电路的占用区域在所述衬底基板上的正投影。

25.根据权利要求24所述的显示基板，其中，所述多根信号线还包括用于传输参考电压的参考电压线和用于传输驱动电压的驱动电压线，所述驱动电压线、所述初始化电压线和所述参考电压线中的一个与所述遮挡层电连接。

26.一种显示面板，包括根据权利要求1-25中任一项所述的显示基板。

27.一种显示装置，包括根据权利要求1-25中任一项所述的显示基板或根据权利要求26所述的显示面板。

28.根据权利要求27所述的显示装置，其中，所述显示装置还包括至少一个图像传感器；

其中，所述至少一个图像传感器在所述衬底基板上的正投影落入所述第一显示区域在所述衬底基板上的正投影内。