CN115053282B - 显示基板、显示面板和显示装置 - Google Patents

Abstract

一种显示基板、显示面板和显示装置。显示基板包括：衬底基板(1)；设置于衬底基板(1)且位于显示像素区中的多个子像素(11、12、13)，多个子像素(11、12、13)沿第一方向(X)和第二方向(Y)成阵列地排列，每一个子像素(11、12、13)包括像素驱动电路；设置于衬底基板(1)且位于第一虚拟像素区(DMP1)中的多个第一虚拟子像素结构(51、52、53)，至少一个第一虚拟子像素结构(51、52、53)包括补偿电容器(100)；以及设置于衬底基板(1)的多根扫描信号线(61)，扫描信号线(61)用于传输扫描信号(Sn)给像素驱动电路，至少一根扫描信号线(61)延伸通过显示像素区和第一虚拟像素区(DMP1)，其中，至少一根扫描信号线(61)电连接至一行子像素中每一个子像素(11、12、13)的像素驱动电路，并且至少一根扫描信号线(61)还电连接至至少一个第一虚拟子像素结构(51、52、53)的补偿电容器(100)。

Description

显示基板、显示面板和显示装置

技术领域

本公开涉及显示技术领域，并且具体地涉及一种显示基板、显示面板和显示装置。

背景技术

随着用户对显示装置的多样化使用需求的增加，以及显示装置的高屏占比的设计要求的出现，具有全面屏设计的显示装置越来越受到消费者的青睐。在一种全面屏设计中，可以在显示屏中形成开孔，将例如摄像头等硬件模组置于该开孔中，从而实现全面屏的设计。在这种设计中，开孔所在的行的正常发光像素缺失较多，造成开孔所在行的负载与其他行的负载差异较大，影响像素电路的充电时间，从而对显示效果造成不利的影响。

在本部分中公开的以上信息仅用于对本公开的技术构思的背景的理解，因此，以上信息可包含不构成现有技术的信息。

发明内容

在一个方面，提供一种显示基板，所述显示基板包括显示像素区、第一虚拟像素区和至少两个开孔，所述第一虚拟像素区位于所述至少两个开孔之间，所述显示基板包括：衬底基板；设置于所述衬底基板且位于所述显示像素区中的多个子像素，所述多个子像素沿第一方向和第二方向成阵列地排列，每一个子像素包括像素驱动电路；设置于所述衬底基板且位于所述第一虚拟像素区中的多个第一虚拟子像素结构，至少一个第一虚拟子像素结构包括补偿电容器；以及设置于所述衬底基板的多根扫描信号线，所述扫描信号线用于传输扫描信号给所述像素驱动电路，至少一根所述扫描信号线延伸通过所述显示像素区和所述第一虚拟像素区，其中，所述至少一根扫描信号线电连接至一行子像素中每一个子像素的像素驱动电路，并且所述至少一根扫描信号线还电连接至所述至少一个第一虚拟子像素结构的补偿电容器。

根据一些示例性的实施例，所述显示基板还包括第一补偿连接部，所述补偿电容器包括第一补偿电容电极，所述第一补偿连接部的一端与所述第一补偿电容电极电连接，所述第一补偿连接部的另一端与所述至少一根扫描信号线电连接。

根据一些示例性的实施例，所述显示基板还包括暴露所述至少一根扫描信号线的一部分的第一过孔，所述第一补偿连接部的另一端通过所述第一过孔与所述至少一根扫描信号线电连接。

根据一些示例性的实施例，所述补偿电容器还包括第二补偿电容电极，所述第一补偿电容电极和所述第二补偿电容电极在所述衬底基板上的正投影彼此至少部分重叠；所述第二补偿电容电极包括第一通孔，所述第一通孔在所述衬底基板上的正投影落入所述第一补偿电容电极在所述衬底基板上的正投影内；所述显示基板还包括暴露所述第一补偿电容电极的一部分的第二过孔，所述第一补偿连接部的一端通过所述第一通孔和所述第二过孔与所述第一补偿电容电极电连接。

根据一些示例性的实施例，所述像素驱动电路至少包括存储电容器，所述存储电容器的电容值小于所述补偿电容器的电容值。

根据一些示例性的实施例，所述存储电容器包括第一存储电容电极和第二存储电容电极，所述第一存储电容电极和所述第二存储电容电极在所述衬底基板上的正投影彼此至少部分重叠，其中，所述第一补偿电容电极和所述第二补偿电容电极的重叠部分在所述衬底基板上的正投影的面积大于所述第一存储电容电极和所述第二存储电容电极的重叠部分在所述衬底基板上的正投影的面积。

根据一些示例性的实施例，所述补偿电容器包括第一补偿子电容器和第二补偿子电容器，所述第一补偿子电容器和所述第二补偿子电容器并联。

根据一些示例性的实施例，所述第一补偿电容电极和所述第二补偿电容电极在所述衬底基板上的正投影彼此至少部分重叠，以形成所述第一补偿子电容器。

根据一些示例性的实施例，所述显示基板还包括第三补偿电容电极，所述第三补偿电容电极和所述第二补偿电容电极在所述衬底基板上的正投影彼此至少部分重叠，以形成所述第二补偿子电容器。

根据一些示例性的实施例，所述第一补偿电容电极和所述第一存储电容电极均位于第一导电层中，所述第二补偿电容电极和所述第二存储电容电极均位于第二导电层中，所述第二导电层位于所述第一导电层远离所述衬底基板的一侧。

根据一些示例性的实施例，所述第三补偿电容电极和所述第一补偿连接部均位于第三导电层中，所述第三导电层位于所述第二导电层远离所述衬底基板的一侧。

根据一些示例性的实施例，所述第三补偿电容电极和所述第一补偿连接部彼此连接，以形成连续延伸的一体结构。

根据一些示例性的实施例，所述第一补偿电容电极在所述衬底基板上的正投影沿第一方向的尺寸大于所述第一存储电容电极在所述衬底基板上的正投影沿第一方向的尺寸；和/或，所述第一补偿电容电极在所述衬底基板上的正投影沿第二方向的尺寸大于所述第一存储电容电极在所述衬底基板上的正投影沿第二方向的尺寸。

根据一些示例性的实施例，所述第二补偿电容电极在所述衬底基板上的正投影沿第一方向的尺寸大于所述第二存储电容电极在所述衬底基板上的正投影沿第一方向的尺寸；和/或，所述第二补偿电容电极在所述衬底基板上的正投影沿第二方向的尺寸大于所述第二存储电容电极在所述衬底基板上的正投影沿第二方向的尺寸。

根据一些示例性的实施例，所述显示基板还包括设置于所述衬底基板的多根驱动电压线，所述多根驱动电压线用于分别给位于所述显示像素区中的多个子像素提供驱动电压信号，其中，所述第二补偿电容电极与所述驱动电压线电连接。

根据一些示例性的实施例，所述扫描信号线位于所述第一导电层中；和/或，所述驱动电压线位于所述第三导电层中。

根据一些示例性的实施例，所述显示基板还包括位于所述第一导电层靠近所述衬底基板一侧的半导体层，其中，所述第一补偿电容电极和所述第二补偿电容电极中的每一个在所述衬底基板上的正投影与所述半导体层在所述衬底基板上的正投影不重叠。

根据一些示例性的实施例，所述显示基板还包括第二虚拟像素区，所述第二虚拟像素区位于所述第一虚拟像素区与所述至少两个开孔之间；所述显示基板还包括：设置于所述衬底基板且位于所述第二虚拟像素区中的多个虚设像素，每一个虚设像素至少包括虚设电容器，其中，所述虚设电容器的电容值基本等于所述存储电容器的电容值。

根据一些示例性的实施例，所述虚设电容器包括第一虚设电容电极和第二虚设电容电极，所述第一虚设电容电极和所述第二虚设电容电极在所述衬底基板上的正投影彼此至少部分重叠；所述第一虚设电容电极在所述衬底基板上的正投影沿第一方向的尺寸基本等于所述第一存储电容电极在所述衬底基板上的正投影沿第一方向的尺寸；和/或，所述第一虚设电容电极在所述衬底基板上的正投影沿第二方向的尺寸基本等于所述第一存储电容电极在所述衬底基板上的正投影沿第二方向的尺寸；和/或，所述第二虚设电容电极在所述衬底基板上的正投影沿第一方向的尺寸大于所述第二存储电容电极在所述衬底基板上的正投影沿第一方向的尺寸；和/或，所述第二虚设电容电极在所述衬底基板上的正投影沿第二方向的尺寸大于所述第二存储电容电极在所述衬底基板上的正投影沿第二方向的尺寸。

根据一些示例性的实施例，所述至少一根扫描信号线包括第一根扫描信号线和第二根扫描信号线，所述第一根扫描信号线电连接一行子像素中的多个子像素和至少一个第一虚拟子像素，所述第二根扫描信号线电连接另一行子像素中的多个子像素和至少一个第一虚拟子像素；以及所述第一根扫描信号线电连接的子像素的数量少于所述第二根扫描信号线电连接的子像素的数量，并且所述第一根扫描信号线电连接的第一虚拟子像素的数量多于所述第二根扫描信号线电连接的第一虚拟子像素的数量。

根据一些示例性的实施例，所述扫描信号线沿所述第一方向延伸；以及在所述第一虚拟像素区中，所述多个第一虚拟子像素结构沿所述第一方向和所述第二方向布置，位于同一行的第一虚拟子像素结构的数量沿所述第二方向先增多后减少。

根据一些示例性的实施例，所述第一补偿电容电极在所述衬底基板上的正投影沿第一方向的尺寸在16～30微米之间；和/或，所述第一补偿电容电极在所述衬底基板上的正投影沿第二方向的尺寸在16～30微米之间；和/或，所述第一存储电容电极在所述衬底基板上的正投影沿第一方向的尺寸在10～16微米之间；和/或，所述第一存储电容电极在所述衬底基板上的正投影沿第二方向的尺寸在8～15微米之间。

根据一些示例性的实施例，所述第二补偿电容电极在所述衬底基板上的正投影沿第一方向的尺寸在23～30微米之间；和/或，所述第二补偿电容电极在所述衬底基板上的正投影沿第二方向的尺寸在22～30微米之间；和/或，所述第二存储电容电极在所述衬底基板上的正投影沿第一方向的尺寸在18～23微米之间；和/或，所述第二存储电容电极在所述衬底基板上的正投影沿第二方向的尺寸在10～15微米之间。

在另一方面，提供一种显示面板，包括如上所述的显示基板。

在又一方面，提供一种显示装置，包括如上所述的显示基板或如上所述的显示面板。

附图说明

通过参照附图详细描述本公开的示例性实施例，本公开的特征及优点将变得更加明显。

图1是根据本公开的一些实施例的显示装置的平面示意图；

图2是根据本公开的一些示例性实施例的显示装置沿图1中的线AA’截取的截面示意图；

图3是根据本公开的一些示例性实施例的显示基板在图1中的开孔部分处的局部放大图；

图4是根据本公开的一些示例性实施例的显示基板在图3中的部分I处的局部放大图；

图5是根据本公开的一些示例性实施例的显示基板在图3中的部分II处的局部放大图；

图6是根据本公开的一些示例性实施例的显示基板的一个像素驱动电路的等效电路图；

图7是示出根据本公开的一些示例性实施例的显示基板的第一显示像素区中的子像素的示例性实施方式的平面图；

图8至图11是示出图7中的子像素的示例性实施方式的一些膜层的平面图，其中，图8至图11分别示意性示出了半导体层、第一导电层、第二导电层和第三导电层；

图12是示出根据本公开的一些示例性实施例的显示基板的沿图7中的线BB’截取的截面结构的示意图；

图13是根据本公开的一些示例性实施例的显示基板的一个负载补偿单元(即第一虚拟像素结构)的等效电路图；

图14是示出根据本公开的一些示例性实施例的显示基板的第一虚拟子像素结构的示例性实施方式的平面图；

图15至图18是示出图14中的第一虚拟子像素结构的示例性实施方式的一些膜层的平面图，其中，图15至图18分别示意性示出了位于第一虚拟像素区中的半导体层、第一导电层、第二导电层和第三导电层；

图19是根据本公开实施例的显示基板沿图14中的线CC’截取的截面图；

图20是示出根据本公开的一些示例性实施例的显示基板的第一虚拟子像素结构和第二虚拟子像素结构的示例性实施方式的平面图；以及

图21至图24是示出图20中的第一虚拟子像素结构和第二虚拟子像素结构的示例性实施方式的一些膜层的平面图，其中，图21至图24分别示意性示出了位于第一虚拟像素区和第二虚拟像素区中的半导体层、第一导电层、第二导电层和第三导电层。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开的保护范围。

需要说明的是，在附图中，为了清楚和/或描述的目的，可以放大元件的尺寸和相对尺寸。如此，各个元件的尺寸和相对尺寸不必限于图中所示的尺寸和相对尺寸。在说明书和附图中，相同或相似的附图标号指示相同或相似的部件。

当元件被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，所述元件可以直接在所述另一元件上、直接连接到所述另一元件或直接结合到所述另一元件，或者可以存在中间元件。然而，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，不存在中间元件。用于描述元件之间的关系的其他术语和/或表述应当以类似的方式解释，例如，“在……之间”对“直接在……之间”、“相邻”对“直接相邻”或“在……上”对“直接在……上”等。此外，术语“连接”可指的是物理连接、电连接、通信连接和/或流体连接。此外，X轴、Y轴和Z轴不限于直角坐标系的三个轴，并且可以以更广泛的含义解释。例如，X轴、Y轴和Z轴可彼此垂直，或者可代表彼此不垂直的不同方向。出于本公开的目的，“X、Y和Z中的至少一个”和“从由X、Y和Z构成的组中选择的至少一个”可以被解释为仅X、仅Y、仅Z、或者诸如XYZ、XYY、YZ和ZZ的X、Y和Z中的两个或更多个的任何组合。如文中所使用的，术语“和/或”包括所列相关项中的一个或多个的任何组合和所有组合。

需要说明的是，虽然术语“第一”、“第二”等可以在此用于描述各种部件、构件、元件、区域、层和/或部分，但是这些部件、构件、元件、区域、层和/或部分不应受到这些术语限制。而是，这些术语用于将一个部件、构件、元件、区域、层和/或部分与另一个相区分。因而，例如，下面讨论的第一部件、第一构件、第一元件、第一区域、第一层和/或第一部分可以被称为第二部件、第二构件、第二元件、第二区域、第二层和/或第二部分，而不背离本公开的教导。

为了便于描述，空间关系术语，例如，“上”、“下”、“左”、“右”等可以在此被使用，来描述一个元件或特征与另一元件或特征如图中所示的关系。应理解，空间关系术语意在涵盖除了图中描述的取向外，装置在使用或操作中的其它不同取向。例如，如果图中的装置被颠倒，则被描述为“在”其它元件或特征“之下”或“下面”的元件将取向为“在”其它元件或特征“之上”或“上面”。

在本文中，术语“基本上”、“大约”、“近似”、“大致”和其它类似的术语用作近似的术语而不是用作程度的术语，并且它们意图解释将由本领域普通技术人员认识到的测量值或计算值的固有偏差。考虑到工艺波动、测量问题和与特定量的测量有关的误差(即，测量系统的局限性)等因素，如这里所使用的“大约”或“近似”包括所陈述的值，并表示对于本领域普通技术人员所确定的特定值在可接受的偏差范围内。例如，“大约”可以表示在一个或更多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。

需要说明的是，在本文中，表示“同一层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。即，位于“同一层”的多个元件、部件、结构和/或部分由相同的材料构成，并且通过同一次构图工艺形成，通常，位于“同一层”的多个元件、部件、结构和/或部分具有大致相同的厚度。

本领域技术人员应该理解，在本文中，除非另有说明，表述“连续延伸”、“一体结构”、“整体结构”或类似表述表示：多个元件、部件、结构和/或部分是位于同一层的，并且在制造过程中通常通过同一次构图工艺形成的，这些元件、部件、结构和/或部分之间没有间隔或断裂处，而是连续延伸的结构。

本公开的实施例至少提供一种显示基板、显示面板和显示装置。所述显示基板包括显示像素区、第一虚拟像素区和至少两个开孔，所述第一虚拟像素区位于所述至少两个开孔之间。所述显示基板包括：衬底基板；设置于所述衬底基板且位于所述显示像素区中的多个子像素，所述多个子像素沿第一方向和第二方向成阵列地排列，每一个子像素包括像素驱动电路；设置于所述衬底基板且位于所述第一虚拟像素区中的多个第一虚拟子像素结构，至少一个第一虚拟子像素结构包括补偿电容器；以及设置于所述衬底基板的多根扫描信号线，所述扫描信号线用于传输扫描信号给所述像素驱动电路，至少一根所述扫描信号线延伸通过所述显示像素区和所述第一虚拟像素区，其中，所述至少一根扫描信号线电连接至一行子像素中每一个子像素的像素驱动电路，并且所述至少一根扫描信号线还电连接至所述至少一个第一虚拟子像素结构的补偿电容器。在本公开的实施例提供的显示基板中，扫描信号线还电连接补偿电容器，使得各根第一扫描信号线上的负载一致，从而避免发生显示差异，保证显示品质。

图1示出了根据本公开的示例性实施例的显示装置的平面图。例如，所述显示装置包括显示基板。所述显示基板可以为电致发光显示基板，例如OLED显示基板。

如图1所示，所述显示基板包括显示区域AA，以及位于显示区域AA中的至少一个开孔。需要说明的是，本文中所述的“开孔”是显示基板上用来安装硬件结构的区域，为了方便说明，本文将其称为开孔，但所述开孔包括但不限于如下形式：通孔、凹槽、开口等。可选地，所述硬件结构可以包括下列结构中的一种或多种：前置摄像头、HOME键、听筒或扬声器。所述硬件结构的具体安装方式，本公开实施例不做特别限定。

例如，所述至少一个开孔可以包括两个开孔。为了描述方便，将两个开孔可以分别称为第一开孔TH1和第二开孔TH2。所述第一开孔TH1可以呈大致圆形的形状，所述第二开孔TH2可以呈圆角矩形与半圆的组合形状。第一开孔TH1和第二开孔TH2间隔设置，在第一开孔TH1和第二开孔TH2之间的间隔区域SR中设置有实体部分。例如，所述显示基板可以包括衬底基板1以及设置在衬底基板1上的各个膜层。在第一开孔TH1和第二开孔TH2所在的区域，至少没有设置位于衬底基板1上的各个膜层。在间隔区域SR中，设置有衬底基板1上的各个膜层中的至少一些膜层。第一开孔TH1、间隔区域SR和第二开孔TH2的组合在衬底基板1上的正投影呈跑道形状。

需要说明的是，图1中以设置两个开孔为例进行示意，应该理解，本公开的实施例不局限于此，在其他实施例中，可以设置更少(例如一个)或更多个开孔。此外，还可以根据需要安装的所述硬件结构的形状确定所述开孔的形状，例如，所述开孔在平行于显示基板的衬底基板的方向上的截面可以具有下列形状的一种或多种：圆形、椭圆形、矩形、圆角矩形、正方形、菱形、梯形等。

在本公开的实施例中，通过在显示区中设置开孔，将例如摄像头等的硬件结构安装于所述开孔中，即例如摄像头等的硬件结构在衬底基板上的正投影落入所述至少一个开孔中。这样，可以实现屏下摄像等功能，从而可以提高屏占比，实现全面屏的效果。

继续参照图1，所述显示区域AA可以包括第一显示区域AA1和第二显示区域AA2。例如，第一显示区域AA1和第二显示区域AA2互不重叠。例如，第二显示区域AA2至少部分围绕(例如，完全围绕)第一显示区域AA1。

例如，第一显示区域AA1可以对应于第一开孔TH1和第二开孔TH2所在的区域。对于具有屏下摄像头的显示基板，可以在第一显示区域AA1中设置一些子像素，以改善显示基板的显示性能。为了提高显示基板的对应于屏下摄像头的显示区域的透光率，对应于屏下摄像头的显示区域的发光器件的单位面积分布密度(PPI)可以小于显示基板的其它显示区域的发光器件的单位面积分布密度。即，第一显示区域AA1形成为低像素密度区，第二显示区域AA2形成为高像素密度区。

图2是根据本公开的一些示例性实施例的显示装置沿图1中的线AA’截取的截面示意图。如图2所示，所述显示基板可以包括衬底基板1。摄像头2可以设置到衬底基板1的位于第一显示区域AA1的背面(在图2中示出为下侧，例如显示时出光方向相反的一侧)，第一显示区域AA1可以满足摄像头2对于光透过率的成像要求。

例如，第一显示区域AA1的透光率大于第二显示区域AA2的透光率。摄像头2例如为图像摄像头或红外摄像头等。该摄像头2配置为接收来自显示基板的显示侧(图2中的上侧，例如，显示出光方向上，或，显示时人眼所在的方向)的光线，从而可以进行图像拍摄、距离感知、光强感知等操作，这些光线例如透过第一显示区域AA1后照射到摄像头上，从而被摄像头感测。

此外，所述显示基板还可以包括设置在衬底基板1上的驱动电路层、发光器件层和封装层。例如，图2中示意性地示出了驱动电路层3、发光器件层4和封装层5。驱动电路层3包括驱动电路结构，发光器件层4包括例如OLED的发光器件。所述驱动电路结构控制各个子像素的发光器件发光，以实现显示功能。该驱动电路结构包括薄膜晶体管、存储电容器以及各种信号线。所述各种信号线包括栅线、数据信号线、ELVDD电源线和ELVSS电源线等，以便为每个子像素中的像素驱动电路提供控制信号、数据信号、电源电压等各种信号。

图3是根据本公开的一些示例性实施例的显示基板在图1中的开孔部分处的局部放大图。图4是根据本公开的一些示例性实施例的显示基板在图3中的部分I处的局部放大图。图5是根据本公开的一些示例性实施例的显示基板在图3中的部分II处的局部放大图。

结合参照图1至图5，所述显示基板可以包括显示像素区和虚拟像素结构区。

需要说明的是，在本文中，表述“显示像素区”表示：在该区域中，设置有能够发光以显示画面的多个像素；表述“虚拟像素区”表示：在该区域中，设置有一些像素结构，这些像素结构可以与“显示像素区”中的多个像素的结构类似，但是，这些像素结构并不用于发光显示画面。

参照图3，所述显示像素区可以包括第一显示像素区DP1，该第一显示像素区DP1可以位于第二显示区域AA2中。在第一显示像素区DP1中，可以设置多个像素10。多个像素10可以沿第一方向X和第二方向Y成阵列地布置在衬底基板1上。例如，所述多个像素10中的每一个可以包括第一子像素11、第二子像素12和第三子像素13。为了方便理解，可以将第一子像素11、第二子像素12和第三子像素13分别描述为红色子像素、绿色子像素和蓝色子像素，但是，本公开的实施例不局限于此。

应该理解，在本公开的实施例中，位于第一显示像素区DP1中的每一个子像素包括像素驱动电路和发光器件。例如，所述发光器件可以为OLED发光器件，包括层叠设置的阳极、有机发光层和阴极。所述像素驱动电路可以包括多个薄膜晶体管和至少一个存储电容器。

所述虚拟像素区可以包括第一虚拟像素区DMP1，该第一虚拟像素区DMP1可以位于间隔区域SR中。在第一虚拟像素区DMP1中，可以设置多个第一虚拟像素结构50。多个第一虚拟像素结构50可以沿第一方向X和第二方向Y成阵列地布置在衬底基板1上。与位于第一显示像素区DP1中的多个子像素对应，所述多个第一虚拟像素结构50可以包括多个第一虚拟子像素结构51、52和53。需要说明的是，在本公开的实施例中，在本文中，所述虚拟子像素结构不发光，此处将其分别标记为51、52和53，仅出于与上述多个子像素11、12和13对应的需要，本公开的实施例并不局限于此。

需要说明的是，虽然在图示的实施例中，第一方向X和第二方向Y相互垂直，但是，本公开的实施例不局限于此。

下面，以7T1C像素驱动电路为例，对位于第一显示像素区DP1中的每一个子像素的所述像素驱动电路的结构进行详细描述，但是，本公开的实施例并不局限于7T1C像素驱动电路，在不冲突的情况下，其它已知的像素驱动电路结构都可以应用于本公开的实施例中。

图6是根据本公开的一些示例性实施例的显示基板的一个像素驱动电路的等效电路图。图7是示出根据本公开的一些示例性实施例的显示基板的第一显示像素区中的子像素的示例性实施方式的平面图。图8至图11是示出图7中的子像素的示例性实施方式的一些膜层的平面图。例如，图8至图11分别示意性示出了半导体层、第一导电层、第二导电层和第三导电层。

结合参照图6至图11，所述像素驱动电路可以包括：多个薄膜晶体管以及一个存储电容器Cst。所述像素驱动电路用于驱动有机发光二极管(即OLED)。多个薄膜晶体管包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。每一个晶体管均包括栅极、源极和漏极。

所述显示基板还可以包括多根信号线，例如，所述多根信号线包括：用于传输扫描信号Sn的扫描信号线61，用于传输复位控制信号RESET(即前一行的扫描信号)的复位信号线62，用于传输发光控制信号En的发光控制线63，用于传输数据信号Dm的数据信号线64，用于传输驱动电压VDD的驱动电压线65，用于传输初始化电压Vint的初始化电压线66，以及用于传输VSS电压的电源线67。

第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7可沿着如图8中的有源层形成。有源层可具有弯曲或弯折形状，并且可包括对应于第一晶体管T1的第一有源层20a、对应于第二晶体管T2的第二有源层20b、对应于第三晶体管T3的第三有源层20c、对应于第四晶体管T4的第四有源层20d、对应于第五晶体管T5的第五有源层20e、对应于第六晶体管T6的第六有源层20f以及对应于第七晶体管T7的第七有源层20g。

有源层可以包括例如多晶硅，并且例如包括沟道区、源极区和漏极区。沟道区可不进行掺杂或掺杂类型与源极区、漏极区不同，并因此具有半导体特性。源极区和漏极区分别位于沟道区的两侧，并且掺杂有杂质，并因此具有导电性。杂质可根据TFT是N型还是P型晶体管而变化。

第一晶体管T1包括第一有源层20a以及第一栅极G1。第一有源层20a包括第一沟道区201a、第一源极区203a和第一漏极区205a。第一晶体管T1的栅极G1电连接至复位信号线62，第一晶体管T1的源极S1电连接至初始化电压线66。并且第一晶体管T1的漏极D1与存储电容器Cst的一端Cst1、第二晶体管T2的漏极D2以及第三晶体管T3的栅极G3电连接。如图6所示，第一晶体管T1的漏极D1、存储电容器Cst的一端Cst1、第二晶体管T2的漏极D2以及第三晶体管T3的栅极G3电连接于节点N1处。第一晶体管T1根据通过复位信号线62传输的复位控制信号RESET导通，以将初始化电压Vint传输至第三晶体管T3的栅极G1，从而执行初始化操作来将第三晶体管T3的栅极G3的电压初始化。即，第一晶体管T1也称为初始化晶体管。

第二晶体管T2包括第二有源层20b和第二栅极G2。第二有源层20b包括第二沟道区201b、第二源极区203b以及第二漏极区205b。第二晶体管T2的栅极G2电连接至扫描信号线61，第二晶体管T2的源极S2电连接于节点N3，并且第二晶体管T2的漏极D2电连接于节点N1。第二晶体管T2根据通过扫描信号线61传输的扫描信号Sn导通，以将第三晶体管T3的栅极G3和漏极D3彼此电连接，从而执行第三晶体管T3的二极管连接。

第三晶体管T3包括第三有源层20c和第三栅极G3。第三有源层20c包括第三源极区203c、第三漏极区205c以及连接第三源极区203c和第三漏极区205c的第三沟道区201c。第三源极区203c和第三漏极区205c相对于第三沟道区201c在相对的两个方向上延伸。第三晶体管T3的第三源极区203c连接至第四漏极区205d和第五漏极区205e。第三漏极区205c连接至第二源极区203b和第六源极区203f。第三晶体管T3的栅极G3通过过孔VAH1和VAH2以及第一连接部68电连接于节点N1处。第三晶体管T3的栅极G3电连接至节点N1，第三晶体管T3的源极S3电连接至节点N2，第三晶体管T3的漏极D3电连接至节点N3。第三晶体管T3根据第四晶体管T4的开关操作接收数据信号Dm，以向OLED供应驱动电流Id。即，第三晶体管T3也称为驱动晶体管。

第四晶体管T4包括第四有源层20d和第四栅极G4。第四有源层20d包括第四沟道区201d、第四源极区203d和第四漏极区205d。第四晶体管T4用作选择发光目标子像素的开关装置。第四栅极G4连接至扫描信号线61，第四源极区203d通过过孔VAH4连接至数据信号线64，并且第四漏极区205d连接至第一晶体管T1和第五晶体管T5，即电连接至节点N2。第四晶体管T4根据通过扫描信号线61传输的扫描信号Sn导通，以执行开关操作来将数据信号Dm传输至第三晶体管T3的源极S3。

第五晶体管T5包括第五有源层20e和第五栅极G5。第五有源层20e包括第五沟道区201e、第五源极区203e和第五漏极区205e。第五源极区203e可通过过孔VAH6连接至驱动电压线65。第五晶体管T5的栅极G5电连接至发光控制线63，第五晶体管T5的源极S5电连接至驱动电压线65。并且第五晶体管T5的漏极D5电连接至节点N2。

第六晶体管T6包括第六有源层20f和第六栅极G6，并且第六有源层20f包括第六沟道区201f、第六源极区203f和第六漏极区205f。第六漏极区205f可通过过孔VAH7连接至OLED的阳极。第六晶体管T6的栅极G6电连接至发光控制线63，第六晶体管T6的源极S6电连接至节点N3，并且第六晶体管T6的漏极D6电连接至节点N4，即电连接至OLED的阳极。第五晶体管T5和第六晶体管T6根据通过发光控制线63传输的发光控制信号En并发(例如同时)导通，以将驱动电压VDD传输至OLED，从而允许驱动电流Id流进OLED中。

第七晶体管T7包括第七有源层20g和第七栅极G7。第七有源层20g包括第七源极区203g、第七漏极区205g和第七沟道区201g。第七漏极区205g连接至第一晶体管T1的第一源极区203a。第七漏极区205g可通过过孔VAH8、第二连接部69和过孔VAH5电连接至初始化电压线66。第七晶体管T7的栅极G7电连接至复位信号线62，第七晶体管T7的源极S7电连接至节点N4，并且第七晶体管T7的漏极D7电连接至初始化电压线66。

存储电容器Cst的一端(下文称为第一存储电容电极)Cst1电连接至节点N1，另一端(下文称为第二存储电容电极)Cst2电连接至驱动电压线65。

OLED的阳极电连接至节点N4，阴极电连接至电源线67，以接收公共电压VSS。相应地，OLED从第三晶体管T3接收驱动电流Id来发光，从而显示图像。

需要说明的是，在图6中，各个薄膜晶体管T1、T2、T3、T4、T5、T6和T7是p沟道场效应晶体管，但是，本公开的实施例不局限于此，薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的至少一些可以是n沟道场效应晶体管。

在操作中，在初始化阶段，具有低电平的复位控制信号RESET通过复位信号线62供应。随后，第一晶体管T1基于复位控制信号RESET的低电平导通，并且来自初始化电压线66的初始化电压Vint通过第一晶体管T1传送至第三晶体管T3的栅极G1。因此，第三晶体管T3由于初始化电压Vint而被初始化。

在数据编程阶段，具有低电平的扫描信号Sn通过扫描信号线61供应。随后，第四晶体管T4和第二晶体管T2基于扫描信号Sn的低电平导通。因此，第三晶体管T3通过导通的第二晶体管T2被置于二极管连接状态并且在正方向上偏置。

随后，通过从经由数据信号线64供应的数据信号Dm中减去第三晶体管T3的阈值电压Vth获得的补偿电压Dm+Vth(例如，Vth是负值)施加至第三晶体管T3的栅极G3。随后，驱动电压VDD和补偿电压Dm+Vth施加至存储电容器Cst的两个端子，使得与相应端子之间的电压差对应的电荷存储在存储电容器Cst中。

在发光阶段，来自发光控制线63的发光控制信号En从高电平变为低电平。随后，在发光阶段，第五晶体管T5和第六晶体管T6基于发光控制信号En的低电平导通。

随后，基于第三晶体管T3的栅极G3的电压与驱动电压VDD之间的差生成驱动电流。与驱动电流和旁路电流之间的差对应的驱动电流Id通过第六晶体管T6供应给OLED。

在发光阶段，基于第三晶体管T3的电流-电压关系，第三晶体管T3的栅源电压由于存储电容器Cst而保持在(Dm+Vth)-VDD处。驱动电流Id与(Dm-VDD)²成比例。因此，驱动电流Id可以不受第三晶体管T3的阈值电压Vth变动的影响。

图12是示出根据本公开的一些示例性实施例的显示基板的沿图7中的线BB’截取的截面结构的示意图。

结合参照图7至图12，所述显示基板包括衬底基板1以及设置于所述衬底基板1上的多个膜层。在一些实施例中，所述多个膜层至少包括半导体层20、第一导电层21、第二导电层22和第三导电层23。半导体层20、第一导电层21、第二导电层22和第三导电层23依次远离衬底基板1设置。所述多个膜层还至少包括多个绝缘膜层，例如，所述多个绝缘膜层可以包括第一栅绝缘层24、第二栅绝缘层25和层间绝缘层26。第一栅绝缘层24可以设置在半导体层20与第一导电层21之间，第二栅绝缘层25可以设置在第一导电层21与第二导电层22之间，层间绝缘层26可以设置在第二导电层22与第三导电层23之间。

例如，半导体层20可以由诸如低温多晶硅的半导体材料形成，其膜层厚度可以在400～800埃的范围内，例如500埃。第一导电层21和第二导电层22可以由形成薄膜晶体管的栅极的导电材料形成，例如该导电材料可以为Mo，其膜层厚度可以在2000～4000埃的范围内，例如3000埃。第三导电层23可以由形成薄膜晶体管的源极和漏极的导电材料形成，例如该导电材料可以包括Ti、Al等，第三导电层23可以具有由Ti/Al/Ti形成的叠层结构，其膜层厚度可以在6000～9000埃的范围内。例如，在第三导电层23具有由Ti/Al/Ti形成的叠层结构的情况下，Ti/Al/Ti每一层的厚度可以分别为约500埃、6000埃和500埃。例如，第一栅绝缘层24和第二栅绝缘层25可以由氧化硅、氮化硅或氮氧化硅形成，每一层可以具有约1000～2000埃的厚度。例如，层间绝缘层26可以由氧化硅、氮化硅或氮氧化硅形成，具有约3000～6000埃的厚度。

所述显示基板包括沿着行方向布置以向子像素11、12和13分别施加扫描信号Sn、复位控制信号RESET、发光控制信号En和初始化电压Vint的扫描信号线61、复位信号线62、发光控制线63和初始化电压线66。所述显示基板还可以包括与扫描信号线61、复位信号线62、发光控制线63和初始化电压线66交叉以向子像素10分别施加数据信号Dm和驱动电压VDD的数据信号线64以及驱动电压线65。

如图9所示，扫描信号线61、复位信号线62和发光控制线63均位于第一导电层21中。上述各个晶体管的栅极G1～G7也均位于第一导电层21中。例如，复位信号线62与半导体层20重叠的部分分别形成第一晶体管T1的栅极G1和第七晶体管T7的栅极G7，扫描信号线61与半导体层20重叠的部分分别形成第二晶体管T2的栅极G2和第四晶体管T4的栅极G4，发光控制线63与半导体层20重叠的部分分别形成第六晶体管T6的栅极G6和第五晶体管T5的栅极G5。

继续参照图9，所述显示基板还可以包括位于第一显示像素区DP1中的多个第一存储电容电极Cst1。所述多个第一存储电容电极Cst1也位于第一导电层21中。第一存储电容电极Cst1与半导体层20重叠的部分形成第三晶体管T3的第三栅极G3。第一存储电容电极Cst1也形成存储电容器Cst的一个端子。即，第一存储电容电极Cst1同时用作第三晶体管T3的栅极G3和存储电容器Cst的一个电极。

第一存储电容电极Cst1具有沿第一方向X的第一尺寸W1和沿第二方向Y的第二尺寸H1。例如，第一存储电容电极Cst1在衬底基板1上的正投影可以呈大致矩形形状。此处的“大致矩形”可以包括矩形，至少一个角为圆角的矩形，至少一个角为倒角的矩形等形状。结合参照图7，第一尺寸W1可以表示该第一存储电容电极Cst1的宽度，第二尺寸H1可以表示该第一存储电容电极Cst1的高度。

在一些示例性的实施例中，第一尺寸W1可以在10～16微米之间，例如，在12～17微米之间，例如在15微米左右。第二尺寸H1可以在8～15微米之间，例如，在10～14微米之间，例如在12微米左右。

如图10所示，初始化电压线66位于第二导电层22中。所述显示基板还可以包括位于第一显示像素区DP1中的多个第二存储电容电极Cst2。所述多个第二存储电容电极Cst2也位于第二导电层22中。多个第二存储电容电极Cst2分别与多个第一存储电容电极Cst1对应设置。即，多个第二存储电容电极Cst2在衬底基板1上的正投影与对应的第一存储电容电极Cst1在衬底基板1上的正投影至少部分重叠。第二存储电容电极Cst2形成存储电容器Cst的另一个端子。即，第一存储电容电极Cst1和第二存储电容电极Cst2相对设置，二者在衬底基板1上的正投影彼此至少部分重叠，并且它们之间设置有第二栅绝缘层25。例如，第一存储电容电极Cst1可以通过过孔VAH1和VAH2以及第一连接部68电连接于节点N1处，第二存储电容电极Cst2可以通过过孔VAH9电连接至驱动电压线65，即二者连接至不同的电压信号。这样，第一存储电容电极Cst1和第二存储电容电极Cst2彼此重叠的部分可以形成所述存储电容器Cst。

第二存储电容电极Cst2具有沿第一方向X的第一尺寸W2和沿第二方向Y的第二尺寸H2。

在一些示例性的实施例中，第一尺寸W2可以在18～23微米之间，例如，在18～20微米之间，例如在22微米左右。第二尺寸H2可以在10～15微米之间，例如，在12～15微米之间，例如在14.5微米左右。

结合参照图7、图10和图12，第二存储电容电极Cst2可以包括通孔VH2，以便于位于第二存储电容电极Cst2下方的第一存储电容电极Cst1与位于第三导电层23中的部件的电连接。例如，第一连接部68的一部分形成于过孔VAH1中，以形成导电插塞681。该导电插塞681延伸通过通孔VH2，与第一存储电容电极Cst1电连接。以此方式，第一连接部68的一端与存储电容器的一端Cst1电连接。

第二存储电容电极Cst2的通孔VH2具有沿第一方向X的第一尺寸W3和沿第二方向Y的第二尺寸H3。例如，通孔VH2在衬底基板1上的正投影可以呈大致矩形形状。此处的“大致矩形”可以包括矩形或正方形，至少一个角为圆角的矩形或正方形，至少一个角为倒角的矩形或正方形等形状。结合参照图10，第一尺寸W3可以表示该通孔VH2的宽度，第二尺寸H3可以表示该通孔VH2的高度。

在一些示例性的实施例中，第一尺寸W3可以在5～10微米之间，例如在7.5微米左右。第二尺寸H3可以在5～10微米之间，例如在7.5微米左右。

参照图11，数据信号线64以及驱动电压线65位于第三导电层23中。另外，第一连接部68和第二连接部69也位于第三导电层23中。

返回参照图1和图3，多个子像素成阵列地布置在衬底基板1上，即，在衬底基板1上形成有多行子像素和多列子像素。在图1中，示意性示出了分别与扫描信号线61A、61B电连接的2行子像素。

对于多行子像素而言，由于衬底基板1上开设有多个开孔，所以，各行子像素中包括的子像素的数量不一致。

在本公开的实施例中，可以以显示基板中具有子像素最多的子像素行为参考子像素行，例如图1中与扫描信号线61A电连接的子像素行，以参考子像素行具有的子像素的数量为参考值，以具有子像素数量少于参考值的子像素行为补偿子像素行，例如图1中与扫描信号线61B连接的子像素行。

为了描述方便，可以将与补偿子像素行电连接的扫描信号线称为第一扫描信号线，将与参考子像素行电连接的扫描信号线称为第二扫描信号线。应该理解，所述显示基板可以包括多行补偿子像素行和多行参考子像素行，相应地，所述显示基板可以包括多根第一扫描信号线和多根第二扫描信号线。

第一扫描信号线上电连接的子像素的数量小于第二扫描信号线上电连接的子像素的数量，这样，第一扫描信号线上的负载小于第二扫描信号线上的负载。所以，需要对第一扫描信号线进行负载补偿，使得第一扫描信号线与第二扫描信号线上的负载一致，从而避免发生显示差异，保证显示品质。

需要说明的是，各根第一扫描信号线中的至少两根电连接的子像素的数量也可以不同，这样，各根第一扫描信号线中的至少两根上的负载也可以彼此不同。所以，需要对各根第一扫描信号线进行不同的负载补偿，使得各根第一扫描信号线上的负载一致，从而避免发生显示差异，保证显示品质。

还需要说明的是，各根第一扫描信号线电连接的子像素的数量与开孔的数量、开孔的形状以及子像素的布置等因素相关。

在本公开的实施例中，可以在第一虚拟像素区DMP1中设置负载补偿单元，该负载补偿单元可以与第一扫描信号线电连接，以补偿第一扫描信号线上的负载。

在本公开的实施例中，补偿子像素行中的子像素的数量越少，为其提供扫描信号的扫描信号线上的负载越小，需要补偿的负载就越大。因此，可选地，在本公开实施例提供的显示基板中，负载补偿单元对应的扫描信号线上连接的子像素的数量越多，负载补偿单元的补偿负载值越小。利用具有不同补偿负载值的负载补偿单元来补偿具有不同子像素数量的扫描信号线，从而使不同扫描信号线上的负载均一，避免发生显示差异，保证显示品质。

例如，参考子像素行中包括的子像素的数量为N，补偿子像素行中包括的子像素的数量为M。在对扫描信号线上的负载进行补偿时，可以根据待补偿的补偿子像素行中包括的子像素的数量与参考子像素行中包括的子像素的数量的差异(即N-M)，来确定需要补偿的负载的值。

在本公开的实施例中，第一扫描信号线电连接的子像素的数量越少，其需要补偿的负载就越大，相应地，其电连接的第一虚拟子像素的数量就越多。例如，所述至少一根扫描信号线(例如上述第一扫描信号线)可以包括第一根扫描信号线和第二根扫描信号线，所述第一根扫描信号线电连接一行子像素中的多个子像素和至少一个第一虚拟子像素，所述第二根扫描信号线电连接另一行子像素中的多个子像素和至少一个第一虚拟子像素。所述第一根扫描信号线电连接的子像素的数量少于所述第二根扫描信号线电连接的子像素的数量，相应地，所述第一根扫描信号线电连接的第一虚拟子像素的数量多于所述第二根扫描信号线电连接的第一虚拟子像素的数量。

结合参照图1和图3，开孔TH1、TH2在其中心处具有最大尺寸，相应地，沿开孔TH1、TH2的中心延伸的一行子像素缺失的子像素的数量最多，沿开孔TH1、TH2的边缘延伸的一行子像素缺失的子像素的数量相对较少。这样，在所述第一虚拟像素区DMP1中，所述多个第一虚拟子像素结构50沿所述第一方向X和所述第二方向Y布置，位于同一行的第一虚拟子像素结构50的数量沿所述第二方向Y先增多后减少，即，沿开孔TH1、TH2的中心延伸的一行第一虚拟子像素结构的数量最多，在从开孔的中心朝向开孔的边缘的方向，位于同一行的第一虚拟子像素结构的数量逐渐减少。

需要说明的是，在本文中，表述“中心”表示图案的几何中心或形心。

在本公开的实施例中，可以通过设计所述第一虚拟像素结构50，来形成所述负载补偿单元。

图13是根据本公开的一些示例性实施例的显示基板的一个负载补偿单元(即第一虚拟像素结构)的等效电路图。图14是示出根据本公开的一些示例性实施例的显示基板的第一虚拟子像素结构的示例性实施方式的平面图。图15至图18是示出图14中的第一虚拟子像素结构的示例性实施方式的一些膜层的平面图。例如，图15至图18分别示意性示出了位于第一虚拟像素区中的半导体层、第一导电层、第二导电层和第三导电层。

如上所述，与位于第一显示像素区DP1中的多个子像素对应，所述多个第一虚拟像素结构50可以包括多个第一虚拟子像素结构51、52和53。多个第一虚拟子像素结构51、52和53中的每一个可以包括补偿电容器100。

在本公开的实施例中，所述至少一根扫描信号线61电连接至一行子像素中每一个子像素的像素驱动电路，并且所述至少一根扫描信号线61还电连接至所述至少一个第一虚拟子像素结构的补偿电容器100。

例如，所述显示基板还包括第一补偿连接部680，所述补偿电容器100包括第一补偿电容电极110，所述第一补偿连接部680的一端与所述第一补偿电容电极110电连接，所述第一补偿连接部680的另一端与所述至少一根扫描信号线61电连接。

例如，所述显示基板还包括暴露所述至少一根扫描信号线的一部分的过孔VAH13，所述第一补偿连接部680的另一端通过所述第一过孔VAH13与所述至少一根扫描信号线61电连接。

在本公开的实施例中，通过在虚拟像素区设计补偿电容器，该补偿电容器与扫描信号线电连接，以此方式，可以补偿第一扫描信号线上的负载，从而使不同扫描信号线上的负载均一，避免发生显示差异，保证显示品质。

在本公开的实施例中，所述子像素的存储电容器Cst的电容值小于所述第一虚拟子像素结构的补偿电容器100的电容值。通过这样的设计，可以补偿第一扫描信号线上的负载，从而使不同扫描信号线上的负载均一，避免发生显示差异，保证显示品质。

需要说明的是，所述子像素的存储电容器Cst的电容值也可以等于或者大于所述第一虚拟子像素结构的补偿电容器100的电容值。由于补偿电容器100的一端与扫描信号线电连接，所以，通过增设该补偿电容器100，可以在一定程度上补偿扫描信号线上的负载，从而使不同扫描信号线上的负载均一。

结合参照图13至图18，补偿电容器100可以包括第一补偿电容电极110和第二补偿电容电极120。第一补偿电容电极110和第二补偿电容电极120相对设置，二者在衬底基板1上的正投影彼此至少部分重叠。并且，第一补偿电容电极110和第二补偿电容电极120之间设置有介电层。这样，可以形成所述补偿电容器100。

在本公开的实施例中，所述第一补偿电容电极110和所述第二补偿电容电极120的重叠部分在所述衬底基板1上的正投影的面积大于所述第一存储电容电极Cst1和所述第二存储电容电极Cst2的重叠部分在所述衬底基板1上的正投影的面积。以此方式，使得所述第一虚拟子像素结构的补偿电容器100的电容值大于所述子像素的存储电容器Cst的电容值，从而实现补偿第一扫描信号线上的负载的目的。

扫描信号线61和复位信号线62延伸至第一虚拟像素区DMP1。即，在第一虚拟像素区DMP1中，扫描信号线61和复位信号线62位于第一导电层21中。第一补偿电容电极110也位于第一导电层21中。

第一补偿电容电极110具有沿第一方向X的第一尺寸DW1和沿第二方向Y的第二尺寸DH1。例如，第一补偿电容电极110在衬底基板1上的正投影可以呈大致矩形形状。此处的“大致矩形”可以包括矩形，正方形，至少一个角为圆角的矩形，至少一个角为倒角的矩形等形状。第一尺寸DW1可以表示该第一补偿电容电极110的宽度，第二尺寸DH1可以表示该第一补偿电容电极110的高度。

在本公开的实施例中，存储电容器的第一存储电容电极Cst1和补偿电容器的第一补偿电容电极110均位于第一导电层21中。补偿电容器的第一补偿电容电极110在衬底基板1上的正投影的面积大于存储电容器的第一存储电容电极Cst1在衬底基板1上的正投影的面积。

例如，第一补偿电容电极110在衬底基板1上的正投影沿第一方向X的第一尺寸DW1大于第一存储电容电极Cst1在衬底基板1上的正投影沿第一方向X的第一尺寸W1。第一补偿电容电极110在衬底基板1上的正投影沿第二方向Y的第二尺寸DH1大于第一存储电容电极Cst1在衬底基板1上的正投影沿第二方向Y的第二尺寸H1。

在一些示例性的实施例中，第一尺寸DW1可以在16～30微米之间，例如，在20～25微米之间，例如在22微米左右。第二尺寸DH1可以在16～30微米之间，例如，在20～25微米之间，例如在20.5微米左右。

初始化电压线66延伸至第一虚拟像素区DMP1。即，在第一虚拟像素区DMP1中，初始化电压线66位于第二导电层22中。第二补偿电容电极120也位于第二导电层22中。

第二补偿电容电极120具有沿第一方向X的第一尺寸DW2和沿第二方向Y的第二尺寸DH2。例如，第二补偿电容电极120的主体在衬底基板1上的正投影可以呈大致矩形形状。此处的“大致矩形”可以包括矩形，正方形，至少一个角为圆角的矩形，至少一个角为倒角的矩形等形状。第一尺寸DW2可以表示该矩形的宽度，第二尺寸DH2可以表示该矩形的高度。

在本公开的实施例中，存储电容器的第二存储电容电极Cst2和补偿电容器的第二补偿电容电极120均位于第二导电层22中。补偿电容器的第二补偿电容电极120在衬底基板1上的正投影的面积大于存储电容器的第二存储电容电极Cst2在衬底基板1上的正投影的面积。

例如，第二补偿电容电极120在衬底基板1上的正投影沿第一方向X的第一尺寸DW2大于第二存储电容电极Cst2在衬底基板1上的正投影沿第一方向X的第一尺寸W2。第二补偿电容电极120在衬底基板1上的正投影沿第二方向Y的第二尺寸DH2大于第二存储电容电极Cst2在衬底基板1上的正投影沿第二方向Y的第二尺寸H2。

在一些示例性的实施例中，第一尺寸DW2可以在23～30微米之间，例如，在22～25微米之间，例如在24微米左右。第二尺寸DH2可以在22～30微米之间，例如，在22～25微米之间，例如在22.5微米左右。

第二补偿电容电极120可以包括通孔VH1，以便于位于第二补偿电容电极120下方的第一补偿电容电极110与位于第三导电层23中的部件的电连接。

第二补偿电容电极120的通孔VH1具有沿第一方向X的第一尺寸DW3和沿第二方向Y的第二尺寸DH3。例如，通孔VH1在衬底基板1上的正投影可以呈大致矩形形状。此处的“大致矩形”可以包括矩形或正方形，至少一个角为圆角的矩形或正方形，至少一个角为倒角的矩形或正方形等形状。第一尺寸DW3可以表示该通孔VH1的宽度，第二尺寸DH3可以表示该通孔VH1的高度。

在本公开的实施例中，第二补偿电容电极120的通孔VH1在衬底基板1上的正投影的面积小于第二存储电容电极Cst2的通孔VH2在衬底基板1上的正投影的面积。

例如，通孔VH1在衬底基板1上的正投影沿第一方向X的第一尺寸DW3小于通孔VH2在衬底基板1上的正投影沿第一方向X的第一尺寸W3。通孔VH1在衬底基板1上的正投影沿第二方向Y的第二尺寸DH3小于通孔VH2在衬底基板1上的正投影沿第二方向Y的第二尺寸H3。

在一些示例性的实施例中，第一尺寸DW3可以在5～10微米之间，例如在7微米左右。第二尺寸DH3可以在5～10微米之间，例如在7微米左右。

数据信号线64和驱动电压线65延伸至第一虚拟像素区DMP1。即，在第一虚拟像素区DMP1中，数据信号线64和驱动电压线65位于第三导电层23中。

所述补偿电容器100还可以包括第三补偿电容电极130。第三补偿电容电极130位于第三导电层23中。

第三补偿电容电极130和第二补偿电容电极120在衬底基板1上的正投影彼此至少部分重叠。

图19是根据本公开实施例的显示基板沿图14中的线CC’截取的截面图。结合参照图14、图18和图19，第一补偿电容电极110、第二补偿电容电极120和第三补偿电容电极130中的任意两者在衬底基板1上的正投影至少部分重叠。

位于第一导电层21中的第一补偿电容电极110与位于第二导电层22中的第二补偿电容电极120之间设置有第二栅绝缘层25。位于第二导电层22中的第二补偿电容电极120与位于第三导电层23中的第三补偿电容电极130之间设置有层间绝缘层26。

第一补偿电容电极110和第三补偿电容电极130可以电连接扫描信号Sn，第二补偿电容电极120可以电连接驱动电压VDD。即，第一补偿电容电极110和第三补偿电容电极130被供应同一电压信号，第二补偿电容电极120被供应另一电压信号。这样，可以分别在第一补偿电容电极110和第二补偿电容电极120之间以及在第二补偿电容电极120和第三补偿电容电极130之间形成电容。

在本公开的实施例中，结合参照图13和图14，补偿电容器100可以包括第一补偿子电容器101和第二补偿子电容器102。例如，所述第一补偿子电容器101和所述第二补偿子电容器102并联，以形成所述补偿电容器100。通过这样的设置，可以增大补偿电容器100的电容值，使得补偿电容器100的电容值大于存储电容器Cst的电容值，以实现补偿负载的目的。

例如，第一补偿电容电极110和第二补偿电容电极120相对设置，二者在衬底基板1上的正投影彼此至少部分重叠，以形成所述第一补偿子电容器101。第三补偿电容电极130和第二补偿电容电极120相对设置，二者在衬底基板1上的正投影彼此至少部分重叠，以形成所述第二补偿子电容器102。

参照图14，驱动电压线65通过过孔VAH11与第二补偿电容电极120电连接。通过这样的方式，可以将驱动电压VDD供应给第二补偿电容电极120。

例如，驱动电压线65可以通过2个以上的过孔VAH11与第二补偿电容电极120电连接。2个以上的过孔VAH11沿第二方向Y间隔排列。这样，可以减小驱动电压线与第二补偿电容电极之间的接触电阻。

所述显示基板还可以包括第一补偿连接部680。第三补偿电容电极130和第一补偿连接部680都位于第三导电层23中。第三补偿电容电极130可以与第一补偿连接部680连接，二者可以形成连续延伸的一体结构。

第一补偿连接部680的一端形成于过孔VAH12中，以形成导电插塞682。该导电插塞682延伸通过通孔VH1，与第一补偿电容电极110电连接。以此方式，第一补偿电容电极110和第三补偿电容电极130彼此电连接。

第一补偿连接部680的另一端通过过孔VAH13与扫描信号线61电连接。通过这样的方式，可以将扫描信号Sn供应给第一补偿电容电极110和第三补偿电容电极130。

需要说明的是，参照图15，在第一虚拟像素区DMP1中，半导体层20还包括第一半导体部分201、第二半导体部分202和第三半导体部分203。由于保留这些半导体部分，所以，扫描信号线61和复位信号线62在延伸通过显示像素区和虚拟像素区时，其下方设置有同样的半导体部分，可以保证扫描信号线61和复位信号线62在不同区域之间工况的均一性。

还需要说明的是，在本公开的实施例中，补偿电容器100在衬底基板1上的正投影与半导体层20在衬底基板1上的正投影不重叠，即，第一补偿电容电极110、第二补偿电容电极120和第三补偿电容电极130中的每一个在衬底基板1上的正投影与半导体层20在衬底基板1上的正投影不重叠。这样，补偿电容器100下方没有半导体部分对其造成干扰，有利于补偿电容器100稳定地发挥其补偿作用。

返回参照图3至图5，所述虚拟像素区还可以包括多个第二虚拟像素区DMP2，该第二虚拟像素区DMP2可以位于第一虚拟像素区DMP1与开孔之间。例如，在图3所示的实施例中，在第一虚拟像素区DMP1与2个开孔之间，可以设置4个第二虚拟像素区DMP2。

在第二虚拟像素区DMP2中，可以设置多个第二虚拟像素结构80。多个第二虚拟像素结构80可以沿第一方向X和第二方向Y成阵列地布置在衬底基板1上。与位于第一显示像素区DP1中的多个子像素对应，所述多个第二虚拟像素结构80可以包括多个第二虚拟子像素结构81、82和83。需要说明的是，在本公开的实施例中，在本文中，所述虚拟子像素结构不发光，此处将其分别标记为81、82和83，仅出于与上述多个子像素11、12和13对应的需要，本公开的实施例并不局限于此。

图20是示出根据本公开的一些示例性实施例的显示基板的第一虚拟子像素结构和第二虚拟子像素结构的示例性实施方式的平面图。图21至图24是示出图20中的第一虚拟子像素结构和第二虚拟子像素结构的示例性实施方式的一些膜层的平面图。例如，图21至图24分别示意性示出了位于第一虚拟像素区和第二虚拟像素区中的半导体层、第一导电层、第二导电层和第三导电层。

多个第二虚拟子像素结构81、82和83中的每一个可以包括虚设电容器200。例如，所述虚设电容器200的电容值可以基本等于所述存储电容器Cst的电容值。

结合参照图20至图24，虚设电容器200可以包括第一虚设电容电极210和第二虚设电容电极220。第一虚设电容电极210和第二虚设电容电极220相对设置，二者在衬底基板1上的正投影彼此至少部分重叠。并且，第一虚设电容电极210和第二虚设电容电极220之间设置有介电层。这样，可以形成所述虚设电容器200。

在本公开的实施例中，所述第一虚设电容电极210和所述第二虚设电容电极220的重叠部分在所述衬底基板1上的正投影的面积基本等于所述第一存储电容电极Cst1和所述第二存储电容电极Cst2的重叠部分在所述衬底基板1上的正投影的面积。

如图22所示，扫描信号线61和复位信号线62延伸至第二虚拟像素区DMP2。即，在第二虚拟像素区DMP2中，扫描信号线61和复位信号线62位于第一导电层21中。第一虚设电容电极210也位于第一导电层21中。

第一虚设电容电极210具有沿第一方向X的第一尺寸EW1和沿第二方向Y的第二尺寸EH1。例如，第一虚设电容电极210在衬底基板1上的正投影可以呈大致矩形形状。此处的“大致矩形”可以包括矩形，正方形，至少一个角为圆角的矩形，至少一个角为倒角的矩形等形状。结合参照图22，第一尺寸EW1可以表示该第一虚设电容电极210的宽度，第二尺寸EH1可以表示该第一虚设电容电极210的高度。

在本公开的实施例中，存储电容器的第一存储电容电极Cst1和虚设电容器的第一虚设电容电极210均位于第一导电层21中。虚设电容器的第一虚设电容电极110在衬底基板1上的正投影的面积基本等于存储电容器的第一存储电容电极Cst1在衬底基板1上的正投影的面积。

例如，第一虚设电容电极210在衬底基板1上的正投影沿第一方向X的第一尺寸EW1基本等于第一存储电容电极Cst1在衬底基板1上的正投影沿第一方向X的第一尺寸W1。第一虚设电容电极210在衬底基板1上的正投影沿第二方向Y的第二尺寸EH1基本等于第一存储电容电极Cst1在衬底基板1上的正投影沿第二方向Y的第二尺寸H1。

在一些示例性的实施例中，第一尺寸EW1可以在16～30微米之间，例如，在20～25微米之间，例如在22微米左右。第二尺寸EH1可以在16～30微米之间，例如，在20～25微米之间，例如在20.5微米左右。

如图23所示，初始化电压线66延伸至第二虚拟像素区DMP2。即，在第二虚拟像素区DMP2中，初始化电压线66位于第二导电层22中。第二虚设电容电极220也位于第二导电层22中。

第二虚设电容电极220具有沿第一方向X的第一尺寸EW2和沿第二方向Y的第二尺寸EH2。例如，第二虚设电容电极220的主体在衬底基板1上的正投影可以呈大致矩形形状。此处的“大致矩形”可以包括矩形，正方形，至少一个角为圆角的矩形，至少一个角为倒角的矩形等形状。结合参照图23，第一尺寸EW2可以表示该矩形的宽度，第二尺寸EH2可以表示该矩形的高度。

在本公开的实施例中，存储电容器的第二存储电容电极Cst2和虚设电容器的第二虚设电容电极220均位于第二导电层22中。虚设电容器的第二虚设电容电极220在衬底基板1上的正投影的面积基本等于存储电容器的第二存储电容电极Cst2在衬底基板1上的正投影的面积。

例如，第二虚设电容电极220在衬底基板1上的正投影沿第一方向X的第一尺寸EW2基本等于第二存储电容电极Cst2在衬底基板1上的正投影沿第一方向X的第一尺寸W2。第二虚设电容电极220在衬底基板1上的正投影沿第二方向Y的第二尺寸EH2基本等于第二存储电容电极Cst2在衬底基板1上的正投影沿第二方向Y的第二尺寸H2。

在一些示例性的实施例中，第一尺寸EW2可以在23～30微米之间，例如，在22～25微米之间，例如在24微米左右。第二尺寸EH2可以在22～30微米之间，例如，在22～25微米之间，例如在22.5微米左右。

第二虚设电容电极220可以包括通孔VH3，以便于位于第二虚设电容电极220下方的第一虚设电容电极210与位于第三导电层23中的部件的电连接。

第二虚设电容电极220的通孔VH3具有沿第一方向X的第一尺寸EW3和沿第二方向Y的第二尺寸EH3。例如，通孔VH3在衬底基板1上的正投影可以呈大致矩形形状。此处的“大致矩形”可以包括矩形或正方形，至少一个角为圆角的矩形或正方形，至少一个角为倒角的矩形或正方形等形状。结合参照图23，第一尺寸EW3可以表示该通孔VH3的宽度，第二尺寸EH3可以表示该通孔VH3的高度。

在本公开的实施例中，第二虚设电容电极220的通孔VH3在衬底基板1上的正投影的面积基本等于第二存储电容电极Cst2的通孔VH2在衬底基板1上的正投影的面积。

例如，通孔VH3在衬底基板1上的正投影沿第一方向X的第一尺寸EW3基本等于通孔VH2在衬底基板1上的正投影沿第一方向X的第一尺寸W3。通孔VH3在衬底基板1上的正投影沿第二方向Y的第二尺寸EH3基本等于通孔VH2在衬底基板1上的正投影沿第二方向Y的第二尺寸H3。

在一些示例性的实施例中，第一尺寸EW3可以在5～10微米之间，例如在7.5微米左右。第二尺寸EH3可以在5～10微米之间，例如在7.5微米左右。

如图24所示，数据信号线64和驱动电压线65延伸至第二虚拟像素区DMP2。即，在第二虚拟像素区DMP2中，数据信号线64和驱动电压线65位于第三导电层23中。

参照图20，驱动电压线65通过过孔VAH15与第二虚设电容电极220电连接。通过这样的方式，可以将驱动电压VDD供应给第二虚设电容电极220。

例如，驱动电压线65可以通过2个以上的过孔VAH15与第二虚设电容电极220电连接。2个以上的过孔VAH15沿第二方向Y间隔排列。这样，可以减小驱动电压线与第二虚设电容电极之间的接触电阻。

所述显示基板还可以包括第一虚设连接部690。第一虚设连接部690的一端形成于过孔VAH16中，以形成导电插塞。该导电插塞延伸通过通孔VH3，与第一虚设电容电极210电连接。

与子像素对应，第二虚拟子像素结构还至少包括第二晶体管T2。第一虚设连接部690的另一端通过过孔VAH17与第二晶体管T2的漏极区205b电连接。也就是说，与图4所示的等效电路图中的存储电容器的连接类似，虚设电容器200的一端电连接驱动电压线65，另一端电连接至节点N。

需要说明的是，参照图21，在第二虚拟像素区DMP2中，半导体层20还包括多个半导体部分。

本公开的至少一些实施例还提供一种显示面板，所述显示面板包括如上所述的显示基板。例如，所述显示面板可以是OLED显示面板。

参照图1，本公开的至少一些实施例还提供一种显示装置。该显示装置可以包括如上所述的显示基板。

所述显示装置可以包括任何具有显示功能的设备或产品。例如，所述显示装置可以是智能电话、移动电话、电子书阅读器、台式电脑(PC)、膝上型PC、上网本PC、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数字音频播放器、移动医疗设备、相机、可穿戴设备(例如头戴式设备、电子服饰、电子手环、电子项链、电子配饰、电子纹身、或智能手表)、电视机等。

应该理解，根据本公开实施例的显示面板和显示装置具有上述显示基板的所有特点和优点，具体可以参见上文的描述，在此不再赘述。

虽然本公开的总体技术构思的一些实施例已被显示和说明，本领域普通技术人员将理解，在不背离所述总体技术构思的原则和精神的情况下，可对这些实施例做出改变，本公开的范围以权利要求和它们的等同物限定。

Claims (22)

1.一种显示基板，所述显示基板包括显示像素区、第一虚拟像素区和至少两个开孔，所述第一虚拟像素区位于所述至少两个开孔之间，其特征在于，所述显示基板包括：

衬底基板；

第一补偿连接部；

设置于所述衬底基板且位于所述显示像素区中的多个子像素，所述多个子像素沿第一方向和第二方向成阵列地排列，每一个子像素包括像素驱动电路；

设置于所述衬底基板且位于所述第一虚拟像素区中的多个第一虚拟子像素结构，至少一个第一虚拟子像素结构包括补偿电容器；

设置于所述衬底基板的多根扫描信号线，所述扫描信号线用于传输扫描信号给所述像素驱动电路，至少一根所述扫描信号线延伸通过所述显示像素区和所述第一虚拟像素区；以及

暴露所述至少一根扫描信号线的一部分的第一过孔；

其中，所述至少一根扫描信号线电连接至一行子像素中每一个子像素的像素驱动电路，并且所述至少一根扫描信号线还电连接至所述至少一个第一虚拟子像素结构的补偿电容器；

所述补偿电容器包括第一补偿电容电极，所述第一补偿连接部的一端与所述第一补偿电容电极电连接，所述第一补偿连接部的另一端与所述至少一根扫描信号线电连接；

所述第一补偿连接部的另一端通过所述第一过孔与所述至少一根扫描信号线电连接；以及

所述补偿电容器还包括第二补偿电容电极，所述第一补偿电容电极和所述第二补偿电容电极在所述衬底基板上的正投影彼此至少部分重叠；

所述第二补偿电容电极包括第一通孔，所述第一通孔在所述衬底基板上的正投影落入所述第一补偿电容电极在所述衬底基板上的正投影内；

所述显示基板还包括暴露所述第一补偿电容电极的一部分的第二过孔，所述第一补偿连接部的一端通过所述第一通孔和所述第二过孔与所述第一补偿电容电极电连接。

2.根据权利要求1所述的显示基板，其中，所述像素驱动电路至少包括存储电容器，所述存储电容器的电容值小于所述补偿电容器的电容值。

3.根据权利要求2所述的显示基板，其中，所述存储电容器包括第一存储电容电极和第二存储电容电极，所述第一存储电容电极和所述第二存储电容电极在所述衬底基板上的正投影彼此至少部分重叠，

其中，所述第一补偿电容电极和所述第二补偿电容电极的重叠部分在所述衬底基板上的正投影的面积大于所述第一存储电容电极和所述第二存储电容电极的重叠部分在所述衬底基板上的正投影的面积。

4.根据权利要求1至3中任一项所述的显示基板，其中，所述补偿电容器包括第一补偿子电容器和第二补偿子电容器，所述第一补偿子电容器和所述第二补偿子电容器并联。

5.根据权利要求4所述的显示基板，其中，所述第一补偿电容电极和所述第二补偿电容电极在所述衬底基板上的正投影彼此至少部分重叠，以形成所述第一补偿子电容器。

6.根据权利要求5所述的显示基板，其中，所述显示基板还包括第三补偿电容电极，所述第三补偿电容电极和所述第二补偿电容电极在所述衬底基板上的正投影彼此至少部分重叠，以形成所述第二补偿子电容器。

7.根据权利要求3所述的显示基板，其中，所述第一补偿电容电极和所述第一存储电容电极均位于第一导电层中，所述第二补偿电容电极和所述第二存储电容电极均位于第二导电层中，所述第二导电层位于所述第一导电层远离所述衬底基板的一侧。

8.根据权利要求7所述的显示基板，其中，第三补偿电容电极和所述第一补偿连接部均位于第三导电层中，所述第三导电层位于所述第二导电层远离所述衬底基板的一侧。

9.根据权利要求8所述的显示基板，其中，所述第三补偿电容电极和所述第一补偿连接部彼此连接，以形成连续延伸的一体结构。

10.根据权利要求3所述的显示基板，其中，所述第一补偿电容电极在所述衬底基板上的正投影沿第一方向的尺寸大于所述第一存储电容电极在所述衬底基板上的正投影沿第一方向的尺寸；和/或，

所述第一补偿电容电极在所述衬底基板上的正投影沿第二方向的尺寸大于所述第一存储电容电极在所述衬底基板上的正投影沿第二方向的尺寸。

11.根据权利要求3所述的显示基板，其中，所述第二补偿电容电极在所述衬底基板上的正投影沿第一方向的尺寸大于所述第二存储电容电极在所述衬底基板上的正投影沿第一方向的尺寸；和/或，

所述第二补偿电容电极在所述衬底基板上的正投影沿第二方向的尺寸大于所述第二存储电容电极在所述衬底基板上的正投影沿第二方向的尺寸。

12.根据权利要求1所述的显示基板，其中，所述显示基板还包括设置于所述衬底基板的多根驱动电压线，所述多根驱动电压线用于分别给位于所述显示像素区中的多个子像素提供驱动电压信号，

其中，所述第二补偿电容电极与所述驱动电压线电连接。

13.根据权利要求12所述的显示基板，其中，所述扫描信号线位于第一导电层中；和/或，所述驱动电压线位于第三导电层中。

14.根据权利要求7所述的显示基板，其中，所述显示基板还包括位于所述第一导电层靠近所述衬底基板一侧的半导体层，

其中，所述第一补偿电容电极和所述第二补偿电容电极中的每一个在所述衬底基板上的正投影与所述半导体层在所述衬底基板上的正投影不重叠。

15.根据权利要求3所述的显示基板，其中，所述显示基板还包括第二虚拟像素区，所述第二虚拟像素区位于所述第一虚拟像素区与所述至少两个开孔之间；

所述显示基板还包括：设置于所述衬底基板且位于所述第二虚拟像素区中的多个虚设像素，每一个虚设像素至少包括虚设电容器，

其中，所述虚设电容器的电容值基本等于所述存储电容器的电容值。

16.根据权利要求15所述的显示基板，其中，所述虚设电容器包括第一虚设电容电极和第二虚设电容电极，所述第一虚设电容电极和所述第二虚设电容电极在所述衬底基板上的正投影彼此至少部分重叠；

所述第一虚设电容电极在所述衬底基板上的正投影沿第一方向的尺寸基本等于所述第一存储电容电极在所述衬底基板上的正投影沿第一方向的尺寸；和/或，

所述第一虚设电容电极在所述衬底基板上的正投影沿第二方向的尺寸基本等于所述第一存储电容电极在所述衬底基板上的正投影沿第二方向的尺寸；和/或，

所述第二虚设电容电极在所述衬底基板上的正投影沿第一方向的尺寸大于所述第二存储电容电极在所述衬底基板上的正投影沿第一方向的尺寸；和/或，

所述第二虚设电容电极在所述衬底基板上的正投影沿第二方向的尺寸大于所述第二存储电容电极在所述衬底基板上的正投影沿第二方向的尺寸。

17.根据权利要求1所述的显示基板，其中，所述至少一根扫描信号线包括第一根扫描信号线和第二根扫描信号线，所述第一根扫描信号线电连接一行子像素中的多个子像素和至少一个第一虚拟子像素，所述第二根扫描信号线电连接另一行子像素中的多个子像素和至少一个第一虚拟子像素；以及

所述第一根扫描信号线电连接的子像素的数量少于所述第二根扫描信号线电连接的子像素的数量，并且所述第一根扫描信号线电连接的第一虚拟子像素的数量多于所述第二根扫描信号线电连接的第一虚拟子像素的数量。

18.根据权利要求1所述的显示基板，其中，所述扫描信号线沿所述第一方向延伸；以及

在所述第一虚拟像素区中，所述多个第一虚拟子像素结构沿所述第一方向和所述第二方向布置，位于同一行的第一虚拟子像素结构的数量沿所述第二方向先增多后减少。

19.根据权利要求10所述的显示基板，其中，所述第一补偿电容电极在所述衬底基板上的正投影沿第一方向的尺寸在16～30微米之间；和/或，

所述第一补偿电容电极在所述衬底基板上的正投影沿第二方向的尺寸在16～30微米之间；和/或，

所述第一存储电容电极在所述衬底基板上的正投影沿第一方向的尺寸在10～16微米之间；和/或，

所述第一存储电容电极在所述衬底基板上的正投影沿第二方向的尺寸在8～15微米之间。

20.根据权利要求11所述的显示基板，其中，所述第二补偿电容电极在所述衬底基板上的正投影沿第一方向的尺寸在23～30微米之间；和/或，

所述第二补偿电容电极在所述衬底基板上的正投影沿第二方向的尺寸在22～30微米之间；和/或，

所述第二存储电容电极在所述衬底基板上的正投影沿第一方向的尺寸在18～23微米之间；和/或，

所述第二存储电容电极在所述衬底基板上的正投影沿第二方向的尺寸在10～15微米之间。

21.一种显示面板，包括根据权利要求1-20中任一项所述的显示基板。

22.一种显示装置，包括根据权利要求1-20中任一项所述的显示基板或根据权利要求21所述的显示面板。