CN116153946A - 显示基板、显示面板和显示装置 - Google Patents

Abstract

提供一种显示基板、显示面板和显示装置。显示基板包括显示像素区、第一开孔、第二开孔和间隔区域，间隔区域位于第一开孔与第二开孔之间，间隔区域包括第一虚拟像素区，显示基板包括：设置于衬底基板且位于显示像素区中的多个子像素，多个子像素沿第一方向和第二方向成阵列地排列；位于第一虚拟像素区中的至少一个虚拟子像素结构。显示基板包括设置于衬底基板且依次远离衬底基板设置的第六导电层、第一导电层、第二导电层、第三导电层、第四导电层和第五导电层；至少一个虚拟子像素结构包括分别位于第六导电层、第一导电层、第二导电层、第三导电层、第四导电层和第五导电层中的多个部分；以及第六导电层为遮光层。

Description

显示基板、显示面板和显示装置

本申请是申请号为202111280097.2的中国发明专利申请(申请日：2021年10月29日；发明名称：显示基板、显示面板和显示装置)的分案申请。

技术领域

本公开涉及显示技术领域，并且具体地涉及一种显示基板、显示面板和显示装置。

背景技术

随着用户对显示装置的多样化使用需求的增加，以及显示装置的高屏占比的设计要求的出现，具有全面屏设计的显示装置越来越受到消费者的青睐。在一种全面屏设计中，可以在显示屏中形成开孔，将例如摄像头等硬件模组置于该开孔中，从而实现全面屏的设计。在这种设计中，开孔所在的行的正常发光像素缺失较多，造成开孔所在行的负载与其他行的负载差异较大，影响像素电路的充电时间，从而对显示效果造成不利的影响。

在本部分中公开的以上信息仅用于对本公开的技术构思的背景的理解，因此，以上信息可包含不构成现有技术的信息。

发明内容

在一个方面，提供一种显示基板，所述显示基板包括显示像素区、第一开孔、第二开孔和间隔区域，所述间隔区域位于所述第一开孔与所述第二开孔之间，所述间隔区域包括第一虚拟像素区，所述显示基板包括：设置于所述衬底基板且位于所述显示像素区中的多个子像素，所述多个子像素沿第一方向和第二方向成阵列地排列，其中，第一方向和第二方向交叉；以及，位于所述第一虚拟像素区中的至少一个虚拟子像素结构，所述显示基板包括设置于所述衬底基板的第六导电层、第一导电层、第二导电层、第三导电层、第四导电层和第五导电层，所述第六导电层、所述第一导电层、所述第二导电层、所述第三导电层、所述第四导电层和所述第五导电层依次远离所述衬底基板设置；所述至少一个虚拟子像素结构包括分别位于所述第六导电层、所述第一导电层、所述第二导电层、所述第三导电层、所述第四导电层和所述第五导电层中的多个部分；以及所述第六导电层为遮光层。

根据一些示例性的实施例，所述显示基板还包括第一半导体层和第二半导体层，所述第一半导体层位于所述第六导电层和所述第一导电层之间，所述第二半导体层位于所述第二导电层和所述第三导电层之间；以及至少一个所述子像素包括分别位于所述第六导电层、所述第一半导体层、所述第一导电层、所述第二导电层、所述第二半导体层、所述第三导电层、所述第四导电层和所述第五导电层中的多个部分。

根据一些示例性的实施例，所述第一开孔在所述衬底基板上的正投影呈圆形的形状，所述第二开孔在所述衬底基板上的正投影呈圆角矩形与半圆的组合形状，所述第一开孔、所述间隔区域和所述第二开孔的组合在所述衬底基板上的正投影呈跑道形状。

根据一些示例性的实施例，在所述第一虚拟像素区中，在第一方向上相邻的2个虚拟子像素结构在所述衬底基板上的正投影相对于第二轴对称线成轴对称关系，所述第二轴对称线沿第二方向延伸。

根据一些示例性的实施例，所述至少一个虚拟子像素结构包括位于所述第六导电层中的第四补偿结构，所述第四补偿结构包括第四主体部、第五补偿结构突出部和第六补偿结构突出部，所述第五补偿结构突出部和所述第六补偿结构突出部分别位于所述第四主体部的相对两侧，在第一方向上相邻的2个所述第四补偿结构的所述第六补偿结构突出部彼此连接。

根据一些示例性的实施例，所述至少一个虚拟子像素结构包括位于所述第一导电层中的第一补偿结构；以及所述第一补偿结构包括第一主体部。

根据一些示例性的实施例，所述第一补偿结构在所述衬底基板上的正投影与所述第四补偿结构在所述衬底基板上的正投影至少部分重叠。

根据一些示例性的实施例，所述至少一个虚拟子像素结构包括位于所述第二导电层中的第二补偿结构；以及所述第二补偿结构包括第二主体部和第二补偿结构连接部。

根据一些示例性的实施例，所述第一补偿结构在所述衬底基板上的正投影与所述第二补偿结构在所述衬底基板上的正投影至少部分重叠。

根据一些示例性的实施例，所述显示基板还包括位于所述第一导电层中的发光控制线，所述发光控制线的一部分位于所述第一虚拟像素区中。

根据一些示例性的实施例，所述显示基板还包括位于所述第二导电层中的第一初始化电压线，所述第一初始化电压线的一部分位于所述第一虚拟像素区中。

根据一些示例性的实施例，所述显示基板包括设置于所述衬底基板上的第二复位信号线，所述第二复位信号线包括分别位于所述第二导电层中的第一子复位信号线和位于所述第三导电层中的第二子复位信号线，所述第一子复位信号线的一部分位于所述第一虚拟像素区中，所述第二子复位信号线的一部分位于所述第一虚拟像素区中。

根据一些示例性的实施例，在所述显示像素区中，在第一方向上相邻的2个子像素在所述衬底基板上的正投影相对于第一轴对称线成轴对称关系，所述第一轴对称线沿第二方向延伸。

根据一些示例性的实施例，至少一个子像素包括像素驱动电路，所述像素驱动电路包括第一晶体管、第二晶体管和第三晶体管，所述第一晶体管、所述第二晶体管和所述第三晶体管中的每一个均包括有源层、栅极、第一极和第二极；所述第一晶体管和所述第二晶体管的有源层位于所述第二半导体层中，所述第三晶体管的有源层位于所述第一半导体层中；以及所述第一半导体层包括多晶硅，所述第二半导体层包括氧化物半导体材料。

根据一些示例性的实施例，所述显示基板包括设置于所述衬底基板上的第二扫描信号线，所述第二扫描信号线与所述第二晶体管的栅极电连接；以及所述第二扫描信号线包括分别位于所述第二导电层中的第一子扫描信号线和位于所述第三导电层中的第二子扫描信号线。

在另一方面，提供一种显示面板，包括如上所述的显示基板。

在又一方面，提供一种显示装置，包括如上所述的显示基板或如上所述的显示面板。

附图说明

通过参照附图详细描述本公开的示例性实施例，本公开的特征及优点将变得更加明显。

图1是根据本公开的一些实施例的显示装置的平面示意图；

图2是根据本公开的一些示例性实施例的显示装置沿图1中的线AA’截取的截面示意图；

图3是根据本公开的一些示例性实施例的显示基板在图1中的开孔部分处的局部放大图；

图4是根据本公开的一些示例性实施例的显示基板在图3中的部分I处的局部放大图；

图5是根据本公开的一些示例性实施例的显示基板在图3中的部分II处的局部放大图；

图6是根据本公开的一些示例性实施例的显示基板的一个像素驱动电路的等效电路图；

图7是示出根据本公开的一些示例性实施例的显示基板的显示像素区中的子像素的示例性实施方式的平面图；

图8A和图8B分别是根据本公开的一些示例性实施例的显示基板的负载补偿单元(即第一虚拟像素结构)的等效电路图；

图9是示出根据本公开的一些示例性实施例的显示基板的虚拟子像素结构的示例性实施方式的平面图；

图10至图17是示出图9中的虚拟子像素结构的示例性实施方式的一些膜层的平面图；

图18是示出根据本公开的一些示例性实施例的显示基板的沿图7中的线BB’截取的截面结构的示意图；

图19是根据本公开的一些示例性实施例的显示基板的一个像素驱动电路的等效电路图；

图20是示出根据本公开的一些示例性实施例的显示基板的显示像素区中的子像素的示例性实施方式的平面图；

图21A和图21B分别是根据本公开的一些示例性实施例的显示基板的负载补偿单元(即第一虚拟像素结构)的等效电路图；

图22是示出根据本公开的一些示例性实施例的显示基板的虚拟子像素结构的示例性实施方式的平面图；

图23至图32是示出图22中的虚拟子像素结构的示例性实施方式的一些膜层的平面图；

图33是示出根据本公开的一些示例性实施例的显示基板的显示像素区中的子像素的示例性实施方式的平面图，其中示意性示出了显示像素区中的两个相邻子像素的平面图；

图34是示出根据本公开的一些示例性实施例的显示基板的虚拟子像素结构的示例性实施方式的平面图，其中示意性示出了第一虚拟像素区中的两个相邻虚拟子像素结构的平面图；

图35至图42是示出图34中的两个相邻的虚拟子像素结构的示例性实施方式的一些膜层的平面图；

图43是示出根据本公开的一些示例性实施例的显示基板的显示像素区中的子像素的示例性实施方式的平面图，其中示意性示出了显示像素区中的两个相邻子像素的平面图；

图44是示出根据本公开的一些示例性实施例的显示基板的虚拟子像素结构的示例性实施方式的平面图，其中示意性示出了第一虚拟像素区中的两个相邻虚拟子像素结构的平面图；以及

图45至图54是示出图44中的两个相邻的虚拟子像素结构的示例性实施方式的一些膜层的平面图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开的保护范围。

需要说明的是，在附图中，为了清楚和/或描述的目的，可以放大元件的尺寸和相对尺寸。如此，各个元件的尺寸和相对尺寸不必限于图中所示的尺寸和相对尺寸。在说明书和附图中，相同或相似的附图标号指示相同或相似的部件。

当元件被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，所述元件可以直接在所述另一元件上、直接连接到所述另一元件或直接结合到所述另一元件，或者可以存在中间元件。然而，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，不存在中间元件。用于描述元件之间的关系的其他术语和/或表述应当以类似的方式解释，例如，“在……之间”对“直接在……之间”、“相邻”对“直接相邻”或“在……上”对“直接在……上”等。此外，术语“连接”可指的是物理连接、电连接、通信连接和/或流体连接。此外，X轴、Y轴和Z轴不限于直角坐标系的三个轴，并且可以以更广泛的含义解释。例如，X轴、Y轴和Z轴可彼此垂直，或者可代表彼此不垂直的不同方向。出于本公开的目的，“X、Y和Z中的至少一个”和“从由X、Y和Z构成的组中选择的至少一个”可以被解释为仅X、仅Y、仅Z、或者诸如XYZ、XYY、YZ和ZZ的X、Y和Z中的两个或更多个的任何组合。如文中所使用的，术语“和/或”包括所列相关项中的一个或多个的任何组合和所有组合。

需要说明的是，虽然术语“第一”、“第二”等可以在此用于描述各种部件、构件、元件、区域、层和/或部分，但是这些部件、构件、元件、区域、层和/或部分不应受到这些术语限制。而是，这些术语用于将一个部件、构件、元件、区域、层和/或部分与另一个相区分。因而，例如，下面讨论的第一部件、第一构件、第一元件、第一区域、第一层和/或第一部分可以被称为第二部件、第二构件、第二元件、第二区域、第二层和/或第二部分，而不背离本公开的教导。

为了便于描述，空间关系术语，例如，“上”、“下”、“左”、“右”等可以在此被使用，来描述一个元件或特征与另一元件或特征如图中所示的关系。应理解，空间关系术语意在涵盖除了图中描述的取向外，装置在使用或操作中的其它不同取向。例如，如果图中的装置被颠倒，则被描述为“在”其它元件或特征“之下”或“下面”的元件将取向为“在”其它元件或特征“之上”或“上面”。

在本文中，术语“基本上”、“大约”、“近似”、“大致”和其它类似的术语用作近似的术语而不是用作程度的术语，并且它们意图解释将由本领域普通技术人员认识到的测量值或计算值的固有偏差。考虑到工艺波动、测量问题和与特定量的测量有关的误差(即，测量系统的局限性)等因素，如这里所使用的“大约”或“近似”包括所陈述的值，并表示对于本领域普通技术人员所确定的特定值在可接受的偏差范围内。例如，“大约”可以表示在一个或更多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。

需要说明的是，在本文中，表示“同一层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。即，位于“同一层”的多个元件、部件、结构和/或部分由相同的材料构成，并且通过同一次构图工艺形成，通常，位于“同一层”的多个元件、部件、结构和/或部分具有大致相同的厚度。

本领域技术人员应该理解，在本文中，除非另有说明，表述“连续延伸”、“一体结构”、“整体结构”或类似表述表示：多个元件、部件、结构和/或部分是位于同一层的，并且在制造过程中通常通过同一次构图工艺形成的，这些元件、部件、结构和/或部分之间没有间隔或断裂处，而是连续延伸的结构。

本公开的实施例至少提供一种显示基板、显示面板和显示装置。所述显示基板包括一种显示基板，所述显示基板包括显示像素区和第一虚拟像素区，所述显示基板包括：衬底基板；设置于所述衬底基板且位于所述显示像素区中的多个子像素，所述多个子像素沿第一方向和第二方向成阵列地排列，每一个子像素包括像素驱动电路，所述像素驱动电路包括驱动晶体管、第二晶体管和第四晶体管，所述驱动晶体管、所述第二晶体管和所述第四晶体管中的每一个均包括栅极、第一极和第二极，所述第二晶体管电连接在所述驱动晶体管的第一极和第二极中的一个与栅极之间，所述第四晶体管用于控制数据信号的写入；设置于所述衬底基板且位于所述第一虚拟像素区中的多个虚拟子像素结构，至少一个虚拟子像素结构包括第一补偿电容器和第二补偿电容器；以及设置于所述衬底基板的第一扫描信号线和第二扫描信号线，所述第一扫描信号线用于给所述第四晶体管的栅极供应第一扫描信号，所述第二扫描信号线用于给所述第二晶体管的栅极供应第二扫描信号，所述第一扫描信号线和所述第二扫描信号线均延伸通过所述显示像素区和所述第一虚拟像素区，其中，所述第一扫描信号线电连接一行子像素中每一个子像素的像素驱动电路的第四晶体管的栅极，并且所述第一扫描信号线还电连接至所述至少一个虚拟子像素结构的第一补偿电容器；以及所述第二扫描信号线电连接一行子像素中每一个子像素的像素驱动电路的第二晶体管的栅极，并且所述第二扫描信号线还电连接至所述至少一个虚拟子像素结构的第二补偿电容器。通过在虚拟像素区中设置补偿电容器，可以使不同扫描信号线上的负载均一，避免发生显示差异，保证显示品质。

图1示出了根据本公开的示例性实施例的显示装置的平面图。例如，所述显示装置包括显示基板。所述显示基板可以为电致发光显示基板，例如OLED显示基板。

如图1所示，所述显示基板包括显示区域AA，以及位于显示区域AA中的至少一个开孔。需要说明的是，本文中所述的“开孔”是显示基板上用来安装硬件结构的区域，为了方便说明，本文将其称为开孔，但所述开孔包括但不限于如下形式：通孔、凹槽、开口等。可选地，所述硬件结构可以包括下列结构中的一种或多种：前置摄像头、HOME键、听筒或扬声器。所述硬件结构的具体安装方式，本公开实施例不做特别限定。

例如，所述至少一个开孔可以包括两个开孔。为了描述方便，将两个开孔可以分别称为第一开孔TH1和第二开孔TH2。所述第一开孔TH1可以呈大致圆形的形状，所述第二开孔TH2可以呈圆角矩形与半圆的组合形状。第一开孔TH1和第二开孔TH2间隔设置，在第一开孔TH1和第二开孔TH2之间的间隔区域SR中设置有实体部分。例如，所述显示基板可以包括衬底基板1以及设置在衬底基板1上的各个膜层。在第一开孔TH1和第二开孔TH2所在的区域，至少没有设置位于衬底基板1上的各个膜层。在间隔区域SR中，设置有衬底基板1上的各个膜层中的至少一些膜层。第一开孔TH1、间隔区域SR和第二开孔TH2的组合在衬底基板1上的正投影呈跑道形状。

需要说明的是，图1中以设置两个开孔为例进行示意，应该理解，本公开的实施例不局限于此，在其他实施例中，可以设置更少(例如一个)或更多个开孔。此外，还可以根据需要安装的所述硬件结构的形状确定所述开孔的形状，例如，所述开孔在平行于显示基板的衬底基板的方向上的截面可以具有下列形状的一种或多种：圆形、椭圆形、矩形、圆角矩形、正方形、菱形、梯形等。

在本公开的实施例中，通过在显示区中设置开孔，将例如摄像头等的硬件结构安装于所述开孔中，即例如摄像头等的硬件结构在衬底基板上的正投影落入所述至少一个开孔中。这样，可以实现屏下摄像等功能，从而可以提高屏占比，实现全面屏的效果。

继续参照图1，所述显示区域AA可以包括第一显示区域AA1和第二显示区域AA2。例如，第一显示区域AA1和第二显示区域AA2互不重叠。例如，第二显示区域AA2至少部分围绕(例如，完全围绕)第一显示区域AA1。

例如，第一显示区域AA1可以对应于第一开孔TH1和第二开孔TH2所在的区域。对于具有屏下摄像头的显示基板，可以在第一显示区域AA1中设置一些子像素，以改善显示基板的显示性能。为了提高显示基板的对应于屏下摄像头的显示区域的透光率，对应于屏下摄像头的显示区域的发光器件的单位面积分布密度(PPI)可以小于显示基板的其它显示区域的发光器件的单位面积分布密度。即，第一显示区域AA1形成为低像素密度区，第二显示区域AA2形成为高像素密度区。当然，对于具有屏下摄像头的显示基板，也可以在第一显示区域AA1不设置显示像素。本公开的实施例对此不进行特别的限制。

图2是根据本公开的一些示例性实施例的显示装置沿图1中的线AA’截取的截面示意图。如图2所示，所述显示基板可以包括衬底基板1。摄像头2可以设置到衬底基板1的位于第一显示区域AA1的背面(在图2中示出为下侧，例如显示时出光方向相反的一侧)，第一显示区域AA1可以满足摄像头2对于光透过率的成像要求。

例如，第一显示区域AA1的透光率大于第二显示区域AA2的透光率。摄像头2例如为图像摄像头或红外摄像头等。该摄像头2配置为接收来自显示基板的显示侧(图2中的上侧，例如，显示出光方向上，或，显示时人眼所在的方向)的光线，从而可以进行图像拍摄、距离感知、光强感知等操作，这些光线例如透过第一显示区域AA1后照射到摄像头上，从而被摄像头感测。

此外，所述显示基板还可以包括设置在衬底基板1上的驱动电路层、发光器件层和封装层。例如，图2中示意性地示出了驱动电路层3、发光器件层4和封装层5。驱动电路层3包括驱动电路结构，发光器件层4包括例如OLED的发光器件。所述驱动电路结构控制各个子像素的发光器件发光，以实现显示功能。该驱动电路结构包括薄膜晶体管、存储电容器以及各种信号线。所述各种信号线包括扫描信号线、数据信号线、第一电压线和第二电压线等，以便为每个子像素中的像素驱动电路提供扫描信号、数据信号、电源电压等各种信号。

图3是根据本公开的一些示例性实施例的显示基板在图1中的开孔部分处的局部放大图。图4是根据本公开的一些示例性实施例的显示基板在图3中的部分I处的局部放大图。图5是根据本公开的一些示例性实施例的显示基板在图3中的部分II处的局部放大图。

结合参照图1至图5，所述显示基板可以包括显示像素区和虚拟像素区。

需要说明的是，在本文中，表述“显示像素区”表示：在该区域中，设置有能够发光以显示画面的多个像素；表述“虚拟像素区”表示：在该区域中，设置有一些像素结构，这些像素结构可以与“显示像素区”中的多个像素的结构类似，但是，这些像素结构并不用于发光显示画面。

参照图3，所述显示像素区可以包括显示像素区DP1，该显示像素区DP1可以位于第二显示区域AA2中。在显示像素区DP1中，可以设置多个像素PX。多个像素PX可以沿第一方向X和第二方向Y成阵列地布置在衬底基板1上。例如，所述多个像素PX中的每一个可以包括第一子像素PX1、第二子像素PX2和第三子像素PX3。为了方便理解，可以将第一子像素PX1、第二子像素PX2和第三子像素PX3分别描述为红色子像素、绿色子像素和蓝色子像素，但是，本公开的实施例不局限于此。

应该理解，在本公开的实施例中，位于显示像素区DP1中的每一个子像素包括像素驱动电路和发光器件。例如，所述发光器件可以为OLED发光器件，包括层叠设置的阳极、有机发光层和阴极。所述像素驱动电路可以包括多个薄膜晶体管和至少一个存储电容器。

所述虚拟像素区可以包括第一虚拟像素区DMP1，该第一虚拟像素区DMP1可以位于间隔区域SR中。在第一虚拟像素区DMP1中，可以设置多个第一虚拟像素结构DMPX1。多个第一虚拟像素结构DMPX1可以沿第一方向X和第二方向Y成阵列地布置在衬底基板1上。与位于显示像素区DP1中的多个子像素对应，所述多个第一虚拟像素结构DMPX1可以包括多个虚拟子像素结构DMPX1 1、DMPX12和DMPX13。需要说明的是，在本公开的实施例中，在本文中，所述虚拟子像素结构不发光，此处将其分别标记为DMPX1 1、DMPXl2和DMPX13，仅出于与上述多个子像素PX1、PX2和PX3对应的需要，本公开的实施例并不局限于此。

需要说明的是，虽然在图示的实施例中，第一方向X和第二方向Y相互垂直，但是，本公开的实施例不局限于此。

上面针对“开孔屏”的显示装置的实施方式对本公开的实施例进行了描述，需要说明的是，本公开的实施例不局限于“开孔屏”的显示装置，本公开还可以包括“屏下摄像”的显示装置的实施方式。也就是说，在本公开的实施例中，所述显示基板可以包括上述显示像素区和虚拟像素区，例如，显示像素区DP1和第一虚拟像素区DMP1。所述显示基板可以不包括上述开孔。第一虚拟像素区DMP1可以对应于设置有屏下摄像头的区域。

下面，以7T1C像素驱动电路为例，对位于显示像素区DP1中的子像素的所述像素驱动电路的结构进行详细描述，但是，本公开的实施例并不局限于7T1 C像素驱动电路，在不冲突的情况下，其它已知的像素驱动电路结构都可以应用于本公开的实施例中。

图6是根据本公开的一些示例性实施例的显示基板的一个像素驱动电路的等效电路图。图7是示出根据本公开的一些示例性实施例的显示基板的显示像素区中的子像素的示例性实施方式的平面图。

结合参照图6和图7，所述像素驱动电路可以包括：多个薄膜晶体管以及一个存储电容器Cst。所述像素驱动电路用于驱动有机发光二极管(即OLED)。多个薄膜晶体管包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。每一个晶体管均包括栅极、源极和漏极。

所述显示基板还可以包括多根信号线，例如，所述多根信号线包括：用于传输扫描信号的第一扫描信号线61和第二扫描信号线61N，用于传输复位控制信号的第一复位信号线62和第二复位信号线62N，用于传输发光控制信号的发光控制线63，用于传输数据信号的数据信号线64，用于传输第一电压的第一电压线65，用于传输初始化电压的初始化电压线66，以及用于传输第二电压的第二电压线67。例如，第一电压可以为VDD电压，第二电压可以为VSS电压，第一电压可以高于第二电压。

在本公开的实施例中，包括由低温多晶硅半导体晶体管和氧化物半导体晶体管组成的驱动电路(LTPO)，其中第一晶体管T1和第二晶体管T2的有源层均采用诸如氧化物半导体材料形成，能够提高像素驱动电路中的节点N1(如图6所示)处的电压稳定性，从而改善显示面板的显示性能。并且，第一晶体管T1和第二晶体管T2均具有双栅结构，使得第一晶体管T1和第二晶体管T2的稳定性和阈值电压(Vth)的均一性都得到提升，从而能够进一步提升显示面板的性能。

在本公开的实施例中，为了区分传输给第二晶体管T2和第四晶体管T4的扫描信号，将用于传输给具有双栅结构的第二晶体管T2的栅极的扫描信号的信号线称为第二扫描信号线61N，将用于传输给第四晶体管T4的栅极的扫描信号的信号线称为第一扫描信号线61。类似地，为了区分传输给第一晶体管T1和第七晶体管T7的扫描信号，将用于传输给具有双栅结构的第一晶体管T1的栅极的信号线称为第二复位信号线62N，将用于传输给第七晶体管T7的栅极的信号线称为第一复位信号线62。

参照图6和图7，第一晶体管T1的栅极G1电连接至第二复位信号线62N，第一晶体管T1的源极S1电连接至初始化电压线66。并且第一晶体管T1的漏极D1与存储电容器Cst的一端Cst1、第二晶体管T2的漏极D2以及第三晶体管T3的栅极G3电连接，如图6所示，第一晶体管T1的漏极D1、存储电容器Cst的一端Cst1、第二晶体管T2的漏极D2以及第三晶体管T3的栅极G3电连接于节点N1处。第一晶体管T1根据通过第二复位信号线62N传输的复位控制信号导通，以将初始化电压信号Vint传输至第三晶体管T3的栅极G1，从而执行初始化操作来将第三晶体管T3的栅极G3的电压初始化。即，第一晶体管T1也称为初始化晶体管。

第二晶体管T2的栅极G2电连接至第二扫描信号线61N，第二晶体管T2的源极S2电连接于节点N3，并且第二晶体管T2的漏极D2电连接于节点N1。第二晶体管T2根据通过第二扫描信号线61N传输的扫描信号导通，以将第三晶体管T3的栅极G3和漏极D3彼此电连接，从而执行第三晶体管T3的二极管连接。

第三晶体管T3的栅极G3电连接至节点N1，第三晶体管T3的源极S3电连接至节点N2，第三晶体管T3的漏极D3电连接至节点N3。第三晶体管T3根据第四晶体管T4的开关操作接收数据信号，以向OLED供应驱动电流Id。即，第三晶体管T3也称为驱动晶体管。

第四晶体管T4的栅极G4电连接至第一扫描信号线61，第四晶体管T4的源极S4电连接至数据信号线64，第四晶体管T4的漏极D4电连接至节点N2，即电连接至第三晶体管T3的源极S3。第四晶体管T4根据通过第一扫描信号线61传输的扫描信号导通，以执行开关操作来将数据信号传输至第三晶体管T3的源极S3。

第五晶体管T5的栅极G5电连接至发光控制线63，第五晶体管T5的源极S5电连接至第一电压线65。并且第五晶体管T5的漏极D5电连接至节点N2。

第六晶体管T6的栅极G6电连接至发光控制线63，第六晶体管T6的源极S6电连接至节点N3，并且第六晶体管T6的漏极D6电连接至节点N4，即电连接至发光元件OLED的阳极。第五晶体管T5和第六晶体管T6根据通过发光控制线63传输的发光控制信号并发(例如同时)导通，以将第一电压传输至OLED，从而允许驱动电流Id流进OLED中。

第七晶体管T7的栅极G7电连接至第一复位信号线62，第七晶体管T7的源极S7电连接至节点N4，并且第七晶体管T7的漏极D7电连接至初始化电压线66。

存储电容器Cst的一端(下文称为第一电容电极)Cst1电连接至节点N1，另一端(下文称为第二电容电极)Cst2电连接至第一电压线65。

OLED的阳极电连接至节点N4，阴极电连接至第二电压线67，以接收第二电压VSS。相应地，OLED从第三晶体管T3接收驱动电流Id来发光，从而显示图像。

需要说明的是，在图6中，各个薄膜晶体管T1、T2、T3、T4、T5、T6和T7是p沟道场效应晶体管，但是，本公开的实施例不局限于此，薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的至少一些可以是n沟道场效应晶体管。

在操作中，在初始化阶段，具有低电平的复位控制信号通过第二复位信号线62N供应。随后，第一晶体管T1基于复位控制信号的低电平导通，并且来自初始化电压线66的初始化电压信号Vint通过第一晶体管T1传送至第三晶体管T3的栅极G1。因此，第三晶体管T3由于初始化电压信号Vint而被初始化。

在数据编程阶段，具有低电平的扫描信号通过第一扫描信号线61和第二扫描信号线61N供应。随后，第四晶体管T4和第二晶体管T2基于扫描信号的低电平导通。因此，第三晶体管T3通过导通的第二晶体管T2被置于二极管连接状态并且在正方向上偏置。

随后，通过从经由数据信号线64供应的数据信号中减去第三晶体管T3的阈值电压Vth获得的补偿电压+Vth(例如，Vth是负值)施加至第三晶体管T3的栅极G3。随后，第一电压VDD和补偿电压+Vth施加至存储电容器Cst的两个端子，使得与相应端子之间的电压差对应的电荷存储在存储电容器Cst中。

在发光阶段，来自发光控制线63的发光控制信号从高电平变为低电平。随后，在发光阶段，第五晶体管T5和第六晶体管T6基于发光控制信号的低电平导通。

随后，基于第三晶体管T3的栅极G3的电压与第一电压VDD之间的差生成驱动电流。与驱动电流和旁路电流之间的差对应的驱动电流Id通过第六晶体管T6供应给OLED。

在发光阶段，基于第三晶体管T3的电流-电压关系，第三晶体管T3的栅源电压由于存储电容器Cst而保持在(+Vth)-VDD处。驱动电流Id与(-VDD)²成比例。因此，驱动电流Id可以不受第三晶体管T3的阈值电压Vth变动的影响。

图18是示出根据本公开的一些示例性实施例的显示基板的沿图7中的线BB’截取的截面结构的示意图。

结合参照图7和图18，所述显示基板包括衬底基板10以及设置于所述衬底基板10上的多个膜层。在一些实施例中，所述多个膜层至少包括第一半导体层20、第一导电层30、第二导电层40、第二半导体层50、第三导电层60、第四导电层70和第五导电层80。第一半导体层20、第一导电层30、第二导电层40、第二半导体层50、第三导电层60、第四导电层70和第五导电层80依次远离衬底基板10设置。

例如，第一半导体层20可以由诸如低温多晶硅的半导体材料形成，其膜层厚度可以在400～800埃的范围内，例如500埃。第二半导体层50可以由氧化物半导体材料形成，例如IGZO等多晶硅氧化物半导体材料，其膜层厚度可以在300～600埃的范围内，例如400埃。第一导电层30、第二导电层40和第三导电层60可以由形成薄膜晶体管的栅极的导电材料形成，例如该导电材料可以为Mo，其膜层厚度可以在20000～3000埃的范围内，例如2500埃。第四导电层70和第五导电层80可以由形成薄膜晶体管的源极和漏极的导电材料形成，例如该导电材料可以包括Ti、Al等，可以具有由Ti/Al/Ti形成的叠层结构，其膜层厚度可以在7000～9000埃的范围内。例如，在第四导电层70或第五导电层80具有由Ti/Al/Ti形成的叠层结构的情况下，Ti/Al/Ti每一层的厚度可以分别为约500埃、5500埃和500埃。

所述显示基板包括沿着行方向布置以向子像素分别施加扫描信号、复位控制信号、发光控制信号和初始化电压信号Vint的第二扫描信号线61N、第一扫描信号线61、第二复位信号线62N、第一复位信号线62、发光控制线63和初始化电压线66。所述显示基板还可以包括与第二扫描信号线61N、第一扫描信号线61、第二复位信号线62N、第一复位信号线62、发光控制线63和初始化电压线66交叉以向子像素分别施加数据信号和驱动电压VDD的数据信号线64以及第一电压线65。

结合上文针对图6的描述，所述显示基板的像素驱动电路可以包括：第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7、以及存储电容器Cst。

结合参照图6和图7，第一晶体管T1和第二晶体管T2可沿着如图7中所示的第二半导体层形成。第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7可沿着如图7中所示的第一半导体层20形成。

如图7所示，第一半导体层20可具有弯曲或弯折形状，并且可包括对应于第三晶体管T3的第三有源层20c、对应于第四晶体管T4的第四有源层20d、对应于第五晶体管T5的第五有源层20e、对应于第六晶体管T6的第六有源层20f和对应于第七晶体管T7的第七有源层20g。

例如，第一半导体层20可以包括多晶硅，诸如低温多晶硅材料。每一个晶体管的有源层可以包括沟道区、源极区和漏极区。沟道区可不进行掺杂或掺杂类型与源极区、漏极区不同，并因此具有半导体特性。源极区和漏极区分别位于沟道区的两侧，并且掺杂有杂质，并因此具有导电性。杂质可根据TFT是N型还是P型晶体管而变化。

第三晶体管T3包括第三有源层20c和第三栅极G3。第三有源层20c可以包括第三源极区、第三漏极区以及连接第三源极区和第三漏极区的第三沟道区。第三源极区和第三漏极区相对于第三沟道区在相对的两个方向上延伸。

第四晶体管T4包括第四有源层20d和第四栅极G4。第四有源层20d可以包括第四源极区、第四漏极区以及连接第四源极区和第四漏极区的第四沟道区。第四源极区和第四漏极区相对于第四沟道区在相对的两个方向上延伸。

第五晶体管T5包括第五有源层20e和第五栅极G5。第五有源层20e可以包括第五源极区、第五漏极区以及连接第五源极区和第五漏极区的第五沟道区。第五源极区和第五漏极区相对于第五沟道区在相对的两个方向上延伸。

第六晶体管T6包括第六有源层20f和第六栅极G6。第六有源层20f可以包括第六源极区、第六漏极区以及连接第六源极区和第六漏极区的第六沟道区。第六源极区和第六漏极区相对于第六沟道区在相对的两个方向上延伸。

第七晶体管T7包括第七有源层20g和第七栅极G7。第七有源层20g可以包括第七源极区、第七漏极区以及连接第七源极区和第七漏极区的第七沟道区。第七源极区和第七漏极区相对于第七沟道区在相对的两个方向上延伸。

如图7所示，第二半导体层50包括对应于第一晶体管T1的第一有源层20a和对应于第二晶体管T2的第二有源层20b。例如，第一晶体管T1的第一有源层20a和第二晶体管T2的第二有源层20b与所述数据线的延伸方向相同，即，都沿图中的上下方向延伸。

例如，第二半导体层50可以包括氧化物半导体材料。每一个晶体管的有源层可以包括沟道区、源极区和漏极区。沟道区可不进行掺杂或掺杂类型与源极区、漏极区不同，并因此具有半导体特性。源极区和漏极区分别位于沟道区的两侧，并且掺杂有杂质，并因此具有导电性。杂质可根据TFT是N型还是P型晶体管而变化。

第一晶体管T1的第一有源层20a包括第一源极区、第一漏极区以及连接第一源极区和第一漏极区的第一沟道区。第一源极区和第一漏极区相对于第一沟道区在相对的两个方向上延伸。

第二晶体管T2的第二有源层20b包括第二源极区、第二漏极区以及连接第二源极区和第二漏极区的第二沟道区。第二源极区和第二漏极区相对于第二沟道区在相对的两个方向上延伸。

继续参照图7，第二扫描信号线61N包括分别位于第二导电层40中的第一子扫描信号线61N1和位于第三导电层60中的第二子扫描信号线61N2。第一子扫描信号线61N1与第二有源层20b重叠的部分形成第二晶体管T2的底栅，第二子扫描信号线61N2与第二有源层20b重叠的部分形成第二晶体管T2的顶栅。这样，可以形成具有双栅结构的第二晶体管T2。应该理解，在本公开的实施例中，位于第二导电层40中的第一子扫描信号线61N1和位于第三导电层60中的第二子扫描信号线61N2可以电连接，即其均被供应第一扫描信号，从而形成第二扫描信号线61N。通过这样的并联走线方式，可以提高第二扫描信号线61N上传输信号的稳定性。

类似地，第二复位信号线62N包括分别位于第二导电层40中的第一子复位信号线62N1和位于第三导电层60中的第二子复位信号线62N2。第一子复位信号线62N1与第一有源层20a重叠的部分形成第一晶体管T1的底栅，第二子复位信号线62N2与第一有源层20a重叠的部分形成第一晶体管T1的顶栅。这样，可以形成具有双栅结构的第一晶体管T1。应该理解，在本公开的实施例中，位于第二导电层40中的第一子复位信号线62N1和位于第三导电层60中的第二子复位信号线62N2可以电连接，即其均被供应第一复位信号，从而形成第二复位信号线62N。通过这样的并联走线方式，可以提高第二复位信号线62N上传输信号的稳定性。

在本公开的实施例中，所述多个膜层还可以包括位于第一半导体层20、第一导电层30、第二导电层40、第二半导体层50、第三导电层60、第四导电层70和第五导电层80中两个相邻的膜层之间的绝缘膜层。下面，将结合图18描述根据本公开实施例的显示基板的其他膜层(例如绝缘膜层)。

在示例性的实施例中，所述显示基板可以包括设置在衬底基板10上的阻挡层BL1；以及设置在阻挡层BL1远离衬底基板10一侧的第一缓冲层BL2。

例如，阻挡层BL1可以由氧化硅形成，具有约5500埃的厚度。第一缓冲层BL2可以由氮化硅形成，具有约1000埃的厚度；或者，第一缓冲层BL2可以由氮化硅和氧化硅的叠层构成。例如，第一缓冲层BL2可以包括设置在阻挡层BL1上的第一缓冲子层和设置在第一缓冲子层远离衬底基板10一侧的第二缓冲子层，第一缓冲子层包括氮化硅材料，第二缓冲子层包括氧化硅材料。

所述显示基板可以包括设置在第一半导体层20与第一导电层30之间的第一栅绝缘层GI1。例如，第一栅绝缘层GI1可以由氧化硅形成。

所述显示基板可以包括设置在第一导电层30与第二导电层40之间的第一层间绝缘层ILD1。

所述显示基板可以包括设置在第二导电层40与第二半导体层50之间的第二栅绝缘层GI2。例如，第二栅绝缘层GI2可以由氧化硅形成。这样，由氧化硅形成的第二栅绝缘层GI2可以阻隔氢(H)向氧化物半导体晶体管(即T1、T2)渗透，以改善氧化物半导体晶体管(即T1、T2)的性能。

所述显示基板可以包括设置在第二半导体层50与第三导电层60之间的第三栅绝缘层GI3。例如，第三栅绝缘层GI3可以由氧化硅形成。这样，由氧化硅形成的第三栅绝缘层GI3可以阻隔氢(H)向氧化物半导体晶体管(即T1、T2)渗透，以改善氧化物半导体晶体管(即T1、T2)的性能。

所述显示基板可以包括设置在第三导电层60与第四导电层70之间的层间绝缘层ILD2。例如，层间绝缘层ILD2可以由单层氧化硅形成，或者，可以由氧化硅和氮化硅形成的叠层结构形成。

所述显示基板还可以包括设置在第四导电层70与第五导电层80之间的绝缘层，例如钝化层PVX和平坦化层PLN。

返回参照图1和图3，多个子像素成阵列地布置在衬底基板1上，即，在衬底基板1上形成有多行子像素和多列子像素。在图1中，示意性示出了分别与扫描信号线61A、61B电连接的2行子像素。

对于多行子像素而言，由于衬底基板1上开设有至少一个开孔，所以，各行子像素中包括的子像素的数量不一致。

在本公开的实施例中，可以以显示基板中具有子像素最多的子像素行为参考子像素行，例如图1中与扫描信号线61A电连接的子像素行，以参考子像素行具有的子像素的数量为参考值，以具有子像素数量少于参考值的子像素行为补偿子像素行，例如图1中与扫描信号线61B连接的子像素行。

需要说明的是，扫描信号线61A、61B可以是上文中描述的第一扫描信号线61和第二扫描信号线61N中的任一个，例如，扫描信号线61A、61B可以均是第一扫描信号线61，或者，扫描信号线61A、61B可以均是第二扫描信号线61N。

为了描述方便，可以将与补偿子像素行电连接的扫描信号线称为补偿扫描信号线，将与参考子像素行电连接的扫描信号线称为参考扫描信号线。应该理解，所述显示基板可以包括多行补偿子像素行和多行参考子像素行，相应地，所述显示基板可以包括多根参考扫描信号线和多根补偿扫描信号线。

补偿扫描信号线上电连接的子像素的数量小于参考扫描信号线上电连接的子像素的数量，这样，补偿扫描信号线上的负载小于参考扫描信号线上的负载。所以，需要对补偿扫描信号线进行负载补偿，使得补偿扫描信号线与参考扫描信号线上的负载一致，从而避免发生显示差异，保证显示品质。

需要说明的是，各根补偿扫描信号线中的至少两根电连接的子像素的数量也可以不同，这样，各根补偿扫描信号线中的至少两根上的负载也可以彼此不同。所以，需要对各根补偿扫描信号线进行不同的负载补偿，使得各根补偿扫描信号线上的负载一致，从而避免发生显示差异，保证显示品质。

还需要说明的是，各根补偿扫描信号线电连接的子像素的数量与开孔的数量、开孔的形状以及子像素的布置等因素相关。

在本公开的实施例中，可以在第一虚拟像素区DMP1中设置负载补偿单元，该负载补偿单元可以与补偿扫描信号线电连接，以补偿补偿扫描信号线上的负载。

在本公开的实施例中，补偿子像素行中的子像素的数量越少，为其提供扫描信号的扫描信号线上的负载越小，需要补偿的负载就越大。因此，可选地，在本公开实施例提供的显示基板中，负载补偿单元对应的扫描信号线上连接的子像素的数量越多，负载补偿单元的补偿负载值越小。利用具有不同补偿负载值的负载补偿单元来补偿具有不同子像素数量的扫描信号线，从而使不同扫描信号线上的负载均一，避免发生显示差异，保证显示品质。

例如，参考子像素行中包括的子像素的数量为N，补偿子像素行中包括的子像素的数量为M。在对扫描信号线上的负载进行补偿时，可以根据待补偿的补偿子像素行中包括的子像素的数量与参考子像素行中包括的子像素的数量的差异(即N-M)，来确定需要补偿的负载的值。

在本公开的实施例中，补偿扫描信号线电连接的子像素的数量越少，其需要补偿的负载就越大，相应地，其电连接的第一虚拟子像素结构的数量就越多。例如，所述至少一根扫描信号线(例如上述补偿扫描信号线)可以包括第一根扫描信号线和第二根扫描信号线，所述第一根扫描信号线电连接一行子像素中的多个子像素和至少一个第一虚拟子像素结构，所述第二根扫描信号线电连接另一行子像素中的多个子像素和至少一个第一虚拟子像素结构。所述第一根扫描信号线电连接的子像素的数量少于所述第二根扫描信号线电连接的子像素的数量，相应地，所述第一根扫描信号线电连接的第一虚拟子像素结构的数量多于所述第二根扫描信号线电连接的第一虚拟子像素结构的数量。

结合参照图1和图3，开孔TH1、TH2在其中心处具有最大尺寸，相应地，沿开孔TH1、TH2的中心延伸的一行子像素缺失的子像素的数量最多，沿开孔TH1、TH2的边缘延伸的一行子像素缺失的子像素的数量相对较少。这样，在所述第一虚拟像素区DMP1中，所述多个虚拟子像素结构DMPX1沿所述第一方向X和所述第二方向Y布置，位于同一行的虚拟子像素结构DMPX1的数量沿所述第二方向Y先增多后减少，即，沿开孔TH1、TH2的中心延伸的一行虚拟子像素结构的数量最多，在从开孔的中心朝向开孔的边缘的方向，位于同一行的虚拟子像素结构的数量逐渐减少。

需要说明的是，在本文中，表述“中心”表示图案的几何中心或形心。

在本公开的实施例中，可以通过设计所述第一虚拟像素结构DMPX1，来形成所述负载补偿单元。

图8A和图8B分别是根据本公开的一些示例性实施例的显示基板的负载补偿单元(即第一虚拟像素结构)的等效电路图。图9是示出根据本公开的一些示例性实施例的显示基板的虚拟子像素结构的示例性实施方式的平面图。图10至图17是示出图9中的虚拟子像素结构的示例性实施方式的一些膜层的平面图。例如，图10至图17分别示意性示出了位于第一虚拟像素区中的第一导电层，第二导电层，第一导电层和第二导电层的组合，第三导电层，第一导电层、第二导电层和第三导电层的组合，第四导电层，第一导电层、第二导电层、第三导电层和第四导电层的组合，第五导电层。

如上所述，与位于显示像素区DP1中的多个子像素对应，所述多个第一虚拟像素结构DMPXl可以包括多个虚拟子像素结构DMPX11、DMPX12和DMPX13。多个虚拟子像素结构DMPX11、DMPX12和DMPX13中的至少一个可以包括第一补偿电容器C1和第二补偿电容器C2。

在本公开的实施例中，至少一个第一扫描信号线61电连接至一行子像素中每一个子像素的像素驱动电路，并且所述至少一个第一扫描信号线61还电连接至所述至少一个虚拟子像素结构的第一补偿电容器C1。这样，第一补偿电容器C1可以补偿第一扫描信号线61上的负载。至少一个第二扫描信号线61N电连接至一行子像素中每一个子像素的像素驱动电路，并且所述至少一个第二扫描信号线61N还电连接至所述至少一个虚拟子像素结构的第二补偿电容器C2。这样，第二补偿电容器C2可以补偿第二扫描信号线61N上的负载。

例如，第一扫描信号线61位于第一导电层30中，第二扫描信号线61N至少位于第二导电层40中，或者，第二扫描信号线61N包括分别位于第二导电层40和第三导电层60中的部分。

在本公开的实施例中，通过在虚拟像素区设计补偿电容器，该补偿电容器与扫描信号线电连接，以此方式，可以补偿第一扫描信号线和第二扫描信号线上的负载，从而使不同扫描信号线上的负载均一，避免发生显示差异，保证显示品质。

在本公开的实施例中，所述虚拟子像素结构的补偿电容器C1、C2的电容值设计得较大。通过这样的设计，可以补偿属于补偿扫描信号线的第一扫描信号线和第二扫描信号线上的负载，从而使不同扫描信号线上的负载均一，避免发生显示差异，保证显示品质。

结合参照图9至图17，在第一虚拟像素区DMP1中，所述显示基板可以包括位于第一导电层30中的第一复位信号线62、发光控制线63和第一补偿结构100a。即，第一补偿结构100a位于第一导电层30中。

第一补偿结构100a包括第一主体部110a、第一补偿结构突出部111a和第二补偿结构突出部112a。第一主体部110a在所述衬底基板上的正投影具有大致矩形的形状。此处的“大致矩形”可以包括矩形，正方形，至少一个角为圆角的矩形，至少一个角为倒角的矩形等形状。第一补偿结构突出部111a和第二补偿结构突出部112a分别位于第一主体部110a的相对两侧。第一补偿结构突出部111a和第二补偿结构突出部112a相对于第一主体部110a朝着相反的方向突出，例如，第一补偿结构突出部111a在第一方向X上相对于第一主体部110a朝左延伸，第二补偿结构突出部112a在第一方向X上相对于第一主体部110a朝右延伸。

第一主体部110a在所述衬底基板上的正投影沿第二方向Y的第一尺寸H1a大于第一补偿结构突出部111a在所述衬底基板上的正投影沿第二方向Y的第二尺寸H2a，第一主体部110a在所述衬底基板上的正投影沿第二方向Y的第一尺寸H1a大于第二补偿结构突出部112a在所述衬底基板上的正投影沿第二方向Y的第三尺寸H3a。例如，第一补偿结构突出部111a在所述衬底基板上的正投影沿第二方向Y的第二尺寸H2a与第二补偿结构突出部112a在所述衬底基板上的正投影沿第二方向Y的第三尺寸H3a基本相等，或者说，第二尺寸H2a与第三尺寸H3a的比值在0.8～1.2之间。第一主体部110a在所述衬底基板上的正投影沿第二方向Y的第一尺寸H1a远大于第一补偿结构突出部111a在所述衬底基板上的正投影沿第二方向Y的第二尺寸H2a，例如，第一尺寸H1a与第二尺寸H2a或第三尺寸H3a的比值大于等于5，或者，大于等于8，或者，在5～30之间，或者，在8～20之间，或者，在6～15之间。

在第一虚拟像素区DMP1中，所述显示基板可以包括位于第一导电层30中的第一复位信号线62和发光控制线63。在本文中，使用相同的表述和附图标记描述第一复位信号线62和发光控制线63，表示第一复位信号线62和发光控制线63分别从显示像素区DP1延伸至第一虚拟像素区DMP1。

在本公开的实施例中，位于第一虚拟像素区DMP1中的第一补偿结构100a与位于显示像素区DP1中的第一扫描信号线61电连接。例如，位于显示像素区DP1中的第一扫描信号线61从显示像素区DP1延伸至第一虚拟像素区DMP1。第一扫描信号线61位于第一虚拟像素区DMP1中的一部分的宽度比第一扫描信号线61位于显示像素区DP1的部分的宽度更宽，即形成了所述第一主体部110a。第一扫描信号线61位于第一虚拟像素区DMP1中的另一部分(即第一补偿结构突出部111a和第二补偿结构突出部112a)的宽度与第一扫描信号线61位于显示像素区DP1的部分的宽度基本相等，或者说，二者的比值在0.8～1.2之间。

参照图11，在第一虚拟像素区DMP1中，所述显示基板可以包括位于第二导电层40中的第二补偿结构200a。即，第二补偿结构200a位于第二导电层40中。第二补偿结构200a包括第二主体部210a和第二补偿结构连接部211a。第二主体部210a在所述衬底基板上的正投影具有大致矩形的形状。此处的“大致矩形”可以包括矩形，正方形，至少一个角为圆角的矩形，至少一个角为倒角的矩形等形状。第二补偿结构连接部211a相对于第二主体部210a朝着一个方向突出，例如，第二补偿结构连接部211a相对于第二主体部210a朝上突出。

结合参照图10至图12，第一补偿结构100a和第二补偿结构200a在衬底基板上的正投影至少部分重叠。例如，第一主体部110a在衬底基板上的正投影与第二主体部210a在衬底基板上的正投影至少部分重叠。在本公开的实施例中，第一主体部110a和第二主体部210a的重叠面积设计得比较大。例如，第二主体部210a在衬底基板上的正投影基本覆盖第一主体部110a在衬底基板上的正投影。在图12中，虚线框130a示意性示出了第一主体部110a和第二主体部210a的重叠区域。例如，第一主体部110a和第二主体部210a的重叠区域130a的面积基本等于第一主体部110a在衬底基板上的正投影的面积。或者说，重叠区域130a的面积与第一主体部110a在衬底基板上的正投影的面积的比值在0.8～1.2之间。重叠区域130a的面积与第二主体部210a在衬底基板上的正投影的面积的比值在0.7～1之间，即，第二主体部210a的大部分(例如，70％以上)与第一主体部110a重叠。

例如，第一主体部110a在衬底基板上的正投影具有沿第一方向X的尺寸W1a和沿第二方向Y的尺寸H1a，第二主体部210a在衬底基板上的正投影具有沿第一方向X的尺寸W7a和沿第二方向Y的尺寸H7a。尺寸W1a可以小于尺寸W7a，尺寸H1a可以小于尺寸H7a。例如，尺寸W1a与尺寸W7a的比值可以在0.7～1之间，或者在0.7～0.95之间，或者在0.8～0.9之间。尺寸H1a与尺寸H7a的比值可以在0.7～1之间，或者在0.7～0.95之间，或者在0.8～0.9之间。

参照图13和图14，在第一虚拟像素区DMP1中，所述显示基板可以包括位于第三导电层60中的第三补偿结构300a。即，第三补偿结构300a位于第三导电层60中。

第三补偿结构300a包括第三主体部310a、第三补偿结构突出部311a和第四补偿结构突出部312a。第三主体部310a在所述衬底基板上的正投影具有大致矩形的形状。此处的“大致矩形”可以包括矩形，正方形，至少一个角为圆角的矩形，至少一个角为倒角的矩形等形状。第三补偿结构突出部31 1a和第四补偿结构突出部312a分别位于第三主体部310a的相对两侧。第三补偿结构突出部311a和第四补偿结构突出部312a相对于第三主体部310a朝着相反的方向突出，例如，第三补偿结构突出部311a在第一方向X上相对于第三主体部310a朝左延伸，第四补偿结构突出部312a在第一方向X上相对于第三主体部310a朝右延伸。

第三主体部310a在所述衬底基板上的正投影沿第二方向Y的第一尺寸H4a大于第三补偿结构突出部311a在所述衬底基板上的正投影沿第二方向Y的第二尺寸H5a，第三主体部310a在所述衬底基板上的正投影沿第二方向Y的第一尺寸H4a大于第四补偿结构突出部312a在所述衬底基板上的正投影沿第二方向Y的第三尺寸H6a。例如，第三补偿结构突出部311a在所述衬底基板上的正投影沿第二方向Y的第二尺寸H5a与第四补偿结构突出部312a在所述衬底基板上的正投影沿第二方向Y的第三尺寸H6a基本相等，或者说，第二尺寸H5a与第三尺寸H6a的比值在0.8～1.2之间。第三主体部310a在所述衬底基板上的正投影沿第二方向Y的第一尺寸H4a远大于第三补偿结构突出部311a在所述衬底基板上的正投影沿第二方向Y的第二尺寸H5a，例如，第一尺寸H4a与第二尺寸H5a或第三尺寸H6a的比值大于等于5，或者，大于等于8，或者，在5～30之间，或者，在8～20之间，或者，在6～15之间。

在本公开的实施例中，位于第一虚拟像素区DMP1中的第三补偿结构300a与位于显示像素区DP1中的第二扫描信号线61N电连接。例如，位于显示像素区DP1中的第二扫描信号线61N从显示像素区DP1延伸至第一虚拟像素区DMP1。第二扫描信号线61N位于第一虚拟像素区DMP1中的一部分的宽度比第二扫描信号线61N位于显示像素区DP1的部分的宽度更宽，即形成了所述第三主体部310a。第二扫描信号线61N位于第一虚拟像素区DMP1中的另一部分(即第三补偿结构突出部311a和第四补偿结构突出部312a)的宽度与第二扫描信号线61N位于显示像素区DP1的部分的宽度基本相等，或者说，二者的比值在0.8～1.2之间。

结合参照图13至图14，第二补偿结构200a和第三补偿结构300a在衬底基板上的正投影至少部分重叠。例如，第二主体部210a在衬底基板上的正投影与第三主体部310a在衬底基板上的正投影至少部分重叠。在本公开的实施例中，第二主体部210a和第三主体部310a的重叠面积设计得比较大。例如，第二主体部210a在衬底基板上的正投影基本覆盖第三主体部310a在衬底基板上的正投影。在图14中，虚线框150a示意性示出了第三主体部310a和第二主体部210a的重叠区域。例如，第三主体部310a和第二主体部210a的重叠区域150a的面积基本等于第三主体部310a在衬底基板上的正投影的面积。或者说，重叠区域150a的面积与第三主体部310a在衬底基板上的正投影的面积的比值在0.8～1.2之间。重叠区域150a的面积与第二主体部210a在衬底基板上的正投影的面积的比值在0.7～1之间，即，第二主体部210a的大部分(例如，70％以上)与第三主体部310a重叠。

例如，第三主体部310a在衬底基板上的正投影具有沿第一方向X的尺寸W4a和沿第二方向Y的尺寸H4a。尺寸W4a可以小于尺寸W7a，尺寸H1a可以小于尺寸H4a。例如，尺寸W4a与尺寸W7a的比值可以在0.7～1之间，或者在0.7～0.95之间，或者在0.8～0.9之间。尺寸H4a与尺寸H7a的比值可以在0.7～1之间，或者在0.7～0.95之间，或者在0.8～0.9之间。

参照图15至图17，在第一虚拟像素区DMP1中，所述显示基板还可以包括位于第四导电层70中的初始化电压线66和补偿连接部160a。在本文中，使用相同的表述和附图标记描述初始化电压线66，表示初始化电压线66从显示像素区DP1延伸至第一虚拟像素区DMP1。在第一虚拟像素区DMP1中，所述显示基板还可以包括位于第五导电层80中的数据信号线64和第一电压线65。在本文中，使用相同的表述和附图标记描述数据信号线64和第一电压线65，表示数据信号线64和第一电压线65分别从显示像素区DP1延伸至第一虚拟像素区DMP1。

结合参照图9、图15至图17，补偿连接部160a的一端通过过孔1601a与第二补偿结构200a电连接，另一端通过过孔1602a与第一电压线65电连接。例如，过孔1601a暴露第二补偿结构连接部211a的一部分，位于第四导电层70中的补偿连接部160a通过该过孔1601a与位于第二导电层40中的第二补偿结构连接部211a电连接。过孔1602a暴露补偿连接部160a的一部分，位于第五导电层80中的第一电压线65通过该过孔1602a与位于第四导电层70中的补偿连接部160a电连接。通过补偿连接部160a，使得第二补偿结构200a可以与第一电压线65电连接。这样，可以将所述第一电压(例如VDD电压)传输给第二补偿结构200a。

在本公开的实施例中，位于第一导电层30中的第一补偿结构100a与第一扫描信号线61电连接，即，第一补偿结构100a被供应第二扫描信号。位于第二导电层40中的第二补偿结构200a与第一电压线65电连接，即，第二补偿结构200a被供应第一电压。并且，第一补偿结构100a与第二补偿结构200a具有较大面积的重叠区域。这样，可以在第一补偿结构100a与第二补偿结构200a之间形成第一补偿电容器C1，如图8A所示，其示意性示出了该第一补偿电容器C1。也就是说，第一补偿电容器C1的一个极板为第一补偿结构100a，特别是第一补偿结构100a的第一主体部110a；另一个极板为第二补偿结构200a，特别是第二补偿结构200a的第二主体部210a。

第一补偿电容器C1的电容值与第一补偿结构100a与第二补偿结构200a之间的重叠面积相关。如上所述，第一补偿结构100a与第二补偿结构200a之间的重叠面积设计得较大，相应地，第一补偿电容器C1的电容值也较大。该第一补偿电容器C1为施加至第一扫描信号线61上的负载。由于第一补偿电容器C1的电容值较大，所以，施加至第一扫描信号线61上的负载也较大，从而实现补偿第二扫描信号线上的负载的目的。

在本公开的实施例中，位于第三导电层60中的第三补偿结构300a与第二扫描信号线61N电连接，即，第三补偿结构300a被供应第二扫描信号。位于第二导电层40中的第二补偿结构200a与第一电压线65电连接，即，第二补偿结构200a被供应第一电压。并且，第三补偿结构300a与第二补偿结构200a具有较大面积的重叠区域。这样，可以在第三补偿结构300a与第二补偿结构200a之间形成第二补偿电容器C2，如图8B所示，其示意性示出了该第二补偿电容器C2。也就是说，第二补偿电容器C2的一个极板为第三补偿结构300a，特别是第三补偿结构300a的第三主体部310a；另一个极板为第二补偿结构200a，特别是第二补偿结构200a的第二主体部210a。

第二补偿电容器C2的电容值与第三补偿结构300a与第二补偿结构200a之间的重叠面积相关。如上所述，第三补偿结构300a与第二补偿结构200a之间的重叠面积设计得较大，相应地，第二补偿电容器C2的电容值也较大。该第二补偿电容器C2为施加至第二扫描信号线61N上的负载。由于第二补偿电容器C2的电容值较大，所以，施加至第二扫描信号线61N上的负载也较大，从而实现补偿第一扫描信号线上的负载的目的。

在本公开的实施例中，对于延伸经过显示像素区DP1和开孔TH1和TH2所在的区域(包括第一虚拟像素区DMP1)的第一扫描信号线61，其电连接的显示子像素的数量小于参考扫描信号线电连接的显示子像素的数量，导致这样的第一扫描信号线61(即上述的补偿扫描信号线)上的负载比参考扫描信号线上的负载小。对于这样的第一扫描信号线61，在第一显示像素区DP1中，位于第一导电层30中的第一扫描信号线61与位于第二导电层40和第三导电层60中的部件均间隔设置(即不重叠)；在第一虚拟像素区DMP1中，如上所述，会形成第一补偿电容器C1，并且第一补偿电容器C1的电容值较大。这样，该第一补偿电容器C1可以补偿这样的第一扫描信号线61(即上述的补偿扫描信号线)上负载，从而使得各个第一扫描信号线61上的负载一致，有利于提高显示性能。

在本公开的实施例中，对于延伸经过显示像素区DP1和开孔TH1和TH2所在的区域(包括第一虚拟像素区DMP1)的第二扫描信号线61N，其电连接的显示子像素的数量小于参考扫描信号线电连接的显示子像素的数量，导致这样的第二扫描信号线61N(即上述的补偿扫描信号线)上的负载比参考扫描信号线上的负载小。对于这样的第二扫描信号线61N，在第一显示像素区DP1中，虽然第一子扫描信号线61N1和第二子扫描信号线61N2部分重叠，但是第一子扫描信号线61N1和第二子扫描信号线61N2均被供应第一扫描信号，即，第一子扫描信号线61N1和第二子扫描信号线61N2之间几乎不形成寄生电容；在第一虚拟像素区DMP1中，如上所述，会形成第二补偿电容器C2，并且第二补偿电容器C2的电容值较大。这样，该第二补偿电容器C2可以补偿这样的第二扫描信号线61N(即上述的补偿扫描信号线)上负载，从而使得各个第二扫描信号线61N上的负载一致，有利于提高显示性能。

图19是根据本公开的一些示例性实施例的显示基板的一个像素驱动电路的等效电路图。图20是示出根据本公开的一些示例性实施例的显示基板的显示像素区中的子像素的示例性实施方式的平面图。需要说明的是，下面将重点描述图19和图20所示的实施例相对有上述实施例的不同之处，它们之间的相同之处，可以参照上文的描述，在此不再赘述。也就是说，在本文中，在没有冲突的情况下，各个实施例或实施方式可以相互组合。

结合参照图19和图20，所述像素驱动电路可以包括：多个薄膜晶体管以及一个存储电容器Cst。所述像素驱动电路用于驱动有机发光二极管(即OLED)。多个薄膜晶体管包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。每一个晶体管均包括栅极、源极和漏极。

所述显示基板还可以包括多根信号线，例如，所述多根信号线包括：用于传输扫描信号的第一扫描信号线61和第二扫描信号线61N，用于传输复位控制信号的第二复位信号线62N，用于传输发光控制信号的发光控制线63，用于传输数据信号的数据信号线64，用于传输第一电压的第一电压线65，用于传输初始化电压的第一初始化电压线66和第二初始化电压线68，以及用于传输第二电压的第二电压线67。例如，第一电压可以为VDD电压，第二电压可以为VSS电压，第一电压可以高于第二电压。

继续参照图19和图20，第一晶体管T1的栅极G1电连接至第二复位信号线62N，第一晶体管T1的源极S1电连接至第一初始化电压线66。并且第一晶体管T1的漏极D1与存储电容器Cst的一端Cst1、第二晶体管T2的漏极D2以及第三晶体管T3的栅极G3电连接，如图19所示，第一晶体管T1的漏极D1、存储电容器Cst的一端Cst1、第二晶体管T2的漏极D2以及第三晶体管T3的栅极G3电连接于节点N1处。第一晶体管T1根据通过第二复位信号线62N传输的复位控制信号导通，以将第一初始化电压信号Vint1传输至第三晶体管T3的栅极G1，从而执行初始化操作来将第三晶体管T3的栅极G3的电压初始化。即，第一晶体管T1也称为初始化晶体管。

第二晶体管T2的栅极G2电连接至第二扫描信号线61N，第二晶体管T2的源极S2电连接于节点N3，并且第二晶体管T2的漏极D2电连接于节点N1。第二晶体管T2根据通过第二扫描信号线61N传输的扫描信号导通，以将第三晶体管T3的栅极G3和漏极D3彼此电连接，从而执行第三晶体管T3的二极管连接。

第三晶体管T3的栅极G3电连接至节点N1，第三晶体管T3的源极S3电连接至节点N2，第三晶体管T3的漏极D3电连接至节点N3。第三晶体管T3根据第四晶体管T4的开关操作接收数据信号，以向OLED供应驱动电流Id。即，第三晶体管T3也称为驱动晶体管。

第四晶体管T4的栅极G4电连接至第一扫描信号线61，第四晶体管T4的源极S4电连接至数据信号线64，第四晶体管T4的漏极D4电连接至节点N2，即电连接至第三晶体管T3的源极S3。第四晶体管T4根据通过第一扫描信号线61传输的扫描信号导通，以执行开关操作来将数据信号传输至第三晶体管T3的源极S3。

第五晶体管T5的栅极G5电连接至发光控制线63，第五晶体管T5的源极S5电连接至第一电压线65。并且第五晶体管T5的漏极D5电连接至节点N2。

第六晶体管T6的栅极G6电连接至发光控制线63，第六晶体管T6的源极S6电连接至节点N3，并且第六晶体管T6的漏极D6电连接至节点N4，即电连接至发光元件OLED的阳极。第五晶体管T5和第六晶体管T6根据通过发光控制线63传输的发光控制信号并发(例如同时)导通，以将第一电压传输至OLED，从而允许驱动电流Id流进OLED中。

第七晶体管T7的栅极G7电连接至第一扫描信号线61，第七晶体管T7的源极S7电连接至节点N4，并且第七晶体管T7的漏极D7电连接至第二初始化电压线68。

存储电容器Cst的一端(下文称为第一电容电极)Cstl电连接至节点N1，另一端(下文称为第二电容电极)Cst2电连接至第一电压线65。

OLED的阳极电连接至节点N4，阴极电连接至第二电压线67，以接收第二电压VSS。相应地，OLED从第三晶体管T3接收驱动电流Id来发光，从而显示图像。

也就是说，在该实施例中，设置有2条初始化电压线66、68，第一初始化电压线66传输第一初始化电压信号Vint1给第一晶体管T1，第二初始化电压线68传输第二初始化电压信号Vint2给第七晶体管T7。通过这样的方式，可以分别调节传输给第一晶体管T1和第七晶体管T7的初始化电压信号，从而有利于提高显示面板的显示性能。

图21A和图21B分别是根据本公开的一些示例性实施例的显示基板的负载补偿单元(即第一虚拟像素结构)的等效电路图。图22是示出根据本公开的一些示例性实施例的显示基板的虚拟子像素结构的示例性实施方式的平面图。图23至图32是示出图22中的虚拟子像素结构的示例性实施方式的一些膜层的平面图。例如，图23至图32分别示意性示出了位于第一虚拟像素区中的第六导电层，第一导电层，第六导电层和第一导电层的组合，第二导电层，第六导电层、第一导电层和第二导电层的组合，第三导电层，第六导电层、第一导电层、第二导电层和第三导电层的组合，第四导电层，第六导电层、第一导电层、第二导电层、第三导电层和第四导电层的组合，第五导电层。

如上所述，与位于显示像素区DP1中的多个子像素对应，所述多个第一虚拟像素结构DMPX1可以包括多个虚拟子像素结构DMPX11、DMPX12和DMPX13。多个虚拟子像素结构DMPX11、DMPX12和DMPX13中的至少一个可以包括第一补偿电容器C1和第二补偿电容器C2。

在本公开的实施例中，至少一个第一扫描信号线61电连接至一行子像素中每一个子像素的像素驱动电路，并且所述至少一个第一扫描信号线61还电连接至所述至少一个虚拟子像素结构的第一补偿电容器C1。这样，第一补偿电容器C1可以补偿第一扫描信号线61上的负载。至少一个第二扫描信号线61N电连接至一行子像素中每一个子像素的像素驱动电路，并且所述至少一个第二扫描信号线61N还电连接至所述至少一个虚拟子像素结构的第二补偿电容器C2。这样，第二补偿电容器C2可以补偿第二扫描信号线61N上的负载。

例如，第一扫描信号线61位于第一导电层30中，第二扫描信号线61N至少位于第二导电层40中，或者，第二扫描信号线61N包括分别位于第二导电层40和第三导电层60中的部分。

在本公开的实施例中，通过在虚拟像素区设计补偿电容器，该补偿电容器与扫描信号线电连接，以此方式，可以补偿第一扫描信号线和第二扫描信号线上的负载，从而使不同扫描信号线上的负载均一，避免发生显示差异，保证显示品质。

在本公开的实施例中，所述虚拟子像素结构的补偿电容器C1、C2的电容值设计得较大。通过这样的设计，可以补偿属于补偿扫描信号线的第一扫描信号线和第二扫描信号线上的负载，从而使不同扫描信号线上的负载均一，避免发生显示差异，保证显示品质。

结合参照图19至图32，所述显示基板包括设置于所述衬底基板上的多个膜层。在一些实施例中，所述多个膜层至少包括第六导电层90、第一半导体层20、第一导电层30、第二导电层40、第二半导体层50、第三导电层60、第四导电层70和第五导电层80。第六导电层90、第一半导体层20、第一导电层30、第二导电层40、第二半导体层50、第三导电层60、第四导电层70和第五导电层80依次远离衬底基板10设置。

在第一虚拟像素区DMP1中，所述显示基板可以包括位于第六导电层90中的第四补偿结构400b。例如，第六导电层90可以为遮光层，即，第四补偿结构400b位于遮光层中。

第四补偿结构400b可以包括第四主体部410b，第四主体部410b在所述衬底基板上的正投影具有大致矩形的形状。此处的“大致矩形”可以包括矩形，正方形，至少一个角为圆角的矩形，至少一个角为倒角的矩形等形状。

应该理解，第六导电层90还可以包括用于遮挡半导体层的其它结构或部分。

所述显示基板可以包括位于第一导电层30中的发光控制线63和第一补偿结构100b。即，第一补偿结构100b位于第一导电层30中。

第一补偿结构100b包括第一主体部110b、第一补偿结构突出部111b和第二补偿结构突出部112b。第一主体部110b在所述衬底基板上的正投影具有大致矩形的形状。此处的“大致矩形”可以包括矩形，正方形，至少一个角为圆角的矩形，至少一个角为倒角的矩形等形状。第一补偿结构突出部111b和第二补偿结构突出部112b分别位于第一主体部110b的相对两侧。第一补偿结构突出部111b和第二补偿结构突出部112b相对于第一主体部110b朝着相反的方向突出，例如，第一补偿结构突出部111b在第一方向X上相对于第一主体部110b朝左延伸，第二补偿结构突出部112b在第一方向X上相对于第一主体部110b朝右延伸。

第一主体部110b在所述衬底基板上的正投影沿第二方向Y的第一尺寸H1b大于第一补偿结构突出部111b在所述衬底基板上的正投影沿第二方向Y的第二尺寸H2b，第一主体部110b在所述衬底基板上的正投影沿第二方向Y的第一尺寸H1b大于第二补偿结构突出部112b在所述衬底基板上的正投影沿第二方向Y的第三尺寸H3b。例如，第一补偿结构突出部111b在所述衬底基板上的正投影沿第二方向Y的第二尺寸H2b与第二补偿结构突出部112b在所述衬底基板上的正投影沿第二方向Y的第三尺寸H3b基本相等，或者说，第二尺寸H2b与第三尺寸H3b的比值在0.8～1.2之间。第一主体部110b在所述衬底基板上的正投影沿第二方向Y的第一尺寸H1b远大于第一补偿结构突出部111b在所述衬底基板上的正投影沿第二方向Y的第二尺寸H2b，例如，第一尺寸H1b与第二尺寸H2b或第三尺寸H3b的比值大于等于5，或者，大于等于8，或者，在5～30之间，或者，在8～20之间，或者，在6～15之间。

在本公开的实施例中，位于第一虚拟像素区DMP1中的第一补偿结构100b与位于显示像素区DP1中的第一扫描信号线61电连接。例如，位于显示像素区DP1中的第一扫描信号线61从显示像素区DP1延伸至第一虚拟像素区DMP1。第一扫描信号线61位于第一虚拟像素区DMP1中的一部分的宽度比第一扫描信号线61位于显示像素区DP1的部分的宽度更宽，即形成了所述第一主体部110b。第一扫描信号线61位于第一虚拟像素区DMP1中的另一部分(即第一补偿结构突出部111b和第二补偿结构突出部112b)的宽度与第一扫描信号线61位于显示像素区DP1的部分的宽度基本相等，或者说，二者的比值在0.8～1.2之间。

第一补偿结构100b和第四补偿结构400b在衬底基板上的正投影至少部分重叠。例如，第一主体部110b在衬底基板上的正投影与第四主体部410b在衬底基板上的正投影至少部分重叠。在本公开的实施例中，第一主体部110b和第四主体部410b的重叠面积设计得比较大。例如，第一主体部110b在衬底基板上的正投影基本覆盖第四主体部410b在衬底基板上的正投影。在图25中，虚线框120b示意性示出了第一主体部110b和第四主体部410b的重叠区域。例如，第一主体部110b和第四主体部410b的重叠区域120b的面积基本等于第四主体部410b在衬底基板上的正投影的面积。或者说，重叠区域120b的面积与第四主体部410b在衬底基板上的正投影的面积的比值在0.8～1.2之间。重叠区域120b的面积与第一主体部110b在衬底基板上的正投影的面积的比值在0.3～1之间，或者在0.35～0.8之间，或者在0.4～0.6之间。

在第一虚拟像素区DMP1中，所述显示基板可以包括位于第二导电层40中的第二补偿结构200b、第一初始化电压线66和第一子复位信号线62N1。即，第二补偿结构200b位于第二导电层40中。第二补偿结构200b包括第二主体部210b。第二主体部210b在所述衬底基板上的正投影具有大致矩形的形状。此处的“大致矩形”可以包括矩形，正方形，至少一个角为圆角的矩形，至少一个角为倒角的矩形等形状。

第一补偿结构100b和第二补偿结构200b在衬底基板上的正投影至少部分重叠。例如，第一主体部110b在衬底基板上的正投影与第二主体部210b在衬底基板上的正投影至少部分重叠。在本公开的实施例中，第一主体部110b和第二主体部210b的重叠面积设计得比较大。例如，第二主体部210b在衬底基板上的正投影基本覆盖第一主体部110b在衬底基板上的正投影。在图27中，虚线框130b示意性示出了第一主体部110b和第二主体部210b的重叠区域。例如，第一主体部110b和第二主体部210b的重叠区域130b的面积基本等于第一主体部110b在衬底基板上的正投影的面积。或者说，重叠区域130b的面积与第一主体部110b在衬底基板上的正投影的面积的比值在0.8～1.2之间。重叠区域130b的面积与第二主体部210b在衬底基板上的正投影的面积的比值在0.7～1之间，即，第二主体部210b的大部分(例如，70％以上)与第一主体部110b重叠。

例如，第一主体部110b在衬底基板上的正投影具有沿第一方向X的尺寸W1b和沿第二方向Y的尺寸H1b，第二主体部210b在衬底基板上的正投影具有沿第一方向X的尺寸W7b和沿第二方向Y的尺寸H7b。尺寸W1b可以小于尺寸W7b，尺寸H1b可以小于尺寸H7b。例如，尺寸W1b与尺寸W7b的比值可以在0.7～1之间，或者在0.7～0.95之间，或者在0.8～0.9之间。尺寸H1b与尺寸H7b的比值可以在0.7～1之间，或者在0.7～0.95之间，或者在0.8～0.9之间。

在第一虚拟像素区DMP1中，所述显示基板可以包括位于第三导电层60中的第三补偿结构300b和第二子复位信号线62N2。即，第三补偿结构300b位于第三导电层60中。

第三补偿结构300b包括第三主体部310b、第三补偿结构突出部311b和第四补偿结构突出部312b。第三主体部310b在所述衬底基板上的正投影具有大致矩形、缺角矩形的形状。此处的“大致矩形”可以包括矩形，正方形，至少一个角为圆角的矩形，至少一个角为倒角的矩形等形状。第三补偿结构突出部311b和第四补偿结构突出部312b分别位于第三主体部310b的相对两侧。第三补偿结构突出部311b和第四补偿结构突出部312b相对于第三主体部310b朝着相反的方向突出，例如，第三补偿结构突出部311b在第一方向X上相对于第三主体部310b朝左延伸，第四补偿结构突出部312b在第一方向X上相对于第三主体部310b朝右延伸。

第三主体部310b在所述衬底基板上的正投影沿第二方向Y的第一尺寸H4b大于第三补偿结构突出部311b在所述衬底基板上的正投影沿第二方向Y的第二尺寸H5b，第三主体部310b在所述衬底基板上的正投影沿第二方向Y的第一尺寸H4b大于第四补偿结构突出部312b在所述衬底基板上的正投影沿第二方向Y的第三尺寸H6b。例如，第三补偿结构突出部311b在所述衬底基板上的正投影沿第二方向Y的第二尺寸H5b与第四补偿结构突出部312b在所述衬底基板上的正投影沿第二方向Y的第三尺寸H6b基本相等，或者说，第二尺寸H5b与第三尺寸H6b的比值在0.8～1.2之间。第三主体部310b在所述衬底基板上的正投影沿第二方向Y的第一尺寸H4b远大于第三补偿结构突出部311b在所述衬底基板上的正投影沿第二方向Y的第二尺寸H5b，例如，第一尺寸H4b与第二尺寸H5b或第三尺寸H6b的比值大于等于5，或者，大于等于8，或者，在5～30之间，或者，在8～20之间，或者，在6～15之间。

在本公开的实施例中，位于第一虚拟像素区DMP1中的第三补偿结构300b与位于显示像素区DP1中的第二扫描信号线61N电连接。例如，位于显示像素区DP1中的第二扫描信号线61N从显示像素区DP1延伸至第一虚拟像素区DMP1。第二扫描信号线61N位于第一虚拟像素区DMP1中的一部分的宽度比第二扫描信号线61N位于显示像素区DP1的部分的宽度更宽，即形成了所述第三主体部310b。第二扫描信号线61N位于第一虚拟像素区DMP1中的另一部分(即第三补偿结构突出部311b和第四补偿结构突出部312b)的宽度与第二扫描信号线61N位于显示像素区DP1的部分的宽度基本相等，或者说，二者的比值在0.8～1.2之间。

第二补偿结构200b和第三补偿结构300b在衬底基板上的正投影至少部分重叠。例如，第二主体部210b在衬底基板上的正投影与第三主体部310b在衬底基板上的正投影至少部分重叠。在本公开的实施例中，第二主体部210b和第三主体部310b的重叠面积设计得比较大。例如，第二主体部210b在衬底基板上的正投影基本覆盖第三主体部310b在衬底基板上的正投影。在图29中，虚线框150b示意性示出了第三主体部310b和第二主体部210b的重叠区域。例如，第三主体部310b和第二主体部210b的重叠区域150b的面积基本等于第三主体部310b在衬底基板上的正投影的面积。或者说，重叠区域150b的面积与第三主体部310b在衬底基板上的正投影的面积的比值在0.8～1.2之间。重叠区域150b的面积与第二主体部210b在衬底基板上的正投影的面积的比值在0.7～1之间，即，第二主体部210b的大部分(例如，70％以上)与第三主体部310b重叠。

例如，第三主体部310b在衬底基板上的正投影具有沿第一方向X的尺寸W4b和沿第二方向Y的尺寸H4b。尺寸W4b可以小于尺寸W7b，尺寸H1b可以小于尺寸H4b。例如，尺寸W4b与尺寸W7b的比值可以在0.7～1之间，或者在0.7～0.95之间，或者在0.8～0.9之间。尺寸H4b与尺寸H7b的比值可以在0.7～1之间，或者在0.7～0.95之间，或者在0.8～0.9之间。

在第一虚拟像素区DMP1中，所述显示基板还可以包括位于第四导电层70中的第二初始化电压线68、补偿连接部160b和第一转接部161b。在第一虚拟像素区DMP1中，所述显示基板还可以包括位于第五导电层80中的数据信号线64、第一电压线65、第五补偿结构500b和第二转接部420b。在本文中，使用相同的表述和附图标记描述数据信号线64和第一电压线65，表示数据信号线64和第一电压线65分别从显示像素区DP1延伸至第一虚拟像素区DMP1。

第五补偿结构500b包括第五主体部510b。第五主体部510b在所述衬底基板上的正投影具有大致矩形的形状。此处的“大致矩形”可以包括矩形，正方形，至少一个角为圆角的矩形，至少一个角为倒角的矩形等形状。

例如，第五主体部510b可以与第一电压线65形成为一体结构，即第五主体部510b可以为第一电压线65的一部分，或者说，第五主体部510b为第一电压线65的加宽部。

第五主体部510b在所述衬底基板上的正投影沿第一方向X的尺寸W8b大于第一电压线65在所述衬底基板上的正投影沿第一方向X的尺寸W9b。例如，尺寸W8b与尺寸W9b的比值大于等于3，或者，大于等于4，或者，在3～30之间，或者，在3～10之间，或者，在3～8之间。

第五补偿结构500b和第三补偿结构300b在衬底基板上的正投影至少部分重叠。例如，第五主体部510b在衬底基板上的正投影与第三主体部310b在衬底基板上的正投影至少部分重叠。在本公开的实施例中，第五主体部510b和第三主体部310b的重叠面积设计得比较大。例如，第三主体部310b在衬底基板上的正投影基本覆盖第五主体部510b在衬底基板上的正投影。在图22中，虚线框180b示意性示出了第五主体部510b和第三主体部310b的重叠区域。例如，第五主体部510b和第三主体部310b的重叠区域180b的面积比第五主体部510b在衬底基板上的正投影的面积略大。或者说，重叠区域180b的面积与第五主体部510b在衬底基板上的正投影的面积的比值在1.1～1.9之间。重叠区域180b的面积与第三主体部310b在衬底基板上的正投影的面积的比值在0.4～0.7之间，或者在0.4～0.6之间。

补偿连接部160b的一端通过过孔1601b与第二补偿结构200b电连接，另一端通过过孔1602b与第一电压线65电连接。

例如，第三主体部310b在衬底基板上的正投影具有缺角的矩形形状。这样，第二主体部210b的大部分被第三主体部310b覆盖，第三主体部310b的缺角部分可以暴露位于其下方的第二主体部210b。过孔1601b进一步暴露第二主体部210b，位于第四导电层70中的补偿连接部160b通过该过孔1601b与位于第二导电层40中的第二主体部210b电连接。过孔1602b暴露补偿连接部160b的一部分，位于第五导电层80中的第一电压线65通过该过孔1602b与位于第四导电层70中的补偿连接部160b电连接。通过补偿连接部160b，使得第二补偿结构200b可以与第一电压线65电连接。这样，可以将所述第一电压(例如VDD电压)传输给第二补偿结构200b。

在本公开的实施例中，位于第六导电层90中的第四补偿结构可以被供应所述第一电压；位于第一导电层30中的第一补偿结构100b与第一扫描信号线61电连接，即，第一补偿结构100b被供应第二扫描信号；位于第二导电层40中的第二补偿结构200b与第一电压线65电连接，即，第二补偿结构200b被供应第一电压。并且，第四补偿结构400b与第一补偿结构100b之间具有加大面积的重叠区域，以及第一补偿结构100b与第二补偿结构200b之间具有较大面积的重叠区域。这样，可以分别在第四补偿结构400b与第一补偿结构100b之间以及在第一补偿结构100b与第二补偿结构200b之间形成电容，这两个电容并联以形成第一补偿电容器C1，如图21A所示，其示意性示出了该第一补偿电容器C1。也就是说，第一补偿电容器C1包括2个并联的电容，例如，第一补偿子电容器C11和第二补偿子电容器C12，第一补偿子电容器C11和第二补偿子电容器C12并联。其中一个电容(例如第二补偿子电容器C12)的一个极板为第四补偿结构400b，特别是第四补偿结构400b的第四主体部410b，另一个极板为第一补偿结构100b，特别是第一补偿结构100b的第一主体部110b；另一个电容(例如第一补偿子电容器C11)的一个极板为第一补偿结构100b，特别是第一补偿结构100b的第一主体部110b，另一个极板为第二补偿结构200b，特别是第二补偿结构200b的第二主体部210b。

第一补偿电容器C1的电容值与第四补偿结构400b与第一补偿结构100b之间的重叠面积以及第一补偿结构100b与第二补偿结构200b之间的重叠面积相关。如上所述，第四补偿结构400b与第一补偿结构100b之间的重叠面积以及第一补偿结构100b与第二补偿结构200b之间的重叠面积设计得较大，相应地，第一补偿电容器C1的电容值也较大。该第一补偿电容器C1为施加至第一扫描信号线61上的负载。由于第一补偿电容器C1的电容值较大，所以，施加至第一扫描信号线61上的负载也较大，从而实现补偿第一扫描信号线上的负载的目的。

在该实施例中，第一补偿电容器C1包括2个并联的电容，相应地，可以进一步增大第一补偿电容器C1的电容值。此外，可以适当地减小第一补偿结构和第二补偿结构自身的面积，从而有利于实现高PPI的显示面板。

在本公开的实施例中，位于第二导电层40中的第二补偿结构200b与第一电压线65电连接，即，第二补偿结构200b被供应第一电压；位于第三导电层60中的第三补偿结构300b与第二扫描信号线61N电连接，即，第三补偿结构300b被供应第二扫描信号；位于第五导电层80中的第五补偿结构500b与第一电压线65电连接，即，第五补偿结构500b被供应第一电压。并且，第二补偿结构200b与第三补偿结构300b之间具有加大面积的重叠区域，以及第五补偿结构500b与第三补偿结构300b之间具有较大面积的重叠区域。这样，可以分别在第二补偿结构200b与第三补偿结构300b之间以及在第五补偿结构500b与第三补偿结构300b之间形成电容，这两个电容并联以形成第二补偿电容器C2，如图21B所示，其示意性示出了该第二补偿电容器C2。也就是说，第二补偿电容器C2包括2个并联的电容，例如，第三补偿子电容器C21和第四补偿子电容器C22，第三补偿子电容器C21和第四补偿子电容器C22并联。其中一个电容(例如第三补偿子电容器C21)的一个极板为第二补偿结构200b，特别是第二补偿结构200b的第二主体部210b，另一个极板为第三补偿结构300b，特别是第三补偿结构300b的第三主体部310b；另一个电容(例如第四补偿子电容器C22)的一个极板为第三补偿结构300b，特别是第三补偿结构300b的第三主体部310b，另一个极板为第五补偿结构500b，特别是第五补偿结构500b的第五主体部510b。

第二补偿电容器C2的电容值与第二补偿结构200b与第三补偿结构300b之间的重叠面积以及第五补偿结构500b与第三补偿结构300b之间的重叠面积相关。如上所述，第二补偿结构200b与第三补偿结构300b之间的重叠面积以及第五补偿结构500b与第三补偿结构300b之间的重叠面积设计得较大，相应地，第二补偿电容器C2的电容值也较大。该第二补偿电容器C2为施加至第二扫描信号线61N上的负载。由于第二补偿电容器C2的电容值较大，所以，施加至第二扫描信号线61N上的负载也较大，从而实现补偿第二扫描信号线上的负载的目的。

在该实施例中，第二补偿电容器C2包括2个并联的电容，相应地，可以进一步增大第二补偿电容器C2的电容值。此外，可以适当地减小第二补偿结构和第三补偿结构自身的面积，从而有利于实现高PPI的显示面板。

需要说明的是，在该实施例中，第二转接部420b通过过孔1604b与第一转接部161电连接，第一转接部161通过过孔1603与其他部件电连接，在此不再赘述。

图33是示出根据本公开的一些示例性实施例的显示基板的显示像素区中的子像素的示例性实施方式的平面图，其中示意性示出了显示像素区中的两个相邻子像素的平面图。图34是示出根据本公开的一些示例性实施例的显示基板的虚拟子像素结构的示例性实施方式的平面图，其中示意性示出了第一虚拟像素区中的两个相邻虚拟子像素结构的平面图。图35至图42是示出图34中的两个相邻的虚拟子像素结构的示例性实施方式的一些膜层的平面图。例如，图35至图42分别示意性示出了位于第一虚拟像素区中的第一导电层，第二导电层，第一导电层和第二导电层的组合，第三导电层，第一导电层、第二导电层和第三导电层的组合，第四导电层，第一导电层、第二导电层、第三导电层和第四导电层的组合，第五导电层。

需要说明的是，下面将重点描述图33至图42所示的实施例相对有上述实施例的不同之处，它们之间的相同之处，可以参照上文的描述，在此不再赘述。也就是说，在本文中，在没有冲突的情况下，各个实施例或实施方式可以相互组合。

结合参照图33至图42，所述像素驱动电路可以包括：多个薄膜晶体管以及一个存储电容器Cst。所述像素驱动电路用于驱动有机发光二极管(即OLED)。多个薄膜晶体管包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。每一个晶体管均包括栅极、源极和漏极。

所述显示基板还可以包括多根信号线，例如，所述多根信号线包括：用于传输扫描信号的第一扫描信号线61和第二扫描信号线61N，用于传输复位控制信号的第二复位信号线62N，用于传输发光控制信号的发光控制线63，用于传输数据信号的数据信号线64，用于传输第一电压的第一电压线65，用于传输初始化电压的第一初始化电压线66和第二初始化电压线68，以及用于传输第二电压的第二电压线67。例如，第一电压可以为VDD电压，第二电压可以为VSS电压，第一电压可以高于第二电压。

例如，在显示像素区中，在相邻的2个子像素之间，存在第一轴对称线AX1，相邻的2个子像素在衬底基板上的正投影相对于该第一轴对称线AX1成轴对称关系。需要说明的是，在本文中，轴对称线表示一条虚拟的线，而不是一种实体线。

例如，在第一虚拟像素区中，在相邻的2个虚拟子像素结构之间，存在第二轴对称线AX2，相邻的2个虚拟子像素结构在衬底基板上的正投影相对于该第二轴对称线AX2成轴对称关系。

结合参照图33至图42，在第一虚拟像素区DMP1中，所述显示基板可以包括位于第一导电层30中的发光控制线63和第一补偿结构100c。即，第一补偿结构100c位于第一导电层30中。

第一补偿结构100c包括第一主体部110c、第一补偿结构突出部111c和第二补偿结构突出部112c。第一主体部110c在所述衬底基板上的正投影具有大致矩形的形状。此处的“大致矩形”可以包括矩形，正方形，至少一个角为圆角的矩形，至少一个角为倒角的矩形等形状。第一补偿结构突出部111c和第二补偿结构突出部112c分别位于第一主体部110c的相对两侧。第一补偿结构突出部111c和第二补偿结构突出部112c相对于第一主体部110c朝着相反的方向突出。

第一主体部110c在所述衬底基板上的正投影沿第二方向Y的第一尺寸H1c大于第一补偿结构突出部111c在所述衬底基板上的正投影沿第二方向Y的第二尺寸H2c，第一主体部110c在所述衬底基板上的正投影沿第二方向Y的第一尺寸H1c大于第二补偿结构突出部112c在所述衬底基板上的正投影沿第二方向Y的第三尺寸H3c。例如，第一补偿结构突出部111c在所述衬底基板上的正投影沿第二方向Y的第二尺寸H2c与第二补偿结构突出部112c在所述衬底基板上的正投影沿第二方向Y的第三尺寸H3c基本相等，或者说，第二尺寸H2c与第三尺寸H3c的比值在0.8～1.2之间。第一主体部110c在所述衬底基板上的正投影沿第二方向Y的第一尺寸H1c远大于第一补偿结构突出部111c在所述衬底基板上的正投影沿第二方向Y的第二尺寸H2c，例如，第一尺寸H1c与第二尺寸H2c或第三尺寸H3c的比值大于等于5，或者，大于等于8，或者，在5～30之间，或者，在8～20之间，或者，在6～15之间。

在相邻的2个虚拟子像素结构中，2个第一补偿结构100c相对于第二轴对称线AX2成轴对称关系。

2个第一补偿结构100c的第二补偿结构突出部112c彼此连接。在本公开的实施例中，位于第一虚拟像素区DMP1中的第一补偿结构100c与位于显示像素区DP1中的第一扫描信号线61电连接。例如，位于显示像素区DP1中的第一扫描信号线61从显示像素区DP1延伸至第一虚拟像素区DMP1。第一扫描信号线61位于第一虚拟像素区DMP1中的一部分的宽度比第一扫描信号线61位于显示像素区DP1的部分的宽度更宽，即形成了所述第一主体部110c。第一扫描信号线61位于第一虚拟像素区DMP1中的另一部分(即第一补偿结构突出部111c和第二补偿结构突出部112c)的宽度与第一扫描信号线61位于显示像素区DP1的部分的宽度基本相等，或者说，二者的比值在0.8～1.2之间。

在第一虚拟像素区DMP1中，所述显示基板可以包括位于第二导电层40中的第二补偿结构200c。即，第二补偿结构200c位于第二导电层40中。第二补偿结构200c包括第二主体部210c和第二补偿结构连接部211c。第二主体部210c在所述衬底基板上的正投影具有大致矩形的形状。此处的“大致矩形”可以包括矩形，正方形，至少一个角为圆角的矩形，至少一个角为倒角的矩形等形状。第二补偿结构连接部211c相对于第二主体部210c朝着一个方向突出。

例如，在第一虚拟像素区DMP1中，相邻的子像素结构之间的第二补偿结构200c彼此间隔设置。

在相邻的2个虚拟子像素结构中，2个第二补偿结构200c相对于第二轴对称线AX2成轴对称关系。

第一补偿结构100c和第二补偿结构200c在衬底基板上的正投影至少部分重叠。例如，第一主体部110c在衬底基板上的正投影与第二主体部210c在衬底基板上的正投影至少部分重叠。在本公开的实施例中，第一主体部110c和第二主体部210c的重叠面积设计得比较大。例如，第二主体部210c在衬底基板上的正投影基本覆盖第一主体部110c在衬底基板上的正投影。虚线框130c示意性示出了第一主体部110c和第二主体部210c的重叠区域。例如，第一主体部110c和第二主体部210c的重叠区域130c的面积基本等于第一主体部110c在衬底基板上的正投影的面积。或者说，重叠区域130c的面积与第一主体部110c在衬底基板上的正投影的面积的比值在0.8～1.2之间。重叠区域130c的面积与第二主体部210c在衬底基板上的正投影的面积的比值在0.7～1之间，即，第二主体部210c的大部分(例如，70％以上)与第一主体部110c重叠。

例如，第一主体部110c在衬底基板上的正投影具有沿第一方向X的尺寸W1c和沿第二方向Y的尺寸H1c，第二主体部210c在衬底基板上的正投影具有沿第一方向X的尺寸W7c和沿第二方向Y的尺寸H7c。尺寸W1c可以小于尺寸W7c，尺寸H1c可以小于尺寸H7c。例如，尺寸W1c与尺寸W7c的比值可以在0.7～1之间，或者在0.7～0.95之间，或者在0.8～0.9之间。尺寸H1c与尺寸H7c的比值可以在0.7～1之间，或者在0.7～0.95之间，或者在0.8～0.9之间。

在第一虚拟像素区DMP1中，所述显示基板可以包括位于第三导电层60中的第三补偿结构300c。即，第三补偿结构300c位于第三导电层60中。

第三补偿结构300c包括第三主体部310c、第三补偿结构突出部311c和第四补偿结构突出部312c。第三主体部310c在所述衬底基板上的正投影具有大致矩形的形状。此处的“大致矩形”可以包括矩形，正方形，至少一个角为圆角的矩形，至少一个角为倒角的矩形等形状。第三补偿结构突出部311c和第四补偿结构突出部312c分别位于第三主体部310c的相对两侧。第三补偿结构突出部311c和第四补偿结构突出部312c相对于第三主体部310c朝着相反的方向突出。

第三主体部310c在所述衬底基板上的正投影沿第二方向Y的第一尺寸H4c大于第三补偿结构突出部311c在所述衬底基板上的正投影沿第二方向Y的第二尺寸H5c，第三主体部310c在所述衬底基板上的正投影沿第二方向Y的第一尺寸H4c大于第四补偿结构突出部312c在所述衬底基板上的正投影沿第二方向Y的第三尺寸H6c。例如，第三补偿结构突出部311c在所述衬底基板上的正投影沿第二方向Y的第二尺寸H5c与第四补偿结构突出部312c在所述衬底基板上的正投影沿第二方向Y的第三尺寸H6c基本相等，或者说，第二尺寸H5c与第三尺寸H6c的比值在0.8～1.2之间。第三主体部310c在所述衬底基板上的正投影沿第二方向Y的第一尺寸H4c远大于第三补偿结构突出部311c在所述衬底基板上的正投影沿第二方向Y的第二尺寸H5c，例如，第一尺寸H4c与第二尺寸H5c或第三尺寸H6c的比值大于等于5，或者，大于等于8，或者，在5～30之间，或者，在8～20之间，或者，在6～15之间。

在相邻的2个虚拟子像素结构中，2个第三补偿结构300c相对于第二轴对称线AX2成轴对称关系。

2个第三补偿结构300c的第四补偿结构突出部312c彼此连接。在本公开的实施例中，位于第一虚拟像素区DMP1中的第三补偿结构300c与位于显示像素区DP1中的第二扫描信号线61N电连接。例如，位于显示像素区DP1中的第二扫描信号线61N从显示像素区DP1延伸至第一虚拟像素区DMP1。第二扫描信号线61N位于第一虚拟像素区DMP1中的一部分的宽度比第二扫描信号线61N位于显示像素区DPI的部分的宽度更宽，即形成了所述第三主体部310c。第二扫描信号线61N位于第一虚拟像素区DMP1中的另一部分(即第三补偿结构突出部311 c和第四补偿结构突出部312c)的宽度与第二扫描信号线61N位于显示像素区DP1的部分的宽度基本相等，或者说，二者的比值在0.8～1.2之间。

第二补偿结构200c和第三补偿结构300c在衬底基板上的正投影至少部分重叠。例如，第二主体部210c在衬底基板上的正投影与第三主体部310c在衬底基板上的正投影至少部分重叠。在本公开的实施例中，第二主体部210c和第三主体部310c的重叠面积设计得比较大。例如，第二主体部210c在衬底基板上的正投影基本覆盖第三主体部310c在衬底基板上的正投影。虚线框150c示意性示出了第三主体部310c和第二主体部210c的重叠区域。例如，第三主体部310c和第二主体部210c的重叠区域150c的面积基本等于第三主体部310c在衬底基板上的正投影的面积。或者说，重叠区域150c的面积与第三主体部310c在衬底基板上的正投影的面积的比值在0.8～1.2之间。重叠区域150c的面积与第二主体部210c在衬底基板上的正投影的面积的比值在0.7～1之间，即，第二主体部210c的大部分(例如，70％以上)与第三主体部310c重叠。

例如，第三主体部310c在衬底基板上的正投影具有沿第一方向X的尺寸W4c和沿第二方向Y的尺寸H4c。尺寸W4c可以小于尺寸W7c，尺寸H1c可以小于尺寸H4c。例如，尺寸W4c与尺寸W7c的比值可以在0.7～1之间，或者在0.7～0.95之间，或者在0.8～0.9之间。尺寸H4c与尺寸H7c的比值可以在0.7～1之间，或者在0.7～0.95之间，或者在0.8～0.9之间。

在第一虚拟像素区DMP1中，所述显示基板还可以包括位于第四导电层70中的第二初始化电压线68和补偿连接部160c。在第一虚拟像素区DMP1中，所述显示基板还可以包括位于第五导电层80中的数据信号线64、第一电压线65和第五补偿结构500c。

在相邻的2个虚拟子像素结构中，2个补偿连接部160c彼此间隔设置，并且2个补偿连接部160c相对于第二轴对称线AX2成轴对称关系。

第五补偿结构500c包括第五主体部510c。第五主体部510c在所述衬底基板上的正投影具有大致矩形的形状。此处的“大致矩形”可以包括矩形，正方形，至少一个角为圆角的矩形，至少一个角为倒角的矩形等形状。

例如，第五主体部510c可以与第一电压线65形成为一体结构，即第五主体部510c可以为第一电压线65的一部分，或者说，第五主体部510c为第一电压线65的加宽部。

第五主体部510c在所述衬底基板上的正投影沿第一方向X的尺寸W8c大于第一电压线65在所述衬底基板上的正投影沿第一方向X的尺寸W9c。例如，尺寸W8c与尺寸W9c的比值大于等于3，或者，大于等于4，或者，在3～30之间，或者，在3～10之间，或者，在3～8之间。

在相邻的2个虚拟子像素结构中，2个第五补偿结构500c相对于第二轴对称线AX2成轴对称关系，例如，2个第五主体部510相对于第二轴对称线AX2成轴对称关系。

在相邻的2个虚拟子像素结构中，2个第五主体部510c彼此连接，从而形成一个整体结构。例如，彼此连接的2个第五主体部510c在所述衬底基板上的正投影呈矩形形状。第五主体部510c本身面积较大，在相邻的2个虚拟子像素结构中，2个第五主体部510c形成一个整体结构，有利于覆盖在第五导电层上的膜层的平坦化，从而有利于后续阳极层的形成工艺。

补偿连接部160c的一端通过过孔1601c与第二补偿结构200c电连接，另一端通过过孔1602c与第一电压线65电连接。例如，过孔1601c暴露第二补偿结构连接部211c的一部分，位于第四导电层70中的补偿连接部160c通过该过孔1601c与位于第二导电层40中的第二补偿结构连接部211c电连接。过孔1602c暴露补偿连接部160c的一部分，位于第五导电层80中的第一电压线65通过该过孔1602c与位于第四导电层70中的补偿连接部160c电连接。通过补偿连接部160c，使得第二补偿结构200c可以与第一电压线65电连接。这样，可以将所述第一电压(例如VDD电压)传输给第二补偿结构200c。

在本公开的实施例中，位于第一导电层30中的第一补偿结构100c与第一扫描信号线61电连接，即，第一补偿结构100c被供应第一扫描信号。位于第二导电层40中的第二补偿结构200c与第一电压线65电连接，即，第二补偿结构200c被供应第一电压。并且，第一补偿结构100c与第二补偿结构200c具有较大面积的重叠区域。这样，可以在第一补偿结构100c与第二补偿结构200c之间形成第一补偿电容器C1，如图8A所示，其示意性示出了该第一补偿电容器C1。也就是说，第一补偿电容器C1的一个极板为第一补偿结构100c，特别是第一补偿结构100c的第一主体部110c；另一个极板为第二补偿结构200c，特别是第二补偿结构200c的第二主体部210c。

第一补偿电容器C1的电容值与第一补偿结构100c与第二补偿结构200c之间的重叠面积相关。如上所述，第一补偿结构100c与第二补偿结构200c之间的重叠面积设计得较大，相应地，第一补偿电容器C1的电容值也较大。该第一补偿电容器C1为施加至第一扫描信号线61上的负载。由于第一补偿电容器C1的电容值较大，所以，施加至第一扫描信号线61上的负载也较大，从而实现补偿第一扫描信号线上的负载的目的。

在本公开的实施例中，位于第二导电层40中的第二补偿结构200c与第一电压线65电连接，即，第二补偿结构200c被供应第一电压；位于第三导电层60中的第三补偿结构300c与第二扫描信号线61N电连接，即，第三补偿结构300c被供应第二扫描信号；位于第五导电层80中的第五补偿结构500c与第一电压线65电连接，即，第五补偿结构500c被供应第一电压。并且，第二补偿结构200c与第三补偿结构300c之间具有加大面积的重叠区域，以及第五补偿结构500c与第三补偿结构300c之间具有较大面积的重叠区域。这样，可以分别在第二补偿结构200c与第三补偿结构300c之间以及在第五补偿结构500c与第三补偿结构300c之间形成电容，这两个电容并联以形成第二补偿电容器C2，如图21B所示，其示意性示出了该第二补偿电容器C2。也就是说，第二补偿电容器C2包括2个并联的电容，其中一个电容的一个极板为第二补偿结构200c，特别是第二补偿结构200c的第二主体部210c，另一个极板为第三补偿结构300c，特别是第三补偿结构300c的第三主体部310c；另一个电容的一个极板为第三补偿结构300c，特别是第三补偿结构300c的第三主体部310c，另一个极板为第五补偿结构500c，特别是第五补偿结构500c的第五主体部510c。

第二补偿电容器C2的电容值与第二补偿结构200c与第三补偿结构300c之间的重叠面积以及第五补偿结构500c与第三补偿结构300c之间的重叠面积相关。如上所述，第二补偿结构200c与第三补偿结构300c之间的重叠面积以及第五补偿结构500c与第三补偿结构300c之间的重叠面积设计得较大，相应地，第二补偿电容器C2的电容值也较大。该第二补偿电容器C2为施加至第二扫描信号线61N上的负载。由于第二补偿电容器C2的电容值较大，所以，施加至第二扫描信号线61N上的负载也较大，从而实现补偿第二扫描信号线上的负载的目的。

在该实施例中，第二补偿电容器C2包括2个并联的电容，相应地，可以进一步增大第二补偿电容器C2的电容值。此外，可以适当地减小第二补偿结构和第三补偿结构自身的面积，从而有利于实现高PPI的显示面板。

图43是示出根据本公开的一些示例性实施例的显示基板的显示像素区中的子像素的示例性实施方式的平面图，其中示意性示出了显示像素区中的两个相邻子像素的平面图。图44是示出根据本公开的一些示例性实施例的显示基板的虚拟子像素结构的示例性实施方式的平面图，其中示意性示出了第一虚拟像素区中的两个相邻虚拟子像素结构的平面图。图45至图54是示出图44中的两个相邻的虚拟子像素结构的示例性实施方式的一些膜层的平面图。例如，图45至图54分别示意性示出了位于第一虚拟像素区中的第六导电层，第一导电层，第六导电层和第一导电层的组合，第二导电层，第六导电层、第一导电层和第二导电层的组合，第三导电层，第六导电层、第一导电层、第二导电层和第三导电层的组合，第四导电层，第六导电层、第一导电层、第二导电层、第三导电层和第四导电层的组合，第五导电层。

需要说明的是，下面将重点描述图43至图54所示的实施例相对有上述实施例的不同之处，它们之间的相同之处，可以参照上文的描述，在此不再赘述。也就是说，在本文中，在没有冲突的情况下，各个实施例或实施方式可以相互组合。

结合参照图43至图54，所述像素驱动电路可以包括：多个薄膜晶体管以及一个存储电容器Cst。所述像素驱动电路用于驱动有机发光二极管(即OLED)。多个薄膜晶体管包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。每一个晶体管均包括栅极、源极和漏极。

所述显示基板还可以包括多根信号线，例如，所述多根信号线包括：用于传输扫描信号的第一扫描信号线61和第二扫描信号线61N，用于传输复位控制信号的第二复位信号线62N，用于传输发光控制信号的发光控制线63，用于传输数据信号的数据信号线64，用于传输第一电压的第一电压线65，用于传输初始化电压的第一初始化电压线66和第二初始化电压线68，以及用于传输第二电压的第二电压线67。例如，第一电压可以为VDD电压，第二电压可以为VSS电压，第一电压可以高于第二电压。

例如，在显示像素区中，在相邻的2个子像素之间，存在第一轴对称线AX1，相邻的2个子像素在衬底基板上的正投影相对于该第一轴对称线AX1成轴对称关系。

例如，在第一虚拟像素区中，在相邻的2个虚拟子像素结构之间，存在第二轴对称线AX2，相邻的2个虚拟子像素结构在衬底基板上的正投影相对于该第二轴对称线AX2成轴对称关系。

结合参照图43至图54，所述显示基板包括设置于所述衬底基板上的多个膜层。在一些实施例中，所述多个膜层至少包括第六导电层90、第一半导体层20、第一导电层30、第二导电层40、第二半导体层50、第三导电层60、第四导电层70和第五导电层80。第六导电层90、第一半导体层20、第一导电层30、第二导电层40、第二半导体层50、第三导电层60、第四导电层70和第五导电层80依次远离衬底基板10设置。

在第一虚拟像素区DMP1中，所述显示基板可以包括位于第六导电层90中的第四补偿结构400d。例如，第六导电层90可以为遮光层，即，第四补偿结构400d位于遮光层中。

第四补偿结构400d可以包括第四主体部410d、第五补偿结构突出部411d和第六补偿结构突出部412d。第四主体部410d在所述衬底基板上的正投影具有大致矩形的形状。此处的“大致矩形”可以包括矩形，正方形，至少一个角为圆角的矩形，至少一个角为倒角的矩形等形状。第五补偿结构突出部411d和第六补偿结构突出部412d分别位于第四主体部410d的相对两侧。第五补偿结构突出部411d和第六补偿结构突出部412d相对于第四主体部410d朝着相反的方向突出。2个第四补偿结构400d的第六补偿结构突出部412d彼此连接。

在相邻的2个虚拟子像素结构中，2个第四补偿结构400d相对于第二轴对称线AX2成轴对称关系。即，2个第四补偿结构400d在所述衬底基板上的正投影相对于第二轴对称线AX2成轴对称关系。

结合参照图43至图54，在第一虚拟像素区DMP1中，所述显示基板可以包括位于第一导电层30中的发光控制线63和第一补偿结构100d。即，第一补偿结构100d位于第一导电层30中。

第一补偿结构100d包括第一主体部110d、第一补偿结构突出部111d和第二补偿结构突出部112d。第一主体部110d在所述衬底基板上的正投影具有大致矩形的形状。此处的“大致矩形”可以包括矩形，正方形，至少一个角为圆角的矩形，至少一个角为倒角的矩形等形状。第二补偿结构突出部112d与第一主体部110d间隔设置，例如，在第一方向Y上间隔设置，并且第二补偿结构突出部112d基本沿第一方向X延伸。第一补偿结构突出部111d基板沿第二方向Y延伸，用于连接第一主体部110d和第二补偿结构突出部112d。

在相邻的2个虚拟子像素结构中，2个第一补偿结构100d相对于第二轴对称线AX2成轴对称关系。即，2个第一补偿结构100d在所述衬底基板上的正投影相对于第二轴对称线AX2成轴对称关系。

2个第一补偿结构100d的第二补偿结构突出部112d彼此连接，以形成沿第一方向X延伸的结构。在本公开的实施例中，位于第一虚拟像素区DMP1中的第一补偿结构100d与位于显示像素区DP1中的第一扫描信号线61电连接。例如，位于显示像素区DP1中的第一扫描信号线61从显示像素区DP1延伸至第一虚拟像素区DMP1。第一扫描信号线61位于第一虚拟像素区DMP1中的一部分形成为第二补偿结构突出部112d。即，第一扫描信号线61位于第一虚拟像素区DMP1中的该部分(即第二补偿结构突出部112d)的宽度与第一扫描信号线61位于显示像素区DP1的部分的宽度基本相等，或者说，二者的比值在0.8～1.2之间。

第一补偿结构100d和第四补偿结构400d在衬底基板上的正投影至少部分重叠。例如，第一主体部110d在衬底基板上的正投影与第四主体部410d在衬底基板上的正投影至少部分重叠。在本公开的实施例中，第一主体部110d和第四主体部410d的重叠面积设计得比较大。例如，第一主体部110d在衬底基板上的正投影基本覆盖第四主体部410d在衬底基板上的正投影。虚线框120d示意性示出了第一主体部110d和第四主体部410d的重叠区域。例如，第一主体部110d和第四主体部410d的重叠区域120d的面积基本等于第四主体部410d在衬底基板上的正投影的面积。或者说，重叠区域120d的面积与第四主体部410d在衬底基板上的正投影的面积的比值在0.8～1.2之间。重叠区域120d的面积与第一主体部110d在衬底基板上的正投影的面积的比值在0.3～1之间，或者在0.35～0.9之间，或者在0.6～0.8之间。

在第一虚拟像素区DMP1中，所述显示基板可以包括位于第二导电层40中的第二补偿结构200d。即，第二补偿结构200d位于第二导电层40中。第二补偿结构200d包括第二主体部210d和第二补偿结构连接部211d。第二主体部210d在所述衬底基板上的正投影具有大致矩形的形状。此处的“大致矩形”可以包括矩形，正方形，至少一个角为圆角的矩形，至少一个角为倒角的矩形等形状。第二补偿结构连接部211d相对于第二主体部210d朝着一个方向突出。

例如，在第一虚拟像素区DMP1中，相邻的虚拟子像素结构之间的第二补偿结构200d彼此间隔设置。

在相邻的2个虚拟子像素结构中，2个第二补偿结构200d相对于第二轴对称线AX2成轴对称关系。即，2个第二补偿结构200d在所述衬底基板上的正投影相对于第二轴对称线AX2成轴对称关系。

第一补偿结构100d和第二补偿结构200d在衬底基板上的正投影至少部分重叠。例如，第一主体部110d在衬底基板上的正投影与第二主体部210d在衬底基板上的正投影至少部分重叠。在本公开的实施例中，第一主体部110d和第二主体部210d的重叠面积设计得比较大。例如，第二主体部210d在衬底基板上的正投影基本覆盖第一主体部110d在衬底基板上的正投影。虚线框130d示意性示出了第一主体部110d和第二主体部210d的重叠区域。例如，第一主体部110d和第二主体部210d的重叠区域130d的面积基本等于第一主体部110d在衬底基板上的正投影的面积。或者说，重叠区域130d的面积与第一主体部110d在衬底基板上的正投影的面积的比值在0.8～1.2之间。重叠区域130d的面积与第二主体部210d在衬底基板上的正投影的面积的比值在0.7～1之间，即，第二主体部210d的大部分(例如，70％以上)与第一主体部110d重叠。

在第一虚拟像素区DMP1中，所述显示基板可以包括位于第三导电层60中的第三补偿结构300d。即，第三补偿结构300d位于第三导电层60中。

第三补偿结构300d包括第三主体部310d、第三补偿结构突出部311d和第四补偿结构突出部312d。第三主体部310d在所述衬底基板上的正投影具有大致矩形的形状。此处的“大致矩形”可以包括矩形，正方形，至少一个角为圆角的矩形，至少一个角为倒角的矩形等形状。第三补偿结构突出部311d和第四补偿结构突出部312d分别位于第三主体部310d的相对两侧。第三补偿结构突出部311d和第四补偿结构突出部312d相对于第三主体部310d朝着相反的方向突出。

在相邻的2个虚拟子像素结构中，2个第三补偿结构300d相对于第二轴对称线AX2成轴对称关系。

2个第三补偿结构300d的第四补偿结构突出部312d彼此连接。在本公开的实施例中，位于第一虚拟像素区DMP1中的第三补偿结构300d与位于显示像素区DP1中的第二扫描信号线61N电连接。例如，位于显示像素区DP1中的第二扫描信号线61N从显示像素区DP1延伸至第一虚拟像素区DMP1。第二扫描信号线61N位于第一虚拟像素区DMP1中的一部分的宽度比第二扫描信号线61N位于显示像素区DP1的部分的宽度更宽，即形成了所述第三主体部310d。第二扫描信号线61N位于第一虚拟像素区DMP1中的另一部分(即第三补偿结构突出部311d和第四补偿结构突出部312d)的宽度与第二扫描信号线61N位于显示像素区DP1的部分的宽度基本相等，或者说，二者的比值在0.8～1.2之间。

第二补偿结构200d和第三补偿结构300d在衬底基板上的正投影至少部分重叠。例如，第二主体部210d在衬底基板上的正投影与第三主体部310d在衬底基板上的正投影至少部分重叠。在本公开的实施例中，第二主体部210d和第三主体部310d的重叠面积设计得比较大。例如，第二主体部210d在衬底基板上的正投影基本覆盖第三主体部310d在衬底基板上的正投影。虚线框150d示意性示出了第三主体部310d和第二主体部210d的重叠区域。例如，第三主体部310d和第二主体部210d的重叠区域150d的面积基本等于第三主体部310d在衬底基板上的正投影的面积。或者说，重叠区域150d的面积与第三主体部310d在衬底基板上的正投影的面积的比值在0.8～1.2之间。重叠区域150d的面积与第二主体部210d在衬底基板上的正投影的面积的比值在0.7～1之间，即，第二主体部210d的大部分(例如，70％以上)与第三主体部310d重叠。

在第一虚拟像素区DMP1中，所述显示基板还可以包括位于第四导电层70中的第二初始化电压线68和补偿连接部160d。在第一虚拟像素区DMP1中，所述显示基板还可以包括位于第五导电层80中的数据信号线64、第一电压线65和第五补偿结构500d。

在相邻的2个虚拟子像素结构中，2个补偿连接部160d通过沿第一方向X延伸的连接结构彼此连接，并且2个补偿连接部160d相对于第二轴对称线AX2成轴对称关系。

第五补偿结构500d包括第五主体部510d。第五主体部510d在所述衬底基板上的正投影具有大致矩形的形状。此处的“大致矩形”可以包括矩形，正方形，至少一个角为圆角的矩形，至少一个角为倒角的矩形等形状。

例如，第五主体部510d可以与第一电压线65形成为一体结构，即第五主体部510d可以为第一电压线65的一部分，或者说，第五主体部510d为第一电压线65的加宽部。

在相邻的2个虚拟子像素结构中，2个第五补偿结构500d相对于第二轴对称线AX2成轴对称关系，例如，2个第五主体部510相对于第二轴对称线AX2成轴对称关系。即，2个第五补偿结构500d在所述衬底基板上的正投影相对于第二轴对称线AX2成轴对称关系，例如，2个第五主体部510在所述衬底基板上的正投影相对于第二轴对称线AX2成轴对称关系。

在相邻的2个虚拟子像素结构中，2个第五主体部510d彼此连接，从而形成一个整体结构。第五主体部510d本身面积较大，在相邻的2个虚拟子像素结构中，2个第五主体部510d形成一个整体结构，有利于覆盖在第五导电层上的膜层的平坦化，从而有利于后续阳极层的形成工艺。

补偿连接部160d的一端通过过孔1601d与第二补偿结构200d电连接，另一端通过过孔1602d与第一电压线65电连接。例如，过孔1601d暴露第二补偿结构连接部211d的一部分，位于第四导电层70中的补偿连接部160d通过该过孔1601d与位于第二导电层40中的第二补偿结构连接部211d电连接。过孔1602d暴露补偿连接部160d的一部分，位于第五导电层80中的第一电压线65通过该过孔1602d与位于第四导电层70中的补偿连接部160d电连接。通过补偿连接部160d，使得第二补偿结构200d可以与第一电压线65电连接。这样，可以将所述第一电压(例如VDD电压)传输给第二补偿结构200d。

在本公开的实施例中，位于第六导电层90中的第四补偿结构400d可以被供应所述第一电压；位于第一导电层30中的第一补偿结构100d与第一扫描信号线61电连接，即，第一补偿结构100d被供应第一扫描信号；位于第二导电层40中的第二补偿结构200d与第一电压线65电连接，即，第二补偿结构200d被供应第一电压。并且，第四补偿结构400d与第一补偿结构100d之间具有加大面积的重叠区域，以及第一补偿结构100d与第二补偿结构200d之间具有较大面积的重叠区域。这样，可以分别在第四补偿结构400d与第一补偿结构100d之间以及在第一补偿结构100d与第二补偿结构200d之间形成电容，这两个电容并联以形成第一补偿电容器C1，如图21A所示，其示意性示出了该第一补偿电容器C1。也就是说，第一补偿电容器C1包括2个并联的电容，其中一个电容的一个极板为第四补偿结构400d，特别是第四补偿结构400d的第四主体部410d，另一个极板为第一补偿结构100d，特别是第一补偿结构100d的第一主体部110d；另一个电容的一个极板为第一补偿结构100d，特别是第一补偿结构100d的第一主体部110d，另一个极板为第二补偿结构200d，特别是第二补偿结构200d的第二主体部210d。

第一补偿电容器C1的电容值与第四补偿结构400d与第一补偿结构100d之间的重叠面积以及第一补偿结构100d与第二补偿结构200d之间的重叠面积相关。如上所述，第四补偿结构400d与第一补偿结构100d之间的重叠面积以及第一补偿结构100d与第二补偿结构200d之间的重叠面积设计得较大，相应地，第一补偿电容器C1的电容值也较大。该第一补偿电容器C1为施加至第一扫描信号线61上的负载。由于第一补偿电容器C1的电容值较大，所以，施加至第一扫描信号线61上的负载也较大，从而实现补偿第一扫描信号线上的负载的目的。

在该实施例中，第一补偿电容器C1包括2个并联的电容，相应地，可以进一步增大第一补偿电容器C1的电容值。此外，可以适当地减小第一补偿结构和第二补偿结构自身的面积，从而有利于实现高PPI的显示面板。

在本公开的实施例中，位于第二导电层40中的第二补偿结构200d与第一电压线65电连接，即，第二补偿结构200d被供应第一电压；位于第三导电层60中的第三补偿结构300d与第二扫描信号线61N电连接，即，第三补偿结构300d被供应第二扫描信号；位于第五导电层80中的第五补偿结构500d与第一电压线65电连接，即，第五补偿结构500d被供应第一电压。并且，第二补偿结构200d与第三补偿结构300d之间具有加大面积的重叠区域，以及第五补偿结构500d与第三补偿结构300d之间具有较大面积的重叠区域。这样，可以分别在第二补偿结构200d与第三补偿结构300d之间以及在第五补偿结构500d与第三补偿结构300d之间形成电容，这两个电容并联以形成第二补偿电容器C2，如图21B所示，其示意性示出了该第二补偿电容器C2。也就是说，第二补偿电容器C2包括2个并联的电容，其中一个电容的一个极板为第二补偿结构200d，特别是第二补偿结构200d的第二主体部210d，另一个极板为第三补偿结构300d，特别是第三补偿结构300d的第三主体部310d；另一个电容的一个极板为第三补偿结构300d，特别是第三补偿结构300d的第三主体部310d，另一个极板为第五补偿结构500d，特别是第五补偿结构500d的第五主体部510d。

第二补偿电容器C2的电容值与第二补偿结构200d与第三补偿结构300d之间的重叠面积以及第五补偿结构500d与第三补偿结构300d之间的重叠面积相关。如上所述，第二补偿结构200d与第三补偿结构300d之间的重叠面积以及第五补偿结构500d与第三补偿结构300d之间的重叠面积设计得较大，相应地，第二补偿电容器C2的电容值也较大。该第二补偿电容器C2为施加至第二扫描信号线61N上的负载。由于第二补偿电容器C2的电容值较大，所以，施加至第二扫描信号线61N上的负载也较大，从而实现补偿第二扫描信号线上的负载的目的。

在该实施例中，第二补偿电容器C2包括2个并联的电容，相应地，可以进一步增大第二补偿电容器C2的电容值。此外，可以适当地减小第二补偿结构和第三补偿结构自身的面积，从而有利于实现高PPI的显示面板。

本公开的至少一些实施例还提供一种显示面板，所述显示面板包括如上所述的显示基板。例如，所述显示面板可以是OLED显示面板。

参照图1，本公开的至少一些实施例还提供一种显示装置。该显示装置可以包括如上所述的显示基板。

所述显示装置可以包括任何具有显示功能的设备或产品。例如，所述显示装置可以是智能电话、移动电话、电子书阅读器、台式电脑(PC)、膝上型PC、上网本PC、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数字音频播放器、移动医疗设备、相机、可穿戴设备(例如头戴式设备、电子服饰、电子手环、电子项链、电子配饰、电子纹身、或智能手表)、电视机等。

应该理解，根据本公开实施例的显示面板和显示装置具有上述显示基板的所有特点和优点，具体可以参见上文的描述，在此不再赘述。

虽然本公开的总体技术构思的一些实施例已被显示和说明，本领域普通技术人员将理解，在不背离所述总体技术构思的原则和精神的情况下，可对这些实施例做出改变，本公开的范围以权利要求和它们的等同物限定。

Claims (17)

1.一种显示基板，所述显示基板包括显示像素区、第一开孔、第二开孔和间隔区域，所述间隔区域位于所述第一开孔与所述第二开孔之间，所述间隔区域包括第一虚拟像素区，所述显示基板包括：设置于所述衬底基板且位于所述显示像素区中的多个子像素，所述多个子像素沿第一方向和第二方向成阵列地排列，其中，第一方向和第二方向交叉；以及，位于所述第一虚拟像素区中的至少一个虚拟子像素结构，其特征在于，

所述显示基板包括设置于所述衬底基板的第六导电层、第一导电层、第二导电层、第三导电层、第四导电层和第五导电层，所述第六导电层、所述第一导电层、所述第二导电层、所述第三导电层、所述第四导电层和所述第五导电层依次远离所述衬底基板设置；

所述至少一个虚拟子像素结构包括分别位于所述第六导电层、所述第一导电层、所述第二导电层、所述第三导电层、所述第四导电层和所述第五导电层中的多个部分；以及

所述第六导电层为遮光层。

2.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括第一半导体层和第二半导体层，所述第一半导体层位于所述第六导电层和所述第一导电层之间，所述第二半导体层位于所述第二导电层和所述第三导电层之间；以及

至少一个所述子像素包括分别位于所述第六导电层、所述第一半导体层、所述第一导电层、所述第二导电层、所述第二半导体层、所述第三导电层、所述第四导电层和所述第五导电层中的多个部分。

3.根据权利要求1或2所述的显示基板，其特征在于，所述第一开孔在所述衬底基板上的正投影呈圆形的形状，所述第二开孔在所述衬底基板上的正投影呈圆角矩形与半圆的组合形状，所述第一开孔、所述间隔区域和所述第二开孔的组合在所述衬底基板上的正投影呈跑道形状。

4.根据权利要求1或2所述的显示基板，其特征在于，在所述第一虚拟像素区中，在第一方向上相邻的2个虚拟子像素结构在所述衬底基板上的正投影相对于第二轴对称线成轴对称关系，所述第二轴对称线沿第二方向延伸。

5.根据权利要求4所述的显示基板，其特征在于，所述至少一个虚拟子像素结构包括位于所述第六导电层中的第四补偿结构，所述第四补偿结构包括第四主体部、第五补偿结构突出部和第六补偿结构突出部，所述第五补偿结构突出部和所述第六补偿结构突出部分别位于所述第四主体部的相对两侧，在第一方向上相邻的2个所述第四补偿结构的所述第六补偿结构突出部彼此连接。

6.根据权利要求5所述的显示基板，其特征在于，所述至少一个虚拟子像素结构包括位于所述第一导电层中的第一补偿结构；以及

所述第一补偿结构包括第一主体部。

7.根据权利要求6所述的显示基板，其特征在于，所述第一补偿结构在所述衬底基板上的正投影与所述第四补偿结构在所述衬底基板上的正投影至少部分重叠。

8.根据权利要求7所述的显示基板，其特征在于，所述至少一个虚拟子像素结构包括位于所述第二导电层中的第二补偿结构；以及

所述第二补偿结构包括第二主体部和第二补偿结构连接部。

9.根据权利要求8所述的显示基板，其特征在于，所述第一补偿结构在所述衬底基板上的正投影与所述第二补偿结构在所述衬底基板上的正投影至少部分重叠。

10.根据权利要求6所述的显示基板，其特征在于，所述显示基板还包括位于所述第一导电层中的发光控制线，所述发光控制线的一部分位于所述第一虚拟像素区中。

11.根据权利要求8所述的显示基板，其特征在于，所述显示基板还包括位于所述第二导电层中的第一初始化电压线，所述第一初始化电压线的一部分位于所述第一虚拟像素区中。

12.根据权利要求8所述的显示基板，其特征在于，所述显示基板包括设置于所述衬底基板上的第二复位信号线，所述第二复位信号线包括分别位于所述第二导电层中的第一子复位信号线和位于所述第三导电层中的第二子复位信号线，所述第一子复位信号线的一部分位于所述第一虚拟像素区中，所述第二子复位信号线的一部分位于所述第一虚拟像素区中。

13.根据权利要求2所述的显示基板，其特征在于，在所述显示像素区中，在第一方向上相邻的2个子像素在所述衬底基板上的正投影相对于第一轴对称线成轴对称关系，所述第一轴对称线沿第二方向延伸。

14.根据权利要求13所述的显示基板，其特征在于，至少一个子像素包括像素驱动电路，所述像素驱动电路包括第一晶体管、第二晶体管和第三晶体管，所述第一晶体管、所述第二晶体管和所述第三晶体管中的每一个均包括有源层、栅极、第一极和第二极；

所述第一晶体管和所述第二晶体管的有源层位于所述第二半导体层中，所述第三晶体管的有源层位于所述第一半导体层中；以及

所述第一半导体层包括多晶硅，所述第二半导体层包括氧化物半导体材料。

15.根据权利要求14所述的显示基板，其特征在于，所述显示基板包括设置于所述衬底基板上的第二扫描信号线，所述第二扫描信号线与所述第二晶体管的栅极电连接；以及

所述第二扫描信号线包括分别位于所述第二导电层中的第一子扫描信号线和位于所述第三导电层中的第二子扫描信号线。

16.一种显示面板，包括根据权利要求1-15中任一项所述的显示基板。

17.一种显示装置，包括根据权利要求1-15中任一项所述的显示基板或根据权利要求16所述的显示面板。

Images