CN115101565A - 显示面板和显示装置 - Google Patents

显示面板和显示装置 Download PDF

Info

Publication number
CN115101565A
CN115101565A CN202210744753.8A CN202210744753A CN115101565A CN 115101565 A CN115101565 A CN 115101565A CN 202210744753 A CN202210744753 A CN 202210744753A CN 115101565 A CN115101565 A CN 115101565A
Authority
CN
China
Prior art keywords
transistor
line
sub
gate
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210744753.8A
Other languages
English (en)
Inventor
张鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN202210744753.8A priority Critical patent/CN115101565A/zh
Priority to US17/895,421 priority patent/US11869434B1/en
Publication of CN115101565A publication Critical patent/CN115101565A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了一种显示面板和显示装置，属于显示技术领域，显示面板包括衬底，显示区包括多个第一子像素，第一子像素的第一像素电路至少包括第一类双栅晶体管，第一类双栅晶体管的第一栅极连接第一控制线，第二栅极连接第二控制线；第一控制线和第二控制线异层设置，第二控制线所在膜层位于第一控制线所在膜层的背离衬底的一侧；至少部分第一类双栅晶体管对应的第一控制线在衬底上的正投影与第二控制线在衬底上的正投影至少部分交叠；显示面板还包括第二检测线，第二检测线与第二控制线同宽度。显示装置包括上述显示面板。本发明可以对走线宽度实时监控，提高监测准确度，有利于保证显示品质，且监控方式简便易操作。

Description

显示面板和显示装置
技术领域
本发明涉及显示技术领域，更具体地，涉及一种显示面板和显示装置。
背景技术
有机发光显示器(Organic Light Emitting Diode，OLED)是当前平板显示器研究领域的热点之一。与液晶显示器相比，OLED具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点，目前在手机、PDA、数码相机等平板显示领域，OLED已经开始取代传统的液晶显示屏(Liquid Crystal Display，LCD)。其中，驱动电路的设计是实现显示功能的关键技术。驱动电路一般可以包括扫描驱动电路、发光控制电路、数据驱动电路、像素电路等，其中像素电路设计是OLED显示器核心技术内容，具有重要的研究意义。OLED显示屏作为电流驱动器件，通过控制流入每个像素单元中的OLED器件的电流，来控制像素单元的发光亮度。OLED显示屏的制作过程中往往需要在基板上制作用于为各个像素单元中的OLED器件提供驱动电流的像素电路。
现有技术中，为了保证像素电路的驱动性能，在像素电路的各个膜层的线路制作过程中，需要对不同膜层的线宽进行监控，以保证制作的信号线满足所需要求的线宽，实现其信号传输的功能。目前监控线宽的方法主要是利用专业的机台进行监控，在完成一个膜层的线路制作后，对所需监控的线路拍照，利用图像灰阶差异，通过机台自动分辨线宽图形的边界，配合机台选用的测量模式和算法得到所需的线宽信息。
但是随着显示技术的更新发展，像素电路越来越复杂，膜层结构较多，其连接的信号线也较多时，往往会出现像素电路连接的多条信号线在基板的不同膜层之间交叠设置的情况。当该条信号线上方未有其他信号线交叠时，可以比较容易的通过机台自动分辨该拍摄照片中线宽图形的边界；当某条上层的信号线下方有其他信号线交叠时，拍摄的照片中上层信号线的线宽图形的边界容易被其下层的信号线的边界干扰，因此难以准确辨认上层信号线的线宽图形的边界，导致上层的线宽难以准确测算到。而像素电路中的信号线的线宽变化容易影响信号的传输效果，造成显示画面的品质下降。
因此，提供一种可以对走线宽度实时监控，提高监测准确度，有利于保证显示品质，且监控方式简便易操作的显示面板和显示装置，是本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此，本发明提供了一种显示面板和显示装置，以解决现有技术中对显示面板中信号线的线宽监控不够精准，容易造成显示画面的品质下降，且监控过程复杂，难度较高的问题。
本发明公开了一种显示面板，包括：显示区和非显示区；显示面板包括衬底，在衬底上：显示区包括多个第一子像素，第一子像素包括电连接的第一像素电路和发光元件；第一像素电路至少包括第一类双栅晶体管，第一类双栅晶体管的第一栅极连接第一控制线，第一类双栅晶体管的第二栅极连接第二控制线；在显示区，第一控制线和第二控制线异层设置，第二控制线所在膜层位于第一控制线所在膜层的背离衬底的一侧；至少部分第一类双栅晶体管对应的第一控制线在衬底上的正投影与第二控制线在衬底上的正投影至少部分交叠；显示面板还包括第二检测线，第二检测线与第二控制线同宽度。
基于同一发明构思，本发明还公开了一种显示装置，该显示装置包括上述显示面板。
与现有技术相比，本发明提供的显示面板和显示装置，至少实现了如下的有益效果：
本发明提供的显示面板的显示区可以包括多个第一子像素，第一子像素可以理解为显示面板中用于显示的子像素，第一子像素中的第一像素电路至少包括第一类双栅晶体管，双栅晶体管相比于单栅晶体管而言，可以有效提高第一类双栅晶体管的载流子迁移率，有利于进一步提高显示面板的分辨率。本发明中的第一像素电路包括第一类双栅晶体管，利用双栅晶体管具有更高迁移率的特性，可以提高其驱动能力，使得该第一像素电路更加适用于大尺寸、高分辨率的显示面板。本发明中的第一类双栅晶体管的第一栅极连接第一控制线，第一类双栅晶体管的第二栅极连接第二控制线，即同一个第一类双栅晶体管的两个栅极分别由两条控制线给入控制信号，实现第一类双栅晶体管的导通或者截止。本发明的显示面板还包括第二检测线，第二检测线与第二控制线同宽度，可以使得第二检测线与第二控制线具有相同宽度，通过监控第二检测线的线宽来得到第二控制线的线宽，由于第二检测线所在位置避开了与第一控制线交叠的区域，即第二检测线下方不存在与第二检测线交叠的其他干扰走线，因此可以通过机台自动分辨出拍摄的衬底上包括第二检测线的照片中第二检测线的线宽图形的边界，进而精准的得到第二检测线的线宽，同步得到第二控制线的线宽。本发明提供的显示面板通过第二检测线的设置，可以对显示面板中的信号走线宽度实时监控，不仅监控方式简便易操作，而且还可以提高监测准确度，有利于保证制作完成的显示面板的显示品质。
当然，实施本发明的任一产品不必特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1是本发明实施例提供的显示面板的平面结构示意图；
图2是图1中第一子像素中第一像素电路和发光元件的电连接结构示意图；
图3是图1中Q1区域在衬底上的局部平面结构示意图；
图4是图3中A-A’向的剖面结构示意图；
图5是图1中第一子像素中第一像素电路和发光元件的另一种电连接结构示意图；
图6是图1中第一子像素中第一像素电路和发光元件的另一种电连接结构示意图；
图7是图1中第一子像素中第一像素电路和发光元件的另一种电连接结构示意图；
图8是图1中第一子像素中第一像素电路和发光元件的另一种电连接结构示意图；
图9是图1中第一子像素中第一像素电路和发光元件的另一种电连接结构示意图；
图10是图9的具体电路连接结构示意图；
图11是图10中的电路连接结构在衬底上制作的版图结构；
图12是图1中Q1区域在衬底上的另一种局部版图结构示意图；
图13是本发明实施例提供的显示面板的另一种平面结构示意图；
图14是图13中Q2区域在衬底上的局部版图结构示意图；
图15是图10中的电路连接结构在衬底上制作的另一种版图结构；
图16是本发明实施例提供的显示面板的另一种平面结构示意图；
图17是图16中Q3区域在衬底上的局部版图结构示意图；
图18是图10中的电路连接结构在衬底上制作的另一种版图结构；
图19是本发明实施例提供的显示面板的另一种平面结构示意图；
图20是图19中Q4区域在衬底上的局部版图结构示意图；
图21是图10中的电路连接结构在衬底上制作的另一种版图结构；
图22是本发明实施例提供的显示面板的另一种平面结构示意图；
图23是图22中Q5区域在衬底上的局部版图结构示意图；
图24是图10中的电路连接结构在衬底上制作的另一种版图结构；
图25是本发明实施例提供的显示面板的另一种平面结构示意图；
图26是图25中第一子像素在衬底上的局部版图结构示意图；
图27是图25中第一子像素在衬底上的另一种局部版图结构示意图；
图28是图25中第一子像素在衬底上的另一种局部版图结构示意图；
图29是图25中第一子像素在衬底上的另一种局部版图结构示意图；
图30是图25中第一子像素在衬底上的另一种局部版图结构示意图；
图31是图25中第一子像素在衬底上的另一种局部版图结构示意图；
图32是图25中第一子像素在衬底上的另一种局部版图结构示意图；
图33是本发明实施例提供的显示面板的另一种平面结构示意图；
图34是图33中局部结构制作于衬底上的版图结构示意图；
图35是本发明实施例提供的显示面板的另一种平面结构示意图；
图36是本发明实施例提供的显示面板的另一种平面结构示意图；
图37是本发明实施例提供的显示面板的另一种平面结构示意图；
图38是本发明实施例提供的显示面板的另一种平面结构示意图；
图39是本发明实施例提供的显示装置的平面结构示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
请结合参考图1-图4，图1是本发明实施例提供的显示面板的平面结构示意图，图2是图1中第一子像素中第一像素电路和发光元件的电连接结构示意图，图3是图1中Q1区域在衬底上的局部平面结构示意图，图4是图3中A-A’向的剖面结构示意图(可以理解的是，为了清楚示意本实施例的结构，图1和图3进行了透明度填充)，本实施例提供的显示面板000，包括：显示区AA和非显示区NA；
显示面板000包括衬底00(图中未填充)，在衬底00上：
显示区AA包括多个第一子像素P，第一子像素P包括电连接的第一像素电路10和发光元件20；第一像素电路10至少包括第一类双栅晶体管T1，第一类双栅晶体管T1的第一栅极T1G1连接第一控制线L1，第一类双栅晶体管T1的第二栅极T1G2连接第二控制线L2；在显示区AA，第一控制线L1和第二控制线L2异层设置，第二控制线L2所在膜层位于第一控制线L1所在膜层的背离衬底00的一侧；至少部分第一类双栅晶体管T1对应的第一控制线L1在衬底00上的正投影与第二控制线L2在衬底00上的正投影至少部分交叠；
显示面板000还包括第二检测线J2，第二检测线J2与第二控制线L2同宽度。
具体而言，本实施例提供的显示面板000可以为有机发光二极管(Organic LightEmitting Diode，OLED)显示面板，显示面板000的显示区AA可以包括多个第一子像素P，第一子像素P可以理解为显示面板000中用于显示的子像素；可选的，多个第一子像素P可以包括多种不同颜色(图1中以不同填充图案表示)，如至少可以包括红色子像素、绿色子像素、蓝色子像素，还可以包括白色子像素等；多个第一子像素P在显示面板000上可以呈阵列排布，或者还可以为其他排布方式，本实施例的图1仅以多个第一子像素P阵列排布为例进行示例说明，可以理解的是，本实施例的图1中以一个第一子像素P向显示面板000出光面的正投影形状为条状为例进行示例，具体实施时，第一子像素P的形状包括但不局限于此形状，可以根据实际需求进行设计。
如图2所示，本实施例的第一子像素P包括电连接的第一像素电路10和发光元件20，第一像素电路10和发光元件20均制作于衬底00上，即本实施例中的衬底00可以作为显示面板000的承载基底使用。本实施例中的发光元件20可以为有机发光二极管(OrganicLight-Emitting Diode，OLED)，但不局限于有机发光二极管，还可以为微型发光二极管，如Mini LED和Micro LED等。本实施例中的第一像素电路10用于在显示面板000上驱动信号线(如第一控制线L1、第二控制线L2等扫描线、数据线、电压信号线等，图中未示意)的信号作用下将发光驱动电流传输至发光元件20，为发光元件20提供驱动电流，使其发光。
本实施例的第一像素电路10至少包括第一类双栅晶体管T1，如图4所示，双栅晶体管相比于单栅晶体管而言，第一类双栅晶体管T1的第一栅极T1G1和第二栅极T1G2电势产生的感应电荷不再局限于第一类双栅晶体管T1的有源部的底界面区域或顶界面区域，如图4所示，第一类双栅晶体管T1的有源部可以理解为位于第一栅极T1G1和第二栅极T1G2之间的有源部T1P，有源部T1P的材料可以为半导体或者金属氧化物等，本实施例不作限定，而是第一类双栅晶体管T1的第一栅极T1G1和第二栅极T1G2电势产生的感应电荷可以延伸至有源部在其厚度方向上的整个区域(由于第一栅极T1G1和第二栅极T1G2在有源部的上下表面均存在交叠)，可以使得第一类双栅晶体管T1中载离子浓度增加，从而有效提高了第一类双栅晶体管T1的载流子迁移率，有利于进一步提高显示面板的分辨率。本实施例中的第一像素电路10包括第一类双栅晶体管T1，利用双栅晶体管具有更高迁移率的特性，可以提高其驱动能力，因此第一像素电路10中采用第一类双栅晶体管T1，可以使得该第一像素电路10更加适用于大尺寸、高分辨率的显示面板。
可选的，如图3和图4所示，本实施例中的第一控制线L1所在膜层与第二控制线L2所在膜层之间包括有源层01，第一类双栅晶体管T1的有源部T1P位于有源层01；至少部分第一控制线L1在衬底00上的正投影与第一类双栅晶体管T1的有源部T1P在衬底00上的正投影交叠，至少部分第二控制线L2在衬底00上的正投影与第一类双栅晶体管T1的有源部T1P在衬底00上的正投影交叠。本实施例解释说明了在显示面板000的制程过程中，在第一控制线L1所在膜层与第二控制线L2所在膜层之间还设置有源层01，有源层01与第一控制线L1所在膜层、第二控制线L2所在膜层均绝缘设置。通过图形化有源层01，可以使得第一类双栅晶体管T1的有源部T1P位于有源层01，且至少部分第一控制线L1在衬底00上的正投影与第一类双栅晶体管T1的有源部T1P在衬底00上的正投影交叠，至少部分第二控制线L2在衬底00上的正投影与第一类双栅晶体管T1的有源部T1P在衬底00上的正投影交叠，即部分区域的第一控制线L1和第二控制线L2之间设置有有源部T1P，形成第一类双栅晶体管T1包括底栅的第一栅极T1G1和顶栅的第二栅极T1G2的双栅结构。
可以理解的是，本实施例的图2中仅以框图表示第一像素电路10中除第一类双栅晶体管T1以外的结构，对于第一像素电路10中的其他具体结构本实施例不作限定，具体实施时，第一像素电路10包括但不局限于本实施例的结构，第一像素电路10还可以包括其他能够实现发光元件20发光的结构，如复位模块、驱动模块、数据信号写入模块、发光模块等，本实施例在此不作赘述，具体可参考相关技术中像素电路的结构进行理解。
可以理解的是，用于为发光元件20提供驱动电流驱动其发光的第一像素电路10可以包括多个晶体管，本实施例中的第一类双栅晶体管T1可以为第一像素电路10包括的多个晶体管中的其中一个或者两个或者更多个，本实施例对于第一类双栅晶体管T1具体为第一像素电路10中的哪个模块中的晶体管不作具体限定，仅需满足第一像素电路10至少包括该第一类双栅晶体管T1即可，如可以是第一像素电路10中的复位模块包括该第一类双栅晶体管T1，或者是第一像素电路10中的驱动模块包括该第一类双栅晶体管T1，或者是第一像素电路10中的阈值补偿模块包括该第一类双栅晶体管T1，本实施例不作限定。
本实施例中的第一类双栅晶体管T1的第一栅极T1G1连接第一控制线L1，第一类双栅晶体管T1的第二栅极T1G2连接第二控制线L2，可选的，第一栅极T1G1与第一控制线L1可以同层设置相互连接，第二栅极T1G2与第二控制线L2可以同层设置相互连接，即同一个第一类双栅晶体管T1的两个栅极分别由两条控制线给入控制信号，可以通过第一控制线L1给入第一栅极T1G1第一控制信号、第二控制线L2给入第二栅极T1G2第二控制信号，实现第一类双栅晶体管T1的导通或者截止。第一控制线L1和第二控制线L2可以为显示面板000中的多条信号线中的两条，第一控制线L1和第二控制线L2在显示区AA异层设置，其中第二控制线L2所在膜层位于第一控制线L1所在膜层的背离衬底00的一侧，即第一控制线L1所在膜层比第二控制线L2所在膜层更靠近衬底00，第一控制线L1和第二控制线L2中，第一控制线L1可以理解为下层的信号线，第二控制线L2可以理解为上层的信号线，显示面板000的制程过程中，第一控制线L1先制作，第二控制线L2后制作。本实施例设置至少部分第一类双栅晶体管T1对应的第一控制线L1在衬底00上的正投影与第二控制线L2在衬底00上的正投影至少部分交叠，从而可以减少第一控制线L1和第二控制线L2在显示区AA占用的空间，避免全部的第一控制线L1在衬底00上的正投影与第二控制线L2在衬底00上的正投影完全不交叠设置时，占用显示区AA的空间过多而影响显示面板000的透过率。
本实施例在显示面板000的制程过程中，在衬底00上制作完第一控制线L1后需要对第一控制线L1的线宽进行监控，以保证第一控制线L1的信号传输效果，不仅可以避免线宽过小造成断线，还可以避免线宽过大造成第一控制线L1的负载过大影响信号传输，监控线宽时，第一控制线L1与衬底00之间没有其他信号线与其交叠，则可以直接通过机台自动分辨出拍摄的衬底00上包括第一控制线L1的照片中第一控制线L1的线宽图形的边界，实现对第一控制线L1的线宽监控。而在制作完第二控制线L2后，由于第一控制线L1在衬底00上的正投影与第二控制线L2在衬底00上的正投影至少部分交叠，即机台拍摄的衬底00上包括第一控制线L1和第二控制线L2的照片中，分辨线宽图形的边界时，第二控制线L2的线宽图形的边界容易被第一控制线L1的线宽图形的边界干扰，因此难以准确辨认第二控制线L2的线宽图形的边界，导致第二控制线L2的线宽难以准确测算到。
需要说明的是，本实施例中第一控制线L1的整体长度延伸方向定义为第一长度方向，则第一控制线L1的线宽可以理解为在垂直于其第一长度方向上的第一控制线L1的宽度。第二控制线L2的整体长度延伸方向定义为第二长度方向，则第二控制线L2的线宽可以理解为在垂直于其第二长度方向上的第二控制线L2的宽度，可选的第一控制线L1的第一长度方向和第二控制线L2的第二长度方向为相同方向，即本实施例中的第一控制线L1和第二控制线L2的整体延伸方向基本相同，沿同一个方向延伸。
本实施例为了解决上述问题，设置显示面板000还包括第二检测线J2，第二检测线J2与第二控制线L2同宽度，可以使得设置的第二检测线J2与第二控制线L2两者具有相同宽度。本实施例对于第二检测线J2在显示面板000中的设置位置不作具体限定，可选的，第二检测线J2可以位于显示区AA，也可以位于非显示区NA，位于显示区AA中时，可以设置于显示区AA的任意空余的空间，也可以复用显示区AA中的一些浮置信号线来作为监控线宽的检测线，仅需满足第二检测线J2与第二控制线L2同宽度即可。可以理解的是，本实施例的图1中仅是以第二检测线J2位于非显示区NA为例进行示例说明，具体实施时，第二检测线J2可以位于显示面板000中的其他位置。本实施例通过在显示面板000中设置与第二控制线L2同宽度的第二检测线J2，可以通过监控第二检测线J2的线宽来得到第二控制线L2的线宽，由于第二检测线J2所在位置避开了与第一控制线L1交叠的区域，即第二检测线J2下方不存在与第二检测线J2交叠的其他干扰走线，因此可以通过机台自动分辨出拍摄的衬底00上包括第二检测线J2的照片中第二检测线J2的线宽图形的边界，进而精准的得到第二检测线J2的线宽，同步得到第二控制线L2的线宽。本实施例提供的显示面板000通过第二检测线J2的设置，可以对显示面板000中的信号走线宽度实时监控，不仅监控方式简便易操作，而且还可以提高监测准确度，有利于保证制作完成的显示面板000的显示品质。
可以理解的是，本实施例仅是示例性画出第一像素电路10中包括的连接结构，具体实施时，第一像素电路10的结构包括但不局限于此，第一像素电路10还可以包括其他电连接的用于实现发光元件20发光的模块结构(图2中仅以框图表示)，以实现显示面板的显示效果，具体可参考相关技术中像素电路的电路结构进行理解，本实施例在此不作赘述。可以理解的是，本实施例中的附图仅是以第一类双栅晶体管T1为N型双栅晶体管为例进行示例说明，具体实施时，第一类双栅晶体管T1也可以为P型双栅晶体管，本实施例不作限定。
需要说明的是，本实施例的显示面板000的结构包括但不局限于上述结构，具体实施时，显示面板000中还可以包括其他能够实现显示功能的结构，本实施例在此不作赘述，具体可参考相关技术中有机发光二极管显示面板的结构进行理解。
可选的，请继续结合参考图1-图4，本实施例中第二检测线J2与第二控制线L2可以同层设置(图3中以填充图案相同表示同膜层结构)，即设置的第二检测线J2和显示区AA的第二控制线L2不仅可以具有相同线宽，还可以使得第二检测线J2与所需监控线宽的第二控制线L2采用同膜层制作，从而可以避免在显示面板中另设第二检测线J2的制作膜层，有利于减小面板整体厚度的同时，还可以在显示面板000的制程过程中使得第二检测线J2与第二控制线L2同膜层同工艺同步骤制作，有利于提高制程效率。
可选的，如图1和图5所示，图5是图1中第一子像素中第一像素电路和发光元件的另一种电连接结构示意图，本实施例中的第一像素电路10还可以包括复位模块101、驱动晶体管DT和数据写入模块102，驱动晶体管DT的控制端可以与复位模块101电连接，驱动晶体管DT的第一极可以与数据写入模块102电连接，驱动晶体管DT的第二极可以与发光元件20的阳极电连接，驱动晶体管DT用于响应其控制端的电压而产生驱动电流，以驱动发光元件20发光，数据写入模块102用于将数据电压信号写入驱动晶体管的控制端，复位模块101用于在发光元件20发光前将驱动晶体管DT的控制端初始化。如图5所示的第一像素电路10中，复位模块101中可以包括第一类双栅晶体管T1，由于双栅晶体管的漏电流远小于单栅晶体管的漏电流，因此复位模块101中采用第一类双栅晶体管T1，在复位阶段结束，复位模块101中的第一类双栅晶体管T1截止后，驱动晶体管DT的控制端的电位能够保持稳定，避免出现因驱动晶体管DT的控制端电位下降而影响发光元件20的发光亮度，从而有利于改善低灰阶色偏现象。
可选的，本实施例的图5中仅是以驱动晶体管DT为P型低温多晶硅晶体管为例进行示例说明，具体实施时，驱动晶体管DT包括但不局限于P型低温多晶硅晶体管，还可以为其他类型的晶体管。驱动晶体管DT为P型低温多晶硅晶体管，从而可以利用低温多晶硅晶体管高迁移率和高驱动速度的特性，使得数据写入模块102写入数据电压信号时，驱动晶体管DT的响应速度较快，数据电压信号可以被迅速写入，避免因驱动晶体管DT打开时间较长而造成充电不足的现象。可选的，如图5所示，本实施例中的复位模块101中的第一类双栅晶体管T1可以为N型氧化物晶体管，如N型的IGZO(indium gallium zinc oxide，铟镓锌氧化物)晶体管，在第一控制线L1为第一栅极T1G1和第二控制线L2为第二栅极T1G2均输入高电平控制信号时导通，由于IGZO单栅晶体管比低温多晶硅晶体管的漏电流小，可以在复位模块101与驱动晶体管DT的控制端电连接时，防止低频驱动时驱动晶体管DT控制端的电荷漏走，有效解决低频驱动时的漏电流问题，从而使本实施例的第一像素电路10的设计还适于实现低频驱动，有利于降低显示面板的功耗。虽然IGZO单栅晶体管漏电流小的特性能够有效解决低频驱动时的漏电流问题，但是IGZO单栅晶体管迁移率较低，而有机发光二极管作为电流驱动的器件是需要较大的迁移率，因此本实施例将复位模块101的N型的IGZO单栅晶体管设计为N型的IGZO双栅晶体管，可以利用双栅晶体管的高迁移率提高其自身的驱动能力，从而既可以解决低频驱动时的漏电流问题，还可以利用双栅晶体管的迁移率高的特性满足电流型驱动器件的高迁移率的要求。
可选的，本实施例中的其他模块中如数据写入模块102中若包括晶体管，则该模块的晶体管仍然可以设计为低温多晶硅晶体管，从而可以通过采用低温多晶硅晶体管使得像素电路保持较强的驱动能力，仅需满足将第一像素电路10中容易漏电的部分(如与驱动晶体管DT的控制端连接的部分)采用IGZO的双栅晶体管即可。本实施例的第一像素电路10结合了低温多晶硅和氧化铟镓锌两种薄膜晶体管，可以使采用该第一像素电路10的显示面板000同时具有较强的驱动能力和低功率消耗的特点，同时适用于高频显示和低频显示。
需要说明的是，本实施例仅是举例说明第一像素电路10中的复位模块101中可以包括本实施例的第一类双栅晶体管T1，该第一类双栅晶体管T1的两个栅极分别连接的控制线中，上层的第二控制线L2的线宽可以采用上述实施例中的第二检测线J2来监控。具体实施时，第一像素电路10的其他模块中也可以采用双栅晶体管，本实施例在此不作限定。
可以理解的是，本实施例中结构之间的电连接可以理解为二者之间能够实现电性连接的多种方式，如两个结构之间不包括其他结构时，则直接连接即可实现电连接；若两个结构之间包括其他结构，此时通过在两个结构时间设置其他导电结构也可以实现电连接，本实施例对于电连接的具体设置结构不作限定，具体实施时，可根据像素电路的实际设计结构进行理解。例如本实施例中驱动晶体管的第二极与发光元件20的阳极电连接，也可理解为如第一像素电路10中还可以包括与发光元件20的阳极连接的发光控制晶体管等，此时在该发光控制晶体管导通的情况下，驱动晶体管的第二极与发光元件20的阳极之间也可以实现电连接。
在一些可选实施例中，请结合参考图1和图6，图6是图1中第一子像素中第一像素电路和发光元件的另一种电连接结构示意图，本实施例中，第一像素电路10包括电连接的驱动晶体管DT、数据写入模块102、补偿模块103、第一发光控制模块104、第二发光控制模块105、第一复位模块101(即图5中与驱动晶体管DT的控制端连接的复位模块)和第二复位模块106；
第一发光控制模块104的第一端连接第一电源信号Vpvdd，第一发光控制模块104的第二端连接驱动晶体管DT的第一极；
数据写入模块102的第一端连接数据电压信号Vdata，数据写入模块102的第二端连接驱动晶体管DT的第一极；
补偿模块103的第一端连接驱动晶体管DT的栅极(即驱动晶体管DT的控制端)，补偿模块103的第二端连接驱动晶体管DT的第二极；
第一复位模块101的第一端连接第一复位信号Vref1，第一复位模块101的第二端连接驱动晶体管DT的栅极；
第二复位模块106的第一端连接第二复位信号Vref2，第二复位模块106的第二端连接发光元件20的阳极；
第二发光控制模块105的第一端连接驱动晶体管DT的第二极，第二发光控制模块105的第二端连接发光元件20的阳极，发光元件20的阴极连接第二电源信号Vpvee
本实施例解释说明了第一像素电路10包括驱动晶体管DT、数据写入模块102和第一复位模块101，还包括电连接的补偿模块103、第一发光控制模块104、第二发光控制模块105和第二复位模块106；其中第一发光控制模块104串联于第一电源信号Vpvdd和驱动晶体管DT的第一极之间，第二发光控制模块105串联于发光元件20的阳极和驱动晶体管DT的第二极之间，第一发光控制模块104和第二发光控制模块105用于在发光元件20的发光阶段为发光元件20提供发光控制信号。可选的，本实施例的第一发光控制模块104和第二发光控制模块105还可以分别包连接第一发光控制信号EM1和第二发光控制信号EM2，第一发光控制信号EM1和第二发光控制信号EM2用于分别控制发光控制模块的导通与否。具体的，第一发光控制模块104的第一端可接入第一电源信号Vpvdd，在第一发光控制信号EM1为有效信号控制第一发光控制模块104导通时，第一电源信号Vpvdd传输至驱动晶体管DT的第一极，进一步可选的，第一发光控制信号EM1可与显示面板000中的第一发光控制信号线(图中未示意)连接，第二发光控制信号EM2可与显示面板000中的第二发光控制信号线(图中未示意)连接。第二发光控制模块105的第一端连接驱动晶体管DT的第二极，第二发光控制模块105的第二端连接发光元件20的阳极，在第二发光控制信号EM2为有效信号控制第二发光控制模块105导通时，驱动晶体管DT产生的驱动电流可以驱动发光元件20发光。第二发光控制模块105的另一端与发光元件20的阳极连接，用于实现第一电源信号Vpvdd、第一发光控制模块104、驱动晶体管DT、第二发光控制模块105、发光元件20、第二电源信号Vpvee之间的通路。
本实施例中通过第一发光控制信号EM1和第二发光控制信号EM2的控制，使得第一发光控制模块104和第二发光控制模块105可以在发光元件20的发光阶段导通，为发光元件20提供电流通路，使得发光元件20发光，而在其他阶段(如复位阶段或数据写入阶段等)控制第一发光控制模块104和第二发光控制模块105关断，以避免发光元件20在非发光阶段误发光。可选的，如图6所示，第一发光控制信号EM1和第二发光控制信号EM2可以连接在一起由同一发光控制信号线提供两个发光控制模块的发光控制信号，即第一发光控制模块104和第二发光控制模块105可以接收相同的发光控制信号EM，用于使得第一发光控制模块104打开的第一发光控制信号EM1和用于使得第二发光控制模块105打开的第二发光控制信号EM2可以共用，有利于减少采用该第一像素电路10的显示面板000中信号线的数量，提升显示面板透过率或者增加显示面板的布线空间。
本实施例的补偿模块103的第一端连接驱动晶体管DT的栅极(第一节点N1)，补偿模块103的第二端连接驱动晶体管DT的第二极，补偿模块103用于补偿驱动晶体管DT的阈值电压，补偿模块103在导通状态时可以将驱动晶体管DT的栅极和第二极短接，通过驱动晶体管DT的阈值电压在驱动晶体管DT的栅极与第一极之间生成电压差，此时驱动晶体管DT开启，数据写入模块102向第二节点N2输入数据电压信号Vdata，该数据电压信号Vdata包含了所需补偿的阈值电压，并被传输至驱动晶体管DT的栅极，从而补偿了驱动晶体管DT的阈值电压偏差。
本实施例的第一复位模块101的第一端连接第一复位信号Vref1，第一复位模块101的第二端连接驱动晶体管DT的栅极，第一复位模块101用于对驱动晶体管DT的栅极进行复位。可选的，第一复位信号Vref1可以由显示面板000中的第一参考电压信号线提供，第一复位模块101在导通状态时可以将第一复位信号Vref1和驱动晶体管DT的栅极连接，可以利用其低电平的电位对驱动晶体管DT的栅极进行复位，从而可以便于驱动晶体管DT在完成复位工作后的导通。
本实施例的第二复位模块106的第一端连接第二复位信号Vref2，第二复位模块106的第二端连接发光元件20的阳极，用于在第二复位模块106导通时为发光元件20提供第二复位信号Vref2，可选的，第二复位信号Vref2可以由显示面板000中的第二参考电压信号线提供，第二复位信号Vref2可以利用其低电平的电位对发光元件20的阳极进行复位，使得发光元件20的阳极初始化，从而可以改善上一帧数据信号的残留，改善残影现象，提升显示面板的显示效果。
可以理解的是，本实施例的图6中第一复位模块101、数据写入模块102、第一发光控制模块104、第二发光控制模块105、补偿模块103、第二复位模块106均以框图示意，但并不表示其实际结构，具体实施时，第一复位模块101、数据写入模块102、第一发光控制模块104、第二发光控制模块105、补偿模块103、第二复位模块106本身的连接结构可以包括晶体管等电连接的结构，通过晶体管栅极的使能信号控制各个模块中晶体管的导通以实现模块与驱动晶体管DT的连通与否，本实施例对于各个模块的内部具体电连接结构不作限定，具体实施时，还可参考相关技术中像素电路的发光控制模块、补偿模块进行理解，本实施例在此不作赘述。
可选的，如图1、图7、图8和图9所示，图7是图1中第一子像素中第一像素电路和发光元件的另一种电连接结构示意图，图8是图1中第一子像素中第一像素电路和发光元件的另一种电连接结构示意图，图9是图1中第一子像素中第一像素电路和发光元件的另一种电连接结构示意图，本实施例中，如图7所示，第一复位模块101包括第一类双栅晶体管T1；或者，如图8所示，补偿模块103包括第一类双栅晶体管T1；或者，如图9所示，补偿模块103和第一复位模块101均包括第一类双栅晶体管T1，此时第一复位模块101的第一类双栅晶体管T1的两个栅极可以连接第一控制线L1和第二控制线L2，补偿模块103中的第一类双栅晶体管T1的两个栅极可以连接第三控制线L3和第四控制线L4，第三控制线L3和第四控制线L4的设置结构和监控线宽的方式可以与第一控制线L1和第二控制线L2相同，本实施例在此不作赘述。
本实施例解释说明了与驱动晶体管DT的栅极连接的第一复位模块101和/或补偿模块103中可以包括第一类双栅晶体管T1，由于双栅晶体管的漏电流远小于单栅晶体管的漏电流，因此第一复位模块101中采用第一类双栅晶体管T1，在复位阶段结束，第一复位模块101中的第一类双栅晶体管T1截止后，驱动晶体管DT的栅极的电位能够保持稳定，避免出现因驱动晶体管DT的栅极电位下降而影响发光元件20的发光亮度，从而有利于改善低灰阶色偏现象。在发光阶段，驱动晶体管DT的栅极漏电的路径有两条，一条漏电路径为通过第一复位模块101漏电，另一条漏电路径为通过补偿模块103漏电，由于第一复位模块101中采用第一类双栅晶体管T1，和/或补偿模块103中采用第一类双栅晶体管T1，其漏电流较小，因此，能够有效降低驱动晶体管DT的漏电情况，驱动晶体管DT栅极的电位能够保持稳定，从而驱动晶体管DT产生的驱动电流不会在较大范围内变化，进而可以改善发光元件20发光时的亮度色偏的问题。
可以理解的是，本实施例对于第一类双栅晶体管T1在第一像素电路10中的设置位置不作限定，图7-图9仅是以第一复位模块101包括第一类双栅晶体管T1，和/或补偿模块103包括第一类双栅晶体管T1，具体实施时，第一像素电路10还可以包括与驱动晶体管DT的栅极连接的其他模块，该实施例中与驱动晶体管DT的栅极连接的其他模块中也可以包括第一类双栅晶体管T1，进而有利于改善显示面板的显示品质。
在一些可选实施例中，请结合参考图1、图9、图10和图11，图10是图9的具体电路连接结构示意图，图11是图10中的电路连接结构在衬底上制作的版图结构(可以理解的是，为了清楚示意本实施例的结构，图11进行了透明度填充)，本实施例中，第一发光控制模块104包括第一晶体管T01，第一晶体管T01的栅极连接第一发光控制信号EM1，第一晶体管T01的第一极连接第一电源信号Vpvdd，第一晶体管T01的第二极连接驱动晶体管DT的第一极；
数据写入模块102包括第二晶体管T02，第二晶体管T02的栅极连接第一扫描信号SP1，第二晶体管T02的第一极连接数据电压信号Vdata，第二晶体管T02的第二极连接驱动晶体管DT的第一极；
补偿模块103包括第三晶体管T03，第三晶体管T03为第一类双栅晶体管T1，第三晶体管T03的第一栅极T03G1连接第二扫描信号SN2，第三晶体管T03的第二栅极T03G2连接第二扫描信号SN2，第三晶体管T03的第一极连接驱动晶体管DT的栅极，第三晶体管T03的第二极连接驱动晶体管DT的第二极；其中，第三晶体管T03的第一栅极T03G1可以连接第三控制线L3给入第二扫描信号SN2，第三晶体管T03的第二栅极T03G2可以连接第四控制线L4给入第二扫描信号SN2；
第一复位模块101包括第四晶体管T04，第四晶体管T04为第一类双栅晶体管T1，第四晶体管T04的第一栅极T04G1连接第三扫描信号SN3，第四晶体管T04的第二栅极T04G2连接第三扫描信号SN3，第四晶体管T04的第一极连接第一复位信号Vref1，第四晶体管T04的第二极连接驱动晶体管DT的栅极；其中，第四晶体管T04的第一栅极T04G1可以连接第一控制线L1给入第三扫描信号SN3，第四晶体管T04的第二栅极T04G2可以连接第二控制线L2给入第三扫描信号SN3；
第二发光控制模块105包括第五晶体管T05，第五晶体管T05的栅极连接第二发光控制信号EM2，第五晶体管T05的第一极连接驱动晶体管DT的第二极，第五晶体管T05的第二极连接发光元件20的阳极；
第二复位模块106包括第六晶体管T06，第六晶体管T06的栅极连接第四扫描信号SP4，第六晶体管T06的第一极连接驱动晶体管DT的第二极，第六晶体管T06的第二极连接发光元件20的阳极。
本实施例解释说明了数据写入模块102包括第二晶体管T02，第二晶体管T02的栅极连接第一扫描信号SP1，第一扫描信号SP1可以连接显示面板中的第一扫描信号线，第二晶体管T02的第一极连接数据电压信号Vdata，第二晶体管T02的第二极连接驱动晶体管DT的第一极，第一扫描信号SP1控制第二晶体管T02的导通和截止，以使得数据电压信号Vdata写入。第二复位模块106包括第六晶体管T06，第六晶体管T06的栅极连接第四扫描信号SP4，第二晶体管T02的栅极和第六晶体管T06的栅极可以共同连接一条扫描信号线，即第四扫描信号SP4和第一扫描信号SP1可以连接显示面板中的同一条第一扫描信号线，第六晶体管T06的第一极连接驱动晶体管DT的第二极，第六晶体管T06的第二极连接发光元件20的阳极，第四扫描信号SP4控制第六晶体管T06的导通和截止，为发光元件20的阳极提供第二复位信号Vref2，初始化发光元件20的阳极。第一发光控制模块104包括第一晶体管T01，第一晶体管T01的栅极连接第一发光控制信号EM1，第一晶体管T01的第一极连接第一电源信号Vpvdd，第一晶体管T01的第二极连接驱动晶体管DT的第一极；第二发光控制模块105包括第五晶体管T05，第五晶体管T05的栅极连接第二发光控制信号EM2，第五晶体管T05的第一极连接驱动晶体管DT的第二极，第五晶体管T05的第二极连接发光元件20的阳极；第一晶体管T01的栅极和第五晶体管T05的栅极可以共同连接同一个发光控制信号EM，可选的，第一晶体管T01的栅极和第五晶体管T05的栅极可以连接于显示面板中的同一条发光控制信号线，即第一晶体管T01的栅极和第五晶体管T05的栅极共同响应该发光控制信号EM时，第一晶体管T01和第五晶体管T05处于导通状态，第一电源信号Vpvdd、驱动晶体管DT、发光元件20、第二电源信号Vpvee之间形成通路。补偿模块103包括第三晶体管T03，第三晶体管T03为第一类双栅晶体管T1，其漏电流较小，因此与其连接的驱动晶体管DT栅极的电位能够保持稳定。第三晶体管T03在第二扫描信号SN2的控制下导通或截止，第二扫描信号SN2可以由两条控制线输入，在第三晶体管T03导通时，可以将驱动晶体管DT的栅极和第二极短接，通过驱动晶体管DT的阈值电压在驱动晶体管DT的栅极与第一极之间生成电压差，此时驱动晶体管DT开启，第二晶体管T02导通并向第二节点N2输入数据电压信号Vdata，该数据电压信号Vdata包含了所需补偿的阈值电压，并被传输至驱动晶体管DT的栅极，从而补偿了驱动晶体管DT的阈值电压偏差。第三晶体管T03的第一栅极T03G1可以连接第三控制线L3给入第二扫描信号SN2，第三晶体管T03的第二栅极T03G2可以连接第四控制线L4给入第二扫描信号SN2，第三控制线L3和第四控制线L4的设置结构和监控线宽的方式可以与上述实施例中的第一控制线L1和第二控制线L2的方式相同。第一复位模块101包括第四晶体管T04，第四晶体管T04为第一类双栅晶体管T1，其漏电流较小，因此与其连接的驱动晶体管DT栅极的电位能够保持稳定。第四晶体管T04在第三扫描信号SN3的控制下导通或截止，第三扫描信号SN3可以由两条控制线输入，在第四晶体管T04导通时，可以对驱动晶体管DT的栅极进行复位。本实施例的第四晶体管T04的第一栅极T04G1可以连接第一控制线L1给入第三扫描信号SN3，第四晶体管T04的第二栅极T04G2可以连接第二控制线L2给入第三扫描信号SN3，具体可参考上述实施例中的第一控制线L1和第二控制线L2的设置结构和监控线宽的方式，本实施例在此不作赘述。
本实施例中设置补偿模块103包括第三晶体管T03，第三晶体管T03为第一类双栅晶体管T1，第一复位模块101包括第四晶体管T04，第四晶体管T04为第一类双栅晶体管T1，由于双栅晶体管的漏电流较小，能够改善驱动晶体管DT栅极电位不稳定的现象，避免发光元件20因发光不足而出现低灰阶色偏的现象，有利于提高显示效果。
以第一像素电路10的设计的版图如图11为例，提供第三扫描信号SN3的第一控制线L1和第二控制线L2在垂直于衬底00所在平面的方向上至少部分交叠，此时为了监控第二控制线L2的线宽，可以在显示面板000的显示区AA空余位置或者非显示区NA内设置第二检测线J2，第二检测线J2与第二控制线L2同层同宽度，即第二检测线J2与所需监控线宽的第二控制线L2采用同膜层同工艺同步骤制作，可以使得第二检测线J2与第二控制线L2同层且具有相同宽度，通过监控第二检测线J2的线宽来得到第二控制线L2的线宽，由于第二检测线J2所在位置避开了与第一控制线L1交叠的区域，即第二检测线J2下方不存在与第二检测线J2交叠的其他干扰走线，因此可以通过机台自动分辨出拍摄的衬底00上包括第二检测线J2的照片中第二检测线J2的线宽图形的边界，进而精准的得到第二检测线J2的线宽，第二检测线J2与第二控制线L2同层同宽度，则可以同步得到第二控制线L2的线宽。本实施例提供的显示面板000通过第二检测线J2的设置，可以对显示面板000中的信号走线宽度实时监控，不仅监控方式简便易操作，而且还可以提高监测准确度，有利于保证制作完成的显示面板000的显示品质。
可以理解的是，本实施例的图10和图11中以第一晶体管T01、第二晶体管T02、第五晶体管T05、第六晶体管T06、驱动晶体管DT为P型低温多晶硅晶体管为例，第三晶体管T03和第四晶体管T04为N型氧化物双栅晶体管为例进行示例说明。
可选的，本实施例中的第一像素电路10还包括存储电容Cst，存储电容Cst的第一极连接驱动晶体管DT的栅极(第一节点N1)，存储电容Cst的第二极连接第一电源信号Vpvdd。本实施例的存储电容Cst的第一极通过第一节点N1与驱动晶体管DT的栅极相连，存储电容Cst的第二极与第一电源信号Vpvdd连接，用于在数据电压信号Vdata传输至第一节点N1后存储该数据电压信号Vdata，有利于保持整个电路的稳定性。
在一些可选实施例中，请继续结合参考图1、图9-图11，本实施例中第一像素电路10还包括多个薄膜晶体管，如图10和图11中示意的第一晶体管T01、第二晶体管T02、第五晶体管T05、第六晶体管T06、驱动晶体管DT，薄膜晶体管为P型低温多晶硅晶体管，如图10和图11中示意的第三晶体管T03和第四晶体管T04为第一类双栅晶体管T1，且第一类双栅晶体管T1为N型氧化物晶体管；
显示面板000至少还包括位于衬底00一侧依次叠置的第一金属层M1、第二金属层M2、第三金属层M3、第四金属层M4；可选的，相邻金属层之间可以设置有绝缘层(图11中未示意)；
薄膜晶体管(如图10和图11中示意的第一晶体管T01、第二晶体管T02、第五晶体管T05、第六晶体管T06、驱动晶体管DT)的栅极位于第一金属层M1，可选的，第一金属层M1的制作材料可以为金属钼(Mo)材料，第一控制线L1和第一类双栅晶体管T1的第一栅极T1G1位于第二金属层M2，第三控制线L3也可以位于第二金属层M2，可选的，第二金属层M2的制作材料可以与第一金属层M1的制作材料相同，均为金属钼(Mo)材料，第二控制线L2和第一类双栅晶体管T1的第二栅极T1G2位于第三金属层M3，第二检测线J2可以位于第三金属层M3，第四控制线L4也可以位于第三金属层M3，可选的，第三金属层M3的制作材料可以为金属钛(Ti)和金属钼(Mo)的合成材料，由于第一类双栅晶体管T1为N型氧化物晶体管时，氧化物晶体管对氢离子敏感，氢离子会影响电学性能，所以在第三金属层M3中加入金属钛，金属钛更致密，有利于阻挡氢离子，起到屏蔽氢离子的作用，薄膜晶体管(如图10和图11中示意的第一晶体管T01、第二晶体管T02、第五晶体管T05、第六晶体管T06、驱动晶体管DT)的源极和漏极、第一类双栅晶体管T1(如图10和图11中示意的第三晶体管T03和第四晶体管T04)的源极和漏极位于第四金属层M4，可选的，第四金属层M4的制作材料可以为金属钛(Ti)、金属铝(Al)和金属钛(Ti)的复合材料。
本实施例中的薄膜晶体管的有源层TM1可以位于第一金属层M1靠近衬底00的一侧，薄膜晶体管的有源层TM1可以为多晶硅材料，如poly材料，第一类双栅晶体管T1的有源层可以位于第二金属层M2和第三金属层M3之间，第一类双栅晶体管T1的有源层TM2可以为金属氧化物材料，如IGZO材料。本实施例的第一金属层M1还可以用于制作第一扫描信号线、发光控制信号线、第二参考电压信号线，第二晶体管T02的栅极和第六晶体管T06的栅极可以共同连接一条扫描信号线，即第一扫描信号线用于提供第四扫描信号SP4和第一扫描信号SP1。第一晶体管T01的栅极和第五晶体管T05的栅极可以共同连接一条发光控制信号线，即发光控制信号线用于提供第一发光控制信号EM1和第二发光控制信号EM2。本实施例的第二金属层M2还可以用于制作第一参考电压信号线，存储电容Cst的一个极板，即第一参考电压信号线用于提供第一复位信号Vref1。本实施例的第四金属层M4还可以用于制作第二参考电压信号线，第二参考电压信号线用于提供第二复位信号Vref2。本实施例的衬底00上的第四金属层M4背离衬底00的一侧还可以包括第五金属层M5(图中未填充)，第五金属层M5用于制作显示面板000上的数据线(提供数据电压信号Vdata)、第一电源信号线(提供第一电源信号Vpvdd)、第二电源信号线(提供第二电源信号Vpvee)、存储电容Cst的另一个极板。
需要说明的是，本实施例对于图9中第一像素电路10的工作过程和工作原理不作赘述，具体可参考相关技术中像素电路的工作原理进行理解，本实施例的技术点在于第二检测线J2设置为与第二控制线L2同层同宽度，均设置于第三金属层M3，使得第一控制线L1和第二控制线L2即使至少部分交叠，也可以通过第二检测线J2来监控第二控制线L2的线宽，可以提高监测准确度，有利于保证制作完成的显示面板000的显示品质。
在一些可选实施例中，请结合参考图1、图10、图11和图12，图12是图1中Q1区域在衬底上的另一种局部版图结构示意图(可以理解的是，为了清楚示意本实施例的结构，图12进行了透明度填充)，本实施例中的第一像素电路10在衬底00上的版图设计以图11为例，第二检测线J2位于非显示区NA。
本实施例解释说明了显示面板000的显示区AA包括多个第一像素电路10，第一像素电路10制作于衬底00上的版图结构可以如图11所示，则第二检测线J2可以设置于非显示区NA范围内，仅需满足第二检测线J2与第二控制线L2同层同宽度即可，将第二检测线J2设置于非显示区NA，可以避免第二检测线L2占用第一子像素P的正常显示空间，进而可以提升整个显示区AA的透过率。可选的，如图12所示，本实施例中的第二检测线J2与第二控制线L2可以均位于第三金属层M3，第二检测线J2与第二控制线L2制作时可以同步制作，即图形化第三金属层M3时，可以将位于显示区AA内的定义为第二控制线L2，位于非显示区NA的定义为第二检测线J2，从而实现通过非显示区NA内的第二检测线J2来监控显示区AA内的第二控制线L2的线宽的目的。
在一些可选实施例中，请结合参考图10、图11、图13和图14，图13是本发明实施例提供的显示面板的另一种平面结构示意图，图14是图13中Q2区域在衬底上的局部版图结构示意图(可以理解的是，为了清楚示意本实施例的结构，图13和图14进行了透明度填充)，本实施例中，显示面板000的非显示区NA包括至少一个第一虚拟子像素PD1，第一虚拟子像素PD1包括第二像素电路10P1；第二像素电路10P1至少包括第二类晶体管T2，第二检测线J2与第二类晶体管T2的栅极同层设置。
本实施例解释说明了显示面板000中还可以包括至少一个第一虚拟子像素PD1，可选的，第一虚拟子像素PD1可以设置于非显示区NA内，且第一虚拟子像素PD1可以设置于非显示区NA的靠近显示区AA的周边。本实施例中的第一虚拟子像素PD1可以与显示区AA的第一子像素P同工艺制作。第一虚拟子像素PD1包括第二像素电路10P1，第二像素电路10P1至少包括第二类晶体管T2，第二类晶体管T2可以与第一像素电路10中的任一晶体管具有相同结构且采用同工艺制作，有利于提高制程效率。本实施例中的第一虚拟子像素PD1不发光，不作显示使用，第一虚拟子像素PD1可用以预防静电放电(electrostatic discharge，ESD)对显示区AA内的第一子像素P所造成的损害。可选的，第一虚拟子像素PD1内的虚拟发光元件的阴极可以电连接正电源信号线，虚拟发光元件的阳极可以连接第一子像素P中的发光元件20的阴极，使虚拟发光元件成为反向连接的发光二极管，具体可以为正常显示的第一子像素P中的发光元件20的阳极连接驱动晶体管，并通过驱动晶体管连接第一电源信号Vpvdd，发光元件20的连接第二电源信号Vpvee，能够正常发光显示；而第一虚拟子像素PD1内虚拟发光元件的阳极连接正常显示的第一子像素P中的发光元件20的阴极，相当于连接了第二电源信号Vpvee，第一虚拟子像素PD1内虚拟发光元件的阴极连接第一电源信号Vpvdd，如此第一虚拟子像素PD1内虚拟发光元件就成为了反向连接的发光二极管。由于发光二极管具有正向导通、反向截止的特性，第一虚拟子像素PD1内虚拟发光元件经反向连接后无法正常发光，形成静电防护器，起到静电防护功能，能够减小显示面板所受到的静电损伤。可以理解的是，本实施例对于第一虚拟子像素PD1的防静电的工作原理仅是举例说明，具体实施时，包括但不局限于上述防静电结构，具体可参考相关技术中虚拟像素用于静电防护的技术方案进行理解，本实施例在此不作具体限定。
本实施例设置第一虚拟子像素PD1中的第二像素电路10P1至少包括第二类晶体管T2，而监控第二控制线L2的第二检测线J2与第二类晶体管T2的栅极同层设置，可以利用显示面板000中本身所具有的第一虚拟子像素PD1的结构，使得第二检测线J2复用显示面板000中本身所具有的第一虚拟子像素PD1的结构，与第二类晶体管T2的栅极同层设置，即在制作非显示区NA的第一虚拟子像素PD1的第二类晶体管T2的栅极时共同制作第二检测线J2，无需在显示面板000的非显示区NA另设走线用作监控线宽使用，有利于节约非显示区NA的空间。
可选的，本实施例中的第一虚拟子像素PD1中第二类晶体管T2为双栅晶体管，即第二类晶体管T2与第一类双栅晶体管T1的类型可以相同，第二类晶体管T2的第一栅极T2G1与第一类双栅晶体管T1的第一栅极T1G1同层同工艺制作，第二类晶体管T2的第二栅极T2G2与第一类双栅晶体管T1的第二栅极T1G2同层同工艺制作，第二类晶体管T2的源漏极与第一类双栅晶体管T1的源漏极同层同工艺制作；
第二类晶体管T2的第二栅极T2G2与第二检测线J2同层设置。
本实施例解释说明了设置于非显示区NA的用于静电防护的第一虚拟子像素PD1的至少部分结构可以与第一子像素P的结构相同，即第一像素电路10的结构与第二像素电路10P1的结构可以基本相同，即第二像素电路10P1也可以包括图10所示的电路连接结构，如图15所示，图15是图10中的电路连接结构在衬底上制作的另一种版图结构(可以理解的是，为了清楚示意本实施例的结构，图15进行了透明度填充)，第一虚拟子像素PD1中第二类晶体管T2也可以为双栅晶体管，且可以与显示区AA的第一类双栅晶体管T1同结构同工艺制作。当第二类晶体管T2与第一类双栅晶体管T1的类型相同时，非显示区NA的第二检测线J2可以与非显示区NA的第二类晶体管T2中的第二栅极T2G2同层同工艺制作，而第二类晶体管T2与第一类双栅晶体管T1的类型相同，第二类晶体管T2的第一栅极T2G1与第一类双栅晶体管T1的第一栅极T1G1同层同工艺制作，第二类晶体管T2的第二栅极T2G2与第一类双栅晶体管T1的第二栅极T1G2同层同工艺制作，第二类晶体管T2的源漏极与第一类双栅晶体管T1的源漏极同层同工艺制作，则第二检测线J2可以与第一类双栅晶体管T1的第二栅极T1G2同层同工艺制作，实现第一类双栅晶体管T1的第二栅极T1G2与第二控制线L2同层连接，则可以实现非显示区NA的第二检测线J2与显示区AA的第二控制线L2不仅同层同材料，还可以同层同宽度，通过监控非显示区NA的第二检测线J2的线宽即可得到显示区AA内的第二控制线L2的线宽，进而在非显示区NA不另设信号线的前提下，即可以提高显示区AA的线宽的监测准确度，有利于保证制作完成的显示面板000的显示品质。
在一些可选实施例中，请结合参考图10、图11、图16-图18，图16是本发明实施例提供的显示面板的另一种平面结构示意图，图17是图16中Q3区域在衬底上的局部版图结构示意图，图18是图10中的电路连接结构在衬底上制作的另一种版图结构(可以理解的是，为了清楚示意本实施例的结构，图16-图18进行了透明度填充)，本实施例中，显示区AA的第二控制线L2与非显示区NA的第二检测线J2在非显示区NA连接，且第二类晶体管T2的第二栅极T2G2在非显示区NA与第二检测线J2连接。
本实施例解释说明了第二检测线J2与第二控制线L2可以均位于第三金属层M3，第二检测线J2与第二控制线L2制作时可以同步制作，第二检测线J2与第二控制线L2为一体连接的结构，即图形化第三金属层M3时，可以将位于显示区AA内的定义为第二控制线L2，位于非显示区NA的定义为第二检测线J2，从而实现通过非显示区NA内的第二检测线J2来监控显示区AA内的第二控制线L2的线宽的目的。并且在通过第二控制线L2为第一像素电路10提供第三扫描信号SN3时，可以通过显示区AA外围绕线来提供，此时该外围绕线可以复用作第二检测线J2，且由于第一虚拟子像素PD1位于非显示区NA，则第二像素电路10P1的第二类晶体管T2的第二栅极连接的扫描信号线也可作为第二检测线J2使用。本实施例设置显示区AA的第二控制线L2与非显示区NA的第二检测线J2在非显示区NA连接在一起，第二检测线J2也接入第三扫描信号SN3，不仅可以将第一虚拟子像素PD1中第二像素电路10P1的第二类晶体管T2的第二栅极连接的扫描信号线复用作为第二检测线J2使用，还可以将显示区AA2的外围绕线复用作第二检测线J2使用，通过第二检测线J2即可为显示区AA的第二控制线L2提供第三扫描信号SN3，无需在非显示区NA另设信号走线来监控线宽，有利于实现精准的线宽监控效果的同时，还可以节省非显示区NA的布线空间。
在一些可选实施例中，请结合参考图10、图11、图19-图21，图19是本发明实施例提供的显示面板的另一种平面结构示意图，图20是图19中Q4区域在衬底上的局部版图结构示意图，图21是图10中的电路连接结构在衬底上制作的另一种版图结构(可以理解的是，为了清楚示意本实施例的结构，图19-图21进行了透明度填充)，本实施例中，显示面板000的非显示区NA包括至少一个第二虚拟子像素PD2，第二虚拟子像素PD2包括第三像素电路10P2；
第三像素电路10P2至少包括第三类双栅晶体管T3，第三类双栅晶体管T3的第一栅极T3G1与第一类双栅晶体管T1的第一栅极T1G1同层同工艺制作，第三类双栅晶体管T3的第二栅极T3G2与第一类双栅晶体管T1的第二栅极T1G2同层同工艺制作，第三类双栅晶体管T3的源漏极与第一类双栅晶体管T1的源漏极同层同工艺制作；
非显示区NA包括至少一条第一检测线J1，第三类双栅晶体管T3的第一栅极T3G1与第一检测线J1在非显示区NA连接，第一检测线J1与第一控制线L1连接，第一检测线J1与第一控制线L1同层同宽度。
本实施例解释说明了显示面板000中还可以包括至少一个第二虚拟子像素PD2，可选的，第二虚拟子像素PD2可以设置于非显示区NA内，且第二虚拟子像素PD2可以设置于非显示区NA的靠近显示区AA的周边。本实施例中的第二虚拟子像素PD1可以与显示区AA的第一子像素P同工艺制作。第二虚拟子像素PD2包括第三像素电路10P2，第三像素电路10P2至少包括第三类双栅晶体管T3，第三类双栅晶体管T3可以与第一像素电路10中的第一类双栅晶体管T1具有相同结构且采用同工艺制作，有利于提高制程效率。本实施例中的第二虚拟子像素PD2不发光，不作显示使用，第二虚拟子像素PD2与第一虚拟子像素PD1作用相同，均可用以预防静电放电(electrostatic discharge，ESD)对显示区AA内的第一子像素P所造成的损害。可以理解的是，本实施例对于第二虚拟子像素PD2的防静电的工作原理不作赘述，具体可参考相关技术中虚拟像素用于静电防护的技术方案或者参考上述实施例中第一虚拟子像素PD1的防静电原理进行理解，本实施例在此不作具体限定。
本实施例设置第二虚拟子像素PD2中的第三像素电路10P2至少包括第三类双栅晶体管T3，即第三类双栅晶体管T3与第一类双栅晶体管T1的类型可以相同，设置于非显示区NA的用于静电防护的第二虚拟子像素PD2的至少部分结构可以与第一子像素P的结构相同，即第一像素电路10的结构与第三像素电路10P2的结构可以基本相同，即第三像素电路10P2也可以包括图10所示的电路连接结构，如图21所示，第三类双栅晶体管T3的第一栅极T3G1与第一类双栅晶体管T1的第一栅极T1G1同层同工艺制作，第三类双栅晶体管T3的第二栅极T3G2与第一类双栅晶体管T1的第二栅极T1G2同层同工艺制作，第三类双栅晶体管T3的源漏极与第一类双栅晶体管T1的源漏极同层同工艺制作，使得第二虚拟子像素PD2的结构与显示区AA的第一子像素P的结构共同制作，从而有利于提高制程效率。
本实施例中的非显示区NA包括至少一条第一检测线J1，第一检测线J1与第一控制线L1同层同宽度，即第一检测线J1与第一控制线L1位于同一膜层且采用相同工艺制作得到相同的线宽，则第一检测线J1可以用于监控第一控制线L1的线宽，即显示区AA内的位于下层的第一控制线L1的线宽也可以通过非显示区NA的第一检测线J1来监控，无需考虑显示区AA中第一控制线L1和第二控制线L2的交叠位置关系，只需在非显示区NA包括与第一控制线L1同层同宽度的第一检测线J1即可实现对第一控制线L1的线宽的精准监控，有利于提高显示区AA内控制线布设的灵活性和自由度。
本实施例中的第三类双栅晶体管T3的第一栅极T3G1与第一检测线J1在非显示区NA连接，第一检测线J1与第一控制线L1连接，即第一检测线J1复用了第三类双栅晶体管T3的第一栅极T3G1所在膜层，如第一检测线J1、第一控制线L1和第一类双栅晶体管T1的第一栅极T1G1和第三类双栅晶体管T3的第一栅极T3G1均设置于第二金属层M2，从而可以复用显示面板000中本身存在的膜层结构即可制作第一检测线J1，第一检测线J1与第一控制线L1制作时可以同步制作，第一检测线J1与第一控制线L1连接，则第一检测线J1与第一控制线L1为一体连接的结构，即图形化第二金属层M2时，可以将位于显示区AA内的定义为第一控制线L1，位于非显示区NA的定义为第一检测线J1，从而实现通过非显示区NA内的第一检测线J1来监控显示区AA内的第一控制线L1的线宽的目的。并且在通过第一控制线L1为第一像素电路10提供第三扫描信号SN3时，可以通过显示区AA外围绕线来提供，此时该外围绕线可以复用作第一检测线J1，且由于第二虚拟子像素PD2位于非显示区NA，则第三像素电路10P2的第三类双栅晶体管T3的第一栅极连接的扫描信号线也可作为第一检测线J1使用。本实施例设置显示区AA的第一控制线L1与非显示区NA的第一检测线J1在非显示区NA连接在一起，第一检测线J1也接入第三扫描信号SN3，不仅可以将第二虚拟子像素PD2中第三像素电路10P2的第三类双栅晶体管T3的第一栅极连接的扫描信号线复用作为第一检测线J1使用，还可以将显示区AA2的外围绕线复用作第一检测线J1使用，通过第一检测线J1即可为显示区AA的第一控制线L1提供第三扫描信号SN3，无需在非显示区NA另设信号走线来监控线宽，有利于实现精准的线宽监控效果的同时，还可以节省非显示区NA的布线空间。
在一些可选实施例中，请结合参考图10、图11、图22-图24，图22是本发明实施例提供的显示面板的另一种平面结构示意图，图23是图22中Q5区域在衬底上的局部版图结构示意图，图24是图10中的电路连接结构在衬底上制作的另一种版图结构(可以理解的是，为了清楚示意本实施例的结构，图22-图24进行了透明度填充)，本实施例中，显示面板000的非显示区NA包括至少一个第三虚拟子像素PD3，第三虚拟子像素PD3包括第四像素电路10P3；
第四像素电路10P3至少包括第四类双栅晶体管T4，第四类双栅晶体管T4的第一栅极T4G1与第一类双栅晶体管T1的第一栅极T1G1同层同工艺制作，第四类双栅晶体管T4的第二栅极T4G2与第一类双栅晶体管T1的第二栅极T1G2同层同工艺制作，第四类双栅晶体管T4的源漏极与第一类双栅晶体管T1的源漏极同层同工艺制作；
非显示区NA包括至少一条第一检测线J1，第四类双栅晶体管T4的第一栅极T4G1与第一检测线J1在非显示区NA连接，第四类双栅晶体管T4的第二栅极T4G2与第二检测线J2在非显示区NA连接，第一检测线J1的线宽大于第一控制线L1的线宽，第一检测线J1的线宽大于第二检测线J2的线宽，第一检测线J1在衬底00上的正投影覆盖第二检测线J2在衬底00上的正投影。
本实施例解释说明了显示面板000中还可以包括至少一个第三虚拟子像素PD3，可选的，第三虚拟子像素PD3可以设置于非显示区NA内，且第三虚拟子像素PD3可以设置于非显示区NA的靠近显示区AA的周边。本实施例中的第三虚拟子像素PD3可以与显示区AA的第一子像素P同工艺制作。第三虚拟子像素PD3包括第四像素电路10P3，第四像素电路10P3至少包括第四类双栅晶体管T4，第四类双栅晶体管T4可以与第一像素电路10中的第一类双栅晶体管T1具有相同结构且采用同工艺制作，有利于提高制程效率。本实施例中的第三虚拟子像素PD3不发光，不作显示使用，第三虚拟子像素PD3与第一虚拟子像素PD1作用相同，均可用以预防静电放电(electrostatic discharge，ESD)对显示区AA内的第一子像素P所造成的损害。可以理解的是，本实施例对于第三虚拟子像素PD3的防静电的工作原理不作赘述，具体可参考相关技术中虚拟像素用于静电防护的技术方案或者参考上述实施例中第一虚拟子像素PD1的防静电原理进行理解，本实施例在此不作具体限定。
本实施例设置第三虚拟子像素PD3中的第四像素电路10P3至少包括第四类双栅晶体管T4，即第四类双栅晶体管T4与第一类双栅晶体管T1的类型可以相同，设置于非显示区NA的用于静电防护的第三虚拟子像素PD3的至少部分结构可以与第一子像素P的结构相同，即第一像素电路10的结构与第四像素电路10P3的结构可以基本相同，即第四像素电路10P3也可以包括图10所示的电路连接结构，如图24所示，第四类双栅晶体管T4的第一栅极T4G1与第一类双栅晶体管T1的第一栅极T1G1同层同工艺制作，第四类双栅晶体管T4的第二栅极T4G2与第一类双栅晶体管T1的第二栅极T1G2同层同工艺制作，第四类双栅晶体管T4的源漏极与第一类双栅晶体管T1的源漏极同层同工艺制作，使得第三虚拟子像素PD3的结构与显示区AA的第一子像素P的结构共同制作，从而有利于提高制程效率。
本实施例中的非显示区NA包括至少一条第一检测线J1，第四类双栅晶体管T4的第一栅极T4G1与第一检测线J1在非显示区NA连接，第一检测线J1的线宽大于第一控制线L1的线宽，即第一检测线J1不用做监控第一控制线L1的线宽来使用，第一控制线L1的线宽监控仍在显示区AA，通过监控第一控制线L1本身来得到其线宽。第四类双栅晶体管T4的第一栅极T4G1与第一检测线J1在非显示区NA连接，即第一检测线J1和第四类双栅晶体管T4的第一栅极T4G1以及显示区AA的第一控制线L1可以同膜层制作，且可以相互连接，用于通过第一检测线J1为显示区AA的第一像素电路10提供第三扫描信号SN3。本实施例设置第四类双栅晶体管T4的第二栅极T4G2与第二检测线J2在非显示区NA连接，且第一检测线J1的线宽大于第二检测线J2的线宽，第一检测线J1在衬底00上的正投影覆盖第二检测线J2在衬底00上的正投影，即第二检测线J2制作于第一检测线J1上方时，线宽小于其下方的第一检测线J1的线宽，使得第二检测线J2在衬底00的正投影完全落于第一检测线J1在衬底00的正投影范围内，此时第二检测线J2的线宽图形的边界由于均在第一检测线J1的线宽图形边界内，因此可以清晰得到第二检测线J2的线宽图形的边界，进而测算得到第二检测线J2的线宽。又由于第二检测线J2与第二控制线L2同层同宽度，因此可以精准得到第二控制线L2的线宽。本实施例中的第一检测线J1作为第三虚拟子像素PD3的扫描线使用，可以与显示区AA内的第一控制线L1连接为一体结构，第二检测线J2作为第三虚拟子像素PD3的扫描线使用，可以与显示区AA内的第二控制线L2连接为一体结构，第一检测线J2的线宽大于第一控制线L1的线宽，因此第一控制线L1的线宽仍然在显示区AA对其本身进行监测得到(在制作完该第一控制线L1且上方未叠加其他金属线之前)，而第二检测线J2既可以作为扫描线使用为第一像素电路10提供第三扫描信号SN3，还可以复用作显示区AA的外围绕线，且第二检测线J2与第二控制线L2同层同宽度，第二检测线J2在衬底00的正投影完全落于第一检测线J1在衬底00的正投影范围内，因此第二检测线J2可以用于监控第二控制线L2的线宽，无需在非显示区NA另设信号走线来监控线宽，有利于实现精准的线宽监控效果的同时，还可以节省非显示区NA的布线空间。本实施例在显示区AA内制作第二控制线L2时，可以无需考虑显示区AA中第一控制线L1和第二控制线L2的交叠位置关系，只需在非显示区NA包括与第二控制线L2同层同宽度的第二检测线J2即可实现对第二控制线L2的线宽的精准监控，有利于提高显示区AA内控制线布设的灵活性和自由度。
在一些可选实施例中，请参考图10、图11、图25和图26，图25是本发明实施例提供的显示面板的另一种平面结构示意图，图26是图25中第一子像素在衬底上的局部版图结构示意图(可以理解的是，为了清楚示意本实施例的结构，图25和图26进行了透明度填充)，本实施例中，第二检测线J2位于显示区AA。
本实施例解释说明了用于监控第二控制线L2线宽的第二检测线J2可以设置于显示区AA范围内，在制作第二控制线L2时，可以同层制作与第二控制线L2同宽度的第二检测线J2。可选的，本实施例中的第二检测线J2可以设置于显示区AA内的任意位置仅需满足监控第二检测线J2的线宽时，其下层膜层没有其他金属走线进行干扰第二检测线J2的线宽图形的边界，可以清晰辨认出第二检测线J2的线宽图形的边界节课。如图25和图26所示，第二检测线J2可以设置于显示区AA中空余位置，避免干扰显示面板000的驱动信号传输即可。本实施例将第二检测线J2设置于显示区AA，有利于减少非显示区NA内的走线数量，进而有利于实现窄边框效果。
可以理解的是，本实施例中的第一控制线L1的线宽监控，因在监控第一控制线L1的线宽时第一控制线L1上方还未覆盖其他金属走线，因此可以通过拍摄其本身的线宽图形进行辨别，得到第一控制线L1的线宽。
可选的，如图26所示，本实施例中的第二检测线J2与第二控制线L2可以均位于第三金属层M3，第二检测线J2与第二控制线L2制作时可以同步制作，即图形化第三金属层M3时，可以将图形化后的部分第三金属层M3的结构定义为第二控制线L2，图形化后的部分第三金属层M3的结构定义为第二检测线J2，从而实现通过显示区NA内的第二检测线J2来监控显示区AA内的第二控制线L2的线宽的目的，且第二检测线J2在显示区AA内还可以不影响各类型信号走线的信号传输。
可选的，如图26所示，在垂直于显示面板000所在平面的方向上，第二检测线J2与衬底00之间不包括金属结构。本实施例解释说明了将第二检测线J2设置于显示区AA内的衬底00上时，在垂直于显示面板000所在平面的方向上，第二检测线J2与衬底00之间不包括金属结构，在制作第二检测线J2时，衬底00上的第二检测线J2的位置未制作其他金属线与其交叠，从而可以在拍摄第二检测线J2的线宽图形时能够清楚辨认出第二检测线J2的线宽图形的边界，避免因第二检测线J2下方有其他金属走线的边界干扰影响监控准确度。
在一些可选实施例中，请参考图10、图11、图25、图26和图27，图27是图25中第一子像素在衬底上的另一种局部版图结构示意图(可以理解的是，为了清楚示意本实施例的结构，图27进行了透明度填充)，本实施例中，第二检测线J2浮置；或者，第二检测线J2连接固定电位。
本实施例解释说明了将第二检测线J2设置于显示区AA时，第二检测线J2可以为浮置状态，接第二检测线J2不接入任何信号，如图26所示，仅作为监控第二控制线L2的线宽使用或者。或者设置于显示区AA的第二检测线J2不仅可用于监控第二控制线L2的线宽，还可以连接固定电位，如将位于第三金属层M3的第二检测线J2与第一电源信号线(用于提供第一电源信号Vpvdd，图中未填充)电连接，可选的不同金属膜层可通过过孔实现电连接，不仅可以起到稳定第二检测线J2的信号的作用，还可以降低显示区AA内第一电源信号线的阻抗，相当于最终本实施例显示面板的第一电源信号线由两个异层的金属走线(第五金属层M5原本的第一电源信号线和第三金属层M3的第二检测线J2)并联连接，进而可以降低整个显示面板000中第一电源信号线的阻抗，提升显示面板的信号传输效果。
在一些可选实施例中，请继续结合参考图10、图11和图25，本实施例中，第一控制线L1包括第一子段L11和第二子段L12，第二控制线L2包括第三子段L21和第四子段L22；
第一类双栅晶体管T1的有源部T1P在衬底00上的正投影与第一子段L11在衬底00上的正投影交叠，第一类双栅晶体管T1的有源部T1P在衬底00上的正投影与第三子段L21在衬底00上的正投影交叠；
第一子段L11的线宽W11大于第二子段L21的线宽W21，第三子段L21的线宽W21大于第四子段L22的线宽W22。
本实施例解释说明了第一控制线L1包括第一子段L11和第二子段L12，第二控制线L2包括第三子段L21和第四子段L22，其中第一子段L11和第二子段L12仅表示不同区域内的第一控制线L1，第一子段L11和第二子段L12仍然构成第一控制线L1的整体结构，第三子段L21和第四子段L22仅表示不同区域内的第二控制线L2，第三子段L21和第四子段L22仍然构成第二控制线L2的整体结构。本实施例中的第一类双栅晶体管T1的有源部T1P在衬底00上的正投影与第一子段L11在衬底00上的正投影交叠，第一类双栅晶体管T1的有源部T1P在衬底00上的正投影与第三子段L21在衬底00上的正投影交叠，第一类双栅晶体管T1的有源部T1P的材料可以为金属氧化物，如IGZO，从而形成第一类双栅晶体管T1的底栅和顶栅的双栅结构的晶体管，其中与第一类双栅晶体管T1的有源部T1P在衬底00上的正投影交叠的第一子段L11即为第一类双栅晶体管T1的第一栅极T1G1，第一类双栅晶体管T1的有源部T1P在衬底00上的正投影交叠的第三子段L21即为第一类双栅晶体管T1的第二栅极T1G2。本实施例设置第一子段L11的线宽大于第二子段L12的线宽，第三子段L21的线宽大于第四子段L22的线宽，由于金属氧化物晶体管的性能与其晶体管本身的沟道宽长比成正比，即本实施例设置第一子段L11的线宽大于第二子段L12的线宽，第三子段L21的线宽大于第四子段L22的线宽，有利于提高第一类双栅晶体管T1的沟道宽长比，从而可以更好的提升第一类双栅晶体管T1的驱动能力。
在一些可选实施例中，请继续结合参考图10、图11、图25和图28，图28是图25中第一子像素在衬底上的另一种局部版图结构示意图(可以理解的是，为了清楚示意本实施例的结构，图28进行了透明度填充)，本实施例中，第二子段L12在衬底00上的正投影与第四子段L22在衬底00上的正投影不交叠；
第四子段L22复用为第二检测线J2。
本实施例解释说明了第二检测线J2位于显示区AA时，可以复用显示区AA内原有的信号线作为监控线宽的走线使用，具体为第一控制线L1的第二子段L12在衬底00上的正投影与第二控制线L2的第四子段L22在衬底00上的正投影不交叠，即第一控制线L1中除第一类双栅晶体管T1以外的区域的第二子段L12与第二控制线L2中除第一类双栅晶体管T1以外的区域的第四子段L22相互错开，完全不交叠，此时第四子段L22与衬底00之间不受第二子段L12的干扰，因此可以将第四子段L22复用为第二检测线J2，用于监控整个第二控制线L2的线宽。本实施例复用显示面板000中的原本具有的第二控制线L2的本身部分子段实现对其线宽的监控，不仅可以实现对第二控制线L2的精准监控，还可以避免在显示区AA另设检测线用于监控线宽，有利于保证第一子像素P的显示品质。
可以理解的是，本实施例中的第二控制线L2的第三子段L21的线宽W21大于第四子段L22的线宽W22，因此监控第二控制线L2的线宽时仅需监控较细部分的第四子段L22的线宽即可，无需监控两次，仅需满足较细部分的线宽满足设计需求，避免较细处出现断线风险即可。
在一些可选实施例中，请继续结合参考图10、图11、图25和图29、图30，图29是图25中第一子像素在衬底上的另一种局部版图结构示意图，图30是图25中第一子像素在衬底上的另一种局部版图结构示意图(可以理解的是，为了清楚示意本实施例的结构，图29和图30进行了透明度填充)，本实施例中，在垂直于显示面板000所在平面的方向上，第二子段L12在衬底00上的正投影覆盖第四子段L22在衬底00上的正投影；
第四子段L22复用为第二检测线J2。
本实施例解释说明了第二检测线J2位于显示区AA时，可以复用显示区AA内原有的信号线作为监控线宽的走线使用，具体为第二子段L12在衬底00上的正投影覆盖第四子段L22在衬底00上的正投影，如图29所示的第二子段L12的线宽W12与第四子段L22的线宽W22相等且第二子段L12在衬底00上的正投影与第四子段L22在衬底00上的正投影重合，或者如图30所示的第二子段L12的线宽W12大于第四子段L22的线宽W22且第二子段L12在衬底00上的正投影覆盖住第四子段L22在衬底00上的正投影，由于第二子段L12在衬底00上的正投影与第四子段L22在衬底00上的正投影重合，或者第二子段L12在衬底00上的正投影覆盖住第四子段L22在衬底00上的正投影，因此可以将第四子段L22复用为第二检测线J2，用于监控整个第二控制线L2的线宽，第四子段L22下方不会有第二子段L12的线宽边界干扰，可以通过监控第四子段L22的线宽得到第二控制线L2的线宽。本实施例复用显示面板000中的原本具有的第二控制线L2的本身部分子段实现对其线宽的监控，不仅可以实现对第二控制线L2的精准监控，还可以避免在显示区AA另设检测线用于监控线宽，有利于保证第一子像素P的显示品质。
可以理解的是，本实施例中的第二控制线L2的第三子段L21的线宽W21大于第四子段L22的线宽W22，因此监控第二控制线L2的线宽时仅需监控较细部分的第四子段L22的线宽即可，无需监控两次，仅需满足较细部分的线宽满足设计需求，避免较细处出现断线风险即可。
可选的，本实施例设置在垂直于显示面板000所在平面的方向上，第二子段L12在衬底00上的正投影覆盖第四子段L22在衬底00上的正投影，还可以避免第四子段L22在衬底00上的正投影覆盖第二子段L12在衬底00上的正投影时，由于第四子段L22位于第二子段L12的上层，若第四子段L22的线宽较宽，第二子段L12的线宽较窄，第四子段L22的部分区域容易在第二子段L12的两侧凹陷爬坡，进而在第四子段L22复用为第二检测线J2时容易造成监控的线宽不准确。因此本实施例设置在垂直于显示面板000所在平面的方向上，第二子段L12在衬底00上的正投影覆盖第四子段L22在衬底00上的正投影，可以通过复用第四子段L22实现对第二控制线L2的线宽监控的同时，还有利于进一步提升监控准确度。
可选的，如图29所示，第二子段L12的线宽W12与第四子段L22的线宽W22相等且第二子段L12在衬底00上的正投影与第四子段L22在衬底00上的正投影重合，不仅可以复用第四子段L22实现对第二控制线L2的线宽的监控，还可以进一步提升显示区AA的透过率。
在一些可选实施例中，请继续结合参考图10、图11、图25和图31、图32，图31是图25中第一子像素在衬底上的另一种局部版图结构示意图，图32是图25中第一子像素在衬底上的另一种局部版图结构示意图(可以理解的是，为了清楚示意本实施例的结构，图31和图32进行了透明度填充)，本实施例中，在垂直于显示面板000所在平面的方向上，第一子段L11在衬底00上的正投影覆盖第三子段L21在衬底00上的正投影。
本实施例解释说明了第一类双栅晶体管T1的有源部T1P在衬底00上的正投影与第一子段L11在衬底00上的正投影交叠，第一类双栅晶体管T1的有源部T1P在衬底00上的正投影与第三子段L21在衬底00上的正投影交叠，第一类双栅晶体管T1的有源部T1P的材料可以为金属氧化物，如IGZO，从而形成第一类双栅晶体管T1的底栅和顶栅的双栅结构的晶体管，其中与第一类双栅晶体管T1的有源部T1P在衬底00上的正投影交叠的第一子段L11即为第一类双栅晶体管T1的第一栅极T1G1，第一类双栅晶体管T1的有源部T1P在衬底00上的正投影交叠的第三子段L21即为第一类双栅晶体管T1的第二栅极T1G2时，可以设置在垂直于显示面板000所在平面的方向上，第一子段L11在衬底00上的正投影覆盖第三子段L21在衬底00上的正投影，如图31所示，第一子段L11在衬底00上的正投影可以与第三子段L21在衬底00上的正投影重合，从而有利于提高显示区AA的透过率，或者，如图32所示，第三子段L21在衬底00上的正投影可以完全位于第一子段L11在衬底00上的正投影范围内，将第一类双栅晶体管T1的第一栅极T1G1面积做的较大，起到屏蔽氢离子的作用，可以防止高温制程中第一栅极T1G1下方膜层中的氢离子扩散到IGZO的有源部T1P中，进而可以避免影响第一类双栅晶体管T1的驱动性能。
可选的，如图10、图11、图25和图31、图32所示，当在垂直于显示面板000所在平面的方向上，第一子段L11在衬底00上的正投影覆盖第三子段L21在衬底00上的正投影时，第三子段L21复用为第二检测线J2。
本实施例解释说明了第二检测线J2位于显示区AA时，可以复用显示区AA内原有的信号线作为监控线宽的走线使用，具体为在垂直于显示面板000所在平面的方向上，第一子段L11在衬底00上的正投影覆盖第三子段L21在衬底00上的正投影，如图31所示的第一子段L11的线宽W11与第三子段L21的线宽W21相等且第一子段L11在衬底00上的正投影与第三子段L21在衬底00上的正投影重合，或者如图32所示的第一子段L11的线宽W11大于第三子段L21的线宽W21且第一子段L11在衬底00上的正投影覆盖住第三子段L21在衬底00上的正投影，由于第一子段L11在衬底00上的正投影与第三子段L21在衬底00上的正投影重合，或者第一子段L11在衬底00上的正投影覆盖住第三子段L21在衬底00上的正投影，因此可以将第三子段L21复用为第二检测线J2，用于监控整个第二控制线L2的线宽，第三子段L21下方不会有第一子段L11的线宽边界干扰，可以通过监控第三子段L21的线宽得到第二控制线L2的线宽。本实施例复用显示面板000中的原本具有的第二控制线L2的本身部分子段实现对其线宽的监控，不仅可以实现对第二控制线L2的精准监控，还可以避免在显示区AA另设检测线用于监控线宽，有利于保证第一子像素P的显示品质。
在一些可选实施例中，请结合参考图33和图34，图33是本发明实施例提供的显示面板的另一种平面结构示意图，图34是图33中局部结构制作于衬底上的版图结构示意图(可以理解的是，为了清楚示意本实施例的结构，图33和图34进行了透明度填充)，本实施例中，非显示区NA还包括第一传输线LS；
在非显示区NA，第一控制线L1与第二控制线L2通过过孔K电连接；
第一控制线L1与第一传输线LS连接；或者，第二控制线L2与第一传输线LS连接。
本实施例解释说明了与第一像素电路10中的第一类双栅晶体管T1的第一栅极T1G1连接的第一控制线L1和第一类双栅晶体管T1的第二栅极T1G2连接的第二控制线L2均需要接入第三扫描信号SN3，因此可以将异层设置的第一控制线L1与第二控制线L2在非显示区NA通过过孔K电连接，从而可以使得过孔K的设置区域避开显示区AA，有利于减少显示区AA中开设的过孔的数量，避免显示区AA中过孔K的数量过多影响显示品质。本实施例的非显示区NA还设置有第一传输线LS，第一传输线LS可以理解为显示面板000的外围绕线，第一传输线LS的一端可以与第一控制线L1连接(如图34所示)；或者，第一传输线LS的一端可以与第二控制线L2连接(未附图示意)，第一传输线LS至少部分围绕显示区AA设置，并在显示面板000的绑定区(图中未示意)连接导电焊盘，通过后续在绑定区绑定的驱动芯片或者柔性电路板实现将第三扫描信号SN3通过第一传输线LS分别传输至显示区AA的第一控制线L1和第二控制线L2上，实现显示面板的驱动功能和显示效果。
可选的，本实施例中非显示区NA的第一传输线LS可以与第一控制线L1同层设置，或者非显示区NA的第一传输线LS可以与第二控制线L2同层设置，或者非显示区NA的第一传输线LS可以与第一控制线L1和第二控制线L2均不同层设置(如图34所示，此时不同层的第一传输线LS也可以通过开设过孔实现与第一控制线L1的电连接)，本实施例对此不作限定，可以采用任意导电膜层制作第一传输线LS，仅需满足避免影响非显示区NA的布线结构，避免走线之间相互短路即可。
在一些可选实施例中，请参考图35，图35是本发明实施例提供的显示面板的另一种平面结构示意图(可以理解的是，为了清楚示意本实施例的结构，图35进行了透明度填充)，本实施例中，非显示区NA包括第一非显示区NA1和第二非显示区NA2，第一非显示区NA1和第二非显示区NA2分别位于显示区AA的相对两侧；
第一虚拟子像素PD1位于第一非显示区NA1，第一控制线L1与第二控制线L2在第二非显示区NA2通过过孔K电连接。
本实施例解释说明了显示面板00可以包括分别位于显示区AA的相对两侧的第一非显示区NA1和第二非显示区NA2，将用于静电防护的第一虚拟子像素PD1设置于第一非显示区NA1，而第一控制线L1与第二控制线L2在第二非显示区NA2通过过孔K电连接，可以避免将第一虚拟子像素PD1和过孔K均设置于显示区AA同一侧的非显示区NA内时占据的空间过多，造成显示区AA相对两侧的第一非显示区NA1和第二非显示区NA2的空间不均，并且将第一控制线L1与第二控制线L2连接的过孔K设置于第二非显示区NA2，还可以避免过孔K的开设造成静电沿过孔泄露，影响第一虚拟子像素PD1的静电防护效果。
可以理解的是，本实施例对于第一虚拟子像素PD1的设置结构及其原理不作赘述，对于第二检测线J2可以复用第一虚拟子像素PD1内的部分结构的实施例也不作赘述，具体可参考上述实施例的说明。
在一些可选实施例中，请参考图36，图36是本发明实施例提供的显示面板的另一种平面结构示意图(可以理解的是，为了清楚示意本实施例的结构，图36进行了透明度填充)，本实施例中，非显示区NA包括多个第一虚拟子像素PD1，多个第一虚拟子像素PD1至少部分围绕显示区AA设置；
多个第一子像素P沿第一方向X排列形成第一子像素行PH，多个第一子像素行PH沿第二方向Y排列，其中，第一方向X和第二方向Y相交；
一个第一子像素行PH的多个第一子像素P与同一条第一控制线L1电连接，一个第一子像素行PH的多个第一子像素P与同一条第二控制线L2电连接；
至少一个第一子像素行PH对应一个第一虚拟子像素PD1。
本实施例解释说明了显示面板000的显示区AA中第一子像素P可以阵列排布，多个第一子像素P沿第一方向X排列形成第一子像素行PH，多个第一子像素行PH沿第二方向Y排列，其中，第一方向X和第二方向Y相交；可选的，本实施例以第一方向X和第二方向Y在平行于显示面板000所在平面的方向上相互垂直为例进行示例说明。本实施例设置一个第一子像素行PH的多个第一子像素P与同一条第一控制线L1电连接，一个第一子像素行PH的多个第一子像素P与同一条第二控制线L2电连接，从而可以通过第一控制线L1控制整个一个第一子像素行PH的多个第一子像素P，使得一个第一子像素行PH的多个第一子像素P中的第一类双栅晶体管T1的第一栅极均为导通信号，可以通过第二控制线L2控制整个一个第一子像素行PH的多个第一子像素P，使得一个第一子像素行PH的多个第一子像素P中的第一类双栅晶体管T1的第二栅极均为导通信号，从而实现同一个第一子像素行PH中的第一类双栅晶体管T1同时打开和关闭，输入扫描驱动信号。本实施例中的至少一个第一子像素行PH对应一个第一虚拟子像素PD1，可以使得多个第一虚拟子像素PD1围绕显示区AA设置，进而有利于对每一个第一子像素行PH内的第一子像素P起到静电防护的作用，避免某一个第一子像素行PH的外围未设置第一虚拟子像素PD1时静电对该行的第一子像素P造成损伤，进而有利于进一步提升整个显示面板000的防静电效果。
可选的，至少一个第一子像素行PH对应一个第一虚拟子像素PD1，还可以使得每一个第一子像素行PH对应的第二控制线L2均有一个第一虚拟子像素PD1对应，可以利用该对应的第一虚拟子像素PD1中的结构复用做该条第二控制线L2的线宽监控线即复用为第二检测线J2，使得显示面板000可以包括多条第二检测线J2，至少一条第二控制线L2与一条第二检测线J2对应设置，更好的实现对显示面板000中所有第二控制线L2的线宽的监控。
可选的，不同的第一子像素行PH对应的第一虚拟子像素PD1均位于显示区AA在第一方向X上的同一侧。本实施例解释说明了非显示区NA包括的多个第一虚拟子像素PD1可以位于显示区AA在第一方向X上的同一侧，即不同的第一子像素行PH对应的第一虚拟子像素PD1可以均设置于第一子像素行PH的同一端，可以在显示区AA同一侧的衬底00上制作多个第一虚拟子像素PD1的结构，有利于降低制程难度，提高制程效率。
在一些可选实施例中，请参考图37，图37是本发明实施例提供的显示面板的另一种平面结构示意图(可以理解的是，为了清楚示意本实施例的结构，图37进行了透明度填充)，本实施例中，在第一方向X上，显示区AA1的两侧包括相对设置的第一区NA11和第二区NA21，第一区NA11和第二区NA21均位于非显示区NA；可选的，第一区NA11可以理解为非显示区NA的第一非显示区NA1中靠近显示区AA的一部分区域，第二区NA21可以理解为非显示区NA的第二非显示区NA1中靠近显示区AA的一部分区域，
至少部分第一子像素行PH对应的第一虚拟子像素PD1位于第一区NA11，至少部分第一子像素行PH对应的第一虚拟子像素PD1位于第二区NA21。
本实施例解释说明了不同的第一子像素行PH对应的第一虚拟子像素PD1可以位于显示区AA在第一方向X上的不同侧，即非显示区NA包括的多个第一虚拟子像素PD1可以位于显示区AA在第一方向X上的不同侧，至少部分第一子像素行PH对应的第一虚拟子像素PD1位于第一区NA11，至少部分第一子像素行PH对应的第一虚拟子像素PD1位于第二区NA21，可以使得多个第一虚拟子像素PD1在显示区AA的两侧均匀设置，进而有利于使得第一非显示区NA1和第二非显示区NA2的边框宽度尽可能相等，避免显示面板000的一侧边缘处边框过大影响使用者的视觉效果。
可选的，请参考图38，图38是本发明实施例提供的显示面板的另一种平面结构示意图(可以理解的是，为了清楚示意本实施例的结构，图38进行了透明度填充)，本实施例中，相邻的两个第一子像素行PH中，一个第一子像素行PH对应的第一虚拟子像素PD1位于第一区NA11，另一个第一子像素行PH对应的第一虚拟子像素PD1位于第二区NA21。
本实施例解释说明了不同的第一子像素行PH对应的第一虚拟子像素PD1位于显示区AA在第一方向X上的不同侧时，相邻两个第一子像素行PH对应的两个第一虚拟子像素PD1分别位于显示区AA的相对两侧，即相邻的两个第一子像素行PH中，一个第一子像素行PH对应的第一虚拟子像素PD1位于第一区NA11，另一个第一子像素行PH对应的第一虚拟子像素PD1位于第二区NA21，可以使得相邻两个第一子像素行PH所在区域的两端设置的第一虚拟子像素PD1更加均匀，还可以使得第一区NA11中第一虚拟子像素PD1的数量和第二区NA21中第一虚拟子像素PD1的数量尽可能一致，通过第一非显示区NA1的多个第一虚拟子像素PD1和第二非显示区NA2的多个第一虚拟子像素PD1更好的保护整个显示面板，避免静电损伤，有利于进一步提升显示面板000的防静电效果。
在一些可选实施例中，请参考图39，图39是本发明实施例提供的显示装置的平面结构示意图，本实施例提供的显示装置111，包括本发明上述实施例提供的显示面板000。图39实施例仅以手机为例，对显示装置111进行说明，可以理解的是，本发明实施例提供的显示装置111，可以是电脑、电视、车载显示装置等其他具有显示功能的显示装置111，本发明对此不作具体限制。本发明实施例提供的显示装置111，具有本发明实施例提供的显示面板000的有益效果，具体可以参考上述各实施例对于显示面板000的具体说明，本实施例在此不再赘述。
通过上述实施例可知，本发明提供的显示面板和显示装置，至少实现了如下的有益效果：
本发明提供的显示面板的显示区可以包括多个第一子像素，第一子像素可以理解为显示面板中用于显示的子像素，第一子像素中的第一像素电路至少包括第一类双栅晶体管，双栅晶体管相比于单栅晶体管而言，可以有效提高第一类双栅晶体管的载流子迁移率，有利于进一步提高显示面板的分辨率。本发明中的第一像素电路包括第一类双栅晶体管，利用双栅晶体管具有更高迁移率的特性，可以提高其驱动能力，使得该第一像素电路更加适用于大尺寸、高分辨率的显示面板。本发明中的第一类双栅晶体管的第一栅极连接第一控制线，第一类双栅晶体管的第二栅极连接第二控制线，即同一个第一类双栅晶体管的两个栅极分别由两条控制线给入控制信号，实现第一类双栅晶体管的导通或者截止。本发明的显示面板还包括第二检测线，第二检测线与第二控制线同宽度，可以使得第二检测线与第二控制线同层且具有相同宽度，通过监控第二检测线的线宽来得到第二控制线的线宽，由于第二检测线所在位置避开了与第一控制线交叠的区域，即第二检测线下方不存在与第二检测线交叠的其他干扰走线，因此可以通过机台自动分辨出拍摄的衬底上包括第二检测线的照片中第二检测线的线宽图形的边界，进而精准的得到第二检测线的线宽，同步得到第二控制线的线宽。本发明提供的显示面板通过第二检测线的设置，可以对显示面板中的信号走线宽度实时监控，不仅监控方式简便易操作，而且还可以提高监测准确度，有利于保证制作完成的显示面板的显示品质。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (27)

1.一种显示面板，其特征在于，包括：显示区和非显示区；
所述显示面板包括衬底，在所述衬底上：
所述显示区包括多个第一子像素，所述第一子像素包括电连接的第一像素电路和发光元件；所述第一像素电路至少包括第一类双栅晶体管，所述第一类双栅晶体管的第一栅极连接第一控制线，所述第一类双栅晶体管的第二栅极连接第二控制线；在所述显示区，所述第一控制线和所述第二控制线异层设置，所述第二控制线所在膜层位于所述第一控制线所在膜层的背离所述衬底的一侧；至少部分所述第一类双栅晶体管对应的所述第一控制线在所述衬底上的正投影与所述第二控制线在所述衬底上的正投影至少部分交叠；
所述显示面板还包括第二检测线，所述第二检测线与所述第二控制线同宽度。
2.根据权利要求1所述的显示面板，其特征在于，所述第二检测线与所述第二控制线同层设置。
3.根据权利要求1所述的显示面板，其特征在于，所述第一控制线所在膜层与所述第二控制线所在膜层之间包括有源层，所述第一类双栅晶体管的有源部位于所述有源层；
至少部分所述第一控制线在所述衬底上的正投影与所述第一类双栅晶体管的有源部在所述衬底上的正投影交叠，至少部分所述第二控制线在所述衬底上的正投影与所述第一类双栅晶体管的有源部在所述衬底上的正投影交叠。
4.根据权利要求1或3任一项所述的显示面板，其特征在于，所述第二检测线位于所述非显示区。
5.根据权利要求4所述的显示面板，其特征在于，
所述非显示区包括至少一个第一虚拟子像素，所述第一虚拟子像素包括第二像素电路；所述第二像素电路至少包括第二类晶体管，所述第二检测线与所述第二类晶体管的栅极同层设置。
6.根据权利要求5所述的显示面板，其特征在于，所述第二类晶体管为双栅晶体管，所述第二类晶体管的第一栅极与所述第一类双栅晶体管的第一栅极同层同工艺制作，所述第二类晶体管的第二栅极与所述第一类双栅晶体管的第二栅极同层同工艺制作，所述第二类晶体管的源漏极与所述第一类双栅晶体管的源漏极同层同工艺制作；
所述第二类晶体管的第二栅极与所述第二检测线同层设置。
7.根据权利要求4所述的显示面板，其特征在于，所述第二控制线与所述第二检测线在所述非显示区连接。
8.根据权利要求4所述的显示面板，其特征在于，所述非显示区包括至少一个第二虚拟子像素，所述第二虚拟子像素包括第三像素电路；
所述第三像素电路至少包括第三类双栅晶体管，所述第三类双栅晶体管的第一栅极与所述第一类双栅晶体管的第一栅极同层同工艺制作，所述第三类双栅晶体管的第二栅极与所述第一类双栅晶体管的第二栅极同层同工艺制作，所述第三类双栅晶体管的源漏极与所述第一类双栅晶体管的源漏极同层同工艺制作；
所述非显示区包括至少一条第一检测线，所述第三类双栅晶体管的第一栅极与所述第一检测线在所述非显示区连接，所述第一检测线与所述第一控制线连接，所述第一检测线与所述第一控制线同层同宽度。
9.根据权利要求4所述的显示面板，其特征在于，所述非显示区包括至少一个第三虚拟子像素，所述第三虚拟子像素包括第四像素电路；
所述第四像素电路至少包括第四类双栅晶体管，所述第四类双栅晶体管的第一栅极与所述第一类双栅晶体管的第一栅极同层同工艺制作，所述第四类双栅晶体管的第二栅极与所述第一类双栅晶体管的第二栅极同层同工艺制作，所述第四类双栅晶体管的源漏极与所述第一类双栅晶体管的源漏极同层同工艺制作；
所述非显示区包括至少一条第一检测线，所述第四类双栅晶体管的第一栅极与所述第一检测线在所述非显示区连接，所述第一检测线的线宽大于所述第一控制线的线宽，所述第一检测线的线宽大于所述第二检测线的线宽，所述第一检测线在所述衬底上的正投影覆盖所述第二检测线在所述衬底上的正投影。
10.根据权利要求3所述的显示面板，其特征在于，所述第二检测线位于所述显示区。
11.根据权利要求10所述的显示面板，其特征在于，在垂直于所述显示面板所在平面的方向上，所述第二检测线与所述衬底之间不包括金属结构。
12.根据权利要求11所述的显示面板，其特征在于，所述第二检测线浮置；或者，所述第二检测线连接固定电位。
13.根据权利要求10所述的显示面板，其特征在于，
所述第一控制线包括第一子段和第二子段，所述第二控制线包括第三子段和第四子段；
所述第一类双栅晶体管的有源部在所述衬底上的正投影与所述第一子段在所述衬底上的正投影交叠，所述第一类双栅晶体管的有源部在所述衬底上的正投影与所述第三子段在所述衬底上的正投影交叠；
所述第一子段的线宽大于所述第二子段的线宽，所述第三子段的线宽大于所述第四子段的线宽。
14.根据权利要求13所述的显示面板，其特征在于，所述第二子段在所述衬底上的正投影与所述第四子段在所述衬底上的正投影不交叠；
所述第四子段复用为所述第二检测线。
15.根据权利要求13所述的显示面板，其特征在于，
在垂直于所述显示面板所在平面的方向上，所述第二子段在所述衬底上的正投影覆盖所述第四子段在所述衬底上的正投影；
所述第四子段复用为所述第二检测线。
16.根据权利要求13所述的显示面板，其特征在于，在垂直于所述显示面板所在平面的方向上，所述第一子段在所述衬底上的正投影覆盖所述第三子段在所述衬底上的正投影。
17.根据权利要求16所述的显示面板，其特征在于，所述第三子段复用为所述第二检测线。
18.根据权利要求1所述的显示面板，其特征在于，所述非显示区还包括第一传输线；
在所述非显示区，所述第一控制线与所述第二控制线通过过孔电连接；
所述第一控制线与所述第一传输线连接；或者，所述第二控制线与所述第一传输线连接。
19.根据权利要求5所述的显示面板，其特征在于，所述非显示区包括第一非显示区和第二非显示区，所述第一非显示区和所述第二非显示区分别位于所述显示区的相对两侧；
所述第一虚拟子像素位于所述第一非显示区，所述第一控制线与所述第二控制线在所述第二非显示区通过过孔电连接。
20.根据权利要求5所述的显示面板，其特征在于，所述非显示区包括多个所述第一虚拟子像素，多个所述第一虚拟子像素围绕所述显示区设置；
多个所述第一子像素沿第一方向排列形成第一子像素行，多个所述第一子像素行沿第二方向排列，其中，所述第一方向和所述第二方向相交；
一个所述第一子像素行的多个所述第一子像素与同一条所述第一控制线电连接，一个所述第一子像素行的多个所述第一子像素与同一条所述第二控制线电连接；
至少一个所述第一子像素行对应一个所述第一虚拟子像素。
21.根据权利要求20所述的显示面板，其特征在于，不同的所述第一子像素行对应的所述第一虚拟子像素均位于所述显示区在所述第一方向上的同一侧。
22.根据权利要求20所述的显示面板，其特征在于，在所述第一方向上，所述显示区的两侧包括相对设置的第一区和第二区，所述第一区和所述第二区均位于所述非显示区；
至少部分所述第一子像素行对应的所述第一虚拟子像素位于所述第一区，至少部分所述第一子像素行对应的所述第一虚拟子像素位于所述第二区。
23.根据权利要求22所述的显示面板，其特征在于，相邻的两个所述第一子像素行中，一个所述第一子像素行对应的所述第一虚拟子像素位于所述第一区，另一个所述第一子像素行对应的所述第一虚拟子像素位于所述第二区。
24.根据权利要求1所述的显示面板，其特征在于，所述第一像素电路还包括多个薄膜晶体管，所述薄膜晶体管为P型低温多晶硅晶体管，所述第一类双栅晶体管为N型氧化物晶体管；
所述显示面板至少还包括位于所述衬底一侧的第一金属层、第二金属层、第三金属层、第四金属层；
所述薄膜晶体管的栅极位于第一金属层，所述第一控制线和所述第一类双栅晶体管的第一栅极位于所述第二金属层，所述第二控制线和所述第一类双栅晶体管的第二栅极位于所述第三金属层，所述薄膜晶体管的源极和漏极、所述第一类双栅晶体管的源极和漏极位于所述第四金属层。
25.根据权利要求1所述的显示面板，其特征在于，所述第一像素电路包括电连接的驱动晶体管、数据写入模块、补偿模块、第一发光控制模块、第二发光控制模块、第一复位模块和第二复位模块；
所述第一发光控制模块的第一端连接第一电源信号，所述第一发光控制模块的第二端连接所述驱动晶体管的第一极；
所述数据写入模块的第一端连接数据电压信号，所述数据写入模块的第二端连接所述驱动晶体管的第一极；
所述补偿模块的第一端连接所述驱动晶体管的栅极，所述补偿模块的第二端连接所述驱动晶体管的第二极；
所述第一复位模块的第一端连接第一复位信号，所述第一复位模块的第二端连接所述驱动晶体管的栅极；
所述第二复位模块的第一端连接第二复位信号，所述第二复位模块的第二端连接所述发光元件的阳极；
所述第二发光控制模块的第一端连接所述驱动晶体管的第二极，所述第二发光控制模块的第二端连接所述发光元件的阳极，所述发光元件的阴极连接第二电源信号；
所述补偿模块和/或所述第一复位模块包括所述第一类双栅晶体管。
26.根据权利要求25所述的显示面板，其特征在于，
所述第一发光控制模块包括第一晶体管，所述第一晶体管的栅极连接第一发光控制信号，所述第一晶体管的第一极连接所述第一电源信号，所述第一晶体管的第二极连接所述驱动晶体管的第一极；
所述数据写入模块包括第二晶体管，所述第二晶体管的栅极连接第一扫描信号，所述第二晶体管的第一极连接所述数据电压信号，所述第二晶体管的第二极连接所述驱动晶体管的第一极；
所述补偿模块包括第三晶体管，所述第三晶体管为所述第一类双栅晶体管，所述第三晶体管的第一栅极连接第二扫描信号，所述第三晶体管的第二栅极连接所述第二扫描信号，所述第三晶体管的第一极连接所述驱动晶体管的栅极，所述第三晶体管的第二极连接所述驱动晶体管的第二极；
所述第一复位模块包括第四晶体管，所述第四晶体管为所述第一类双栅晶体管，所述第四晶体管的第一栅极连接第三扫描信号，所述第四晶体管的第二栅极连接第三扫描信号，所述第四晶体管的第一极连接所述第一复位信号，所述第四晶体管的第二极连接所述驱动晶体管的栅极；
所述第二发光控制模块包括第五晶体管，所述第五晶体管的栅极连接第二发光控制信号，所述第五晶体管的第一极连接所述驱动晶体管的第二极，所述第五晶体管的第二极连接所述发光元件的阳极；
所述第二复位模块包括第六晶体管，所述第六晶体管的栅极连接第四扫描信号，所述第六晶体管的第一极连接所述驱动晶体管的第二极，所述第六晶体管的第二极连接所述发光元件的阳极。
27.一种显示装置，其特征在于，包括权利要求1-26任一项所述的显示面板。
CN202210744753.8A 2022-06-27 2022-06-27 显示面板和显示装置 Pending CN115101565A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210744753.8A CN115101565A (zh) 2022-06-27 2022-06-27 显示面板和显示装置
US17/895,421 US11869434B1 (en) 2022-06-27 2022-08-25 Display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210744753.8A CN115101565A (zh) 2022-06-27 2022-06-27 显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN115101565A true CN115101565A (zh) 2022-09-23

Family

ID=83294329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210744753.8A Pending CN115101565A (zh) 2022-06-27 2022-06-27 显示面板和显示装置

Country Status (2)

Country Link
US (1) US11869434B1 (zh)
CN (1) CN115101565A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108470758B (zh) 2018-04-27 2021-02-02 上海天马有机发光显示技术有限公司 有机发光显示面板和显示装置
CN113851493A (zh) 2021-10-29 2021-12-28 京东方科技集团股份有限公司 显示基板、显示面板和显示装置

Also Published As

Publication number Publication date
US20230419896A1 (en) 2023-12-28
US11869434B1 (en) 2024-01-09

Similar Documents

Publication Publication Date Title
KR20210068330A (ko) 디스플레이 기판 및 디스플레이 디바이스
CN113196495B (zh) 显示基板及显示装置
US20240029647A1 (en) Display substrate and display device
WO2022056907A1 (zh) 显示基板及显示装置
CN114679914B (zh) 显示基板及其制作方法、显示装置
CN114822412B (zh) 显示基板及显示装置
US20220376003A1 (en) Display panel and display apparatus
CN113745273A (zh) 显示基板和显示装置
US20240172509A1 (en) Display panel and display device
US20240179945A1 (en) Display substrate, display panel and display device
US11972727B2 (en) Display substrate and display device
CN114616616B (zh) 一种显示基板及其制作方法、显示装置
CN115101565A (zh) 显示面板和显示装置
CN117178319A (zh) 显示基板、显示面板及显示装置
CN115104186A (zh) 显示基板、显示面板、显示装置
WO2023230919A1 (zh) 显示基板以及显示装置
WO2023230915A1 (zh) 显示基板以及显示装置
CN115835730B (zh) 显示基板以及显示装置
US20240038163A1 (en) Display Substrate and Preparation Method thereof, and Display Apparatus
US20240233646A1 (en) Display substrate and display device
US20220199739A1 (en) Display panel and display device
US20240161691A1 (en) Display Substrate and Display Apparatus
US20240049532A1 (en) Display panel, method for manufacturing same, and display device
WO2024000808A1 (zh) 显示基板和显示装置
KR20240107740A (ko) 커플링 패턴을 포함하는 화소 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination