JPH11220380A - レベルシフト回路 - Google Patents

Abstract

(57)【要約】 【課題】 入力信号とは別にリセットパルスを外部から
取り込む構成の場合、そのリセットパルスを取り込むた
めの専用の端子が必要となる。 【解決手段】 ＴＦＴＱｐ１１，Ｑｎ１１を用いて構成
されるチョッパー型コンパレータからなるレベルシフト
回路において、入力信号に応じてその逆位相でオン
（閉）オフ（開）するＰチャネルＴＦＴＱｐ１２をスイ
ッチ素子として設け、このＰチャネルＴＦＴＱｐ１２に
よってＣＭＯＳインバータ２１からなるチョッパー型コ
ンパレータのリセットを行うようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、レベルシフト回路
に関し、特にａ‐Ｓｉ（アモルファスシリコン）やｐｏ
ｌｙ‐Ｓｉ（ポリシリコン）等の閾値電圧Ｖｔｈが高
く、かつバラツキの多い薄膜トランジスタ（ＴＦＴ；th
in film transistor）を用いて構成されるレベルシフト
回路に関する。

【０００２】

【従来の技術】液晶表示装置（以下、ＬＣＤ(Liquid Cr
ystal Display)と称す）、特に各画素を駆動する駆動回
路がＬＣＤパネルに一体的に組み込まれたいわゆる駆動
回路集積型（一体型）ＬＣＤは、その構成上、駆動回路
自体もその表示素子を用いて作成される。

【０００３】ところで、ａ‐Ｓｉやｐｏｌｙ‐Ｓｉのよ
うな液晶表示に用いられる素子は、一般に、その閾値電
圧Ｖｔｈが通常のＬＳＩに比べて高いため、外部インタ
ーフェースとしての駆動レベルは高くなる。一方、周辺
の駆動系の電源は、消費電力の低減のために低電圧化の
傾向にある。このため、低電圧電源の駆動系から出力さ
れる信号のレベルは低く、よってこの低レベルの信号で
は直接ＬＣＤを駆動することは困難となる。

【０００４】そこで、入力信号の信号レベルをシフトす
るレベルシフト回路をＬＣＤに内蔵することで、周辺の
駆動系とのマッチングをとっている。ところが、先述し
たように、ＴＦＴのＶｔｈが高く、そのバラツキが多い
ため、通常のＬＳＩで用いられるようなレベルシフト回
路を用いることができない。

【０００５】ＴＦＴのようなＶｔｈバラツキの大きい素
子の場合は、動作点を固定する回路方式のレベルシフト
回路よりも、動作点を自動的に決定するチョッパー型コ
ンパレータからなるレベルシフト回路が望ましい。この
種のレベルシフト回路の従来例を図６に示す。

【０００６】図６において、電源ＶＤＤとグランドの間
に直列に接続されたＰチャネルＴＦＴＱｐ１０１および
ＮチャネルＴＦＴＱｎ１０１によってＣＭＯＳインバー
タ１０１が構成されている。このＣＭＯＳインバータ１
０１のゲート共通接続点と回路入力端子１０２の間に
は、コンデンサ１０３が接続されている。

【０００７】また、ＣＭＯＳインバータ１０１のゲート
共通接続点とドレイン共通接続点の間には、外部から与
えられるリセットパルスに基づいて開閉動作を行うスイ
ッチ１０４が接続されている。ＣＭＯＳインバータ１０
１のドレイン共通接続点は、回路出力端子１０５に接続
されている。以上により、チョッパー型コンパレータか
らなるレベルシフト回路が構成されている。

【０００８】

【発明が解決しようとする課題】しかしながら、上記構
成のチョッパー型コンパレータからなる従来のレベルシ
フト回路では、入力信号とは別にリセットパルスを外部
から取り込む構成となっているので、そのリセットパル
スを取り込むための専用の端子が必要となり、組み込む
ＩＣの端子ピンの増加を招くことになり、好ましくな
い。

【０００９】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、外部からリセットパ
ルスを与えることなくリセット動作が可能なレベルシフ
ト回路を提供することにある。

【００１０】

【課題を解決するための手段】本発明によるレベルシフ
ト回路は、ＴＦＴ（薄膜トランジスタ）を用いて構成さ
れるチョッパー型コンパレータからなるレベルシフト回
路であって、入力信号に応じてその逆位相で開閉するス
イッチ素子を有し、このスイッチ素子によってチョッパ
ー型コンパレータのリセットを行う構成となっている。

【００１１】上記構成のレベルシフト回路において、例
えば、入力信号が“Ｌ”レベルのときに、スイッチ素子
が閉（オン）状態となってリセットすることで、イコラ
イジングを行って動作点を決定する。そして、入力信号
が“Ｈ”レベルになったときに、スイッチ素子が開（オ
フ）状態になり、入力信号の信号レベルのシフト動作を
行う。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明が適
用されるアクティブマトリクス型ＬＣＤの一例を示す概
略構成図である。

【００１３】図１において、周辺の駆動系（図示せず）
からは、例えば５Ｖp-p のクロック系がレベルシフト回
路１１に入力される。クロック系としては、水平駆動系
の水平スタートパルスＨＳＴおよび第１，第２の水平ク
ロックパルスＨＣＫ１，ＨＣＫ２と、垂直駆動系の垂直
スタートパルスＶＳＴおよび第１，第２の垂直クロック
パルスＶＣＫ１，ＶＣＫ２が与えられる。

【００１４】レベルシフト回路１１は、周辺の駆動系と
のマッチングをとるために５Ｖp-pのクロックレベルを
例えば１５Ｖp-p のクロックレベルにレベルシフトす
る。このレベルシフト回路１１は本発明の特徴とする部
分であり、その具体的な回路構成およびその動作につい
ては後で詳細に説明する。

【００１５】レベルシフト回路１１で１５Ｖp-p にレベ
ルシフトされた水平駆動系の水平スタートパルスＨＳ
Ｔ′および第１，第２の水平クロックパルスＨＣＫ
１′，ＨＣＫ２′は、シフトレジスタ等からなる水平駆
動回路１２に供給され、同様に、垂直駆動系の垂直スタ
ートパルスＶＳＴ′および第１，第２の垂直クロックパ
ルスＶＣＫ１′，ＶＣＫ２′は、シフトレジスタ等から
なる垂直駆動回路１３に供給される。

【００１６】水平駆動回路１２は、水平スタートパルス
ＨＳＴ′および第１，第２の水平クロックパルスＨＣＫ
１′，ＨＣＫ２′に基づいて、水平走査パルスを順に発
生する。この水平走査パルスは、垂直画素列ごとに配さ
れたｎ本の信号線１４-1，１４-2，…，１４-nに表示信
号を供給するＭＯＳスイッチ１５-1，１５-2，…，１５
-nの各ゲートに順に与えられる。

【００１７】垂直駆動回路１３は、垂直スタートパルス
ＶＳＴ′および第１，第２の垂直クロックパルスＶＣＫ
１′，ＶＣＫ２′に基づいて、垂直走査パルスを順に発
生する。この垂直走査パルスは、水平画素列ごとに配さ
れたｍ本の選択線１６-1，１６-2，…，１６-mに順に与
えられる。

【００１８】ｎ本の信号線１５-1〜１５-nとｍ本の選択
線１６-1〜１６-mとの各交点部分には、ＴＦＴ（薄膜ト
ランジスタ）１７が設けられている。そして、ＴＦＴ１
７のソース電極が信号線１５-1〜１５-nに、ゲート電極
が選択線１６-1〜１６-mにそれぞれ接続されている。ま
た、ＴＦＴ１７のドレイン電極は、マトリクス状に２次
元配置された液晶セル（画素）１８の各透明画素電極に
接続されている。

【００１９】図２は、本発明に係るレベルシフト回路の
一実施形態を示す回路図である。このレベルシフト回路
は、例えば上記構成のアクティブマトリクス型ＬＣＤに
おけるレベルシフト回路１１として用いられる。

【００２０】図２において、例えば１５Ｖの電源ＶＤＤ
とグランドの間に直列に接続されたＰチャネルＴＦＴＱ
ｐ１１およびＮチャネルＴＦＴＱｎ１１によってＣＭＯ
Ｓインバータ２１が構成されている。このＣＭＯＳイン
バータ２１のゲート共通接続点と回路入力端子２２の間
には、ＤＣカット用のコンデンサ２３が接続されてい
る。また、ＣＭＯＳインバータ２１のゲート共通接続点
とドレイン共通接続点の間には、ＰチャネルＴＦＴＱｐ
１２がリセット用スイッチ素子として接続されている。

【００２１】このリセット用ＰチャネルＴＦＴＱｐ１２
は、そのゲート電極に回路入力端子２２を介して入力信
号が与えられるようになっており、これにより当該入力
信号に応じてその逆位相で開（オフ）閉（オン）する。
ＣＭＯＳインバータ２１のドレイン共通接続点は、回路
出力端子２４に接続されている。以上により、チョッパ
ー型コンパレータからなる本実施形態に係るレベルシフ
ト回路が構成されている。

【００２２】続いて、上記構成の本実施形態に係るレベ
ルシフト回路の回路動作について説明する。

【００２３】先ず、入力信号が“Ｌ”レベルのときに
は、リセット用ＴＦＴＱｐ１２がオン（閉）状態とな
り、ＣＭＯＳインバータ２１の入出力間を短絡すること
で、ＣＭＯＳインバータ２１のイコライジングを行って
動作点を決定させる。次に、入力信号が“Ｈ”レベルに
なると、リセット用ＴＦＴＱｐ１２がオフ（開）状態に
なって入力信号に対する信号レベルのシフト動作を行
う。これにより、入力信号が５Ｖp-p の信号レベルから
１５Ｖp-p の信号レベルにレベルシフトされる。

【００２４】ところで、通常のＬＳＩに用いられる素子
に比べて、ＬＣＤ駆動用の素子、即ちＴＦＴは性能が悪
く、遅延が大きい。チョッパー型コンパレータの場合
は、ＣＭＯＳインバータ２１の入出力間を短絡し、ＣＭ
ＯＳインバータ２１の出力が確定した後に入力信号を与
えないと動作しないことから、リセットタイミングに対
して入力信号を遅らせる必要がある。

【００２５】これに対して、本実施形態においては、リ
セット用スイッチ素子としてＬＣＤ駆動用の素子と同じ
ＴＦＴを用いており、このリセット用ＴＦＴＱｐ１２に
おいても同程度の遅延が生ずることから、特別なタイミ
ング制御を行わなくても、ＣＭＯＳインバータ２１の出
力が確定した後に入力信号が与えられることになるた
め、チョッパー型コンパレータは正常に動作する。

【００２６】また、リセット用ＴＦＴＱｐ１２が入力信
号に応じてその逆位相で開（オフ）／閉（オン）するこ
とから、従来のように、外部からリセットパルスを取り
込む必要がないため、専用の端子を用意する必要がな
い。また、回路構成を小さくできるため、レイアウトの
小面積化および低消費電力化が図れる。さらに、リセッ
ト用スイッチ素子としてＬＣＤ駆動用の素子と同じＴＦ
Ｔを用いたことにより、素子の特性バラツキや温度変動
に対しても強いものとなる。

【００２７】図３に、本実施形態の応用例を示す。この
応用例では、チョッパー型コンパレータを構成するＣＭ
ＯＳインバータ２１の後段に、ＣＭＯＳインバータが例
えば３段縦続接続されてなるバッファ２５が接続された
構成となっているものの、レベルシフト回路としての基
本的な構成は、上記実施形態の場合と同じである。

【００２８】この応用例に係るレベルシフト回路のシミ
ュレーション結果を図４に示す。図４において、波形
（ａ）〜（ｅ）は図３の各部（ａ）〜（ｅ）の波形を対
応して示している。すなわち、波形（ａ）は入力波形、
波形（ｂ）はＣＭＯＳインバータ２１の出力波形、波形
（ｃ）〜（ｅ）はバッファ２５の１段目〜３段目のＣＭ
ＯＳインバータの各出力波形である。

【００２９】このシミュレーション結果から明らかなよ
うに、ＣＭＯＳインバータ２１の後段にバッファ２５を
配し、このバッファ２５にて波形整形を行うことによ
り、原波形に近い出力波形を得ることができる。

【００３０】なお、上記実施形態では、入力部にコンデ
ンサ２３を配置して入力信号の直流成分をカットする構
成の場合について説明したが、図５に示すように、入力
部にクランプ回路２６を配置し、ＣＭＯＳインバータ２
１の中間電位付近まで信号振幅の中間電位を持っていく
ようにすることも可能である。

【００３１】また、上記実施形態においては、ＬＣＤに
適用した場合を例に採って説明したが、ＬＣＤに限定さ
れるものではなく、ＬＣＤの場合と同様にして他のデバ
イスへの適用も可能である。

【００３２】

【発明の効果】以上説明したように、本発明によれば、
ＴＦＴを用いて構成されるチョッパー型コンパレータか
らなるレベルシフト回路において、入力信号に応じてそ
の逆位相で開閉するスイッチ素子を設け、このスイッチ
素子によってチョッパー型コンパレータのリセットを行
う構成としたことにより、外部からリセットパルスを取
り込む必要がないため、専用の端子を用意する必要がな
く、構成の簡略化が図れることになる。

【図面の簡単な説明】

【図１】本発明が適用されるアクティブマトリクス型Ｌ
ＣＤの一例を示す概略構成図である。

【図２】本発明の一実施形態を示す回路図である。

【図３】本発明の応用例を示す回路図である。

【図４】応用例に係るシミュレーション結果を示す波形
図である。

【図５】本発明の他の実施形態を示す回路図である。

【図６】従来例を示す回路図である。

【符号の説明】

１１…レベルシフト回路、１２…水平駆動回路、１３…
垂直駆動回路、１７…ＴＦＴ（薄膜トランジスタ）、１
８…液晶セル、２１…ＣＭＯＳインバータ、２４…コン
デンサ、２５…バッファ、２６…クランプ回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 薄膜トランジスタを用いて構成されるチ
   ョッパー型コンパレータからなるレベルシフト回路であ
   って、 入力信号に応じてその逆位相で開閉するスイッチ素子を
   有し、このスイッチ素子によって前記チョッパー型コン
   パレータのリセットを行うことを特徴とするレベルシフ
   ト回路。
2. 【請求項２】 前記スイッチ素子は薄膜トランジスタか
   らなることを特徴とする請求項１記載のレベルシフト回
   路。