JPH09222591A - オフ電圧発生回路 - Google Patents
オフ電圧発生回路Info
- Publication number
- JPH09222591A JPH09222591A JP8328217A JP32821796A JPH09222591A JP H09222591 A JPH09222591 A JP H09222591A JP 8328217 A JP8328217 A JP 8328217A JP 32821796 A JP32821796 A JP 32821796A JP H09222591 A JPH09222591 A JP H09222591A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- generating circuit
- level
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Control Of Voltage And Current In General (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【課題】薄膜トランジスタのオフ特性を最適化し、薄膜
トランジスタの生産工程単位やパネル単位で発生するオ
フ特性の偏差を補償せしめるためのオフ電圧のレベルが
調節可能なオフ電圧発生回路を提供する。 【解決手段】オフ電圧発生回路は、共通電圧信号と反転
共通電圧信号とが入力され、薄膜トランジスタをターン
オフさせるために必要なレベルの電位を生成して出力す
るオフ電圧発生部と、一端は接地され他端は前記オフ電
圧発生部に連結され、前記オフ電圧発生部から出力する
オフ電圧のレベルを調節するオフ電圧レベル調節部と、
一方は接地され他方は前記オフ電圧レベル調節部に連結
され、初期電源印加（パワーオン）時に前記オフ電圧レ
ベル調節部が一定の時間の間動作しないようにするシャ
ットダウン防止部とからなる。
トランジスタの生産工程単位やパネル単位で発生するオ
フ特性の偏差を補償せしめるためのオフ電圧のレベルが
調節可能なオフ電圧発生回路を提供する。 【解決手段】オフ電圧発生回路は、共通電圧信号と反転
共通電圧信号とが入力され、薄膜トランジスタをターン
オフさせるために必要なレベルの電位を生成して出力す
るオフ電圧発生部と、一端は接地され他端は前記オフ電
圧発生部に連結され、前記オフ電圧発生部から出力する
オフ電圧のレベルを調節するオフ電圧レベル調節部と、
一方は接地され他方は前記オフ電圧レベル調節部に連結
され、初期電源印加（パワーオン）時に前記オフ電圧レ
ベル調節部が一定の時間の間動作しないようにするシャ
ットダウン防止部とからなる。
Description
【０００１】
【発明の属する技術分野】本発明はオフ電圧ＶＯＦＦの
レベルが調節可能なオフ電圧発生回路に係り、より詳し
くは、薄膜トランジスタ液晶表示装置（ＴＦＴ ＬＣ
Ｄ；Thin Film Transist-or Liquid Crystal Display）
の駆動装置において、薄膜トランジスタのオフ特性を向
上させて液晶表示装置の画質を改善するためにオフ電圧
のレベルが調節可能なオフ電圧発生回路に関する。
レベルが調節可能なオフ電圧発生回路に係り、より詳し
くは、薄膜トランジスタ液晶表示装置（ＴＦＴ ＬＣ
Ｄ；Thin Film Transist-or Liquid Crystal Display）
の駆動装置において、薄膜トランジスタのオフ特性を向
上させて液晶表示装置の画質を改善するためにオフ電圧
のレベルが調節可能なオフ電圧発生回路に関する。
【０００２】
【従来の技術】薄膜トランジスタ液晶表示装置は各画素
をオン／オフさせるスイッチング素子として薄膜トラン
ジスタを用いる。従って、薄膜トランジスタ液晶表示装
置において、薄膜トランジスタの特性が画質に及ぼす影
響は非常に大きい。この薄膜トランジスタの特性はオン
特性とオフ特性とに分けられるが、オン特性は薄膜トラ
ンジスタをオンしたとき、データラインに印加された電
圧をどの程度忠実に画素に伝達するかに従い決定され、
オフ特性はオンしたとき画素に充電された電荷を薄膜ト
ランジスタのオフ期間の間どの程度忠実に保持するかに
従い決定される。従って、オン特性を良くするためには
オン電流を大きくしなければならないし、オフ特性を良
くするためにはオフ電流を小さくしなければならない。
添付図面を参照して説明すると、図１は薄膜トランジス
タの電圧−電流特性を示すグラフであり、同図に示すよ
うに、オン電流ＩONはオン電圧ＶONＮが大きいほど大き
くなるが、オフ電流ＩOFF は最小点があってオフ電圧Ｖ
OFF がこの点を外れる場合にはオフ電流ＩOFF が増加し
て薄膜トランジスタのオフ特性が悪くなる。
をオン／オフさせるスイッチング素子として薄膜トラン
ジスタを用いる。従って、薄膜トランジスタ液晶表示装
置において、薄膜トランジスタの特性が画質に及ぼす影
響は非常に大きい。この薄膜トランジスタの特性はオン
特性とオフ特性とに分けられるが、オン特性は薄膜トラ
ンジスタをオンしたとき、データラインに印加された電
圧をどの程度忠実に画素に伝達するかに従い決定され、
オフ特性はオンしたとき画素に充電された電荷を薄膜ト
ランジスタのオフ期間の間どの程度忠実に保持するかに
従い決定される。従って、オン特性を良くするためには
オン電流を大きくしなければならないし、オフ特性を良
くするためにはオフ電流を小さくしなければならない。
添付図面を参照して説明すると、図１は薄膜トランジス
タの電圧−電流特性を示すグラフであり、同図に示すよ
うに、オン電流ＩONはオン電圧ＶONＮが大きいほど大き
くなるが、オフ電流ＩOFF は最小点があってオフ電圧Ｖ
OFF がこの点を外れる場合にはオフ電流ＩOFF が増加し
て薄膜トランジスタのオフ特性が悪くなる。
【０００３】一方、これと関連した公知の技術として
は、韓国特許第９５−５１２９号の“薄膜トランジスタ
液晶表示装置の駆動装置”および同特許第９５−１２２
４０号の“薄膜トランジスタ液晶表示装置の駆動方法”
がある。以下、添付図面を参照して従来のオフ電圧発生
回路について説明する。図２は従来のオフ電圧発生回路
を示す図である。
は、韓国特許第９５−５１２９号の“薄膜トランジスタ
液晶表示装置の駆動装置”および同特許第９５−１２２
４０号の“薄膜トランジスタ液晶表示装置の駆動方法”
がある。以下、添付図面を参照して従来のオフ電圧発生
回路について説明する。図２は従来のオフ電圧発生回路
を示す図である。
【０００４】図２に示すように、従来のオフ電圧発生回
路は、接地に逆方向に直列に連結されているダイオード
Ｄ3 ，Ｄ4 ，Ｄ5 ，Ｄ6 と、一端が反転共通電圧信号Ｖ
COMBと連結され他端が二つのダイオードＤ4 ，Ｄ5 の接
続点Ｎ1 と連結されたキャパシタＣ4 と、一端が共通電
圧信号ＶCOM と連結され他端がダイオードＤ6 のアノー
ドと連結されたキャパシタＣ5 とからなる。
路は、接地に逆方向に直列に連結されているダイオード
Ｄ3 ，Ｄ4 ，Ｄ5 ，Ｄ6 と、一端が反転共通電圧信号Ｖ
COMBと連結され他端が二つのダイオードＤ4 ，Ｄ5 の接
続点Ｎ1 と連結されたキャパシタＣ4 と、一端が共通電
圧信号ＶCOM と連結され他端がダイオードＤ6 のアノー
ドと連結されたキャパシタＣ5 とからなる。
【０００５】
【発明が解決しようとする課題】このとき、電源電圧Ｖ
DDを５Ｖとし、ダイオード電圧ＶD を０．７５Ｖとする
と、共通電圧信号ＶCOM と反転共通電圧信号ＶCOMBが０
Ｖと５Ｖとを繰り返して入力するので、第２ノードＮ2
の電位は−２Ｖと−７Ｖとを繰り返す。従って、オフ電
圧ＶOFF のレベルは固定され調節が不能になる。
DDを５Ｖとし、ダイオード電圧ＶD を０．７５Ｖとする
と、共通電圧信号ＶCOM と反転共通電圧信号ＶCOMBが０
Ｖと５Ｖとを繰り返して入力するので、第２ノードＮ2
の電位は−２Ｖと−７Ｖとを繰り返す。従って、オフ電
圧ＶOFF のレベルは固定され調節が不能になる。
【０００６】このため、前記従来のオフ電圧発生回路
は、パネルごとに存在する薄膜トランジスタのオフ特性
の差異による画質の低下に効果的に対応できないという
問題点がある。従って、本発明は前記のような問題点を
解決するためのものであって、その目的は、薄膜トラン
ジスタのオフ特性を最適化し、薄膜トランジスタの生産
工程単位やパネル単位で発生するオフ特性の偏差を補償
せしめるためのオフ電圧のレベルが調節可能なオフ電圧
発生回路を提供することにある。
は、パネルごとに存在する薄膜トランジスタのオフ特性
の差異による画質の低下に効果的に対応できないという
問題点がある。従って、本発明は前記のような問題点を
解決するためのものであって、その目的は、薄膜トラン
ジスタのオフ特性を最適化し、薄膜トランジスタの生産
工程単位やパネル単位で発生するオフ特性の偏差を補償
せしめるためのオフ電圧のレベルが調節可能なオフ電圧
発生回路を提供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成するため
の本発明の構成は、共通電圧信号と反転共通電圧信号と
が入力され、薄膜トランジスタをターンオフさせるため
に必要なレベルの電位を生成して出力するオフ電圧発生
部と、一端は接地され他端は前記オフ電圧発生部に連結
され、前記オフ電圧発生部から出力するオフ電圧のレベ
ルを調節するオフ電圧レベル調節部と、一方は接地され
他方は前記オフ電圧レベル調節部に連結され、初期電源
印加（パワーオン）時に前記オフ電圧レベル調節部が一
定の時間の間動作しないようにするシャットダウン防止
部とからなる。
の本発明の構成は、共通電圧信号と反転共通電圧信号と
が入力され、薄膜トランジスタをターンオフさせるため
に必要なレベルの電位を生成して出力するオフ電圧発生
部と、一端は接地され他端は前記オフ電圧発生部に連結
され、前記オフ電圧発生部から出力するオフ電圧のレベ
ルを調節するオフ電圧レベル調節部と、一方は接地され
他方は前記オフ電圧レベル調節部に連結され、初期電源
印加（パワーオン）時に前記オフ電圧レベル調節部が一
定の時間の間動作しないようにするシャットダウン防止
部とからなる。
【０００８】
【発明の実施の形態】以下、本発明の好ましい実施例を
添付図面に基づいて詳細に説明する。図３は本発明の一
実施形態に従うオフ電圧発生回路を示すものである。図
３に示すように、本発明の実施形態に従うオフ電圧発生
回路は、共通電圧信号ＶCOM と反転共通電圧信号ＶCOMB
が入力されて、薄膜トランジスタをターンオフさせるた
めに必要なレベルの電位を生成して出力するオフ電圧発
生部３１と、一端は接地され他端は前記オフ電圧発生部
３１に連結され、前記オフ電圧発生部３１から出力する
オフ電圧ＶOFF のレベルを調節するオフ電圧レベル調節
部３２と、一方は接地され他方は前記オフ電圧レベル調
節部３２に連結され、初期電源の印加時に前記オフ電圧
レベル調節部３２が一定の時間の間動作しないようにす
るシャットダウン防止部３３とからなる。
添付図面に基づいて詳細に説明する。図３は本発明の一
実施形態に従うオフ電圧発生回路を示すものである。図
３に示すように、本発明の実施形態に従うオフ電圧発生
回路は、共通電圧信号ＶCOM と反転共通電圧信号ＶCOMB
が入力されて、薄膜トランジスタをターンオフさせるた
めに必要なレベルの電位を生成して出力するオフ電圧発
生部３１と、一端は接地され他端は前記オフ電圧発生部
３１に連結され、前記オフ電圧発生部３１から出力する
オフ電圧ＶOFF のレベルを調節するオフ電圧レベル調節
部３２と、一方は接地され他方は前記オフ電圧レベル調
節部３２に連結され、初期電源の印加時に前記オフ電圧
レベル調節部３２が一定の時間の間動作しないようにす
るシャットダウン防止部３３とからなる。
【０００９】前記オフ電圧発生部３１は、前記オフ電圧
レベル調節部３２の一端に逆方向に直列連結された二つ
のダイオードＤ1 ，Ｄ2 と、一端が反転共通電圧信号Ｖ
COMBと連結され、他端が前記二つのダイオードＤ1 ，Ｄ
2 の接続点に連結された第１キャパシタＣ1 と、一端が
共通電圧信号ＶCOM と連結され、他端が前記ダイオード
Ｄ2 のアノードに連結された第２キャパシタＣ2 とから
なる。
レベル調節部３２の一端に逆方向に直列連結された二つ
のダイオードＤ1 ，Ｄ2 と、一端が反転共通電圧信号Ｖ
COMBと連結され、他端が前記二つのダイオードＤ1 ，Ｄ
2 の接続点に連結された第１キャパシタＣ1 と、一端が
共通電圧信号ＶCOM と連結され、他端が前記ダイオード
Ｄ2 のアノードに連結された第２キャパシタＣ2 とから
なる。
【００１０】前記オフ電圧レベル調節部３２は、一端が
接地され他端が前記オフ電圧発生部３１のダイオードＤ
1 のカソードに連結された可変抵抗Ｒ1 からなる。前記
シャットダウン防止部３３は、一端が電源電圧ＶDDに連
結された第３キャパシタＣ3 と、ゲートが前記第３キャ
パシタＣ3 の他端に連結され、ソースが前記可変抵抗Ｒ
1 の一端と接地との間に連結され、ドレインが前記可変
抵抗Ｒ1 の他端と前記ダイオードＤ1 のカソードとの間
に連結されたｎＭＯＳトランジスタＭと、一端が接地さ
れ他端が前記第３キャパシタＣ3 と前記ｎＭＯＳトラン
ジスタＭのゲートの間に連結された抵抗Ｒ2 とからな
る。
接地され他端が前記オフ電圧発生部３１のダイオードＤ
1 のカソードに連結された可変抵抗Ｒ1 からなる。前記
シャットダウン防止部３３は、一端が電源電圧ＶDDに連
結された第３キャパシタＣ3 と、ゲートが前記第３キャ
パシタＣ3 の他端に連結され、ソースが前記可変抵抗Ｒ
1 の一端と接地との間に連結され、ドレインが前記可変
抵抗Ｒ1 の他端と前記ダイオードＤ1 のカソードとの間
に連結されたｎＭＯＳトランジスタＭと、一端が接地さ
れ他端が前記第３キャパシタＣ3 と前記ｎＭＯＳトラン
ジスタＭのゲートの間に連結された抵抗Ｒ2 とからな
る。
【００１１】前記構成によるこの発明の実施形態に従う
作用について説明する。オフ電圧発生部３１の前記二つ
のダイオードＤ1 ，Ｄ2 は前記二つのキャパシタＣ1 ，
Ｃ2 に充電された電圧をそれぞれ降下させる。また、前
記第１キャパシタＣ1 は反転共通電圧信号ＶCOMBを充電
し、その後前記ダイオードＤ1 と前記可変抵抗Ｒ1 によ
る電圧降下後に電圧を出力し、前記第２キャパシタＣ2
は共通電圧信号ＶCOM を充電し、その後前記ダイオード
Ｄ2 による電圧の降下後にオフ電圧ＶOFF を出力する。
ここで、前記可変抵抗Ｒ1 は前記オフ電圧発生部３１か
ら出力するオフ電圧ＶOFF のレベルを、パネルの特性を
考慮して調節する。
作用について説明する。オフ電圧発生部３１の前記二つ
のダイオードＤ1 ，Ｄ2 は前記二つのキャパシタＣ1 ，
Ｃ2 に充電された電圧をそれぞれ降下させる。また、前
記第１キャパシタＣ1 は反転共通電圧信号ＶCOMBを充電
し、その後前記ダイオードＤ1 と前記可変抵抗Ｒ1 によ
る電圧降下後に電圧を出力し、前記第２キャパシタＣ2
は共通電圧信号ＶCOM を充電し、その後前記ダイオード
Ｄ2 による電圧の降下後にオフ電圧ＶOFF を出力する。
ここで、前記可変抵抗Ｒ1 は前記オフ電圧発生部３１か
ら出力するオフ電圧ＶOFF のレベルを、パネルの特性を
考慮して調節する。
【００１２】より詳しく説明すると、オフ電圧ＶOFF の
振幅の変化なしでＤＣレベルのみを調節するため、第２
キャパシタＣ2 に充電される第２キャパシタ電圧ＶC2の
変化なしで第１キャパシタＣ1 に充電される第１キャパ
シタ電圧ＶC1のみを可変可能にしなければならない。第
１キャパシタＣ１は反転共通電圧信号ＶCOMBがハイであ
るときだけ充電されるので第１キャパシタ電圧ＶC1は下
記の式（１）により決まる。
振幅の変化なしでＤＣレベルのみを調節するため、第２
キャパシタＣ2 に充電される第２キャパシタ電圧ＶC2の
変化なしで第１キャパシタＣ1 に充電される第１キャパ
シタ電圧ＶC1のみを可変可能にしなければならない。第
１キャパシタＣ１は反転共通電圧信号ＶCOMBがハイであ
るときだけ充電されるので第１キャパシタ電圧ＶC1は下
記の式（１）により決まる。
【００１３】 ＶC1＝ＶCOMB（Ｈ）−ＶD1−ＶR1 ・・・・・・（１） ここで、ＶCOMB（Ｈ）を５Ｖ，ＶD1を０．７Ｖとする
と、第１キャパシタ電圧ＶC1は下記の式（２）のようで
ある。 ＶC1＝４．３（Ｖ）−ＶR1 ・・・・・・（２） 従って、第１キャパシタ電圧ＶC1は可変抵抗Ｒ1 の両端
にかかる可変抵抗の電圧ＶR1により調節可能であり、可
変抵抗の電圧ＶR1は可変抵抗Ｒ1 の値を変化させること
により調節可能である。
と、第１キャパシタ電圧ＶC1は下記の式（２）のようで
ある。 ＶC1＝４．３（Ｖ）−ＶR1 ・・・・・・（２） 従って、第１キャパシタ電圧ＶC1は可変抵抗Ｒ1 の両端
にかかる可変抵抗の電圧ＶR1により調節可能であり、可
変抵抗の電圧ＶR1は可変抵抗Ｒ1 の値を変化させること
により調節可能である。
【００１４】結局、可変抵抗Ｒ1 値の変化に従い、最終
出力であるオフ電圧ＶOFF のレベルが調節される。一
方、前記可変抵抗Ｒ1 は必要に応じて固定抵抗に代替す
ることもできる。そして、可変抵抗Ｒ1 と並列に連結さ
れたｎＭＯＳトランジスタＭと第３キャパシタＣ3 と抵
抗Ｒ2 とで構成されたシャットダウン防止部３３は、可
変抵抗Ｒ 1 が大きい場合、初期パワーオンしたとき、オ
フ電圧ＶOFF がグラウンドＧＮＤレベルにおいて所望す
るレベルに転移する過渡的時間が長くなりゲートドライ
ブ集積回路（図示省略）のパワーシーケンスが乱れて発
生するシャットダウン現象を防止するための回路であ
る。
出力であるオフ電圧ＶOFF のレベルが調節される。一
方、前記可変抵抗Ｒ1 は必要に応じて固定抵抗に代替す
ることもできる。そして、可変抵抗Ｒ1 と並列に連結さ
れたｎＭＯＳトランジスタＭと第３キャパシタＣ3 と抵
抗Ｒ2 とで構成されたシャットダウン防止部３３は、可
変抵抗Ｒ 1 が大きい場合、初期パワーオンしたとき、オ
フ電圧ＶOFF がグラウンドＧＮＤレベルにおいて所望す
るレベルに転移する過渡的時間が長くなりゲートドライ
ブ集積回路（図示省略）のパワーシーケンスが乱れて発
生するシャットダウン現象を防止するための回路であ
る。
【００１５】すなわち、シャットダウン防止部３３は初
期パワーオンしたとき、ｎＭＯＳトランジスタＭがター
ンオンされて可変抵抗Ｒ1 を一定時間の間動作しないよ
う短絡させることにより、オフ電圧ＶOFF の過渡的時間
を短くせしめる。より詳しく説明すると、ｎＭＯＳトラ
ンジスタＭをターンオンさせるためにはゲートにソース
よりＶTH以上の高い電圧が印加されなければならない。
期パワーオンしたとき、ｎＭＯＳトランジスタＭがター
ンオンされて可変抵抗Ｒ1 を一定時間の間動作しないよ
う短絡させることにより、オフ電圧ＶOFF の過渡的時間
を短くせしめる。より詳しく説明すると、ｎＭＯＳトラ
ンジスタＭをターンオンさせるためにはゲートにソース
よりＶTH以上の高い電圧が印加されなければならない。
【００１６】このとき、ｎＭＯＳトランジスタＭのゲー
ト電圧ＶG は下記の式（１）により決まる。 ＶG ＝ＶDD−ＶC3 ・・・・・・（３） 最初のパワーオンの際、第３キャパシタＣ3 に充電され
た電荷がないので、Ｖ C3はゼロであり、従って、ＶG は
ＶDDになりｎＭＯＳトランジスタＭはターンオンされ
る。
ト電圧ＶG は下記の式（１）により決まる。 ＶG ＝ＶDD−ＶC3 ・・・・・・（３） 最初のパワーオンの際、第３キャパシタＣ3 に充電され
た電荷がないので、Ｖ C3はゼロであり、従って、ＶG は
ＶDDになりｎＭＯＳトランジスタＭはターンオンされ
る。
【００１７】しかしながら、時間が経過するほど第３キ
ャパシタＣ3 に電荷が充電され、第３キャパシタの電圧
ＶC3は漸次上昇して一定時間が経過するとＶC3はＶDDに
なる。このとき、ゲート電圧ＶG は上記式（３）によ
り、ＶG はゼロになりｎＭＯＳトランジスタＭはターン
オフされる。１回ターンオフされたｎＭＯＳトランジス
タＭは続けてその状態を保持するので、オフ電圧ＶOFF
は可変抵抗Ｒ1 値によって決まるレベルにおいて動作す
る。
ャパシタＣ3 に電荷が充電され、第３キャパシタの電圧
ＶC3は漸次上昇して一定時間が経過するとＶC3はＶDDに
なる。このとき、ゲート電圧ＶG は上記式（３）によ
り、ＶG はゼロになりｎＭＯＳトランジスタＭはターン
オフされる。１回ターンオフされたｎＭＯＳトランジス
タＭは続けてその状態を保持するので、オフ電圧ＶOFF
は可変抵抗Ｒ1 値によって決まるレベルにおいて動作す
る。
【００１８】ここで、ｎＭＯＳトランジスタＭのターン
オンからターンオフまでの時間は第３キャパシタＣ3 と
抵抗Ｒ2 により決まる。
オンからターンオフまでの時間は第３キャパシタＣ3 と
抵抗Ｒ2 により決まる。
【００１９】
【発明の効果】以上のように、本発明では、薄膜トラン
ジスタの動作条件を最適化でき、パネル別に薄膜トラン
ジスタの特性の差異を補償することができ、オフ電圧Ｖ
OFF の微細な調整が可能で、液晶表示装置の画質を改善
する効果を有するオフ電圧のレベルが調節可能なオフ電
圧発生回路を提供することができる。
ジスタの動作条件を最適化でき、パネル別に薄膜トラン
ジスタの特性の差異を補償することができ、オフ電圧Ｖ
OFF の微細な調整が可能で、液晶表示装置の画質を改善
する効果を有するオフ電圧のレベルが調節可能なオフ電
圧発生回路を提供することができる。
【００２０】本発明では全ての薄膜トランジスタ液晶表
示装置について、このような効果を奏する。
示装置について、このような効果を奏する。
【図１】薄膜トランジスタの電圧−電流特性を示すグラ
フである。
フである。
【図２】従来のオフ電圧発生回路を示す図である。
【図３】本発明の実施形態に従うオフ電圧のレベルが調
節されるオフ電圧発生回路を示す図である。
節されるオフ電圧発生回路を示す図である。
３１ オフ電圧発生部 ３２ オフ電圧レベル調節部 ３３ シャットダウン防止部 Ｃ1 第１キャパシタ Ｃ2 第２キャパシタ Ｃ3 第３キャパシタ Ｄ1 ，Ｄ2 ダイオード Ｍ ｎＭＯＳトランジスタ Ｒ1 可変抵抗 Ｒ2 抵抗 ＶCOM 共通電圧信号 ＶCOMB 反転共通電圧信号 ＶOFF オフ電圧
Claims (7)
- 【請求項１】薄膜トランジスタ液晶表示装置の駆動装置
に用いられるオフ電圧発生回路であって、 共通電圧信号と反転共通電圧信号とが入力され、薄膜ト
ランジスタをターンオフさせるために必要なレベルの電
位を生成して出力するオフ電圧発生部と、 一端は接地され他端は前記オフ電圧発生部に連結され、
前記オフ電圧発生部から出力するオフ電圧のレベルを調
節するオフ電圧レベル調節部と、 一方は接地され他方は前記オフ電圧レベル調節部に連結
され、初期電源印加（パワーオン）時に前記オフ電圧レ
ベル調節部が一定の時間の間動作しないようにするシャ
ットダウン防止部と、を備えることを特徴とするオフ電
圧発生回路。 - 【請求項２】前記オフ電圧発生部は、 前記オフ電圧レベル調節部の一端に逆方向に直列連結さ
れた二つのダイオードと、 一端が反転共通電圧信号と連結され他端が前記二つのダ
イオードの接続点に連結された第１キャパシタと、 一端が共通電圧信号と連結され他端が前記ダイオードの
アノードに連結された第２キャパシタと、からなる請求
項１に記載のオフ電圧発生回路。 - 【請求項３】前記二つのダイオードは前記二つのキャパ
シタに充電された電圧をそれぞれ降下させることを特徴
とする、請求項２に記載のオフ電圧発生回路。 - 【請求項４】前記オフ電圧レベル調節部は、 一端が接地され他端が前記オフ電圧発生部のダイオード
のカソードに連結された可変抵抗からなることを特徴と
する請求項１に記載のオフ電圧発生回路。 - 【請求項５】前記可変抵抗は必要に応じて固定抵抗に代
替可能であることを特徴とする請求項４に記載のオフ電
圧発生回路。 - 【請求項６】前記シャットダウン防止部は、 一端が電源電圧に連結された第３キャパシタと、 ゲートが前記第３キャパシタの他端に連結され、ソース
が前記可変抵抗の一端と接地との間に連結され、ドレイ
ンが前記可変抵抗の他端と前記ダイオードのカソードと
の間に連結されたｎＭＯＳトランジスタと、 一端が接地され他端が前記第３キャパシタと前記ｎＭＯ
Ｓトランジスタのゲートの間に連結された抵抗とからな
ることを特徴とする請求項１に記載のオフ電圧発生回
路。 - 【請求項７】前記ｎＭＯＳトランジスタのターンオンか
らターンオフまでの時間は前記第３キャパシタと前記抵
抗により決定されることを特徴とする請求項６に記載の
オフ電圧発生回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950049315A KR100188109B1 (ko) | 1995-12-13 | 1995-12-13 | 오프전압의 레벨이 조절되는 오프전압 발생회로 |
| KR1995P49315 | 1995-12-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09222591A true JPH09222591A (ja) | 1997-08-26 |
| JP3616220B2 JP3616220B2 (ja) | 2005-02-02 |
Family
ID=19439646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32821796A Expired - Lifetime JP3616220B2 (ja) | 1995-12-13 | 1996-12-09 | オフ電圧発生回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5874828A (ja) |
| JP (1) | JP3616220B2 (ja) |
| KR (1) | KR100188109B1 (ja) |
| TW (1) | TW381248B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010143557A1 (ja) | 2009-06-09 | 2010-12-16 | シャープ株式会社 | 半導体装置 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990010292A (ko) * | 1997-07-16 | 1999-02-18 | 윤종용 | 액정 표시 장치의 기준 전압 조절 회로 |
| KR100448936B1 (ko) * | 1997-09-25 | 2004-11-16 | 삼성전자주식회사 | 게이트 오프 전압을 보상하는 액정 표시 장치용 구동 회로 및구동 방법 |
| US6198262B1 (en) * | 1998-11-20 | 2001-03-06 | Compaq Computer Corporation | Selective dual input low dropout linear regulator |
| US6456281B1 (en) * | 1999-04-02 | 2002-09-24 | Sun Microsystems, Inc. | Method and apparatus for selective enabling of Addressable display elements |
| KR100806971B1 (ko) * | 2001-12-26 | 2008-02-25 | 엘지.필립스 엘시디 주식회사 | 액정표시모듈의 구동장치 |
| KR20060023395A (ko) * | 2004-09-09 | 2006-03-14 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| KR100793242B1 (ko) * | 2006-08-18 | 2008-01-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
| KR100820659B1 (ko) * | 2006-09-12 | 2008-04-11 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| KR20080056929A (ko) * | 2006-12-19 | 2008-06-24 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
| KR101331211B1 (ko) | 2006-12-19 | 2013-11-20 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| US8237645B2 (en) * | 2007-08-14 | 2012-08-07 | Himax Technologies Limited | Apparatus for driving panel in display system |
| TWI420479B (zh) * | 2009-04-17 | 2013-12-21 | Chunghwa Picture Tubes Ltd | 液晶顯示器之共同訊號之準位調整電路 |
| CN102915713B (zh) * | 2012-10-08 | 2015-03-25 | 合肥京东方光电科技有限公司 | 一种栅极电压温度补偿电路及补偿方法、显示装置 |
| KR20160055368A (ko) | 2014-11-07 | 2016-05-18 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
| CN116250033A (zh) | 2020-09-18 | 2023-06-09 | 三星电子株式会社 | 显示设备和用于控制该显示设备的方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62117018A (ja) * | 1985-11-15 | 1987-05-28 | Alps Electric Co Ltd | 出力段制御回路 |
| JPH04191723A (ja) * | 1990-11-27 | 1992-07-10 | Toshiba Corp | 液晶駆動装置 |
| JP2912480B2 (ja) * | 1991-08-22 | 1999-06-28 | シャープ株式会社 | 表示装置の駆動回路 |
| JP3346652B2 (ja) * | 1993-07-06 | 2002-11-18 | シャープ株式会社 | 電圧補償回路および表示装置 |
-
1995
- 1995-12-13 KR KR1019950049315A patent/KR100188109B1/ko not_active IP Right Cessation
-
1996
- 1996-12-09 JP JP32821796A patent/JP3616220B2/ja not_active Expired - Lifetime
- 1996-12-11 TW TW085115296A patent/TW381248B/zh not_active IP Right Cessation
- 1996-12-13 US US08/766,790 patent/US5874828A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010143557A1 (ja) | 2009-06-09 | 2010-12-16 | シャープ株式会社 | 半導体装置 |
| US8598667B2 (en) | 2009-06-09 | 2013-12-03 | Sharp Kabushiki Kaisha | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100188109B1 (ko) | 1999-06-01 |
| KR970050045A (ko) | 1997-07-29 |
| US5874828A (en) | 1999-02-23 |
| JP3616220B2 (ja) | 2005-02-02 |
| TW381248B (en) | 2000-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0731441B1 (en) | A liquid crystal display driver with threshold voltage drift compensation | |
| US6567327B2 (en) | Driving circuit, charge/discharge circuit and the like | |
| JP4748414B2 (ja) | アナログバッファ及びこれを有する表示装置並びにアナログバッファの駆動方法 | |
| US9336897B2 (en) | Shift register circuit | |
| US9361845B2 (en) | Display device compensating clock signal with temperature | |
| US8102357B2 (en) | Display device | |
| US20110248746A1 (en) | Semiconductor device and driving method thereof | |
| JPH08263027A (ja) | シフトレジスタ | |
| JPH09222591A (ja) | オフ電圧発生回路 | |
| JP2005293817A (ja) | シフトレジスタとその駆動方法及び液晶表示パネルの駆動装置 | |
| US6731151B1 (en) | Method and apparatus for level shifting | |
| KR100391728B1 (ko) | 비디오디스플레이장치 | |
| US6741230B2 (en) | Level shift circuit and image display device | |
| KR20020013131A (ko) | 아날로그 버퍼 및 그의 구동방법 | |
| US6861889B2 (en) | Amplitude converting circuit | |
| KR100375751B1 (ko) | 전압 레벨 시프터 및 폴리실리콘 디스플레이 | |
| KR20050104895A (ko) | 쉬프트 레지스터 및 그 구동 방법 | |
| JPH07235844A (ja) | アナログドライバｉｃの出力バッファ回路 | |
| JP3174027B2 (ja) | 信号レベル変換回路 | |
| KR100835518B1 (ko) | 레벨 쉬프트 회로 | |
| JP2005311790A (ja) | 信号レベル変換回路および該回路を用いた液晶表示装置 | |
| JPH0843792A (ja) | 薄膜トランジスタ型液晶表示装置の電力駆動回路 | |
| JPH11220380A (ja) | レベルシフト回路 | |
| JP4417578B2 (ja) | 信号レベル変換回路、アクティブマトリクス型液晶表示装置、および画像表示装置 | |
| JPH08146918A (ja) | スイッチング装置及びスイッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |