JP3616220B2 - オフ電圧発生回路 - Google Patents
オフ電圧発生回路 Download PDFInfo
- Publication number
- JP3616220B2 JP3616220B2 JP32821796A JP32821796A JP3616220B2 JP 3616220 B2 JP3616220 B2 JP 3616220B2 JP 32821796 A JP32821796 A JP 32821796A JP 32821796 A JP32821796 A JP 32821796A JP 3616220 B2 JP3616220 B2 JP 3616220B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- circuit according
- variable resistor
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はオフ電圧ＶＯＦＦのレベルが調節可能なオフ電圧発生回路に係り、より詳しくは、薄膜トランジスタ液晶表示装置（ＴＦＴ ＬＣＤ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔ−ｏｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）の駆動装置において、薄膜トランジスタのオフ特性を向上させて液晶表示装置の画質を改善するためにオフ電圧のレベルが調節可能なオフ電圧発生回路に関する。
【０００２】
【従来の技術】
薄膜トランジスタ液晶表示装置は各画素をオン／オフさせるスイッチング素子として薄膜トランジスタを用いる。従って、薄膜トランジスタ液晶表示装置において、薄膜トランジスタの特性が画質に及ぼす影響は非常に大きい。この薄膜トランジスタの特性はオン特性とオフ特性とに分けられるが、オン特性は薄膜トランジスタをオンしたとき、データラインに印加された電圧をどの程度忠実に画素に伝達するかに従い決定され、オフ特性はオンしたとき画素に充電された電荷を薄膜トランジスタのオフ期間の間どの程度忠実に保持するかに従い決定される。従って、オン特性を良くするためにはオン電流を大きくしなければならないし、オフ特性を良くするためにはオフ電流を小さくしなければならない。添付図面を参照して説明すると、図１は薄膜トランジスタの電圧−電流特性を示すグラフであり、同図に示すように、オン電流ＩＯＮはオン電圧ＶＯＮＮが大きいほど大きくなるが、オフ電流ＩＯＦＦ は最小点があってオフ電圧ＶＯＦＦ がこの点を外れる場合にはオフ電流ＩＯＦＦ が増加して薄膜トランジスタのオフ特性が悪くなる。
【０００３】
一方、これと関連した公知の技術としては、韓国特許第９５−５１２９号の“薄膜トランジスタ液晶表示装置の駆動装置”および同特許第９５−１２２４０号の“薄膜トランジスタ液晶表示装置の駆動方法”がある。
以下、添付図面を参照して従来のオフ電圧発生回路について説明する。
図２は従来のオフ電圧発生回路を示す図である。
【０００４】
図２に示すように、従来のオフ電圧発生回路は、接地に逆方向に直列に連結されているダイオードＤ３ ，Ｄ４ ，Ｄ５ ，Ｄ６ と、一端が反転共通電圧信号ＶＣＯＭＢと連結され他端が二つのダイオードＤ４ ，Ｄ５ の接続点Ｎ１ と連結されたキャパシタＣ４ と、一端が共通電圧信号ＶＣＯＭ と連結され他端がダイオードＤ６ のアノードと連結されたキャパシタＣ５ とからなる。
【０００５】
【発明が解決しようとする課題】
このとき、電源電圧ＶＤＤを５Ｖとし、ダイオード電圧ＶＤ を０．７５Ｖとすると、共通電圧信号ＶＣＯＭ と反転共通電圧信号ＶＣＯＭＢが０Ｖと５Ｖとを繰り返して入力するので、第２ノードＮ２ の電位は−２Ｖと−７Ｖとを繰り返す。従って、オフ電圧ＶＯＦＦ のレベルは固定され調節が不能になる。
【０００６】
このため、前記従来のオフ電圧発生回路は、パネルごとに存在する薄膜トランジスタのオフ特性の差異による画質の低下に効果的に対応できないという問題点がある。
従って、本発明は前記のような問題点を解決するためのものであって、その目的は、薄膜トランジスタのオフ特性を最適化し、薄膜トランジスタの生産工程単位やパネル単位で発生するオフ特性の偏差を補償せしめるためのオフ電圧のレベルが調節可能なオフ電圧発生回路を提供することにある。
【０００７】
【課題を解決するための手段】
前記目的を達成するための本発明の構成は、共通電圧信号と反転共通電圧信号とが入力され、薄膜トランジスタをターンオフさせるために必要なレベルの電位を生成して出力するオフ電圧発生部と、一端は接地され他端は前記オフ電圧発生部に連結され、前記オフ電圧発生部から出力するオフ電圧のレベルを調節するオフ電圧レベル調節部と、一方は接地され他方は前記オフ電圧レベル調節部に連結され、初期電源印加（パワーオン）時に前記オフ電圧レベル調節部が一定の時間の間動作しないようにするシャットダウン防止部とからなる。
【０００８】
【発明の実施の形態】
以下、本発明の好ましい実施例を添付図面に基づいて詳細に説明する。
図３は本発明の一実施形態に従うオフ電圧発生回路を示すものである。
図３に示すように、本発明の実施形態に従うオフ電圧発生回路は、共通電圧信号ＶＣＯＭ と反転共通電圧信号ＶＣＯＭＢが入力されて、薄膜トランジスタをターンオフさせるために必要なレベルの電位を生成して出力するオフ電圧発生部３１と、一端は接地され他端は前記オフ電圧発生部３１に連結され、前記オフ電圧発生部３１から出力するオフ電圧ＶＯＦＦ のレベルを調節するオフ電圧レベル調節部３２と、一方は接地され他方は前記オフ電圧レベル調節部３２に連結され、初期電源の印加時に前記オフ電圧レベル調節部３２が一定の時間の間動作しないようにするシャットダウン防止部３３とからなる。
【０００９】
前記オフ電圧発生部３１は、前記オフ電圧レベル調節部３２の一端に逆方向に直列連結された二つのダイオードＤ１ ，Ｄ２ と、一端が反転共通電圧信号ＶＣＯＭＢと連結され、他端が前記二つのダイオードＤ１ ，Ｄ２ の接続点に連結された第１キャパシタＣ１ と、一端が共通電圧信号ＶＣＯＭ と連結され、他端が前記ダイオードＤ２ のアノードに連結された第２キャパシタＣ２ とからなる。
【００１０】
前記オフ電圧レベル調節部３２は、一端が接地され他端が前記オフ電圧発生部３１のダイオードＤ１ のカソードに連結された可変抵抗Ｒ１ からなる。
前記シャットダウン防止部３３は、一端が電源電圧ＶＤＤに連結された第３キャパシタＣ３ と、ゲートが前記第３キャパシタＣ３ の他端に連結され、ソースが前記可変抵抗Ｒ１ の一端と接地との間に連結され、ドレインが前記可変抵抗Ｒ１ の他端と前記ダイオードＤ１ のカソードとの間に連結されたｎＭＯＳトランジスタＭと、一端が接地され他端が前記第３キャパシタＣ３ と前記ｎＭＯＳトランジスタＭのゲートの間に連結された抵抗Ｒ２ とからなる。
【００１１】
前記構成によるこの発明の実施形態に従う作用について説明する。
オフ電圧発生部３１の前記二つのダイオードＤ１ ，Ｄ２ は前記二つのキャパシタＣ１ ，Ｃ２ に充電された電圧をそれぞれ降下させる。また、前記第１キャパシタＣ１ は反転共通電圧信号ＶＣＯＭＢを充電し、その後前記ダイオードＤ１ と前記可変抵抗Ｒ１ による電圧降下後に電圧を出力し、前記第２キャパシタＣ２ は共通電圧信号ＶＣＯＭ を充電し、その後前記ダイオードＤ２ による電圧の降下後にオフ電圧ＶＯＦＦ を出力する。ここで、前記可変抵抗Ｒ１ は前記オフ電圧発生部３１から出力するオフ電圧ＶＯＦＦ のレベルを、パネルの特性を考慮して調節する。
【００１２】
より詳しく説明すると、オフ電圧ＶＯＦＦ の振幅の変化なしでＤＣレベルのみを調節するため、第２キャパシタＣ２ に充電される第２キャパシタ電圧ＶＣ２の変化なしで第１キャパシタＣ１ に充電される第１キャパシタ電圧ＶＣ１のみを可変可能にしなければならない。第１キャパシタＣ１は反転共通電圧信号ＶＣＯＭＢがハイであるときだけ充電されるので第１キャパシタ電圧ＶＣ１は下記の式（１）により決まる。
【００１３】
ＶＣ１＝ＶＣＯＭＢ（Ｈ）−ＶＤ１−ＶＲ１ ・・・・・・（１）
ここで、ＶＣＯＭＢ（Ｈ）を５Ｖ，ＶＤ１を０．７Ｖとすると、第１キャパシタ電圧ＶＣ１は下記の式（２）のようである。
ＶＣ１＝４．３（Ｖ）−ＶＲ１ ・・・・・・（２）
従って、第１キャパシタ電圧ＶＣ１は可変抵抗Ｒ１ の両端にかかる可変抵抗の電圧ＶＲ１により調節可能であり、可変抵抗の電圧ＶＲ１は可変抵抗Ｒ１ の値を変化させることにより調節可能である。
【００１４】
結局、可変抵抗Ｒ１ 値の変化に従い、最終出力であるオフ電圧ＶＯＦＦ のレベルが調節される。
一方、前記可変抵抗Ｒ１ は必要に応じて固定抵抗に代替することもできる。
そして、可変抵抗Ｒ１ と並列に連結されたｎＭＯＳトランジスタＭと第３キャパシタＣ３ と抵抗Ｒ２ とで構成されたシャットダウン防止部３３は、可変抵抗Ｒ１ が大きい場合、初期パワーオンしたとき、オフ電圧ＶＯＦＦ がグラウンドＧＮＤレベルにおいて所望するレベルに転移する過渡的時間が長くなりゲートドライブ集積回路（図示省略）のパワーシーケンスが乱れて発生するシャットダウン現象を防止するための回路である。
【００１５】
すなわち、シャットダウン防止部３３は初期パワーオンしたとき、ｎＭＯＳトランジスタＭがターンオンされて可変抵抗Ｒ１ を一定時間の間動作しないよう短絡させることにより、オフ電圧ＶＯＦＦ の過渡的時間を短くせしめる。
より詳しく説明すると、ｎＭＯＳトランジスタＭをターンオンさせるためにはゲートにソースよりＶＴＨ以上の高い電圧が印加されなければならない。
【００１６】
このとき、ｎＭＯＳトランジスタＭのゲート電圧ＶＧ は下記の式（１）により決まる。
ＶＧ ＝ＶＤＤ−ＶＣ３ ・・・・・・（３）
最初のパワーオンの際、第３キャパシタＣ３ に充電された電荷がないので、ＶＣ３はゼロであり、従って、ＶＧ はＶＤＤになりｎＭＯＳトランジスタＭはターンオンされる。
【００１７】
しかしながら、時間が経過するほど第３キャパシタＣ３ に電荷が充電され、第３キャパシタの電圧ＶＣ３は漸次上昇して一定時間が経過するとＶＣ３はＶＤＤになる。
このとき、ゲート電圧ＶＧ は上記式（３）により、ＶＧ はゼロになりｎＭＯＳトランジスタＭはターンオフされる。１回ターンオフされたｎＭＯＳトランジスタＭは続けてその状態を保持するので、オフ電圧ＶＯＦＦ は可変抵抗Ｒ１ 値によって決まるレベルにおいて動作する。
【００１８】
ここで、ｎＭＯＳトランジスタＭのターンオンからターンオフまでの時間は第３キャパシタＣ３ と抵抗Ｒ２ により決まる。
【００１９】
【発明の効果】
以上のように、本発明では、薄膜トランジスタの動作条件を最適化でき、パネル別に薄膜トランジスタの特性の差異を補償することができ、オフ電圧ＶＯＦＦ の微細な調整が可能で、液晶表示装置の画質を改善する効果を有するオフ電圧のレベルが調節可能なオフ電圧発生回路を提供することができる。
【００２０】
本発明では全ての薄膜トランジスタ液晶表示装置について、このような効果を奏する。
【図面の簡単な説明】
【図１】薄膜トランジスタの電圧−電流特性を示すグラフである。
【図２】従来のオフ電圧発生回路を示す図である。
【図３】本発明の実施形態に従うオフ電圧のレベルが調節されるオフ電圧発生回路を示す図である。
【符号の説明】
３１ オフ電圧発生部
３２ オフ電圧レベル調節部
３３ シャットダウン防止部
Ｃ１ 第１キャパシタ
Ｃ２ 第２キャパシタ
Ｃ３ 第３キャパシタ
Ｄ１ ，Ｄ２ ダイオード
Ｍ ｎＭＯＳトランジスタ
Ｒ１ 可変抵抗
Ｒ２ 抵抗
ＶＣＯＭ 共通電圧信号
ＶＣＯＭＢ 反転共通電圧信号
ＶＯＦＦ オフ電圧
【発明の属する技術分野】
本発明はオフ電圧ＶＯＦＦのレベルが調節可能なオフ電圧発生回路に係り、より詳しくは、薄膜トランジスタ液晶表示装置（ＴＦＴ ＬＣＤ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔ−ｏｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）の駆動装置において、薄膜トランジスタのオフ特性を向上させて液晶表示装置の画質を改善するためにオフ電圧のレベルが調節可能なオフ電圧発生回路に関する。
【０００２】
【従来の技術】
薄膜トランジスタ液晶表示装置は各画素をオン／オフさせるスイッチング素子として薄膜トランジスタを用いる。従って、薄膜トランジスタ液晶表示装置において、薄膜トランジスタの特性が画質に及ぼす影響は非常に大きい。この薄膜トランジスタの特性はオン特性とオフ特性とに分けられるが、オン特性は薄膜トランジスタをオンしたとき、データラインに印加された電圧をどの程度忠実に画素に伝達するかに従い決定され、オフ特性はオンしたとき画素に充電された電荷を薄膜トランジスタのオフ期間の間どの程度忠実に保持するかに従い決定される。従って、オン特性を良くするためにはオン電流を大きくしなければならないし、オフ特性を良くするためにはオフ電流を小さくしなければならない。添付図面を参照して説明すると、図１は薄膜トランジスタの電圧−電流特性を示すグラフであり、同図に示すように、オン電流ＩＯＮはオン電圧ＶＯＮＮが大きいほど大きくなるが、オフ電流ＩＯＦＦ は最小点があってオフ電圧ＶＯＦＦ がこの点を外れる場合にはオフ電流ＩＯＦＦ が増加して薄膜トランジスタのオフ特性が悪くなる。
【０００３】
一方、これと関連した公知の技術としては、韓国特許第９５−５１２９号の“薄膜トランジスタ液晶表示装置の駆動装置”および同特許第９５−１２２４０号の“薄膜トランジスタ液晶表示装置の駆動方法”がある。
以下、添付図面を参照して従来のオフ電圧発生回路について説明する。
図２は従来のオフ電圧発生回路を示す図である。
【０００４】
図２に示すように、従来のオフ電圧発生回路は、接地に逆方向に直列に連結されているダイオードＤ３ ，Ｄ４ ，Ｄ５ ，Ｄ６ と、一端が反転共通電圧信号ＶＣＯＭＢと連結され他端が二つのダイオードＤ４ ，Ｄ５ の接続点Ｎ１ と連結されたキャパシタＣ４ と、一端が共通電圧信号ＶＣＯＭ と連結され他端がダイオードＤ６ のアノードと連結されたキャパシタＣ５ とからなる。
【０００５】
【発明が解決しようとする課題】
このとき、電源電圧ＶＤＤを５Ｖとし、ダイオード電圧ＶＤ を０．７５Ｖとすると、共通電圧信号ＶＣＯＭ と反転共通電圧信号ＶＣＯＭＢが０Ｖと５Ｖとを繰り返して入力するので、第２ノードＮ２ の電位は−２Ｖと−７Ｖとを繰り返す。従って、オフ電圧ＶＯＦＦ のレベルは固定され調節が不能になる。
【０００６】
このため、前記従来のオフ電圧発生回路は、パネルごとに存在する薄膜トランジスタのオフ特性の差異による画質の低下に効果的に対応できないという問題点がある。
従って、本発明は前記のような問題点を解決するためのものであって、その目的は、薄膜トランジスタのオフ特性を最適化し、薄膜トランジスタの生産工程単位やパネル単位で発生するオフ特性の偏差を補償せしめるためのオフ電圧のレベルが調節可能なオフ電圧発生回路を提供することにある。
【０００７】
【課題を解決するための手段】
前記目的を達成するための本発明の構成は、共通電圧信号と反転共通電圧信号とが入力され、薄膜トランジスタをターンオフさせるために必要なレベルの電位を生成して出力するオフ電圧発生部と、一端は接地され他端は前記オフ電圧発生部に連結され、前記オフ電圧発生部から出力するオフ電圧のレベルを調節するオフ電圧レベル調節部と、一方は接地され他方は前記オフ電圧レベル調節部に連結され、初期電源印加（パワーオン）時に前記オフ電圧レベル調節部が一定の時間の間動作しないようにするシャットダウン防止部とからなる。
【０００８】
【発明の実施の形態】
以下、本発明の好ましい実施例を添付図面に基づいて詳細に説明する。
図３は本発明の一実施形態に従うオフ電圧発生回路を示すものである。
図３に示すように、本発明の実施形態に従うオフ電圧発生回路は、共通電圧信号ＶＣＯＭ と反転共通電圧信号ＶＣＯＭＢが入力されて、薄膜トランジスタをターンオフさせるために必要なレベルの電位を生成して出力するオフ電圧発生部３１と、一端は接地され他端は前記オフ電圧発生部３１に連結され、前記オフ電圧発生部３１から出力するオフ電圧ＶＯＦＦ のレベルを調節するオフ電圧レベル調節部３２と、一方は接地され他方は前記オフ電圧レベル調節部３２に連結され、初期電源の印加時に前記オフ電圧レベル調節部３２が一定の時間の間動作しないようにするシャットダウン防止部３３とからなる。
【０００９】
前記オフ電圧発生部３１は、前記オフ電圧レベル調節部３２の一端に逆方向に直列連結された二つのダイオードＤ１ ，Ｄ２ と、一端が反転共通電圧信号ＶＣＯＭＢと連結され、他端が前記二つのダイオードＤ１ ，Ｄ２ の接続点に連結された第１キャパシタＣ１ と、一端が共通電圧信号ＶＣＯＭ と連結され、他端が前記ダイオードＤ２ のアノードに連結された第２キャパシタＣ２ とからなる。
【００１０】
前記オフ電圧レベル調節部３２は、一端が接地され他端が前記オフ電圧発生部３１のダイオードＤ１ のカソードに連結された可変抵抗Ｒ１ からなる。
前記シャットダウン防止部３３は、一端が電源電圧ＶＤＤに連結された第３キャパシタＣ３ と、ゲートが前記第３キャパシタＣ３ の他端に連結され、ソースが前記可変抵抗Ｒ１ の一端と接地との間に連結され、ドレインが前記可変抵抗Ｒ１ の他端と前記ダイオードＤ１ のカソードとの間に連結されたｎＭＯＳトランジスタＭと、一端が接地され他端が前記第３キャパシタＣ３ と前記ｎＭＯＳトランジスタＭのゲートの間に連結された抵抗Ｒ２ とからなる。
【００１１】
前記構成によるこの発明の実施形態に従う作用について説明する。
オフ電圧発生部３１の前記二つのダイオードＤ１ ，Ｄ２ は前記二つのキャパシタＣ１ ，Ｃ２ に充電された電圧をそれぞれ降下させる。また、前記第１キャパシタＣ１ は反転共通電圧信号ＶＣＯＭＢを充電し、その後前記ダイオードＤ１ と前記可変抵抗Ｒ１ による電圧降下後に電圧を出力し、前記第２キャパシタＣ２ は共通電圧信号ＶＣＯＭ を充電し、その後前記ダイオードＤ２ による電圧の降下後にオフ電圧ＶＯＦＦ を出力する。ここで、前記可変抵抗Ｒ１ は前記オフ電圧発生部３１から出力するオフ電圧ＶＯＦＦ のレベルを、パネルの特性を考慮して調節する。
【００１２】
より詳しく説明すると、オフ電圧ＶＯＦＦ の振幅の変化なしでＤＣレベルのみを調節するため、第２キャパシタＣ２ に充電される第２キャパシタ電圧ＶＣ２の変化なしで第１キャパシタＣ１ に充電される第１キャパシタ電圧ＶＣ１のみを可変可能にしなければならない。第１キャパシタＣ１は反転共通電圧信号ＶＣＯＭＢがハイであるときだけ充電されるので第１キャパシタ電圧ＶＣ１は下記の式（１）により決まる。
【００１３】
ＶＣ１＝ＶＣＯＭＢ（Ｈ）−ＶＤ１−ＶＲ１ ・・・・・・（１）
ここで、ＶＣＯＭＢ（Ｈ）を５Ｖ，ＶＤ１を０．７Ｖとすると、第１キャパシタ電圧ＶＣ１は下記の式（２）のようである。
ＶＣ１＝４．３（Ｖ）−ＶＲ１ ・・・・・・（２）
従って、第１キャパシタ電圧ＶＣ１は可変抵抗Ｒ１ の両端にかかる可変抵抗の電圧ＶＲ１により調節可能であり、可変抵抗の電圧ＶＲ１は可変抵抗Ｒ１ の値を変化させることにより調節可能である。
【００１４】
結局、可変抵抗Ｒ１ 値の変化に従い、最終出力であるオフ電圧ＶＯＦＦ のレベルが調節される。
一方、前記可変抵抗Ｒ１ は必要に応じて固定抵抗に代替することもできる。
そして、可変抵抗Ｒ１ と並列に連結されたｎＭＯＳトランジスタＭと第３キャパシタＣ３ と抵抗Ｒ２ とで構成されたシャットダウン防止部３３は、可変抵抗Ｒ１ が大きい場合、初期パワーオンしたとき、オフ電圧ＶＯＦＦ がグラウンドＧＮＤレベルにおいて所望するレベルに転移する過渡的時間が長くなりゲートドライブ集積回路（図示省略）のパワーシーケンスが乱れて発生するシャットダウン現象を防止するための回路である。
【００１５】
すなわち、シャットダウン防止部３３は初期パワーオンしたとき、ｎＭＯＳトランジスタＭがターンオンされて可変抵抗Ｒ１ を一定時間の間動作しないよう短絡させることにより、オフ電圧ＶＯＦＦ の過渡的時間を短くせしめる。
より詳しく説明すると、ｎＭＯＳトランジスタＭをターンオンさせるためにはゲートにソースよりＶＴＨ以上の高い電圧が印加されなければならない。
【００１６】
このとき、ｎＭＯＳトランジスタＭのゲート電圧ＶＧ は下記の式（１）により決まる。
ＶＧ ＝ＶＤＤ−ＶＣ３ ・・・・・・（３）
最初のパワーオンの際、第３キャパシタＣ３ に充電された電荷がないので、ＶＣ３はゼロであり、従って、ＶＧ はＶＤＤになりｎＭＯＳトランジスタＭはターンオンされる。
【００１７】
しかしながら、時間が経過するほど第３キャパシタＣ３ に電荷が充電され、第３キャパシタの電圧ＶＣ３は漸次上昇して一定時間が経過するとＶＣ３はＶＤＤになる。
このとき、ゲート電圧ＶＧ は上記式（３）により、ＶＧ はゼロになりｎＭＯＳトランジスタＭはターンオフされる。１回ターンオフされたｎＭＯＳトランジスタＭは続けてその状態を保持するので、オフ電圧ＶＯＦＦ は可変抵抗Ｒ１ 値によって決まるレベルにおいて動作する。
【００１８】
ここで、ｎＭＯＳトランジスタＭのターンオンからターンオフまでの時間は第３キャパシタＣ３ と抵抗Ｒ２ により決まる。
【００１９】
【発明の効果】
以上のように、本発明では、薄膜トランジスタの動作条件を最適化でき、パネル別に薄膜トランジスタの特性の差異を補償することができ、オフ電圧ＶＯＦＦ の微細な調整が可能で、液晶表示装置の画質を改善する効果を有するオフ電圧のレベルが調節可能なオフ電圧発生回路を提供することができる。
【００２０】
本発明では全ての薄膜トランジスタ液晶表示装置について、このような効果を奏する。
【図面の簡単な説明】
【図１】薄膜トランジスタの電圧−電流特性を示すグラフである。
【図２】従来のオフ電圧発生回路を示す図である。
【図３】本発明の実施形態に従うオフ電圧のレベルが調節されるオフ電圧発生回路を示す図である。
【符号の説明】
３１ オフ電圧発生部
３２ オフ電圧レベル調節部
３３ シャットダウン防止部
Ｃ１ 第１キャパシタ
Ｃ２ 第２キャパシタ
Ｃ３ 第３キャパシタ
Ｄ１ ，Ｄ２ ダイオード
Ｍ ｎＭＯＳトランジスタ
Ｒ１ 可変抵抗
Ｒ２ 抵抗
ＶＣＯＭ 共通電圧信号
ＶＣＯＭＢ 反転共通電圧信号
ＶＯＦＦ オフ電圧
Claims (7)
- 薄膜トランジスタ液晶表示装置の駆動装置に用いられるオフ電圧発生回路であって、
共通電圧信号と反転共通電圧信号とが入力され、薄膜トランジスタをターンオフさせるために必要なレベルの電位を生成して出力するオフ電圧発生部と、
一端は接地され他端は前記オフ電圧発生部に連結され、前記オフ電圧発生部から出力するオフ電圧のレベルを調節するオフ電圧レベル調節部と、
一方は接地され他方は前記オフ電圧レベル調節部に連結され、初期電源印加（パワーオン）時に前記オフ電圧レベル調節部が一定の時間の間動作しないようにするシャットダウン防止部と、
を備えることを特徴とするオフ電圧発生回路。 - 前記オフ電圧発生部は、
前記オフ電圧レベル調節部の一端に逆方向に直列連結された二つのダイオードと、
一端が反転共通電圧信号と連結され他端が前記二つのダイオードの接続点に連結された第１キャパシタと、
一端が共通電圧信号と連結され他端が前記ダイオードのアノードに連結された第２キャパシタと、
からなる請求項１に記載のオフ電圧発生回路。 - 前記二つのダイオードは前記二つのキャパシタに充電された電圧をそれぞれ降下させることを特徴とする、請求項２に記載のオフ電圧発生回路。
- 前記オフ電圧レベル調節部は、
一端が接地され他端が前記オフ電圧発生部のダイオードのカソードに連結された可変抵抗からなることを特徴とする請求項１に記載のオフ電圧発生回路。 - 前記可変抵抗は必要に応じて固定抵抗に代替可能であることを特徴とする請求項４に記載のオフ電圧発生回路。
- 前記シャットダウン防止部は、
一端が電源電圧に連結された第３キャパシタと、
ゲートが前記第３キャパシタの他端に連結され、ソースが前記可変抵抗の一端と接地との間に連結され、ドレインが前記可変抵抗の他端と前記ダイオードのカソードとの間に連結されたｎＭＯＳトランジスタと、
一端が接地され他端が前記第３キャパシタと前記ｎＭＯＳトランジスタのゲートの間に連結された抵抗とからなることを特徴とする請求項１に記載のオフ電圧発生回路。 - 前記ｎＭＯＳトランジスタのターンオンからターンオフまでの時間は前記第３キャパシタと前記抵抗により決定されることを特徴とする請求項６に記載のオフ電圧発生回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950049315A KR100188109B1 (ko) | 1995-12-13 | 1995-12-13 | 오프전압의 레벨이 조절되는 오프전압 발생회로 |
| KR1995P49315 | 1995-12-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09222591A JPH09222591A (ja) | 1997-08-26 |
| JP3616220B2 true JP3616220B2 (ja) | 2005-02-02 |
Family
ID=19439646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32821796A Expired - Lifetime JP3616220B2 (ja) | 1995-12-13 | 1996-12-09 | オフ電圧発生回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5874828A (ja) |
| JP (1) | JP3616220B2 (ja) |
| KR (1) | KR100188109B1 (ja) |
| TW (1) | TW381248B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990010292A (ko) * | 1997-07-16 | 1999-02-18 | 윤종용 | 액정 표시 장치의 기준 전압 조절 회로 |
| KR100448936B1 (ko) * | 1997-09-25 | 2004-11-16 | 삼성전자주식회사 | 게이트 오프 전압을 보상하는 액정 표시 장치용 구동 회로 및구동 방법 |
| US6198262B1 (en) * | 1998-11-20 | 2001-03-06 | Compaq Computer Corporation | Selective dual input low dropout linear regulator |
| US6456281B1 (en) * | 1999-04-02 | 2002-09-24 | Sun Microsystems, Inc. | Method and apparatus for selective enabling of Addressable display elements |
| KR100806971B1 (ko) * | 2001-12-26 | 2008-02-25 | 엘지.필립스 엘시디 주식회사 | 액정표시모듈의 구동장치 |
| KR20060023395A (ko) * | 2004-09-09 | 2006-03-14 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| KR100793242B1 (ko) * | 2006-08-18 | 2008-01-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
| KR100820659B1 (ko) * | 2006-09-12 | 2008-04-11 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| KR101331211B1 (ko) | 2006-12-19 | 2013-11-20 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR20080056929A (ko) * | 2006-12-19 | 2008-06-24 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
| US8237645B2 (en) * | 2007-08-14 | 2012-08-07 | Himax Technologies Limited | Apparatus for driving panel in display system |
| TWI420479B (zh) * | 2009-04-17 | 2013-12-21 | Chunghwa Picture Tubes Ltd | 液晶顯示器之共同訊號之準位調整電路 |
| JP5269991B2 (ja) | 2009-06-09 | 2013-08-21 | シャープ株式会社 | 半導体装置 |
| CN102915713B (zh) * | 2012-10-08 | 2015-03-25 | 合肥京东方光电科技有限公司 | 一种栅极电压温度补偿电路及补偿方法、显示装置 |
| KR20160055368A (ko) | 2014-11-07 | 2016-05-18 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
| KR20220037909A (ko) | 2020-09-18 | 2022-03-25 | 삼성전자주식회사 | 디스플레이 장치 및 그 제어 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62117018A (ja) * | 1985-11-15 | 1987-05-28 | Alps Electric Co Ltd | 出力段制御回路 |
| JPH04191723A (ja) * | 1990-11-27 | 1992-07-10 | Toshiba Corp | 液晶駆動装置 |
| JP2912480B2 (ja) * | 1991-08-22 | 1999-06-28 | シャープ株式会社 | 表示装置の駆動回路 |
| JP3346652B2 (ja) * | 1993-07-06 | 2002-11-18 | シャープ株式会社 | 電圧補償回路および表示装置 |
-
1995
- 1995-12-13 KR KR1019950049315A patent/KR100188109B1/ko not_active IP Right Cessation
-
1996
- 1996-12-09 JP JP32821796A patent/JP3616220B2/ja not_active Expired - Lifetime
- 1996-12-11 TW TW085115296A patent/TW381248B/zh not_active IP Right Cessation
- 1996-12-13 US US08/766,790 patent/US5874828A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5874828A (en) | 1999-02-23 |
| KR100188109B1 (ko) | 1999-06-01 |
| TW381248B (en) | 2000-02-01 |
| JPH09222591A (ja) | 1997-08-26 |
| KR970050045A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3616220B2 (ja) | オフ電圧発生回路 | |
| US6670941B2 (en) | Slow rate controlled ramp and its use in liquid crystal displays | |
| JP3187722B2 (ja) | 画面消し回路、これを有する液晶表示装置およびその駆動方法 | |
| US8558823B2 (en) | Liquid crystal display and gate modulation method thereof | |
| JP4662592B2 (ja) | 液晶表示装置の電源供給装置及び電圧シーケンス制御方法 | |
| JPH08263027A (ja) | シフトレジスタ | |
| US6917236B2 (en) | Method and apparatus for level shifting | |
| US8289098B2 (en) | Gate pulse modulation circuit and sloping modulation method thereof | |
| US20220415280A1 (en) | Voltage supply circuit, display driver circuit, display device, and display driving method | |
| US20010008381A1 (en) | Level shift circuit and image display device | |
| JPH0126077B2 (ja) | ||
| JP3174027B2 (ja) | 信号レベル変換回路 | |
| KR100835518B1 (ko) | 레벨 쉬프트 회로 | |
| JPH0843792A (ja) | 薄膜トランジスタ型液晶表示装置の電力駆動回路 | |
| KR100200369B1 (ko) | 액정 표시 장치용 플리커 제어 회로 | |
| JP4417578B2 (ja) | 信号レベル変換回路、アクティブマトリクス型液晶表示装置、および画像表示装置 | |
| JPH10135817A (ja) | レベルシフト回路 | |
| CN110491323B (zh) | 栅极驱动电路、方法及其显示装置 | |
| JP2002358052A (ja) | 液晶表示装置 | |
| JPH08146918A (ja) | スイッチング装置及びスイッチング方法 | |
| JP2000056330A (ja) | 液晶表示装置 | |
| JPH08262413A (ja) | 液晶表示装置 | |
| JP2626651B2 (ja) | 液晶装置 | |
| JPS60247900A (ja) | シフトレジスタの駆動方法 | |
| JPH05284003A (ja) | 出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |