KR20160055368A - 표시 장치 및 이의 구동 방법 - Google Patents

표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR20160055368A
KR20160055368A KR1020140154723A KR20140154723A KR20160055368A KR 20160055368 A KR20160055368 A KR 20160055368A KR 1020140154723 A KR1020140154723 A KR 1020140154723A KR 20140154723 A KR20140154723 A KR 20140154723A KR 20160055368 A KR20160055368 A KR 20160055368A
Authority
KR
South Korea
Prior art keywords
gate
voltage
driving
level
period
Prior art date
Application number
KR1020140154723A
Other languages
English (en)
Inventor
정경석
김성렬
손우성
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140154723A priority Critical patent/KR20160055368A/ko
Priority to US14/677,225 priority patent/US9934737B2/en
Priority to CN201510482583.0A priority patent/CN105590595B/zh
Priority to JP2015210897A priority patent/JP2016091026A/ja
Publication of KR20160055368A publication Critical patent/KR20160055368A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Abstract

표시 장치는 복수의 화소들이 배열되고, 각 화소는 게이트 라인과 데이터 라인에 연결된 박막 트랜지스터 및 상기 박막 트랜지스터와 연결된 표시 소자를 포함하는 표시 패널, 게이트 온 전압 및 복수의 게이트 오프 전압들을 생성하는 구동 전압 발생부, 초기 구동 구간을 복수의 설정 구간들로 분할하고, 상기 설정 구간들 각각에 대응하여 해당하는 게이트 오프 전압을 출력하도록 제어하는 타이밍 컨트롤러, 및 상기 게이트 온 전압과 상기 설정 구간에 대응하는 게이트 오프 전압을 이용하여 게이트 신호를 생성하고, 상기 게이트 라인을 구동하는 게이트 구동 회로를 포함한다.

Description

표시 장치 및 이의 구동 방법{DISPLAY APPARATUS AND METHOD OF DRIVING THE SAME}
본 발명은 표시 장치 및 이의 구동 방법에 관한 것으로, 보다 상세하게는 표시 품질을 개선하기 위한 표시 장치 및 이의 구동 방법을 제공하는 것이다.
일반적으로 액정 표시 장치는 두께가 얇고 무게가 가벼우며 전력소모가 낮은 장점이 있어, 모니터, 노트북, 휴대폰 등에 주로 사용된다. 이러한 액정 표시장치는 액정의 광투과율을 이용하여 영상을 표시하는 액정 표시 패널, 상기 액정 표시 패널의 하부에 배치되어 상기 액정 표시 패널로 광을 제공하는 백라이트 어셈블리 및 상기 액정 표시 패널을 구동하는 구동 회로를 포함한다.
상기 액정 표시 패널은 게이트 라인, 데이터 라인, 박막 트랜지스터 및 화소 전극을 갖는 어레이 기판, 상기 어레이 기판과 대향하며 공통 전극을 갖는 대향 기판, 및 상기 어레이 기판과 상기 대향 기판 사이에 개재된 액정층을 포함한다. 상기 구동 회로는 상기 게이트 라인을 구동하는 게이트 구동부 및 상기 데이터 라인을 구동하는 데이터 구동부를 포함한다.
상기 박막 트랜지스터의 게이트 전극 즉, 게이트 라인에 인가되는 게이트 신호의 오프 전압 레벨에 따라서 수직 크로스토크 불량 및 색빠짐 불량이 발생한다. 상기 수직 크로스토크 현상은 상기 오프 전압 레벨이 네가티브 방향으로 갈수록 색빠짐 마진은 늘어나나, 상기 수직 크로스토크 불량이 심해지는 상충 관계(tradeoff)를 갖는다.
상기 수직 크로스토크 불량 및 색빠짐 불량을 개선하기 위해서 상기 박막 트랜지스터의 특성을 개선하는 방안을 사용하고 있으나, 최근 상기 액정 표시 패널이 대형화됨에 따라서 누설 전류에 더 취약하여 상기 박막 트랜지스터의 특성 개선에 한계가 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 품질을 개선하기 위한 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 구동 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 복수의 화소들이 배열되고, 각 화소는 게이트 라인과 데이터 라인에 연결된 박막 트랜지스터 및 상기 박막 트랜지스터와 연결된 표시 소자를 포함하는 표시 패널, 게이트 온 전압 및 복수의 게이트 오프 전압들을 생성하는 구동 전압 발생부, 초기 구동 구간을 복수의 설정 구간들로 분할하고 상기 설정 구간들 각각에 대응하여 해당하는 레벨의 게이트 오프 전압을 출력하도록 제어하는 타이밍 컨트롤러 및 상기 게이트 온 전압과 상기 설정 구간에 대응하는 게이트 오프 전압을 이용하여 게이트 신호를 생성하고, 상기 게이트 라인을 구동하는 게이트 구동 회로를 포함한다.
일 실시예에서, 상기 복수의 설정 구간들 각각에 대응하는 상기 복수의 게이트 오프 전압들의 레벨들은 구동 시간을 증가할수록 네가티브 방향으로 이동할 수 있다.
일 실시예에서, 상기 복수의 설정 구간들 중 제1 설정 구간에 대응하는 제1 게이트 오프 전압의 레벨은 0V와 가까운 네가티브 레벨을 가질 수 있다.
일 실시예에서, 상기 복수의 설정 구간들 각각에 대응하는 상기 복수의 게이트 오프 전압들의 레벨들은 상기 복수의 설정 구간들에서 색빠짐이 발생하는 게이트 오프 전압의 레벨들 보다 낮을 수 있다.
일 실시예에서, 상기 화소는 상기 표시 소자와 연결된 스토리지 커패시터를 더 포함하고, 상기 스토리지 커패시터에 인가되는 스토리지 공통 전압은 상기 복수의 설정 구간들 각각에서 상기 게이트 오프 전압의 레벨과 연동된 레벨을 가질 수 있다.
일 실시예에서, 상기 표시 장치는 설정 시간에 주변 온도를 센싱하는 온도 센서 및 센싱된 온도 정보에 대응하여 적어도 하나의 보상 전압 레벨을 저장하는 온도 보상부를 더 포함하고, 상기 구동 전압 발생부는 상기 보상 전압 레벨에 기초하여 온도 보상 전압을 생성할 수 있다.
일 실시예에서, 상기 온도 보상 전압의 레벨은 온도가 증가할수록 네가티브 방향으로 이동할 수 있다.
일 실시예에서, 상기 구동 전압 발생부는 상기 복수의 설정 구간들 각각의 온도 보상 전압을 해당하는 게이트 오프 전압에 가산하여 상기 게이트 구동 회로에 제공할 수 있다.
일 실시예에서, 상기 초기 구동 구간은 100 시간 이내일 수 있다.
일 실시예에서, 상기 초기 구동 구간 이후 게이트 오프 전압의 레벨은 상기 초기 구동 구간의 마지막 설정 구간에 해당하는 게이트 오프 전압의 레벨로 유지될 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치의 구동 방법은 초기 구동 구간을 복수의 설정 구간들로 분할하고, 상기 복수의 설정 구간들 각각에 서로 다른 레벨의 게이트 오프 전압을 출력하는 단계, 게이트 온 전압 및 설정 구간에 해당하는 레벨의 게이트 오프 전압을 이용하여 게이트 신호를 생성하는 단계, 및 상기 게이트 신호를 표시 패널의 화소에 포함된 박막 트랜지스터에 제공하는 단계를 포함한다.
일 실시예에서, 상기 복수의 설정 구간들 각각에 대응하는 상기 복수의 게이트 오프 전압들의 레벨들은 구동 시간을 증가할수록 네가티브 방향으로 이동할 수 있다.
일 실시예에서, 상기 복수의 설정 구간들 중 제1 설정 구간에 대응하는 제1 게이트 오프 전압의 레벨은 0V와 가까운 네가티브 레벨을 가질 수 있다.
일 실시예에서, 상기 복수의 설정 구간들 각각에 대응하는 상기 복수의 게이트 오프 전압들의 레벨들은 상기 복수의 설정 구간들에서 색빠짐이 발생하는 게이트 오프 전압의 레벨들 보다 낮을 수 있다.
일 실시예에서, 상기 화소는 상기 표시 소자와 연결된 스토리지 커패시터를 더 포함하고, 상기 방법은 상기 복수의 설정 구간들 각각에서 상기 게이트 오프 전압의 레벨과 연동된 레벨을 갖는 스토리지 공통 전압을 생성하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 방법은 설정 시간에 주변 온도를 센싱하는 단계 및 센싱된 온도 정보에 대응하여 온도 보상 전압을 생성하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 온도 보상 전압의 레벨은 온도가 증가할수록 네가티브 방향으로 이동할 수 있다.
일 실시예에서, 상기 복수의 설정 구간들 각각의 온도 보상 전압이 해당하는 게이트 오프 전압에 가산된 게이트 오프 전압을 이용하여 게이트 신호를 생성할 수 있다.
일 실시예에서, 상기 초기 구동 구간은 100 시간 이내일 수 있다.
일 실시예에서, 상기 초기 구동 구간 이후 게이트 오프 전압의 레벨은 상기 초기 구동 구간의 마지막 설정 구간에 해당하는 게이트 오프 전압의 레벨로 유지될 수 있다.
본 발명의 실시예들에 따르면, 구동 초기에는 게이트 오프 전압을 포지티브 방향(예컨데, 0V와 가깝게)으로 설정하여 수직 크로스토크에 의한 불량을 막고, 설정된 초기 구동 구간에 대해서 구동 시간이 증가할수록 상기 게이트 오프 전압의 레벨을 네가티브 방향으로 이동시킴으로써 색빠짐에 의한 불량을 막을 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 박막 트랜지스터의 특성 곡선이다.
도 3은 도 1에 도시된 박막 트랜지스터의 누설 전류에 대한 수직 크로스토크를 나타낸 그래프이다.
도 4는 구동 시간에 따른 박막 트랜지스터의 특성 변화를 설명하기 위한 곡선이다.
도 5는 도 1에 도시된 표시 장치를 설명하기 위한 블록도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 그래프이다.
도 7은 도 6에 도시된 구동 방법에 따른 표시 장치의 구동 신호를 설명하기 위한 파형도이다.
도 8은 온도 변화에 따른 박막 트랜지스터의 특성 변화를 설명하기 위한 곡선이다.
도 9는 온도 및 게이트 오프 전압의 레벨에 따른 색빠짐을 설명하기 위한 곡선이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 그래프이다.
도 11은 도 10에 도시된 구동 방법에 따른 표시 장치의 구동 신호를 설명하기 위한 파형도이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 2는 박막 트랜지스터의 특성 곡선이다. 도 3은 도 1에 도시된 박막 트랜지스터의 누설 전류에 대한 수직 크로스토크를 나타낸 그래프이다. 도 4는 구동 시간에 따른 박막 트랜지스터의 특성 변화를 설명하기 위한 곡선이다.
도 1을 참조하면, 상기 표시 장치는 상기 표시 장치는 표시 패널(100), 구동 전압 발생부(220), 타이밍 컨트롤러(230), 데이터 구동 회로(250), 및 적어도 하나의 게이트 구동 회로(260)를 포함한다.
상기 표시 장치는 컨트롤 회로 기판(310), 적어도 하나의 회로 필름(320) 및 적어도 하나의 소스 회로 기판(330)을 더 포함한다. 상기 타이밍 컨트롤러(200)는 상기 컨트롤 회로 기판(310)에 실장된다. 상기 회로 필름(320)의 제1 단부는 상기 컨트롤 회로 기판(310)에 연결되고, 제2 단부는 상기 소스 회로 기판(330)에 실장된다. 상기 데이터 구동 회로(250)의 단부는 상기 소스 회로 기판(330)에 연결된다.
상기 표시 패널(100)은 표시 영역(DA) 및 상기 표시 영역(DA)을 둘러싸는 주변 영역(PA)을 포함한다. 상기 표시 영역(DA)에는 복수의 화소부들(P), 복수의 데이터 라인들(DL) 및 복수의 게이트 라인들(GL)이 배치된다. 상기 주변 영역(PA)에는 상기 데이터 구동 회로(250) 및 적어도 하나의 게이트 구동 회로(260)가 배치된다.
상기 화소부들(P)은 제1 방향(DR1)으로 배열된 화소를 포함하는 화소 열 및 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 배열된 화소를 포함하는 화소 행을 포함하는 매트릭스 형태로 배열된다.
상기 데이터 라인들(DL1,.., DLm)은 상기 제1 방향(DR1)으로 연장되고, 상기 제2 방향(DR2)으로 배열된다. 상기 데이터 라인들(DL1,.., DLm) 각각은 해당하는 화소 열의 화소들(P)과 전기적으로 연결되어 데이터 신호를 전달한다.
상기 게이트 라인들(GL1,.., GLn)은 상기 제2 방향(DR2)으로 연장되고, 상기 제1 방향(DR1)으로 배열된다. 상기 게이트 라인들(GL1,.., GLn) 각각은 해당하는 화소 행에 포함된 화소들(P)과 전기적으로 연결되고 게이트 신호가 순차적으로 인가된다.
각 화소(P)는 게이트 라인(GL1)과 데이터 라인(DL1)에 연결된 박막 트랜지스터, 상기 박막 트랜지스터에 연결된 표시 소자, 및 상기 표시 소자에 연결된 스토리지 커패시터를 포함한다. 상기 표시 소자는 액정 커패시터, 유기 전계 발광 소자 등을 포함할 수 있다.
도 2에 도시된 상기 박막 트랜지스터의 게이트/소스 전압에 대한 소스/드레인 전류를 나타낸 특성 곡선을 참조하면, 0V와 먼 제2 전압 범위(RA2)에서의 누설 전류 레벨(IL2)이 0V와 가까운 제1 전압 범위(RA1)에서의 누설 전류 레벨(IL1) 보다 크다.
한편, 도 3에 도시된 누설 전류(Ioff)에 대한 수직 크로스토크율(V-CT(%))를 참조하면, 상기 누설 전류가 클수록 상기 수직 크로스토크율(%)이 증가하는 것을 알 수 있다. 특히, 표시 패널의 사이즈가 커질수록 누설 전류의 증가에 따른 상기 수직 크로스토크율(%)의 증가폭이 커지는 것을 알 수 있다.
따라서, 상기 게이트/소스 전압(Vgs)이 상기 제1 전압 범위(RA1)에 대응하도록 게이트 오프 전압을 0V와 가깝게 설정하는 경우, 누설 전류 레벨이 낮아 상기 수직 크로스토크에 의한 표시 불량을 막을 수 있다. 그러나, 색빠짐에 의한 표시 불량에는 불리할 수 있다.
상기 색빠짐은 상기 박막 트랜지스터의 특성이 시간에 따라 네가티브 측으로 쉬프트되어 발생되는 불량으로서, 게이트 오프 전압이 0V에 가까이 갈수록 블랙 계조가 화이트 계조로 변하여 색이 빠지는 것처럼 보이는 것이다. 상기 색빠짐 마진은 게이트 오프 전압을 0V에 가깝게 가변할 때 상기 색빠짐이 보이는 전압에서 상기 게이트 오프 전압을 뺀 전압이다. 따라서, 상기 게이트 오프 전압이 0V에서 멀수록 색빠짐 마진 확보에 유리할 수 있다.
따라서, 상기 게이트 오프 전압을 0V와 먼 상기 제2 전압 범위(RA2)에 대응하여 설정할 경우, 상기 색빠짐 마진 확보에 유리할 수 있다. 이와 같이, 상기 수직 크로스토크와 색빠짐은 상충 관계(tradeoff)를 갖는다.
한편, 도 4에 도시된 바와 같이, 상기 박막 트랜지스터의 특성 곡선은 구동 시간이 증가할수록 네가티브 방향으로 이동하는 특징을 갖는다.
따라서, 본 실시예에서는 구동 초기에는 수직 크로스토크에 유리하도록 게이트 오프 전압을 포지티브 방향(예컨데, 0V와 가깝게)으로 설정하고 구동 시간이 증가할수록 박막 트랜지스터의 특성 곡선이 네가티브 방향(예컨대, -20V와 가깝게)으로 이동하는 특징을 고려하여 상기 게이트 오프 전압을 구동 시간에 따라서 네가티브 방향으로 이동하도록 설정함으로써 상기 색빠짐 마진을 확보한다.
이를 위해서, 상기 표시 패널의 초기 구동 구간을 복수의 설정 구간들로 구분하고, 상기 복수의 설정 구간들에 대해서 점진적으로 네가티브 방향으로 이동하는 레벨을 갖는 복수의 게이트 오프 전압들을 사용하여 상기 표시 패널(100)을 구동한다.
상기 구동 전압 발생부(220)는 상기 표시 장치를 구동하기 위한 구동 전압을 생성한다. 상기 구동 전압은 상기 데이터 구동 회로(250)를 구동하기 위한 데이터 구동 전압, 상기 게이트 구동 회로(260)를 구동하기 위한 게이트 구동 전압 및 상기 표시 패널(100)을 구동하기 위한 패널 구동 전압을 포함한다.
본 실시예에 따르면, 상기 게이트 구동 전압은 게이트 온 전압 및 복수의 설정 구간들에 대응하는 복수의 게이트 오프 전압들을 포함한다. 상기 복수의 게이트 오프 전압들의 레벨들은 박막 트랜지스터의 특성 곡선이 구동 시간이 증가할수록 네가티브 방향으로 이동하는 특징을 고려하여 상기 구동 시간이 증가할수록 네가티브 방향으로 이동되도록 설정된다. 이에 따라서, 상기 수직 크로스토크 및 색빠짐에 의해 표시 불량을 개선할 수 있다.
상기 타이밍 컨트롤러(230)는 상기 구동 전압 발생부(220), 상기 데이터 구동 회로(250) 및 상기 제1 및 제2 게이트 구동 회로들(260, 270)의 구동을 제어한다.
상기 타이밍 컨트롤러(230)는 상기 구동 전압 발생부(220)를 제어한다. 상기 타이밍 컨트롤러(230)는 구동 초기에 설정된 복수의 설정 구간들 각각에 대응하여 해당하는 레벨의 게이트 오프 전압을 상기 게이트 구동 회로(260)에 제공하도록 상기 구동 전압 발생부(220)를 제어한다.
상기 타이밍 컨트롤러(230)는 데이터 신호를 다양한 보상 알고리즘들을 이용하여 보상하고, 보상된 데이터 신호를 상기 데이터 구동 회로(250)에 제공한다. 상기 타이밍 컨트롤러(230)는 상기 데이터 구동 회로(250) 및 상기 게이트 구동 회로(260)의 구동을 제어한다.
상기 데이터 구동 회로(250)는 복수의 데이터 회로 필름들(DCF)을 포함하고, 각 데이터 회로 필름(DCF)은 데이터 라인을 구동하는 데이터 구동 칩을 포함한다. 상기 데이터 회로 필름(DCF)은 상기 소스 회로 기판(330)과 상기 표시 패널(100)을 전기적으로 연결한다. 상기 데이터 회로 필름들 중 상기게이트 구동 회로(260)와 인접한 데이터 회로 필름들은 상기 컨트롤 회로 기판(310)으로부터 전달된 상기 게이트 제어 신호를 상기 게이트 구동 회로(260)에 전달한다. 상기 데이터 구동 회로(250)는 상기 데이터 신호에 기초하여 상기 데이터 라인들(DL1,..., DLm)을 구동한다.
상기 게이트 구동 회로(260)는 복수의 게이트 회로 필름들(GCF1,.., GCF4)을 포함한다. 각 게이트 회로 필름(GCF1)은 게이트 라인을 구동하는 게이트 구동 칩을 포함한다. 상기 게이트 구동 회로(260)는 상기 게이트 라인의 단부에 인접한 상기 주변 영역(PA)에 배치된다. 상기 게이트 구동 회로(260)는 상기 게이트 라인들(GL1,.., GLn)을 구동한다.
도 5는 도 1에 도시된 표시 장치를 설명하기 위한 블록도이다.
도 1 및 도 5를 참조하면, 상기 표시 장치는 화소(P), 구동 전압 발생부(220), 타이밍 컨트롤러(230), 데이터 구동 회로(250), 적어도 하나의 게이트 구동 회로(260) 및 화소(P)를 포함한다.
상기 화소(P)는 게이트 라인(GL)과 데이터 라인(DL)에 연결된 박막 트랜지스터(TR), 상기 박막 트랜지스터(TR)에 연결된 액정 커패시터(CLC), 상기 액정 커패시터(CLC)에 연결된 스토리지 커패시터(CST)를 포함한다.
상기 구동 전압 발생부(220)는 데이터 구동 전압(DDV), 게이트 구동 전압(GDV) 및 패널 구동 전압(PDV)을 생성한다.
상기 데이터 구동 전압(DDV)은 아날로그 전원 전압(AVDD) 및 디지털 전원 전압(DVDD)을 포함하고, 상기 게이트 구동 전압(GDV)은 게이트 온 전압(VON) 및 게이트 오프 전압(VSS)을 포함한다. 상기 패널 구동 전압(PDV)은 상기 액정 커패시터(CLC)에 인가되는 공통 전압(VCOM) 및 상기 스토리 커패시터(CST)에 인가되는 스토리지 공통 전압(VST)을 포함한다. 상기 공통 전압(VCOM) 및 상기 스토리지 공통 전압(VST)은 같은 전압 레벨을 가질 수 있다.
본 실시예에 따르면, 상기 게이트 구동 전압은 복수의 게이트 오프 전압들을 포함한다. 상기 복수의 게이트 오프 전압들의 레벨들은 박막 트랜지스터의 특성 곡선이 구동 시간이 증가할수록 네가티브 방향으로 이동하는 특징을 고려하여 상기 구동 시간이 증가할수록 네가티브 방향으로 이동되도록 설정된다. 예를 들면, 제1 설정 구간에 설정된 제1 게이트 오프 전압은 제1 레벨을 갖고, 상기 제1 설정 구간보다 지연된 제2 설정 구간에 설정된 제2 게이트 오프 전압은 상기 제1 레벨보다 네가티브 방향으로 쉬프트된 제2 레벨을 갖는다.
상기 타이밍 컨트롤러(230)는 외부로부터 원시 데이터 신호(ODATA) 및 원시 동기 신호(OSS)를 수신한다. 상기 타이밍 컨트롤러(230)는 상기 원시 데이터 신호(ODATA)를 다양한 보상 알고리즘들을 이용하여 보상하고, 보상된 데이터 신호(DATA)를 상기 데이터 구동 회로(250)에 제공한다.
상기 타이밍 컨트롤러(230)는 상기 원시 데이터 신호(ODATA)에 기초하여 전압 제어 신호(VCS), 데이터 제어 신호(DCS) 및 게이트 제어 신호(GCS)를 생성한다.
상기 전압 제어 신호(VCS)는 상기 복수의 게이트 오프 전압들 각각을 해당하는 설정 구간에 상기 게이트 구동 회로(61, 262)에 출력하도록 상기 구동 전압 발생부(210)를 제어한다.
상기 데이트 제어 신호(DCS)는 수평 동기 신호, 수직 동기 신호를 포함하는 데이터 동기 신호 및 상기 데이터 신호의 출력을 제어하는 로드 신호를 포함할 수 있다.
상기 게이트 제어 신호(GCS)는 상기 게이트 구동 회로(260)의 동작을 개시하는 수직 개시 신호, 게이트 신호의 라이징 타이밍을 제어하기 위한 게이트 클럭 신호 및 상기 게이트 신호의 폴링 타이밍을 제어하기 위한 게이트 인에이블 신호를 포함할 수 있다.
상기 데이터 구동 회로(250)는 상기 데이터 신호(DATA)를 상기 아날로그 전원 전압(AVDD)을 이용하여 데이터 전압으로 변환하고, 상기 데이터 제어 신호(DCS)에 기초하여 상기 데이터 라인(DL)에 출력한다.
상기 게이트 구동 회로(260)는 상기 게이트 클럭 신호에 기초하여 상기 게이트 온 전압 및 상기 게이트 오프 전압을 갖는 게이트 신호를 생성하고, 상기 게이트 신호를 상기 게이트 라인(GL)에 출력한다.
상기 게이트 구동 회로(260)는 상기 구동 전압 발생부(220)로부터 제공된 게이트 온 전압 및 게이트 오프 전압과 상기 타이밍 컨트롤러(230)로부터 제공된 상기 게이트 제어 신호에 기초하여 복수의 게이트 신호들을 생성한다. 본 실시예에 따르면, 상기 게이트 신호는 상기 복수의 설정 구간들에 대해서, 상기 복수의 게이트 오프 전압들에 대응하는 복수의 로우 레벨들을 갖는다.
본 실시예에 따르면, 상기 제1 설정 구간에는 상기 게이트 온 전압에 대응하는 하이 레벨과 제1 게이트 오프 전압에 대응하는 제1 로우 레벨의 게이트 신호가 상기 화소(P)의 상기 박막 트랜지스터(TR)에 인가되고, 상기 제2 설정 구간에는 상기 게이트 온 전압에 대응하는 하이 레벨과 제2 게이트 오프 전압에 대응하는 제2 로우 레벨의 게이트 신호가 상기 화소(P)의 상기 박막 트랜지스터(TR)에 인가된다.
본 실시예에 따르면, 구동 초기에는 게이트 오프 전압을 포지티브 방향(예컨데, 0V와 가깝게)으로 설정하여 수직 크로스토크에 의한 불량을 막고, 설정된 초기 구동 구간에 대해서 구동 시간이 증가할수록 상기 게이트 오프 전압의 레벨을 네가티브 방향으로 이동시킴으로써 상기 색빠짐에 의한 불량을 막을 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 그래프이다. 도 7은 도 6에 도시된 구동 방법에 따른 표시 장치의 구동 신호를 설명하기 위한 파형도이다.
도 6을 참조하면, VSS 신뢰성 곡선은 구동 시간에 따라 색빠짐이 발생하는 게이트 오프 전압의 레벨을 나타낸 것이고, VSS 시간 보상 곡선은 본 실시예에 따라서 구동 시간 증가에 대응하여 색빠짐 마진을 확보하기 위한 게이트 오프 전압의 레벨을 나타낸 것이다.
상기 VSS 신뢰성 곡선을 살펴보면, 초기에 구동 시간이 증가할수록 색빠짐이 발생하는 게이트 오프 전압의 레벨은 네가티브 방향으로 이동하다가 일정 구동 시간, 예컨대 제4 시간(t0)부터는 게이트 오프 전압의 레벨이 일정하게 유지되는 것을 확인할 수 있다. 따라서, 본 실시예에 따른 상기 VSS 시간 보상 곡선에 따른 게이트 오프 전압의 레벨은 상기 VSS 신뢰성 곡선에 따른 게이트 오프의 레벨에 대해서 일정 마진(예컨대, 약 -1V)을 가질 수 있도록 설정할 수 있다.
구체적인 상기 표시 장치의 구동 방법은 다음과 같다.
도 6 및 도 7을 참조하면, 상기 표시 장치의 초기 구동 구간(t0 내지 t4)은 복수의 설정 구간들(PP1, PP2, PP3, PP4, PP5)로 구분한다. 상기 초기 구동 구간은 약 100 시간 이내로 설정될 수 있다.
상기 구동 전압 발생부(220)는 상기 타이밍 컨트롤러(230)의 제어에 따라서 전원 온 된 시점(t0)부터 제1 시간(t1)까지 설정된 제1 설정 구간(PP1) 동안 상기 게이트 온 전압(VON) 및 제1 게이트 오프 전압(VSS1)을 상기 게이트 구동 회로(260)에 출력한다.
상기 제1 게이트 오프 전압(VSS1)은 수직 크로스토크에 유리하도록 포지티브브 방향, 즉, 상대적으로 0V 와 가깝게 설정한다. 예를 들면, 상기 제1 게이트 오프 전압(VSS1)은 일반적인 게이트 오프 전압인, 예컨대, 약 -5.5V 로 설정될 수 있다.
상기 제1 설정 구간(PP1) 동안, 상기 게이트 구동 회로(260)는 상기 게이트 온 전압(VON)과 상기 제1 게이트 오프 전압(VSS1)을 이용하여 제1 게이트 신호(GP1)를 생성한다. 상기 제1 게이트 신호(GP1)는 프레임 구간 중 데이터를 액정 커패시터에 충전하는 데이터 충전 구간(CH)에서는 상기 게이트 온 전압(VON)에 대응하는 하이 레벨을 갖고, 상기 액정 커패시터에 충전된 데이터를 유지하는 프레임의 데이터 유지 구간(HP)에는 상기 제1 게이트 오프 전압(VSS1)에 대응하는 제1 로우 레벨을 갖는다. 즉, 상기 제1 설정 구간(PP1) 동안 상기 표시 패널은 상기 게이트 온 전압(VON)과 상기 제1 게이트 오프 전압(VSS1)에 대응하는 상기 제1 게이트 신호(GP1)로 구동된다.
이어, 상기 구동 전압 발생부(220)는 상기 타이밍 컨트롤러(230)의 제어에 따라서, 상기 제1 시간(t1)부터 제2 시간(t2)까지로 설정된 제2 설정 구간(PP2) 동안 상기 게이트 구동 회로(260)에 상기 게이트 온 전압(VON) 및 제2 게이트 오프 전압(VSS2)을 출력한다.
상기 제2 게이트 오프 전압(VSS2)은 구동 시간이 증가할수록 박막 트랜지스터의 특성이 네가티브 방향으로 쉬프트하는 특징을 고려하여 상기 제1 게이트 오프 전압(VSS1)보다 네가티브 방향으로 쉬프트된 레벨로 설정된다. 예를 들면, 상기 제2 게이트 오프 전압(VSS2)은 약 -6.0V 로 설정될 수 있다.
상기 제2 설정 구간(PP2) 동안, 상기 게이트 구동 회로(260)는 상기 게이트 온 전압(VON)과 상기 제2 게이트 오프 전압(VSS2)을 이용하여 제2 게이트 신호(GP2)를 생성한다. 상기 제2 게이트 신호(GP2)는 프레임 구간 중 데이터 충전 구간(CH)에서는 상기 게이트 온 전압(VON)에 대응하는 하이 레벨을 갖고, 상기 프레임의 데이터 유지 구간(HP)에는 상기 제2 게이트 오프 전압(VSS2)에 대응하는 제2 로우 레벨을 갖는다. 즉, 상기 제2 설정 구간(PP2) 동안 상기 표시 패널은 상기 게이트 온 전압(VON)과 상기 제2 게이트 오프 전압(VSS2)에 대응하는 상기 제2 게이트 신호(GP2)로 구동된다.
이어, 상기 구동 전압 발생부(220)는 상기 타이밍 컨트롤러(230)의 제어에 따라서 상기 제2 시간(t2)부터 제3 시간(t3)까지로 설정된 제3 설정 구간(PP3) 동안 상기 게이트 구동 회로(260)에 상기 게이트 온 전압(VON) 및 제3 게이트 오프 전압(VSS3)을 출력한다.
상기 제3 게이트 오프 전압(VSS3)은 구동 시간이 증가할수록 박막 트랜지스터의 특성이 네가티브 방향으로 쉬프트하는 특징을 고려하여 상기 제2 게이트 오프 전압(VSS2)보다 네가티브 방향으로 쉬프트된 레벨로 설정된다. 예를 들면, 상기 제3 게이트 오프 전압(VSS3)은 약 -6.5V 로 설정될 수 있다.
상기 제3 설정 구간(PP3) 동안, 상기 게이트 구동 회로(260)는 상기 게이트 온 전압(VON)과 상기 제3 게이트 오프 전압(VSS3)을 이용하여 제3 게이트 신호(GP3)를 생성한다. 상기 제3 게이트 신호(GP3)는 상기 프레임 구간 중 데이터 충전 구간(CH)에서는 상기 게이트 온 전압(VON)에 대응하는 하이 레벨을 갖고, 상기 프레임의 데이터 유지 구간(HP)에는 상기 제3 게이트 오프 전압(VSS3)에 대응하는 제3 로우 레벨을 갖는다. 즉, 상기 제3 설정 구간(PP3) 동안 상기 표시 패널은 상기 게이트 온 전압(VON)과 상기 제3 게이트 오프 전압(VSS3)에 대응하는 상기 제3 게이트 신호(GP3)로 구동된다.
이어, 상기 구동 전압 발생부(220)는 상기 타이밍 컨트롤러(230)의 제어에 따라서 상기 제3 시간(t3)부터 제4 시간(t4)까지로 설정된 제4 설정 구간(PP4) 동안 상기 게이트 구동 회로(260)에 상기 게이트 온 전압(VON) 및 제4 게이트 오프 전압(VSS4)을 출력한다.
상기 제4 게이트 오프 전압(VSS4)은 구동 시간이 증가할수록 박막 트랜지스터의 특성이 네가티브 방향으로 쉬프트하는 특징을 고려하여 상기 제3 게이트 오프 전압(VSS3)보다 네가티브 방향으로 쉬프트된 레벨로 설정된다. 예를 들면, 상기 제4 게이트 오프 전압(VSS4)은 약 -7.0V 로 설정될 수 있다.
상기 제4 설정 구간(PP4) 동안, 상기 게이트 구동 회로(260)는 상기 게이트 온 전압(VON)과 상기 제4 게이트 오프 전압(VSS4)을 이용하여 제4 게이트 신호(GP4)를 생성한다. 상기 제4 게이트 신호(GP4)는 상기 프레임 구간 중 데이터 충전 구간(CH)에서는 상기 게이트 온 전압(VON)에 대응하는 하이 레벨을 갖고, 상기 프레임의 데이터 유지 구간(HP)에는 상기 제4 게이트 오프 전압(VSS4)에 대응하는 제4 로우 레벨을 갖는다. 즉, 상기 제4 설정 구간(PP4) 동안 상기 표시 패널은 상기 게이트 온 전압(VON)과 상기 제4 게이트 오프 전압(VSS4)에 대응하는 상기 제4 게이트 신호(GP4)로 구동된다.
이어, 상기 구동 전압 발생부(220)는 상기 타이밍 컨트롤러(230)의 제어에 따라서 상기 제4 시간(t4) 이후 나머지 구간인, 제5 설정 구간(PP5) 동안 상기 게이트 구동 회로(260)에 상기 게이트 온 전압(VON) 및 제5 게이트 오프 전압(VSS5)을 출력한다.
상기 제5 게이트 오프 전압(VSS5)은 구동 시간이 증가할수록 박막 트랜지스터의 특성이 네가티브 방향으로 쉬프트하는 특징을 고려하여 상기 제4 게이트 오프 전압(VSS4)보다 네가티브 방향으로 쉬프트된 레벨로 설정된다. 예를 들면, 상기 제5 게이트 오프 전압(VSS4)은 약 -7.5V 로 설정될 수 있다.
상기 제5 설정 구간(PP5) 동안, 상기 게이트 구동 회로(260)는 상기 게이트 온 전압(VON)과 상기 제5 게이트 오프 전압(VSS5)을 이용하여 제5 게이트 신호(GP5)를 생성한다. 상기 제5 게이트 신호(GP5)는 상기 프레임 구간 중 데이터 충전 구간(CH)에서는 상기 게이트 온 전압(VON)에 대응하는 하이 레벨을 갖고, 상기 프레임의 데이터 유지 구간(HP)에는 상기 제5 게이트 오프 전압(VSS5)에 대응하는 제5 로우 레벨을 갖는다.
도시된 바와 같이, 상기 VSS 신뢰성 곡선에 기초하여 상기 제4 시간(T4)이후부터 상기 표시 패널은 상기 게이트 온 전압(VON)과 상기 제5 게이트 오프 전압(VSS5)에 대응하는 상기 제5 게이트 신호(GP5)로 구동된다.
도시되지 않았으나, 킥백 전압을 보상하기 위해 상기 게이트 오프 전압의 레벨 조절과 연동하여 액정 커패시터(CLC)의 공통 전압(VCOM) 및 스토리지 커패시터(CST)의 스토리지 공통 전압(VCT)을 조절할 수 있다.
본 실시예에 따르면, 구동 초기에는 게이트 오프 전압을 포지티브 방향(예컨데, 0V와 가깝게)으로 설정하여 수직 크로스토크에 의한 불량을 막고, 설정된 초기 구동 구간에 대해서 구동 시간이 증가할수록 상기 게이트 오프 전압의 레벨을 네가티브 방향으로 이동시킴으로써 상기 색빠짐에 의한 불량을 막을 수 있다.
도 8은 온도 변화에 따른 박막 트랜지스터의 특성 변화를 설명하기 위한 곡선이다. 도 9는 온도 및 게이트 오프 전압의 레벨에 따른 색빠짐을 설명하기 위한 곡선이다.
도 8을 참조하면, 주변 온도 변화에 따른 박막 트랜지스터의 특성 곡선 변화를 살펴보면, 상기 주변 온도가 높아질수록 상기 박막 트랜지스터의 특성 곡선이 네가티브 방향으로 이동하는 것을 확인할 수 있다. 따라서, 상기 주변 온도에 따라서 게이트 오프 전압을 네가티브 방향으로 이동하여 색빠짐 마진을 추가적으로 확보할 수 있다.
도 9를 참조하면, 주변 온도 60 ℃에서 게이트 오프 전압을 -5.5V로 표시 패널을 구동하는 제1 비교예에 따른 구동 시간별 색빠짐이 발생하는 게이트 오프 전압을 나타낸 제1 VSS 곡선(CV1)을 참조하면, 상기 게이트 오프 전압(VSS)의 레벨은 구동 시간이 증가할수록 네가티브 방향으로 이동하다가 대략 -6.5V 레벨에서 일정하게 유지된다.
상기 제1 비교예에 따른 상기 색빠짐에 대한 신뢰성의 평가를 위한 제1 실패 기준 전압(FR1)은 1V 마진을 포함하여 -4.5V 로 설정되고, 게이트 오프 전압(VSS)이 상기 제1 실패 기준 전압(FR1) 이하로 떨어지면 색빠짐 불량으로 평가된다. 상기 제1 비교예에 따른 상기 제1 VSS 곡선(CV1)을 살펴보면, 설정된 초기 구동 구간내, ta부터 게이트 오프 전압(VSS)이 상기 제1 실패 기준 전압(FR1)이하로 떨어지고, 이에 따라서 색빠짐 불량으로 평가된다.
한편, 주변 온도를 60 ℃에서 게이트 오프 전압을 -7.5V로 표시 패널을 구동하는 제2 비교예에 따른 구동 시간별 색빠짐이 발생하는 게이트 오프 전압을 나타낸 제2 VSS 곡선(CV2)을 참조하면, 상기 게이트 오프 전압(VSS)의 레벨은 구동 시간이 증가할수록 네가티브 방향으로 이동하다가 대략 -6.0V에서 일정하게 유지된다.
상기 제2 비교예에 따른 상기 색빠짐에 대한 신뢰성의 평가를 위한 제2 실패 기준 전압(FR2)은 1V 마진을 포함하여 -6.5V 로 설정되며 이에 따라서 게이트 오프 전압(VSS)이 상기 제2 실패 기준 전압(FR2) 이하로 떨어지면 색빠짐 불량으로 평가된다. 상기 제2 비교예에 따른 상기 제2 VSS 곡선(CV2)을 살펴보면, 게이트 오프 전압(VSS)은 설정된 초기 구동 구간에서 상기 제2 실패 기준 전압(FR2) 이하로 떨어지지 않는다. 따라서, 색빠짐 불량이 발생하지 않는 것으로 평가된다.
이와 같이, 주변 온도가 상온 보다 높은 경우, 상기 게이트 오프 전압의 레벨을 네가티브 방향으로 이동시킬 경우 상기 색빠짐 마진을 확보할 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다. 도 11은 도 10에 도시된 표시 장치의 구동 방법을 설명하기 위한 그래프이다.
이하에서는 이전 실시예와 동일한 구성 요소는 동일한 도면 부호를 부여하고 반복되는 설명은 생략한다.
본 실시예에 따른 표시 장치는 구동 시간 및 주변 온도 변환에 따른 게이트 오프 전압의 레벨을 조절하여 수직 크로스토크 및 색빠짐 불량을 개선할 수 있다.
예를 들면, 도 10을 참조하면, 상기 표시 장치는 온도 센서(211), 온도 보상부(213), 구동 전압 발생부(220) 및 타이밍 컨트롤러(230)를 포함한다.
상기 온도 센서(211)는 상기 표시 장치의 온도 및 주변 온도를 센싱하고 상기 센싱된 온도 정보(TS)를 상기 온도 보상부(213)에 제공한다.
상기 온도 보상부(213)는 상기 온도 정보(TS)에 대응하는 적어도 하나의 보상 전압 레벨이 저장된다. 상기 온도 보상부(213)는 상기 온도 정보(TS)에 대응하는 상기 보상 전압 레벨(TCS)을 상기 구동 전압 발생부(220)에 제공한다.
예를 들면, 상기 온도 보상부(213)는 복수의 온도 정보들 각각에 대응하는 적어도 하나의 보상 전압 레벨(TCS)이 맵핑된 룩업테이블을 포함할 수 있다. 상기 룩업테이블에는 제1 온도 정보에 대응하여 적어도 하나의 제1 보상 전압 레벨이 저장될 수 있고, 제2 온도 정보에 대응하여 적어도 하나의 제2 보상 전압 레벨이 저장될 수 있다. 따라서, 상기 온도 보상부(213)는 상기 온도 센서(211)로부터 상기 제1 온도 정보를 수신하면, 상기 구동 전압 발생부(220)에 상기 제1 온도 정보에 대응하는 적어도 하나의 보상 전압 레벨을 제공한다.
상기 구동 전압 발생부(220)는 이전 실시예와 비교하여, 온도 보상을 위한 온도 보상 전압을 더 생성한다. 상기 온도 보상 전압은 상기 보상 전압 레벨에 기초하여 생성되고, 상기 온도 보상 전압은 이전 실시예와 같이 구동 시간 보상을 위한 게이트 오프 전압의 레벨에 가산되어 상기 게이트 구동 회로(260)에 제공된다. 따라서, 상기 게이트 구동 회로(260)에는 시간 및 온도 보상을 위한 게이트 오프 전압이 제공될 수 있다.
상기 타이밍 컨트롤러(230)는 이전 실시예와 비교하여, 실질적으로 동일하게 구동한다. 이에 반복되는 설명은 생략한다.
도 11을 참조하면, VSS 신뢰성 곡선은 구동 시간에 따라 색빠짐이 발생하는 게이트 오프 전압의 레벨을 나타낸 것이고, VSS 시간 보상 곡선은 구동 시간의 변화에 따른 색빠짐 마진을 확보하기 위한 게이트 오프 전압의 레벨을 나타낸 것이고, VSS 온도 보상 곡선은 온도의 변화에 따른 색빠짐 마진을 확보하기 위한 게이트 오프 전압의 레벨을 나타낸 것이다.
본 실시예에 따르면, 상기 게이트 오프 전압(VSS)은 상기 VSS 시간 보상 곡선의 게이트 오프 전압의 레벨에 상기 온도에 따른 온도 보상 전압의 레벨이 가산된 상기 VSS 온도 보상 곡선의 게이트 오프 전압으로 최종 결정된다.
예를 들면, 상기 표시 장치가 전원 온 되면 상기 온도 센서(211)는 설정된 센싱 구간, 예컨대, 제1 설정 구간(PP1)의 시작 시간(t0)이 되면, 상기 표시 장치의 제1 온도를 센싱하고, 센싱된 제1 온도 정보를 상기 온도 보상부(213)에 제공한다. 상기 온도 보상부(213)는 상기 제1 온도 정보에 대응하는 제1 보상 전압 레벨을 상기 구동 전압 발생부(220)에 제공하고, 상기 구동 전압 발생부(220)는 상기 제1 보상 전압 레벨에 기초하여 제1 온도 보상 전압(Vtc1)을 생성한다.
제1 설정 구간(PP1) 동안 상기 구동 전압 발생부(220)는 게이트 온 전압(VON) 및 제1 게이트 오프 전압(VSS1)을 출력한다. 상기 제1 게이트 오프 전압(VSS1)은 상기 VSS 시간 보상 곡선에 대응하는 제1 오프 전압(VS1)에 상기 제1 온도 보상 전압(Vtc1)이 가산된 레벨을 갖는다.
상기 제1 오프 전압(VS1)은 수직 크로스토크에 유리하도록 포지티브 방향, 즉, 상대적으로 0V 와 가깝게 설정한다. 예를 들면, 상기 제1 오프 전압(VS1)은 일반 게이트 오프 레벨인 약 -5.5V 로 설정될 수 있다. 상기 제1 온도는 상온에 대응하는 경우이고, 이에 따라서, 상기 제1 온도 보상 전압(Vtc1)은 0.0V 일 수 있다. 따라서, 상기 제1 게이트 오프 전압(VSS1)은 대략 -5.5V 로 설정될 수 있다.
도 7에 도시된 바와 같이, 상기 제1 설정 구간(PP1) 동안, 상기 게이트 구동 회로(260)는 상기 게이트 온 전압(VON)과 상기 제1 게이트 오프 전압(VSS1)을 이용하여 제1 게이트 신호(GP1)를 생성한다. 상기 제1 게이트 신호(GP1)는 프레임 구간 중 데이터를 액정 커패시터에 충전하는 데이터 충전 구간(CH)에서는 상기 게이트 온 전압(VON)에 대응하는 하이 레벨을 갖고, 상기 액정 커패시터에 충전된 데이터를 유지하는 프레임의 데이터 유지 구간(HP)에는 상기 제1 게이트 오프 전압(VSS1)에 대응하는 제1 로우 레벨을 갖는다.
이어, 상기 제1 시간(t1)부터 제2 시간(t2)까지로 설정된 제2 설정 구간(PP2)의 시작 시간인 제1 시간(T1)이 되면, 상기 온도 센서(211)는 상기 표시 장치의 제2 온도를 센싱하고, 센싱된 제2 온도 정보를 상기 온도 보상부(213)에 제공한다. 상기 온도 보상부(213)는 상기 제2 온도 정보에 대응하는 제2 보상 전압 레벨을 상기 구동 전압 발생부(220)에 제공하고, 상기 구동 전압 발생부(220)는 상기 제2 보상 전압 레벨에 기초하여 제2 온도 보상 전압(Vtc2)을 생성한다.
상기 제2 설정 구간(PP2) 동안 상기 구동 전압 발생부(220)는 게이트 온 전압(VON) 및 제2 게이트 오프 전압(VSS2)을 출력한다. 상기 제2 게이트 오프 전압(VSS2)은 상기 VSS 시간 보상 곡선에 대응하는 제2 오프 전압(VS2)에 상기 제2 온도 보상 전압(Vtc2)이 가산된 레벨을 갖는다.
상기 제2 오프 전압(VS2)은 구동 시간이 증가할수록 박막 트랜지스터의 특성이 네가티브 방향으로 쉬프트하는 특징을 고려하여 상기 제1 오프 전압(VS1)보다 네가티브 방향으로 쉬프트된 레벨로 설정된다. 예를 들면, 상기 제2 오프 전압(VS2)은 약 -6.0V 로 설정될 수 있다. 상기 제2 온도는 상기 제1 온도 보다 높은 경우이고, 이에 따라서, 상기 제2 온도 보상 전압(Vtc2)은 온도가 증가할수록 박막 트랜지스터의 특성이 네가티브 방향으로 쉬프트하는 특징을 고려하여 상기 제1 온도 보상 전압(Vtc1) 보다 네가티브 방향으로 쉬프트된 레벨로 설정된다. 예를 들면, 제2 온도 보상 전압(Vtc2)은 -0.5V 일 수 있다. 따라서, 상기 제2 게이트 오프 전압(VSS2)은 대략 -6.5V 로 설정될 수 있다.
도 7에 도시된 바와 같이, 상기 제2 설정 구간(PP2) 동안, 상기 게이트 구동 회로(260)는 상기 게이트 온 전압(VON)과 상기 제2 게이트 오프 전압(VSS2)을 이용하여 제2 게이트 신호(GP2)를 생성한다. 상기 제2 게이트 신호(GP2)는 프레임 구간 중 데이터 충전 구간(CH)에서는 상기 게이트 온 전압(VON)에 대응하는 하이 레벨을 갖고, 상기 프레임의 데이터 유지 구간(HP)에는 상기 제2 게이트 오프 전압(VSS2)에 대응하는 제2 로우 레벨을 갖는다.
이어, 상기 제2 시간(t2)부터 제3 시간(t3)까지로 설정된 제3 설정 구간(PP3)의 시작 시간인 제2 시간(t2)이 되면, 상기 온도 센서(211)는 상기 표시 장치의 제3 온도를 센싱하고, 센싱된 제3 온도 정보를 상기 온도 보상부(213)에 제공한다. 상기 온도 보상부(213)는 상기 제3 온도 정보에 대응하는 제3 보상 전압 레벨을 상기 구동 전압 발생부(220)에 제공하고, 상기 구동 전압 발생부(220)는 상기 제3 보상 전압 레벨에 기초하여 제3 온도 보상 전압(Vtc3)을 생성한다.
상기 제3 설정 구간(PP3) 동안 상기 구동 전압 발생부(220)는 게이트 온 전압(VON) 및 제3 게이트 오프 전압(VSS3)을 출력한다. 상기 제3 게이트 오프 전압(VSS3)은 상기 VSS 시간 보상 곡선에 대응하는 제3 오프 전압(VS3)에 상기 제3 온도 보상 전압(Vtc3)이 가산된 레벨을 갖는다.
상기 제3 오프 전압(VS3)은 구동 시간이 증가할수록 박막 트랜지스터의 특성이 네가티브 방향으로 쉬프트하는 특징을 고려하여 상기 제2 오프 전압(VS2)보다 네가티브 방향으로 쉬프트된 레벨로 설정된다. 예를 들면, 상기 제3 오프 전압(VS3)은 약 -6.5V 로 설정될 수 있다. 상기 제3 온도는 상기 제2 온도 높은 경우이고, 이에 따라서, 상기 제3 온도 보상 전압(Vtc3)은 온도가 증가할수록 박막 트랜지스터의 특성이 네가티브 방향으로 쉬프트하는 특징을 고려하여 상기 제2 온도 보상 전압(Vtc2) 보다 네가티브 방향으로 쉬프트된 레벨로 설정된다. 예를 들면, 제3 온도 보상 전압(Vtc3)은 -1.0V 일 수 있다. 따라서, 상기 제3 게이트 오프 전압(VSS3)은 대략 -7.5V 로 설정될 수 있다.
도 7에 도시된 바와 같이, 상기 제3 설정 구간(PP3) 동안, 상기 게이트 구동 회로(260)는 상기 게이트 온 전압(VON)과 상기 제3 게이트 오프 전압(VSS3)을 이용하여 제3 게이트 신호(GP3)를 생성한다. 상기 제3 게이트 신호(GP3)는 상기 프레임 구간 중 데이터 충전 구간(CH)에서는 상기 게이트 온 전압(VON)에 대응하는 하이 레벨을 갖고, 상기 프레임의 데이터 유지 구간(HP)에는 상기 제3 게이트 오프 전압(VSS3)에 대응하는 제3 로우 레벨을 갖는다.
이어, 상기 제3 시간(t3)부터 제4 시간(t4)까지로 설정된 제4 설정 구간(PP4)의 시작 시간인 제3 시간(t3)이 되면, 상기 온도 센서(211)는 상기 표시 장치의 제4 온도를 센싱하고, 센싱된 제4 온도 정보를 상기 온도 보상부(213)에 제공한다. 상기 온도 보상부(213)는 상기 제4 온도 정보에 대응하는 제4 보상 전압 레벨을 상기 구동 전압 발생부(220)에 제공하고, 상기 구동 전압 발생부(220)는 상기 제4 보상 전압 레벨에 기초하여 제4 온도 보상 전압(Vtc4)을 생성한다.
상기 제4 설정 구간(PP4) 동안 상기 구동 전압 발생부(220)는 게이트 온 전압(VON) 및 제4 게이트 오프 전압(VSS4)을 출력한다. 상기 제4 게이트 오프 전압(VSS4)은 상기 VSS 시간 보상 곡선에 대응하는 제4 오프 전압(VS4)에 상기 제4 온도 보상 전압(Vtc4)이 가산된 레벨을 갖는다.
상기 제4 오프 전압(VS4)은 구동 시간이 증가할수록 박막 트랜지스터의 특성이 네가티브 방향으로 쉬프트하는 특징을 고려하여 상기 제3 오프 전압(VS3)보다 네가티브 방향으로 쉬프트된 레벨로 설정된다. 예를 들면, 상기 제4 오프 전압(VS4)은 약 -7.0V 로 설정될 수 있다. 상기 제4 온도는 상기 제3 온도 높은 경우이고, 이에 따라서, 상기 제4 온도 보상 전압(Vtc4)은 온도가 증가할수록 박막 트랜지스터의 특성이 네가티브 방향으로 쉬프트하는 특징을 고려하여 상기 제3 온도 보상 전압(Vtc3) 보다 네가티브 방향으로 쉬프트된 레벨로 설정된다. 예를 들면, 제4 온도 보상 전압(Vtc4)은 -1.5V 일 수 있다. 따라서, 상기 제4 게이트 오프 전압(VSS4)은 대략 -8.5V 로 설정될 수 있다.
도 7에 도시된 바와 같이, 상기 제4 설정 구간(PP4) 동안, 상기 게이트 구동 회로(260)는 상기 게이트 온 전압(VON)과 상기 제4 게이트 오프 전압(VSS4)을 이용하여 제4 게이트 신호(GP4)를 생성한다. 상기 제4 게이트 신호(GP4)는 상기 프레임 구간 중 데이터 충전 구간(CH)에서는 상기 게이트 온 전압(VON)에 대응하는 하이 레벨을 갖고, 상기 프레임의 데이터 유지 구간(HP)에는 상기 제4 게이트 오프 전압(VSS4)에 대응하는 제4 로우 레벨을 갖는다.
이어, 상기 제4 시간(t4) 이후 나머지 구간인, 제5 설정 구간(PP5)의 시작 시간인 제4 시간(t4)이 되면, 상기 온도 센서(211)는 상기 표시 장치의 제5 온도를 센싱하고, 센싱된 제5 온도 정보를 상기 온도 보상부(213)에 제공한다. 상기 온도 보상부(213)는 상기 제5 온도 정보에 대응하는 제5 보상 전압 레벨을 상기 구동 전압 발생부(220)에 제공하고, 상기 구동 전압 발생부(220)는 상기 제5 보상 전압 레벨에 기초하여 제5 온도 보상 전압(Vtc5)을 생성한다.
상기 제5 설정 구간(PP5) 동안 상기 구동 전압 발생부(220)는 게이트 온 전압(VON) 및 제5 게이트 오프 전압(VSS5)을 출력한다. 상기 제5 게이트 오프 전압(VSS5)은 상기 VSS 시간 보상 곡선에 대응하는 제5 오프 전압(VS5)에 상기 제5 온도 보상 전압(Vtc5)이 가산된 레벨을 갖는다.
상기 제5 오프 전압(VS5)은 구동 시간이 증가할수록 박막 트랜지스터의 특성이 네가티브 방향으로 쉬프트하는 특징을 고려하여 상기 제4 오프 전압(VS4)보다 네가티브 방향으로 쉬프트된 레벨로 설정된다. 예를 들면, 상기 제5 오프 전압(VS5)은 약 -7.5V 로 설정될 수 있다. 상기 제5 온도는 상기 제4 온도 높은 경우이고, 이에 따라서, 상기 제5 온도 보상 전압(Vtc5)은 온도가 증가할수록 박막 트랜지스터의 특성이 네가티브 방향으로 쉬프트하는 특징을 고려하여 상기 제4 온도 보상 전압(Vtc4) 보다 네가티브 방향으로 쉬프트된 레벨로 설정된다. 예를 들면, 제5 온도 보상 전압(Vtc5)은 -2.0V 일 수 있다. 따라서, 상기 제5 게이트 오프 전압(VSS5)은 대략 -9.5V 로 설정될 수 있다.
도 7에 도시된 바와 같이, 상기 제5 설정 구간(PP5) 동안, 상기 게이트 구동 회로(260)는 상기 게이트 온 전압(VON)과 상기 제5 게이트 오프 전압(VSS5)을 이용하여 제5 게이트 신호(GP5)를 생성한다. 상기 제5 게이트 신호(GP5)는 상기 프레임 구간 중 데이터 충전 구간(CH)에서는 상기 게이트 온 전압(VON)에 대응하는 하이 레벨을 갖고, 상기 프레임의 데이터 유지 구간(HP)에는 상기 제5 게이트 오프 전압(VSS5)에 대응하는 제5 로우 레벨을 갖는다.
본 실시예에 따르면, 구동 초기에는 게이트 오프 전압을 포지티브 방향(예컨데, 0V와 가깝게)으로 설정하여 수직 크로스토크에 의한 불량을 막고, 설정된 초기 구동 구간에 대해서 구동 시간 및 주변 온도가 증가할수록 상기 게이트 오프 전압의 레벨을 네가티브 방향으로 이동시킴으로써 상기 색빠짐에 의한 불량을 막을 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 표시 패널 211 : 온도 센서
213 : 온도 보상부 220 : 구동 전압 발생부
230 : 타이밍 컨트롤러 250 : 데이터 구동 회로
260 : 게이트 구동 회로

Claims (20)

  1. 복수의 화소들이 배열되고, 각 화소는 게이트 라인과 데이터 라인에 연결된 박막 트랜지스터 및 상기 박막 트랜지스터와 연결된 표시 소자를 포함하는 표시 패널;
    게이트 온 전압 및 복수의 게이트 오프 전압들을 생성하는 구동 전압 발생부;
    초기 구동 구간을 복수의 설정 구간들로 분할하고, 상기 설정 구간들 각각에 대응하여 해당하는 레벨의 게이트 오프 전압을 출력하도록 제어하는 타이밍 컨트롤러; 및
    상기 게이트 온 전압과 상기 설정 구간에 대응하는 게이트 오프 전압을 이용하여 게이트 신호를 생성하고, 상기 게이트 라인을 구동하는 게이트 구동 회로를 포함하는 표시 장치.
  2. 제1항에 있어서, 상기 복수의 설정 구간들 각각에 대응하는 상기 복수의 게이트 오프 전압들의 레벨들은 구동 시간을 증가할수록 네가티브 방향으로 이동하는 것을 특징으로 하는 표시 장치.
  3. 제2항에 있어서, 상기 복수의 설정 구간들 중 제1 설정 구간에 대응하는 제1 게이트 오프 전압의 레벨은 0V와 가까운 네가티브 레벨을 갖는 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서, 상기 복수의 설정 구간들 각각에 대응하는 상기 복수의 게이트 오프 전압들의 레벨들은 상기 복수의 설정 구간들에서 색빠짐이 발생하는 게이트 오프 전압의 레벨들 보다 낮은 것을 특징으로 하는 표시 장치.
  5. 제1항에 있어서, 상기 화소는 상기 표시 소자와 연결된 스토리지 커패시터를 더 포함하고,
    상기 스토리지 커패시터에 인가되는 스토리지 공통 전압은 상기 복수의 설정 구간들 각각에서 상기 게이트 오프 전압의 레벨과 연동된 레벨을 갖는 것을 특징으로 하는 표시 장치.
  6. 제1항에 있어서, 설정 시간에 주변 온도를 센싱하는 온도 센서; 및
    센싱된 온도 정보에 대응하여 적어도 하나의 보상 전압 레벨을 저장하는 온도 보상부를 더 포함하고,
    상기 구동 전압 발생부는 상기 보상 전압 레벨에 기초하여 온도 보상 전압을 생성하는 것을 특징으로 하는 표시 장치.
  7. 제6항에 있어서, 상기 온도 보상 전압의 레벨은 온도가 증가할수록 네가티브 방향으로 이동하는 것을 특징으로 하는 표시 장치.
  8. 제7항에 있어서, 상기 구동 전압 발생부는
    상기 복수의 설정 구간들 각각의 온도 보상 전압을 해당하는 게이트 오프 전압에 가산하여 상기 게이트 구동 회로에 제공하는 것을 특징으로 하는 표시 장치.
  9. 제1항에 있어서, 상기 초기 구동 구간은 100 시간 이내인 것을 특징으로 하는 표시 장치.
  10. 제1항에 있어서, 상기 초기 구동 구간 이후 게이트 오프 전압의 레벨은 상기 초기 구동 구간의 마지막 설정 구간에 해당하는 게이트 오프 전압의 레벨로 유지되는 것을 특징으로 하는 표시 장치.
  11. 초기 구동 구간을 복수의 설정 구간들로 분할하고, 상기 복수의 설정 구간들 각각에 서로 다른 레벨의 게이트 오프 전압을 출력하는 단계; 및
    게이트 온 전압 및 설정 구간에 해당하는 레벨의 게이트 오프 전압을 이용하여 게이트 신호를 생성하는 단계; 및
    상기 게이트 신호를 표시 패널의 화소에 포함된 박막 트랜지스터에 제공하는 단계를 포함하는 표시 장치의 구동 방법.
  12. 제11항에 있어서, 상기 복수의 설정 구간들 각각에 대응하는 상기 복수의 게이트 오프 전압들의 레벨들은 구동 시간을 증가할수록 네가티브 방향으로 이동하는 것을 특징으로 하는 표시 장치의 구동 방법.
  13. 제12항에 있어서, 상기 복수의 설정 구간들 중 제1 설정 구간에 대응하는 제1 게이트 오프 전압의 레벨은 0V와 가까운 네가티브 레벨을 갖는 것을 특징으로 하는 표시 장치의 구동 방법.
  14. 제11항에 있어서, 상기 복수의 설정 구간들 각각에 대응하는 상기 복수의 게이트 오프 전압들의 레벨들은 상기 복수의 설정 구간들에서 색빠짐이 발생하는 게이트 오프 전압의 레벨들 보다 낮은 것을 특징으로 하는 표시 장치의 구동 방법.
  15. 제11항에 있어서, 상기 화소는 상기 표시 소자와 연결된 스토리지 커패시터를 더 포함하고,
    상기 복수의 설정 구간들 각각에서 상기 게이트 오프 전압의 레벨과 연동된 레벨을 갖는 스토리지 공통 전압을 생성하는 단계를 더 포함하는 표시 장치의 구동 방법.
  16. 제11항에 있어서, 설정 시간에 주변 온도를 센싱하는 단계; 및
    센싱된 온도 정보에 대응하여 온도 보상 전압을 생성하는 단계를 더 포함하는 표시 장치의 구동 방법.
  17. 제16항에 있어서, 상기 온도 보상 전압의 레벨은 온도가 증가할수록 네가티브 방향으로 이동하는 것을 특징으로 하는 표시 장치의 구동 방법.
  18. 제17항에 있어서, 상기 복수의 설정 구간들 각각의 온도 보상 전압이 해당하는 게이트 오프 전압에 가산된 게이트 오프 전압을 이용하여 게이트 신호를 생성하는 것을 특징으로 하는 표시 장치의 구동 방법.
  19. 제11항에 있어서, 상기 초기 구동 구간은 100 시간 이내인 것을 특징으로 하는 표시 장치의 구동 방법.
  20. 제11항에 있어서, 상기 초기 구동 구간 이후 게이트 오프 전압의 레벨은 상기 초기 구동 구간의 마지막 설정 구간에 해당하는 게이트 오프 전압의 레벨로 유지되는 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020140154723A 2014-11-07 2014-11-07 표시 장치 및 이의 구동 방법 KR20160055368A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140154723A KR20160055368A (ko) 2014-11-07 2014-11-07 표시 장치 및 이의 구동 방법
US14/677,225 US9934737B2 (en) 2014-11-07 2015-04-02 Display apparatus and method of driving the display apparatus
CN201510482583.0A CN105590595B (zh) 2014-11-07 2015-08-07 显示装置及驱动显示装置的方法
JP2015210897A JP2016091026A (ja) 2014-11-07 2015-10-27 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140154723A KR20160055368A (ko) 2014-11-07 2014-11-07 표시 장치 및 이의 구동 방법

Publications (1)

Publication Number Publication Date
KR20160055368A true KR20160055368A (ko) 2016-05-18

Family

ID=55912692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140154723A KR20160055368A (ko) 2014-11-07 2014-11-07 표시 장치 및 이의 구동 방법

Country Status (4)

Country Link
US (1) US9934737B2 (ko)
JP (1) JP2016091026A (ko)
KR (1) KR20160055368A (ko)
CN (1) CN105590595B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180025436A (ko) * 2016-08-31 2018-03-09 삼성디스플레이 주식회사 표시 장치의 온도 보상 전원 회로
KR20190004411A (ko) * 2017-07-03 2019-01-14 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20190031400A (ko) * 2017-09-15 2019-03-26 삼성디스플레이 주식회사 표시 장치
KR20190095637A (ko) * 2018-02-06 2019-08-16 삼성디스플레이 주식회사 액정 표시 패널 구동 방법 및 이를 채용한 액정 표시 장치
US10861410B2 (en) 2017-10-26 2020-12-08 Samsung Display Co., Ltd. Display device having gate driving circuit

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104460076A (zh) * 2014-12-30 2015-03-25 合肥京东方光电科技有限公司 一种电压补偿方法、装置及显示设备
JP6572027B2 (ja) * 2015-07-03 2019-09-04 シャープ株式会社 表示装置
JP6574369B2 (ja) 2015-10-13 2019-09-11 株式会社ジャパンディスプレイ 表示装置
KR102651807B1 (ko) * 2016-09-30 2024-03-29 엘지디스플레이 주식회사 액정표시장치와 그 구동 방법
CN107170405B (zh) * 2017-07-24 2020-08-18 京东方科技集团股份有限公司 电路驱动方法及装置、电子装置、存储介质和显示设备
CN107248400B (zh) * 2017-08-03 2018-01-16 深圳市华星光电半导体显示技术有限公司 一种液晶显示面板的驱动方法以及电压调整电路
KR20200067289A (ko) * 2018-12-03 2020-06-12 삼성디스플레이 주식회사 표시 장치 및 그의 구동 전압 제어 방법
JP7181825B2 (ja) * 2019-03-26 2022-12-01 株式会社ジャパンディスプレイ 表示装置
CN110111753B (zh) * 2019-04-10 2020-10-27 深圳市华星光电半导体显示技术有限公司 显示面板的驱动方法及装置
CN113724658A (zh) * 2020-05-26 2021-11-30 北京小米移动软件有限公司 像素驱动单元的控制方法及装置、显示屏和终端设备
CN113948051B (zh) * 2021-10-28 2023-05-12 合肥鑫晟光电科技有限公司 显示驱动电路、显示驱动方法及显示装置
CN114566130A (zh) * 2022-03-14 2022-05-31 重庆惠科金渝光电科技有限公司 开关控制电路和显示装置
CN115472136B (zh) * 2022-08-16 2023-11-10 昆山国显光电有限公司 一种显示面板及电子设备

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100188109B1 (ko) 1995-12-13 1999-06-01 김광호 오프전압의 레벨이 조절되는 오프전압 발생회로
JP3068465B2 (ja) * 1996-07-12 2000-07-24 日本電気株式会社 液晶表示装置
JP2000310977A (ja) * 1999-04-28 2000-11-07 Matsushita Electric Ind Co Ltd 液晶表示装置
KR100641729B1 (ko) 1999-09-22 2006-11-02 엘지.필립스 엘시디 주식회사 액정표시장치의 리셋 방법 및 장치
KR100788391B1 (ko) 2001-02-27 2007-12-31 엘지.필립스 엘시디 주식회사 액정표시패널의 양 방향 구동 회로
JP3730886B2 (ja) 2001-07-06 2006-01-05 日本電気株式会社 駆動回路及び液晶表示装置
EP1345197A1 (en) 2002-03-11 2003-09-17 Dialog Semiconductor GmbH LCD module identification
JP2004086146A (ja) * 2002-06-27 2004-03-18 Fujitsu Display Technologies Corp 液晶表示装置の駆動方法及び駆動制御回路、及びそれを備えた液晶表示装置
JP2004165385A (ja) 2002-11-12 2004-06-10 Wintek Corp Ｉｃに高ボルト静電圧放電を抑制させることができるｉｔｏリード配線方法
TWI229341B (en) 2003-08-13 2005-03-11 Toppoly Optoelectronics Corp Shift register circuit and a signal-triggered circuit for low temperature poly silicon (LTPS) liquid crystal display
KR20060060570A (ko) 2004-11-30 2006-06-05 산요덴키가부시키가이샤 표시 장치용 구동 회로 및 플렉시블 프린트 배선판 및액티브 매트릭스형 표시 장치
JP3897121B2 (ja) * 2004-11-30 2007-03-22 船井電機株式会社 液晶表示装置
KR20070018279A (ko) * 2005-08-09 2007-02-14 삼성전자주식회사 전원 변환 장치 및 이를 구비한 표시 장치
US7528826B2 (en) * 2005-08-15 2009-05-05 Solomon Systech Limited Driving circuit for driving liquid crystal display panel
US7310402B2 (en) 2005-10-18 2007-12-18 Au Optronics Corporation Gate line drivers for active matrix displays
KR101193111B1 (ko) * 2005-10-18 2012-10-22 삼성디스플레이 주식회사 온도 보상이 된 구동 전압 생성 회로 및 이를 포함하는액정 표시 장치, 그리고 구동 전압 생성 방법
KR100965022B1 (ko) * 2006-02-20 2010-06-21 도시바 모바일 디스플레이 가부시키가이샤 Ｅｌ 표시 장치 및 ｅｌ 표시 장치의 구동 방법
TWI345195B (en) 2006-09-01 2011-07-11 Au Optronics Corp Control circuit for releasing residual charges
KR101240655B1 (ko) * 2006-09-29 2013-03-08 삼성디스플레이 주식회사 표시 장치의 구동 장치
KR101308452B1 (ko) * 2007-02-08 2013-09-16 엘지디스플레이 주식회사 액정 표시장치 및 그의 구동방법
TW200847110A (en) 2007-05-23 2008-12-01 Faraday Tech Corp Output stage and related logic control method applied to source driver/chip
JP4450016B2 (ja) * 2007-06-12 2010-04-14 ソニー株式会社 液晶表示装置および液晶駆動回路
US8018417B2 (en) 2007-06-20 2011-09-13 Lg Display Co. Ltd. Common voltage driving circuit of liquid crystal display
KR100869859B1 (ko) 2007-06-29 2008-11-24 (주)엠씨테크놀로지 증폭 회로 및 이를 이용하는 표시 장치의 구동 장치
JP2009069373A (ja) * 2007-09-12 2009-04-02 Ricoh Co Ltd 画像表示装置
KR101515085B1 (ko) * 2007-10-22 2015-05-04 삼성디스플레이 주식회사 액정 표시 장치
KR101472076B1 (ko) * 2008-08-12 2014-12-15 삼성디스플레이 주식회사 액정 표시 장치
KR101533741B1 (ko) * 2008-09-17 2015-07-03 삼성디스플레이 주식회사 표시패널의 구동방법 및 이를 이용한 표시장치
KR101478667B1 (ko) * 2008-10-16 2015-01-02 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR101600492B1 (ko) * 2009-09-09 2016-03-22 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
KR101113031B1 (ko) 2009-09-25 2012-02-27 주식회사 실리콘웍스 드라이버 집적회로 칩의 패드 배치 구조
US8537094B2 (en) 2010-03-24 2013-09-17 Au Optronics Corporation Shift register with low power consumption and liquid crystal display having the same
KR101712070B1 (ko) * 2010-05-06 2017-03-06 삼성디스플레이 주식회사 전압 발생회로 및 이를 구비한 표시장치
EP2542025B1 (en) 2011-06-28 2018-09-26 Rohm Co., Ltd. A power supply system for a display panel
JP2013186447A (ja) * 2012-03-12 2013-09-19 Sony Corp 表示装置およびその駆動方法、ならびに電子機器
KR101943000B1 (ko) 2012-09-14 2019-01-28 엘지디스플레이 주식회사 검사회로를 포함하는 액정표시장치 및 이의 검사방법
KR20140066830A (ko) * 2012-11-22 2014-06-02 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20140076984A (ko) * 2012-12-13 2014-06-23 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
KR102060627B1 (ko) * 2013-04-22 2019-12-31 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US20150109201A1 (en) * 2013-10-22 2015-04-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180025436A (ko) * 2016-08-31 2018-03-09 삼성디스플레이 주식회사 표시 장치의 온도 보상 전원 회로
KR20190004411A (ko) * 2017-07-03 2019-01-14 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US11257450B2 (en) 2017-07-03 2022-02-22 Samsung Display Co., Ltd. Display apparatus and method of driving display panel using the same
KR20190031400A (ko) * 2017-09-15 2019-03-26 삼성디스플레이 주식회사 표시 장치
US10861410B2 (en) 2017-10-26 2020-12-08 Samsung Display Co., Ltd. Display device having gate driving circuit
US11527215B2 (en) 2017-10-26 2022-12-13 Samsung Display Co., Ltd. Display device having gate driving circuit
KR20190095637A (ko) * 2018-02-06 2019-08-16 삼성디스플레이 주식회사 액정 표시 패널 구동 방법 및 이를 채용한 액정 표시 장치

Also Published As

Publication number Publication date
US20160133212A1 (en) 2016-05-12
CN105590595A (zh) 2016-05-18
CN105590595B (zh) 2019-12-24
US9934737B2 (en) 2018-04-03
JP2016091026A (ja) 2016-05-23

Similar Documents

Publication Publication Date Title
KR20160055368A (ko) 표시 장치 및 이의 구동 방법
EP3040978B1 (en) Display device
US8477123B2 (en) Display apparatus, driving method thereof and electronic equipment including a drive circuit selectively driving scan lines and capacitor lines
US9786245B2 (en) Method of generating driving voltage for display panel and display apparatus performing the method
KR20180071572A (ko) 유기발광표시장치 및 그의 구동방법
US10586507B2 (en) Anti-flicker display device
KR101749751B1 (ko) 스캔 펄스 스위칭 회로와 이를 이용한 표시장치
US20150302816A1 (en) Method of driving display panel and display apparatus
JP2008304896A (ja) 表示装置及びその駆動方法
KR20150077171A (ko) 유기발광다이오드 표시장치와 그 구동 방법
KR20160084928A (ko) 표시 장치 및 그 구동 방법
US10062332B2 (en) Display apparatus and a method of driving the same
KR20160017375A (ko) 게이트 구동부, 이를 포함하는 표시 장치 및 이를 이용하는 표시 패널의 구동 방법
KR102074423B1 (ko) 표시 장치 및 그 구동 방법
KR101773576B1 (ko) 액정 표시 장치 및 그 구동 방법
KR102050317B1 (ko) 게이트 구동회로 및 이를 포함하는 액정표시장치
KR20160072337A (ko) 표시 장치
WO2014050719A1 (ja) 液晶表示装置
JP5301673B2 (ja) 液晶表示装置およびその駆動方法
KR20100074858A (ko) 액정표시장치
US10304406B2 (en) Display apparatus with reduced flash noise, and a method of driving the display apparatus
KR101746685B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20140137729A (ko) 액정 표시장치 및 그 구동방법
KR20180078928A (ko) 액정표시장치 및 그 구동방법
KR20080108698A (ko) 액정 표시 장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application