JP6572027B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6572027B2
JP6572027B2 JP2015134618A JP2015134618A JP6572027B2 JP 6572027 B2 JP6572027 B2 JP 6572027B2 JP 2015134618 A JP2015134618 A JP 2015134618A JP 2015134618 A JP2015134618 A JP 2015134618A JP 6572027 B2 JP6572027 B2 JP 6572027B2
Authority
JP
Japan
Prior art keywords
voltage
display
gate
unit
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015134618A
Other languages
English (en)
Other versions
JP2017016030A (ja
Inventor
文浩 辻
文浩 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2015134618A priority Critical patent/JP6572027B2/ja
Publication of JP2017016030A publication Critical patent/JP2017016030A/ja
Application granted granted Critical
Publication of JP6572027B2 publication Critical patent/JP6572027B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、スイッチング素子のオン・オフにより表示素子を駆動する表示装置に関する。
液晶表示装置は、コンピュータのディスプレイ、テレビジョン受像機、及び各種の情報を表示する情報ディスプレイ等に広く利用されている。例えば、アクティブマトリクス型の液晶表示装置では、画素毎に設けた薄膜トランジスタ(TFT)をスイッチング素子として機能させ、スイッチング素子がオンである期間に画素電極に対してデータ電圧(階調電圧)を印加することによって各画素での光透過率を制御し、画像表示を行う構成としている。
一般的に、液晶表示装置は、ガラス薄板からなる2枚の透明基板と、これらの基板間に封入された液晶とにより構成されている。一方の基板(TFT基板)には画素毎に画素電極及びTFT等が形成され、他方の基板(CF基板)には画素電極に対向するカラーフィルタと、各画素共通のコモン電極(対向電極)とが形成される。
TFT基板には、水平方向に延びる複数のゲート配線と、垂直方向に延びる複数のソース配線とが形成されている。これらのゲート配線とソース配線とにより区画される矩形の領域がそれぞれ画素領域である。各画素領域にはスイッチング素子であるTFTと画素電極とが形成されている。また、液晶表示装置は、各画素における画像表示を制御するために、ゲート配線に接続されたゲートドライバ、及びソース配線に接続されたソースドライバを備える。
ソースドライバは、1水平同期期間内に、データクロック信号に同期したタイミングで各ソース配線にデータ電圧を印加する。一方、ゲートドライバは、1垂直同期期間内に、ゲートクロック信号に同期したタイミングでゲート配線に順次的にゲート電圧を印加する。ゲート配線を通じてゲート電圧が印加されたTFTはオンになり、ソース配線を通じて供給されたデータ電圧が画素電極に印加される。これにより、画素内の液晶分子の向きが変化し、それに伴って画素の光透過率が変化する。1垂直同期期間内に各画素にそれぞれ表示データが書き込まれて、液晶表示装置に所望の画像が表示される。
国際公開第2008/139656号パンフレット
従来の液晶表示装置では、表示時間、表示輝度等の使用状態に応じてゲート電圧を制御することは行っていないため、長時間の画像表示を行った場合、高輝度にて画像表示を行った場合等において、TFTにてリーク電流が発生し、クロストークを抑えることができないという問題点を有している。
本発明は、斯かる事情に鑑みてなされたものであり、TFTにおけるリーク電流の発生を防止し、クロストークを抑えることができる表示装置を提供することを目的とする。
本願の表示装置は、複数の表示素子と、各表示素子に対応して設けられるスイッチング素子と、該スイッチング素子をオン又はオフするために夫々第1又は第2電圧を印加するゲート駆動回路と、表示すべき画像データに応じたデータ電圧を前記表示素子へ供給するソース駆動回路とを備え、前記ゲート駆動回路から第1電圧を印加して前記スイッチング素子をオンに切り替えた状態にて、前記ソース駆動回路からデータ電圧を前記表示素子へ供給し、前記ゲート駆動回路から第2電圧を印加して前記スイッチング素子をオフに切り替えた状態にて、前記表示素子に供給したデータ電圧を保持することにより、画像表示を行う表示装置において、前記ゲート駆動回路が印加する第2電圧の高さを補正する電圧補正部と、バックライトと、該バックライトの輝度に係る設定を受付ける受付部とを備え、前記電圧補正部は、前記受付部にて受付けたバックライトの輝度に係る設定に基づき、前記第2電圧の高さを補正することを特徴とする。
本願の表示装置は、画像表示の継続時間を計時する計時部を備え、前記電圧補正部は、前記計時部が計時した時間に応じて、前記第2電圧の高さを補正することを特徴とする。
本願の表示装置は、画像表示中の温度を計測する計測部を備え、前記電圧補正部は、前記計測部が計測した温度に応じて、前記第2電圧の高さを補正することを特徴とする。
本願の表示装置は、前記第2電圧の高さに対する設定を受付ける受付部を備え、前記電圧補正部は、前記受付部にて受付けた設定に基づき、前記第2電圧の高さを補正することを特徴とする。
本願の表示装置は、前記電圧補正部は、前記表示素子に対する実効電圧を調整するために印加する共通電圧の高さを補正することを特徴とする。
本願によれば、光励起に伴うTFTのリーク電流を防止して、クロストークの発生を抑えることができる。
本実施の形態に係る表示装置の概略構成を示す図である。 液晶表示パネルの構成例を示す模式図である。 各画素の等価回路を示す図である。 液晶表示パネルで使用されるTFTのI−V特性を示すグラフである。 画像表示を長時間行った場合のTFTのI−V特性を示すグラフである。 高輝度表示を行った場合のTFTのI−V特性を示すグラフである。 実施の形態1に係る表示装置が使用する補正テーブルの一例を示す概念図である。 実施の形態2に係る表示装置が使用する補正テーブルの一例を示す概念図である。 実施の形態3に係る表示装置が使用する補正テーブルの一例を示す概念図である。 実施の形態4に係る表示装置が使用する補正テーブルの一例を示す概念図である。
本発明をその実施の形態を示す図面に基づいて具体的に説明する。
実施の形態1.
図1は本実施の形態に係る表示装置の概略構成を示す図である。本実施の形態に係る表示装置は、例えば、映像信号入力部101、映像信号処理部102、色信号補正部103、制御部104、LCDタイミングコントローラ105、ソースドライバ106、ゲートドライバ107、電源回路108、操作部110、温度計測部111、LEDタイミングコントローラ120、LEDドライバ121、及びLEDバックライト122等を備えた液晶表示装置である。
表示装置の映像信号入力部101には、例えば、HDMI(登録商標)、コンポジット、D端子などの映像入力端子(不図示)を通じて外部より映像信号が入力される。
映像信号処理部102は、入力された映像信号に対して各種信号処理を行うための処理部である。映像信号処理部102は、例えば、映像信号から水平同期信号及び垂直同期信号を分離する処理、これらの同期信号に位相同期したクロック信号を生成する処理、映像信号からの輝度信号及び色信号を分離する処理等を実行する。また、映像信号入力部101に入力される映像信号がYCrCb信号などのRGB以外の信号である場合には、RGB信号に変換する処理を映像信号処理部102にて実行し、信号フォーマットを統一する構成としてもよい。
色信号補正部103は、映像信号処理部102を通じて入力される映像信号に対し、彩度、シャープネスといった画像調整処理を施す。色信号補正部103は、画像調整処理を施した映像信号を制御部104へ送出する。
制御部104は、CPU、ROMなどを備え、ROMに予め格納された制御プログラムをCPUが実行し、ハードウェア各部の動作を制御することにより、本発明に係る表示装置として機能させる。また、制御部104は、時刻情報を出力する時計手段、開始指示を与えてから終了指示を与えるまでの時間を計測するタイマ、数をカウントするカウンタ等の機能を備えていてもよい。
制御部104は、色信号補正部103から入力される映像信号に基づき、液晶表示パネル用データ及びバックライト点灯データを生成し、それぞれをLCDタイミングコントローラ105及びLEDタイミングコントローラ120へ送出する。
LCDタイミングコントローラ105は、制御部104から渡されるデータに基づき、ソースドライバ106及びゲートドライバ107の駆動を制御する。また、LEDタイミングコントローラ120は、制御部104から渡されるデータに基づき、LEDドライバ121の駆動を制御し、LEDドライバ121を通じて、LEDバックライト122の点灯及び消灯のタイミングを制御する。
電源回路108は、制御部104からの制御により、液晶表示パネル10へ印加する電圧を供給する。液晶表示パネル10は、TFT12(Thin Film Transistor)、画素電極13などの素子(図2を参照)が形成されるガラス基板11(以下、TFT側ガラス基板11ともいう)と、このガラス基板11と対向するように配置され、カラーフィルタ(CF:Color Filter)、対向電極22(図2を参照)などが形成されるガラス基板21(以下、CF側ガラス基板21ともいう)とを備える。ここで、画素電極13は、TFT側ガラス基板11上に画素毎に形成されるのに対し、対向電極22は、各画素電極13に共通の電極(共通電極)としてCF側ガラス基板21上に形成される。2枚のガラス基板11,21の間には空隙が形成され、この空隙内に液晶物質が封入されることによって液晶層が形成される。
電源回路108は、TFT12をオンするためのゲート電圧VGH及びTFT12をオフするためのゲート電圧VGLをゲートドライバ107を通じて供給すると共に、表示すべき画像データ応じたデータ電圧VS をソースドライバ106を通じて供給する。また、電源回路108は、CF側ガラス基板21上の対向電極22に印加すべき共通電圧VCOM を供給する。
制御部104は、画素電極13と対向電極22との間に印加する電圧の大きさを調整して、その間に封入されている液晶物質の透過率を制御し、2枚のガラス基板11,21の間を透過する光の光量を調整することによって画像表示を行う。すなわち、制御部104は、電源回路108により、共通電圧VCOM を対向電極22に印加すると共に、ゲート配線GLにゲート電圧VGHを印加してTFT12をオンとした状態にて、ソース配線SLにデータ電圧VS を印加し、その後、ゲート配線GLにゲート電圧VGLを印加してTFT12をオフに切り替えることにより、液晶物質に印加した電圧を保持することにより画像表示を行う。
操作部110は、表示装置に対する各種設定を受け付けるためのユーザインタフェースである。操作部110は、各種スイッチ、ボタン等のハードウェアにより構成されるものであってもよく、オンスクリーンディスプレイ(OSD)を利用したインタフェースを備えるものであってもよい。
温度計測部111は、サーミスタ等の温度センサである。温度計測部111は、例えば、液晶表示パネル10の近傍等の適宜箇所に設けられ、計測結果を制御部104へ通知する。
図2は液晶表示パネル10の構成例を示す模式図である。TFT側ガラス基板11上に形成されるTFT12及び画素電極13は、図2に示すように、マトリクス状(例えば、横方向に1024個、縦方向に768個)に配置される。各画素電極13は、TFT12のドレイン端子と夫々接続される。
TFT12のゲート端子は、ゲート配線GLに接続され、TFT12のソース端子はソース配線SLに接続される。ゲート配線GLは、それぞれゲートドライバ107の出力部に接続され、ソース配線SLは、それぞれソースドライバ106の出力部に接続される。
TFT12は、ゲートドライバ107からライン順次に供給される走査信号をゲート配線GLに入力することによってオン/オフ制御され、オン期間にはソースドライバ106から各ソース配線SLに入力される電圧を画素電極13に印加し、オフ期間にはそれまでの電圧を保持する。そして、TFT12を介して画素電極13に印加された電圧と、対向電極22に印加された電圧とにより、液晶物質の光学特性によって決定される光透過率を制御し、画像を表示する。
図3は各画素の等価回路を示す図である。各画素における液晶素子は、TFT12に接続される液晶容量として表すことができる。上述したように、TFT12のゲート端子はゲート配線GLに接続され、TFT12のソース端子はソース配線SLに接続される。ゲート配線GLにソース配線SLの電圧を超える電圧が印加された場合、ソース配線SLの電圧がTFT12を介して画素電極13に印加され、液晶容量14aに電荷がチャージされる。また、本実施の形態では、液晶容量14aに対して並列に接続された保持容量14bを備え、画素電極13に電圧が印加される際に、この保持容量14bにも電荷がチャージされる。そして、外部から電荷が印加されていない間は、保持容量14bが保持している電位によって液晶素子の電圧値が維持される。
以下、本実施の形態に係る表示装置の動作について説明する。
図4は液晶表示パネル10で使用されるTFT12のI−V特性を示すグラフである。図4に示すグラフの横軸はゲート電圧を表し、縦軸はオン電流の大きさを表している。上述したように、本実施の形態に係る表示装置は、ゲートドライバ107からのゲート電圧によりTFT12のオン/オフを制御している。ゲートドライバ107から印加するゲート電圧を高くしてゆくとTFT12にオン電流が流れ、逆にゲート電圧を低くしてゆくとリーク電流が流れ、クロストークが発生する。したがって、TFT12のゲートをオフにするゲート電圧VGLは、リーク領域にかからない領域に設定することが一般的である。
図5は画像表示を長時間行った場合のTFT12のI−V特性を示すグラフである。図5に示すグラフの横軸はゲート電圧を表し、縦軸はオン電流の大きさを表している。また、図5では、参考として画像表示を行った直後のI−V特性を併せて示している。例えば1000cd/m2 程度の通常輝度で画像表示を長時間行った場合、I−V特性は低電圧側(白抜矢符の方向)にシフトする。
図6は高輝度表示を行った場合のTFT12のI−V特性を示すグラフである。図6に示すグラフの横軸はゲート電圧を表し、縦軸はオン電流の大きさを表している。また、図6では、参考として通常輝度で画像表示を行った場合のI−V特性を併せて示している。例えば2000cd/m2 程度の高輝度表示を行った場合、光励起の影響により、I−V特性は高電圧側(白抜矢符の方向)にシフトする。
以上のように、液晶表示パネル10では、表示時間、表示輝度等の使用状況に応じて、TFT12のI−V特性は変化する。したがって、特定の使用状況下(例えば、標準輝度での画像表示時)でのI−V特性を基準として、TFT12をオフにするゲート電圧VGLを設定していたとしても、I−V特性が高電圧側又は低電圧側にシフトした場合には、設定したゲート電圧VGLがオフ領域から外れる可能性がある。設定したゲート電圧VGLがオフ領域から外れた場合、当該ゲート電圧VGLをTFT12に印加したとしても、TFT12をオフにすることはできない。この結果、TFT12を通じてリーク電流が流れるので、クロストークが発生し、画質が低下する。
このような問題点を解決するために、本実施の形態では、液晶表示パネル10の使用状況に応じて、TFT12をオフにするゲート電圧VGLの補正を行う。
図7は実施の形態1に係る表示装置が使用する補正テーブルの一例を示す概念図である。図7に示す補正テーブルは、例えば2000cd/m2 程度の高輝度表示を行った場合におけるLEDバックライト122の点灯時間(すなわち、画像表示の継続時間)と、ゲート電圧VGLとの関係を定めている。本実施の形態では、点灯時間が長くなるにつれて、ゲート電圧VGLが高くなるように、ゲート電圧VGLの値を定めている。
補正テーブルは、例えば、制御部104内のROMに記憶される。制御部104は、内蔵タイマを用いてLEDバックライト122の点灯時間を計時し、計時した点灯時間に応じて、補正テーブルからゲート電圧VGLの値を読み出すことにより、ゲート電圧VGLの高さを補正する。
なお、計時した点灯時間に対応するゲート電圧VGLが補正テーブルに存在しない場合、制御部104は、補完演算により、点灯時間に対応するゲート電圧VGLを算出してもよい。また、図7に示す補正テーブルでは、点灯時間に対するゲート電圧VGLの値を離散的に定める構成としたが、点灯時間に対するゲート電圧VGL を関数によって規定する構成としてもよい。
また、本実施の形態では、制御部104により、ゲート電圧VGLを自動的に補正する構成としたが、操作部110を通じて補正値の入力を受付ける構成であってもよい。
以上のように、実施の形態1では、LEDバックライト122の点灯時間(画像表示の点灯時間)に応じて、TFT12をオフにするゲート電圧VGLを補正することができる。この結果、高輝度表示において、点灯時間の増加によりTFT12のオフ領域が高電圧側にシフトした場合であっても、ゲート電圧VGLがオフ領域から外れることはなく、リーク電流に伴うクロストークの発生を抑えることができる。
実施の形態2.
実施の形態2では、表示輝度に応じて、TFT12をオフにするゲート電圧VGLを補正する構成について説明する。
前述のように、液晶表示パネル10では、表示輝度に応じて、TFT12のI−V特性が変化する。したがって、標準輝度での画像表示時のI−V特性を基準として、TFT12をオフにするゲート電圧VGLを設定していたとしても、高輝度表示時においてI−V特性が高電圧側にシフトした場合、設定したゲート電圧VGLがオフ領域から外れる可能性がある。設定したゲート電圧VGLがオフ領域から外れた場合、当該ゲート電圧VGLをTFT12に印加したとしても、TFT12をオフにすることはできない。この結果、TFT12を通じてリーク電流が流れるので、クロストークが発生し、画質が低下する。
このような問題点を解決するために、実施の形態2では、液晶表示パネル10の表示輝度に応じて、TFT12をオフにするゲート電圧VGLの補正を行う。
図8は実施の形態2に係る表示装置が使用する補正テーブルの一例を示す概念図である。図8AはLEDバックライト122の点灯時間(すなわち、画像表示の継続時間)に対してゲート電圧VGLの値を定めた補正テーブルである。本実施の形態では、点灯時間が長くなるにつれて、ゲート電圧VGLが高くなるように、ゲート電圧VGLの値を定めている。
図8Bは設定輝度に対する加速係数を定めた補正テーブルである。本実施の形態では、通常輝度(例えば1000cd/m2 より低い場合)の表示では設定輝度が低くなるにつれてゲート電圧VGLの補正値が小さくなるように、高輝度(例えば1500cd/m2 より高い場合)の表示では設定輝度が高くなるにつれて、ゲート電圧VGLの補正値が大きくなるように、加速係数を定めている。
本実施の形態では、図8A及び図8Bの2つの補正テーブルを用いて、ゲート電圧VGLに対する補正値を算出する。例えば、2000cd/m2 の輝度にて100時間の画像表示を行い、続けて1500cd/m2 の輝度にて100時間の画像表示を行った場合、実際のLEDバックライト122の点灯時間は200時間であるが、設定輝度に対する加速係数を加味して、点灯時間の実効値を、240時間(=100×1.3+100×1.1)に換算し、240時間に対応するゲート電圧VGLを図8Aの補正テーブルから算出する。
なお、点灯時間に対応するゲート電圧VGL及び設定輝度に対応する加速係数が補正テーブルに存在しない場合、制御部104は、補完演算により、点灯時間に対応するゲート電圧VGL及び設定輝度に対応する加速係数を算出してもよい。また、図8A及び図8Bに示す補正テーブルでは、点灯時間に対するゲート電圧VGLの値、及び設定輝度に対応する加速係数を離散的に定める構成としたが、関数によってゲート電圧VGLの値及び加速係数を規定する構成としてもよい。
以上のように、実施の形態2では、設定輝度に応じて、TFT12をオフにするゲート電圧VGLを補正することができる。この結果、高輝度表示時においてTFT12のオフ領域が高電圧側にシフトした場合であっても、ゲート電圧VGLがオフ領域から外れることはなく、リーク電流に伴うクロストークの発生を抑えることができる。
実施の形態3.
実施の形態3では、周囲温度に応じて、TFT12をオフにするゲート電圧VGL を補正する構成について説明する。
液晶表示パネル10の周囲温度が変化した場合であっても、TFT12のI−V特性は変化し得る。したがって、特定の使用状況下(例えば、標準輝度での画像表示時)でのI−V特性を基準として、TFT12をオフにするゲート電圧VGLを設定していたとしても、周囲温度に応じてI−V特性のオフ領域が高電圧側又は低電圧側にシフトした場合、設定したゲート電圧VGLがオフ領域から外れる可能性がある。設定したゲート電圧VGLがオフ領域から外れた場合、当該ゲート電圧VGLをTFT12に印加したとしても、TFT12をオフにすることはできない。この結果、TFT12を通じてリーク電流が流れるので、クロストークが発生し、画質が低下する。
このような問題点を解決するために、実施の形態3では、温度計測部111により計測される周囲温度に応じて、TFT12をオフにするゲート電圧VGLの補正を行う。
図9は実施の形態3に係る表示装置が使用する補正テーブルの一例を示す概念図である。図9AはLEDバックライト122の点灯時間(すなわち、画像表示の継続時間)に対してゲート電圧VGLの値を定めた補正テーブルである。本実施の形態では、点灯時間が長くなるにつれて、ゲート電圧VGLが高くなるように、ゲート電圧VGLの値を定めている。
図9Bは周囲温度に対する加速係数を定めた補正テーブルである。本実施の形態では、周囲温度が高くなるにつれて、ゲート電圧VGLの補正値が大きくなるように、加速係数を定めている。
本実施の形態では、図9A及び図9Bの2つの補正テーブルを用いて、ゲート電圧VGLに対する補正値を算出する。例えば、20℃ の温度にて100時間の画像表示を行い、続けて30℃ の輝度にて100時間の画像表示を行った場合、実際のLEDバックライト122の点灯時間は200時間であるが、設定輝度に対する加速係数を加味して、点灯時間の実効値を、215時間(=100×1.05+100×1.1)に換算し、215時間に対応するゲート電圧VGLを図9Aの補正テーブルから算出する。
なお、点灯時間に対応するゲート電圧VGL及び周囲温度に対応する加速係数が補正テーブルに存在しない場合、制御部104は、補完演算により、点灯時間に対応するゲート電圧VGL及び周囲温度に対応する加速係数を算出してもよい。また、図9A及び図9Bに示す補正テーブルでは、点灯時間に対するゲート電圧VGLの値、及び周囲温度に対応する加速係数を離散的に定める構成としたが、関数によってゲート電圧VGLの値及び加速係数を規定する構成としてもよい。
以上のように、実施の形態3では、周囲温度に応じて、TFT12をオフにするゲート電圧VGLを補正することができる。この結果、周囲温度が変化してTFT12のオフ領域が高電圧側又は低電圧側にシフトした場合であっても、ゲート電圧VGLがオフ領域から外れることはなく、リーク電流に伴うクロストークの発生を抑えることができる。
実施の形態4.
液晶表示パネル10では、LEDバックライト122の点灯時間(画像表示の継続時間)、設定輝度、周囲温度等の使用環境の変化に伴い、最適な共通電圧も変化する。最適な共通電圧が変化した場合、液晶に直流電圧が印加され、信頼性劣化(焼き付き)、表示不良(フリッカ)が発生する。このため、実施の形態4では、使用環境に応じて共通電圧を補正する構成について説明する。
図10は実施の形態4に係る表示装置が使用する補正テーブルの一例を示す概念図である。図10に示す補正テーブルでは、LEDバックライト122の点灯時間(すなわち、画像表示の継続時間)に対して、共通電圧の値を定めている。本実施の形態では、点灯時間が長くなるにつれて、共通電圧が高くなるように、共通電圧の値を定めている。
補正テーブルは、例えば、制御部104内のROMに記憶される。制御部104は、内蔵タイマを用いてLEDバックライト122の点灯時間を計時し、計時した点灯時間に応じて、補正テーブルから共通電圧の値を読み出すことにより、共通電圧の高さを補正する。
なお、計時した点灯時間に対応する共通電圧が補正テーブルに存在しない場合、制御部104は、補完演算により、点灯時間に対応する共通電圧を算出してもよい。また、図7に示す補正テーブルでは、点灯時間に対する共通電圧の値を離散的に定める構成としたが、点灯時間に対する共通電圧を関数によって規定する構成としてもよい。
更に、実施の形態2及び3と同様に、設定輝度又は周囲温度の変化を加味した加速係数を用いて、共通電圧に対する補正値を算出する構成としてもよい。
以上のように、実施の形態4では、LEDバックライト122の点灯時間(画像表示の継続時間)、設定輝度、周囲温度等の使用環境の変化に応じて、共通電圧を補正することができ、焼き付き、フリッカ等の表示劣化を防止することができる。
以上の実施の形態に関し、更に以下の付記を開示する。
本願の表示装置は、複数の表示素子(13)と、各表示素子(13)に対応して設けられるスイッチング素子(12)と、該スイッチング素子(12)をオン又はオフするために夫々第1又は第2電圧を印加するゲート駆動回路(107)と、表示すべき画像データに応じたデータ電圧を前記表示素子(13)へ供給するソース駆動回路(106)とを備え、前記ゲート駆動回路(107)から第1電圧を印加して前記スイッチング素子をオンに切り替えた状態にて、前記ソース駆動回路(106)からデータ電圧を前記表示素子(13)へ供給し、前記ゲート駆動回路(107)から第2電圧を印加して前記スイッチング素子をオフに切り替えた状態にて、前記表示素子に供給したデータ電圧を保持することにより、画像表示を行う表示装置において、前記ゲート駆動回路(107)が印加する第2電圧の高さを補正する電圧補正部(104)を備えることを特徴とする。
本願では、画像表示の継続時間、表示輝度、周囲温度等の使用環境に応じて、スイッチング素子をオフにする電圧(第2電圧)を補正することができる。この結果、使用環境に応じてスイッチング素子のオフ領域が高電圧側又は低電圧側にシフトした場合であっても、補正後の第2電圧がオフ領域から外れることはなく、リーク電流に伴うクロストークの発生を抑えることができる。
本願の表示装置は、画像表示の継続時間を計時する計時部(104)を備え、前記電圧補正部(104)は、前記計時部(104)が計時した時間に応じて、前記第2電圧の高さを補正することを特徴とする。
本願では、画像表示の継続時間に応じて、スイッチング素子をオフにする電圧(第2電圧)を補正することができる。この結果、画像表示の継続時間に応じてスイッチング素子のオフ領域が低電圧側にシフトした場合であっても、補正後の第2電圧がオフ領域から外れることはなく、リーク電流に伴うクロストークの発生を抑えることができる。
本願の表示装置は、表示輝度に係る設定を受付ける受付部(110)を備え、前記電圧補正部(104)は、前記受付部(110)にて受付けた表示輝度の設定に基づき、前記第2電圧の高さを補正することを特徴とする。
本願では、表示輝度に応じて、スイッチング素子をオフにする電圧(第2電圧)を補正することができる。この結果、表示輝度に応じてスイッチング素子のオフ領域が高電圧側にシフトした場合であっても、補正後の第2電圧がオフ領域から外れることはなく、リーク電流に伴うクロストークの発生を抑えることができる。
本願の表示装置は、画像表示中の温度を計測する計測部(111)を備え、前記電圧補正部(104)は、前記計測部(111)が計測した温度に応じて、前記第2電圧の高さを補正することを特徴とする。
本願では、周囲温度に応じて、スイッチング素子をオフにする電圧(第2電圧)を補正することができる。この結果、周囲温度に応じてスイッチング素子のオフ領域が高電圧側又は低電圧側にシフトした場合であっても、補正後の第2電圧がオフ領域から外れることはなく、リーク電流に伴うクロストークの発生を抑えることができる。
本願の表示装置は、前記第2電圧の高さに対する設定を受付ける受付部(110)を備え、前記電圧補正部(104)は、前記受付部(110)にて受付けた設定に基づき、前記第2電圧の高さを補正することを特徴とする。
本願では、画像表示の継続時間、表示輝度、周囲温度等の使用環境に応じて、スイッチング素子をオフにする電圧(第2電圧)を補正することができる。この結果、使用環境に応じてスイッチング素子のオフ領域が高電圧側又は低電圧側にシフトした場合であっても、補正後の第2電圧がオフ領域から外れることはなく、リーク電流に伴うクロストークの発生を抑えることができる。
本願の表示装置は、前記電圧補正部(104)は、前記表示素子に対する実効電圧を調整するために印加する共通電圧の高さを補正することを特徴とする。
本願では、画像表示の継続時間、表示輝度、周囲温度等の使用環境の変化に応じて、共通電圧を補正することができ、焼き付き、フリッカ等の表示劣化を防止することができる。
10 液晶表示パネル
12 TFT
13 画素電極
101 映像信号入力部
102 映像信号処理部
103 色信号補正部
104 制御部
105 LCDタイミングコントローラ
106 ソースドライバ
107 ゲートドライバ
108 電源回路
110 操作部
111 温度計測部
120 LEDタイミングコントローラ
121 LEDドライバ
122 LEDバックライト

Claims (5)

  1. 複数の表示素子と、各表示素子に対応して設けられるスイッチング素子と、該スイッチング素子をオン又はオフするために夫々第1又は第2電圧を印加するゲート駆動回路と、表示すべき画像データに応じたデータ電圧を前記表示素子へ供給するソース駆動回路とを備え、前記ゲート駆動回路から第1電圧を印加して前記スイッチング素子をオンに切り替えた状態にて、前記ソース駆動回路からデータ電圧を前記表示素子へ供給し、前記ゲート駆動回路から第2電圧を印加して前記スイッチング素子をオフに切り替えた状態にて、前記表示素子に供給したデータ電圧を保持することにより、画像表示を行う表示装置において、
    前記ゲート駆動回路が印加する第2電圧の高さを補正する電圧補正部と、
    バックライトと、
    該バックライトの輝度に係る設定を受付ける受付部と
    を備え、
    前記電圧補正部は、前記受付部にて受付けたバックライトの輝度に係る設定に基づき、前記第2電圧の高さを補正することを特徴とする表示装置。
  2. 画像表示の継続時間を計時する計時部
    を備え、
    前記電圧補正部は、前記計時部が計時した時間に応じて、前記第2電圧の高さを補正することを特徴とする請求項1に記載の表示装置。
  3. 画像表示中の温度を計測する計測部
    を備え、
    前記電圧補正部は、前記計測部が計測した温度に応じて、前記第2電圧の高さを補正することを特徴とする請求項1又は請求項2に記載の表示装置。
  4. 前記第2電圧の高さに対する設定を受付ける受付部
    を備え、
    前記電圧補正部は、前記受付部にて受付けた設定に基づき、前記第2電圧の高さを補正することを特徴とする請求項1又は請求項2に記載の表示装置。
  5. 前記電圧補正部は、前記表示素子に対する実効電圧を調整するために印加する共通電圧の高さを補正することを特徴とする請求項1から請求項の何れか1つに記載の表示装置。
JP2015134618A 2015-07-03 2015-07-03 表示装置 Active JP6572027B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015134618A JP6572027B2 (ja) 2015-07-03 2015-07-03 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015134618A JP6572027B2 (ja) 2015-07-03 2015-07-03 表示装置

Publications (2)

Publication Number Publication Date
JP2017016030A JP2017016030A (ja) 2017-01-19
JP6572027B2 true JP6572027B2 (ja) 2019-09-04

Family

ID=57830648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015134618A Active JP6572027B2 (ja) 2015-07-03 2015-07-03 表示装置

Country Status (1)

Country Link
JP (1) JP6572027B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170405B (zh) * 2017-07-24 2020-08-18 京东方科技集团股份有限公司 电路驱动方法及装置、电子装置、存储介质和显示设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3068465B2 (ja) * 1996-07-12 2000-07-24 日本電気株式会社 液晶表示装置
JP2007072162A (ja) * 2005-09-07 2007-03-22 Mitsubishi Electric Corp 表示装置
JP2011203613A (ja) * 2010-03-26 2011-10-13 Epson Imaging Devices Corp 駆動回路、電気光学装置及び電子機器
KR101804994B1 (ko) * 2010-12-24 2017-12-07 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
JP2015102626A (ja) * 2013-11-22 2015-06-04 株式会社ジャパンディスプレイ 液晶表示装置
KR20160055368A (ko) * 2014-11-07 2016-05-18 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Also Published As

Publication number Publication date
JP2017016030A (ja) 2017-01-19

Similar Documents

Publication Publication Date Title
JP5182878B2 (ja) 液晶表示装置
JP4859464B2 (ja) 液晶表示装置
US8648883B2 (en) Display apparatus and method of driving the same
WO2014162794A1 (ja) 液晶表示装置およびその駆動方法
JP6334114B2 (ja) 表示装置
WO2013069515A1 (ja) 表示装置およびその駆動方法
US9530384B2 (en) Display device that compensates for changes in driving frequency and drive method thereof
JP2006018284A (ja) 液晶表示装置及びその駆動方法
KR20170002776A (ko) 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
TW201413696A (zh) 液晶顯示裝置及其驅動方法
JP2007225861A (ja) 液晶表示装置
JP2010026393A (ja) 液晶表示装置および液晶表示装置の駆動方法
JP2014238498A (ja) 液晶表示装置及びその駆動方法
JP4178977B2 (ja) 表示駆動装置及びその駆動制御方法、並びに、アクティブマトリクス型液晶表示装置及びその駆動方法。
JP2008241828A (ja) 表示装置
WO2014041965A1 (ja) 表示装置ならびにその駆動回路および駆動方法
WO2011001721A1 (ja) 画像表示装置
JP6572027B2 (ja) 表示装置
JP2009014769A (ja) プロジェクションシステム
JP2007256488A (ja) 液晶表示装置
US20060284826A1 (en) Liquid crystal display device, method of driving the same
JP5803483B2 (ja) 液晶表示装置およびその駆動方法、ならびに電子機器
JP5026189B2 (ja) 液晶表示装置
JP4569081B2 (ja) 表示装置および投射型表示装置
US20160063930A1 (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190809

R150 Certificate of patent or registration of utility model

Ref document number: 6572027

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150