KR101804994B1 - 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 - Google Patents

표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 Download PDF

Info

Publication number
KR101804994B1
KR101804994B1 KR1020100134363A KR20100134363A KR101804994B1 KR 101804994 B1 KR101804994 B1 KR 101804994B1 KR 1020100134363 A KR1020100134363 A KR 1020100134363A KR 20100134363 A KR20100134363 A KR 20100134363A KR 101804994 B1 KR101804994 B1 KR 101804994B1
Authority
KR
South Korea
Prior art keywords
display panel
common voltage
frequency
feedback
frequency signal
Prior art date
Application number
KR1020100134363A
Other languages
English (en)
Other versions
KR20120072558A (ko
Inventor
김영수
이재훈
이창호
배유한
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020100134363A priority Critical patent/KR101804994B1/ko
Priority to US13/209,521 priority patent/US8773339B2/en
Publication of KR20120072558A publication Critical patent/KR20120072558A/ko
Application granted granted Critical
Publication of KR101804994B1 publication Critical patent/KR101804994B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Abstract

표시 패널의 구동 방법에서, 표시 패널에 공통 전압이 인가된다. 표시 패널의 주파수를 센싱하여 주파수 신호가 생성된다. 주파수 신호에 기초하여 연산 증폭기의 이득이 조절된다. 표시 패널로부터 피드백 공통 전압을 입력 받아, 입력 저항, 입력 저항과 연결되는 반전 입력 단자, 기준 공통 전압이 인가되는 비반전 입력 단자 및 출력 단자를 포함하는 연산 증폭기 및 반전 입력 단자 및 출력 단자 사이에 배치되는 피드백 저항을 이용하여 공통 전압이 보상된다. 보상된 공통 전압이 표시 패널에 인가된다. 표시 패널의 주파수에 따라 공통 전압을 보상함으로써, 표시 패널의 표시 품질을 향상시킬 수 있다.

Description

표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치{METHOD OF DRIVING DISPLAY PANEL AND DISPLAY APPARATUS FOR PERFORMING THE METHOD}
본 발명은 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치에 관한 것으로, 보다 상세하게는 표시 품질을 향상시킬 수 있는 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치에 관한 것이다.
일반적으로, 액정 표시 장치는 화소 전극을 포함하는 제1 기판, 공통 전극을 포함하는 제2 기판 및 상기 기판들 사이에 개재되는 액정층을 포함한다. 상기 화소 전극에 계조 전압을 인가하고 상기 공통 전극에 공통 전압을 인가하면 상기 액정층에는 전계가 생성된다. 상기 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 영상을 액정 표시 패널에 표시할 수 있다.
정확한 영상을 표시하기 위해서 상기 공통 전압은 상기 계조 전압의 변화와 관계 없이 일정하게 유지되어야 하지만, 실제 회로에서 상기 공통 전압은 상기 계조 전압의 변화에 따라 흔들림(ripple)이 발생한다. 상기 공통 전압의 흔들림에 의해 크로스 토크(cross talk)가 발생하여, 상기 액정 표시 패널의 표시 품질이 열화될 수 있다.
상기 공통 전압의 흔들림을 보상하기 위해 피드백을 이용한 보상회로가 사용될 수 있다. 상기 보상회로는 연산 증폭기를 포함한다.
일반적으로, 상기 연산 증폭기의 이득은 일정한 값으로 고정되어 있어, 상기 액정 표시 패널의 주파수가 변하는 경우, 상기 공통 전압의 흔들림이 적절하게 보상되지 않는 문제점이 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 패널의 주파수에 따라 공통 전압을 보상하여 표시 품질을 향상시키기 위한 표시 패널의 구동 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기한 구동 방법을 수행하는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 구동 방법에서, 표시 패널에 공통 전압이 인가된다. 상기 표시 패널의 주파수를 센싱하여 주파수 신호가 생성된다. 상기 주파수 신호에 기초하여 연산 증폭기의 이득이 조절된다. 상기 표시 패널로부터 피드백 공통 전압을 입력 받아, 입력 저항, 상기 입력 저항과 연결되는 반전 입력 단자, 기준 공통 전압이 인가되는 비반전 입력 단자 및 출력 단자를 포함하는 상기 연산 증폭기 및 상기 반전 입력 단자 및 상기 출력 단자 사이에 배치되는 피드백 저항을 이용하여 공통 전압이 보상된다. 상기 보상된 공통 전압이 상기 표시 패널에 인가된다.
본 발명의 일 실시예에서, 상기 연산 증폭기의 이득을 조절하는 단계에서, 상기 주파수 신호에 기초하여 상기 복수의 입력 저항들 중 하나의 입력 저항이 선택될 수 있다.
본 발명의 일 실시예에서, 상기 주파수가 클수록 상기 선택된 입력 저항은 작은 값을 가질 수 있다.
본 발명의 일 실시예에서, 상기 연산 증폭기의 이득을 조절하는 단계에서, 인에이블 단자로 입력되는 상기 주파수 신호가 온(ON)인 경우, 상기 피드백 공통 전압이 인가되는 스위치 입력 단자는 스위치 출력 단자에 연결될 수 있다.
본 발명의 일 실시예에서, 상기 연산 증폭기의 이득을 조절하는 단계에서, 상기 주파수 신호에 기초하여 상기 복수의 피드백 저항들 중 하나의 피드백 저항이 선택될 수 있다.
본 발명의 일 실시예에서, 상기 주파수가 클수록 상기 선택된 피드백 저항은 큰 값을 가질 수 있다.
본 발명의 일 실시예에서, 상기 연산 증폭기의 이득을 조절하는 단계에서, 인에이블 단자로 입력되는 상기 주파수 신호가 온(ON)인 경우, 상기 피드백 공통 전압이 인가되는 스위치 입력 단자는 스위치 출력 단자에 연결될 수 있다.
본 발명의 일 실시예에서, 상기 피드백 공통 전압은 상기 표시 패널의 스토리지 전극으로부터 제공될 수 있다.
본 발명의 일 실시예에서, 상기 표시 패널은 2차원 영상 및 3차원 영상을 선택적으로 표시할 수 있다.
본 발명의 일 실시예에서, 상기 표시 패널이 2차원 영상을 표시할 때 상기 주파수는 60Hz 또는 120Hz이고, 상기 표시 패널이 3차원 영상을 표시할 때 상기 주파수는 175Hz일 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 주파수 센싱부, 공통 전압 보상부 및 스위칭부를 포함한다. 상기 표시 패널은 영상을 표시한다. 상기 주파수 센싱부는 상기 표시 패널의 주파수를 센싱하여 주파수 신호를 생성한다. 상기 공통 전압 보상부는 입력 저항, 연산 증폭기 및 피드백 저항을 포함한다. 상기 연산 증폭기는 상기 입력 저항과 연결되는 반전 입력 단자, 기준 공통 전압이 인가되는 비반전 입력 단자 및 출력 단자를 포함한다. 상기 피드백 저항은 상기 반전 입력 단자 및 상기 출력 단자 사이에 배치된다. 상기 공통 전압 보상부는 상기 표시 패널로부터 피드백 공통 전압을 입력 받아 공통 전압을 보상한다. 상기 스위칭부는 상기 주파수 신호에 기초하여 상기 입력 저항 또는 상기 피드백 저항의 값을 선택하여 상기 연산 증폭기의 이득을 조절한다.
본 발명의 일 실시예에서, 상기 스위칭부는 상기 주파수 신호에 기초하여 상기 복수의 입력 저항들 중 하나의 입력 저항을 선택할 수 있다.
본 발명의 일 실시예에서, 상기 주파수가 클수록 상기 선택된 입력 저항은 작은 값을 가질 수 있다.
본 발명의 일 실시예에서, 상기 스위칭부는 인에이블 단자, 스위치 입력 단자 및 스위치 출력 단자를 포함할 수 있다. 상기 주파수 신호가 상기 인에이블 단자에 인가되고, 상기 피드백 공통 전압이 상기 스위치 입력 단자에 인가될 수 있다. 상기 주파수 신호가 온(ON)인 경우, 상기 스위치 입력 단자는 상기 스위치 출력 단자에 연결될 수 있다.
본 발명의 일 실시예에서, 상기 스위칭부는 상기 주파수 신호에 기초하여 상기 복수의 피드백 저항들 중 하나의 피드백 저항을 선택할 수 있다.
본 발명의 일 실시예에서, 상기 주파수가 클수록 상기 선택된 피드백 저항은 큰 값을 가질 수 있다.
본 발명의 일 실시예에서, 상기 스위칭부는 인에이블 단자, 스위치 입력 단자 및 스위치 출력 단자를 포함할 수 있다. 상기 주파수 신호가 상기 인에이블 단자에 인가되고, 상기 피드백 공통 전압이 상기 스위치 입력 단자에 인가될 수 있다. 상기 주파수 신호가 온(ON)인 경우, 상기 스위치 입력 단자는 상기 스위치 출력 단자에 연결될 수 있다.
본 발명의 일 실시예에서, 상기 표시 패널은 화소 전극 및 스토리지 전극을 포함하는 제1 기판 및 공통 전극을 포함하는 제2 기판을 포함할 수 있다. 상기 피드백 공통 전압은 상기 스토리지 전극으로부터 상기 공통 전압 보상부에 제공될 수 있다.
본 발명의 일 실시예에서, 상기 표시 패널은 2차원 및 3차원 영상을 선택적으로 표시할 수 있다.
본 발명의 일 실시예에서, 상기 표시 패널이 2차원 영상을 표시할 때, 상기 주파수는 60Hz 또는 120Hz이고, 상기 표시 패널이 3차원 영상을 표시할 때, 상기 주파수는 175Hz일 수 있다.
이와 같은 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치에 따르면, 표시 패널의 주파수에 따라 공통 전압을 보상함으로써, 표시 패널의 표시 품질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 제1 공통 전압의 전송 경로를 설명하기 위한 표시 장치의 평면도이다.
도 3은 도 1의 스위칭부 및 공통 전압 보상부를 나타내는 회로도이다.
도 4는 상기 도 3의 스위칭부를 자세히 나타내는 회로도이다.
도 5는 상기 도 1의 표시 패널의 구동 방법을 나타내는 흐름도이다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 스위칭부 및 공통 전압 보상부를 나타내는 회로도이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100), 타이밍 컨트롤러(200), 스위칭부(300), 공통 전압 보상부(400), 게이트 구동부(500) 및 데이터 구동부(600)를 포함한다.
상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 화소들을 포함한다. 상기 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다. 예를 들어, 상기 제1 방향(D1)과 상기 제2 방향(D2)은 서로 수직할 수 있다. 즉, 상기 데이터 라인들(DL)은 상기 게이트 라인들(GL)과 수직하게 연장될 수 있다.
상기 표시 패널(100)은 복수의 스토리지 라인들(SL)을 더 포함할 수 있다. 상기 스토리지 라인들(SL)은 상기 제1 방향(D1)으로 연장될 수 있다. 즉, 상기 스토리지 라인들(SL)은 상기 게이트 라인들(GL)과 평행하게 연장될 수 있다.
상기 각 화소는 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)에 전기적으로 연결되는 스위칭 소자(TFT), 상기 스위칭 소자(TFT)에 전기적으로 연결되는 액정 캐패시터(CLC) 및 스토리지 캐패시터(CST)를 포함한다. 상기 화소들은 매트릭스 형태로 배치된다.
예를 들어, 상기 스위칭 소자(TFT)는 박막 트랜지스터일 수 있다. 상기 스위칭 소자(TFT)는 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다. 상기 게이트 전극은 상기 게이트 라인(GL)에 전기적으로 연결되고, 상기 소스 전극은 상기 데이터 라인(DL)과 전기적으로 연결되며, 상기 드레인 전극은 상기 액정 캐패시터(CLC)의 일단 및 상기 스토리지 캐패시터(CST)의 일단에 전기적으로 연결될 수 있다.
상기 표시 패널(100)은 화소 전극을 포함하는 제1 기판 및 공통 전극을 포함하는 제2 기판을 포함한다.
상기 제1 기판은 상기 스위칭 소자(TFT), 상기 게이트 라인(GL), 상기 데이터 라인(DL), 상기 스토리지 라인(SL), 상기 화소 전극(미도시) 및 스토리지 전극(미도시)을 포함한다. 상기 제2 기판은 공통 전극(미도시)을 포함한다. 상기 제2 기판은 컬러 필터(미도시)를 포함할 수 있다.
상기 액정 캐패시터(CLC)는 상기 제1 기판의 상기 화소 전극 및 상기 제2 기판의 상기 공통 전극에 의해 형성된다. 상기 스토리지 캐패시터(CST)는 상기 화소 전극 및 상기 스토리지 전극에 의해 형성된다. 상기 스토리지 캐패시터(CST)는 상기 스위칭 소자(TFT)의 소스/드레인 전극 및 상기 스토리지 전극에 의해 형성될 수 있다.
상기 스토리지 라인(SL)은 상기 스토리지 캐패시터(CST)를 형성하는 상기 스토리지 전극에 전기적으로 연결되어, 상기 스토리지 전극에 제1 공통 전압(VCST)을 인가할 수 있다.
또한, 상기 제1 기판 및 상기 제2 기판을 전기적으로 연결하는 연결부를 통해 상기 제2 기판의 상기 공통 전극에 제2 공통 전압(VCOM)이 인가될 수 있다.
상기 표시 패널(100)은 2차원 영상 및 3차원 영상을 선택적으로 표시하는 표시 패널일 수 있다. 예를 들어, 상기 표시 패널(100)이 2차원 영상을 표시할 때, 상기 주파수는 60Hz 또는 120Hz일 수 있다. 상기 표시 패널이 3차원 영상을 표시할 때, 상기 주파수는 175Hz일 수 있다.
도면 상에서는 상기 제2 공통 전압(VCOM)이 상기 스토리지 라인(SL)을 통해 상기 공통 전극에 전달되는 것으로 도시하였으나, 이에 한정되지 않으며, 상기 제2 공통 전압(VCOM)은 상기 스토리지 라인(SL)을 경유하지 않고 상기 공통 전극에 전달될 수 있다.
상기 제1 공통 전압(VCST) 및 상기 제2 공통 전압(VCOM)은 실질적으로 동일한 값을 가질 수 있다.
상기 타이밍 컨트롤러(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(RGB) 및 입력 제어 신호(ICONT)를 수신한다.
상기 입력 영상 데이터는 적색 영상 데이터(R), 녹색 영상 데이터(G) 및 청색 영상 데이터(B)를 포함할 수 있다. 상기 입력 제어 신호(ICONT)는 마스터 클럭 신호, 데이터 인에이블 신호, 수직 동기 신호 및 수평 동기 신호를 포함할 수 있다.
상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(RGB) 및 상기 입력 제어 신호(ICONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2) 및 데이터 신호(DATA)를 생성한다.
상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(ICONT)를 근거로 상기 게이트 구동부(500)의 구동 타이밍을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(500)에 출력한다.
상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(ICONT)를 근거로 상기 데이터 구동부(600)의 구동 타이밍을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(600)에 출력한다. 상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(RGB)를 처리하여 상기 데이터 신호(DATA)를 생성하여 상기 데이터 구동부(600)에 출력한다.
상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
상기 타이밍 컨트롤러(200)는 상기 표시 패널(100)의 주파수를 센싱하는 주파수 센싱부(210)를 포함한다. 상기 주파수 센싱부(210)는 상기 표시 패널(100)의 주파수를 센싱하여 주파수 신호(FS)를 생성한다. 상기 주파수 센싱부(210)는 상기 주파수 신호(FS)를 스위칭부(300)에 출력한다.
상기 주파수 센싱부(210)는 상기 표시 패널(100)의 주파수를 판단하기 위한 카운터를 포함할 수 있다. 상기 카운터는 상기 데이터 구동부(600)의 상기 로드 신호를 카운트하여 상기 표시 패널(100)의 주파수를 판단할 수 있다.
상기 주파수 신호(FS)는 상기 표시 패널(100)의 주파수의 값을 나타낼 수 있다. 예를 들어, 상기 표시 패널(100)의 주파수가 120Hz일 경우, 상기 주파수 신호(FS)는 120을 저장할 수 있다.
이와는 달리, 상기 주파수 신호(FS)는 온(ON)/오프(OFF)를 나타내는 신호일 수 있다. 상기 주파수 신호(FS)는 복수의 주파수 신호들을 포함할 수 있다.
예를 들어, 상기 주파수 신호들은 제1 주파수 신호, 제2 주파수 신호 및 제3 주파수 신호를 포함할 수 있다. 상기 제1 주파수 신호는 상기 표시 패널(100)의 주파수가 제1 주파수일 경우 온이 되고, 상기 주파수가 제1 주파수가 아닐 경우 오프가 된다. 상기 제2 주파수 신호는 상기 표시 패널(100)의 주파수가 제2 주파수일 경우 온이 되고, 상기 주파수가 제2 주파수가 아닐 경우 오프가 된다. 상기 제3 주파수 신호는 상기 표시 패널(100)의 주파수가 제3 주파수일 경우 온이 되고, 상기 주파수가 제3 주파수가 아닐 경우 오프가 된다.
상기 표시 패널(100)이 2차원 영상 및 3차원 영상을 선택적으로 표시할 수 있는 표시 패널인 경우, 상기 주파수 신호는 3차원 인에이블 신호일 수 있다.
도 1에 도시된 본 실시예에서, 상기 주파수 센싱부(210)는 상기 타이밍 컨트롤러(200)에 포함되는 것으로 예시하였으나, 이에 한정되지 않으며, 상기 주파수 센싱부(210)는 상기 타이밍 컨트롤러(200)와 독립적으로 형성될 수 있다.
상기 스위칭부(300)는 상기 주파수 센싱부(210)로부터 상기 주파수 신호(FS)를 수신한다. 상기 스위칭부(300)에는 상기 표시 패널(100)의 상기 피드백 공통 전압(VCSTF)이 인가된다. 상기 스위칭부(300)는 상기 주파수 신호(FS)에 기초하여, 상기 공통 전압 보상부(400)의 연산 증폭기의 이득을 조절한다. 상기 스위칭부(300)의 동작에 대해서는 상기 도 2 내지 4를 참조하여 자세히 후술한다.
상기 공통 전압 보상부(400)는 복수개의 입력 저항들을 갖는다. 상기 스위칭부(300)의 스위칭에 의해 상기 공통 전압 보상부(400)의 복수개의 입력 저항들 중 하나의 저항이 선택된다. 상기 피드백 공통 전압(VCSTF)은 상기 선택된 저항을 통해 상기 공통 전압 보상부(400)에 인가된다.
상기 공통 전압 보상부(400)는 상기 입력 저항, 상기 연산 증폭기 및 피드백 저항을 이용하여, 공통 전압(VCST, VCOM)을 보상하여, 상기 표시 패널(100)에 출력한다. 상기 공통 전압 보상부(400)의 동작에 대해서는 상기 도 2 및 3을 참조하여 자세히 후술한다.
상기 게이트 구동부(500)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GL)을 구동하기 위한 게이트 신호들(GS)을 생성한다. 상기 게이트 구동부(500)는 상기 게이트 신호들(GS)을 상기 게이트 라인들(GL)에 순차적으로 출력한다.
상기 게이트 구동부(500)는 상기 표시 패널(100)에 직접 실장(mounted)되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 게이트 구동부(500)는 상기 표시 패널(100)에 집적(integrated)될 수도 있다.
상기 데이터 구동부(600)는 상기 타이밍 컨트롤러(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받아, 아날로그 형태의 데이터 전압들(DS)을 생성한다. 상기 데이터 구동부(600)는 상기 데이터 전압들(DS)을 상기 데이터 라인들(DL)에 순차적으로 출력한다.
상기 데이터 구동부(600)는 감마 기준 전압을 이용하여 상기 데이터 신호(DATA)를 상기 데이터 전압들(DS)로 변환할 수 있다. 상기 감마 기준 전압은 각각의 데이터 신호(DATA)에 대응하는 값을 가질 수 있다.
상기 감마 기준 전압은 감마전압 생성부(미도시)에서 생성될 수 있다. 상기 감마전압 생성부는 상기 타이밍 컨트롤러(200) 내에 배치되거나 상기 데이터 구동부(600) 내에 배치될 수 있다. 이와는 달리, 상기 감마전압 생성부는 상기 타이밍 컨트롤러(200) 및 상기 데이터 구동부(600)와 독립적으로 형성될 수 있다.
상기 데이터 구동부(600)는 쉬프트 레지스터(미도시), 래치(미도시), 신호 처리부(미도시) 및 버퍼부(미도시)를 포함할 수 있다. 상기 쉬프트 레지스터는 래치 펄스를 상기 래치에 출력한다. 상기 래치는 상기 데이터 신호(DATA)를 일시 저장한 후 상기 신호 처리부에 출력한다. 상기 신호 처리부는 상기 디지털 형태인 상기 데이터 신호(DATA)를 아날로그 형태의 상기 데이터 전압들(DS)로 변환하여 상기 버퍼부에 출력한다. 상기 버퍼부는 상기 데이터 전압들(DL)의 레벨이 일정한 레벨을 갖도록 보상하여 상기 데이터 전압들(DL)을 상기 데이터 라인들(DL)에 출력한다.
상기 데이터 구동부(600)는 상기 표시 패널(100)에 직접 실장되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 데이터 구동부(600)는 상기 표시 패널(100)에 집적될 수도 있다.
도 2는 도 1의 제1 공통 전압(VCST)의 전송 경로를 설명하기 위한 표시 장치의 평면도이다. 도 2의 표시 장치에서, 상기 타이밍 컨트롤러(200), 상기 게이트 구동부(500) 및 상기 데이터 구동부(600)는 설명의 편의 상 생략된다. 또한, 상기 표시 패널(100)의 상기 게이트 라인(GL), 상기 데이터 라인(DL), 상기 스위칭 소자(TFT), 상기 액정 캐패시터(CLC) 및 상기 스토리지 캐패시터(CST)도 설명의 편의 상 생략된다.
도 1 및 2를 참조하면, 상기 표시 패널(100)은 공통 전압 인가 라인(VCL), 공통 전압 피드백 라인(VCFL) 및 복수의 스토리지 라인들(SL1 내지 SLN)을 포함한다.
상기 공통 전압 인가 라인(VCL)은 상기 제2 방향(D2)으로 연장될 수 있다. 상기 공통 전압 인가 라인(VCL)의 일단은 상기 공통 전압 보상부(400)에 전기적으로 연결될 수 있고, 상기 공통 전압 인가 라인(VCL)의 상기 일단에 반대되는 타단은 상기 공통 전압 피드백 라인(VCFL)에 전기적으로 연결될 수 있다.
상기 공통 전압 피드백 라인(VCFL)은 상기 공통 전압 인가 라인(VCL)과 평행하게 상기 제2 방향(D2)으로 연장될 수 있다. 상기 공통 전압 피드백 라인(VCFL)의 일단은 상기 스위칭부(300)에 전기적으로 연결될 수 있고, 상기 공통 전압 피드백 라인(VCFL)의 상기 일단에 반대되는 타단은 상기 공통 전압 인가 라인(VCFL)에 전기적으로 연결될 수 있다.
상기 표시 패널(100)은 N개의 스토리지 라인들(SL1 내지 SLN)을 포함할 수 있다. 여기서 N은 자연수이다. 예를 들어, 상기 표시 패널(100)의 해상도가 1920*1080인 경우, 상기 N은 1080일 수 있다. 또한 상기 N은 1080보다 클 수 있다.
상기 스토리지 라인들(SL1 내지 SLN)의 일단들은 상기 공통 전압 인가 라인(VCL)에 전기적으로 연결된다. 상기 스토리지 라인들(SL1 내지 SLN)은 상기 화소 내의 상기 스토리지 전극들에 전기적으로 연결된다. 또한, 상기 스토리지 라인들(SL1 내지 SLN)의 상기 일단에 반대되는 타단들은 서로 전기적으로 연결될 수 있다.
상기 스위칭부(300) 및 상기 공통 전압 보상부(400)는 인쇄 회로 기판(printed circuit board: PCB) 상에 형성될 수 있다. 상기 스위칭부(300) 및 상기 공통 전압 보상부(400)는 상기 데이터 구동부(600)가 형성된 인쇄 회로 기판 상에 형성될 수 있다.
상기 스위칭부(300) 및 상기 공통 전압 보상부(400)가 형성된 상기 인쇄 회로 기판은 연성 회로 기판을 통해 상기 표시 패널(100)에 연결될 수 있다.
이하에서, 상기 제1 공통 전압(VCST)의 전송 경로를 자세히 설명한다.
상기 공통 전압 보상부(400)는 상기 표시 패널(100)에 상기 제1 공통 전압(VCST)을 인가한다. 상기 제1 공통 전압(VCST)은 상기 연성 회로 기판에 배치된 제1 신호 전달 라인을 통해 상기 표시 패널(100)의 상기 공통 전압 인가 라인(VCL)으로 전달된다.
상기 공통 전압 인가 라인(VCL)은 상기 제1 공통 전압(VCST)을 상기 스토리지 라인들(SL1 내지 SLN)에 전달한다. 상기 제1 공통 전압(VCST)은 상기 스토리지 라인들(SL1 내지 SLN)에 연결된 상기 스토리지 전극들에 인가된다.
상기 공통 전압 피드백 라인(VCFL)은 상기 공통 전압 인가 라인(VCL)에 연결되어 상기 스토리지 전극들로부터 상기 제1 공통 전압(VCST)을 피드백 받는다. 상기 공통 전압 피드백 라인(VCFL)에 전달되는 상기 공통 전압을 편의상 피드백 공통 전압(VCSTF)이라고 부를 수 있다.
상기 공통 전압 피드백 라인(VCFL)은 상기 피드백 공통 전압(VCSTF)을 상기 연성 회로 기판에 배치된 제2 신호 전달 라인을 통해 상기 스위칭부(300)로 전달한다.
도시하지는 않았으나, 이하에서, 상기 제2 공통 전압(VCOM)의 전송 경로를 간략히 설명한다.
상기 공통 전압 보상부(400)는 상기 표시 패널(100)에 상기 제2 공통 전압(VCOM)을 인가한다. 상기 제2 공통 전압(VCOM)은 상기 제2 기판의 공통 전극으로 인가된다. 상기 제2 공통 전압(VCOM)은 상기 연성 회로 기판에 배치된 상기 제1 신호 전달 라인을 통해 상기 표시 패널(100)의 제1 기판에 전달될 수 있다. 상기 제2 공통 전압(VCOM)은 상기 제1 기판 및 상기 제2 기판을 전기적으로 연결하는 상기 연결부를 통해 상기 제2 기판의 공통 전극에 인가될 수 있다.
설명의 편의 상, 상기 공통 전압 보상부(400)는 상기 제1 공통 전압(VCST) 및 상기 제2 공통 전압(VCOM)을 출력하는 것으로 설명하였으나, 상기 제1 및 제2 공통 전압들(VCST, VCOM)은 동일한 전압일 수 있다.
상기 스토리지 전극으로부터 상기 제1 공통 전압(VCST)이 상기 스위칭부(300)에 피드백 되는 것을 도시하였으나, 상기 공통 전극으로부터 상기 제2 공통 전압(VCOM)이 상기 스위칭부(300)에 피드백 될 수 있다.
상기 제2 공통 전압(VCOM)은 하나의 판 형상으로 되어 있는 상기 공통 전극에 전달되는 반면, 상기 제1 공통 전압(VCST)은 각 화소의 상기 스토리지 전극들을 순차적으로 전달되므로, 상기 제1 공통 전압(VCST)의 전달 경로가 상기 제2 공통 전압(VCOM)의 전달 경로보다 더 길고, 상기 전달 경로 상의 저항도 더 크다. 즉, 상기 제1 공통 전압(VCST)의 흔들림이 상기 제2 공통 전압(VCOM)의 흔들림보다 더 오래 지속될 수 있다. 따라서, 상기 제1 공통 전압(VCST)을 피드백 받아 상기 제1 및 제2 공통 전압들(VCST, VCOM)을 보상하는 것이 상기 제2 공통 전압(VCOM)을 피드백 받아 상기 제1 및 제2 공통 전압들(VCST, VCOM)을 보상하는 것보다 더 효과적일 수 있다.
도 3은 도 1의 스위칭부(300) 및 공통 전압 보상부(400)를 나타내는 회로도이다.
도 1 내지 3을 참조하면, 상기 스위칭부(300)는 입력 노드(NI), 제1 노드(N1), 제2 노드(N2) 및 제3 노드(N3)를 포함한다.
상기 스위칭부(300)는 상기 주파수 센싱부(210)로부터 상기 주파수 신호(FS)를 수신한다. 상기 스위칭부(300)의 상기 입력 노드(NI)에는 상기 표시 패널(100)의 상기 공통 전압 피드백 라인(VCFL)을 통해, 상기 피드백 공통 전압(VCSTF)이 인가된다.
상기 스위칭부(300)는 상기 주파수 신호(FS)에 기초하여 상기 입력 노드(NI)를 상기 제1 내지 제3 노드(N1, N2, N3) 중 하나의 노드에 전기적으로 연결한다.
상기 공통 전압 보상부(400)는 제1 입력 저항(RI1), 제2 입력 저항(RI2), 제3 입력 저항(RI3), 연산 증폭기(OP) 및 피드백 저항(RF)을 포함한다.
상기 연산 증폭기(OP)는 비반전 입력 단자(IP), 반전 입력 단자(IN) 및 출력 단자(O)를 포함한다.
상기 제1 입력 저항(RI1)의 일단은 상기 제1 노드(N1)에 전기적으로 연결되고, 상기 제1 입력 저항(RI1)의 상기 일단과 반대되는 타단은 상기 연산 증폭기(OP)의 상기 반전 입력 단자(IN)에 전기적으로 연결된다. 상기 제2 입력 저항(RI2)의 일단은 상기 제2 노드(N2)에 전기적으로 연결되고, 상기 제2 입력 저항(RI2)의 상기 일단과 반대되는 타단은 상기 연산 증폭기(OP)의 상기 반전 입력 단자(IN)에 전기적으로 연결된다. 상기 제3 입력 저항(RI3)의 일단은 상기 제3 노드(N3)에 전기적으로 연결되고, 상기 제3 입력 저항(RI3)의 상기 일단과 반대되는 타단은 상기 연산 증폭기(OP)의 상기 반전 입력 단자(IN)에 전기적으로 연결된다.
상기 연산 증폭기(OP)의 비반전 입력 단자(IP)에는 기준 공통 전압(VREF)이 인가된다. 상기 공통 전압 보상부(400)는 상기 비반전 입력 단자(IP)에 전기적으로 연결되는 제1 캐패시터(C1)를 더 포함할 수 있다. 상기 제1 캐패시터(C1)는 상기 기준 공통 전압(VREF)의 레벨을 유지하기 위한 캐패시터이다.
상기 피드백 저항(RF)의 일단은 상기 연산 증폭기(OP)의 반전 입력 단자(IN)에 전기적으로 연결되고, 상기 피드백 저항(RF)의 일단과 반대되는 타단은 상기 연산 증폭기(OP)의 상기 출력 단자(O)에 전기적으로 연결된다.
상기 연산 증폭기(OP)에는 상기 연산 증폭기(OP)를 구동하기 위한 제1 구동 전압(AVDD)이 인가될 수 있다.
상기 연산 증폭기(OP)의 폐루프 이득(closed loop gain)은 상기 입력 저항(RI) 및 피드백 저항(RF)의 비에 의해 결정된다. 상기 연산 증폭기(OP)의 폐루프 이득(Av)은 아래의 수식 1과 같다.
[수식 1]
Figure 112010085584511-pat00001
여기서, 상기 RI는 상기 입력 저항을 의미하고, 상기 RF는 상기 피드백 저항을 의미한다.
상기 연산 증폭기(OP)의 출력 전압(VO)은 아래의 수식 2와 같다.
[수식 2]
Figure 112010085584511-pat00002
여기서, 상기 VO는 출력 단자(O)의 전압이고, 상기 VP는 상기 비반전 입력 단자(IP)의 전압이고, 상기 VN은 상기 반전 입력 단자(IN)의 전압이다.
예를 들어, 상기 제1 공통 전압(VCST)에 흔들림이 발생하여, 상기 제1 공통 전압(VCST)의 값이 증가하면, 상기 증가된 피드백 공통 전압(VCSTF, VN)이 상기 스위칭부(300)를 통해 상기 연산 증폭기(OP)의 반전 입력 단자(IN)에 인가된다. 상기 연산 증폭기(OP)는 상기 기준 공통 전압(VREF, VP)과 상기 피드백 공통 전압(VCSTF, VN)의 차이값을 상기 음의 폐루프 이득(Av)으로 증폭하여 상기 보상된 제1 및 제2 공통 전압(VCST, VCOM, VO)을 생성한다.
상기 연산 증폭기(OP)의 폐루프 이득(Av)은 음의 값을 가지므로, 상기 피드백 공통 전압(VCSTF)이 상기 기준 공통 전압(VREF)에 비해 큰 경우, 상기 연산 증폭기(OP)는 상기 공통 전압(VCST, VCOM)이 낮아지도록 보상한다. 반대로 상기 피드백 공통 전압(VCSTF)이 상기 기준 공통 전압(VREF)에 비해 작은 경우, 상기 연산 증폭기(OP)는 상기 공통 전압(VCST, VCOM)이 높아지도록 보상한다.
상기 연산 증폭기(OP)의 폐루프 이득(Av)의 절대값은 1보다 큰 값을 가질 수 있다. 상기 연산 증폭기(OP)의 폐루프 이득(Av)의 절대값이 클수록 상기 공통 전압(VCST, VCOM)은 상대적으로 빠르게 보상된다. 예를 들어, 상기 연산 증폭기(OP)의 폐루프 이득(Av)의 절대값은 2보다 클 수 있다.
상기 스위칭부(300)의 스위칭 동작에 의해 상기 공통 전압 보상부(400)의 입력 저항(RI)이 결정되고, 상기 입력 저항(RI)에 의해 상기 연산 증폭기(OP)의 이득(Av)이 결정될 수 있다.
예를 들어, 상기 스위칭부(300)에 전달되는 상기 주파수 신호(FS)가 제1 주파수를 나타내면, 상기 스위칭부(300)는 상기 스위칭부(300)의 상기 입력 노드(NI)를 상기 제1 노드(N1)에 연결한다. 이 때, 상기 연산 증폭기(OP)의 폐루프 이득(Av1)은 아래의 수식 3과 같다.
[수식 3]
Figure 112010085584511-pat00003
예를 들어, 상기 스위칭부(300)에 전달되는 상기 주파수 신호(FS)가 제2 주파수를 나타내면, 상기 스위칭부(300)는 상기 스위칭부(300)의 상기 입력 노드(N2)를 상기 제2 노드(N2)에 연결한다. 이 때, 상기 연산 증폭기(OP)의 폐루프 이득(Av2)은 아래의 수식 4와 같다.
[수식 4]
Figure 112010085584511-pat00004
예를 들어, 상기 스위칭부(300)에 전달되는 상기 주파수 신호(FS)가 제3 주파수를 나타내면, 상기 스위칭부(300)는 상기 스위칭부(300)의 상기 입력 노드(NI)를 상기 제3 노드(N3)에 연결한다. 이 때, 상기 연산 증폭기(OP)의 폐루프 이득(Av3)은 아래의 수식 5와 같다.
[수식 5]
Figure 112010085584511-pat00005
상기 표시 패널(100)의 주파수가 클수록 상기 공통 전압(VCST, VCOM)이 보상되는데 걸리는 시간이 짧아야 하므로, 상기 연산 증폭기(OP)의 폐루프 이득(Av)의 절대값은 커야 한다.
그러므로, 상기 표시 패널(100)의 주파수가 클수록 상기 선택된 입력 저항(RI)은 작은 값을 가져야 한다.
예를 들어, 상기 제1 내지 제3 주파수 중 상기 제1 주파수가 가장 작고 상기 제3 주파수가 가장 크면, 상기 제1 내지 제3 입력 저항 중 상기 제1 입력 저항(RI1)의 값이 가장 크고, 상기 제3 입력 저항(RI3)의 값이 가장 작을 수 있다.
도 3에 도시된 본 실시예에서는 상기 표시 패널(100)의 주파수가 3가지이고, 상기 입력 저항들(RI1, RI2, RI3)이 3개인 것을 예시하였으나, 이에 한정되지 않는다.
도 4는 상기 도 3의 스위칭부(300)를 자세히 나타내는 회로도이다.
도 3 및 도 4를 참조하면, 상기 스위칭부(300)는 제1 아날로그 스위치(SW1) 및 제2 아날로그 스위치(SW2)를 포함한다.
상기 제1 및 제2 아날로그 스위치(SW1, SW2)는 각각 8개의 단자들을 포함한다. 제1 단자는 제1 스위치 입력 단자(1A), 제2 단자는 제1 스위치 출력 단자(1B), 제3 단자는 제2 인에이블 단자(OE2), 제4 단자는 접지 단자(GND), 제5 단자는 제2 스위치 입력 단자(2A), 제6 단자는 제2 스위치 출력 단자(2B), 제 7단자는 제1 인에이블 단자(OE1), 제8 단자는 전압 공급 단자(VCC)일 수 있다.
상기 주파수 신호(FS)는 제1 주파수 신호(FS1), 제2 주파수 신호(FS2) 및 제3 주파수 신호(FS3)를 포함할 수 있다. 상기 제1 내지 제3 주파수 신호들(FS1, FS2, FS3)은 각각 온(ON)/오프(OFF)를 나타내는 신호일 수 있다. 예를 들어, 상기 제1 주파수 신호(FS1)는 상기 표시 패널(100)의 주파수가 제1 주파수일 경우 온이 되고, 상기 주파수가 제1 주파수가 아닐 경우 오프가 된다. 상기 제2 주파수 신호(FS2)는 상기 표시 패널(100)의 주파수가 제2 주파수일 경우 온이 되고, 상기 주파수가 제2 주파수가 아닐 경우 오프가 된다. 상기 제3 주파수 신호(FS3)는 상기 표시 패널(100)의 주파수가 제3 주파수일 경우 온이 되고, 상기 주파수가 제3 주파수가 아닐 경우 오프가 된다.
상기 제1 및 제2 아날로그 스위치(SW1, SW2)의 상기 전압 공급 단자(VCC)에는 제2 구동 전압(VDD)이 인가되고, 상기 제1 및 제2 아날로그 스위치 (SW1, SW2)의 상기 접지 단자(GND)에는 접지 전압이 인가된다. 상기 제1 및 제2 아날로그 스위치(SW1, SW2)의 상기 전압 공급 단자(VCC)에는 상기 제2 구동 전압(VDD)을 유지하기 위한 제1 및 제2 스토리지 캐패시터(CS1, CS2)들이 연결될 수 있다.
상기 스위칭부(300)의 상기 입력 노드(NI)는 상기 제1 아날로그 스위치(SW1)의 제1 및 제2 스위치 입력 단자(1A, 2A) 및 상기 제2 아날로그 스위치(SW2)의 제1 스위치 입력 단자(1A)에 전기적으로 연결되며, 상기 피드백 공통 전압(VCSTF)이 제1 아날로그 스위치(SW1)의 제1 및 제2 스위치 입력 단자(1A, 2A) 및 상기 제2 아날로그 스위치(SW2)의 제1 스위치 입력 단자(1A)에 인가된다.
상기 제1 주파수 신호(FS1)는 상기 제1 아날로그 스위치(SW1)의 제1 인에이블 단자(OE1)에 입력되고, 상기 제2 주파수 신호(FS2)는 상기 제1 아날로그 스위치(SW1)의 제2 인에이블 단자(OE2)에 입력되고, 상기 제3 주파수 신호(FS3)는 상기 제2 아날로그 스위치(SW2)의 제1 인에이블 단자(OE1)에 입력된다.
상기 제1 노드(N1)는 상기 제1 아날로그 스위치(SW1)의 제1 스위치 출력 단자(1B)에 전기적으로 연결되고, 상기 제2 노드(N2)는 상기 제1 아날로그 스위치(SW1)의 제2 스위치 출력 단자(2B)에 전기적으로 연결되고, 상기 제3 노드(N3)는 상기 제2 아날로그 스위치(SW2)의 제1 스위치 출력 단자(1B)에 전기적으로 연결된다.
상기 스위칭부(300)는 상기 제1 주파수 신호(FS1)가 온이고, 상기 제2 및 제3 주파수 신호(FS2, FS3)가 오프일 때, 상기 제1 아날로그 스위치(SW1)의 제1 스위치 입력 단자(1A)를 상기 제1 아날로그 스위치(SW1)의 제1 스위치 출력 단자(1B)와 전기적으로 연결시켜, 상기 제1 노드(N1)로 상기 피드백 공통 전압(VCSTF)을 인가한다.
상기 스위칭부(300)는 상기 제2 주파수 신호(FS2)가 온이고, 상기 제1 및 제3 주파수 신호(FS1, FS3)가 오프일 때, 상기 제1 아날로그 스위치(SW1)의 제2 스위치 입력 단자(2A)를 상기 제1 아날로그 스위치(SW1)의 제2 스위치 출력 단자(2B)와 전기적으로 연결시켜, 상기 제2 노드(N2)로 상기 피드백 공통 전압(VCSTF)을 인가한다.
상기 스위칭부(300)는 상기 제3 주파수 신호(FS3)가 온이고, 상기 제1 및 제2 주파수 신호(FS1, FS2)가 오프일 때, 상기 제2 아날로그 스위치(SW2)의 제1 스위치 입력 단자(1A)를 상기 제2 아날로그 스위치(SW2)의 제1 스위치 출력 단자(1B)와 전기적으로 연결시켜, 상기 제3 노드(N2)로 상기 피드백 공통 전압(VCSTF)을 인가한다.
상기 스위칭부(300)는 2개의 아날로그 스위치(SW1, SW2)를 포함하는 것을 개시하였으나, 이에 한정되지 않으며, 상대적으로 많은 단자를 갖는 하나의 아날로그 스위치를 포함할 수 있다. 상기 스위칭부(300)는 멀티플렉서(Multiplexer)를 포함할 수 있다. 또한, 상기 스위칭부(300)는 그외 다양한 방법에 의해 구현될 수 있다.
도 5는 상기 도 1의 표시 패널(100)의 구동 방법을 나타내는 흐름도이다.
도 1 및 5를 참조하면, 상기 공통 전압 보상부(400)는 상기 제1 및 제2 공통 전압(VCST, VCOM)을 표시 패널(100)에 인가한다 (단계 S100).
상기 주파수 센싱부(210)는 상기 표시 패널(100)의 주파수를 센싱하여 주파수 신호(FS)를 생성한다 (단계 S200).
상기 스위칭부(300)는 상기 주파수 센싱부(210)로부터 상기 주파수 신호(FS)를 수신한다. 상기 스위칭부(300)는 상기 주파수 신호(FS)에 기초하여 상기 공통 전압 보상부(400)의 연산 증폭기의 이득을 조절한다 (단계 S300).
상기 공통 전압 보상부(400)는 상기 연산 증폭기, 상기 연산 증폭기와 전기적으로 연결되는 입력 저항 및 피드백 저항을 포함한다.
상기 공통 전압 보상부(400)는 상기 표시 패널(100)로부터 상기 피드백 공통 전압(VCSTF)을 입력 받아, 상기 입력 저항, 상기 연산 증폭기 및 상기 피드백 저항을 이용하여 공통 전압(VCST, VCOM)을 보상한다 (단계 S400). 상기 공통 전압 보상부(400)는 상기 보상된 공통 전압(VCST, VCOM)을 표시 패널(100)에 인가한다.
도 1 내지 도 5에 도시된 본 실시예에 따르면, 상기 표시 패널(100)의 주파수에 따라 서로 다른 입력 저항(RI)을 선택하여, 상기 공통 전압 보상부(400)의 상기 연산 증폭기의 이득을 조절할 수 있다. 따라서, 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 스위칭부(300A) 및 공통 전압 보상부(400A)를 나타내는 회로도이다.
도 6에 도시된 본 실시예에 따른 표시 장치는 상기 스위칭부(300A) 및 공통 전압 보상부(400A)의 구성을 제외하고는 도 1 내지 도 4의 표시 장치와 실질적으로 동일하므로 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 6에 도시된 본 실시예에 따른 표시 패널(100)의 구동 방법은 도 5의 표시 패널의 구동 방법과 실질적으로 동일하므로 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 2 및 6을 참조하면, 상기 피드백 공통 전압(VCSTF)은 표시 패널(100)로부터 상기 스위칭부(300A)를 거치지 않고 직접 상기 공통 전압 보상부(400A)로 인가된다.
상기 스위칭부(300A)는 입력 노드(NI), 제1 노드(N1), 제2 노드(N2) 및 제3 노드(N3)를 포함한다.
상기 스위칭부(300A)는 상기 주파수 센싱부(210)로부터 상기 주파수 신호(FS)를 수신한다. 상기 스위칭부(300A)는 상기 주파수 신호(FS)에 기초하여 상기 입력 노드(NI)를 상기 제1 내지 제3 노드(N1, N2, N3) 중 하나의 노드에 전기적으로 연결한다.
상기 공통 전압 보상부(400A)는 입력 저항(RI), 연산 증폭기(OP) 및 제1 피드백 저항(RF1), 제2 피드백 저항(RF2) 및 제3 피드백 저항(RF3)을 포함한다.
상기 연산 증폭기(OP)는 비반전 입력 단자(IP), 반전 입력 단자(IN) 및 출력 단자(O)를 포함한다.
상기 입력 저항(RI)의 일단에는 상기 피드백 공통 전압(VCSTF)이 인가되고, 상기 입력 저항(RI)의 상기 일단과 반대되는 타단은 상기 연산 증폭기(OP)의 상기 반전 입력 단자(IN)에 전기적으로 연결된다.
상기 연산 증폭기(OP)의 반전 입력 단자(IN)는 상기 스위칭부(300A)의 상기 입력 노드(NI)와 전기적으로 연결된다.
상기 연산 증폭기(OP)의 비반전 입력 단자(IP)에는 기준 공통 전압(VREF)이 인가된다. 상기 공통 전압 보상부(400A)는 상기 비반전 입력 단자(IP)에 전기적으로 연결되는 제1 캐패시터(C1)를 더 포함할 수 있다. 상기 제1 캐패시터(C1)는 상기 기준 공통 전압(VREF)의 레벨을 유지하기 위한 캐패시터이다.
상기 제1 피드백 저항(RF1)의 일단은 상기 제1 노드(N1)에 전기적으로 연결되고, 상기 제1 피드백 저항(RF1)의 상기 일단과 반대되는 타단은 상기 연산 증폭기(OP)의 상기 출력 단자(O)에 연결된다. 상기 제2 피드백 저항(RF2)의 일단은 상기 제2 노드(N2)에 전기적으로 연결되고, 상기 제2 피드백 저항(RF2)의 상기 일단과 반대되는 타단은 상기 연산 증폭기(OP)의 상기 출력 단자(O)에 연결된다. 상기 제3 피드백 저항(RF3)의 일단은 상기 제3 노드(N3)에 전기적으로 연결되고, 상기 제1 피드백 저항(RF1)의 상기 일단과 반대되는 타단은 상기 연산 증폭기(OP)의 상기 출력 단자(O)에 연결된다.
상기 연산 증폭기(OP)에는 상기 연산 증폭기(OP)를 구동하기 위한 제1 구동 전압(AVDD)이 인가될 수 있다.
상기 스위칭부(300A)의 스위칭 동작에 의해 상기 공통 전압 보상부(400A)의 피드백 저항(RF)이 결정되고, 상기 입력 저항(RF)에 의해 상기 연산 증폭기(OP)의 이득(Av)이 결정될 수 있다.
예를 들어, 상기 스위칭부(300A)에 전달되는 상기 주파수 신호(FS)가 제1 주파수를 나타내면, 상기 스위칭부(300A)는 상기 스위칭부(300A)의 상기 입력 노드(NI)를 상기 제1 노드(N1)에 연결한다. 이 때, 상기 연산 증폭기(OP)의 폐루프 이득(Av1)은 아래의 수식 6과 같다.
[수식 6]
Figure 112010085584511-pat00006
예를 들어, 상기 스위칭부(300A)에 전달되는 상기 주파수 신호(FS)가 제2 주파수를 나타내면, 상기 스위칭부(300A)는 상기 스위칭부(300A)의 상기 입력 노드(N2)를 상기 제2 노드(N2)에 연결한다. 이 때, 상기 연산 증폭기(OP)의 폐루프 이득(Av2)은 아래의 수식 7과 같다.
[수식 7]
Figure 112010085584511-pat00007
예를 들어, 상기 스위칭부(300A)에 전달되는 상기 주파수 신호(FS)가 제3 주파수를 나타내면, 상기 스위칭부(300A)는 상기 스위칭부(300A)의 상기 입력 노드(NI)를 상기 제3 노드(N3)에 연결한다. 이 때, 상기 연산 증폭기(OP)의 폐루프 이득(Av3)은 아래의 수식 8과 같다.
[수식 8]
Figure 112010085584511-pat00008
상기 표시 패널(100)의 주파수가 클수록 상기 공통 전압(VCST, VCOM)이 보상되는데 걸리는 시간이 짧아야 하므로, 상기 연산 증폭기(OP)의 폐루프 이득(Av)의 절대값은 커야 한다.
그러므로, 상기 표시 패널(100)의 주파수가 클수록 상기 선택된 피드백 저항(RF)은 큰 값을 가져야 한다.
예를 들어, 상기 제1 내지 제3 주파수 중 상기 제1 주파수가 가장 작고 상기 제3 주파수가 가장 크면, 상기 제1 내지 제3 피드백 저항 중 상기 제1 피드백 저항(RF1)의 값이 가장 작고, 상기 제3 피드백 저항(RF3)의 값이 가장 클 수 있다.
도 6에 도시된 본 실시예에서는 상기 표시 패널(100)의 주파수가 3가지이고, 상기 피드백 저항들(RF1, RF2, RF3)이 3개인 것을 예시하였으나, 이에 한정되지 않는다.
도 6에 도시된 본 실시예에 따르면, 상기 표시 패널(100)의 주파수에 따라 서로 다른 피드백 저항(RF)을 선택하여, 상기 공통 전압 보상부(400A)의 상기 연산 증폭기의 이득을 조절할 수 있다. 따라서, 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면, 표시 패널의 주파수에 따라 공통 전압을 보상하여, 표시 패널의 표시 품질을 향상시킬 수 있다.
이상에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 200: 타이밍 컨트롤러
210: 주파수 센싱부 300, 300A: 스위칭부
400, 400A: 공통 전압 보상부 500: 게이트 구동부
600: 데이터 구동부

Claims (20)

  1. 표시 패널에 공통 전압을 인가하는 단계;
    상기 표시 패널의 주파수를 센싱하여 주파수 신호를 생성하는 단계;
    상기 주파수 신호에 기초하여 연산 증폭기의 이득을 조절하는 단계; 및
    상기 표시 패널로부터 피드백 공통 전압을 입력 받아, 입력 저항, 상기 입력 저항과 연결되는 반전 입력 단자, 기준 공통 전압이 인가되는 비반전 입력 단자 및 출력 단자를 포함하는 상기 연산 증폭기 및 상기 반전 입력 단자 및 상기 출력 단자 사이에 배치되는 피드백 저항을 이용하여 보상된 공통 전압을 상기 표시 패널에 인가하는 단계를 포함하고,
    상기 연산 증폭기의 이득을 조절하는 단계는,
    상기 주파수 신호에 기초하여, 상기 입력 저항을 포함하며 상기 반전 입력 단자에 공통적으로 연결되는 복수의 입력 저항들 중 하나의 입력 저항을 선택하거나,
    상기 주파수 신호에 기초하여, 상기 피드백 저항을 포함하며 상기 출력 단자에 공통적으로 연결되는 복수의 피드백 저항들 중 하나의 피드백 저항을 선택하는 것을 특징으로 하는 표시 패널의 구동 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 주파수가 클수록 상기 선택된 입력 저항은 작은 값을 갖는 것을 특징으로 하는 표시 패널의 구동 방법.
  4. 제1항에 있어서, 상기 연산 증폭기의 이득을 조절하는 단계는
    인에이블 단자로 입력되는 상기 주파수 신호가 온(ON)인 경우, 상기 피드백 공통 전압이 인가되는 스위치 입력 단자를 스위치 출력 단자에 연결하는 것을 특징으로 하는 표시 패널의 구동 방법.
  5. 삭제
  6. 제1항에 있어서, 상기 주파수가 클수록 상기 선택된 피드백 저항은 큰 값을 갖는 것을 특징으로 하는 표시 패널의 구동 방법.
  7. 삭제
  8. 제1항에 있어서, 상기 피드백 공통 전압은
    상기 표시 패널의 스토리지 전극으로부터 제공되는 것을 특징으로 하는 표시 패널의 구동 방법.
  9. 제1항에 있어서, 상기 표시 패널은
    2차원 영상 및 3차원 영상을 선택적으로 표시하는 것을 특징으로 하는 표시 패널의 구동 방법.
  10. 제9항에 있어서, 상기 표시 패널이 2차원 영상을 표시할 때, 상기 주파수는 60Hz 또는 120Hz이고,
    상기 표시 패널이 3차원 영상을 표시할 때, 상기 주파수는 175Hz인 것을 특징으로 하는 표시 패널의 구동 방법.
  11. 영상을 표시하는 표시 패널;
    상기 표시 패널의 주파수를 센싱하여 주파수 신호를 생성하는 주파수 센싱부;
    입력 저항, 상기 입력 저항과 연결되는 반전 입력 단자, 기준 공통 전압이 인가되는 비반전 입력 단자 및 출력 단자를 포함하는 연산 증폭기 및 상기 반전 입력 단자 및 상기 출력 단자 사이에 배치되는 피드백 저항을 포함하고, 상기 표시 패널로부터 피드백 공통 전압을 입력 받아 공통 전압을 보상하는 공통 전압 보상부; 및
    상기 주파수 신호에 기초하여 상기 입력 저항 또는 상기 피드백 저항의 값을 선택하여 상기 연산 증폭기의 이득을 조절하는 스위칭부를 포함하고,
    상기 스위칭부는
    상기 주파수 신호에 기초하여, 상기 입력 저항을 포함하며 상기 반전 입력 단자에 공통적으로 연결되는 복수의 입력 저항들 중 하나의 입력 저항을 선택하거나,
    상기 주파수 신호에 기초하여, 상기 피드백 저항을 포함하며 상기 출력 단자에 공통적으로 연결되는 복수의 피드백 저항들 중 하나의 피드백 저항을 선택하는 것을 특징으로 하는 표시 장치.
  12. 삭제
  13. 제11항에 있어서, 상기 주파수가 클수록 상기 선택된 입력 저항은 작은 값을 갖는 것을 특징으로 하는 표시 장치.
  14. 제11항에 있어서, 상기 스위칭부는 인에이블 단자, 스위치 입력 단자 및 스위치 출력 단자를 포함하고,
    상기 주파수 신호가 상기 인에이블 단자에 인가되고, 상기 피드백 공통 전압이 상기 스위치 입력 단자에 인가되며,
    상기 주파수 신호가 온(ON)인 경우, 상기 스위치 입력 단자는 상기 스위치 출력 단자에 연결되는 것을 특징으로 하는 표시 장치.
  15. 삭제
  16. 제11항에 있어서, 상기 주파수가 클수록 상기 선택된 피드백 저항은 큰 값을 갖는 것을 특징으로 하는 표시 장치.
  17. 삭제
  18. 제11항에 있어서, 상기 표시 패널은 화소 전극 및 스토리지 전극을 포함하는 제1 기판 및 공통 전극을 포함하는 제2 기판을 포함하고,
    상기 피드백 공통 전압은 상기 스토리지 전극으로부터 상기 공통 전압 보상부에 제공되는 것을 특징으로 하는 표시 장치.
  19. 제11항에 있어서, 상기 표시 패널은
    2차원 및 3차원 영상을 선택적으로 표시하는 것을 특징으로 하는 표시 장치.
  20. 제19항에 있어서, 상기 표시 패널이 2차원 영상을 표시할 때, 상기 주파수는 60Hz 또는 120Hz이고,
    상기 표시 패널이 3차원 영상을 표시할 때, 상기 주파수는 175Hz인 것을 특징으로 하는 표시 장치.
KR1020100134363A 2010-12-24 2010-12-24 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 KR101804994B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100134363A KR101804994B1 (ko) 2010-12-24 2010-12-24 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US13/209,521 US8773339B2 (en) 2010-12-24 2011-08-15 Method of driving display panel and display apparatus for performing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100134363A KR101804994B1 (ko) 2010-12-24 2010-12-24 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치

Publications (2)

Publication Number Publication Date
KR20120072558A KR20120072558A (ko) 2012-07-04
KR101804994B1 true KR101804994B1 (ko) 2017-12-07

Family

ID=46316079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100134363A KR101804994B1 (ko) 2010-12-24 2010-12-24 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치

Country Status (2)

Country Link
US (1) US8773339B2 (ko)
KR (1) KR101804994B1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101804994B1 (ko) * 2010-12-24 2017-12-07 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR101965258B1 (ko) * 2012-02-17 2019-04-04 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101396688B1 (ko) * 2012-05-25 2014-05-19 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101977592B1 (ko) * 2012-07-24 2019-05-13 엘지디스플레이 주식회사 공통전압 보상회로를 포함하는 액정표시장치
US9530373B2 (en) 2013-06-25 2016-12-27 Samsung Display Co., Ltd. Method of driving a display panel, display panel driving apparatus for performing the method and display apparatus having the display panel driving apparatus
KR102103795B1 (ko) * 2013-08-23 2020-04-27 삼성디스플레이 주식회사 리플 보상 회로, 이를 이용한 표시 패널의 구동 방법 및 이를 포함하는 표시 장치
KR102061875B1 (ko) 2013-08-28 2020-01-02 엘지디스플레이 주식회사 액정표시장치
KR102089249B1 (ko) * 2013-10-10 2020-03-16 엘지디스플레이 주식회사 디스플레이 장치
KR102243464B1 (ko) * 2013-11-14 2021-04-23 삼성디스플레이 주식회사 유기전계발광 표시장치와 그 구동방법
KR102122533B1 (ko) * 2013-12-23 2020-06-12 엘지디스플레이 주식회사 액정표시장치
KR102122535B1 (ko) * 2013-12-27 2020-06-12 엘지디스플레이 주식회사 공통전압 보상부를 포함하는 액정표시장치
KR20150081848A (ko) * 2014-01-07 2015-07-15 삼성디스플레이 주식회사 표시 패널의 구동 전압 발생 방법 및 이를 수행하는 표시 장치
KR102235079B1 (ko) * 2014-02-04 2021-04-05 삼성디스플레이 주식회사 표시장치
CN104050942B (zh) * 2014-06-10 2016-06-29 京东方科技集团股份有限公司 一种公共电压驱动补偿单元、方法和显示面板
CN104021771B (zh) * 2014-06-17 2017-02-15 深圳市华星光电技术有限公司 一种可编程伽玛校正缓冲电路芯片及产生伽马电压的方法
CN104269147A (zh) * 2014-09-30 2015-01-07 南京中电熊猫液晶显示科技有限公司 液晶面板驱动电路和液晶装置
KR102170556B1 (ko) * 2014-10-23 2020-10-28 엘지디스플레이 주식회사 표시장치 및 그 구동방법
CN104317083A (zh) * 2014-10-28 2015-01-28 重庆京东方光电科技有限公司 显示面板及显示装置
CN104376829A (zh) * 2014-12-11 2015-02-25 京东方科技集团股份有限公司 显示基板驱动装置及驱动方法,显示装置
JP6572027B2 (ja) * 2015-07-03 2019-09-04 シャープ株式会社 表示装置
CN105278194B (zh) * 2015-11-24 2019-06-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置及其控制方法
CN105390107B (zh) * 2015-12-07 2018-02-02 深圳市华星光电技术有限公司 液晶显示面板公共电压调整电路及液晶显示装置
KR102432079B1 (ko) * 2015-12-30 2022-08-11 엘지디스플레이 주식회사 인셀 터치 방식 액정표시장치
KR102498281B1 (ko) * 2016-05-24 2023-02-10 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN106297709A (zh) * 2016-09-09 2017-01-04 合肥鑫晟光电科技有限公司 显示面板、补偿装置、显示装置和公共电极电压补偿方法
CN106782397A (zh) * 2017-01-03 2017-05-31 京东方科技集团股份有限公司 显示面板及其公共电压的补偿方法、显示装置
CN107799082A (zh) * 2017-11-16 2018-03-13 深圳市华星光电技术有限公司 一种公共电压vcom控制电路及相应的液晶显示装置
KR102466099B1 (ko) 2017-12-29 2022-11-14 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102495066B1 (ko) 2018-01-19 2023-02-03 삼성디스플레이 주식회사 싱크 장치 및 이를 포함하는 액정 표시 장치
CN109785811B (zh) * 2019-01-29 2021-03-02 重庆京东方光电科技有限公司 一种公共电压提供电路、液晶显示面板及其驱动方法
CN110428788A (zh) * 2019-07-24 2019-11-08 深圳市华星光电技术有限公司 一种显示面板的公共电压补偿电路和补偿系统
KR20230159662A (ko) 2022-05-11 2023-11-21 삼성디스플레이 주식회사 감마 전압 생성기, 디스플레이 드라이버, 표시 장치 및 감마 전압 생성 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859694B1 (ko) * 2007-04-12 2008-09-23 삼성에스디아이 주식회사 평면/입체 액정 표시장치 및 그 구동방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10319914A (ja) 1997-05-19 1998-12-04 Matsushita Electric Ind Co Ltd 液晶表示装置
KR100361466B1 (ko) 2000-09-02 2002-11-20 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 구동방법
JP4100300B2 (ja) * 2003-09-02 2008-06-11 セイコーエプソン株式会社 信号出力調整回路及び表示ドライバ
KR20080062926A (ko) 2006-12-29 2008-07-03 엘지디스플레이 주식회사 액정표시장치의 공통전압 보상회로
US8289312B2 (en) 2007-05-11 2012-10-16 Sharp Kabushiki Kaisha Liquid crystal display device
KR101804994B1 (ko) * 2010-12-24 2017-12-07 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859694B1 (ko) * 2007-04-12 2008-09-23 삼성에스디아이 주식회사 평면/입체 액정 표시장치 및 그 구동방법

Also Published As

Publication number Publication date
US20120162184A1 (en) 2012-06-28
US8773339B2 (en) 2014-07-08
KR20120072558A (ko) 2012-07-04

Similar Documents

Publication Publication Date Title
KR101804994B1 (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US9911391B2 (en) Liquid crystal display having common voltage compensator
KR101209039B1 (ko) 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치
KR101977592B1 (ko) 공통전압 보상회로를 포함하는 액정표시장치
US8228287B2 (en) Liquid crystal display device for removing ripple voltage and method of driving the same
KR102001158B1 (ko) 액정표시장치 및 그 구동방법
US20070002005A1 (en) Liquid crystal display device and method of driving the same
KR20070015257A (ko) 표시 장치, 이의 구동 방법 및 이의 구동 장치
KR101367134B1 (ko) 표시 장치의 구동 장치
US10217431B2 (en) Display apparatus and method of driving the same
KR102487518B1 (ko) 데이터 구동 회로 및 이를 포함하는 표시 장치
KR101310738B1 (ko) 액정 표시 장치 및 이의 구동 방법
KR20080024863A (ko) 액정 표시 장치 및 그 구동 회로
KR20150042089A (ko) 디스플레이 장치
KR101595464B1 (ko) 대화면 액정 표시장치
US7864146B2 (en) Gamma voltage output circuit having the same DC current voltage input for liquid crystal display
KR101469041B1 (ko) 표시 장치 및 그 구동 방법
KR20070117019A (ko) 액정 표시 장치 및 그 구동 방법
KR20060131390A (ko) 표시 장치, 표시 장치의 구동 장치 및 집적 회로
KR20080050710A (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
KR20060125223A (ko) 표시 장치, 표시 장치의 구동 장치 및 집적 회로
KR100992134B1 (ko) 공통 전압 조절 장치 및 방법
KR102170957B1 (ko) 액정표시장치
KR100956344B1 (ko) 액정 표시 장치
KR100613654B1 (ko) 소스 드라이브 ic 및 이를 구비한 액정표시장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right