KR102243464B1 - 유기전계발광 표시장치와 그 구동방법 - Google Patents

유기전계발광 표시장치와 그 구동방법 Download PDF

Info

Publication number
KR102243464B1
KR102243464B1 KR1020130137994A KR20130137994A KR102243464B1 KR 102243464 B1 KR102243464 B1 KR 102243464B1 KR 1020130137994 A KR1020130137994 A KR 1020130137994A KR 20130137994 A KR20130137994 A KR 20130137994A KR 102243464 B1 KR102243464 B1 KR 102243464B1
Authority
KR
South Korea
Prior art keywords
voltage
power
power voltage
inverting
output
Prior art date
Application number
KR1020130137994A
Other languages
English (en)
Other versions
KR20150055700A (ko
Inventor
김인환
김민철
전병근
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130137994A priority Critical patent/KR102243464B1/ko
Priority to US14/537,098 priority patent/US9478167B2/en
Publication of KR20150055700A publication Critical patent/KR20150055700A/ko
Application granted granted Critical
Publication of KR102243464B1 publication Critical patent/KR102243464B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Abstract

본 발명의 실시 예는 유기전계발광 표시장치와 그 구동방법에 관한 것이다. 본 발명의 실시 예에 따른 유기전계발광 표시장치는 데이터 라인들, 스캔 라인들, 복수의 전원전압들이 공급되는 복수의 전원전압 라인들, 상기 데이터 라인들과 상기 스캔 라인들의 교차 영역에 매트릭스 형태로 배치되는 화소들을 포함하는 표시패널; 상기 데이터 라인들에 데이터 전압들을 출력하는 데이터 구동부; 상기 스캔 라인들에 스캔 펄스들을 순차적으로 출력하는 스캔 구동부; 제1 전원전압을 포함한 상기 복수의 전원전압들을 공급하는 전원 공급원; 및 상기 제1 전원전압 및 상기 복수의 전원전압 라인들 중에서 제1 전원전압 라인으로부터 입력되는 제1 피드백 전원전압을 이용하여 제1 보상 전원전압을 생성하고, 상기 제1 보상 전원전압을 상기 제1 전원전압 라인으로 출력하는 제1 전원전압 보상회로를 구비한다.

Description

유기전계발광 표시장치와 그 구동방법{ORGANIC LIGHT EMITTING DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}
본 발명의 실시 예는 유기전계발광 표시장치와 그 구동방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기전계발광 표시장치(Organic Light Emitting Diode Display Device)와 같은 여러가지 평판표시장치가 활용되고 있다. 이들 평판표시장치 중에서, 유기전계발광 표시장치는 저전압 구동이 가능하고, 박형이며, 시야각이 우수하고, 응답속도가 빠른 특성이 있다.
유기전계발광 표시장치는 다수의 화소들이 매트릭스(matrix) 형태로 배치된 표시패널을 포함한다. 표시패널은 화소들을 구동하기 위해 스캔 구동부로부터 스캔 신호들을 공급받고, 데이터 구동부로부터 데이터 전압들을 공급받으며, 전원 공급원으로부터 고전위 전압, 저전위 전압, 및 기준전압과 같은 복수의 전원 전압들을 공급받는다.
화소들 각각은 유기발광다이오드(organic light emitting diode), 스캔 구동부의 스캔 신호에 응답하여 데이터 구동부의 데이터 전압을 공급하는 스캔 트랜지스터(transistor), 및 게이트 전극에 공급되는 데이터 전압에 따라 드레인-소스간 전류를 조절하는 구동 트랜지스터를 포함한다. 유기발광다이오드는 구동 트랜지스터의 드레인-소스간 전류에 따라 발광한다.
한편, 기준전압은 구동 트랜지스터의 게이트 전극에 데이터 전압이 공급되기 전에, 구동 트랜지스터의 게이트 전극에 공급되는 전압이다. 즉, 구동 트랜지스터의 게이트 전극은 데이터 전압이 공급되기 전에 기준전압으로 초기화된다. 하지만, 기준전압은 표시패널 내에서 발생하는 불특정 노이즈(noise)에 의해 영향을 받을 수 있다. 이 경우, 전원 공급원으로부터 공급된 기준전압이 노이즈를 포함하게 되므로, 화소들 각각의 구동 트랜지스터의 게이트 전극이 원래 의도된 기준전압으로 초기화되지 않을 수 있다. 이로 인해, 원래 의도된 바와 다른 데이터 전압이 화소들 각각의 구동 트랜지스터의 게이트 전극에 충전될 수 있으므로, 화소들 각각의 유기발광다이오드 역시 원래 발광하는 휘도와 다른 휘도로 발광하게 된다. 즉, 표시패널의 불특정 노이즈로 인하여 화소들 각각은 원래 표현하려던 계조와 다른 계조를 표현하게 되므로, 화질(image quality)이 저하되는 문제가 있다.
본 발명의 실시 예는 표시패널의 불특정 노이즈로 인한 화질 저하를 방지할 수 있는 유기전계발광 표시장치와 그 구동방법을 제공한다.
본 발명의 실시 예에 따른 유기전계발광 표시장치는 데이터 라인들, 스캔 라인들, 복수의 전원전압들이 공급되는 복수의 전원전압 라인들, 상기 데이터 라인들과 상기 스캔 라인들의 교차 영역에 매트릭스 형태로 배치되는 화소들을 포함하는 표시패널; 상기 데이터 라인들에 데이터 전압들을 출력하는 데이터 구동부; 상기 스캔 라인들에 스캔 펄스들을 순차적으로 출력하는 스캔 구동부; 제1 전원전압을 포함한 상기 복수의 전원전압들을 공급하는 전원 공급원; 및 상기 제1 전원전압 및 상기 복수의 전원전압 라인들 중에서 제1 전원전압 라인으로부터 입력되는 제1 피드백 전원전압을 이용하여 제1 보상 전원전압을 생성하고, 상기 제1 보상 전원전압을 상기 제1 전원전압 라인으로 출력하는 제1 전원전압 보상회로를 구비한다.
본 발명의 실시 예에 따른 유기전계발광 표시장치의 구동방법은 데이터 라인들, 스캔 라인들, 복수의 전원전압들이 공급되는 복수의 전원전압 라인들, 상기 데이터 라인들과 상기 스캔 라인들의 교차 영역에 매트릭스 형태로 배치되는 화소들을 포함하는 표시패널; 상기 데이터 라인들에 데이터 전압들을 출력하는 데이터 구동부; 상기 스캔 라인들에 스캔 펄스들을 순차적으로 출력하는 스캔 구동부; 제1 전원전압을 포함한 상기 복수의 전원전압들을 공급하는 전원 공급원을 구비하는 유기전계발광 표시장치의 구동방법에 있어서, 상기 전원 공급원으로부터 상기 제1 전원전압을 입력받고, 상기 복수의 전원전압 라인들 중에서 제1 전원전압 라인으로부터 제1 피드백 전원전압을 입력받는 제1 단계; 및 상기 제1 전원전압과 상기 제1 피드백 전원전압을 이용하여 제1 보상 전원전압을 생성하고, 상기 제1 보상 전원전압을 상기 제1 전원전압 라인으로 출력하는 제2 단계를 포함한다.
본 발명의 실시 예는 표시패널의 불특정 노이즈를 포함하는 제1 피드백 전원전압을 피드백 받고, 제1 피드백 전원전압을 이용하여 표시패널의 불특정 노이즈를 보상한 제1 보상 전원전압을 생성하여 제1 전원전압 라인으로 공급한다. 그 결과, 본 발명의 실시 예는 표시패널의 불특정 노이즈에 의해 발생하는 화질 저하를 개선할 수 있다.
또한, 본 발명의 실시 예는 제1 전원전압 보상부의 반전 증폭기의 출력 전압의 적분값인 제1 적분값과 비반전 증폭기의 출력 전압의 적분값인 제2 적분값을 비교하여 제1 및 제2 가변저항들 각각의 저항값을 조정한다. 그 결과, 본 발명의 실시 예는 반전 증폭기의 제1 증폭비와 비반전 증폭기의 제2 증폭비를 조정할 수 있으므로, 표시패널의 불특정 노이즈의 크기와 제1 보상 전원전압의 노이즈의 크기의 차이를 최소화할 수 있다.
도 1은 본 발명의 실시 예에 따른 유기전계발광 표시장치를 보여주는 블록도.
도 2는 도 1의 화소의 등가회로도.
도 3은 도 1의 제1 전원전압 보상부를 상세히 보여주는 회로도.
도 4는 도 1의 제1 전원전압 보상부의 제1 전원전압 보상방법을 보여주는 흐름도.
도 5a 내지 도 5d는 전원공급원으로부터 공급받은 제1 전원전압, 표시패널로부터 피드백 받은 제1 피드백 전원전압, 제1 전원전압 보상부의 반전 증폭부의 출력 전압, 제1 전원전압 보상부에 의해 보상된 제1 보상 전원전압, 및 표시패널의 불특정 노이즈가 상쇄된 제1 보상 전원전압을 보여주는 파형도.
도 6은 도 3의 가변저항 조정부를 상세히 보여주는 블록도.
도 7은 도 6의 가변저항 조정부의 가변저항 조정방법을 보여주는 흐름도.
이하 첨부된 도면을 참조하여 유기전계발광 표시장치를 중심으로 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 이하의 설명에서 사용되는 구성요소들의 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 명칭과는 상이할 수 있다.
도 1은 본 발명의 실시 예에 따른 유기전계발광 표시장치를 보여주는 블록도이다. 도 1을 참조하면, 본 발명의 실시 예에 따른 유기전계발광 표시장치는 표시패널(10), 스캔 구동부(110), 데이터 구동부(120), 타이밍 제어부(130), 전원공급원(140), 제1 전원전압 보상부(150) 등을 구비한다.
표시패널(10)에는 데이터 라인들(D1~Dm, m은 2 이상의 자연수)과 스캔 라인들(S1~Sn, n은 2 이상의 자연수)이 서로 교차되도록 형성된다. 표시패널(10)에는 스캔 라인들(S1~Sn)과 나란하게 초기화 신호 라인들(I1~In)이 형성된다. 한편, 도 1에서는 설명의 편의를 위해 스캔 라인들(S1~Sn)과 나란하게 형성되는 신호 라인들로 초기화 신호 라인들(I1~In)만을 예시하였으나, 초기화 신호 라인들(I1~In) 이외에 스캔 라인들(S1~Sn)과 나란한 복수의 제어 신호 라인들이 표시패널(10)에 더 형성될 수 있음에 주의하여야 한다. 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)의 교차 영역에는 매트릭스 형태로 배치된 화소(P)들이 형성된다. 표시패널(10)의 화소(P)에 대한 자세한 설명은 도 2를 결부하여 후술한다.
스캔 구동부(110)는 스캔 신호 출력부, 초기화 신호 출력부 등을 포함한다. 스캔 신호 출력부 및 초기화 신호 출력부 각각은 순차적으로 출력신호를 발생하는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 화소(P)의 트랜지스터 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터, 및 출력 버퍼 등을 포함할 수 있다.
스캔 신호 출력부는 표시패널(10)의 스캔 라인들(S1~Sn)에 스캔 신호를 순차적으로 출력한다. 초기화 신호 출력부는 표시패널(10)의 초기화 라인들(I1~In)에 초기화 신호를 순차적으로 출력한다. 한편, 스캔 라인들(S1~Sn)과 나란한 복수의 제어 신호 라인들이 표시패널(10)에 더 형성되는 경우, 스캔 구동부는 복수의 제어 신호 라인들에 제어 신호들을 출력하기 위한 복수의 제어 신호 출력부들을 더 포함할 수 있다.
데이터 구동부(120)는 적어도 하나의 소스 드라이브 IC를 포함한다. 소스 드라이브 IC는 타이밍 제어부(]30)로부터 디지털 비디오 데이터(DATA)를 입력받는다. 소스 드라이브 IC들은 타이밍 제어부(130)로부터의 소스 타이밍 제어신호(DCS)에 응답하여 디지털 비디오 데이터(DATA)를 감마보상전압으로 변환하여 데이터 전압들을 발생하고, 스캔 신호들에 동기되도록 표시패널(10)의 데이터 라인(DL)들에 데이터 전압들을 공급한다. 이에 따라, 스캔 신호가 공급되는 화소(P)들 각각에 데이터 전압이 공급된다.
타이밍 제어부(130)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 호스트 시스템(미도시)으로부터 디지털 비디오 데이터(DATA)를 입력받는다. 또한, 타이밍 제어부(130)는 호스트 시스템(미도시)으로부터 수직 동기신호(vertical sync signal), 수평 동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal), 도트 클럭(dot clock) 등의 타이밍 신호를 입력받는다.
타이밍 제어부(130)는 타이밍 신호에 기초하여 스캔 구동부(110)와 데이터 구동부(120)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 스캔 구동부(110)의 동작 타이밍을 제어하기 위한 스캔 타이밍 제어신호(SCS), 데이터 구동부(120)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DCS)를 포함한다. 타이밍 제어부(130)는 스캔 타이밍 제어신호(SCS)를 스캔 구동부(110)로 출력하고, 데이터 타이밍 제어신호(DCS)와 디지털 비디오 데이터(DATA)를 데이터 구동부(120)로 출력한다.
전원공급원(140)은 유기전계발광 표시장치에 내장된 배터리 또는 외부의 전원공급원으로부터 소정의 전압을 공급받고, 복수의 전원전압들을 공급한다. 전원공급원(140)은 제1 전원전압(VREF)을 제1 전원전압 보상부(150)에 공급한다. 또한, 전원공급원(140)은 제2 전원전압(ELVDD)을 표시패널(10)의 제2 전원전압 라인에 공급하고, 제3 전원전압(ELVSS)을 표시패널(10)의 제3 전원전압 라인에 공급한다.
제1 내지 제3 전원전압들(VREF, ELVDD, ELVSS)은 서로 다른 레벨을 갖는 직류 전원전압들에 해당한다. 본 발명의 실시 예에서는 제1 전원전압이 화소(P)들 각각의 구동 트랜지스터의 게이트 전극을 초기화하기 위한 기준 전압이고, 제2 전원전압은 고전위 전압, 제3 전원전압은 저전위 전압인 것을 중심으로 설명하였다. 또한, 도 1에서는 전원공급원(140)이 제1 내지 제3 전원전압들(VREF, ELVDD, ELVSS)만을 공급하는 것을 예시하였지만, 전원공급원(140)은 제1 내지 제3 전원전압들(VREF, ELVDD, ELVSS) 외에 또 다른 직류 전원전압을 표시패널(10)에 공급할 수 있음에 주의하여야 한다. 전원공급원(140)은 DC-DC IC(integrated circuit)로 구현될 수 있다. 한편, 표시패널(10)의 제1 및 제2 전원전압 라인들 각각은 화소(P)들 각각에 접속되고 표시패널(10)의 제3 전원전압 라인은 화소(P)들 각각의 유기발광다이오드 소자의 캐소드 전극에 접속된다.
또한, 전원공급원(140)은 스캔 구동부(110)에 게이트 온 전압과 게이트 오프 전압을 공급할 수 있다. 게이트 온 전압은 표시패널(10)의 화소(P)들 각각에 형성된 트랜지스터들의 턴-온 전압이고, 게이트 오프 전압은 표시패널(10)의 화소(P)들 각각에 형성된 트랜지스터들의 턴-오프 전압이다.
제1 전원전압 보상부(150)는 전원공급원(140)으로부터 제1 전원전압(VREF)을 공급받고, 표시패널(10)의 제1 전원전압 라인으로부터 제1 피드백 전원전압(VREF_FB)을 입력받는다. 제1 전원전압 보상부(150)는 제1 전원전압(VREF)과 제1 피드백 전원전압(VREF_FB)을 이용하여 제1 보상 전원전압(VREF_COMP)을 생성하고, 제1 보상 전원전압(VREF_COMP)을 표시패널(10)의 제1 전원전압 라인으로 출력한다. 제1 피드백 전원전압(VREF_FB)은 도 5b와 같이 표시패널(10)의 불특정 노이즈(noise)에 의해 영향을 받은 전압이고, 제1 보상 전원전압(VREF_COMP)은 도 5d와 같이 표시패널(10)의 불특정 노이즈를 반영하여 생성된 전압이다. 제1 보상 전원전압(VREF_COMP)이 표시패널(10)에 공급되는 경우, 제1 보상 전원전압(VREF_COMP)의 노이즈는 표시패널(10)의 불특정 노이즈에 의해 상쇄된다. 표시패널(10)의 불특정 노이즈가 상쇄된 제1 보상 전원전압(VREF_COMP)은 도 5d와 같이 제1 기준전압(VREF) 동일한 전압 레벨을 가지며, 노이즈가 거의 없는 전원전압이 된다. 따라서, 본 발명의 실시 예는 표시패널(10)의 불특정 노이즈를 보상한 제1 보상 전원전압(VREF_COMP)를 제1 전원전압 라인으로 공급함으로써, 표시패널(10)의 불특정 노이즈에 의해 발생하는 화질 저하를 개선할 수 있다. 본 발명의 실시 예에 따른 제1 전원전압 보상부(150)에 대한 자세한 설명은 도 3 내지 도 7을 결부하여 후술한다.
도 2는 도 1의 화소의 등가회로도이다. 도 2를 참조하면, 화소(P)는 유기발광다이오드 소자(Organic Light Emitting Diode, OLED), 구동 트랜지스터(transistor)(DT), 스캔 트랜지스터(ST), 초기화 트랜지스터(IT), 캐패시터(capacitor)(C) 등을 포함한다.
구동 트랜지스터(DT)는 게이트 전극의 전압에 따라 드레인-소스간 전류(Ids)를 제어한다. 구동 트랜지스터(DT)의 게이트-소스 간의 전압과 문턱전압 간의 차이가 클수록 구동 트랜지스터(DT)의 채널을 통해 흐르는 드레인-소스간 전류(Ids)는 커진다.
유기발광다이오드 소자(OLED)는 구동 트랜지스터(DT)와 제3 전원전압 라인(ELVSSL) 사이에 접속된다. 유기발광다이오드 소자(OLED)는 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)에 따라 발광된다. 유기발광다이오드 소자(OLED)의 발광량은 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)에 비례할 수 있다.
스캔 트랜지스터(ST)는 제k(k는 1≤k≤n을 만족하는 자연수) 스캔 라인(Sk)으로부터 공급되는 스캔 신호에 응답하여 제j(j는 1≤j≤m을 만족하는 자연수) 데이터 라인(Dj)의 데이터 전압을 공급한다. 이 경우, 구동 트랜지스터(DT)의 게이트 전극에는 데이터 전압이 공급된다.
초기화 트랜지스터(IT)는 제k 초기화 라인(Ik)으로부터 공급되는 초기화 신호에 응답하여 제1 전원전압 라인(VREFL)의 제1 보상 전원전압(VREF_COMP)을 공급한다. 이 경우, 구동 트랜지스터(DT)의 게이트 전극에는 제1 보상 전원전압(VREF_COMP)이 공급된다.
캐패시터(C)는 구동 트랜지스터(DT)의 게이트 전극과 제2 전원전압 라인(ELVDDL) 사이에 접속되어 제1 노드(N1)의 전압을 유지한다.
구동 트랜지스터(DT), 스캔 트랜지스터(ST), 및 초기화 트랜지스터(IT) 각각의 반도체 층은 a-Si, 산화물(oxide), 또는 폴리 실리콘(Poly Silicon)으로 형성될 수 있다. 또한, 도 2에서는 구동 트랜지스터(DT), 스캔 트랜지스터(ST), 및 초기화 트랜지스터(IT)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 한정되지 않으며, N 타입 MOSFET으로 형성될 수도 있다.
화소(P)는 1 프레임 기간 동안 초기화 기간, 데이터 전압 공급 기간 및 발광 기간으로 구분되어 동작한다. 초기화 기간은 구동 트랜지스터(DT)의 게이트 전극을 제1 보상 전원전압(VREF_COMP)으로 초기화시키는 기간이고, 데이터 전압 공급 기간은 구동 트랜지스터(DT)에 데이터 전압을 공급하는 기간이며, 발광 기간은 유기발광다이오드 소자(OLED)가 발광하는 기간이다.
한편, 본 발명의 실시 예에 따른 화소(P)는 도 2에 도시된 구조에 한정되지 않음에 주의하여야 한다. 본 발명의 실시 예에 따른 화소(P)는 도 2에 도시된 유기발광다이오드 소자(OLED), 구동 트랜지스터(transistor)(DT), 스캔 트랜지스터(ST), 초기화 트랜지스터(IT), 및 캐패시터(capacitor)(C)를 포함하는 어떠한 구조로도 구현 가능하다.
도 3은 도 1의 제1 전원전압 보상부를 상세히 보여주는 회로도이다. 도 3을 참조하면, 제1 전원전압 보상부(150)는 반전 증폭부(151), 비반전 증폭부(152), 아날로그 버퍼(153), 가변저항 조정부(154) 등을 포함한다. 제1 전원전압 보상부(150)의 제1 입력단자(IN1)에는 전원공급원(140)으로부터의 제1 전원전압(VREF)이 입력되고, 제2 입력단자(IN2)에는 표시패널(10)의 제1 전원전압 라인(VREFL)으로부터의 제1 피드백 전원전압(VREF_FB)이 입력된다. 제1 전원전압 보상부(150)의 출력단자(OUT)는 표시패널(10)의 제1 전원전압 라인(VREFL)으로 제1 보상 전원전압(VREF_COMP)을 출력한다.
반전 증폭부(151)는 제2 입력단자(IN2)를 통해 입력된 제1 피드백 전원전압(VREF_FB)과 제1 입력단자(IN1)를 통해 입력된 제1 전원전압(VREF) 간의 전압 차를 반전 증폭한다. 반전 증폭부(151)는 제1 OP-AMP(OP1), 제1 저항(R1), 제1 가변저항(VR1) 및 제1 캐패시터(C1)를 포함한다. 제1 OP-AMP(OP1)는 제1 입력단자(IN1)에 접속되어 직류 전원전압인 제1 전원전압(VREF)이 입력되는 비반전 입력단자(+), 제2 입력단자(IN2)에 접속되어 제1 피드백 전원전압이 입력되는 반전 입력단자(-), 및 출력 단자를 포함한다. 제1 저항(R1)은 제1 OP-AMP(OP1)의 반전 입력단자(-)와 제2 입력단자(IN2) 사이에 접속된다. 제1 가변저항(VR1)과 제1 캐패시터(C1)는 제1 OP-AMP(OP1)의 반전 입력단자(-)와 출력 단자 사이에 병렬로 접속된다.
반전 증폭부(151)는 수학식 1과 같이 제1 OP-AMP(OP1)의 반전 입력단자(-)로 입력되는 제1 피드백 전원전압(VREF_FB)과 비반전 입력단자(+)로 입력되는 제1 전원전압(VREF) 간의 차를 제1 증폭비로 반전 보상하여 출력한다.
Figure 112013103573131-pat00001
수학식 1에서, Vout1은 반전 증폭부(151)의 출력단자로 출력되는 출력전압, Vp1은 반전 증폭부(151)의 비반전 입력단자(+)로 입력되는 제1 전원전압(VREF), Vn은 반전 증폭부(151)의 반전 입력단자(-)로 입력되는 제1 피드백 전원전압(VREF_FB)을 의미한다. 또한, VVR1은 제1 가변저항(VR1)의 저항값, VR1은 제1 저항(R1)의 저항값을 의미한다. 제1 증폭비는 VVR1/VR1이며, 제1 가변저항(VR1)의 저항값(VVR1)을 가변함에 의해 조정될 수 있다. 제1 가변저항(VR1)의 저항값(VRVR1)은 가변저항 조정부(154)의 가변저항 조정신호(VRAS)에 따라 조정될 수 있다.
비반전 증폭부(152)는 제1 입력단자(IN1)를 통해 입력되는 제1 전원전압(VREF)과 반전 증폭부(151)의 출력전압(Vout1) 간의 전압 차를 비반전 증폭한다. 비반전 증폭부(152)는 제2 OP-AMP(OP1), 제2 저항(R2), 제2 가변저항(VR2) 및 제2 캐패시터(C2)를 포함한다. 제2 OP-AMP(OP2)는 제1 입력단자(IN1)에 접속되어 직류 전원전압인 제1 전원전압(VREF)이 입력되는 반전 입력단자(-), 반전 증폭부(151)의 출력 단자에 접속되어 반전 증폭부(151)의 출력전압(Vout1)이 입력되는 비반전 입력단자(+), 및 출력 단자를 포함한다. 제2 저항(R2)은 제2 OP-AMP(OP2)의 반전 입력단자(-)와 제1 입력단자(IN1) 사이에 접속된다. 제2 가변저항(VR2)과 제2 캐패시터(C2)는 제2 OP-AMP(OP2)의 반전 입력단자(-)와 출력 단자 사이에 병렬로 접속된다.
비반전 증폭부(152)는 수학식 2와 같이 제2 OP-AMP(OP2)의 반전 입력단자(-)로 입력되는 제1 전원전압(VREF)과 비반전 입력단자(+)로 입력되는 반전 증폭부(151)의 출력전압(Vout1) 간의 차를 제2 증폭비로 반전 보상하여 출력한다.
Figure 112013103573131-pat00002
수학식 2에서, Vout2는 비반전 증폭부(152)의 출력단자로 출력되는 출력전압, Vp2는 비반전 증폭부(152)의 비반전 입력단자(+)로 입력되는 반전 증폭부(151)의 출력 전압(Vout1), Vn은 비반전 증폭부(151)의 반전 입력단자(-)로 입력되는 제1 전원전압(VREF)을 의미한다. 또한, VVR2은 제2 가변저항(VR2)의 저항값, VR2은 제2 저항(R2)의 저항값을 의미한다. 제2 증폭비는 VVR2/VR2이며, 제2 가변저항(VR2)의 저항값(VVR2)을 가변함에 의해 조정될 수 있다. 제2 가변저항(VR2)의 저항값(VRVR2)은 가변저항 조정부(154)의 가변저항 조정신호(VRAS)에 따라 조정될 수 있다.
아날로그 버퍼(153)는 비반전 증폭부(152)의 출력단자와 제1 전원전압 보상부의 출력단자(OUT) 사이에 접속될 수 있다. 가변저항 조정부(154)는 반전 증폭부(151)의 출력 전압(Vout1)과 비반전 증폭부(152)의 출력 전압(Vout2)를 입력받는다. 가변저항 조정부(154)는 반전 증폭부(151)의 출력 전압(Vout1)과 비반전 증폭부(152)의 출력 전압(Vout2)을 비교하고, 그 결과에 따라 가변저항 조정신호(VRAS)를 출력하여 제1 및 제2 가변저항들(VR1, VR2) 각각의 저항값을 조정한다. 가변저항 조정부(154)에 대한 자세한 설명은 도 6 및 도 7을 결부하여 후술한다.
또한, 제1 전원전압 보상부(150)는 입력 안정화 필터(C3), 출력 안정화 필터(C4), 하이패스 필터(C5), 및 제3 저항(R3) 등을 더 포함할 수 있다. 입력 안정화 필터(C3)는 제1 입력단자(IN1)와 비반전 증폭부(152)의 반전 입력단자(-) 사이에 접속될 수 있다. 입력 안정화 필터(C3)는 제1 입력단자(IN1)를 통해 입력되는 제1 전원전압(VREF)의 리플(ripple)을 필터링한다.
출력 안정화 필터(C4)는 아날로그 버퍼(153)와 제1 전원전압 보상부(150)이 출력 단자(OUT) 사이에 접속될 수 있다. 출력 안정화 필터(C4)는 비반전 증폭부(152)의 출력전압(Vout2)의 리플을 필터링한다.
하이패스 필터(C5)는 제2 입력단자(IN2)와 반전 증폭부(151)의 제1 저항(R1) 사이에 접속될 수 있다. 하이패스 필터(C5)는 제2 입력단자(IN2)를 통해 입력되는 제1 피드백 전원전압(VREF_FB)의 직류 성분을 필터링할 수 있다.
제3 저항(R3)은 제1 입력단자(IN1)와 반전 증폭부(151)의 비반전 입력단자(+) 사이에 접속될 수 있다. 제3 저항(R3)은 제1 입력단자(IN1)를 통해 입력되는 제1 전원전압(VREF)의 지터(jitter)를 제거한다.
도 4는 도 1의 제1 전원전압 보상부의 제1 전원전압 보상방법을 보여주는 흐름도이다. 도 5a 내지 도 5d는 전원공급원으로부터 공급받은 제1 전원전압, 표시패널로부터 피드백 받은 제1 피드백 전원전압, 제1 전원전압 보상부에 의해 보상된 제1 보상 전원전압, 및 표시패널의 불특정 노이즈가 상쇄된 제1 보상 전원전압을 보여주는 파형도이다. 이하에서는, 도 3, 도 4, 및 도 5a 내지 도 5d를 결부하여 제1 전원전압 보상부(150)의 제1 전원전압 보상방법을 상세히 설명한다.
첫 번째로, 제1 전원전압 보상부(150)의 제1 입력단자(IN1)에는 전원전압원(150)으로부터 제1 전원전압(VREF)이 입력된다. 제1 전원전압 보상부(150)의 제2 입력단자(IN2)에는 표시패널(10)의 제1 전원전압 라인(VREFL)으로부터 제1 피드백 전원전압(VREF_FB)가 입력된다. 제1 전원전압(VREF)은 도 5a와 같이 소정의 레벨을 갖는 직류 전원전압에 해당한다. 제1 피드백 전원전압(VREF_FB)은 도 5b와 같이 표시패널(10)의 불특정 노이즈에 의해 영향을 받은 전압이다. 즉, 표시패널(10)의 제1 전원전압 라인(VREFL)에 공급된 전압은 도 5a와 같이 소정의 레벨을 갖는 직류 전원전압이어야 하는데, 표시패널(10)의 불특정 노이즈에 의해 영향을 받아 도 5b와 같이 노이즈를 포함하게 된다. (S101)
두 번째로, 제1 전원전압 보상부(150)의 반전 증폭부(151)는 수학식 1과 같이 제1 OP-AMP(OP1)를 이용하여 제1 피드백 전원전압(VREF_FB)과 제1 전원전압(VREF) 간의 차를 반전 증폭하여 출력한다. 이때, 반전 증폭부(151)의 제1 증폭비는 수학식 1과 같이 VVR1/VR1이며, 제1 가변저항(VR1)의 저항값(VVR1)을 가변함에 의해 조정될 수 있다. 제1 가변저항(VR1)의 저항값(VRVR1)은 가변저항 조정부(154)의 가변저항 조정신호(VRAS)에 따라 조정될 수 있다. (S102)
세 번째로, 제1 전원전압 보상부(150)의 비반전 증폭부(152)는 수학식 2와 같이 제2 OP-AMP(OP2)를 이용하여 제1 전원전압(VREF)과 반전 증폭부(151)의 출력 전압(Vout1) 간의 차를 비반전 증폭하여 출력한다. 이때, 반전 증폭부(151)의 제1 증폭비는 수학식 1과 같이 VVR1/VR1이며, 제1 가변저항(VR1)의 저항값(VVR1)을 가변함에 의해 조정될 수 있다. 제1 가변저항(VR1)의 저항값(VRVR1)은 가변저항 조정부(154)의 가변저항 조정신호(VRAS)에 따라 조정될 수 있다. 아날로그 버퍼(153)와 출력 안정화 필터(C4)를 통과한 비반전 증폭부(152)의 출력 신호(Vout2)는 도 5c와 같이 제1 보상 전원전압(VREF_COMP)으로 출력 단자(OUT)를 통해 출력된다. (S103)
도 5b 및 도 5c와 같이, 제1 전원전압 보상부(150)의 출력 단자(OUT)를 통해 출력되는 제1 보상 전원전압(VREF_COMP)은 제1 피드백 전원전압(VREF_FB)을 반전시킨 형태의 파형을 갖는다. 이로 인해, 제1 보상 전원전압(VREF_COMP)이 표시패널(10)에 공급되는 경우, 제1 보상 전원전압(VREF_COMP)의 노이즈는 표시패널(10)의 불특정 노이즈에 의해 상쇄된다. 표시패널(10)의 불특정 노이즈가 상쇄된 제1 보상 전원전압(VREF_COMP_NF)은 도 5d와 같이 제1 기준전압(VREF) 동일한 전압 레벨을 가지며, 노이즈가 거의 없는 전원전압이 된다.
결국, 본 발명의 실시 예는 표시패널(10)의 불특정 노이즈를 보상한 제1 보상 전원전압(VREF_COMP)를 제1 전원전압 라인(VREFL)으로 공급함으로써, 표시패널(10)의 불특정 노이즈에 의해 발생하는 화질 저하를 개선할 수 있다.
도 6은 도 3의 가변저항 조정부를 상세히 보여주는 블록도이다. 도 7은 도 6의 가변저항 조정부의 가변저항 조정방법을 보여주는 흐름도이다.
도 6을 참조하면, 가변저항 조정부(154)는 제1 평활회로(200), 제2 평활회로(210), 제1 적분기(220), 제2 적분기(230), 적분 기간 제어부(240), 비교기(250) 등을 포함한다. 가변저항 조정부(154)는 반전 증폭부(151)의 출력 전압(Vout1)과 비반전 증폭부(152)의 출력 전압(Vout2)을 비교하고, 그 결과에 따라 가변저항 조정신호(VRAS)를 출력하여 제1 및 제2 가변저항들(VR1, VR2) 각각의 저항값을 조정한다. 이하에서는, 도 6 및 도 7을 결부하여 가변저항 조정부(154)의 가변저항 조정방법을 구체적으로 설명한다.
첫 번째로, 제1 평활회로(200)는 반전 증폭부(151)의 출력 전압(Vout1)을 입력받고, 반전 증폭부(151)의 출력 전압(Vout1)의 리플을 제거한다. 제2 평활회로(210)는 비반전 증폭부(152)의 출력 전압(Vout2)을 입력받고, 비반전 증폭부(152)의 출력 전압(Vout2)의 리플을 제거한다. (S201)
제1 적분기(220)는 적분 기간 제어부(240)로부터 적분 기간 제어신호(ICS)를 입력받고, 제1 평활회로(200)로부터 리플에 제거된 반전 증폭부(151)의 출력 전압(Vout1)을 입력받는다. 제1 적분기(220)는 적분 기간 제어신호(ICS)에 따라 제1 기간 동안 반전 증폭부(151)의 출력 전압(Vout1)을 적분하여 제1 적분값(IV1)을 출력한다. 제1 기간은 수 내지 수천 수평 기간 또는 수 내지 수십 프레임 기간일 수 있다. 1 수평 기간은 표시패널(10)의 어느 한 게이트 라인에 접속된 화소(P)들에 데이터 전압들이 공급되는 기간을 지시하고, 1 프레임 기간은 표시패널(10)의 모든 화소(P)들에 데이터 전압들이 공급되는 기간을 지시한다.
제2 적분기(230)는 적분 기간 제어부(240)로부터 적분 기간 제어신호(ICS)를 입력받고, 제2 평활회로(210)로부터 리플에 제거된 비반전 증폭부(152)의 출력 전압(Vout2)을 입력받는다. 제2 적분기(230)는 적분 기간 제어신호(ICS)에 따라 제1 기간 동안 비반전 증폭부(152)의 출력 전압(Vout2)을 적분하여 제2 적분값(IV2)을 출력한다.
적분 기간 제어부(240)는 수평동기신호(Hsync) 또는 수직동기신호(Vsync)를 입력받는다. 수평동기신호(Hsync)는 1 수평 기간의 주기를 갖는 신호이고, 수직동기신호(Vsync)는 1 프레임 기간의 주기를 갖는 신호이다.
적분 기간 제어부(240)는 수평동기신호(Hsync)의 펄스를 카운트함으로써 적분 기간인 제1 기간을 수 내지 수천 수평 기간으로 제어할 수 있다. 이 경우, 적분 기간 제어부(240)는 P(P는 자연수) 수평 기간을 지시하는 적분 기간 제어신호(ICS)를 제1 및 제2 적분기(220, 230)로 출력할 수 있다. P 수평 기간은 사전 실험을 통해 미리 결정될 수 있다.
또는, 적분 기간 제어부(240)는 수직동기신호(Vsync)의 펄스를 카운트함으로써 적분 기간인 제1 기간을 수 내지 수십 프레임 기간으로 제어할 수 있다. 이 경우, 적분 기간 제어부(240)는 Q(Q는 자연수) 프레임 기간을 지시하는 적분 기간 제 어신호(ICS)를 제1 및 제2 적분기(220, 230)로 출력할 수 있다. Q 프레임 기간은 사전 실험을 통해 미리 결정될 수 있다. (S202)
세 번째로, 비교기(250)는 제1 적분기(220)로부터 제1 적분값(IV1)을 입력받고, 제2 적분기(230)로부터 제2 적분값(IV2)을 입력받는다. 비교기(250)는 제1 적분값(IV1)과 제2 적분값(IV2)을 비교하여 비교 결과에 따라 가변저항 조정신호(VRAS)를 출력한다.
먼저, 제1 적분값(IV1)이 제2 적분값(IV2)보다 큰 것은 반전 증폭기(151)의 출력 신호(Vout1)의 노이즈 크기가 비반전 증폭기(152)의 출력 신호(Vout2)의 노이즈 크기보다 큰 것을 의미한다. 제1 적분값(IV1)이 제2 적분값(IV2)보다 큰 경우, 비교기(250)는 제1 및 제2 가변저항들(VR1, VR2) 각각의 저항값을 높이도록 가변저항 조정신호(VRAS)를 출력한다. 이로 인해, 제1 적분값(IV1)이 제2 적분값(IV2)보다 큰 경우, 반전 증폭부(151)의 제1 증폭비와 비반전 증폭부(152)의 제2 증폭비는 커지게 된다. 따라서, 반전 증폭기(151)의 출력 신호(Vout1)의 노이즈 크기와 비반전 증폭기(152)의 출력 신호(Vout2)의 노이즈 크기 사이의 차이를 줄일 수 있다.
이때, 반전 증폭기(151)의 출력 신호(Vout1)의 노이즈 크기는 표시패널(10)의 불특정 노이즈의 크기에 대응되고, 비반전 증폭기(152)의 출력 신호(Vout2)의 노이즈 크기는 제1 보상 전원전압(VREF_COMP)의 노이즈의 크기에 대응된다. 따라서, 표시패널(10)의 불특정 노이즈의 크기와 제1 보상 전원전압(VREF_COMP)의 노이즈의 크기의 차이를 최소화할 수 있다. 이로 인해, 제1 보상 전원전압이 표시패널의 제1 전원전압 라인에 공급되는 경우, 제1 보상 전원전압의 노이즈는 표시패널의 불특정 노이즈에 의해 거의 상쇄될 수 있다.
또한, 제1 적분값(IV1)이 제2 적분값(IV2)보다 작은 것은 반전 증폭기(151)의 출력 신호(Vout1)의 노이즈 크기가 비반전 증폭기(152)의 출력 신호(Vout2)의 노이즈 크기보다 작은 것을 의미한다. 이 경우, 비교기(250)는 제1 및 제2 가변저항들(VR1, VR2) 각각의 저항값을 낮추도록 가변저항 조정신호(VRAS)를 출력한다. 이로 인해, 제1 적분값(IV1)이 제2 적분값(IV2)보다 작은 경우, 반전 증폭부(151)의 제1 증폭비와 비반전 증폭부(152)의 제2 증폭비는 적어지게 된다. 따라서, 반전 증폭기(151)의 출력 신호(Vout1)의 노이즈 크기와 비반전 증폭기(152)의 출력 신호(Vout2)의 노이즈 크기 사이의 차이를 줄일 수 있다. 즉, 표시패널(10)의 불특정 노이즈의 크기와 제1 보상 전원전압(VREF_COMP)의 노이즈의 크기의 차이를 최소화할 수 있다. 이로 인해, 제1 보상 전원전압이 표시패널의 제1 전원전압 라인에 공급되는 경우, 제1 보상 전원전압의 노이즈는 표시패널의 불특정 노이즈에 의해 거의 상쇄될 수 있다. (S203)
도 6 및 도 7을 결부하여 설명한 바와 같이, 본 발명의 실시 예는 반전 증폭기(151)의 출력 전압(Vout1)의 적분값인 제1 적분값(IV1)과 비반전 증폭기(152)의 출력 전압(Vout2)의 적분값인 제2 적분값(IV2)를 비교하여 제1 및 제2 가변저항들(VR1, VR2)의 저항값을 조정한다. 그 결과, 본 발명의 실시 예는 반전 증폭기(151)의 제1 증폭비와 비반전 증폭기(152)의 제2 증폭비를 조정할 수 있으므로, 표시패널(10)의 불특정 노이즈의 크기와 제1 보상 전원전압(VREF_COMP)의 노이즈의 크기의 차이를 최소화할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10: 표시패널 110: 게이트 구동부
120: 데이터 구동부 130: 타이밍 제어부
140: 전원공급원 150: 제1 전원전압 보상부
151: 반전 증폭부 152: 비반전 증폭부
153: 아날로그 버퍼 154: 가변저항 조정부
200: 제1 평활회로 210: 제2 평활회로
220: 제1 적분기 230: 제2 적분기
240: 적분 기간 제어부 250: 비교기

Claims (18)

  1. 데이터 라인들, 스캔 라인들, 복수의 전원전압들이 공급되는 복수의 전원전압 라인들, 상기 데이터 라인들과 상기 스캔 라인들의 교차 영역에 매트릭스 형태로 배치되는 화소들을 포함하는 표시패널;
    상기 데이터 라인들에 데이터 전압들을 출력하는 데이터 구동부;
    상기 스캔 라인들에 스캔 펄스들을 순차적으로 출력하는 스캔 구동부;
    제1 전원전압을 포함한 상기 복수의 전원전압들을 공급하는 전원 공급원; 및
    상기 제1 전원전압 및 상기 복수의 전원전압 라인들 중에서 제1 전원전압 라인으로부터 입력되는 제1 피드백 전원전압을 이용하여 제1 보상 전원전압을 생성하고, 상기 제1 보상 전원전압을 상기 제1 전원전압 라인으로 출력하는 제1 전원전압 보상회로를 구비하고,
    상기 화소들 각각은, 게이트 전극을 구비하는 구동 트랜지스터를 포함하고,
    상기 제1 전원전압은, 상기 구동 트랜지스터의 상기 게이트 전극에 공급되고,
    상기 제1 전원전압 보상회로는,
    상기 제1 피드백 전원전압과 상기 제1 전원전압 간의 차를 반전 증폭하는 반전 증폭부; 및
    상기 제1 전원전압과 상기 반전 증폭부의 출력 전압 간의 차를 비반전 증폭하는 비반전 증폭부를 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 반전 증폭부는,
    상기 제1 피드백 전원전압이 입력되는 반전 입력단자, 상기 제1 전원전압이 입력되는 비반전 입력단자, 및 출력 단자를 포함하는 제1 OP-AMP;
    상기 반전 입력단자에 접속된 제1 저항; 및
    상기 제1 OP-AMP의 상기 반전 입력단자와 출력 단자 사이에 접속된 제1 가변저항을 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
  4. 제 3 항에 있어서,
    상기 비반전 증폭부는,
    상기 제1 전원전압이 입력되는 반전 입력단자, 상기 반전 증폭부의 출력 전압이 입력되는 비반전 입력단자, 및 출력 단자를 포함하는 제2 OP-AMP;
    상기 반전 입력단자에 접속된 제2 저항; 및
    상기 제2 OP-AMP의 반전 입력단자와 출력 단자 사이에 접속된 제2 가변저항을 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
  5. 제 4 항에 있어서,
    상기 제1 전원전압 보상회로는,
    상기 제1 가변저항의 저항값과 상기 제2 가변저항의 저항값을 조정하기 위한 가변저항 조정신호를 출력하는 가변저항 조정부를 더 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
  6. 제 5 항에 있어서,
    상기 가변저항 조정부는,
    상기 반전 증폭부의 출력 전압의 리플을 제거하는 제1 평활회로;
    상기 비반전 증폭부의 출력 전압의 리플을 제거하는 제2 평활회로;
    상기 반전 증폭부의 출력 전압을 제1 기간 동안 적분하여 제1 적분값을 출력하는 제1 적분회로;
    상기 비반전 증폭부의 출력 전압을 상기 제1 기간 동안 적분하여 제2 적분값을 출력하는 제2 적분회로; 및
    상기 제1 적분값과 상기 제2 적분값을 비교 결과에 따라 상기 가변저항 조정신호를 생성하여 출력하는 비교기를 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
  7. 제 6 항에 있어서,
    상기 비교기는,
    상기 제1 적분값이 상기 제2 적분값보다 큰 경우 제1 로직 레벨의 가변저항 조정신호를 출력하고, 상기 제1 적분값이 상기 제2 적분값보다 작은 경우 제2 로직 레벨의 가변저항 조정신호를 출력하는 것을 특징으로 하는 유기전계발광 표시장치.
  8. 제 7 항에 있어서,
    상기 제1 및 제2 가변저항들 각각은,
    상기 제1 로직 레벨의 가변저항 조정신호가 입력되는 경우 제1 저항값을 가지며, 상기 제2 로직 레벨의 가변저항 조정신호가 입력되는 경우 상기 제1 저항값보다 작은 제2 저항값을 갖는 것을 특징으로 하는 유기전계발광 표시장치.
  9. 제 1 항에 있어서,
    상기 화소들 각각은,
    스캔 라인의 스캔 펄스에 응답하여 데이터 라인의 데이터 전압을 공급하는 스캔 트랜지스터; 및
    상기 구동 트랜지스터의 드레인-소스간 전류에 따라 발광하는 유기발광다이오드를 더 포함하고,
    상기 구동 트랜지스터는,
    상기 게이트 전극에 공급되는 상기 데이터 전압에 따라 드레인-소스간 전류를 조절하는 것을 특징으로 하는 유기전계발광 표시장치.
  10. 제 9 항에 있어서,
    상기 제1 전원전압은,
    상기 데이터 전압이 상기 구동 트랜지스터의 상기 게이트 전극에 공급되기 전에, 상기 구동 트랜지스터의 상기 게이트 전극에 공급되는 기준 전압인 것을 특징으로 하는 유기전계발광 표시장치.
  11. 데이터 라인들, 스캔 라인들, 복수의 전원전압들이 공급되는 복수의 전원전압 라인들, 상기 데이터 라인들과 상기 스캔 라인들의 교차 영역에 매트릭스 형태로 배치되는 화소들을 포함하는 표시패널; 상기 데이터 라인들에 데이터 전압들을 출력하는 데이터 구동부; 상기 스캔 라인들에 스캔 펄스들을 순차적으로 출력하는 스캔 구동부; 제1 전원전압으로 포함한 상기 복수의 전원전압들을 공급하는 전원 공급원을 구비하는 유기전계발광 표시장치의 구동방법에 있어서,
    상기 전원 공급원으로부터 상기 제1 전원전압을 입력받고, 상기 복수의 전원전압 라인들 중에서 제1 전원전압 라인으로부터 제1 피드백 전원전압을 입력받는 제1 단계; 및
    상기 제1 전원전압과 상기 제1 피드백 전원전압을 이용하여 제1 보상 전원전압을 생성하고, 상기 제1 보상 전원전압을 상기 제1 전원전압 라인으로 출력하는 제2 단계를 포함하고,
    상기 화소들 각각은, 게이트 전극을 구비하는 구동 트랜지스터를 포함하고,
    상기 제1 전원전압은, 상기 구동 트랜지스터의 상기 게이트 전극에 공급되고,
    상기 제2 단계는,
    반전 증폭부를 이용하여 상기 제1 피드백 전원전압과 상기 제1 전원전압 간의 차를 반전 증폭하는 단계; 및
    비반전 증폭부를 이용하여 상기 제1 전원전압과 상기 반전 증폭부의 출력 전압 간의 차를 비반전 증폭하는 단계를 포함하는 것을 특징으로 하는 유기전계발광 표시장치의 구동방법.
  12. 삭제
  13. 제 11 항에 있어서,
    상기 제2 단계는,
    상기 반전 증폭부의 제1 가변저항의 저항값과 상기 비반전 증폭부의 제2 가변저항의 저항값을 조정하기 위한 가변저항 조정신호를 출력하는 단계를 더 포함하는 것을 특징으로 하는 유기전계발광 표시장치의 구동방법.
  14. 제 13 항에 있어서,
    상기 가변저항 조정신호를 출력하는 단계는,
    상기 반전 증폭부의 출력 전압의 리플을 제거하는 단계;
    상기 비반전 증폭부의 출력 전압의 리플을 제거하는 단계;
    상기 반전 증폭부의 출력 전압을 제1 기간 동안 적분하여 제1 적분값을 출력하는 단계;
    상기 비반전 증폭부의 출력 전압을 상기 제1 기간 동안 적분하여 제2 적분값을 출력하는 단계; 및
    상기 제1 적분값과 상기 제2 적분값을 비교 결과에 따라 상기 가변저항 조정신호를 생성하여 출력하는 단계를 포함하는 것을 특징으로 하는 유기전계발광 표시장치의 구동방법.
  15. 제 14 항에 있어서,
    상기 제1 적분값과 상기 제2 적분값을 비교 결과에 따라 상기 가변저항 조정신호를 생성하여 출력하는 단계는,
    상기 제1 적분값이 상기 제2 적분값보다 큰 경우 제1 로직 레벨의 가변저항 조정신호를 출력하고, 상기 제1 적분값이 상기 제2 적분값보다 작은 경우 제2 로직 레벨의 가변저항 조정신호를 출력하는 것을 특징으로 하는 유기전계발광 표시장치의 구동방법.
  16. 제 15 항에 있어서,
    상기 제1 및 제2 가변저항들 각각은,
    상기 제1 로직 레벨의 가변저항 조정신호가 입력되는 경우 제1 저항값을 가지며, 상기 제2 로직 레벨의 가변저항 조정신호가 입력되는 경우 상기 제1 저항값보다 작은 제2 저항값을 갖는 것을 특징으로 하는 유기전계발광 표시장치의 구동방법.
  17. 제 11 항에 있어서,
    상기 화소들 각각은,
    스캔 라인의 스캔 펄스에 응답하여 데이터 라인의 데이터 전압을 공급하는 스캔 트랜지스터; 및
    상기 구동 트랜지스터의 드레인-소스간 전류에 따라 발광하는 유기발광다이오드를 더 포함하고,
    상기 구동 트랜지스터는,
    상기 게이트 전극에 공급되는 상기 데이터 전압에 따라 드레인-소스간 전류를 조절하는 것을 특징으로 하는 유기전계발광 표시장치의 구동방법.
  18. 제 17 항에 있어서,
    상기 제1 전원전압은,
    상기 데이터 전압이 상기 구동 트랜지스터의 상기 게이트 전극에 공급되기 전에, 상기 구동 트랜지스터의 상기 게이트 전극에 공급되는 기준 전압인 것을 특징으로 하는 유기전계발광 표시장치의 구동방법.
KR1020130137994A 2013-11-14 2013-11-14 유기전계발광 표시장치와 그 구동방법 KR102243464B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130137994A KR102243464B1 (ko) 2013-11-14 2013-11-14 유기전계발광 표시장치와 그 구동방법
US14/537,098 US9478167B2 (en) 2013-11-14 2014-11-10 Organic light emitting display and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130137994A KR102243464B1 (ko) 2013-11-14 2013-11-14 유기전계발광 표시장치와 그 구동방법

Publications (2)

Publication Number Publication Date
KR20150055700A KR20150055700A (ko) 2015-05-22
KR102243464B1 true KR102243464B1 (ko) 2021-04-23

Family

ID=53043360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130137994A KR102243464B1 (ko) 2013-11-14 2013-11-14 유기전계발광 표시장치와 그 구동방법

Country Status (2)

Country Link
US (1) US9478167B2 (ko)
KR (1) KR102243464B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102235079B1 (ko) * 2014-02-04 2021-04-05 삼성디스플레이 주식회사 표시장치
KR20160042284A (ko) * 2014-10-08 2016-04-19 삼성디스플레이 주식회사 데이터 전압 보상 회로 및 이를 포함하는 디스플레이 장치
CN105468063B (zh) * 2016-01-04 2017-03-08 京东方科技集团股份有限公司 电源电压控制电路、方法、驱动集成电路和显示装置
CN105469742B (zh) * 2016-01-15 2018-11-13 京东方科技集团股份有限公司 一种有机发光显示器及显示装置
US10573265B2 (en) * 2017-05-04 2020-02-25 Apple Inc. Noise cancellation
KR20210084765A (ko) * 2019-12-27 2021-07-08 삼성디스플레이 주식회사 광학 보상 시스템 및 표시 장치의 광학 보상 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101254802B1 (ko) 2006-04-13 2013-04-15 엘지디스플레이 주식회사 액정표시소자 및 그의 구동 방법
KR20070117019A (ko) * 2006-06-07 2007-12-12 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR101245218B1 (ko) * 2006-06-22 2013-03-19 엘지디스플레이 주식회사 유기발광다이오드 표시소자
KR101804994B1 (ko) * 2010-12-24 2017-12-07 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR101288146B1 (ko) 2011-09-06 2013-07-18 한양대학교 산학협력단 발광 다이오드 구동회로 및 그의 구동방법
KR20130053060A (ko) 2011-11-14 2013-05-23 엘지디스플레이 주식회사 터치 센서를 갖는 액정 표시 장치 및 그 구동 방법
KR101897679B1 (ko) * 2012-03-14 2018-09-13 삼성디스플레이 주식회사 Ｄｃ-ｄｃ 컨버터 및 이를 포함한 유기전계발광 표시장치

Also Published As

Publication number Publication date
US20150130690A1 (en) 2015-05-14
US9478167B2 (en) 2016-10-25
KR20150055700A (ko) 2015-05-22

Similar Documents

Publication Publication Date Title
CN107767812B (zh) 显示装置
KR102243464B1 (ko) 유기전계발광 표시장치와 그 구동방법
JP6656265B2 (ja) 表示装置およびその駆動方法
KR102103241B1 (ko) 유기 발광 다이오드 표시장치와 그 구동 특성 센싱 방법
KR102238640B1 (ko) 유기발광다이오드 표시장치
KR101928379B1 (ko) 유기발광 다이오드 표시장치 및 그 구동방법
US20170061871A1 (en) Display panel and display panel compensation method
US8681186B2 (en) Data driver and organic light emitting display having the same
KR102453287B1 (ko) 표시장치와 그 전원 집적 회로의 제어 방법
US9418592B2 (en) Organic light emitting display device having a power supplier for outputting a varied reference voltage
US20130271507A1 (en) Gradation voltage generator and display driving apparatus
KR20200077316A (ko) 유기발광 표시장치와 그의 픽셀 센싱 방법
US9343010B2 (en) Gamma reference voltage generating circuit and display device including the same
KR20170116293A (ko) 전류 센싱형 센싱 유닛과 그를 포함한 유기발광 표시장치
KR102595281B1 (ko) 데이터 구동부 및 이를 이용한 표시장치
KR20150044660A (ko) 유기 발광 다이오드 표시장치 및 그 구동 방법
US9466239B2 (en) Current drive type display device and drive method thereof
KR101456150B1 (ko) 표시장치의 구동방법 및 이를 이용한 표시장치의 구동회로
US20180018928A1 (en) Display apparatus and source driver thereof and operating method
KR20190081723A (ko) 서브픽셀, 데이터 구동 회로 및 디스플레이 장치
KR20170015752A (ko) 감마기준전압 생성부 및 이를 포함하는 표시장치
US20150243211A1 (en) Display device and driving method thereof
WO2021153352A1 (ja) 表示装置
KR102121197B1 (ko) 액정표시장치
KR101843020B1 (ko) 발광다이오드표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right