KR20190081723A - 서브픽셀, 데이터 구동 회로 및 디스플레이 장치 - Google Patents

서브픽셀, 데이터 구동 회로 및 디스플레이 장치 Download PDF

Info

Publication number
KR20190081723A
KR20190081723A KR1020170184466A KR20170184466A KR20190081723A KR 20190081723 A KR20190081723 A KR 20190081723A KR 1020170184466 A KR1020170184466 A KR 1020170184466A KR 20170184466 A KR20170184466 A KR 20170184466A KR 20190081723 A KR20190081723 A KR 20190081723A
Authority
KR
South Korea
Prior art keywords
voltage
driving
transistor
image frame
period
Prior art date
Application number
KR1020170184466A
Other languages
English (en)
Other versions
KR102562071B1 (ko
Inventor
김성철
김철세
이영준
박용찬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170184466A priority Critical patent/KR102562071B1/ko
Publication of KR20190081723A publication Critical patent/KR20190081723A/ko
Application granted granted Critical
Publication of KR102562071B1 publication Critical patent/KR102562071B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

본 발명의 실시예들은, 영상 프레임의 블랭킹 기간에 서브픽셀의 휘도 변동을 보상할 수 있는 데이터 구동 회로와 디스플레이 장치에 관한 것으로서, 영상 프레임의 블랭킹 기간에 구동 전압 라인의 전류 값을 센싱하고 센싱된 전류 값에 기초하여 서브픽셀로 인가되는 초기화 전압의 레벨을 조정한다. 이러한 초기화 전압의 레벨 조정을 통해 서브픽셀 내 구동 트랜지스터의 게이트 노드의 전압 변동을 방지함으로써 서브픽셀의 휘도 변동 폭을 감소시킬 수 있도록 하며, 이러한 휘도 보상을 통해 화상 이상 없이 저주파 구동을 가능한 디스플레이 장치를 제공할 수 있도록 한다.

Description

서브픽셀, 데이터 구동 회로 및 디스플레이 장치{SUBPIXEL, DATA DRIVING CIRCUIT AND DISPLAY DEVICE}
본 발명의 실시예들은 서브픽셀, 데이터 구동 회로 및 디스플레이 장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 디스플레이 장치에 대한 요구가 증가하고 있으며, 액정 디스플레이 장치(Liquid Crystal Display Device), 플라즈마 디스플레이 장치(Plasma Display Device), 유기발광 디스플레이 장치(Organic Light Emitting Display Device) 등과 같은 다양한 유형의 디스플레이 장치가 활용되고 있다.
이러한 디스플레이 장치 중 유기발광 디스플레이 장치는, 스스로 발광하는 유기발광다이오드(OLED, Organic Light Emitting Diode)를 이용함으로써, 응답 속도가 빠르고, 명암비, 발광 효율, 휘도 및 시야각 등에서 이점을 제공한다.
이러한 유기발광 디스플레이 장치는, 다수의 게이트 라인, 다수의 데이터 라인 및 다수의 서브픽셀이 배치된 디스플레이 패널과, 게이트 라인과 데이터 라인 등을 구동하는 각종 구동 회로를 포함할 수 있다. 그리고, 각각의 서브픽셀에는 유기발광다이오드(OLED)와 유기발광다이오드(OLED)에 흐르는 전류를 제어하며 유기발광다이오드(OLED)를 구동하는 구동 트랜지스터가 배치될 수 있다.
여기서, 유기발광다이오드(OLED)를 구동하는 구동 트랜지스터는, 열화 등에 의해 고유의 특성치인 문턱 전압이 변동할 수 있으며, 이러한 문턱 전압의 변동에 의한 서브픽셀 간 편차는 디스플레이 패널을 통해 나타나는 휘도의 불균형을 야기할 수 있다.
이에 따라, 디스플레이 구동 시 이러한 구동 트랜지스터의 문턱 전압의 편차를 보상하는 기술이 제공되고 있다.
일 예로, 서브픽셀 내에 구동 트랜지스터의 문턱 전압을 보상하기 위한 트랜지스터를 배치하고, 데이터 전압에 문턱 전압이 보상된 전압이 구동 트랜지스터에 인가되도록 할 수 있다(내부 보상 방식). 또는, 구동 트랜지스터의 문턱 전압을 센싱하고 센싱된 문턱 전압에 기초하여 서브픽셀로 공급되는 데이터 전압을 보상할 수도 있다(외부 보상 방식).
이러한 구동 트랜지스터의 문턱 전압 보상 방식 중 내부 보상 방식은 외부 보상 방식에 비하여 구동 트랜지스터의 문턱 전압을 센싱하기 위한 별도의 구동이 필요하지 않도록 하는 이점을 제공한다.
그러나, 내부 보상을 위해 배치된 트랜지스터를 통해 오프 커런트가 발생할 수 있으며, 이러한 오프 커런트에 의해 구동 트랜지스터에 인가되는 전압 레벨이 일정하게 유지되지 못할 수 있다. 그리고, 이러한 구동 트랜지스터에 인가되는 전압의 변동은 유기발광다이오드(OLED)에 흐르는 전류에 영향을 주어 유기발광다이오드(OLED)의 휘도가 감소할 수 있다.
따라서, 이러한 유기발광다이오드(OLED)의 휘도 변동으로 인해 디스플레이 패널을 통해 표시되는 화상에서 플리커(Flicker) 현상이 나타날 수 있는 문제점이 존재한다.
본 발명의 실시예들의 목적은, 디스플레이 구동 시 디스플레이 패널에 배열된 서브픽셀이 나타내는 휘도의 변동 폭을 감소시킬 수 있도록 하는 데이터 구동 회로와 디스플레이 장치를 제공하는 데 있다.
본 발명의 실시예들의 목적은, 서브픽셀이 나타내는 휘도의 변동으로 인한 플리커 현상을 개선할 수 있는 데이터 구동 회로와 디스플레이 장치를 제공하는 데 있다. 또한, 플리커 개선을 통해 화상 이상 없이 저주파 구동이 가능한 디스플레이 장치를 제공하는 데 있다.
일 측면에서, 본 발명의 실시예들은, 다수의 게이트 라인들, 다수의 데이터 라인들 및 다수의 서브픽셀들이 배치된 디스플레이 패널과, 다수의 데이터 라인들을 구동하는 데이터 구동 회로를 포함하고, 다수의 서브픽셀들 각각은, 발광다이오드와, 발광다이오드와 구동 전압 라인 사이에 전기적으로 연결된 구동 트랜지스터와, 구동 트랜지스터의 제1 노드와 제2 노드 사이에 전기적으로 연결된 하나 이상의 제1 트랜지스터와, 구동 트랜지스터의 제1 노드와 초기화 전압 라인 사이에 전기적으로 연결된 하나 이상의 제2 트랜지스터를 포함하는 디스플레이 장치를 제공한다.
이러한 디스플레이 장치에서, 데이터 구동 회로는, 영상 프레임의 제1 기간에 초기화 전압 라인으로 제1 초기화 전압을 출력하고, 영상 프레임의 제2 기간에 구동 전압 라인의 전류 값을 센싱하며, 제2 기간 중 적어도 일부 기간에 초기화 전압 라인으로 제1 초기화 전압과 다른 레벨을 갖는 하나 이상의 제2 초기화 전압을 출력할 수 있다.
다른 측면에서, 본 발명의 실시예들은, 영상 프레임의 제1 기간에 데이터 라인으로 데이터 전압을 출력하는 데이터 전압 출력부와, 영상 프레임의 제2 기간에 구동 전압 라인의 전류 값을 센싱하는 센싱부와, 영상 프레임의 제1 기간에 초기화 전압 라인으로 제1 초기화 전압을 출력하고 영상 프레임의 제2 기간 중 적어도 일부 기간에 초기화 전압 라인으로 제1 초기화 전압과 다른 레벨을 갖는 하나 이상의 제2 초기화 전압을 출력하는 초기화 전압 출력부를 포함하는 데이터 구동 회로를 제공한다.
이러한 데이터 구동 회로는, 영상 프레임의 제1 기간에 초기화 전압 라인으로 제1 초기화 전압을 출력하는 단계와, 영상 프레임의 제2 기간에 구동 전압 라인의 전류 값을 센싱하는 단계와, 영상 프레임의 제2 기간 중 적어도 일부 기간에 초기화 전압 라인으로 제1 초기화 전압과 다른 레벨을 갖는 하나 이상의 제2 초기화 전압을 출력하는 단계로 구동될 수 있다.
다른 측면에서, 본 발명의 실시예들은, 발광다이오드와, 발광다이오드와 구동 전압 라인 사이에 전기적으로 연결된 구동 트랜지스터와, 구동 트랜지스터의 제1 노드와 제2 노드 사이에 전기적으로 연결된 N개의 제1 트랜지스터와, 구동 트랜지스터의 제1 노드와 초기화 전압 라인 사이에 전기적으로 연결된 M개의 제2 트랜지스터를 포함하고, N과 M은 서로 다른 값을 갖는 자연수인 서브픽셀을 제공한다.
본 발명의 실시예들에 의하면, 영상 프레임의 블랭킹 기간에 서브픽셀로 구동 전압을 공급하는 구동 전압 라인의 전류 값을 센싱하고 구동 트랜지스터의 게이트 노드와 연결된 초기화 전압 라인으로 공급되는 초기화 전압을 조정함으로써, 구동 트랜지스터의 게이트 노드의 전압이 일정한 레벨을 유지할 수 있도록 한다.
영상 프레임의 블랭킹 기간에 구동 트랜지스터의 게이트 노드의 전압을 일정하게 유지함으로써, 서브픽셀이 나타내는 휘도가 일정한 수준을 유지할 수 있도록 하여 플리커 현상을 개선할 수 있도록 한다.
또한, 플리커 현상을 개선함으로써 저주파 구동이 화상 이상 없이 가능하도록 하며 저주파 구동을 통해 소비 전력을 저감할 수 있도록 한다.
도 1은 본 발명의 실시예들에 따른 디스플레이 장치의 개략적인 구성을 나타낸 도면이다.
도 2a와 도 2b는 본 발명의 실시예들에 따른 디스플레이 장치의 디스플레이 패널에 배열된 서브픽셀의 회로 구조의 예시를 나타낸 도면이다.
도 3은 본 발명의 실시예들에 따른 디스플레이 장치의 서브픽셀에서 영상 프레임의 블랭킹 기간에 발생하는 오프 커런트의 예시를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 디스플레이 장치에서 영상 프레임의 블랭킹 기간에 서브픽셀이 나타내는 휘도를 보상하는 방식을 개략적으로 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 디스플레이 장치에서 영상 프레임의 블랭킹 기간에 서브픽셀이 나타내는 휘도를 보상하는 방식의 구동 타이밍의 예시를 나타낸 도면이다.
도 6과 도 7은 본 발명의 실시예들에 따른 디스플레이 장치에서 영상 프레임의 블랭킹 기간에 서브픽셀이 나타내는 휘도를 보상하는 데이터 구동 회로의 개략적인 구성의 예시를 나타낸 도면이다.
도 8은 본 발명의 실시예들에 따른 디스플레이 장치의 서브픽셀에서 휘도 보상에 의해 나타나는 오프 커런트의 예시를 나타낸 도면이다.
도 9는 본 발명의 실시예들에 따른 디스플레이 장치에서 영상 프레임의 블랭킹 기간에 서브픽셀이 나타내는 휘도의 변동 폭을 감소시킬 수 있도록 하는 서브픽셀의 회로 구조의 예시를 나타낸 도면이다.
도 10은 도 9에 도시된 서브픽셀에서 휘도 보상의 효과를 나타낸 도면이다.
도 11은 본 발명의 실시예들에 따른 데이터 구동 회로의 구동 방법의 과정의 예시를 나타낸 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 발명의 실시예들에 따른 디스플레이 장치(100)의 개략적인 구성을 나타낸 것이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)는, 발광 소자를 포함하는 다수의 서브픽셀(SP)이 배열된 디스플레이 패널(110)과, 디스플레이 패널(110)을 구동하기 위한 게이트 구동 회로(120), 데이터 구동 회로(130) 및 컨트롤러(140) 등을 포함할 수 있다.
디스플레이 패널(110)에는, 다수의 게이트 라인(GL)과 다수의 데이터 라인(DL)이 배치되고, 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 영역에 서브픽셀(SP)이 배치된다. 이러한 서브픽셀(SP)은 각각 발광 소자를 포함할 수 있으며, 둘 이상의 서브픽셀(SP)이 하나의 픽셀을 구성할 수 있다.
게이트 구동 회로(120)는, 컨트롤러(140)에 의해 제어되며, 디스플레이 패널(110)에 배치된 다수의 게이트 라인(GL)으로 스캔 신호를 순차적으로 출력하여 다수의 서브픽셀(SP)의 구동 타이밍을 제어한다.
게이트 구동 회로(120)는, 하나 이상의 게이트 드라이버 집적 회로(GDIC, Gate Driver Integrated Circuit)를 포함할 수 있으며, 구동 방식에 따라 디스플레이 패널(110)의 일 측에만 위치할 수도 있고 양 측에 위치할 수도 있다.
데이터 구동 회로(130)는, 컨트롤러(140)로부터 영상 데이터를 수신하고, 영상 데이터를 아날로그 형태의 데이터 전압으로 변환한다. 그리고, 게이트 라인(GL)을 통해 스캔 신호가 인가되는 타이밍에 맞춰 데이터 전압을 각각의 데이터 라인(DL)으로 출력하여 각각의 서브픽셀(SP)이 영상 데이터에 따른 밝기를 표현하도록 한다.
데이터 구동 회로(130)는, 하나 이상의 소스 드라이버 집적 회로(SDIC, Source Driver Integrated Circuit)를 포함할 수 있다.
컨트롤러(140)는, 게이트 구동 회로(120)와 데이터 구동 회로(130)로 각종 제어 신호를 공급하며, 게이트 구동 회로(120)와 데이터 구동 회로(130)의 동작을 제어한다.
컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 게이트 구동 회로(120)가 스캔 신호를 출력하도록 하며, 외부에서 수신한 영상 데이터를 데이터 구동 회로(130)에서 사용하는 데이터 신호 형식에 맞게 변환하여 변환된 영상 데이터를 데이터 구동 회로(130)로 출력한다.
컨트롤러(140)는, 영상 데이터와 함께 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블 신호(DE, Data Enable), 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호를 외부(예, 호스트 시스템)로부터 수신한다.
컨트롤러(140)는, 외부로부터 수신한 각종 타이밍 신호를 이용하여 각종 제어 신호를 생성하고 게이트 구동 회로(120) 및 데이터 구동 회로(130)로 출력할 수 있다.
일 예로, 컨트롤러(140)는, 게이트 구동 회로(120)를 제어하기 위하여, 게이트 스타트 펄스(GSP, Gate Start Pulse), 게이트 시프트 클럭(GSC, Gate Shift Clock), 게이트 출력 인에이블 신호(GOE, Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호를 출력한다.
여기서, 게이트 스타트 펄스(GSP)는 게이트 구동 회로(120)를 구성하는 하나 이상의 게이트 드라이버 집적 회로의 동작 스타트 타이밍을 제어한다. 게이트 시프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적 회로에 공통으로 입력되는 클럭 신호로서, 스캔 신호의 시프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적 회로의 타이밍 정보를 지정하고 있다.
또한, 컨트롤러(140)는, 데이터 구동 회로(130)를 제어하기 위하여, 소스 스타트 펄스(SSP, Source Start Pulse), 소스 샘플링 클럭(SSC, Source Sampling Clock), 소스 출력 인에이블 신호(SOE, Source Output Enable) 등을 포함하는 각종 데이터 제어 신호를 출력한다.
여기서, 소스 스타트 펄스(SSP)는 데이터 구동 회로(130)를 구성하는 하나 이상의 소스 드라이버 집적 회로의 데이터 샘플링 스타트 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적 회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동 회로(130)의 출력 타이밍을 제어한다.
이러한 디스플레이 장치(100)는, 디스플레이 패널(110), 게이트 구동 회로(120), 데이터 구동 회로(130) 등으로 각종 전압 또는 전류를 공급해주거나, 공급할 각종 전압 또는 전류를 제어하는 전원 관리 집적 회로를 더 포함할 수 있다.
디스플레이 패널(110)에는, 게이트 라인(GL)과 데이터 라인(DL) 이외에 각종 신호나 전압이 공급되는 전압 라인이 배치될 수 있으며, 각각의 서브픽셀(SP)에는 발광 소자와 이를 구동하기 위한 트랜지스터 등이 배치될 수 있다.
도 2a와 도 2b는 본 발명의 실시예들에 따른 디스플레이 장치(100)의 디스플레이 패널(110)에 배열된 서브픽셀(SP)의 회로 구조의 예시를 나타낸 것으로서, 본 발명의 실시예들에 따른 디스플레이 장치(100)가 유기발광 디스플레이 장치인 경우를 예시로 나타낸 것이다.
또한, 본 발명의 실시예들은 유기발광다이오드(OLED) 디스플레이 장치 위주로 설명하지만, 이에 한정하는 것은 아니며, 무기(Inorganic) 발광다이오드 디스플레이 장치에도 적용이 가능할 것이다.
도 2a를 참조하면, 본 발명의 실시예들에 따른 서브픽셀(SP)에는, 유기발광다이오드(OLED)가 배치되고, 유기발광다이오드(OLED)에 흐르는 전류 제어를 통해 유기발광다이오드(OLED)를 구동하는 구동 트랜지스터(DRT)가 배치된다. 그리고, 구동 트랜지스터(DRT) 이외에 하나 이상의 트랜지스터가 배치될 수 있으며, 구동 트랜지스터(DRT)의 게이트 노드의 전압을 한 프레임 동안 유지시켜주기 위한 스토리지 캐패시터(Cstg)가 배치될 수 있다.
도 2a는 구동 트랜지스터(DRT)를 포함하여 7개의 트랜지스터와 하나의 스토리지 캐패시터(Cstg)가 배치된 7T1C 서브픽셀(SP) 구조를 예시로 나타낸다. 여기서, 둘 이상의 트랜지스터가 서로 연결되어 동일한 기능을 수행하며 하나의 트랜지스터의 역할을 할 수도 있다. 또한, 도 2a는 서브픽셀(SP)이 PMOS 형태의 트랜지스터로 구성된 경우를 예시로 나타내나, NMOS 형태의 트랜지스터로 서브픽셀(SP)이 구성될 수도 있다.
유기발광다이오드(OLED)는, 애노드 전극이 구동 트랜지스터(DRT)와 전기적으로 연결되고 캐소드 전극으로 기저 전압(Vss)이 인가될 수 있다.
구동 트랜지스터(DRT)는, 구동 전압(Vdd)이 인가되는 구동 전압 라인과 유기발광다이오드(OLED) 사이에 전기적으로 연결될 수 있다. 또한, 구동 트랜지스터(DRT)는 데이터 전압(Vdata)이 인가되는 데이터 라인(DL)과 전기적으로 연결될 수 있다. 그리고, 구동 트랜지스터(DRT)의 게이트 노드는 스토리지 캐패시터(Cstg) 및 초기화 전압 라인과 전기적으로 연결된다.
구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 제1 트랜지스터(T1)가 전기적으로 연결된다. 이러한 제1 트랜지스터(T1)는 데이터 전압(Vdata)에 구동 트랜지스터(DRT)의 문턱 전압(Vth)이 보상된 전압이 구동 트랜지스터(DRT)로 인가되도록 한다.
구동 트랜지스터(DRT)의 제1 노드(N1)와 초기화 전압 라인 사이에 제2 트랜지스터(T2)가 전기적으로 연결된다. 이러한 제2 트랜지스터(T2)는 구동 트랜지스터(DRT)의 게이트 노드의 전압을 초기화하기 위해 이용된다.
구동 트랜지스터(DRT)의 제3 노드(N3)와 데이터 라인(DL) 사이에 제3 트랜지스터(T3)가 전기적으로 연결되고, 구동 트랜지스터(DRT)의 제3 노드(N3)와 구동 전압 라인 사이에 제4 트랜지스터(T4)가 전기적으로 연결된다.
구동 트랜지스터(DRT)의 제2 노드(N2)와 유기발광다이오드(OLED) 사이에 제5 트랜지스터(T5)가 전기적으로 연결된다. 이러한 제5 트랜지스터(T5)는 유기발광다이오드(OLED)의 발광 타이밍을 제어한다.
유기발광다이오드(OLED)의 애노드 전극과 초기화 전압 라인 사이에 제6 트랜지스터(T6)가 전기적으로 연결되며, 제6 트랜지스터(T6)는 유기발광다이오드(OLED)의 애노드 전극의 전압을 초기화하기 위해 이용된다.
이러한 서브픽셀(SP)의 구동 방식을 설명하면, 서브픽셀(SP)은 하나의 영상 프레임 기간 동안 초기화 기간, 데이터 기입 기간 및 발광 기간으로 구분되어 구동될 수 있다.
여기서, 초기화 기간은 제1 초기화 기간과 제2 초기화 기간으로 구분될 수도 있다.
제1 초기화 기간에 제2 트랜지스터(T2)가 턴-온 되며, 구동 트랜지스터(DRT)의 게이트 노드로 초기화 전압(Vini)이 인가된다. 그리고, 제2 초기화 기간에 제2 트랜지스터(T2)는 턴-오프 되고, 제6 트랜지스터(T6)가 턴-온 되어 유기발광다이오드(OLED)의 애노드 전극으로 초기화 전압(Vini)이 인가된다.
초기화가 완료되면, 데이터 기입 기간에 제1 트랜지스터(T1)와 제3 트랜지스터(T3)가 턴-온 된다. 제3 트랜지스터(T3)가 턴-온 되면 데이터 전압(Vdata)이 구동 트랜지스터(DRT)의 제3 노드(N3)로 공급된다.
여기서, 제1 트랜지스터(T1)가 턴-온 된 상태이므로 데이터 전압(Vdata)과 구동 트랜지스터(DRT)의 문턱 전압(Vth)이 더해진 전압이 구동 트랜지스터(DRT)의 제1 노드(N1)에 인가되게 된다. 따라서, 구동 트랜지스터(DRT)의 게이트 노드로 데이터 전압(Vdata)과 문턱 전압(Vth)이 더해진 전압이 인가되므로, 구동 트랜지스터(DRT)의 문턱 전압(Vth)에 대한 보상이 이루어지게 된다.
발광 기간에 제4 트랜지스터(T4)와 제5 트랜지스터(T5)가 턴-온 되고, 구동 전압(Vdd)이 구동 트랜지스터(DRT)의 제3 노드(N3)로 인가된다. 그리고, 구동 트랜지스터(DRT)의 게이트 노드에 인가된 전압에 따라 유기발광다이오드(OLED)에 전류가 흐르면서 유기발광다이오드(OLED)가 발광하게 된다.
여기서, 초기화 기간과 데이터 기입 기간을 합하여 영상 프레임의 "디스플레이 기간" 또는 "제1 기간"이라 할 수 있다. 그리고, 발광 기간을 영상 프레임의 "블랭킹 기간" 또는 "제2 기간"이라 할 수도 있다.
이러한 서브픽셀(SP)은, 제6 트랜지스터(T6)로 스캔 신호를 인가하는 라인을 다르게 구성할 수도 있다.
도 2b를 참조하면, 서브픽셀(SP)에 배치된 제6 트랜지스터(T6)는 제1 트랜지스터(T1)에 인가되는 스캔 신호에 의해 제어될 수도 있다.
이러한 서브픽셀(SP)은 영상 프레임 기간에 초기화 기간, 데이터 기입 기간 및 발광 기간으로 구분되어 구동될 수 있다.
초기화 기간에 제2 트랜지스터(T2)가 턴-온 되며 구동 트랜지스터(DRT)의 게이트 노드로 초기화 전압(Vini)이 인가된다. 따라서, 구동 트랜지스터(DRT)의 게이트 노드가 초기화된다.
데이터 기입 기간에 제1 트랜지스터(T1)와 제3 트랜지스터(T3)가 턴-온 되며 구동 트랜지스터(DRT)의 게이트 노드로 데이터 전압(Vdata)에 구동 트랜지스터(DRT)의 문턱 전압(Vth)이 보상된 전압이 인가되게 된다. 또한, 동시에 제6 트랜지스터(T6)가 턴-온 되며 유기발광다이오드(OLED)의 애노드 전극이 초기화된다.
즉, 데이터 기입 기간에 구동 트랜지스터(DRT)의 게이트 노드에 전압 인가와 유기발광다이오드(OLED)의 애노드 전극의 초기화를 동시에 수행하도록 할 수 있다.
발광 기간에 제4 트랜지스터(T4)와 제5 트랜지스터(T5)가 턴-온 되며, 유기발광다이오드(OLED)가 발광한다.
이러한 서브픽셀(SP) 회로 구조를 통해 초기화 기간을 단축시키며 발광 기간을 상대적으로 길게 설정하도록 할 수도 있다.
이와 같이, 본 발명의 실시예들에 따른 서브픽셀(SP)은 다양하게 구성될 수 있으며, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 연결된 제1 트랜지스터(T1)를 이용하여 구동 트랜지스터(DRT)의 문턱 전압(Vth)에 대한 보상이 이루어지도록 할 수 있다.
여기서, 발광 기간에 제1 트랜지스터(T1)가 오프된 상태에서 오프 커런트가 발생할 수 있다. 그리고, 제1 트랜지스터(T1)는 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 연결되어 있으므로, 이러한 제1 트랜지스터(T1)의 오프 커런트는 구동 트랜지스터(DRT)의 제1 노드(N1)의 전압에 영향을 줄 수 있다.
또한, 구동 트랜지스터(DRT)의 제1 노드(N1)와 초기화 전압 라인 사이에 연결된 제2 트랜지스터(T2)를 통해 오프 커런트가 발생할 수 있으며, 이러한 오프 커런트도 구동 트랜지스터(DRT)의 제1 노드(N1)의 전압에 영향을 미칠 수 있다.
도 3은 본 발명의 실시예들에 따른 서브픽셀(SP)에서 영상 프레임의 발광 기간, 즉, 블랭킹 기간에 제1 트랜지스터(T1)와 제2 트랜지스터(T2)를 통해 발생하는 오프 커런트의 예시를 나타낸 것이다.
도 3을 참조하면, 영상 프레임의 블랭킹 기간에 제4 트랜지스터(T4)와 제5 트랜지스터(T5)가 턴-온 된 상태이므로, 유기발광다이오드(OLED)를 통해 전류 Ioled가 흐를 수 있다. 이러한 Ioled는 아래 수학식 1과 같이 계산될 수 있다.
Figure pat00001
여기서, 구동 트랜지스터(DRT)의 게이트 노드에 데이터 전압(Vdata)과 문턱 전압(Vth)이 더해진 전압이 인가됨에 따라 문턱 전압(Vth)에 대한 보상이 이루어진 상태에서 유기발광다이오드(OLED)에 전류가 흐를 수 있도록 한다.
이때, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 연결된 제1 트랜지스터(T1)를 통해 제1 오프 커런트(Ioff1)가 발생하고, 구동 트랜지스터(DRT)의 제1 노드(N1)와 초기화 전압 라인 사이에 연결된 제2 트랜지스터(T2)를 통해 제2 오프 커런트(Ioff2)가 발생할 수 있다.
그리고, 이러한 제1 오프 커런트(Ioff1)와 제2 오프 커런트(Ioff2)는 트랜지스터의 오프 특성에 따라 다를 수 있으며, 제1 오프 커런트(Ioff1)와 제2 오프 커런트(Ioff2)의 차이로 인해 구동 트랜지스터(DRT)의 제1 노드(N1)의 전압이 변동될 수 있다. 이러한 구동 트랜지스터(DRT)의 제1 노드(N1), 즉, 게이트 노드의 전압이 변동됨에 따라 Vgs가 달라지게 되어 유기발광다이오드(OLED)에 흐르는 전류가 달라질 수 있다. 따라서, 유기발광다이오드(OLED)의 휘도가 일정하게 유지되지 못할 수 있다.
본 발명의 실시예들은, 영상 프레임의 블랭킹 기간에서 구동 트랜지스터(DRT)의 제1 노드(N1)의 전압 변동으로 인한 유기발광다이오드(OLED)의 휘도를 보상할 수 있는 방안을 제공한다.
도 4는 본 발명의 실시예들에 따른 디스플레이 장치(100)에서 영상 프레임의 블랭킹 기간에 서브픽셀(SP)이 나타내는 휘도를 보상하는 방식을 개략적으로 나타낸 것이다.
도 4를 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)는, 영상 프레임의 블랭킹 기간에 구동 전압 라인을 통해 흐르는 전류 값을 센싱한다.
영상 프레임의 블랭킹 기간에 구동 전압 라인과 구동 트랜지스터(DRT) 사이에 연결된 제4 트랜지스터(T4)와, 구동 트랜지스터(DRT)와 유기발광다이오드(OLED) 사이에 연결된 제5 트랜지스터(T5)는 턴-온 된 상태이다. 따라서, 구동 전압 라인의 전류 값을 센싱하면 유기발광다이오드(OLED)에 흐르는 전류 Ioled를 확인할 수 있다. 그리고, 센싱된 구동 전압 라인의 전류 값을 통해 유기발광다이오드(OLED)의 전류 Ioled의 변화를 알 수 있게 된다.
이러한 유기발광다이오드(OLED)의 전류 Ioled 변화를 통해 유기발광다이오드(OLED)의 휘도 변화가 발생한 것으로 판단되면, 데이터 구동 회로(130)는 서브픽셀(SP)의 초기화 전압 라인으로 인가되는 초기화 전압(Vini)을 조절하여 유기발광다이오드(OLED)의 휘도 변화를 보상할 수 있다.
일 예로, 영상 프레임의 블랭킹 기간에 제1 트랜지스터(T1)를 통해 흐르는 제1 오프 커런트(Ioff1)가 제2 트랜지스터(T2)를 통해 흐르는 제2 오프 커런트(Ioff2)보다 크면 구동 트랜지스터(DRT)의 게이트 노드의 전압이 상승한다. 그리고, 구동 트랜지스터(DRT)의 게이트 노드의 전압 상승으로 인해 Vgs가 감소하고 유기발광다이오드(OLED)에 흐르는 전류 Ioled가 감소하게 된다. 따라서, 유기발광다이오드(OLED)의 휘도가 감소할 수 있다.
또는, 제1 트랜지스터(T1)를 통해 흐르는 제1 오프 커런트(Ioff1)가 제2 트랜지스터(T2)를 통해 흐르는 제2 오프 커런트(Ioff2)보다 작으면 구동 트랜지스터(DRT)의 게이트 노드의 전압이 감소한다. 따라서, Vgs가 증가하고 유기발광다이오드(OLED)에 흐르는 전류 Ioled가 증가하여 유기발광다이오드(OLED)의 휘도가 증가할 수 있다.
즉, 제1 트랜지스터(T1)를 통해 흐르는 제1 오프 커런트(Ioff1)와 제2 트랜지스터(T2)를 통해 흐르는 제2 오프 커런트(Ioff2)의 차이로 인해 유기발광다이오드(OLED)의 휘도가 감소 또는 증가할 수 있다.
따라서, 영상 프레임의 블랭킹 기간에 센싱된 구동 전압 라인의 전류 값에 기초하여 초기화 전압 라인으로 인가되는 초기화 전압(Vini)의 레벨을 조정함으로써, 제1 오프 커런트(Ioff1)와 제2 오프 커런트(Ioff2)를 유사하게 조정해줄 수 있다.
구체적으로, 데이터 구동 회로(130)는, 영상 프레임의 디스플레이 기간에 초기화 전압 라인으로 제1 초기화 전압(Vini1)을 출력한다. 그리고, 영상 프레임의 블랭킹 기간에 센싱된 구동 전압 라인의 전류 값에 따라 제1 초기화 전압(Vini1)과 다른 레벨을 갖는 제2 초기화 전압(Vini2)을 출력할 수 있다.
이러한 제2 초기화 전압(Vini2)은, 제1 초기화 전압(Vini1)의 레벨보다 높을 수도 있고 낮을 수도 있다. 그리고, 영상 프레임의 블랭킹 기간에 구동 전압 라인의 전류 값 센싱은 복수 회 수행될 수 있으며, 센싱에 따라 여러 레벨을 갖는 제2 초기화 전압(Vini2)이 영상 프레임의 블랭킹 기간에 공급될 수 있다.
구동 트랜지스터(DRT)의 게이트 노드의 전압이 상승한 경우, 초기화 전압 라인으로 제1 초기화 전압(Vini1)보다 낮은 레벨을 갖는 제2 초기화 전압(Vini2)을 출력할 수 있다. 따라서, 제2 트랜지스터(T2)를 통해 흐르는 제2 오프 커런트(Ioff2)가 증가하게 되고, 제2 오프 커런트(Ioff2)의 증가로 인해 구동 트랜지스터(DRT)의 게이트 노드의 전압이 낮아질 수 있다.
또는, 구동 트랜지스터(DRT)의 게이트 노드의 전압이 낮아진 경우, 초기화 전압 라인으로 제1 초기화 전압(Vini1)보다 높은 레벨을 갖는 제2 초기화 전압(Vini2)을 출력할 수 있다. 따라서, 제2 오프 커런트(Ioff2)의 감소로 인해 구동 트랜지스터(DRT)의 게이트 노드의 전압이 높아질 수 있다.
이와 같이, 영상 프레임의 블랭킹 기간에 구동 트랜지스터의 게이트 노드의 전압이 일정한 레벨을 유지할 수 있도록 함으로써, 유기발광다이오드(OLED)에 흐르는 전류 Ioled를 일정한 수준으로 유지할 수 있다. 따라서, 유기발광다이오드(OLED)가 일정한 휘도를 나타내도록 함으로써, 휘도 변화로 인한 플리커 현상을 방지할 수 있도록 한다.
도 5는 본 발명의 실시예들에 따른 디스플레이 장치(100)에서 영상 프레임의 블랭킹 기간에 서브픽셀(SP)이 나타내는 휘도를 보상하는 방식의 구동 타이밍의 예시를 나타낸 것이다.
도 5를 참조하면, 데이터 구동 회로(130)는, 영상 프레임의 디스플레이 기간에 초기화 전압 라인으로 제1 초기화 전압(Vini1)을 출력한다.
그리고, 영상 프레임의 블랭킹 기간에 구동 전압 라인의 전류 값을 센싱한다. 이러한 구동 전압 라인의 전류 값 센싱은 영상 프레임의 블랭킹 기간 동안 복수 회 수행될 수 있으며, 주기적으로 수행될 수도 있다.
센싱된 구동 전압 라인의 전류 값이 감소하면 유기발광다이오드(OLED)의 휘도가 감소한 것으로 판단할 수 있다. 즉, 구동 트랜지스터(DRT)의 게이트 노드의 전압이 상승한 것으로 판단할 수 있다.
따라서, 데이터 구동 회로(130)는, 구동 트랜지스터(DRT)의 게이트 노드의 전압을 낮춰주기 위해 제2 트랜지스터(T2)를 통해 흐르는 제2 오프 커런트(Ioff2)를 증가시키는 제2 초기화 전압(Vini2)을 초기화 전압 라인으로 출력한다. 이러한 제2 초기화 전압(Vini2)는 제1 초기화 전압(Vini1)보다 낮은 레벨을 갖는 전압일 수 있다.
또는, 센싱된 구동 전압 라인의 전류 값이 증가하면 구동 트랜지스터(DRT)의 게이트 노드의 전압이 낮아진 것으로 판단할 수 있다. 따라서, 데이터 구동 회로(130)는 제2 트랜지스터(T2)를 통해 흐르는 제2 오프 커런트(Ioff2)를 감소시켜주기 위한 제2 초기화 전압(Vini2)을 초기화 전압 라인으로 출력한다. 이러한 제2 초기화 전압(Vini2)은 제1 초기화 전압(Vini1)보다 높은 전압일 수 있다.
또한, 데이터 구동 회로(130)는, 센싱된 구동 전압 라인의 전류 값에 기초하여 휘도 보상이 필요하지 않은 경우로 판단되면, 초기화 전압 라인으로 출력하는 제1 초기화 전압(Vini1)을 그대로 유지할 수도 있다.
따라서, 데이터 구동 회로(130)는, 영상 프레임의 블랭킹 기간에 1회 이상 구동 전압 라인의 전류 값을 센싱할 수 있으며, 센싱된 전류 값에 따라 초기화 전압 라인으로 제1 초기화 전압(Vini1) 또는 제2 초기화 전압(Vini2)을 출력할 수 있다. 그리고, 제2 초기화 전압(Vini2)은 센싱된 전류 값에 따라 레벨이 다를 수 있다.
이와 같이, 데이터 구동 회로(130)가 영상 프레임의 블랭킹 기간에 구동 전압 라인의 전류 값 센싱과 초기화 전압 조정을 수행함으로써, 구동 트랜지스터(DRT)의 게이트 노드의 전압을 일정한 레벨로 유지시켜줄 수 있다. 그리고, 구동 트랜지스터(DRT)의 게이트 노드의 전압을 일정한 레벨로 유지하여 유기발광다이오드(OLED)의 휘도가 감소하는 것을 방지하고 플리커 현상을 개선할 수 있도록 한다.
도 6과 도 7은 본 발명의 실시예들에 따른 디스플레이 장치(100)에서 영상 프레임의 블랭킹 기간에 휘도 보상을 수행하는 데이터 구동 회로(130)의 개략적인 구성의 예시를 나타낸 것이다.
도 6을 참조하면, 본 발명의 실시예들에 따른 데이터 구동 회로(130)는, 센싱부(131)와 초기화 전압 출력부(132)를 포함할 수 있다. 또한, 서브픽셀(SP)의 데이터 라인(DL)으로 데이터 전압(Vdata) 등을 출력하는 구성을 더 포함할 수 있으나, 구동 전압 라인의 전류 값 센싱과 휘도 보상을 수행하는 구성을 위주로 설명한다.
센싱부(131)는, 영상 프레임의 블랭킹 기간에 구동 전압 라인의 전류 값을 센싱한다.
이러한 센싱부(131)는, 일 예로, 저항과 증폭기 등으로 구성될 수 있으며, 구동 전압(Vdd)이 인가되는 구동 전압 라인에 연결되어 구동 전압 라인의 전류 값을 센싱할 수 있다.
도 6에 도시된 센싱부(131)의 예시에서 센싱부(131)로부터 출력되는 Vout에 기초하여 Iload를 아래 수학식 2와 같이 산출할 수 있다.
Figure pat00002
따라서, 센싱부(131)로부터 출력되는 Vout에 기초하여 Iload를 산출할 수 있고, 산출된 Iload가 유기발광다이오드(OLED)에 흐르는 전류 Ioled가 된다.
초기화 전압 출력부(132)는, 서브픽셀(SP)의 초기화 전압 라인으로 초기화 전압(Vini)을 출력하며, 센싱부(131)에 의해 센싱된 전류 값에 기초하여 초기화 전압 라인으로 출력되는 초기화 전압(Vini)의 레벨을 실시간으로 조정할 수 있다.
일 예로, 초기화 전압 출력부(132)는, 영상 프레임의 디스플레이 기간에 초기화 전압 라인으로 제1 초기화 전압(Vini1)을 출력한다. 그리고, 센싱부(131)에 의해 센싱된 전류 값이 감소한 것으로 확인되면, 제1 초기화 전압(Vini1)과 다른 레벨을 갖는 제2 초기화 전압(Vini2)을 초기화 전압 라인으로 출력한다.
이러한 제2 초기화 전압(Vini2)은 구동 트랜지스터(DRT)의 게이트 노드의 전압을 일정한 값으로 조정해주기 위한 전압일 수 있으며, 구체적으로, 제1 트랜지스터(T1)를 통해 흐르는 제1 오프 커런트(Ioff1)와 제2 트랜지스터(T2)를 통해 흐르는 제2 오프 커런트(Ioff2)를 동일하게 맞춰주기 위한 전압일 수 있다.
초기화 전압 출력부(132)가 센싱부(131)에 의해 센싱된 구동 전압 라인의 전류 값에 기초하여 초기화 전압 라인으로 출력하는 초기화 전압(Vini)을 실시간으로 조정함으로써, 영상 프레임의 블랭킹 기간에 유기발광다이오드(OLED)의 휘도 감소를 보상할 수 있도록 한다.
또는, 데이터 구동 회로(130)는, 센싱된 전류 값에 대응하는 초기화 전압(Vini)의 값이 저장된 룩업테이블을 이용하여 유기발광다이오드(OLED)의 휘도 보상을 수행할 수도 있다.
도 7을 참조하면, 본 발명의 실시예들에 따른 데이터 구동 회로(130)는, 센싱부(131), 초기화 전압 출력부(132) 및 룩업테이블(133)을 포함할 수 있다.
센싱부(131)는, 영상 프레임의 블랭킹 기간에 구동 전압 라인에 흐르는 전류 값을 센싱한다. 그리고, 센싱된 전류 값을 초기화 전압 출력부(132)로 전달한다.
초기화 전압 출력부(132)는, 센싱부(131)로부터 수신한 전류 값과 룩업테이블(133)에 기초하여 초기화 전압 라인으로 출력하는 초기화 전압(Vini)을 조정할 수 있다.
룩업테이블(133)은, 센싱부(131)에 의해 센싱된 전류 값에 대응하는 초기화 전압(Vini)의 레벨에 관한 정보를 저장할 수 있다. 따라서, 초기화 전압 출력부(132)는, 센싱부(131)로부터 수신한 전류 값에 대응하는 초기화 전압(Vini)의 레벨을 룩업테이블(133)을 통해 확인하고, 초기화 전압 라인으로 출력하는 초기화 전압(Vini)의 레벨을 조정할 수 있다.
이와 같이, 구동 전압 라인으로부터 센싱된 전류 값, 즉, 유기발광다이오드(OLED)의 전류 값에 대응하는 초기화 전압(Vini)의 레벨을 룩업테이블(133)에 저장함으로써, 균일한 휘도 보상이 이루어지도록 할 수 있다.
도 8은 전술한 본 발명의 실시예들에 의해 유기발광다이오드(OLED)의 휘도 보상이 이루어진 상태에서 나타나는 오프 커런트의 예시를 나타낸 것이다.
도 8을 참조하면, 영상 프레임의 블랭킹 기간에 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 연결된 제1 트랜지스터(T1)와, 구동 트랜지스터(DRT)의 제1 노드(N1)와 초기화 전압 라인 사이에 연결된 제2 트랜지스터(T2)는 오프 상태이다.
여기서, 제1 트랜지스터(T1)을 통한 제1 오프 커런트(Ioff1)가 구동 트랜지스터(DRT)의 제2 노드(N2)에서 제1 노드(N1)로 흐를 수 있다. 그리고, 제2 트랜지스터(T2)를 통한 제2 오프 커런트(Ioff2)가 구동 트랜지스터(DRT)의 제1 노드(N1)에서 초기화 전압 라인으로 흐를 수 있다.
제1 오프 커런트(Ioff1)와 제2 오프 커런트(Ioff2)는 트랜지스터의 오프 특성에 따르므로 서로 다를 수 있다. 일 예로, 제1 오프 커런트(Ioff1)가 제2 오프 커런트(Ioff2)보다 클 수 있다.
이러한 제1 오프 커런트(Ioff1)와 제2 오프 커런트(Ioff2)의 차이로 인해 구동 트랜지스터(DRT)의 제1 노드(N1), 즉, 게이트 노드의 전압이 변화할 수 있다. 그리고, 이러한 구동 트랜지스터(DRT)의 게이트 노드의 전압 변화는 유기발광다이오드(OLED)에 흐르는 전류 Ioled를 감소시켜 유기발광다이오드(OLED)의 휘도 저하를 발생시킬 수 있다.
본 발명의 실시예들은, 영상 프레임의 블랭킹 기간에 구동 전압 라인을 통해 센싱된 전류 값에 기초하여 초기화 전압 라인으로 인가되는 초기화 전압(Vini)의 레벨을 조정함으로써, 제1 오프 커런트(Vini1)와 제2 오프 커런트(Vini2)가 동일한 값을 갖도록 할 수 있다.
일 예로, 제1 오프 커런트(Ioff1)가 제2 오프 커런트(Ioff2)보다 큰 경우, 데이터 구동 회로(130)는 제1 초기화 전압(Vini1)보다 낮은 레벨을 갖는 제2 초기화 전압(Vini2)을 초기화 전압 라인으로 출력한다. 따라서, 제1 오프 커런트(Ioff1)가 증가할 수 있다.
이와 같이, 제1 오프 커런트(Ioff1)를 증가시킴으로써 제1 오프 커런트(Ioff1)와 제2 오프 커런트(Ioff2)가 동일한 값을 갖도록 할 수 있다. 제1 오프 커런트(Ioff1)와 제2 오프 커런트(Ioff2)가 동일해지므로, 구동 트랜지스터(DRT)의 게이트 노드의 전압을 일정하게 유지할 수 있다.
그리고, Vgs가 유지되므로 유기발광다이오드(OLED)에 흐르는 전류 Ioled를 일정하게 유지할 수 있으며, 이를 통해 유기발광다이오드(OLED)의 휘도 감소를 보상할 수 있도록 한다.
한편, 본 발명의 실시예들은, 실시간 전류 센싱을 통한 초기화 전압(Vini)의 제어를 통해 유기발광다이오드(OLED)의 휘도를 보상할 수도 있으나, 제1 오프 커런트(Ioff1)와 제2 오프 커런트(Ioff2)가 서로 동일 또는 유사한 값을 갖도록 하는 회로 구조를 통해 유기발광다이오드(OLED)의 휘도를 보상할 수도 있다.
도 9는 본 발명의 실시예들에 따른 디스플레이 장치(100)에서 영상 프레임의 블랭킹 기간에 서브픽셀(SP)이 나타내는 휘도의 변동 폭을 감소시킬 수 있도록 하는 서브픽셀(SP)의 회로 구조의 예시를 나타낸 것이다.
도 9를 참조하면, 본 발명의 실시예들에 따른 서브픽셀(SP)은, 전술한 7T1C의 서브픽셀(SP) 구조와 기본적으로 동일한 구조를 갖는다.
여기서, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 연결되는 제1 트랜지스터(T1)와, 구동 트랜지스터(DRT)의 제1 노드(N1)와 초기화 전압 라인 사이에 연결된 제2 트랜지스터(T2)를 각각 구성하는 트랜지스터의 수를 서로 다르게 배치할 수 있다.
일 예로, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에는 N개의 트랜지스터로 구성된 제1 트랜지스터(T1)가 배치될 수 있다. 그리고, 구동 트랜지스터(DRT)의 제1 노드(N1)와 초기화 전압 라인 사이에는 M개의 트랜지스터로 구성된 제2 트랜지스터(T2)가 배치될 수 있다.
여기서, N과 M은 서로 다른 값을 가지며, 제1 트랜지스터(T1)를 통한 제1 오프 커런트(Ioff1)가 제2 트랜지스터(T2)를 통한 제2 오프 커런트(Ioff2)보다 큰 경우 N은 M보다 클 수 있다.
즉, 영상 프레임의 블랭킹 기간에 오프 커런트가 크게 발생하는 노드 사이의 트랜지스터의 수를 오프 커런트가 작게 발생하는 노드 사이의 트랜지스터의 수보다 많게 배치할 수 있다.
따라서, 도 9에 도시된 예시에서와 같이, 제1 트랜지스터(T1)는 두 개의 트랜지스터로 구성하고, 제2 트랜지스터(T2)는 하나의 트랜지스터로 구성할 수 있다.
제2 트랜지스터(T2)가 하나의 트랜지스터로 구성됨에 따라 영상 프레임의 블랭킹 기간에 구동 트랜지스터(DRT)의 제1 노드(N1)로부터 초기화 전압 라인으로 흐르는 제2 오프 커런트(Ioff2)가 증가할 수 있다. 제2 오프 커런트(Ioff2)가 증가하므로 제2 오프 커런트(Ioff2)와 제1 오프 커런트(Ioff1)가 서로 유사한 값을 가져 구동 트랜지스터(DRT)의 게이트 노드의 전압이 변동되는 것을 방지할 수 있다.
그리고, 구동 트랜지스터(DRT)의 게이트 노드의 전압 변동을 방지함으로써, 유기발광다이오드(OLED)의 휘도 감소를 방지할 수 있다.
이와 같이, 서브픽셀(SP) 내에서 구동 트랜지스터(DRT)의 게이트 노드의 전압 변동에 영향을 주는 오프 커런트를 맞춰줄 수 있도록 오프 커런트가 발생하는 노드 사이의 트랜지스터의 수를 상이하게 배치함으로써, 유기발광다이오드(OLED)의 휘도 변동으로 인한 플리커 현상을 개선할 수 있다.
도 10은 도 9에 도시된 서브픽셀(SP)의 회로 구조에 따라 유기발광다이오드(OLED)의 휘도가 보상되는 효과를 나타낸 것이다.
도 10을 참조하면, 오프 커런트가 상대적으로 작게 발생하는 제2 트랜지스터(T2)를 두 개의 트랜지스터로 구성하고 영상 프레임의 블랭킹 기간에 제1 초기화 전압(Vini1)을 인가한 경우, 블랭킹 기간에서 휘도 감소가 크게 발생하는 것을 알 수 있다.
여기서, 제2 트랜지스터(T2)를 하나의 트랜지스터로 구성하여 제2 오프 커런트(Ioff2)를 증가시켜줌으로써, 영상 블랭킹 기간에 휘도 감소의 폭을 줄여줄 수 있다.
또한, 제2 트랜지스터(T2)를 하나의 트랜지스터로 구성하며, 영상 프레임의 블랭킹 기간에 제1 초기화 전압(Vini1)보다 낮은 레벨을 갖는 제2 초기화 전압(Vini2)을 인가함으로써, 유기발광다이오드(OLED)의 휘도 감소의 폭을 더욱 줄여줄 수 있다.
즉, 도 9에 도시된 서브픽셀(SP) 구조에서도 영상 프레임의 블랭킹 기간에 초기화 전압 라인으로 인가되는 초기화 전압(Vini)의 레벨을 다르게 제어함으로써, 유기발광다이오드(OLED)의 휘도 변동 폭을 더욱 감소시키고 휘도 변동으로 인한 플리커 현상을 개선할 수 있다.
도 11은 본 발명의 실시예들에 따른 데이터 구동 회로(130)의 구동 방법의 과정을 나타낸 것이다.
도 11을 참조하면, 데이터 구동 회로(130)는 영상 프레임의 디스플레이 기간에 서브픽셀(SP)의 초기화 전압 라인으로 제1 초기화 전압(Vini1)을 출력한다(S1100).
데이터 구동 회로(130)는 영상 프레임의 블랭킹 기간에 적어도 1회 이상 구동 전압 라인의 전류 값을 센싱할 수 있다(S1010).
데이터 구동 회로(130)는 영상 프레임의 블랭킹 기간에 센싱된 구동 전압 라인의 전류 값에 기초하여 초기화 전압 라인으로 제1 초기화 전압(Vini1)과 다른 레벨을 갖는 제2 초기화 전압(Vini2)을 출력한다(S1020).
여기서, 데이터 구동 회로(130)는 센싱된 전류 값에 따라 제1 초기화 전압(Vini1) 또는 제2 초기화 전압(Vini2)을 출력할 수 있으며, 제2 초기화 전압(Vini2)의 레벨은 센싱된 전류 값에 따라 다르게 설정될 수 있다.
전술한 본 발명의 실시예들에 의하면, 영상 프레임의 블랭킹 기간에 구동 전압 라인의 전류 값 센싱을 통해 유기발광다이오드(OLED)의 휘도 변동을 판단할 수 있다.
그리고, 블랭킹 기간에 인가되는 초기화 전압(Vini)의 레벨을 조정해줌으로써, 구동 트랜지스터(DRT)의 게이트 노드의 전압 변동을 방지할 수 있다. 따라서, 구동 트랜지스터(DRT)의 게이트 노드의 전압을 일정한 레벨로 유지시켜 유기발광다이오드(OLED)의 휘도 변동 폭을 감소시킴으로써, 유기발광다이오드(OLED)에 대한 휘도 보상이 이루어질 수 있도록 한다.
또한, 유기발광다이오드(OLED)의 휘도 보상을 통해 플리커 현상을 개선할 수 있도록 하며, 플리커 현상의 개선을 통해 화상 이상 없이 저주파 구동이 가능하도록 하여 소비 전력을 저감할 수 있도록 한다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 디스플레이 장치 110: 디스플레이 패널
120: 게이트 구동 회로 130: 데이터 구동 회로
131: 센싱부 132: 초기화 전압 출력부
133: 룩업테이블 140: 컨트롤러

Claims (19)

  1. 다수의 게이트 라인들, 다수의 데이터 라인들 및 다수의 서브픽셀들이 배치된 디스플레이 패널; 및
    상기 다수의 데이터 라인들을 구동하는 데이터 구동 회로를 포함하고,
    상기 다수의 서브픽셀들 각각은,
    발광다이오드와, 상기 발광다이오드와 구동 전압 라인 사이에 전기적으로 연결된 구동 트랜지스터와, 상기 구동 트랜지스터의 제1 노드와 제2 노드 사이에 전기적으로 연결된 하나 이상의 제1 트랜지스터와, 상기 구동 트랜지스터의 상기 제1 노드와 초기화 전압 라인 사이에 전기적으로 연결된 하나 이상의 제2 트랜지스터를 포함하고,
    상기 데이터 구동 회로는,
    영상 프레임의 제1 기간에 상기 초기화 전압 라인으로 제1 초기화 전압을 출력하고,
    상기 영상 프레임의 제2 기간에 상기 구동 전압 라인의 전류 값을 센싱하며,
    상기 제2 기간 중 적어도 일부 기간에 상기 초기화 전압 라인으로 상기 제1 초기화 전압과 다른 레벨을 갖는 하나 이상의 제2 초기화 전압을 출력하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 데이터 구동 회로는,
    상기 센싱된 구동 전압 라인의 전류 값에 기초하여 상기 제2 초기화 전압의 레벨을 결정하는 디스플레이 장치.
  3. 제1항에 있어서,
    상기 데이터 구동 회로는,
    상기 센싱된 구동 전압 라인의 전류 값에 대응하는 상기 제2 초기화 전압의 레벨이 저장된 룩업테이블을 포함하는 디스플레이 장치.
  4. 제1항에 있어서,
    상기 데이터 구동 회로는,
    상기 영상 프레임의 상기 제2 기간에 상기 구동 전압 라인의 전류 값을 1회 이상 센싱하고,
    상기 센싱된 전류 값에 따라 상기 초기화 전압 라인으로 상기 제1 초기화 전압을 출력하거나 상기 제2 초기화 전압을 출력하는 디스플레이 장치.
  5. 제1항에 있어서,
    상기 데이터 구동 회로로부터 상기 제2 초기화 전압이 출력되면, 상기 발광다이오드의 휘도가 증가하는 디스플레이 장치.
  6. 제1항에 있어서,
    상기 데이터 구동 회로로부터 상기 제2 초기화 전압이 출력되면, 상기 구동 트랜지스터의 상기 제1 노드로부터 상기 초기화 전압 라인으로 흐르는 전류량은 상기 구동 트랜지스터의 상기 제1 노드와 상기 제2 노드 사이에 흐르는 전류량으로부터 일정 범위 이내가 되는 디스플레이 장치.
  7. 제1항에 있어서,
    상기 제2 초기화 전압의 레벨은 상기 제1 초기화 전압의 레벨보다 낮은 디스플레이 장치.
  8. 제1항에 있어서,
    상기 구동 트랜지스터의 상기 제1 노드와 상기 제2 노드 사이에 둘 이상의 제1 트랜지스터가 전기적으로 연결되고,
    상기 구동 트랜지스터의 상기 제1 노드와 상기 초기화 전압 라인 사이에 상기 제1 트랜지스터의 수보다 작은 수의 상기 제2 트랜지스터가 전기적으로 연결된 디스플레이 장치.
  9. 제1항에 있어서,
    상기 제1 트랜지스터와 상기 제2 트랜지스터는 상기 영상 프레임의 상기 제2 기간 동안 턴-오프 되는 디스플레이 장치.
  10. 영상 프레임의 제1 기간에 데이터 라인으로 데이터 전압을 출력하는 데이터 전압 출력부;
    상기 영상 프레임의 제2 기간에 구동 전압 라인의 전류 값을 센싱하는 센싱부; 및
    상기 영상 프레임의 상기 제1 기간에 초기화 전압 라인으로 제1 초기화 전압을 출력하고, 상기 영상 프레임의 상기 제2 기간 중 적어도 일부 기간에 상기 초기화 전압 라인으로 상기 제1 초기화 전압과 다른 레벨을 갖는 하나 이상의 제2 초기화 전압을 출력하는 초기화 전압 출력부
    를 포함하는 데이터 구동 회로.
  11. 제10항에 있어서,
    상기 초기화 전압 출력부는,
    상기 센싱부에 의해 센싱된 상기 구동 전압 라인의 전류 값에 기초하여 상기 제2 초기화 전압의 레벨을 결정하는 데이터 구동 회로.
  12. 제10항에 있어서,
    상기 구동 전압 라인의 전류 값에 대응하는 상기 제2 초기화 전압의 레벨이 저장된 룩업테이블을 더 포함하는 데이터 구동 회로.
  13. 제10항에 있어서,
    상기 제2 초기화 전압의 레벨은 상기 제1 초기화 전압의 레벨보다 낮은 데이터 구동 회로.
  14. 영상 프레임의 제1 기간에 초기화 전압 라인으로 제1 초기화 전압을 출력하는 단계;
    상기 영상 프레임의 제2 기간에 구동 전압 라인의 전류 값을 센싱하는 단계; 및
    상기 영상 프레임의 상기 제2 기간 중 적어도 일부 기간에 상기 초기화 전압 라인으로 상기 제1 초기화 전압과 다른 레벨을 갖는 하나 이상의 제2 초기화 전압을 출력하는 단계
    를 포함하는 데이터 구동 회로의 구동 방법.
  15. 제14항에 있어서,
    상기 제2 초기화 전압의 레벨은 상기 센싱된 구동 전압 라인의 전류 값에 기초하여 결정된 데이터 구동 회로의 구동 방법.
  16. 발광다이오드;
    상기 발광다이오드와 구동 전압 라인 사이에 전기적으로 연결된 구동 트랜지스터;
    상기 구동 트랜지스터의 제1 노드와 제2 노드 사이에 전기적으로 연결된 N개의 제1 트랜지스터; 및
    상기 구동 트랜지스터의 상기 제1 노드와 초기화 전압 라인 사이에 전기적으로 연결된 M개의 제2 트랜지스터를 포함하고,
    상기 N과 상기 M은 서로 다른 값을 갖는 자연수인 서브픽셀.
  17. 제16항에 있어서,
    상기 N은 상기 M보다 큰 서브픽셀.
  18. 제16항에 있어서,
    영상 프레임의 제1 기간에 상기 초기화 전압 라인을 통해 제1 초기화 전압을 공급받고, 상기 영상 프레임의 제2 기간 중 적어도 일부 기간에 상기 초기화 전압 라인을 통해 상기 제1 초기화 전압과 다른 레벨을 갖는 하나 이상의 제2 초기화 전압을 공급받는 서브픽셀.
  19. 제18항에 있어서,
    상기 제1 트랜지스터와 상기 제2 트랜지스터는 상기 영상 프레임의 상기 제2 기간 동안 턴-오프 되는 서브픽셀.
KR1020170184466A 2017-12-29 2017-12-29 서브픽셀, 데이터 구동 회로 및 디스플레이 장치 KR102562071B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170184466A KR102562071B1 (ko) 2017-12-29 2017-12-29 서브픽셀, 데이터 구동 회로 및 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170184466A KR102562071B1 (ko) 2017-12-29 2017-12-29 서브픽셀, 데이터 구동 회로 및 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20190081723A true KR20190081723A (ko) 2019-07-09
KR102562071B1 KR102562071B1 (ko) 2023-08-01

Family

ID=67261217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170184466A KR102562071B1 (ko) 2017-12-29 2017-12-29 서브픽셀, 데이터 구동 회로 및 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR102562071B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110867162A (zh) * 2019-11-28 2020-03-06 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN111710299A (zh) * 2020-06-30 2020-09-25 厦门天马微电子有限公司 一种显示面板、其驱动方法及显示装置
CN111710300A (zh) * 2020-06-30 2020-09-25 厦门天马微电子有限公司 一种显示面板、驱动方法及显示装置
CN112419975A (zh) * 2019-08-21 2021-02-26 三星显示有限公司 像素电路
CN114187872A (zh) * 2021-12-03 2022-03-15 武汉天马微电子有限公司 一种显示面板的驱动方法及显示装置
US11423834B2 (en) 2020-06-26 2022-08-23 Samsung Display Co., Ltd. Display device and method of driving the same
WO2024045067A1 (zh) * 2022-08-31 2024-03-07 京东方科技集团股份有限公司 初始信号发生器、显示面板及其显示方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090087831A (ko) * 2008-02-13 2009-08-18 도시바 모바일 디스플레이 가부시키가이샤 Ｅｌ 표시 장치
KR20140067583A (ko) * 2012-11-27 2014-06-05 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
KR20170049787A (ko) * 2015-10-28 2017-05-11 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
KR20170065092A (ko) * 2015-12-02 2017-06-13 엘지디스플레이 주식회사 유기발광 표시장치 및 그 구동방법
KR20170080993A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치 및 그 구동방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090087831A (ko) * 2008-02-13 2009-08-18 도시바 모바일 디스플레이 가부시키가이샤 Ｅｌ 표시 장치
KR20140067583A (ko) * 2012-11-27 2014-06-05 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
KR20170049787A (ko) * 2015-10-28 2017-05-11 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
KR20170065092A (ko) * 2015-12-02 2017-06-13 엘지디스플레이 주식회사 유기발광 표시장치 및 그 구동방법
KR20170080993A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치 및 그 구동방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112419975A (zh) * 2019-08-21 2021-02-26 三星显示有限公司 像素电路
CN110867162A (zh) * 2019-11-28 2020-03-06 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
US11423834B2 (en) 2020-06-26 2022-08-23 Samsung Display Co., Ltd. Display device and method of driving the same
CN111710299A (zh) * 2020-06-30 2020-09-25 厦门天马微电子有限公司 一种显示面板、其驱动方法及显示装置
CN111710300A (zh) * 2020-06-30 2020-09-25 厦门天马微电子有限公司 一种显示面板、驱动方法及显示装置
CN114187872A (zh) * 2021-12-03 2022-03-15 武汉天马微电子有限公司 一种显示面板的驱动方法及显示装置
WO2024045067A1 (zh) * 2022-08-31 2024-03-07 京东方科技集团股份有限公司 初始信号发生器、显示面板及其显示方法、显示装置

Also Published As

Publication number Publication date
KR102562071B1 (ko) 2023-08-01

Similar Documents

Publication Publication Date Title
US10902793B2 (en) Gate driver circuit outputting a plurality of emission signals having different delay times or pulse widths or combinations thereof
KR102562071B1 (ko) 서브픽셀, 데이터 구동 회로 및 디스플레이 장치
JP5788480B2 (ja) 有機発光ダイオード表示装置及びその駆動方法
KR102333868B1 (ko) Oled 표시 장치
KR102187835B1 (ko) 유기 발광 다이오드 표시장치 및 그 구동 방법
US10008158B2 (en) Display device using adjustable gamma voltage
KR101928379B1 (ko) 유기발광 다이오드 표시장치 및 그 구동방법
US11087698B2 (en) Display device
KR102472193B1 (ko) 데이터 구동 회로, 디스플레이 패널 및 디스플레이 장치
US9105213B2 (en) Organic light emitting diode display and method of driving the same
US20140333686A1 (en) Pixel and organic light emitting display device using the same
KR20170051630A (ko) 휘도 제어장치와 이를 포함하는 표시장치
KR20140058283A (ko) 표시 장치 및 표시 장치의 구동 방법
JP6082784B2 (ja) 有機発光ダイオード表示装置の駆動方法
KR101671514B1 (ko) 유기전계발광표시장치
KR101360767B1 (ko) 유기 발광 다이오드 표시장치 및 그 구동 방법
KR102651045B1 (ko) 표시 장치
US11049474B2 (en) Display device
KR20130133499A (ko) 유기전계발광 표시장치 및 그의 구동방법
KR20150064545A (ko) 유기 발광 다이오드 표시장치 및 그 구동 방법
KR101560239B1 (ko) 유기 발광 다이오드 표시장치와 그 구동방법
KR20150104241A (ko) 표시장치 및 그 구동 방법
KR20220155537A (ko) 화소 및 이를 포함하는 표시 장치
CN113808524A (zh) 显示装置
KR102513096B1 (ko) 서브픽셀, 데이터 구동 회로 및 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant