KR102122535B1 - 공통전압 보상부를 포함하는 액정표시장치 - Google Patents

공통전압 보상부를 포함하는 액정표시장치 Download PDF

Info

Publication number
KR102122535B1
KR102122535B1 KR1020130166057A KR20130166057A KR102122535B1 KR 102122535 B1 KR102122535 B1 KR 102122535B1 KR 1020130166057 A KR1020130166057 A KR 1020130166057A KR 20130166057 A KR20130166057 A KR 20130166057A KR 102122535 B1 KR102122535 B1 KR 102122535B1
Authority
KR
South Korea
Prior art keywords
common voltage
wiring
liquid crystal
gate
feedback
Prior art date
Application number
KR1020130166057A
Other languages
English (en)
Other versions
KR20150077149A (ko
Inventor
윤현명
신태화
박종희
조현국
정진섭
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130166057A priority Critical patent/KR102122535B1/ko
Publication of KR20150077149A publication Critical patent/KR20150077149A/ko
Application granted granted Critical
Publication of KR102122535B1 publication Critical patent/KR102122535B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시장치를 개시한다. 보다 상세하게는, 본 발명은 고해상도 및 고주파수 구현에 따라, 배선간 RC 딜레이에 따라 공통전압 리플보상(ripple compensation)이 정상적으로 수행되지 않아 발생하는 화질저하 문제를 개선한 공통전압 보상부를 포함하는 액정표시장치에 관한 것이다.
본 발명의 실시예에 따르면, 게이트 구동IC가 실장되는 게이트 TCP상에 보조 공통전압 피드백배선을 더 형성하여 패널상에 형성되어 있는 공통전압 피드백배선 과 병렬로 연결함으로써, 피드백배선의 전체 저항을 낮추어 신호지연에 따른 영역별 신호편차를 최소화 할 수 있다. 이에 따라, 영상의 수평 크로스 토크 방지 및 화질 개선의 효과가 있다.

Description

공통전압 보상부를 포함하는 액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE INCULDING COMMON VOLTAGE COMPENSATION UNIT}
본 발명은 액정표시장치에 관한 것으로, 특히 고해상도 및 고주파수 구현에 따라, 배선간 RC 딜레이에 따라 공통전압 리플보상(ripple compensation)이 정상적으로 수행되지 않아 발생하는 화질저하 문제를 개선한 공통전압 보상부를 포함하는 액정표시장치에 관한 것이다.
휴대폰(Mobile Phone), 노트북컴퓨터와 같은 각종 포터블기기(potable device)와, HDTV 등의 고해상도 및 고품질의 영상을 구현하는 정보전자장치가 발전함에 따라, 이에 적용되는 평판표시장치(Flat Panel Display Device)에 대한 수요가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display) 및 OLED(Organic Light Emitting Diodes) 등이 활발히 연구되었지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현, 대면적 화면의 실현이라는 이유로 인해 현재에는 액정표시장치(LCD)가 각광을 받고 있다.
액정표시장치는, 입력되는 데이터전압에 대응하여 액정캐패시터에 형성되는 전계를 통해 광 투과율을 제어함으로써 영상을 표시하는 것으로, 영상을 구현하는 액정패널과, 액정패널을 구동하는 하나이상의 구동부로 이루어진다.
도 1은 종래의 액정표시장치의 일 예를 도시한 도면이다.
도 1을 참조하면, 종래의 액정표시장치는 영상을 표시하는 액정패널(10)과, 액정패널(10)을 구동하기 위한 게이트 구동부(20) 및 데이터 구동부(30)와, 액정패널(10)에 공통전압(Vcom)을 공급 및 보상하기 위한 공통전압 보상부(80)를 포함하여 구성된다.
액정패널(10)의 일측단에는 게이트 구동신호를 공급하는 게이트 구동IC(21)가 실장된 복수의 게이트TCP(25)로 이루어지는 게이트 구동부(20)가 구비되고, 이와 수직한 일측단에는 데이터 신호를 공급하는 데이터 구동IC(31)가 실장된 복수의 데이터TCP(35)로 이루어지는 데이터 구동부(30)가 구비된다.
또한, 액정패널(10)의 내측으로는 복수의 게이트라인(GL)과 데이터라인(DL)이 교차되어 화소영역을 정의하고, 각 화소영역에는 박막트랜지스터(T)와 액정캐패시터(LC)가 형성된다.
게이트 구동IC(20)는 메인회로기판(40)상에 실장된 타이밍 제어부(미도시)로부터 인가되는 복수의 게이트 제어신호에 따라 게이트배선(GL)에 1 수평기간(1H)씩 순차적으로 게이트 구동신호를 공급한다.
데이터 구동IC(30)는 타이밍 제어부로부터 인가되는 데이터 제어신호에 응답하여 게이트 제어신호와 더불어 모든 데이터배선(DL)을 통해 데이터신호을 화소영역에 공급한다.
공통전압 보상부(80)는 반전 증폭을 이용한 보상 회로를 적용하여 액정 패널(10) 상에서 배선저항 및 기생용량에 의한 공통전압의 리플(ripple)을 보상하기 위한 것으로, 액정 패널(10)로부터 피드백된 공통전압(Vcom)을 지속적으로 수신하여 리플에 따라 보상된 공통전압(Vcom)을 출력함으로써, 액정 패널(10)상에서 발생하는 공통전압(Vcom)의 전압레벨을 일정하게 유지하는 역할을 한다. 공통전압 보상부(50)로부터 출력된 공통전압(Vcom)은 액정패널(10)상에 형성된 공통배선(CL)으로 인가된다. 액정패널(10)의 일측단에는 공통배선(CL)과 접속된 공통전압 공급배선(51)이 형성되어 있으며, 공통전압 보상부(50)는 공통전압 공급배선(51)과 출력단이 연결되어 이를 통해 공통배선(CL)에 공통전압(Vcom)을 공급하게 된다.
여기서, 공통배선(CL)은 전술한 액정캐패시터(LC)의 제1 전극에 공통전압(Vcom)을 인가하고, 데이터배선(DL)은 박막트랜지스터(T)를 통해 액정캐패시터(LC)의 제2 전극에 데이터전압(Vdata)을 인가함으로서, 두 전극 사이의 전계에 의해 영상을 구현하게 된다.
한편, 전술한 공통배선(CL)은 게이트배선(GL) 및 데이터배선(DL)과 인접하여 배치되며, 두 배선(GL, DL)에 인가되는 전압레벨이 급격하게 변하게 되면, 서로간의 기생 캐패시턴스 등에 의해 상기 공통배선(CL)으로 인가된 공통전압(Vcom)에 리플(ripple) 발생하게 된다. 이는 크로스 토크(cross talk)의 주요 원인이 된다. 이러한 문제를 개선하기 위해, 통상적으로 공통전압 보상부(50)는 액정패널(10)에 인가된 공통전압(Vcom)을 피드백(feedback)받아 그 전압레벨 변동치를 반영하여 출력되는 공통전압(Vcom)레벨을 조절하는 구조로 되어 있다.
이를 위해, 액정패널(10)에는 공통전압 공급배선(51)에 인접하여 끝단이 서로 접속되는 공통전압 피드백배선(52)이 더 형성되고, 공통전압 보상부(50)의 입력단과 연결되어 변동된 공통전압(Vcom)을 입력받게 된다.
여기서, 공통전압 보상부(50)는 피드백된 공통전압(Vcom)을 저항비에 따라 조절하는 오피앰프(미도시)를 포함하고, 입력되는 피드백신호를 반전시켜 출력함으로서 리플을 상쇄시킴으로써 화질저하를 최소화 한다.
이러한 액정표시장치는 현재 대면적화, 고해상도 및 고주파수화 되는 추세에 있으며, 이에 따라 액정패널(10)의 면적이 넓어지고, 공통배선(CL)의 길이가 길어짐에 따라 전압 변동폭이 커지게 되어 액정패널상의 영역에 따라 그 전압 변동폭이 달라지는 문제가 발생하였다.
도 2는 종래 대면적 및 고해상도 액정표시장치에서 영역별 공통전압 리플의 편차를 개략적으로 나타낸 도면이고, 도 3a 및 도 3b는 각각 도 2의 제1 영역 및 제2 영역에서의 신호파형의 일 예를 나타낸 도면이다.
도 2, 도 3a 및 도 3b를 참조하면, 공통전압(Vcom)이 초기에 입력되는 제1 영역(Area1)에서는 공통전압 리플(Vcom ripple1)은 경사가 큰 형태의 신호파형이 발생하고 이에 대응하는 공통전압 보상부는 이에 대응하는 공통전압 보상파형을 출력하여 전압변동을 최소화하게 되나, 제2 영역(Area2)에서는 신호지연에 따라 공통전압 리플(Vcom ripple2)이 경사가 큰 형태가 되고 따라서, 상기의 공통전압 보상파형으로는 플랫한 파형의 공통전압을 유지할 수 없게 된다.
이는, 영상에 수평 크로스 토크(Cross talk)을 유발하게 되며, 화질 저하의 주요 원인이 된다.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 대면적 및 고해상도 액정표시장치에서 영역별로 공통전압 리플에 따른 편차를 최소화하여 고품질의 영상을 구현하는 공통전압 보상부 및 이를 포함하는 액정표시장치를 제공하는 데 있다.
상기의 목적을 달성하기 위해, 본 발명의 제1 실시예에 따른 공통전압 보상부를 포함하는 액정표시장치는, 측단에 복수의 게이트 구동부 및 데이터 구동부가 각각 구비되고, 이와 전기적으로 연결되는 복수의 화소가 형성되는 액정패널; 상기 게이트 구동부 및 화소 사이에 형성되어 상기 화소에 공통전압을 공급하는 공통전압 공급배선; 상기 공통전압 공급배선과 나란한 방향으로 형성되고, 상기 공통전압 공급배선과 일끝단에서 연결되어 상기 공통전압을 피드백 받는 공통전압 피드백배선; 상기 공통전압 피드백배선과 병렬로 연결되어 저항을 낮추는 보조피드백 배선; 및 상기 공통전압 공급배선의 타 끝단과 출력단이 연결되고, 상기 공통전압 피드백배선 및 보조 피드백배선의 타끝단과 입력단이 연결되는 공통전압 보상부를 포함한다.
또한, 본 발명의 제2 실시예에 따른 공통전압 보상부를 포함하는 액정표시장치는, 양측단에 제1 및 제2 게이트 구동부와, 일 측단에 데이터 구동부가 각각 구비되고, 이와 전기적으로 연결되는 복수의 화소가 형성되는 액정패널; 상기 제1 및 제2 게이트 구동부 및 화소 사이에 각각 형성되어 상기 화소에 공통전압을 공급하는 제1 및 제2 공통전압 공급배선; 상기 제1 및 제2 공통전압 공급배선과 나란한 방향으로 형성되고, 상기 제1 및 제2 공통전압 공급배선과 각각 일 끝단에서 연결되어 상기 공통전압을 피드백 받는 제1 및 제2 공통전압 피드백배선; 상기 제1 및 제2 공통전압 피드백배선과 각각 병렬로 연결되어 저항을 낮추는 제1 및 제2 보조 피드백배선; 및 상기 제1 및 제2 공통전압 공급배선의 타 끝단과 출력단이 각각 연결되고, 상기 제1 및 제2 공통전압 피드백배선의 타 끝단과 입력단이 각각 연결되는 제1 및 제2 공통전압 보상부를 포함한다.
본 발명의 실시예에 따르면, 게이트 구동IC가 실장되는 게이트 TCP상에 보조 공통전압 피드백배선을 더 형성하여 패널상에 형성되어 있는 공통전압 피드백배선 과 병렬로 연결함으로써, 피드백배선의 전체 저항을 낮추어 신호지연에 따른 영역별 신호편차를 최소화 할 수 있다. 이에 따라, 영상의 수평 크로스 토크 방지 및 화질 개선의 효과가 있다.
도 1은 종래의 액정표시장치의 일 예를 도시한 도면이다.
도 2는 종래 대면적 및 고해상도 액정표시장치에서 영역별 공통전압 리플의 편차를 개략적으로 나타낸 도면이다.
도 3a 및 도 3b는 각각 도 2의 제1 영역 및 제2 영역에서의 신호파형의 일 예를 나타낸 도면이다.
도 4는 본 발명의 제1 실시예에 따른 공통전압 보상부를 포함하는 액정표시장치를 나타내는 도면이다.
도 5는 본 발명의 실시예에 따른 액정표시장치에서 공통전압의 입출력과 관계된 배선 및 공통전압 보상부의 구조를 등가회로도로 나타낸 도면이다.
도 6은 본 발명의 실시예에 따른 액정표시장치의 공통전압 피드백 배선과 보조 피드백 배선이 연결되는 부분의 일부를 나타내는 도면이다.
도 7은 본 발명의 제2 실시예에 따른 공통전압 보상부를 포함하는 액정표시장치를 나타내는 도면이다.
이하, 도면을 참조하여 본 발명의 바람직한 실시예에 따른 공통전압 보상부 및 이를 포함하는 액정표시장치를 설명한다.
도 4는 본 발명의 제1 실시예에 따른 공통전압 보상부를 포함하는 액정표시장치를 나타내는 도면이다.
도 4를 참조하면, 본 발명의 제1 실시예에 따른 공통전압 보상부를 포함하는 액정표시장치는, 측단에 복수의 게이트 구동부(120) 및 데이터 구동부(130)가 각각 구비되고, 이와 전기적으로 연결되는 복수의 화소(PX)가 형성되는 액정패널(100)과, 상기 게이트 구동부(120) 및 화소(PX) 사이에 형성되어 상기 화소(PX)에 공통전압(Vcom)을 공급하는 공통전압 공급배선(151)과, 상기 공통전압 공급배선(151)과 나란한 방향으로 형성되고, 상기 공통전압 공급배선(151)과 일끝단에서 연결되어 상기 공통전압(Vcom)을 피드백 받는 공통전압 피드백배선(152)과, 상기 공통전압 피드백배선(152)과 병렬로 연결되어 저항을 낮추는 보조피드백 배선(153)과, 상기 공통전압 공급배선(151)의 타 끝단과 출력단이 연결되고, 상기 공통전압 피드백배선(152) 및 보조 피드백배선(153)의 타끝단과 입력단이 연결되는 공통전압 보상부(180)를 포함한다.
액정패널(100)은 측단에 복수의 게이트 구동부(120) 및 데이터 구동부가 테이프 캐리어 패키지(Tape Carrier Package, TCP)방식으로 구비되는데, 화소영역을 둘러싸는 비표시영역에 형성된 패드상에 게이트 구동IC(121)가 실장된 게이트 TCP(125)가 본딩되며, 이와 수직하는 방향으로 데이터 구동IC(131)가 실장된 데이터 TCP(135)가 본딩된다.
이러한 액정패널(100)의 내측으로는 복수의 게이트라인(GL)과 데이터라인(DL)이 교차되어 복수의 화소를 포함하는 화소영역이 정의되고, 각 화소에는 복수의 박막트랜지스터(T)와 액정캐패시터(LC)가 형성된다. 또한, 게이트라인(GL)과 평행하게 복수의 공통라인(CL)이 형성되어 각 화소에 연결된다.
게이트 구동부(120)는 메인회로기판(140)상에 실장된 타이밍 제어부(미도시)로부터 인가되는 복수의 게이트 제어신호에 대응하여 게이트라인(GL)을 통해 1 수평기간(1H)씩 순차적으로 게이트 구동신호를 화소에 출력한다.
데이터 구동부(130)는 타이밍 제어부로부터 인가되는 데이터 제어신호에 응답하여 상기 게이트 구동신호와 동기되어 데이터라인(DL)을 통해 데이터 신호를 화소에 출력한다.
이에 따라, 각 화소에 구비되어 있는 박막트랜지스터(T)는 게이트 구동신호에 의해 턴-온되고, 입력되는 데이터 신호가 액정캐패시터(LC)에 충전됨에 따라, 액정의 광 투과율이 변화함으로서 영상을 표시하게 된다.
여기서, 액정캐패시터(LC)에 입력되어 상기 데이터 신호와 대응함으로서 액정캐패시터(LC)에 전계가 형성되도록 하는 공통전압(Vcom)은 후술하는 공통전압 보상부(180)로부터 화소영역에 형성된 공통배선(CL)을 통해 공급되며, 이러한 공통배선(CL)은 일 끝단이 공통전압 보상부(180)의 출력단과 연결되는 공통전압 공급배선(151)에 연결된다.
공통전압 공급배선(151)은 화소영역과 게이트 구동부(120)사이에 하나의 배선형태로 형성되며, 공통전압 보상부(180)로부터 인가되는 공통전압(Vcom)을 공통배선을 통해 각 화소(PX)에 출력한다. 또한, 공통전압 공급배선(151)은 타 끝단이 공통전압 피드백 배선(152)과 연결된다.
공통전압 피드백 배선(152)은 공통전압 공급배선(151)과 게이트 구동부(120) 사이에 형성되며, 일 끝단이 공통전압 보상부(180)의 입력단과 연결되고, 타 끝단이 공통전압 공급배선(151)과 연결된다. 이에 따라, 액정패널(100)의 끝단에 위치한 화소들에 공급된 공통전압(Vcom)을 피드백하여 공통전압 보상부(180)에 전달하게 되며, 피드백되는 공통전압(Vcom)은 배선저항 및 기생용량에 의한 리플(ripple)이 반영된 신호이다.
특히, 본 발명의 실시예에 따른 액정표시장치에서는, 공통전압 피드백배선(152)와 양 끝단이 병렬로 연결되는 보조 피드백 배선(153)이 더 형성되는 것을 특징으로 한다.
보조 피드백 배선(153)은 공통전압 피드백배선(152)과 병렬연결되어 그 저항값을 낮춰 피드백 되는 공통전압(Vcom)의 변동을 최소화하기 위한 것으로, 제한된 비표시영역내에 공통전압 피드백배선(152)과 병렬로 연결되어야 하기 때문에 하나의 배선이 공통전압 피드백배선(152) 및 게이트 구동부(120)의 사이가 아닌 게이트 구동부(120)의 게이트 TCP(125)의 외곽을 따라 형성된다.
즉, 보조 피드백 배선(153)은 공통전압 피드백 배선(152)과 연결되는 부분 및 각 게이트 TCP(125) 사이의 연결되는 부분은 액정패널(100)상에 금속배선(1531)으로 형성되고, 나머지 부분은 게이트 TCP(125)상에 금속배선(1532)으로 형성되어 두 배선이 연결됨으로서 하나의 보조 피드백 배선(153)을 이루게 된다. 액정패널(100)상의 보조 피드백 배선(1513)은 게이트 배선(GL)과 동일 금속층에 형성될 수 있다.
여기서, 보조 피드백 배선(153)의 저항값을 공통전압 피드백 배선(152)과 동일하게 설정하는 경우, 두 배선(152, 153)의 전체 저항값을 종래대비 1/2까지 낮출수 있게 된다. 따라서, 이를 통해 피드백 되는 공통전압(Vcom)의 신호지연에 따른 전압변동을 최소화할 수 있다.
또한, 본 발명의 공통전압 피드백 배선(152) 및 보조 피드백 배선(153)은 대면적의 액정패널(100)에 대응됨에 따라 배선 자체저항도 높은 편이며, 이에 두 배선이 양 끝단에서만 연결되는 구조로는 배선의 임의의 지점간 전압분배가 균일하지 않을 수 있다. 이에, 공통전압 피드백 배선(152)과 보조 피드백 배선(153)사이를 연결하는 점핑배선(JP)을 통해 복수의 지점에서 연결될 수 있다.
이러한 점핑배선(JP)은 게이트 TCP(125) 사이마다 하나씩 형성될 수 있으며, 보조 피드백 배선(153)이 게이트 배선(GL)과 동일층에 형성됨에 따라, 게이트 배선(GL)과 단락되는 것을 최소화하기 위해, 그 상부의 다른 금속층에 형성되는 공통전압 피드백 배선(152)으로부터 연장되어 보조 피드백 배선(153)과 인접된 부분에서 접촉패턴에 의해 전기적으로 연결될 수 있다. 이러한 점핑배선(JP)의 상세한 구조는 후술한다.
한편, 도면에서는 공통전압 공급배선(151), 공통전압 피드백배선(152) 및 보조 피드백배선(153)을 용이하게 식별되도록 하기 위해, 타 배선들과는 달리 두껍게 나타내었으나 그 두께가 배선의 폭을 한정하는 것은 아니다.
그리고, 데이터 구동부(130)의 데이터 TCP(135)의 끝단에는 타이밍 제어부(미도시), 공통전압 보상부(180) 및 기타 액정패널(100)의 구동에 필요한 수동소자들이 실장되는 메인회로기판(140)이 구비된다.
여기서, 타이밍 제어부는 외부시스템과 연결되어 영상데이터 및 타이밍 신호를 인가받아 게이트 구동부(120) 및 데이터 구동부(130)를 제어하기 위한 게이트 제어신호 및 데이터 제어신호를 생성한다.
또한, 공통전압 보상부(180)는 전원전압을 인가받아 액정패널(100)을 구동시키기 위한 소정 전압레벨의 공통전압(Vcom)을 생성하고, 액정패널(100)에 인가된 공통전압(Vcom)을 피드백 받아서 공통전압(Vcom)을 보상한다. 이를 위해, 공통전압 보상부(180)는 출력단이 공통전압 공급배선(151)과 전기적으로 연결되고, 입력단이 공통전압 피드백 배선(152) 및 보조 피드백 배선(153)과 전기적으로 연결된다.
이러한 구조에 따라, 본 발명의 공통전압 보상부를 포함하는 액정표시장치는 공통전압 공급배선과 연결되어 액정패널에 출력되는 공통전압(Vcom)을 피드백 받는 공통전압 피드백 배선과 병렬로 연결되고 그의 전체 저항값을 낮추는 보조 피드백 배선을 더 구비함에 따라, 신호지연에 따른 공통전압 편차를 최소화 할 수 있다. 여기서, 공통전압 피드백 배선(152) 및 보조 피드백 배선(153)는 소정개의 등가저항으로 나타낼 수 있으며, 이하 도면을 참조하여 본 발명의 실시예에 따른 피드백 배선의 전압분배 형태를 설명한다.
도 5는 본 발명의 실시예에 따른 액정표시장치에서 공통전압의 입출력과 관계된 배선 및 공통전압 보상부의 구조를 등가회로도로 나타낸 도면이다.
도면에서는, 다섯지점에서 서로 연결되는 공통전압 공급배선 및 공통전압 피드백배선의 일 예를 나타내고 있으며, 따라서 6개의 게이트 TCP가 구비된 액정표시장치에서의 배선 구조를 나타내고 있다.
도 5를 참조하면, 본 발명의 공통전압 보상부 및 이와 연결된 배선은, 공통배선에 공통전압(Vcom)을 출력하고 공통전압 보상부(180)의 출력단과 연결되는 공통전압 공급배선(151)과, 이와 병렬로 연결되는 공통전압 피드백 배선(152) 및 보조 피드백 배선(153)을 포함한다. 두 피드백 배선(152, 153)은 공통전압 보상부(180)의 입력단에 연결된다.
여기서, 공통전압 피드백 배선(152) 및 보조 피드백 배선(153)은 서로 병렬로 연결되되, 끝단 뿐만 아니라 중앙의 다수 지점에서 점핑배선(JP)에 의해 더 연결된다.
따라서, 공통전압 피드백 배선(152)에서 점핑배선(JP)의 접점을 기준으로 분할되는 저항성분을 R1-1 ~ R1-5 라 하고, 보조 피드백 배선(153)에서 점핑배선(JP)의 접점을 기준으로 분할되는 저항성분을 R2-1 ~ R2-5 라고 하며, 각 점핑배선(JP)의 저항성분을 R'1-1 ~ R'1-5 라고 하면, 공통전압 피드백 배선(152) 및 보조 피드백 배선(153)의 전체저항 R1, R2는 이하의 수학식 1,
Figure 112013119913013-pat00001
이고, 두 피드백 배선(152,153)의 전체저항(R_FB)에 대한 역수는, 이하의 수학식 2,
Figure 112013119913013-pat00002
가 된다.
여기서, 각 점핑배선(JP)의 저항성분을 R'1-1 ~ R'1-5이 0Ω에 가깝게 형성되도록 하고(R'=0), R1과 R2가 동일한 저항치를 갖도록 하면(R1=R2), 이하의 수학식 3에 따라,
Figure 112013119913013-pat00003
가 된다. 즉, 공통전압 보상부(180)에 입력되는 피드백된 공통전압은 공통전압 피드백 배선(152)의 저항값이 1/2 일때의 파형으로 입력되어 RC 딜레이에 의한 신호지연이 감소되게 된다.
한편, 공통전압 보상부는, 제1 저항(R3)과, 상기 제1 저항(R3)과 연결되는 반전 입력 단자, 기준 전압(Vref)이 인가되는 비반전 입력 단자 및 출력 단자를 포함하는 연산 증폭기(OP)와, 상기 반전 입력 단자 및 상기 출력 단자 사이에 배치되는 제2 저항(R4)을 포함하여 구성되며, 두 저항(R3,R4)의 저항값에 따라 입력되는 피드백 공통전압을 반전시켜 공통전압 리플을 제거하게 된다.
이하, 도면을 참조하여 본 발명의 액정표시장치에서 공통전압 피드백 배선과 보조 피드백 배선을 연결하는 점핑배선의 구조를 설명한다.
도 6은 본 발명의 실시예에 따른 액정표시장치의 공통전압 피드백 배선과 보조 피드백 배선이 연결되는 부분의 일부를 나타내는 도면이다. 도 6을 참조하면, 본 발명의 액정표시장치에 형성되는 공통전압 피드백 배선은 화소영역과 게이트 구동부사이에 배치되되, 공통전압 피드백 배선과 수직하는 방향으로 다수의 게이트 배선이 하부층으로 교차하여 형성된다.
또한, 복수의 게이트 배선사이로 점핑배선(JP)이 형성되어 공통전압 피드백 배선과 연결된다. 여기서 점핑배선(JP)은 접촉패턴(P)에 의해 게이트 배선과 동일층에 형성된 보조 피드백 배선과 전기적으로 연결될 수 있다.
한편, 대면적 및 고해상도 추세에 따라, RC 딜레이에 의한 게이트 배선의 충전편차문제를 해결하기 위해 액정패널의 양측단에 두 개의 게이트 구동부를 구비하는 듀얼 게이트 방식 액정표시장치가 제안되었으며, 이하, 도면을 참조하여 본 발명의 제2 실시예에 따른 듀얼 게이트 방식 액정표시장치를 설명한다.
도 7은 본 발명의 제2 실시예에 따른 공통전압 보상부를 포함하는 액정표시장치를 나타내는 도면이다.
도 7를 참조하면, 본 발명의 제2 실시예에 따른 공통전압 보상부를 포함하는 액정표시장치는, 양측단에 제1 및 제2 게이트 구동부(220,260)와, 일 측단에 데이터 구동부(230)가 각각 구비되고, 이와 전기적으로 연결되는 복수의 화소(PX)가 형성되는 액정패널(200)과, 상기 제1 및 제2 게이트 구동부(220,260) 및 화소(PX) 사이에 각각 형성되어 상기 화소(PX)에 공통전압(Vcom)을 공급하는 제1 및 제2 공통전압 공급배선(251, 271)과, 상기 제1 및 제2 공통전압 공급배선(251, 271)과 나란한 방향으로 형성되고, 상기 제1 및 제2 공통전압 공급배선(251, 271)과 각각 일 끝단에서 연결되어 상기 공통전압(Vcom)을 피드백 받는 제1 및 제2 공통전압 피드백배선(252, 272)과, 상기 제1 및 제2 공통전압 피드백배선(252, 272)과 각각 병렬로 연결되어 저항을 낮추는 제1 및 제2 보조 피드백배선(253, 273)와, 상기 제1 및 제2 공통전압 공급배선(252, 272)의 타 끝단과 출력단이 각각 연결되고, 상기 제1 및 제2 공통전압 피드백배선(253, 273)의 타 끝단과 입력단이 각각 연결되는 제1 및 제2 공통전압 보상부(280, 290)을 포함한다.
액정패널(200)은, 내측에 형성되는 게이트 배선(GL), 데이터 배선(DL) 및 공통배선(CL)과 화소(PX) 구조를 상기의 제1 실시예에 동일하며, 다만 화소영역을 중심으로 제1 게이트 구동부(220)과 대향하는 형태로 제2 게이트 구동부(260)이 더 구비되고, 게이트 배선(GL)의 끝단이 제2 게이트 구동부(260)와 연결되어 제1 및 제2 게이트 구동부(220, 260)가 동시에 구동함으로서, 종래 대비 게이트 배선(GL)에의 양단에서 발생하는 신호편차를 개선하게 된다.
그리고, 데이터 구동부(230)는 타이밍 제어부로부터 인가되는 데이터 제어신호에 응답하여 상기 게이트 구동신호와 동기되어 데이터라인(DL)을 통해 데이터 신호를 화소에 출력하고, 상기 데이터 신호와 대응함으로서 액정캐패시터(LC)에 전계가 형성되도록 하는 공통전압(Vcom)은 제1 공통전압 보상부(280) 뿐만 아니라, 제2 공통전압 보상부(290)에서도 출력되어 공통배선(CL)을 통해 화소에 공급된다. 이러한 공통배선(CL)은 양 끝단이 제1 및 제2 공통전압 보상부(280, 290)의 출력단과 연결되는 제1 및 제2 공통전압 공급배선(251, 271)에 각각 연결된다.
제1 및 제2 공통전압 공급배선(251, 271)은 화소영역과 각 게이트 구동부(220, 260)사이에 하나의 배선형태로 형성되고, 끝단이 각각 제1 및 제2 공통전압 피드백 배선(252, 272)과 연결된다.
제1 및 제2 공통전압 피드백 배선(252, 272)은 각 공통전압 공급배선(251)과 게이트 구동부(220) 사이에 형성되어 액정패널(200)의 끝단에 위치한 화소들에 공급되는 공통전압(Vcom)을 피드백하여 공통전압 보상부(280, 290)에 전달하게 된다. 또한, 제1 및 제2 공통전압 피드백배선(152)은 각각 양 끝단이 제1 및 제2 보조 피드백 배선(253, 273)이 더 형성된다.
제1 보조 피드백 배선(253)은 하나의 배선이 제1 공통전압 피드백 배선(252)과 연결되는 부분 및 각 게이트 TCP(225)사이의 연결되는 부분은 액정패널(200)상의 금속배선(2531)으로 형성되고, 나머지 부분은 게이트 TCP(225)상의 금속배선(2532)로 이루어져 있다. 또한, 이와 마찬가지로 제2 보조 피드백 배선(273)은 하나의 배선이 제1 공통전압 피드백 배선(272)과 연결되는 부분 및 각 게이트 TCP(275)사이의 연결되는 부분은 액정패널(200)상의 금속배선(2731)으로 형성되고, 나머지 부분은 게이트 TCP(265)상의 금속배선(2732)로 이루어진다.
그리고, 제1 및 제2 공통전압 피드백 배선(252, 272)과 보조 피드백 배선(253, 273)사이를 연결하는 점핑배선(JP)을 통해 복수의 지점에서 연결될 수 있으며, 그 연결구조는 상기 제1 실시예와 동일하다.
또한, 데이터 구동부(230) 및 타이밍 제어부(미도시)와, 이들이 실장되는 메인회로기판(240)의 구조 또한 상기 제1 실시예에 대응된다.
이러한 구조에 따라, 게이트 구동부가 액정패널의 양측단에 구비되어 게이트 배선의 RC 딜레이를 저감한 구조의 액정표시장치에서도 피드백 되는 공통전압(Vcom)의 신호지연에 따른 전압변동을 최소화할 수 있다.
전술한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
100 : 액정패널 120 : 게이트 구동부
121 : 게이트구동IC 125 : 게이트TCP
130 : 데이터 구동부 131 : 데이터구동IC
135 : 데이터TCP 140 : 메인회로기판
151 : 공통전압 공급배선 152 : 공통전압 피드백 배선
153 : 보조 피드백배선 180 : 공통전압 보상부
PX : 화소 T : 박막트랜지스터
LC : 액정캐패시터 JP : 점핑배선
GL : 게이트배선 DL : 데이터배선
CL : 공통배선 Vcom : 공통전압

Claims (12)

  1. 복수의 게이트 배선과, 상기 게이트 배선과 전기적으로 연결되는 복수의 화소가 배치되는 액정패널;
    게이트 구동 IC가 실장된 게이트 TCP를 포함하며, 상기 액정 패널의 적어도 일측단에 배치되는 복수의 게이트 구동부;
    상기 액정 패널의 적어도 타측단에 배치되는 복수의 데이터 구동부;
    상기 게이트 구동부 및 화소 사이에 배치되어 상기 화소에 공통전압을 공급하는 공통전압 공급배선;
    상기 공통전압 공급배선과 나란한 방향으로 배치되고, 상기 공통전압 공급배선과 일끝단에서 연결되어 상기 공통전압을 피드백 받는 공통전압 피드백배선;
    상기 게이트 TCP와 비중첩되는 상기 액정 패널의 비표시영역에서 상기 공통전압 피드백 배선과 전기적으로 연결되며, 상기 공통전압 피드백배선과 병렬로 연결되어 저항을 낮추는 보조피드백 배선; 및
    상기 공통전압 공급배선의 타 끝단과 출력단이 연결되고, 상기 공통전압 피드백배선 및 보조 피드백배선의 타끝단과 입력단이 연결되는 공통전압 보상부
    를 포함하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 보조 피드백배선은,
    상기 게이트 TCP를 거쳐 하나의 배선으로 이루어지는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 게이트 TCP상에 배치된 보조 피드백 배선은,
    상기 게이트 TCP의 외곽을 따라 상기 게이트 구동IC를 둘러싸는 형태로 배치되는 액정표시장치.
  4. 제 2 항에 있어서,
    상기 보조 피드백 배선은,
    상기 액정패널 상에서 상기 공통전압 피드백 배선과 서로 다른 층에서 비중첩되게 배치되는 액정표시장치.
  5. 제 4 항에 있어서,
    두 개의 상기 게이트 TCP 사이마다 구비되는 점핑 배선을 더 구비하며,
    상기 보조 피드백 배선은,
    상기 게이트 배선과 동일층에 배치되고, 상기 점핑배선과 접촉패턴을 통해 서로 전기적으로 연결되는 액정표시장치.
  6. 제 4 항에 있어서,
    두 개의 상기 게이트 TCP 사이마다 구비되는 점핑 배선을 더 구비하는 액정표시장치.
  7. 제 4 항에 있어서,
    상기 보조 피드백 배선은,
    상기 공통전압 피드백배선과 서로 동일한 저항값을 갖도록 형성되는 것을 특징으로 하는 액정표시장치.
  8. 제 1 항에 있어서,
    상기 공통전압 보상부는,
    제1 저항;
    상기 제1 저항과 연결되는 반전 입력 단자, 기준 공통 전압이 인가되는 비반전 입력 단자 및 출력 단자를 포함하는 연산 증폭기; 및
    상기 반전 입력 단자 및 상기 출력 단자 사이에 배치되는 제2 저항을 포함하는 것을 특징으로 하는 액정표시장치.
  9. 제 1 항에 있어서,
    상기 공통전압 보상부는,
    상기 데이터 구동부에 포함되는 데이터 TCP의 일측단에 연결된 메인회로기판 상에 실장되는 것을 특징으로 하는 액정표시장치.
  10. 복수의 게이트 배선과, 상기 게이트 배선과 전기적으로 연결되는 복수의 화소가 배치되는 액정패널;
    게이트 구동 IC가 실장된 게이트 TCP를 포함하며, 상기 액정 패널의 양측단에 배치되는 제1 및 제2 게이트 구동부;
    상기 액정 패널의 타측단에 배치되는 복수의 데이터 구동부;
    상기 제1 및 제2 게이트 구동부 및 화소 사이에 각각 배치되어 상기 화소에 공통전압을 공급하는 제1 및 제2 공통전압 공급배선;
    상기 제1 및 제2 공통전압 공급배선과 나란한 방향으로 배치되고, 상기 제1 및 제2 공통전압 공급배선과 각각 일 끝단에서 연결되어 상기 공통전압을 피드백 받는 제1 및 제2 공통전압 피드백배선;
    상기 게이트 TCP와 비중첩되는 상기 액정 패널의 비표시영역에서 상기 제1 및 제2 공통전압 피드백 배선 각각과 전기적으로 연결되며, 상기 제1 및 제2 공통전압 피드백배선과 각각 병렬로 연결되어 저항을 낮추는 제1 및 제2 보조 피드백배선; 및
    상기 제1 및 제2 공통전압 공급배선의 타 끝단과 출력단이 각각 연결되고, 상기 제1 및 제2 공통전압 피드백배선의 타 끝단과 입력단이 각각 연결되는 제1 및 제2 공통전압 보상부
    를 포함하는 액정표시장치.
  11. 제 1 항에 있어서,
    상기 공통전압 피드백 배선으로부터 상기 게이트 배선과 나란한 방향으로 연장되어 상기 보조 피드백 배선과 연결되는 점핑 배선을 더 구비하는 액정 표시 장치.
  12. 제 1 항에 있어서,
    상기 복수의 게이트 배선 사이에 배치되는 점핑 배선을 더 구비하는 액정 표시 장치.
KR1020130166057A 2013-12-27 2013-12-27 공통전압 보상부를 포함하는 액정표시장치 KR102122535B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130166057A KR102122535B1 (ko) 2013-12-27 2013-12-27 공통전압 보상부를 포함하는 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130166057A KR102122535B1 (ko) 2013-12-27 2013-12-27 공통전압 보상부를 포함하는 액정표시장치

Publications (2)

Publication Number Publication Date
KR20150077149A KR20150077149A (ko) 2015-07-07
KR102122535B1 true KR102122535B1 (ko) 2020-06-12

Family

ID=53789970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130166057A KR102122535B1 (ko) 2013-12-27 2013-12-27 공통전압 보상부를 포함하는 액정표시장치

Country Status (1)

Country Link
KR (1) KR102122535B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102637488B1 (ko) 2016-05-18 2024-02-20 삼성디스플레이 주식회사 전원 공급 장치 및 이를 갖는 표시장치
KR102610090B1 (ko) * 2016-11-30 2023-12-04 엘지디스플레이 주식회사 차단전극이 포함된 표시패널 및 이를 포함하는 표시장치
KR102349504B1 (ko) * 2017-06-08 2022-01-11 엘지디스플레이 주식회사 액정 표시 장치
CN107680546B (zh) * 2017-09-28 2020-06-05 深圳市华星光电技术有限公司 补偿延迟电路及显示装置
CN113889051A (zh) * 2021-11-10 2022-01-04 福建华佳彩有限公司 一种改善面板闪烁不均的驱动方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101233145B1 (ko) * 2006-06-19 2013-02-14 엘지디스플레이 주식회사 액정표시장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101298408B1 (ko) * 2005-07-28 2013-08-20 엘지디스플레이 주식회사 액정패널 및 이를 구비한 액정표시장치
KR101300683B1 (ko) * 2006-02-06 2013-08-26 삼성디스플레이 주식회사 액정 표시 장치
KR101804994B1 (ko) * 2010-12-24 2017-12-07 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101233145B1 (ko) * 2006-06-19 2013-02-14 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
KR20150077149A (ko) 2015-07-07

Similar Documents

Publication Publication Date Title
US9911391B2 (en) Liquid crystal display having common voltage compensator
CN103578439B (zh) 包括公共电压补偿电路的液晶显示装置
US8552945B2 (en) Liquid crystal display device and method for driving the same
JP5680282B2 (ja) 表示装置
US9019187B2 (en) Liquid crystal display device including TFT compensation circuit
JP4566075B2 (ja) 液晶表示装置およびその駆動方法
KR102122535B1 (ko) 공통전압 보상부를 포함하는 액정표시장치
US20080273002A1 (en) Driving chip and display apparatus having the same
US20120007843A1 (en) Tft substrate and liquid crystal display apparatus using the same
US10217431B2 (en) Display apparatus and method of driving the same
US11170727B2 (en) Display device including a common voltage compensation circuit, and method for driving the same
EP2299317A1 (en) Display device
JP4163611B2 (ja) 液晶表示装置
KR102349504B1 (ko) 액정 표시 장치
JP2014085661A (ja) 表示装置
US8887180B2 (en) Display device, electronic device having the same, and method thereof
KR20050007115A (ko) 티.에프.티. 표시장치
KR102181298B1 (ko) 표시장치
KR100559223B1 (ko) 엘씨디모듈
KR100613654B1 (ko) 소스 드라이브 ic 및 이를 구비한 액정표시장치
KR20170037127A (ko) 액정표시장치
KR20060078510A (ko) 보상회로를 구비한 액정표시소자 및 공통전압 인가방법
KR102010848B1 (ko) 액정표시장치와 그 제조방법 및 구동방법
KR20060060869A (ko) 표시 장치
KR20190013042A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant