KR101298408B1 - 액정패널 및 이를 구비한 액정표시장치 - Google Patents

액정패널 및 이를 구비한 액정표시장치 Download PDF

Info

Publication number
KR101298408B1
KR101298408B1 KR1020060071462A KR20060071462A KR101298408B1 KR 101298408 B1 KR101298408 B1 KR 101298408B1 KR 1020060071462 A KR1020060071462 A KR 1020060071462A KR 20060071462 A KR20060071462 A KR 20060071462A KR 101298408 B1 KR101298408 B1 KR 101298408B1
Authority
KR
South Korea
Prior art keywords
common voltage
voltage supply
liquid crystal
lines
line
Prior art date
Application number
KR1020060071462A
Other languages
English (en)
Other versions
KR20070015075A (ko
Inventor
김경석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20070015075A publication Critical patent/KR20070015075A/ko
Application granted granted Critical
Publication of KR101298408B1 publication Critical patent/KR101298408B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

화질을 향상시킬 수 있는 액정패널 및 이를 구비한 액정표시장치가 개시된다.
본 발명에 따른 액정패널은 교차하게 배열된 복수의 게이트라인 및 복수의 데이터라인과, 상기 게이트라인들과 평행하게 배열된 복수의 공통라인 및 상기 공통라인들에 연결되고, 제 1 및 제 2 금속층을 갖는 이중구조로 형성된 공통전압 공급라인을 포함하는 것을 특징으로 한다.
이중배선, 제 1 및 제 2 금속층, 공통라인 공급라인

Description

액정패널 및 이를 구비한 액정표시장치{Liquid Crystal Panel and Liquid Crystal Display device having the same}
도 1은 본 발명의 제 1 실시예에 따른 액정표시장치를 나타낸 도면.
도 2a는 도 1의 A-A'를 따라 절단한 단면도.
도 2b는 도 1의 B-B'를 따라 절단한 단면도.
도 3은 본 발명의 제 2 실시예에 따른 액정표시장치를 나타낸 도면.
도 4a는 도 3의 C-C'를 따라 절단한 단면도.
도 4b는 도 3의 D-D'를 따라 절단한 단면도.
도 5는 본 발명의 제 3 실시예에 따른 액정표시장치를 나타낸 도면.
도 6a는 도 5의 E-E'를 따라 절단한 단면도.
도 6b는 도 5의 F-F'를 따라 절단한 단면도.
도 7은 본 발명의 제 4 실시예에 따른 액정표시장치를 나타낸 도면.
도 8a는 도 7의 G-G'를 따라 절단한 단면도.
도 8b는 도 7의 H-H'을 따라 절단한 단면도.
도 9는 본 발명의 제 5 실시예에 따른 액정표시장치를 나타낸 도면.
도 10은 도 9의 액정패널에 배열된 복수의 신호라인들을 개략적으로 나타낸 도면.
도 11a는 도 10의 I ~ I'을 따라 절단한 도면.
도 11b는 도 10의 J ~ J'을 따라 절단한 도면.
도 12는 본 발명의 제 6 실시예의 액정패널에 배열된 복수의 신호라인들을 개략적으로 나타낸 도면.
도 13a는 도 12의 K ~ K'을 따라 절단한 도면.
도 13b는 도 12의 L ~ L'을 따라 절단한 도면.
도 14는 본 발명의 제 7 실시예의 액정패널에 배열된 복수의 신호라인들을 개략적으로 나타낸 도면.
도 15a는 도 14의 M ~ M'을 따라 절단한 도면.
도 15b는 도 14의 N ~ N'을 따라 절단한 도면.
<도면의 주요부분에 대한 간단한 설명>
101,222,301,401,501:제 1 기판 102,202,302,402,502:액정패널
103,226,303,403,503,:게이트 절연막 104, 204;게이트 드라이버
105,228,305,405,505:보호층 106,:데이터 드라이버
116, 216, 316:타이밍 컨트롤러 118, 218, 318:공통전압 생성부
120:공통전압 공급라인 120a, 224a:제 1 금속층
120b,224b:제 2 금속층 122:투명금속
128a ~ 128c,232a ~ 232c:제 1 내지 제 3 공통전압 공급라인
130a ~ 130d, 230a ~ 230d:제 1 내지 제 4 은 도트
201:하부기판 203:상부기판
204a ~ 204c, 304a ~ 304c :제 1 내지 제 3데이터 TCP
206a ~ 206c, 306a ~ 306c:제 1 내지 제 3 데이터 드라이버 IC
208, 308:데이터 PCB 210, 310a ~ 310d:게이트 TCP
212, 312a ~ 312d:게이트 드라이버 IC
214:LOG형 신호라인
220a, 320, 420, 520:제 1 공통전압 공급라인
220b, 322, 422, 522:제 2 공통전압 공급라인
307a, 407a, 507a:제 1 투명전극 307b, 407b, 507b:제 2 투명전극
314a, 314b:제 1 및 제 2 LOG 라인
320a,322a,420a,422a,520a,522a:제 1 금속층
320b,322b,420b,422b,520b,522b:제 2 금속층
330:ITO 전극 430a, 532a:제 1 ITO 전극
430b, 532b:제 2 ITO 전극
본 발명은 액정을 이용한 액정패널 및 그를 포함하는 액정표시장치에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 갖는 평판표시장치의 필요성이 대두되었다. 이중 액정표시장 치(Liquid Crystal Display device)는 해상도, 컬러표시, 화질 등에서 우수하여 노트북 모니터나 데스크탑 모니터에 활발하게 적용되고 있다.
액정표시장치는 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 형성한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
상기 액정표시장치는 화상을 표시하는 액정패널과, 상기 액정패널을 구동하기 위한 구동부로 구분된다.
상기 액정패널 상에는 화소영역을 정의하는 복수의 게이트라인 및 데이터 라인이 배열되고 상기 게이트라인과 데이터라인의 교차부에는 스위칭 소자인 박막트랜지스터(TFT)가 형성되어 있다.
상기 구동부는 상기 게이트라인을 구동시키는 게이트 드라이버와, 상기 데이터라인을 구동시키는 데이터 드라이버와, 상기 게이트 드라이버 및 데이터 드라이버를 제어하는 타이밍 컨트롤러 등으로 이루어진다.
또한, 상기 구동부는 기준전압인 공통전압(Vcom)을 생성하여 상기 액정패널로 공급하는 공통전압 생성부를 더 포함한다. 상기 공통전압 생성부는 상기 공통전압(Vcom)을 상기 액정패널로 공급하는 역할을 한다.
상기 액정패널이 TN 모드를 갖는 경우, 상기 공통전압(Vcom)은 은(Ag) 도트를 통해 상부기판 상에 형성된 공통전극으로 공급된다. 상기 은(Ag) 도트는 하부기판 상에 형성되는데, 상기 은(Ag) 도트는 공통전압 공급라인과 전기적으로 연결되 어 있다. 이때, 상기 공통전압 공급라인은 상기 게이트라인 또는 데이터라인과 동일한 재질로 이루어져 있고 동일한 공정을 통해 형성된다.
상기 액정패널이 IPS 모드를 갖는 경우, 상기 공통전압(Vcom)은 상기 게이트라인과 평행하게 형성된 공통라인으로 공급된다. 상기 공통라인은 상기 액정패널의 좌측과 우측 상에 형성된 공통전압 공급라인과 전기적으로 연결되어 있다. 상기 공통전압 공급라인과 공통라인은 게이트라인 또는 데이터라인과 동일한 재질로 이루어져 있고 동일한 공정을 통해 형성된다.
이러한 경우, 액정패널의 좌측에 형성된 공통전압 공급라인은 상기 게이트라인과 쇼트 되지 않도록 하기 위해 데이터라인과 동일한 재질로 이루어져 있고 데이터라인을 형성할때 동시에 형성된다.
상기 공통라인 및 공통전압 공급라인은 게이트라인 또는 데이터라인과 동일한 금속 재질로 이루어져 있다. 상기 공통라인 및 공통전압 공급라인 등은 상기 액정패널의 면적에 따라 길이가 결정되는데, 상기 액정패널의 면적이 대형화될 수록 상기 공통라인 및 공통전압 공급라인의 길이 또한 증가된다.
상기 공통라인 및 공통전압 공급라인의 길이가 증가됨에 따라 라인 저항이 이에 대응하여 증가하게 된다. 상기 라인 저항으로 인해 상기 공통라인 및 공통전압 공급라인으로 공급된 공통전압(Vcom)이 영향을 받게되어 상기 액정패널의 화질저하를 초래하게 된다.
또한, 상기 공통전압 공급라인의 고저항으로 인해 상기 공통전압(Vcom)이 균일하게 상기 공통전압 공급라인 및 공통라인으로 공급되지 않기 때문에 수평 크로 스 토크현상과 같은 화질상의 문제점이 발생하게 된다.
즉, 상기 액정패널 상에 구비된 액정은 상기 공통라인 및 공통전압 공급라인을 통해 공급된 공통전압(Vcom)과 상기 데이터라인을 통해 공급된 데이터 전압 간의 전위차로 구동되어 상기 액정패널 상에 화상을 표시하게 된다.
따라서, 상기 공통전압(Vcom)이 변하게 되면 상기 액정패널 상에 표시되는 화상에 영향을 주게 되어 화질저하가 발생된다.
본 발명은 공통전압 공급라인을 이중 금속층으로 형성하여 화질을 향상시킬 수 있는 액정패널 및 이를 구비한 액정표시장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 제 1 실시예에 따른 액정패널은 교차하게 배열된 복수의 게이트라인 및 복수의 데이터라인과, 상기 게이트라인들과 평행하게 배열된 복수의 공통라인 및 상기 공통라인들에 연결되고, 제 1 및 제 2 금속층을 갖는 이중구조로 형성된 공통전압 공급라인을 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 제 1 실시예에 따른 액정표시장치는 복수의 게이트라인과 데이터라인이 교차하게 배열되고, 제 1 및 제 2 금속층을 갖는 공통전압 공급라인이 상기 데이터라인에 평행하게 배열된 액정패널 및 상기 공통전압 공급라인으로 공통전압을 공급하는 공통전압 생성부를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 제 2 실시예에 따른 액정패널은 서로 수직하게 배열된 복수의 게이트라인과 데이터라인과, 상기 게이트라인과 평행하게 배열된 공통라인과, 상기 공통라인으로 공통전압을 공급하는 제 1 및 제 2 공통전압 공급라인을 포함하고, 상기 복수의 게이트라인은 적어도 둘 이상의 상이한 금속으로 형성되고, 상기 제 1 및 제 2 공통전압 공급라인은 제 1 및 제 2 금속층을 갖는 이중 구조로 형성된 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 제 2 실시예에 따른 액정표시장치는 복수의 게이트라인과 상기 복수의 게이트라인과 평행하게 공통라인을 배열하고, 상기 게이트라인과 수직하게 배열된 데이터라인과, 상기 복수의 공통라인으로 공통전압을 공급하는 제 1 및 제 2 공통전압 공급라인을 포함하고, 상기 복수의 게이트라인은 적어도 둘 이상의 상이한 금속으로 하나의 라인을 형성하고, 상기 제 1 및 제 2 공통전압 공급라인은 제 1 및 제 2 금속층을 갖는 이중 구조로 형성된 액정패널 및 상기 제 1 및 제 2 공통전압 공급라인으로 공통전압을 공급하는 공통전압 생성부를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
도 1은 본 발명의 제 1 실시예에 따른 액정표시장치를 나타낸 도면이다.
도 1에 도시된 바와 같이, 본 발명의 액정표시장치는 소정의 화상을 표시하는 액정패널(102), 상기 액정패널(102)을 구동하기 위한 게이트 드라이버(104) 및 데이터 드라이버(106)와, 상기 게이트 드라이버(104) 및 데이터 드라이버(106)를 제어하기 위한 타이밍 컨트롤러(116)와, 상기 액정패널(102) 내부에 기준전압인 공 통전압(Vcom)을 공급하는 공통전압 생성부(118)를 포함한다.
이때, 상기 액정패널(102)은 IPS 모드를 갖는다.
상기 액정패널(102)에는 서로 교차하게 배열된 복수의 게이트라인들(GL0 ~ GLn) 및 복수의 데이터라인(DL1 ~ DLm)과 상기 게이트라인(GL0 ~ GLn)과 평행하게 형성된 공통라인(VL0, VL1,,)이 포함되어 있다. 상기 공통라인들(VL0, VL1, ..)은 상기 게이트라인(GL0 ~ GLn)과 동일한 재질로 이루어져 상기 게이트라인(GL0 ~ GLn)과 동일 공정으로 형성된다.
상기 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)의 교차부에는 스위칭 소자인 박막트랜지스터(TFT)가 형성된다.
상기 게이트 드라이버(104)는 상기 타이밍 컨트롤러(116)로부터 생성된 게이트 제어신호에 따라 스캔신호 즉, 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 상기 복수의 게이트라인(GL0 ~ GLn)에 순차적으로 공급한다.
상기 데이터 드라이버(106)는 상기 타이밍 컨트롤러(116)로부터 생성된 데이터 제어신호에 따라 데이터 전압을 상기 복수의 데이터라인(DL1 ~ DLm)으로 공급한다.
상기 타이밍 컨트롤러(108)는 도시되지 않은 시스템으로부터 공급된 수직/수평동기신호(Vsync/Hsync) 및 데이터 이네이블(DE) 신호 등을 이용하여 상기 게이트 제어신호 및 데이터 제어신호를 생성한다.
상기 공통전압 생성부(118)에서 생성된 공통전압(Vcom)은 액정패널(102)의 우측에 배열된 공통전압 공급라인(120)을 통해 상기 공통라인(VL0, VL1,..)으로 공 급된다. 상기 공통전압 공급라인(120)은 도 1에 도시된 바와 같이, 액정패널(102)의 우측에 배열될 수도 있고 좌측에 배열될 수 있다.
상기 공통전압 공급라인(120)이 상기 액정패널(102)의 좌측에 배열되는 경우, 상기 공통전압 공급라인(120)은 상기 복수의 게이트라인(GL0 ~ GLn)과 중첩되지 않도록 상기 데이터라인(DL1 ~ DLm)과 동일한 재질로 동일한 공정을 통해 형성된다.
상기 공통전압 공급라인(120)은 도 2a에 도시된 바와 같이, 제 1 기판(101) 상에 형성된 제 1 금속층(120a)과, 상기 제 1 금속층(120a) 상에 형성된 게이트 절연막(103)과, 상기 게이트 절연막(103) 상에 상기 제 1 금속층(120a)과 대응된 위치에 형성된 제 2 금속층(120b)과, 상기 제 2 금속층(120b) 상에 형성된 보호층(105)으로 이루어져 있다.
상기 제 1 금속층(120a)은 상기 게이트라인(GL0 ~ GLn)과 동일한 재질로 이루어져 있고 상기 제 2 금속층(120b)은 상기 데이터라인(DL1 ~ DLm)과 동일한 재질로 이루어져 있다.
이와 같이, 상기 공통전압 공급라인(120)을 구성하는 제 1 및 제 2 금속층(120a, 120b)은 도 2b에 도시된 바와 같이, 제 1 내지 제 3 컨택홀(H1 ~ H3) 및 투명전극(122)을 통해 전기적으로 연결되어 있다. 상기 제 1 내지 제 3 컨택홀(H1 ~ H3)로 연결된 부분은 적어도 하나 이상으로 상기 공통전압 공급라인(120) 상에 형성된다.
이로인해, 상기 투명금속(122)으로 공급된 공통전압(Vcom)은 상기 제 1 내지 제 3 컨택홀(H1 ~ H3)을 통해 상기 제 1 및 제 2 금속층(120a, 120b)으로 공급된다. 따라서, 상기 제 1 및 제 2 금속층(120a, 120b)으로 동일한 공통전압(Vcom)이 공급된다.
상기 제 1 및 제 2 금속층(120a, 120b)으로 공급된 공통전압(Vcom)은 동일한 전압값을 가지므로, 상기 제 1 및 제 2 금속층(120a, 120b) 사이에서는 캐패시터가 발생되지 않는다. 상기 제 1 및 제 2 금속층(120a, 120b)은 단층을 갖고 형성되기 때문에 병렬구조의 저항을 갖게 된다.
상기 공통전압 공급라인(120)은 상기 제 1 및 제 2 금속층(120a, 120b)이 병렬로 연결된 구조와 상기 제 1 내지 제 3 컨택홀(H1 ~ H3)로 직렬로 연결된 구조를 갖는다.
병렬구조의 저항을 갖는 상기 제 1 및 제 2 금속층(120a, 120b)으로 인해 상기 제 1 및 제 2 금속층(120a, 120b)으로 공급된 공통전압(Vcom)은 안정적으로 상기 공통라인(VL0, VL1, ..)으로 공급된다.
즉, 상기 공통전압 공급라인(120)을 통해 공급된 공통전압(Vcom)은 라인저항에 영향을 받지 않고 상기 공통라인(VL0, VL1,..)으로 공급된다. 이로인해 상기 액정패널(102) 내부에 위치하는 액정(미도시)은 안정적으로 구동되어 최적의 화상을 표시하게 된다.
도 3은 본 발명의 제 2 실시예에 따른 액정표시장치를 나타낸 도면이다.
도 3에 도시된 바와 같이, 본 발명의 액정표시장치는 액정패널(102)과, 상기 액정패널(102)을 구동하기 위한 게이트 드라이버(104) 및 데이터 드라이버(106)과, 상기 게이트 드라이버(104) 및 데이터 드라이버(106)를 제어하는 타이밍 컨트롤러(116)와, 상기 액정패널(102) 내부의 기준전압인 공통전압(Vcom)을 생성하는 공통전압 생성부(118)을 포함한다.
상기 액정표시장치는 위에서 설명한 액정표시장치와 동일하므로 이에 대한 상세한 설명은 생략한다. 여기서, 상기 액정패널(102)은 TN 모드이다.
상기 액정패널(102)에는 복수의 게이트라인(GL0 ~ GLn)과 복수의 데이터라인(DL1 ~ DLm)이 교차되어 형성된다. 또한, 상기 액정패널(102)에는 상기 공통전압 생성부(118)에서 생성된 공통전압(Vcom)이 공급되는 제 1 내지 제 4 은 도트(130a ~ 130d)가 형성되어 있다.
상기 제 1 은 도트(130a)와 제 3 은 도트(130c)는 제 1 공통전압 공급라인(128a)에 전기적으로 연결되어 있고, 상기 제 2 은 도트(130b)와 제 3 은 도트(130c)는 제 2 공통전압 공급라인(128b)에 전기적으로 연결되어 있다. 또한, 상기 제 2 은 도트(130b)와 제 4 은 도트(130d)는 제 3 공통전압 공급라인(128b)을 통해 전기적으로 연결되어 있다.
상기 제 2 및 제 3 공통전압 공급라인(128b, 128c)은 이중으로 형성되어 있다. 상기 제 1 공통전압 공급라인(128a)은 상기 게이트라인(GL0 ~ GLn)과 중첩되지 않도록 상기 데이터라인(DL1 ~ DLm)과 동일한 재질로 이루어져 동일 공정으로 형성된다.
상기 제 1 공통전압 공급라인(128a)은 도 4a에 도시된 바와 같이, 제 1 기판(101) 상에 형성된 게이트 절연막(103)과, 상기 게이트 절연막(103) 상에 형성된 제 2 금속층(120b)과, 상기 제 2 금속층(120b) 상에 형성된 보호층(105)으로 이루어져 있다.
상기 제 2 및 제 3 공통전압 공급라인(128b, 128c)은 도 4b에 도시된 바와 같이, 제 1 기판(101) 상에 형성된 제 1 금속층(120a)과, 상기 제 1 금속층(120a) 상에 형성된 게이트 절연막(103)과, 상기 게이트 절연막(103) 상에 상기 제 1 금속층(120a)에 대응되는 위치에 형성된 제 2 금속층(120b)과, 상기 제 2 금속층(120b) 상에 형성된 보호층(105)으로 이루어져 있다.
상기 제 1 금속층(120a)은 상기 게이트라인(GL0 ~ GLn)과 동일한 재질로 이루어져 상기 게이트라인(GL0 ~ GLn)과 동시에 형성되고, 상기 제 2 금속층(120b)은 상기 데이터라인(DL1 ~ DLm)과 동일한 재질로 이루어져 상기 데이터라인(DL1 ~ DLm)과 동시에 형성된다. 상기 제 1 및 제 2 금속층(120a, 120b)은 본 발명의 제 1 실시예에서 설명한 것과 동일하다.
상기 제 1 및 제 2 금속층(120a, 120b)은 제 1 내지 제 3 컨택홀(도 2b의 H1 ~ H3)과 투명전극(도 2b의 122)을 통해 전기적으로 연결되어 있다. 상기 투명금속(122)으로 공급된 공통전압(Vcom)은 상기 제 1 내지 제 3 컨택홀(H1 ~ H3)을 통해 상기 제 1 및 제 2 금속층(120a, 120b)으로 공급된다. 따라서, 상기 제 1 및 제 2 금속층(120a, 120b)으로 동일한 공통전압(Vcom)이 공급된다.
상기 제 1 및 제 2 금속층(120a, 120b)으로 공급된 공통전압(Vcom)은 동일한 전압값을 가지므로, 상기 제 1 및 제 2 금속층(120a, 120b) 사이에서는 캐패시터가 발생되지 않는다. 상기 제 1 및 제 2 금속층(120a, 120b)은 단층을 갖고 형성되기 때문에 병렬구조의 저항을 갖게 된다.
병렬구조의 저항을 갖는 상기 제 1 및 제 2 금속층(120a, 120b)으로 인해 상기 제 1 및 제 2 금속층(120a, 120b)으로 공급된 공통전압(Vcom)은 안정적으로 상기 제 1 내지 제 4 은 도트(130a ~ 130d)로 공급된다. 상기 제 1 내지 제 4 은 도트(130a ~ 130d)로 공급된 공통전압(Vcom)은 상기 액정패널(102) 상에 형성된 공통전극(미도시)으로 공급된다.
즉, 상기 공통전압 공급라인(120)을 통해 공급된 공통전압(Vcom)은 라인저항에 영향을 받지 않고 상기 공통전극으로 공급된다. 이로인해 상기 액정패널(102) 내부에 위치하는 액정(미도시)은 안정적으로 구동되어 최적의 화상을 표시하게 된다.
도 5는 본 발명의 제 3 실시예에 따른 액정표시장치를 나타낸 도면이다.
도 5에 도시된 바와 같이, 본 발명의 액정표시장치는 복수의 게이트라인(GL0 ~ GLn)과 복수의 데이터라인(DL1 ~ DLm)이 교차하게 배열된 액정패널(202)과, 상기 액정패널(202)의 일측면에 구비되어 상기 데이터라인(DL1 ~ DLm)을 구동시키는 제 1 내지 제 3 데이터 드라이버 IC(206a ~ 206c)와, 상기 액정패널(202)의 타측면에 구비되어 상기 게이트라인(GL0 ~ GLn)을 구동시키는 게이트 드라이버 IC(212)와, 상기 액정패널(202)과 데이터 PCB(208) 사이에 접속되어진 제 1 내지 제 3 데이터 TCP(204a ~ 204c)들과, 상기 데이터 PCB(208) 내에 실장된 타이밍 컨트롤러(216) 및 공통전압 생성부(218)와, 상기 액정패널(202)의 타측에 접속되어진 게이트 TCP(210)를 포함한다.
상기 액정표시장치는 LOG(Line On Glass) 타입으로 이루어져 있고, 상기 액정패널(202)은 IPS 모드 이다.
이때, 상기 게이트 드라이버 IC(212)는 상기 게이트 TCP(210)에 실장되며, 상기 제 1 내지 제 3 데이터 드라이버 IC(206a ~ 206c)는 상기 제 1 내지 제 3 데이터 TCP(204a ~ 204c)에 실장된다.
상기 액정패널(202)은 하부기판(201)과 상부기판(203) 및 상기 하부기판(201)과 상부기판(203) 사이에 주입된 액정(미도시)으로 구성된다. 상기 액정패널(202) 상에는 복수의 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)이 교차하게 배열되어 있고 그 교차부에는 박막트랜지스터(TFT)가 형성되어 있다.
상기 액정패널(202)의 하부기판(201) 상에는 상기 타이밍 컨트롤러(216)와 공통전압 생성부(218)에서 생성된 제어신호 및 복수의 전압들은 상기 게이트 TCP(210)로 공급하는 LOG형 신호라인(214)이 형성된다.
또한, 상기 액정패널(202) 상에는 상기 게이트라인(GL0 ~ GLn)과 평행하게 복수의 공통라인(VL0, VL1, ..)이 형성된다. 상기 복수의 공통라인들(VL0, VL1, ..)에는 상기 공통전압 생성부(218)에서 생성된 공통전압(Vcom)이 제 1 및 제 2 공통전압 공급라인(220a, 220b)을 통해 공급된다.
상기 제 1 공통전압 공급라인(220a)은 상기 액정패널(202)의 좌측에 형성되어 상기 게이트라인(GL0 ~ GLn)과 중첩되지 않도록 하기 위해서 상기 데이터라인(DL1 ~ DLm)과 동일한 재질로 동일 공정을 통해 형성된다. 상기 제 1 공통전압 공급라인(220a)은 상기 제 1 데이터 TCP(204a)를 통해 상기 액정패널(202)의 하부 기판(201) 상에 형성된다.
상기 제 2 공통전압 공급라인(220b)은 상기 액정패널(202)의 우측에 형성되어 상기 제 1 공통전압 공급라인(220a)과 달리 이중으로 형성되어 있다. 이때, 상기 LGO형 라인(214) 또한 상기 제 2 공통전압 공급라인(220b)와 마찬가지로 이중으로 형성될 수 있다. 상기 제 2 공통전압 공급라인(220b)은 상기 제 3 데이터 TCP(204b)를 통해 상기 액정패널(202)의 하부기판(201) 상에 형성된다.
상기 제 1 공통전압 공급라인(220a)은 도 6a에 도시된 바와 같이, 제 1 기판(222) 상에 형성된 게이트 절연막(226)과, 상기 게이트 절연막(226) 상에 형성된 제 2 금속층(224b)과, 상기 제 2 금속층(224b) 상에 형성된 보호층(228)으로 이루어져 있다.
상기 제 2 공통전압 공급라인(220b)은 도 6b에 도시된 바와 같이, 제 1 기판(222) 상에 형성된 제 1 금속층(224a)과, 상기 제 1 금속층(224a) 상에 형성된 게이트 절연막(226)과, 상기 게이트 절연막(226) 상에 상기 제 1 금속층(224a)에 대응되는 위치에 형성된 제 2 금속층(224b)과, 상기 제 2 금속층(224b) 상에 형성된 보호층(228)으로 이루어져 있다.
상기 제 1 금속층(224a)은 상기 게이트라인(GL0 ~ GLn)과 동일한 재질로 이루어져 상기 게이트라인(GL0 ~ GLn)과 동일한 공정을 통해 형성되고, 상기 제 2 금속층(224b)은 상기 데이터라인(DL1 ~ DLm)과 동일한 재질로 이루어져 상기 데이터라인(DL1 ~ DLm)과 동일한 공정을 통해 형성된다.
상기 제 1 및 제 2 금속층(224a, 224b)은 위에서 설명한 바와 같이, 제 1 내 지 제 3 컨택홀(도 2b의 H1 ~ H3)과 투명전극(도 2b의 122)을 통해 전기적으로 연결되어 있다. 상기 투명전극(122)으로 상기 공통전압 생성부(218)에서 생성된 공통전압(Vcom)이 공급되면, 상기 제 1 내지 제 3 컨택홀(H1 ~ H3)을 통해 상기 제 1 및 제 2 금속층(224a, 224b)으로 상기 공통전압이 공급된다.
이로인해, 상기 공통라인(VL0, VL1, ..)은 상기 제 1 및 제 2 공통전압 공급라인(220a, 220b)을 통해 공급된 공통전압(Vcom)이 공급된다. 상기 공통라인(VL0, VL1, ..)은 상기 게이트라인(GL0 ~ GLn)과 동일한 재질로 이루어져 있다.
또한, 상기 액정패널(202)의 하단부에는 상기 제 2 공통전압 공급라인(220b)과 동일한 공통전압 공급라인이 더 구비될 수 있다.
위에서 살펴본 바와 같이, 상기 제 1 및 제 2 금속층(224a, 224b)으로 공급된 공통전압(Vcom)은 동일한 전압값을 가지므로, 상기 제 1 및 제 2 금속층(224a, 224b) 사이에서는 캐패시터가 발생되지 않는다. 상기 제 1 및 제 2 금속층(224a, 224b)은 단층을 갖고 형성되기 때문에 병렬구조의 저항을 갖게 된다.
병렬구조의 저항을 갖는 상기 제 1 및 제 2 금속층(224a, 224b)으로 인해 상기 제 1 및 제 2 금속층(224a, 224b)으로 공급된 공통전압(Vcom)은 안정적으로 상기 공통라인(VL0, VL1, ..)으로 공급된다.
즉, 상기 공통전압 공급라인(120)을 통해 공급된 공통전압(Vcom)은 라인저항에 영향을 받지 않고 상기 공통라인(VL0, VL1,..)으로 공급된다. 이로인해 상기 액정패널(202) 내부에 위치하는 액정(미도시)은 안정적으로 구동되어 최적의 화상을 표시하게 된다.
도 7은 본 발명의 제 4 실시예에 따른 액정표시장치를 나타낸 도면이다.
도 7에 도시된 바와 같이, 상기 액정표시장치는 복수의 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)이 교차하게 배열된 액정패널(202)과, 상기 액정패널(202)의 일측면에 구비되어 상기 데이터라인(DL1 ~ DLm)을 구동시키는 제 1 내지 제 3 데이터 드라이버 IC(206a ~ 206c)와, 상기 액정패널(202)의 타측면에 구비되어 상기 게이트라인(GL0 ~ GLn)을 구동시키는 게이트 드라이버 IC(212)와, 상기 액정패널(202)과 데이터 PCB(208) 사이에 접속되어진 제 1 내지 제 3 데이터 TCP(204a ~ 204c)들과, 상기 데이터 PCB(208) 내에 실장된 타이밍 컨트롤러(216) 및 공통전압 생성부(218)와, 상기 액정패널(202)의 타측에 접속되어진 게이트 TCP(210)를 포함한다.
상기 액정표시장치는 위에서 설명한 액정표시장치와 동일하므로 이에 대한 상세한 설명은 생략한다. 여기서, 상기 액정패널(202)은 TN 모드이다.
상기 액정패널(202)에는 복수의 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)이 교차하게 형성된다. 또한, 상기 액정패널(202) 내부에는 상기 공통전압 생성부(218)에서 생성된 공통전압(Vcom)이 공급되는 제 1 내지 제 4 은 도트(230a ~ 230d)가 형성되어 있다.
상기 제 1 은 도트(230a)와 제 3 은 도트(230c)는 제 1 공통전압 공급라인(232a)을 통해 전기적으로 연결되어 있고, 상기 제 2 은 도트(230a)와 제 3 은 도트(230b, 230c)는 제 2 공통전압 공급라인(232b)를 통해 전기적으로 연결되어 있다. 또한, 상기 제 2 은 도트(230b)와 제 4 은 도트(230d)는 제 3 공통전압 공급라 인(232c)을 통해 전기적으로 연결되어 있다.
상기 제 1 내지 제 4 은 도트(230a ~ 230d)로 공급된 공통전압(Vcom)은 상기 상부기판(203) 상에 형성된 공통전극(미도시)으로 공급된다.
상기 공통전압 생성부(218)에서 생성된 공통전압(Vcom)은 상기 제 1 및 제 2 은도트(230a, 230b)를 통해 상기 제 1 및 제 3 공통전압 공급라인(232a, 232c)으로 공급된다. 이때, 상기 제 2 및 제 3 공통전압 공급라인(232b, 232c)은 이중으로 형성되어 있다.
상기 제 1 공통전압 공급라인(232a)은 상기 액정패널(202)의 좌측에 형성되어 상기 게이트라인(GL0 ~ GLn)과 중첩되지 않도록 하기 위해 상기 데이터라인(DL1 ~ DLm)과 동일한 재질로 이루어져 동일 공정으로 형성된다. 상기 제 1 공통전압 공급라인(232a)은 상기 제 1 데이터 TCP(204a)를 통해 상기 액정패널(202)의 하부기판(201) 상에 형성된다.
상기 제 2 공통전압 공급라인(232b)은 상기 액정패널(202)의 하단에 형성되고, 제 3 공통전압 공급라인(232c)은 상기 액정패널(202)의 우측에 형성되어 상기 제 1 공통전압 공급라인(232a)과 달리 이중으로 형성되어 있다. 상기 제 3 공통전압 공급라인(232c)은 상기 제 3 데이터 TCP(204c)를 통해 상기 액정패널(202)의 하부기판(201) 상에 형성된다.
상기 제 1 공통전압 공급라인(232a)은 도 8a에 도시된 바와 같이, 제 1 기판(222) 상에 형성된 게이트 절연막(226)과, 상기 게이트 절연막(226) 상에 형성된 제 2 금속층(224b)과, 상기 제 2 금속층(224b) 상에 형성된 보호층(228)으로 이루 어져 있다.
상기 제 3 공통전압 공급라인(232c)은 도 8b에 도시된 바와 같이, 제 1 기판(222) 상에 형성된 제 1 금속층(224a)과, 상기 제 1 금속층(224a) 상에 형성된 게이트 절연막(226)과, 상기 게이트 절연막(226) 상에 상기 제 1 금속층(224a)에 대응되는 위치에 형성된 제 2 금속층(224b)과, 상기 제 2 금속층(224b) 상에 형성된 보호층(228)으로 이루어져 있다.
이때, 상기 제 2 공통전압 공급라인(232b)은 상기 제 3 공통전압 공급라인(232c)과 동일하게 형성된다.
상기 제 1 금속층(224a)은 상기 게이트라인(GL0 ~ GLn)과 동일한 재질로 이루어져 상기 게이트라인(GL0 ~ GLn)과 동일한 공정을 통해 형성되고, 상기 제 2 금속층(224b)은 상기 데이터라인(DL1 ~ DLm)과 동일한 재질로 이루어져 상기 데이터라인(DL1 ~ DLm)과 동일한 공정을 통해 형성된다.
상기 제 1 및 제 2 금속층(224a, 224b)은 위에서 설명한 바와 같이, 제 1 내지 제 3 컨택홀(도 2b의 H1 ~ H3)과 투명전극(도 2b의 122)을 통해 전기적으로 연결되어 있다. 상기 투명전극(122)으로 상기 공통전압 생성부(218)에서 생성된 공통전압(Vcom)이 공급되면, 상기 제 1 내지 제 3 컨택홀(H1 ~ H3)을 통해 상기 제 1 및 제 2 금속층(224a, 224b)으로 상기 공통전압(Vcom)이 공급된다.
위에서 살펴본 바와 같이, 상기 제 1 및 제 2 금속층(224a, 224b)으로 공급된 공통전압(Vcom)은 동일한 전압값을 가지므로, 상기 제 1 및 제 2 금속층(224a, 224b) 사이에서는 캐패시터가 발생되지 않는다. 상기 제 1 및 제 2 금속층(224a, 224b)은 단층을 갖고 형성되기 때문에 병렬구조의 저항을 갖게 된다.
병렬구조의 저항을 갖는 상기 제 1 및 제 2 금속층(224a, 224b)으로 인해 상기 제 1 및 제 2 금속층(224a, 224b)으로 공급된 공통전압(Vcom)은 안정적으로 상기 제 1 내지 제 4 은도트(230a ~230d)로 공급된다.
결국, 상기 제 1 내지 제 4 은 도트(230a ~ 230d)와 제 1 내지 제 3 공통전압 공급라인(232a ~ 232c)으로 공급된 공통전압(Vcom)은 상부기판 상에 형성된 공통전극(미도시)으로 공급되어 액정(미도시)을 구동시킨다. 이때 상기 액정은 안정적인 공통전압(Vcom)으로 인해 최적의 화상을 표시할 수 있게 된다.
본 발명에 따른 액정패널은 공통전압 공급라인 또는 LOG형 라인 등을 이중으로 형성하여 라인저항을 줄여서 안정적인 전압을 공급하여 화질을 향상시킬 수 있다.
도 9는 본 발명의 제 5 실시예에 따른 액정표시장치를 나타낸 도면이다.
도 9에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 소정의 화상을 표시하는 액정패널(302), 상기 액정패널(302)의 일측에 구비된 데이터 PCB(308)와 상기 액정패널(302)과 상기 데이터 PCB(308) 사이에 위치하는 제 1 내지 제 3 데이터 TCP(304a ~ 304c)와, 상기 액정패널(302)의 타측에 구비된 제 1 내지 제 4 게이트 TCP(310a ~ 310d)와, 상기 데이터 PCB(308) 상에 실장된 타이밍 컨트롤러(316)와 공통전압 생성부(318)를 포함한다.
이때, 상기 제 1 내지 제 3 데이터 TCP(304a ~ 304c) 내부에는 제 1 내지 제 3 데이터 드라이버 IC(306a ~ 306c)가 실장되어 있으며, 상기 제 1 내지 제 4 게이 트 TCP(310a ~ 310d)에는 제 1 내지 제 4 게이트 드라이버 IC(312a ~ 312d)가 각각 실장되어 있다.
상기 제 1 및 제 2 게이트 TCP(310a, 310b)는 상기 액정패널(302)의 좌측에 구비되고, 상기 제 3 및 제 4 게이트 TCP(310c, 310d)는 상기 액정패널(302)의 우측에 구비되어 있다.
상기 액정패널(302)에는 교차하게 배열된 복수의 게이트라인(GL) 및 복수의 데이터라인(DL)과 상기 게이트라인(GL)과 평행하게 배열된 복수의 공통라인(VL)이 형성되어 있다. 상기 게이트라인(GL)과 데이터라인(DL)의 교차부에는 스위칭 소자인 박막트랜지스터(TFT)가 형성된다.
상기 액정패널(302) 상에는 상기 공통전압 생성부(318)에서 생성된 공통전압(Vcom)을 상기 제 1 및 제 2 게이트 드라이버 IC(312a, 312b)로 공급하는 제 1 및 제 2 LOG 라인(314a, 314b)이 형성되어 있다.
상기 액정패널(302)에 형성된 단위 화소영역에 충분한 충전 특성을 확보하기 위하여 상기 게이트 신호를 안정적으로 공급하기 위해 상기 제 1 및 제 2 LOG 라인(314a, 314b)을 상기 액정패널(302)의 좌/우측에 적용하는 것이다.
상기 공통전압 생성부(318)에서 생성된 공통전압(Vcom)은 상기 액정패널(302)의 좌측에 배열된 제 1 공통전압 공급라인(320)을 통해 상기 복수의 공통라인(VL)으로 공급된다. 또한, 상기 공통전압 생성부(318)에서 생성된 공통전압(Vcom)은 상기 액정패널(302)의 우측에 배열된 제 2 공통전압 공급라인(322)을 통해 상기 공통라인(VL)으로 공급된다.
상기 제 1 공통전압 공급라인(320)이 상기 액정패널(302)의 좌측에 배열되는 경우, 상기 제 1 공통전압 공급라인(320)은 상기 복수의 게이트라인(GL)과 중첩되지 않도록 형성된다. 또한, 상기 제 2 공통전압 공급라인(322)이 상기 액정패널(302)의 우측에 배열되는 경우, 상기 제 2 공통전압 공급라인(322)은 상기 복수의 게이트라인(GL)과 중첩되지 않도록 형성된다.
도 10은 도 9의 액정패널에 배열된 복수의 신호라인들을 개략적으로 나타낸 도면이다.
도 9 및 도 10에 도시된 바와 같이, 상기 액정패널(302)에는 복수의 게이트라인(GL)과 상기 제 1 및 제 2 공통전압 공급라인(320, 322)이 배열되어 있다.
상기 복수의 게이트라인(GL1 ~ GL4) 들 중에 상기 액정패널(302)의 좌측에 형성된 게이트라인(GL-L1 ~ GL-L4)은 제 1 도전성 금속으로 이루어지고, 상기 액정패널(302)의 우측에 형성된 게이트라인(GL-R1 ~ GL-R4)은 제 2 도전성 금속으로 이루어져 있다.
상기 액정패널(302)의 좌측에 형성된 게이트라인(GL-L1 ~ GL-L4)과 상기 액정패널(302)의 우측에 형성된 게이트라인(GL-R1 ~ GL-R4)은 서로 상이한 층에 형성된다. 상기 제 1 및 제 2 도전성 금속은 컨택홀 상에 형성된 ITO 금속(330)을 통해 전기적으로 연결되어 있다.
상기 제 1 공통전압 공급라인(320)은 상기 액정패널(302)의 좌측에 형성되어 상기 액정패널(302)의 좌측에 형성된 게이트라인(GL-L1 ~ GL-L4)을 가로질러 형성된다. 상기 제 2 공통전압 공급라인(322)은 상기 액정패널(302)의 우측에 형성되 고, 상기 액정패널(302)의 우측에 형성된 게이트라인(GL-R1 ~ GL-R4)이 상기 제 2 공통전압 공급라인(322) 상에 형성된다.
상기 제 1 공통전압 공급라인(320)은 도 11a에 도시된 바와 같이, 제 1 기판(301) 상에 소정 간격 이격되어 형성된 제 1 금속층(320a) 및 제 1 게이트 라인(GL-L1)과, 상기 제 1 금속층(320a) 상에 형성된 게이트 절연막(303)과, 상기 게이트 절연막(303) 전면에 형성된 제 2 금속층(320b)과, 상기 제 2 금속층(320b) 상에 형성된 보호층(305)으로 이루어져 있다.
상기 제 1 금속층(320a)은 상기 게이트라인(GL-L1)과 동일한 재질로 이루어져 있고, 상기 제 2 금속층(320b)은 상기 액정패널(302)의 데이터라인(DL)과 동일한 재질로 이루어져 있다. 상기 제 1 및 제 2 금속층(320a, 320b)은 도 11a에 도시된 바와 같이, 서로 상이한 층에 형성된다.
상기 제 1 및 제 2 금속층(320a, 320b)은 소정의 컨택홀 및 제 1 투명전극(307a)을 통해 전기적으로 연결되어 있다. 상기 소정의 컨택홀로 연결된 부분은 적어도 하나 이상으로 상기 공통전압 공급라인(320) 상에 형성된다. 상기 제 1 투명전극(307a)은 상기 ITO 금속(330)과 동일한 재질로 이루어진다.
상기 공통전압 생성부(318)에서 생성된 공통전압(Vcom)은 상기 제 2 금속층(320b)으로 공급되기 때문에 상기 제 2 금속층(320b)으로 공급된 공통전압(Vcom)은 상기 소정의 컨택홀을 통해 상기 제 1 금속층(320a)으로 공급된다.
따라서, 상기 제 1 및 제 2 금속층(320a, 320b)으로 동일한 공통전압(Vcom)이 공급된다.
상기 제 1 및 제 2 금속층(320a, 320b)으로 공급된 공통전압(Vcom)은 동일한 전압값을 가지므로, 상기 제 1 및 제 2 금속층(320a, 320b) 사이에서는 캐패시터가 발생되지 않는다. 상기 제 1 및 제 2 금속층(320a, 320b)은 단층을 갖고 형성되기 때문에 병렬구조의 저항을 갖게 된다.
상기 제 1 공통전압 공급라인(320)은 상기 제 1 및 제 2 금속층(320a, 320b)이 병렬로 연결된 구조와 소정의 컨택홀은 직렬로 연결된 구조를 갖는다.
병렬구조의 저항을 갖는 상기 제 1 및 제 2 금속층(320a, 320b)으로 인해 상기 제 1 및 제 2 금속층(320a, 320b)으로 공급된 공통전압(Vcom)은 안정적으로 상기 복수의 공통라인(VL)으로 공급된다.
즉, 상기 제 1 공통전압 공급라인(320)을 통해 공급된 공통전압(Vcom)은 라인저항에 영향을 받지 않고 상기 복수의 공통라인(VL)으로 공급된다. 이로인해 상기 액정패널(302) 내부에 위치하는 액정(미도시)은 안정적으로 구동되어 최적의 화상을 표시하게 된다.
상기 제 2 공통전압 공급라인(322)은 도 11b에 도시된 바와 같이, 제 1 기판(301) 상에 형성된 제 1 금속층(320a)과, 상기 제 1 금속층(320a) 상에 형성된 게이트 절연막(303)과, 상기 게이트 절연막(303) 상에 소정 간격 이격되어 형성된 제 2 금속층(320b) 및 제 1 게이트라인(GL-R1)과, 상기 제 2 금속층(320b) 및 제 1 게이트라인(GL-R1) 상에 형성된 보호층(305)으로 이루어져 있다.
이때, 상기 제 1 게이트라인(GL-R1)은 상기 액정패널(302)의 우측에 형성된 게이트라인을 의미한다.
상기 제 1 금속층(320a)은 상기 액정패널(302)의 좌측에 형성된 게이트라인(GL-L1)과 동일한 재질로 이루어져 있고, 상기 제 2 금속층(320b)은 상기 액정패널(302)의 우측에 형성된 게이트라인(GL-R1)과 동일한 재질로 이루어져 있다. 또한, 상기 제 2 금속층(320b)은 상기 액정패널(302)의 데이터라인(DL)과 동일한 재질로 이루어져 있다.
상기 공통전압 생성부(318)에서 생성된 공통전압(Vcom)은 상기 제 1 금속층(322a)으로 공급되고, 상기 제 1 금속층(322a)으로 공급된 공통전압(Vcom)은 소정의 컨택홀 상에 형성된 제 2 투명전극(307b)을 통해 상기 제 2 금속층(322b)으로 공급된다.
따라서, 상기 제 1 및 제 2 금속층(322a, 322b)으로 동일한 공통전압(Vcom)이 공급된다.
상기 제 1 및 제 2 금속층(322a, 322b)으로 공급된 공통전압(Vcom)은 동일한 전압값을 가지므로, 상기 제 1 및 제 2 금속층(322a, 322b) 사이에서는 캐패시터가 발생되지 않는다. 상기 제 1 및 제 2 금속층(322a, 322b)은 단층을 갖고 형성되기 때문에 병렬구조의 저항을 갖게 된다.
상기 제 2 공통전압 공급라인(322)은 상기 제 1 및 제 2 금속층(322a, 322b)이 병렬로 연결된 구조와 소정의 컨택홀은 직렬로 연결된 구조를 갖는다.
병렬구조의 저항을 갖는 상기 제 1 및 제 2 금속층(322a, 322b)으로 인해 상기 제 1 및 제 2 금속층(322a, 322b)으로 공급된 공통전압(Vcom)은 안정적으로 상기 복수의 공통라인(VL)으로 공급된다.
즉, 상기 제 2 공통전압 공급라인(322)을 통해 공급된 공통전압(Vcom)은 라인저항에 영향을 받지 않고 상기 복수의 공통라인(VL)으로 공급된다. 이로인해 상기 액정패널(302) 내부에 위치하는 액정(미도시)은 안정적으로 구동되어 최적의 화상을 표시하게 된다.
결국, 상기 제 1 및 제 2 공통전압 공급라인(320, 322)이 앞서 서술한 바와 같이, 이중라인으로 구성됨에 따라 상기 제 1 및 제 2 공통전압 공급라인(320, 322)의 라인저항을 감소시켜 공통전압 생성부(318)에서 생성된 공통전압(Vcom)이 상기 액정패널(302)로 안정적으로 공급된다.
도 12는 본 발명의 제 6 실시예의 액정패널에 배열된 복수의 신호라인들을 개략적으로 나타낸 도면이다.
도 12에 도시된 바와 같이, 액정패널(402)에는 복수의 게이트라인(GL)과 상기 제 1 및 제 2 공통전압 공급라인(420, 422)이 배열되어 있다.
상기 복수의 게이트라인(GL)들 중에 상기 액정패널(402)의 좌측에 형성된 게이트라인(GL-L1 ~ GL-L4)은 제 1 도전성 금속으로 이루어지고, 상기 액정패널(402)의 우측에 형성된 게이트라인(GL-R1 ~ GL-R4) 또한 제 1 도전성 금속으로 이루어져 있다.
상기 액정패널(402)의 좌측 및 우측에 형성된 게이트라인(GL-L1 ~ GL-L4, GL-R1 ~ GL-R4)은 소정의 컨택홀 상에 형성된 제 1 및 제 2 ITO 금속(430a, 430b)을 통해 센터 게이트라인(GL-C1 ~ GL-C4)과 전기적으로 연결되어 있다.
상기 제 1 공통전압 공급라인(420)은 상기 액정패널(402)의 좌측에 형성되 고, 상기 액정패널(402)의 좌측에 형성된 게이트라인(GL-L1 ~ GL-L4)이 상기 제 1 공통전압 공급라인(422)을 가로질러 형성된다.
상기 제 2 공통전압 공급라인(422)은 상기 액정패널(402)의 우측에 형성되고, 상기 액정패널(402)의 우측에 형성된 게이트라인(GL-R1 ~ GL-R4)이 상기 제 2 공통전압 공급라인(422)을 가로질러 형성된다.
상기 제 1 공통전압 공급라인(420)은 도 13a에 도시된 바와 같이, 제 1 기판(401) 상에 형성된 제 1 금속층(420a)과, 상기 제 1 금속층(420a) 상에 형성된 게이트 절연막(403)과, 상기 게이트 절연막(403) 상에 소정 간격 이격되어 형성된 제 2 금속층(420b) 및 제 1 게이트라인(GL-L1)과, 상기 제 2 금속층(420b) 및 상기 제 1 게이트라인(GL-L1) 상에 형성된 보호층(405)으로 이루어진다.
상기 제 1 게이트라인(GL-L1)은 상기 액정패널(402)의 좌측에 형성된 게이트라이을 의미한다.
상기 제 1 금속층(420a)은 상기 센터 게이트라인(GL-C1)과 동일한 재질로 이루어져 있고, 상기 제 2 금속층(420b)은 상기 액정패널(402)의 좌측에 형성된 게이트라인(GL-L1)과 동일한 재질로 이루어져 있다.
상기 공통전압 생성부(도 9의 318)에서 생성된 공통전압(Vcom)은 상기 제 1 금속층(420a)으로 공급되고, 상기 제 1 금속층(422a)으로 공급된 공통전압(Vcom)은 소정의 컨택홀 상에 형성된 제 1 투명전극(407a)을 통해 상기 제 2 금속층(420b)으로 공급된다.
따라서, 상기 제 1 및 제 2 금속층(420a, 420b)으로 동일한 공통전압(Vcom) 이 공급된다.
상기 제 1 및 제 2 금속층(420a, 420b)으로 공급된 공통전압(Vcom)은 동일한 전압값을 가지므로, 상기 제 1 및 제 2 금속층(420a, 420b) 사이에서는 캐패시터가 발생되지 않는다. 상기 제 1 및 제 2 금속층(420a, 420b)은 단층을 갖고 형성되기 때문에 병렬구조의 저항을 갖게 된다.
상기 제 1 공통전압 공급라인(420)은 상기 제 1 및 제 2 금속층(420a, 420b)이 병렬로 연결된 구조와 소정의 컨택홀은 직렬로 연결된 구조를 갖는다.
병렬구조의 저항을 갖는 상기 제 1 및 제 2 금속층(420a, 420b)으로 인해 상기 제 1 및 제 2 금속층(420a, 420b)으로 공급된 공통전압(Vcom)은 안정적으로 상기 복수의 공통라인(VL)으로 공급된다.
즉, 상기 제 1 공통전압 공급라인(420)을 통해 공급된 공통전압(Vcom)은 라인저항에 영향을 받지 않고 상기 복수의 공통라인(VL)으로 공급된다. 이로인해 상기 액정패널(402) 내부에 위치하는 액정(미도시)은 안정적으로 구동되어 최적의 화상을 표시하게 된다.
상기 제 2 공통전압 공급라인(422)은 도 13b에 도시된 바와 같이, 상기 제 1 공통전압 공급라인(422)과 동일하다.
결국, 상기 제 1 및 제 2 공통전압 공급라인(420, 422)이 앞서 서술한 바와 같이, 이중라인으로 구성됨에 따라 상기 제 1 및 제 2 공통전압 공급라인(420, 422)의 라인저항을 감소시켜 공통전압 생성부(318)에서 생성된 공통전압(Vcom)이 상기 액정패널(402)로 안정적으로 공급된다.
도 14는 본 발명의 제 7 실시예의 액정패널에 배열된 복수의 신호라인들을 개략적으로 나타낸 도면이다.
도 14에 도시된 바와 같이, 액정패널(502)에는 복수의 게이트라인(GL)과 상기 제 1 및 제 2 공통전압 공급라인(520, 522)이 배열되어 있다.
상기 제 1 공통전압 공급라인(520)을 기준으로 좌측에 형성된 게이트라인(GL-L1 ~ GL-L4)과, 상기 제 2 공통전압 공급라인(522)을 기준으로 우측에 형성된 게이트라인(GL-R1 ~ GL-R4)은 제 2 도전성 금속으로 이루어져 있다.
상기 제 1 공통전압 공급라인(520)을 기준으로 우측에서부터 연장되어 상기 제 2 공통전압 공급라인(522)을 기준으로 좌측에까지 형성된 센터 게이트라인(GL-C1 ~ GL-C4)은 제 1 도전성 금속으로 이루어져 있다.
상기 제 1 공통전압 공급라인(520)의 좌측에 형성된 게이트라인(GL-L1 ~ GL-L4)과 상기 센터 게이트라인(GL-C1 ~ GL-C4)은 소정의 컨택홀 상에 형성된 제 1 ITO 전극(532a)를 통해 전기적으로 연결된다.
상기 제 2 공통전압 공급라인(522)의 우측에 형성된 게이트라인(GL-R1 ~ GL-R4)과 상기 센터 게이트라인(GL-C1 ~ GL-C4)은 소정의 컨택홀 상에 형성된 제 2 ITO 전극(532b)를 통해 전기적으로 연결된다.
상기 제 1 공통전압 공급라인(520)은 이중라인으로 구성되어 있고, 상기 제 1 공통전압 공급라인(520) 상에 상기 제 1 ITO 전극(532a)이 형성된다. 상기 제 2 공통전압 공급라인(522) 또한 상기 제 1 공통전압 공급라인(522)과 마찬가지로 이중라인으로 구성되어 있고, 상기 제 2 공통전압 공급라인(520) 상에 상기 제 2 ITO 전극(532b)이 형성된다.
상기 제 1 공통전압 공급라인(520)은 도 15a에 도시된 바와 같이, 제 1 기판(501) 전면에 형성된 제 1 금속층(520a)과, 상기 제 1 금속층(520a)에 형성된 게이트 절연막(503)과, 상기 게이트 절연막(503) 전면에 형성된 제 2 금속층(520b)과, 상기 제 2 금속층(520b) 상에 형성된 보호층(505)과, 상기 보호층(505) 상에 소정 간격 이격되어 형성된 제 1 투명금속(507a)과 상기 제 1 ITO 전극(532a)으로 이루어진다.
상기 제 1 금속층(520a)은 상기 센터 게이트라인(GL-C1 ~ GL-C4)과 동일한 재질로 이루어져 있고, 상기 제 2 금속층(520b)은 상기 제 1 공통전압 공급라인(520)의 좌측에 형성된 게이트라인(GL-L1 ~ GL-L4)과 동일한 재질로 이루어져 있다.
공통전압 생성부(도 9의 318)에서 생성된 공통전압(Vcom)은 상기 제 1 금속층(520a)으로 공급되고, 상기 제 1 금속층(520a)으로 공급된 공통전압(Vcom)은 소정의 컨택홀 상에 형성된 제 1 투명전극(507a)을 통해 상기 제 2 금속층(520b)으로 공급된다.
따라서, 상기 제 1 및 제 2 금속층(520a, 520b)으로 동일한 공통전압(Vcom)이 공급된다.
상기 제 1 및 제 2 금속층(520a, 520b)으로 공급된 공통전압(Vcom)은 동일한 전압값을 가지므로, 상기 제 1 및 제 2 금속층(520a, 520b) 사이에서는 캐패시터가 발생되지 않는다. 상기 제 1 및 제 2 금속층(520a, 520b)은 단층을 갖고 형성되기 때문에 병렬구조의 저항을 갖게 된다.
상기 제 1 공통전압 공급라인(520)은 상기 제 1 및 제 2 금속층(520a, 520b)이 병렬로 연결된 구조와 소정의 컨택홀은 직렬로 연결된 구조를 갖는다.
병렬구조의 저항을 갖는 상기 제 1 및 제 2 금속층(520a, 520b)으로 인해 상기 제 1 및 제 2 금속층(520a, 520b)으로 공급된 공통전압(Vcom)은 안정적으로 상기 복수의 공통라인(VL)으로 공급된다.
즉, 상기 제 1 공통전압 공급라인(520)을 통해 공급된 공통전압(Vcom)은 라인저항에 영향을 받지 않고 상기 복수의 공통라인(VL)으로 공급된다. 이로인해 상기 액정패널(502) 내부에 위치하는 액정(미도시)은 안정적으로 구동되어 최적의 화상을 표시하게 된다.
상기 제 2 공통전압 공급라인(522)은 도 15b에 도시된 바와 같이, 상기 제 1 공통전압 공급라인(520)과 동일하다.
결국, 상기 제 1 및 제 2 공통전압 공급라인(520, 522)이 앞서 서술한 바와 같이, 이중라인으로 구성됨에 따라 상기 제 1 및 제 2 공통전압 공급라인(520, 522)의 라인저항을 감소시켜 공통전압 생성부(318)에서 생성된 공통전압(Vcom)이 상기 액정패널(502)로 안정적으로 공급된다.
위에서 언급한 바와 같이, 본 발명에 따른 액정패널은 공통전압 공급라인 또는 LOG형 신호라인 등을 이중으로 형성하여 라인저항을 줄여서 안정적인 공통전압을 공급하여 화질을 향상시킬 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 액정패널은 공통전압 공급라인 또는 LOG형 신호라인 등을 제 1 및 제 2 금속층을 갖는 이중구조로 형성하여 안정적으로 전압을 공급할 수 있다.
또한, 본 발명에 따른 액정패널은 상기 액정패널 전면으로 안정적인 공통전압을 공급시킴으로써 화질을 향상시킬 수 있다.
본 발명은 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (25)

  1. 교차하게 배열된 복수의 게이트라인 및 복수의 데이터라인;
    상기 게이트라인들과 평행하게 배열된 복수의 공통라인;
    상기 공통라인들에 연결되고, 제 1 및 제 2 금속층을 갖는 이중구조로 형성된 공통전압 공급라인; 및,
    상기 제 1 및 제 2 금속층을 갖는 LOG형 신호라인을 포함하는 것을 특징으로 하는 액정패널.
  2. 수직으로 배열된 복수의 게이트라인과 데이터라인;
    적어도 하나 이상의 은 도트;
    상기 적어도 하나 이상의 은 도트에 연결되고, 제 1 및 제 2 금속층을 갖는 이중구조로 형성된 공통전압 공급라인; 및
    상기 제 1 및 제 2 금속층을 갖는 LOG형 신호라인을 포함하는 것을 특징으로 하는 액정패널.
  3. 제 1항 또는 제 2항에 있어서,
    상기 제 1 금속층은 상기 게이트라인과 동일한 재질로 이루어지는 것을 특징으로 하는 액정패널.
  4. 제 1항 또는 제 2항에 있어서,
    상기 제 2 금속층은 상기 데이터라인과 동일한 재질로 이루어지는 것을 특징으로 하는 액정패널.
  5. 제 1항 또는 제 2항에 있어서,
    상기 제 1 및 제 2 금속층은 컨택홀을 경유하는 투명전극에 의해 전기적으로 연결되는 것을 특징으로 하는 액정패널.
  6. 제 5항에 있어서,
    상기 컨택홀은 적어도 하나 이상 형성되는 것을 특징으로 하는 액정패널.
  7. 제 5항에 있어서,
    상기 투명전극에 의해 전기적으로 연결된 부분은 상기 공통전압 공급라인 상에 적어도 하나 이상 형성되는 것을 특징으로 하는 액정패널.
  8. 제 1항에 있어서,
    상기 공통전압 공급라인은 상기 공통라인들의 양끝단에 연결되게 상기 데이터라인과 평행하게 배열되는 것을 특징으로 하는 액정패널.
  9. 삭제
  10. 복수의 게이트라인과 데이터라인이 교차하게 배열되고, 제 1 및 제 2 금속층을 갖는 공통전압 공급라인이 상기 데이터라인에 평행하게 배열되며, 상기 제 1 및 제 2 금속층을 갖는 LOG형 신호라인을 포함하는 액정패널; 및
    상기 공통전압 공급라인으로 공통전압을 공급하는 공통전압 생성부를 포함하는 것을 특징으로 하는 액정표시장치.
  11. 제 10항에 있어서,
    상기 공통전압 공급라인과 연결됨과 아울러 상기 게이트라인들과 평행하게 배열된 복수의 공통라인들을 추가로 포함하는 것을 하는 액정표시장치.
  12. 제 10항에 있어서,
    상기 공통전압 공급라인과 연결된 적어도 하나 이상의 은 도트가 형성되는 것을 특징으로 하는 액정표시장치.
  13. 서로 수직하게 배열된 복수의 게이트라인과 데이터라인;
    상기 게이트라인과 평행하게 배열된 공통라인;
    상기 공통라인으로 공통전압을 공급하는 제 1 및 제 2 공통전압 공급라인을 포함하고,
    상기 복수의 게이트라인은 적어도 둘 이상의 상이한 금속으로 형성되고, 상기 제 1 및 제 2 공통전압 공급라인은 제 1 및 제 2 금속층을 갖는 이중 구조로 형성된 것을 특징으로 하는 액정패널.
  14. 제 13항에 있어서,
    상기 제 1 공통전압 공급라인과 교차되는 복수의 게이트라인은 제 1 도전성 금속으로 이루어지고, 상기 제 2 공통전압 공급라인과 교차되는 복수의 게이트라인은 제 2 도전성 금속으로 이루어지는 것을 특징으로 하는 액정패널.
  15. 제 14항에 있어서,
    상기 제 1 및 제 2 도전성 금속은 서로 상이한 층에 형성되는 것을 특징으로 하는 액정패널.
  16. 제 14항에 있어서,
    상기 제 1 공통전압 공급라인의 제 1 금속층은 상기 제 2 도전성 금속과 동일한 재질로 이루어지고 상기 제 1 공통전압 공급라인의 제 2 금속층은 상기 제 1 도전성 금속과 동일한 재질로 이루어지는 것을 특징으로 하는 액정패널.
  17. 제 14항에 있어서,
    상기 제 2 공통전압 공급라인의 제 1 금속층은 상기 제 1 도전성 금속과 동일한 재질로 이루어지고 상기 제 2 공통전압 공급라인의 제 2 금속층은 상기 제 2 도전성 금속과 동일한 재질로 이루어지는 것을 특징으로 하는 액정패널.
  18. 제 13항에 있어서,
    상기 복수의 게이트라인의 둘 이상의 상이한 금속은 적어도 둘 이상의 컨택홀을 통해 연결되는 것을 특징으로 하는 액정패널.
  19. 제 13항에 있어서,
    상기 제 1 및 제 2 공통전압 공급라인과 교차되는 복수의 게이트라인은 제 1 도전성 금속으로 이루어지고, 상기 복수의 게이트라인은 복수의 컨택홀을 통해 제 2 도전성 금속과 전기적으로 연결되는 것을 특징으로 하는 액정패널.
  20. 제 19항에 있어서,
    상기 제 1 및 제 2 도전성 금속은 서로 상이한 층에 형성되는 것을 특징으로 하는 액정패널.
  21. 제 19항에 있어서,
    상기 제 1 및 제 2 공통전압 공급라인의 제 1 금속층은 상기 제 1 도전성 금속과 동일한 재질로 이루어지고, 상기 제 1 및 제 2 공통전압 공급라인의 제 2 금속층은 상기 제 2 도전성 금속과 동일한 재질로 이루어지는 것을 특징으로 하는 액정패널.
  22. 제 13항에 있어서,
    상기 제 1 공통전압 공급라인의 좌측에 위치하는 복수의 게이트라인과 상기 제 2 공통전압 공급라인의 우측에 위치하는 복수의 게이트라인은 제 1 도전성 금속으로 이루어지고, 상기 제 1 공통전압 공급라인의 우측에 위치하는 복수의 게이트라인과 상기 제 2 공통전압 공급라인의 좌측에 위치하는 복수의 게이트라인은 제 2 도전성 금속으로 이루어지고, 상기 제 1 및 제 2 공통전압 공급라인을 교차하는 복수의 게이트라인은 투명 금속으로 이루어지는 것을 특징으로 하는 액정패널.
  23. 제 22항에 있어서,
    상기 제 1 및 제 2 도전성 금속과 상기 투명 금속은 적어도 둘 이상의 컨택홀을 통해 전기적으로 연결되는 것을 특징으로 하는 액정패널.
  24. 제 22항에 있어서,
    상기 제 1 및 제 2 공통전압 공급라인의 제 1 금속층은 상기 제 2 도전성 금속과 동일한 재질로 이루어지고 상기 제 1 및 제 2 공통전압 공급라인의 제 2 금속층은 상기 제 1 도전성 금속과 동일한 재질로 이루어지는 것을 특징으로 하는 액정패널.
  25. 복수의 게이트라인과 상기 복수의 게이트라인과 평행하게 공통라인을 배열하고, 상기 게이트라인과 수직하게 배열된 데이터라인과, 상기 복수의 공통라인으로 공통전압을 공급하는 제 1 및 제 2 공통전압 공급라인을 포함하고, 상기 복수의 게이트라인은 적어도 둘 이상의 상이한 금속으로 하나의 라인을 형성하고, 상기 제 1 및 제 2 공통전압 공급라인은 제 1 및 제 2 금속층을 갖는 이중 구조로 형성된 액정패널; 및
    상기 제 1 및 제 2 공통전압 공급라인으로 공통전압을 공급하는 공통전압 생성부를 포함하는 것을 특징으로 하는 액정표시장치.
KR1020060071462A 2005-07-28 2006-07-28 액정패널 및 이를 구비한 액정표시장치 KR101298408B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050069037 2005-07-28
KR1020050069037 2005-07-28

Publications (2)

Publication Number Publication Date
KR20070015075A KR20070015075A (ko) 2007-02-01
KR101298408B1 true KR101298408B1 (ko) 2013-08-20

Family

ID=38080650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060071462A KR101298408B1 (ko) 2005-07-28 2006-07-28 액정패널 및 이를 구비한 액정표시장치

Country Status (1)

Country Link
KR (1) KR101298408B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101065323B1 (ko) 2010-05-24 2011-09-16 삼성모바일디스플레이주식회사 액정 표시 장치
KR102033099B1 (ko) * 2013-09-23 2019-11-29 엘지디스플레이 주식회사 액정표시장치
KR102122535B1 (ko) * 2013-12-27 2020-06-12 엘지디스플레이 주식회사 공통전압 보상부를 포함하는 액정표시장치
KR20150143947A (ko) 2014-06-13 2015-12-24 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR102507960B1 (ko) * 2017-12-13 2023-03-09 엘지디스플레이 주식회사 표시 장치
KR102456422B1 (ko) * 2017-12-28 2022-10-18 엘지디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990054284A (ko) * 1997-12-26 1999-07-15 김영환 액정 표시 소자
KR20030057287A (ko) * 2001-12-28 2003-07-04 가부시키가이샤 아드반스트 디스프레이 화상 표시장치 및 그 제조방법
KR100390283B1 (ko) * 1995-03-17 2003-10-17 가부시끼가이샤 히다치 세이사꾸쇼 광시야각특성을 지닌 액정표시장치
KR20050068199A (ko) * 2003-12-29 2005-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390283B1 (ko) * 1995-03-17 2003-10-17 가부시끼가이샤 히다치 세이사꾸쇼 광시야각특성을 지닌 액정표시장치
KR19990054284A (ko) * 1997-12-26 1999-07-15 김영환 액정 표시 소자
KR20030057287A (ko) * 2001-12-28 2003-07-04 가부시키가이샤 아드반스트 디스프레이 화상 표시장치 및 그 제조방법
KR20050068199A (ko) * 2003-12-29 2005-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20070015075A (ko) 2007-02-01

Similar Documents

Publication Publication Date Title
US7391402B2 (en) Method for driving in-plane switching mode liquid crystal display device
JP2005234544A (ja) 液晶表示装置およびその駆動方法
JP2007128092A (ja) 液晶表示装置
JP2006293297A (ja) 液晶表示装置
KR101298408B1 (ko) 액정패널 및 이를 구비한 액정표시장치
JP2007183537A (ja) 液晶表示装置
US20080001882A1 (en) Liquid crystal display device and method of driving the same
KR101730552B1 (ko) 횡전계 방식 액정표시장치 및 그 구동방법
US20120007843A1 (en) Tft substrate and liquid crystal display apparatus using the same
KR101330393B1 (ko) 액정 표시장치
KR20040062103A (ko) 잔류전하를 제거하는 액정표시장치
US7999782B2 (en) Panel display apparatus and method for driving display panel
EP2328013B1 (en) Liquid crystal display device, active matrix substrate, and electronic device
KR101752780B1 (ko) 액정표시장치 및 그 구동방법
JP4428255B2 (ja) 電気光学装置、駆動方法および電子機器
KR20050105617A (ko) 액정표시장치 및 그 구동방법
EP1927975B1 (en) Method of driving liquid crystal display device
KR100447231B1 (ko) 액정표시장치
KR20050060496A (ko) 공통전극의 접속이 강화된 횡전계방식 액정표시패널 및 그 제조방법
US7598937B2 (en) Display panel
US20070085817A1 (en) Method for driving active matrix liquid crystal display
KR100531478B1 (ko) 액정표시패널 및 그 구동방법
KR20070024893A (ko) 액정표시장치 및 그의 구동방법
KR101017214B1 (ko) 액정표시장치 및 그 구동방법
JP2001305500A (ja) 液晶パネルのリペア方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 7