KR101330393B1 - 액정 표시장치 - Google Patents

액정 표시장치 Download PDF

Info

Publication number
KR101330393B1
KR101330393B1 KR1020070032287A KR20070032287A KR101330393B1 KR 101330393 B1 KR101330393 B1 KR 101330393B1 KR 1020070032287 A KR1020070032287 A KR 1020070032287A KR 20070032287 A KR20070032287 A KR 20070032287A KR 101330393 B1 KR101330393 B1 KR 101330393B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
dummy
liquid crystal
electrode
Prior art date
Application number
KR1020070032287A
Other languages
English (en)
Other versions
KR20080089747A (ko
Inventor
최승찬
유창일
김빈
김해열
문수환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070032287A priority Critical patent/KR101330393B1/ko
Publication of KR20080089747A publication Critical patent/KR20080089747A/ko
Application granted granted Critical
Publication of KR101330393B1 publication Critical patent/KR101330393B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

액정 표시장치가 개시된다. 액정 표시장치는 서로 교차하도록 형성되어 화소 영역을 정의하는 게이트 라인 및 데이터 라인, 게이트 라인 및 데이터 라인과 접속되도록 형성되며, 데이터 라인을 따라 화소 영역의 일측에 일렬적으로 배치된 구동용 박막 트랜지스터, 구동용 박막 트랜지스터와 접속되도록 형성되며, 좌우가 대칭적인 형상을 갖도록 형성된 화소 전극, 및 구동용 박막 트랜지스터와 대칭되는 위치에 형성되도록 데이터 라인을 따라 화소 영역의 타측에 일렬적으로 배치된 더미 패턴을 포함한다.
액정 표시장치, 극성 반전, 세로선, 더미 패턴, 더미용 박막 트랜지스터

Description

액정 표시장치 {LIQUID CRYSTAL DISPLAY}
도 1은 본 발명의 제1 실시예에 따른 액정 표시장치를 개략적으로 설명하기 위한 도면이다.
도 2는 도 1에 도시된 액정 표시장치의 극성 반전 구동 방식을 설명하기 위한 도면이다.
도 3은 도 1에 도시된 액정 패널을 보다 구체적으로 설명하기 위한 도면이다.
도 4는 본 발명의 제2 실시예에 따른 액정 표시장치를 개략적으로 설명하기 위한 도면이다.
도 5는 도 4에 도시된 액정 표시장치의 극성 반전 구동 방식을 설명하기 위한 도면이다.
도 6은 도 4에 도시된 액정 패널을 보다 구체적으로 설명하기 위한 도면이다.
{도면의 주요부분에 대한 부호의 설명}
100: 액정 표시장치 102: 액정 패널
104: 게이트 구동회로 106: 데이터 구동회로
108: 타이밍 제어부 110: 구동용 박막 트랜지스터
112: 화소 전극 114: 더미 패턴
본 발명은 액정 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 부응하여 액정 표시장치(Liquid Crystal Display: LCD), 유기전계 발광소자(Organic Light Emitting Diodes: OLED) 및 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 등과 같은 평판 표시장치(Flat Panel Display: FPD)의 사용이 증가하고 있다. 그 중에서 고해상도를 구현할 수 있고 소형화뿐만 아니라 대형화가 가능한 액정 표시장치가 널리 사용되고 있다.
액정 표시장치는, 일반적으로, 액정의 전기 광학 특성을 이용하여 화상을 표시할 수 있다.
이를 위해, 액정 표시장치는 액정을 사이에 두고 서로 대향하는 컬러 필터 기판 및 박막 트랜지스터 기판을 포함할 수 있다.
컬러 필터 기판은 액정 표시장치를 통해 디스플레이되는 화상의 색을 구현할 수 있다.
이를 위해, 컬러 필터 기판은 제1 기판 상에 형성된 블랙 매트릭스 및 컬러 필터를 포함할 수 있다.
박막 트랜지스터 기판은 액정에 상기 액정을 구동하기 위한 데이터 전압을 인가할 수 있다.
이를 위해, 박막 트랜지스터 기판은 제2 기판 상에 형성된 게이트 라인, 데이터 라인, 박막 트랜지스터 및 화소 전극을 포함할 수 있다. 또한, 박막 트랜지스터 기판은 공통 전극을 더 포함할 수 있다. 여기서, 상기 공통 전극은 컬러 필터 기판에 형성될 수도 있다.
상기의 구성을 갖는 액정 표시장치에서 액정에 직류의 데이터 전압을 오랫동안 인가하면 상기 액정의 열화가 일어날 수 있다.
이를 방지하기 위해 액정에 인가되는 데이터 전압의 극성을 주기적으로 바꾸어 구동해야할 필요가 있으며, 이를 극성 반전 구동 방식이라 한다. 이러한 극성 반전 구동 방식으로는 프레임 반전(frame inversion), 라인 반전(line inversion), 컬럼 반전(column inversion) 및 도트 반전(dot inversion) 구동 방식 등이 있다.
한편, 상기 극성 반전 구동 방식 중에서 어느 하나의 방식으로 구동되는 액정 표시장치에서는 화소 전극과 인접한 데이터 라인 간의 기생 커패시턴스가 화소 전극에 인가되는 데이터 전압의 변화에 영향을 미칠 수 있으며, 이는 구체적인 극성 반전 구동 방식에 따라 다를 수 있다.
예를 들어, 컬럼 반전 구동 방식으로 구동되는 액정 표시장치에서는 데이터 라인 단위로 밝고 어두운 현상이 반복되는 화질 불량의 일종인 세로선 불량이 발생할 수 있다. 이는 박막 트랜지스터의 배치에 의해 화소 전극의 형상이 좌우가 비대칭되도록 형성되기 때문에 발생할 수 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 화질을 개선할 수 있는 액정 표시장치를 제공하고자 하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 액정 표시장치는 서로 교차하도록 형성되어 화소 영역을 정의하는 게이트 라인 및 데이터 라인; 상기 게이트 라인 및 데이터 라인과 접속되도록 형성되며, 상기 데이터 라인을 따라 상기 화소 영역의 일측에 일렬적으로 배치된 구동용 박막 트랜지스터; 상기 구동용 박막 트랜지스터와 접속되도록 형성되며, 좌우가 대칭적인 형상을 갖도록 형성된 화소 전극; 및 상기 구동용 박막 트랜지스터와 대칭되는 위치에 형성되도록 상기 데이터 라인을 따라 상기 화소 영역의 타측에 일렬적으로 배치된 더미 패턴을 포함한다.
한편, 상기 기술적 과제를 달성하기 위한 본 발명에 따른 액정 표시장치는 서로 교차하도록 형성되어 화소 영역을 정의하는 게이트 라인 및 데이터 라인; 상기 게이트 라인 및 데이터 라인과 접속되도록 형성되며, 상기 데이터 라인을 따라 상기 화소 영역의 일측 및 타측 각각에 지그재그 형태로 배치된 구동용 박막 트랜지스터; 상기 구동용 박막 트랜지스터와 접속되도록 형성되며, 좌우가 대칭적인 형상을 갖도록 형성된 화소 전극; 및 상기 구동용 박막 트랜지스터와 대칭되는 위치 에 형성되도록 상기 데이터 라인을 따라 상기 화소 영역의 타측 및 일측 각각에 지그재그 형태로 배치된 더미 패턴을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방식은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예에 따른 액정 표시장치에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시장치를 개략적으로 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 액정 표시장치(100)는 액정 패널(102)을 포함할 수 있다. 또한, 본 발명의 제1 실시예에 따른 액정 표시장치(100)는 게이트 구동회로(104), 데이터 구동회로(106) 및 타이밍 제어부(108)를 더 포함할 수 있다.
액정 패널(102)은 화상을 표시할 수 있다. 이러한 액정 패널(102)은 액정을 사이에 두고 서로 대향하는 컬러 필터 기판 및 박막 트랜지스터 기판을 포함할 수 있으며, 상기 박막 트랜지스터 기판에 게이트 라인(G1, G2, …, Gn-2, Gn-1, Gn) 및 데이터 라인(D1, D2, D3, D4, …, Dm-2, Dm-1, Dm), 구동용 박막 트랜지스터(110), 화소 전극(112) 및 더미 패턴(114)이 형성될 수 있다.
게이트 라인(G1, G2, …, Gn-2, Gn-1, Gn) 및 데이터 라인(D1, D2, D3, D4, …, Dm-2, Dm-1, Dm)은 서로 교차하도록 형성되어 화소 영역을 정의할 수 있다.
게이트 라인(G1, G2, …, Gn-2, Gn-1, Gn)은 게이트 구동회로(104)로부터 게이트 라인(G1, G2, …, Gn-2, Gn-1, Gn)에 인가된 게이트 온/오프 전압을 구동용 박막 트랜지스터(110)의 구동용 게이트 전극에 인가할 수 있다.
이를 위해, 게이트 라인(G1, G2, …, Gn-2, Gn-1, Gn)의 일측은 신장되어 게이트 구동회로(104)와 접속될 수 있다.
데이터 라인(D1, D2, D3, D4, …, Dm-2, Dm-1, Dm)은 데이터 구동회로(106)로부터 데이터 라인(D1, D2, D3, D4, …, Dm-2, Dm-1, Dm)에 인가된 데이터 전압을 구동용 박막 트랜지스터(110)의 구동용 소스 전극에 인가할 수 있다.
이를 위해, 데이터 라인(D1, D2, D3, D4, …, Dm-2, Dm-1, Dm)의 일측은 신장되어 데이터 구동회로(106)와 접속될 수 있다.
구동용 박막 트랜지스터(110)는 게이트 라인(G1, G2, …, Gn-2, Gn-1, Gn) 및 데이터 라인(D1, D2, D3, D4, …, Dm-2, Dm-1, Dm)과 접속되도록 형성될 수 있다.
구체적으로, 구동용 박막 트랜지스터(110)는 구동용 게이트 전극, 구동용 소스 전극 및 구동용 드레인 전극을 구비할 수 있으며, 상기 구동용 게이트 전극이 게이트 라인(G1, G2, …, Gn-2, Gn-1, Gn)과 접속되도록 형성되며, 상기 구동용 소스 전극이 데이터 라인(D1, D2, D3, D4, …, Dm-2, Dm-1, Dm)과 접속되도록 형성될 수 있다. 여기서, 상기 구동용 드레인 전극은 화소 전극(112)과 접속되도록 형성될 수 있다.
상기 구동용 박막 트랜지스터(110)는 상기 데이터 라인(D1, D2, D3, D4, …, Dm-2, Dm-1, Dm)을 따라 상기 화소 영역의 일측에 일렬적으로 배치될 수 있다.
상기 구동용 박막 트랜지스터(110)는 게이트 라인(G1, G2, …, Gn-2, Gn-1, Gn)으로부터 구동용 박막 트랜지스터(110)의 구동용 게이트 전극으로 인가된 게이트 온 전압에 의해 턴 온 될 수 있다. 이때, 턴 온된 구동용 박막 트랜지스터(110)를 통해 데이터 라인(D1, D2, D3, D4, …, Dm-2, Dm-1, Dm)으로부터 구동용 박막 트랜지스터(110)의 구동용 소스 전극으로 인가되는 데이터 전압이 구동용 드레인 전극을 경유하여 화소 전극(112)에 인가될 수 있다. 이와 같은 구동용 박막 트랜지스터(110)는 게이트 라인(G1, G2, …, Gn-2, Gn-1, Gn)으로부터 구동용 박막 트랜지스터(110)의 구동용 게이트 전극으로 게이트 오프 전압이 인가되면 턴 오프 될 수 있다.
화소 전극(112)은 구동용 박막 트랜지스터(110)와 접속되도록 형성될 수 있다. 이러한 화소 전극(112)은 상기 구동용 박막 트랜지스터(110)로부터 화소 전극(112)으로 인가된 데이터 전압을 액정에 인가할 수 있다.
상기 화소 전극(112)은 좌우가 대칭적인 형상을 갖도록 형성될 수 있다. 이는 더미 패턴(114)이 구동용 박막 트랜지스터(110)와 대칭되는 위치에 배치되기 때문이다. 즉, 더미 패턴(114)의 배치로 인해 화소 전극(112)의 기하학적 형상이 좌우가 대칭적인 형상으로 바뀔 수 있다. 이에 대해서는 도 3을 참조하여 후술하기로 한다.
더미 패턴(114)은 구동용 박막 트랜지스터(110)와 대칭되는 위치에 배치되도 록 상기 데이터 라인(D1, D2, D3, D4, …, Dm-2, Dm-1, Dm)을 따라 상기 화소 영역의 타측에 일렬적으로 배치될 수 있다. 여기서, 상기 더미 패턴(114)은 더미용 박막 트랜지스터일 수 있으나, 이에 국한되지 않는다.
게이트 구동회로(104)는 타이밍 제어부(108)로부터 인가되는 게이트 제어신호(GCS)에 응답하여 전원 공급부로부터 인가되는 게이트 온/오프 전압을 게이트선에 순차적으로 인가할 수 있다.
데이터 구동회로(106)는 타이밍 제어부(108)로부터 데이터 구동회로(106)로 인가되는 데이터 제어신호(DCS)에 응답하여 타이밍 제어부(108)로부터 데이터 구동회로(106)로 인가되는 데이터 신호(Data)에 상응하는 데이터 전압을 생성하며, 생성된 데이터 전압을 데이터 라인(D1, D2, D3, D4, …, Dm-2, Dm-1, Dm)에 인가할 수 있다.
타이밍 제어부(108)는 게이트 구동회로(104) 및 데이터 구동회로(106) 각각에 게이트 제어신호(GCS) 및 데이터 제어신호(DCS) 각각을 인가함으로써 게이트 구동회로(104) 및 데이터 구동회로(106) 각각을 제어할 수 있다. 또한, 타이밍 제어부(108)는 데이터 구동회로(106)로 데이터 신호를 인가할 수 있다.
이를 위해, 타이밍 제어부(108)는 외부로부터 데이터 신호(Data), 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 도트 클럭(DCLK), 데이터 인에이블(DE) 등을 인가받을 수 있다.
한편, 도 2는 도 1에 도시된 액정 표시장치의 극성 반전 구동 방식을 설명하기 위한 도면이다.
도 1 및 도 2를 참조하면, 전술한 구성을 갖는 액정 표시장치(100)는 컬럼 반전 구동 방식으로 구동될 수 있다. 여기서, 컬럼 반전은 각 화소 전극(112)에 인가되는 데이터 전압의 극성이 데이터 라인(D1, D2, D3, D4, …, Dm-2, Dm-1, Dm) 단위로 달라지도록 하는 방식이다. 즉, 컬럼 반전에서는, 예를 들어, 한 프레임 동안에 홀수번째 데이터 라인(D1, D2, D3, D4, …, Dm-2, Dm-1, Dm)에 대응되는 모든 화소 전극(112)에 정극성이 인가되고 짝수번째 데이터 라인(D1, D2, D3, D4, …, Dm-2, Dm-1, Dm)에 대응되는 모든 화소 전극(112)에 부극성의 데이터 전압이 인가되었다면, 다음 프레임 동안에는 홀수번째 데이터 라인(D1, D2, D3, D4, …, Dm-2, Dm-1, Dm)에 대응되는 모든 화소 전극(112)에 부극성이 인가되고 짝수번째 데이터 라인(D1, D2, D3, D4, …, Dm-2, Dm-1, Dm)에 대응되는 모든 화소 전극(112)에 정극성의 데이터 전압이 인가된다.
한편, 도 3은 도 1에 도시된 액정 패널을 보다 구체적으로 설명하기 위한 도면이다. 도 3에서는 액정 패널을 보다 구체적으로 설명하기 위해 도 1에 도시된 액정 패널의 좌측 상단부를 도시하였다.
도 3을 참조하면, 상술한 바와 같이, 더미 패턴(114), 예를 들어, 더미용 박막 트랜지스터(116)의 배치로 인해 화소 전극(112)의 기하학적 형상이 좌우가 대칭적인 형상으로 바뀔 수 있다. 여기서, 상기 더미용 박막 트랜지스터(116)는 더미용 게이트 전극, 더미용 소스 전극 및 더미용 드레인 전극을 구비할 수 있으며, 상기 더미용 게이트 전극은 상기 게이트 라인(G1, G2)과 미접속되도록 형성될 수 있으며, 상기 더미용 소스 전극은 상기 데이터 라인(D1, D2, D3)과 접속되도록 형성될 수 있으며, 상기 더미용 드레인 전극은 상기 화소 전극(112)과 미접속되도록 형성될 수 있다.
상기 더미용 박막 트랜지스터(116)의 크기는 구동용 박막 트랜지스터(110)의 크기와 유사할 수 있다.
이 때문에, 각 화소 전극(112)의 기하학적 형상이 좌우가 대칭적인 형상이 될 수 있다. 이로 인해, 각 화소 전극(112)과 인접한 데이터 라인(D1, D2, D3) 간의 기생 커패시턴스의 크기가 좌우측 영역에서 동일할 수 있다.
예를 들어, 화소 전극(112)과 상기 화소 전극(112)의 좌측 영역에 형성된 데이터 라인(D1) 간의 기생 커패시턴스(Cdp1)의 크기와 상기 화소 전극(112)과 상기 화소 전극(112)의 우측 영역에 형성된 데이터 라인(D2) 간의 기생 커패시턴스(Cdp2)의 크기가 동일할 수 있다.
이 때문에, 화소 전극(112)에 인가되는 데이터 전압의 변화가 발생하지 않을 수 있다. 이로 인해, 액정 표시장치(100)의 세로선 불량이 방지되어 액정 표시장치(100)의 화질이 개선될 수 있다.
한편, 도 4는 본 발명의 제2 실시예에 따른 액정 표시장치를 개략적으로 설명하기 위한 도면이다. 도 4에 도시된 액정 표시장치는 구동용 박막 트랜지스터 및 더미 패턴의 배치, 및 액정 표시장치의 극성 반전 구동 방식을 제외하고는 도 1에 도시된 액정 표시장치와 동일하므로, 중복되는 설명은 생략하고, 그 특징에 대해서만 설명한다.
도 4를 참조하면, 본 발명의 제2 실시예에 따른 액정 표시장치(100)는 액정 패널(102)을 포함할 수 있다. 또한, 본 발명의 제1 실시예에 따른 액정 표시장치(100)는 게이트 구동회로(104), 데이터 구동회로(106) 및 타이밍 제어부(108)를 더 포함할 수 있다.
액정 패널(102)은 화상을 표시할 수 있다. 이러한 액정 패널(102)은 액정을 사이에 두고 서로 대향하는 컬러 필터 기판 및 박막 트랜지스터 기판을 포함할 수 있으며, 상기 박막 트랜지스터 기판에 게이트 라인(G1, G2, …, Gn-2, Gn-1, Gn) 및 데이터 라인(D1, D2, D3, D4, …, Dm-2, Dm-1, Dm, Dm+1), 구동용 박막 트랜지스터(110), 화소 전극(112) 및 더미 패턴(114)이 형성될 수 있다.
상기 구동용 박막 트랜지스터(110)는 상기 데이터 라인(D1, D2, D3, D4, …, Dm-2, Dm-1, Dm, Dm+1)을 따라 상기 화소 영역의 일측 및 타측 각각에 지그재그 형태로 배치될 수 있다.
상기 화소 전극(112)은 좌우가 대칭적인 형상을 갖도록 형성될 수 있다. 이는 더미 패턴(114)이 구동용 박막 트랜지스터(110)와 대칭되는 위치에 배치되기 때문이다. 즉, 더미 패턴(114)의 배치로 인해 화소 전극(112)의 기하학적 형상이 좌우가 대칭적인 형상으로 바뀔 수 있다. 이에 대해서는 도 6을 참조하여 후술하기로 한다.
더미 패턴(114)은 구동용 박막 트랜지스터(110)와 대칭되는 위치에 배치되도록 상기 데이터 라인(D1, D2, D3, D4, …, Dm-2, Dm-1, Dm, Dm+1)을 따라 상기 화소 영역의 타측 및 일측 각각에 지그재그 형태로 배치될 수 있다. 여기서, 상기 더미 패턴(114)은 더미용 박막 트랜지스터일 수 있으나, 이에 국한되지 않는다.
한편, 도 5는 도 4에 도시된 액정 표시장치의 극성 반전 구동 방식을 설명하기 위한 도면이다.
도 4 및 도 5를 참조하면, 전술한 구성을 갖는 액정 표시장치(100)는 도트 반전 구동 방식으로 구동될 수 있다. 여기서, 도트 반전은 상/하/좌/우 모든 방향에서 인접 화소 전극(112) 간의 데이터 전압의 극성이 반대가 되도록 하는 방식이다. 이때, 데이터 라인(D1, D2, D3, D4, …, Dm-2, Dm-1, Dm, Dm+1) 관점에서는 컬럼 반전 구동 방식으로 구동되지만, 구동용 박막 트랜지스터(110)가 데이터 라인(D1, D2, D3, D4, …, Dm-2, Dm-1, Dm, Dm+1)을 따라 상기 화소 영역의 일측 및 타측 각각에 지그재그 형태로 배치될 수 있으므로, 액정 표시장치(100)는 도트 반전 구동 방식으로 구동될 수 있다.
한편, 도 6은 도 4에 도시된 액정 패널을 보다 구체적으로 설명하기 위한 도면이다. 도 6에서는 액정 패널을 보다 구체적으로 설명하기 위해 도 4에 도시된 액정 패널의 좌측 상단부를 도시하였다.
도 6을 참조하면, 상술한 바와 같이, 더미 패턴(114), 예를 들어, 더미용 박막 트랜지스터(116)의 배치로 인해 화소 전극(112)의 기하학적 형상이 좌우가 대칭적인 형상으로 바뀔 수 있다. 여기서, 상기 더미용 박막 트랜지스터(116)는 더미용 게이트 전극, 더미용 소스 전극 및 더미용 드레인 전극을 구비할 수 있으며, 상기 더미용 게이트 전극은 상기 게이트 라인(G1, G2)과 미접속되도록 형성될 수 있으며, 상기 더미용 소스 전극은 상기 데이터 라인(D1, D2, D3)과 접속되도록 형성될 수 있으며, 상기 더미용 드레인 전극은 상기 화소 전극(112)과 미접속되도록 형성 될 수 있다.
상기 더미용 박막 트랜지스터(116)의 크기는 구동용 박막 트랜지스터(110)의 크기와 유사할 수 있다.
이 때문에, 각 화소 전극(112)의 기하학적 형상이 좌우가 대칭적인 형상이 될 수 있다. 이로 인해, 각 화소 전극(112)과 인접한 데이터 라인(D1, D2, D3) 간의 기생 커패시턴스의 크기가 좌우측 영역에서 동일할 수 있다.
예를 들어, 화소 전극(112)과 상기 화소 전극(112)의 좌측 영역에 형성된 데이터 라인(D1) 간의 기생 커패시턴스(Cdp1)의 크기와 상기 화소 전극(112)과 상기 화소 전극(112)의 우측 영역에 형성된 데이터 라인(D2) 간의 기생 커패시턴스(Cdp2)의 크기가 동일할 수 있다.
이 때문에, 화소 전극(112)에 인가되는 데이터 전압의 변화가 발생하지 않을 수 있다. 이로 인해, 액정 표시장치(100)의 화질이 개선될 수 있다.
이상 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
따라서, 이상에서 기술한 실시예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 인가되는 것이므로, 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 하며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명에 따르면, 구동용 박막 트랜지스터와 대칭되는 위치에 더미 패턴을 배치하여 화소 전극과 인접한 데이터 라인 간의 기생 커패시턴스가 화소 전극의 좌우측에서 동일하도록 할 수 있다. 이를 통해, 액정 표시장치의 화질을 개선할 수 있다.

Claims (8)

  1. 서로 교차하도록 형성되어 화소 영역을 정의하는 게이트 라인 및 데이터 라인;
    상기 게이트 라인 및 데이터 라인과 접속되도록 형성되며, 상기 데이터 라인을 따라 상기 화소 영역의 일측에 일렬적으로 배치된 구동용 박막 트랜지스터;
    상기 구동용 박막 트랜지스터와 접속되도록 형성되며, 좌우가 대칭적인 형상을 갖도록 형성된 화소 전극; 및
    상기 구동용 박막 트랜지스터와 대칭되는 위치에 형성되도록 상기 데이터 라인을 따라 상기 화소 영역의 타측에 일렬적으로 배치된 더미용 박막 트랜지스터를 포함하고;
    상기 더미용 박막 트랜지스터는 더미용 게이트 전극, 더미용 소스 전극 및 더미용 드레인 전극을 구비하며, 상기 더미용 게이트 전극은 상기 게이트 라인과 미접속되도록 형성되며, 상기 더미용 소스 전극은 상기 데이터 라인과 접속되도록 형성되며, 상기 더미용 드레인 전극은 상기 화소 전극과 미접속되도록 형성된 것을 특징으로 하는 액정 표시장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 화소 전극은 컬럼 인버젼 방식으로 구동되는 것을 특징으로 하는 액정 표시장치.
  5. 서로 교차하도록 형성되어 화소 영역을 정의하는 게이트 라인 및 데이터 라인;
    상기 게이트 라인 및 데이터 라인과 접속되도록 형성되며, 상기 데이터 라인을 따라 상기 화소 영역의 일측 및 타측 각각에 지그재그 형태로 배치된 구동용 박막 트랜지스터;
    상기 구동용 박막 트랜지스터와 접속되도록 형성되며, 좌우가 대칭적인 형상을 갖도록 형성된 화소 전극; 및
    상기 구동용 박막 트랜지스터와 대칭되는 위치에 형성되도록 상기 데이터 라인을 따라 상기 화소 영역의 타측 및 일측 각각에 지그재그 형태로 배치된 더미용 박막 트랜지스터를 포함하고;
    상기 더미용 박막 트랜지스터는 더미용 게이트 전극, 더미용 소스 전극 및 더미용 드레인 전극을 구비하며, 상기 더미용 게이트 전극은 상기 게이트 라인과 미접속되도록 형성되며, 상기 더미용 소스 전극은 상기 데이터 라인과 접속되도록 형성되며, 상기 더미용 드레인 전극은 상기 화소 전극과 미접속되도록 형성된 것을 특징으로 하는 액정 표시장치.
  6. 삭제
  7. 삭제
  8. 제5항에 있어서,
    상기 화소 전극은 도트 반전 방식으로 구동되는 것을 특징으로 하는 액정 표시장치.
KR1020070032287A 2007-04-02 2007-04-02 액정 표시장치 KR101330393B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070032287A KR101330393B1 (ko) 2007-04-02 2007-04-02 액정 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070032287A KR101330393B1 (ko) 2007-04-02 2007-04-02 액정 표시장치

Publications (2)

Publication Number Publication Date
KR20080089747A KR20080089747A (ko) 2008-10-08
KR101330393B1 true KR101330393B1 (ko) 2013-11-15

Family

ID=40151189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070032287A KR101330393B1 (ko) 2007-04-02 2007-04-02 액정 표시장치

Country Status (1)

Country Link
KR (1) KR101330393B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101406290B1 (ko) 2013-05-30 2014-06-12 박준영 액정 표시 장치
US11302274B2 (en) 2017-06-07 2022-04-12 Samsung Display Co., Ltd. Liquid crystal display device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101424012B1 (ko) * 2008-03-04 2014-08-04 삼성디스플레이 주식회사 표시장치와 그 제조방법
KR101634744B1 (ko) * 2009-12-30 2016-07-11 삼성디스플레이 주식회사 표시 장치
KR102037688B1 (ko) 2013-02-18 2019-10-30 삼성디스플레이 주식회사 표시 장치
KR102207037B1 (ko) * 2014-09-17 2021-01-26 엘지디스플레이 주식회사 액정 표시장치
CN107145020B (zh) * 2017-07-03 2020-05-05 深圳市华星光电技术有限公司 基于视角补偿驱动方式的垂直取向型液晶显示面板
CN112764281B (zh) * 2021-01-28 2021-11-23 Tcl华星光电技术有限公司 一种阵列基板及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0627487A (ja) * 1992-07-08 1994-02-04 Fujitsu Ltd 薄膜トランジスタマトリックス及びその製造方法
KR20020074056A (ko) * 2001-03-16 2002-09-28 삼성전자 주식회사 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법
KR20030031278A (ko) * 2001-10-13 2003-04-21 엘지.필립스 엘시디 주식회사 액정표시장치
KR20030058218A (ko) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 액정 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0627487A (ja) * 1992-07-08 1994-02-04 Fujitsu Ltd 薄膜トランジスタマトリックス及びその製造方法
KR20020074056A (ko) * 2001-03-16 2002-09-28 삼성전자 주식회사 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법
KR20030031278A (ko) * 2001-10-13 2003-04-21 엘지.필립스 엘시디 주식회사 액정표시장치
KR20030058218A (ko) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 액정 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101406290B1 (ko) 2013-05-30 2014-06-12 박준영 액정 표시 장치
US11302274B2 (en) 2017-06-07 2022-04-12 Samsung Display Co., Ltd. Liquid crystal display device

Also Published As

Publication number Publication date
KR20080089747A (ko) 2008-10-08

Similar Documents

Publication Publication Date Title
KR101330393B1 (ko) 액정 표시장치
KR102279353B1 (ko) 표시패널
KR101563265B1 (ko) 표시장치 및 그 구동 방법
US10424260B2 (en) Display device
KR101810642B1 (ko) 전기영동 표시장치 및 이의 구동방법
JP2005196112A (ja) 液晶表示装置
KR102562943B1 (ko) 표시 장치
JP4597939B2 (ja) 液晶表示装置とその駆動方法
KR20070041829A (ko) 평판표시장치 및 이의 구동방법
US20110096050A1 (en) Liquid crystal display and method of driving the same
KR101654324B1 (ko) 액정표시장치 및 그의 제조방법
KR20140081101A (ko) 액정표시장치 및 그 구동방법
KR20080002278A (ko) 액정 표시패널의 구동 방법
US9064467B2 (en) Liquid crystal display device and driving method thereof
KR101985245B1 (ko) 액정표시장치
KR20070073309A (ko) 액정 표시 장치
JP2017068117A (ja) 表示装置及びその駆動方法
JP2009282109A (ja) 表示素子
JP6322944B2 (ja) 電気光学装置、駆動用集積回路、電気光学装置の駆動方法及び電子機器
KR20060001331A (ko) 액정표시장치의 구동방법
KR20180014337A (ko) 액정표시장치
KR102055282B1 (ko) 전기영동 표시장치와 그 이미지 업데이트 방법
KR102181298B1 (ko) 표시장치
KR20120119019A (ko) 액정표시장치
WO2013008528A1 (ja) 画素回路及び表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee