KR20030058218A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20030058218A
KR20030058218A KR1020010088613A KR20010088613A KR20030058218A KR 20030058218 A KR20030058218 A KR 20030058218A KR 1020010088613 A KR1020010088613 A KR 1020010088613A KR 20010088613 A KR20010088613 A KR 20010088613A KR 20030058218 A KR20030058218 A KR 20030058218A
Authority
KR
South Korea
Prior art keywords
pixel electrode
pixel
data line
gate
liquid crystal
Prior art date
Application number
KR1020010088613A
Other languages
English (en)
Other versions
KR100885838B1 (ko
Inventor
정유호
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010088613A priority Critical patent/KR100885838B1/ko
Publication of KR20030058218A publication Critical patent/KR20030058218A/ko
Application granted granted Critical
Publication of KR100885838B1 publication Critical patent/KR100885838B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G02F1/136245—Active matrix addressed cells having more than one switching element per pixel having complementary transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

본 발명은 화질 개선을 위한 액정표시장치에 관한 것으로, 게이트 라인과 데이터 라인에 의해 정의되는 화소의 중심에 박막트랜지스터를 형성함으로써, 화소 내에 형성된 화소 전극과 화소전극에 인접하는 데이터 라인 사이에 발생하는 기생 용량의 차이를 '0' 으로 하여 픽셀에 인가되는 전압값의 변동을 막아 액정 표시 화면의 화질을 향상시킨다.

Description

액정 표시 장치 {LIQUID CRYSTAL DISPLAY}
본 발명은 액정표시장치의 박막트랜지스터 어레이 구조에 관한 것으로, 특히 데이터 라인과 데이터 라인에 인접한 화소 전극에 의해 발생하는 기생 용량의 값을 동일하게 하기 위하여 박막트랜지스터의 위치를 변경한 액정표시장치의 픽셀 어레이 구조에 관한 것이다.
액티브 매트릭스(Active Matrix) 구동 방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor)를 이용하여 자연스러운 동화상을 표시하고 있다. 이러한 액정표시장치는 브라운관에 비하여 소형화가 가능하여 휴대용 텔레비전이나 랩탑(Lap-Top)형 퍼스널 컴퓨터등의 모니터로서 상품화되고 있다.
액티브 매트릭스 타입의 액정표시장치는 화소들이 게이트 라인들과 데이터 라인들의 교차부들 각각에 배열되어진 화소 매트릭스(Picture Element 또는 Pixel Matrix)에 텔레비전 신호와 같은 비디오 신호에 해당하는 화상을 표시하게 된다.
화소들 각각은 데이터 라인으로부터 입력되는 데이터 신호의 전압 레벨에 따라 투과 광량을 조절하는 액정셀을 포함한다. 박막트랜지스터는 게이트 라인과 데이터 라인들의 교차부에 설치되어 게이트 라인으로부터 입력되는 스캔신호(게이트 펄스)에 응답하여 액정셀 쪽으로 전송될 데이터 신호를 절환하게 된다.
도 1은 상기와 같은 액정표시장치의 일반적인 픽셀 어레이 구조를 나타내는 도면이다.
도면에 도시한 바와 같이, 액정표시장치의 픽셀 어레이 구조는 데이터 라인(12)과 게이트 라인(14)의 교차부에 박막트랜지스터가 형성되어 있으며, 데이터 라인(12)과 게이트 라인(14) 사이의 화소 영역에 화소 전극들(11a,11b)이 매트릭스 형태로 배치된다.
상기 박막트랜지스터는 게이트 라인(14)에 접속된 게이트 전극(14a)과 데이터 라인(12)에 접속된 소오스 전극(15) 및 화소 전극(11b)에 접속된 드레인 전극(16)을 포함한다.
상기 게이트 라인(gate line)(14)은 화소 전극(11b)의 횡 방향에 대하여 평행하게 배치되어 있고, 게이트 라인(14)과 수직으로 지나는 데이터 라인(data line)(12)이 배치되어 있다.
게이트 라인(14)과 데이터 라인(12)의 교차점에 인접된 상기 게이트 라인(14) 위에는 패널의 형태로 반도체 층(17)이 형성되어 있고, 데이터 라인(12)으로부터 인출되어진 소오스(source) 전극(15)과 상기 데이터 라인(12) 형성 시에 함께 형성된 드레인(drain) 전극(16)이 서로 대향하여 상기 반도체층(17)과 소정 부분 오버랩(overlap)되도록 대치되어 박막트랜지스터를 구성하고 있다.
또한, 게이트 라인(14)과 데이터 라인(12)에 의해 한정된 화소 영역에는 ITO와 같이 투명한 금속으로 이루어진 화소 전극(11b)이 배치되어 있으며, 이때 화소 전극(11b)은 콘택홀(18)을 통해 드레인 전극(16)과 접합됨은 물론 데이터 라인(12)과 게이트 라인(14)으로부터 대략 5∼10 ㎛ 정도의 간격을 두고 화소 영역 전체에 걸쳐 배치되어 있다.
상기 데이터 라인(12)은 구동부로부터 인가되는 데이터 신호를 소오스 전극(15)으로 전송하게 된다. 또한, 게이트 라인(14)은 데이터 라인(12)과 교차되도록 형성되어 게이트 구동부로 인가되는 게이트 신호를 게이트 전극(14a)으로 전송하게 된다. 이때, 게이트 라인(14)에서 전송되는 게이트 신호는 게이트 전극(14a)에 인가되어 데이터 신호가 드레인 전극(16)으로 전송 되도록 한다. 즉, 게이트 전극(14a)은 게이트 신호에 대응하여 데이터 신호를 스위칭(switching)하게 된다.
이러한 과정에 의해서 드레인 전극(16)에 전송된 데이터 신호는 화소 전극(11b)에 인가되어 광의 투과량을 조절하게 된다.
이하, 도 1에 있어서 A-A′선을 따라 절단한 도면을 통하여 박막트랜지스터의 구조 및 동작에 대하여 설명한다.
도 2는 데이터 라인과 게이트 라인이 교차점 부근에 형성된 박막트랜지스터의 단면을 보여주는 도면이다.
도면에 도시된 바와 같이, 박막트랜지스터는 박막트랜지스터 기판(20)의 상부에 형성되어 주사 신호가 인가되는 게이트 전극(14a)과, 주사 신호에 대응하여 데이터 신호를 전송하도록 마련된 액티브층(active layer)(21)과, 액티브층(active layer)(21)과 게이트 전극(14a)을 전기적으로 격리시켜주는 게이트 절연막(gate insulator)(22)과, 액티브층(active layer)(21)의 양쪽 측면 상부에 형성되어 데이터 신호를 인가하는 소오스 전극(15)과, 데이터 신호를 화소 전극(11b)에 인가하는 드레인 전극(16)과, 소오스 전극(15)과 드레인 전극(16)을 보호하기 위해 형성된보호막(24)과, 드레인 전극(16)과 연결된 게이트 절연막(22) 상의 화소전극(11b)으로 구성되어 있다.
그리고, 상기 액티브층(active layer)(21)은 비정질 실리콘(a-Si)을 증착하여 형성된 반도체층(23)과, 반도체층(23)의 양쪽 측면의 상단에 인(P)과 같은 불순물이 도핑된 n+ 비정질 실리콘을 증착하여 형성된 오믹 접촉층(ohmic contact layer)(25)으로 구성된다.
상기와 같이 구성된 박막트랜지스터의 게이트 전극(14a)에 하이 레벨(high level)을 갖는 게이트 신호가 인가되면 액티브층(21)에 전자가 이동할 수 있는 채널(channel)이 형성되어 소오스 전극(15)의 데이터 신호가 액티브층(21)을 경유하여 드레인 전극(16)으로 전달된다.
반면에, 게이트 전극(14a)에 로우 레벨(low level)을 갖는 게이트 신호가 인가되면 액티브층(21)에 형성된 채널이 차단되어 드레인 전극(16)으로 데이터 신호의 전송이 중단된다.
그러나, 상기와 같이 구성된 액티브 매트릭스형 액정표시장치는 데이터 라인을 사이에 두고 양쪽 화소 전극간에 발생하는 기생 용량(parasitic capacitance)의 차이로 인하여 표시 화면의 화질이 저하되는 문제를 안고 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해서 이루어진 것으로, 게이트 라인과 데이터 라인에 의해 정의되는 화소 중심에 게이트 라인으로부터 돌출된 게이트 전극과 접속되도록 박막트랜지스터를 형성함으로써, 화소 내에 형성된화소 전극과 상기 화소 전극에 인접하는 데이터 라인 사이에 발생하는 기생 용량(Cdp)을 동일하게 하여 액정표시장치의 표시 품위를 향상시키는데 있다.
기타 본 발명의 목적 및 특징은 이하의 발명의 구성 및 특허청구범위에서 상세히 기술될 것이다.
도 1은 일반적인 액정표시장치의 픽셀 어레이 구조를 나타낸 도면.
도 2는 도 1에 있어서, A-A＇선을 따라 절단한 박막트랜지스터의 단면도.
도 3은 액정표시장치의 등가회로도.
도 4는 액정 표시 소자의 동작을 나타내는 신호 파형 그래프도.
도 5는 도 1에 있어서, B-B＇선을 따라 절단한 픽셀의 수직 단면도.
도 6은 본 발명의 일 실시예에 따른 픽셀 어레이 구조를 보인 예시도.
*** 도면의 주요부분에 대한 부호의 설명 ***
11,11a,11b: 화소 전극 12,12a,12b: 데이터 라인
14: 게이트 라인14a: 게이트 전극
15: 소오스 전극16: 드레인 전극
17: 반도체층22: 게이트 절연층
24:보호막41: 데이터 전압
42: 화소 전압43: 게이트 전압
상기와 같은 목적을 달성하기 위한 본 발명의 픽셀 어레이 구조는 종횡으로 배열된 복수의 게이트 라인 및 데이터 라인과, 상기 게이트 라인과 데이터 라인으로부터 정의되는 화소와, 상기 화소 내에 매트릭스 형태로 배치된 화소 전극과, 상기 게이트 라인으로부터 돌출된 게이트 전극과 데이터 라인으로부터 돌출된 소오스 전극과 화소 전극에 접속되는 드레인 전극과 반도체층과 오믹 접합층으로 이루어지는 액티브층을 포함하는 박막트랜지스터로 구성되며, 상기 박막트랜지스터는 화소 전극의 중심에 배치되어 있는 것을 특징으로 한다.
상기와 같이 박막트랜지터의 위치를 화소 전극의 중심에 배치시키는 본 발명의 픽셀 어레이 구조는 화소 전극과 화소 전극에 인접하는 데이터 라인 사이에 발생하는 기생 용량(Cdp)이 화소 전극의 좌측과 우측에 대하여 동일한 값을 가지도록 하기 위한 것이다.
이하, 첨부한 도면을 참조하여 데이터 라인과 화소 전극간에 발생하는 스토리지 캐패시터 및 본 발명에 대하여 상세히 설명한다.
도 3은 도 1에 도시한 액티브 매트릭스형 액정표시장치의 등가 회로도이다.
도면에 도시한 바와 같이, 데이터 라인(12)과 게이트 라인(14)이 직교하여배치되고 그들의 교점에 스위칭 소자인 박막트랜지스터(17a)와, 액정층에 인가되는 화소 전압의 유지 특성을 향상시키기 위해 형성된 스토리지 캐피시터(Cst)와, 액정층을 사이에 두고 화소 전극과 공통 전극을 사이에 생기는 액정 용량(Clc)이 있다. 또한, 도 2의 박막트랜지스터의 구성상 게이트/소오스 전극간에(14a/15) 중첩되는 영역(C)에서 생기는 기생 용량(Cgs)과, 게이트/드레인 전극간에(14a/16) 중첩되는 영역(D)에서 생기는 기생 용량(Cgd)과, 도 1의 픽셀 어레이 구조상 데이터 라인(12)과 화소 전극(11a,11b)간에 생기는 기생 용량(Cdp)을 나타낼 수 있다.
상기 게이트 절연막(22)을 사이에 두고 게이트 전극(14a)과 소오스 전극(15)이 중첩되는 영역(C)에서 생기는 기생 용량(Cgs)과, 게이트/드레인 전극간에(14a/16) 중첩 영역(D)에서 생기는 기생 용량(Cgd)과, 데이터 라인(12)과 화소 전극(11a,11b)간에 보호막을 사이에 두고 생기는 기생 용량(Cdp)등은 플리커 발생 및 콘트라스트에 영향을 주는 주요인 들이다.
특히, 보호막을 사이에 두고 데이터 라인(12)과 화소 전극(11a,11b) 사이에 발생되는 기생 용량(Cdp)의 불균일은 그레이 레벨(gray level)을 구현하는데 장애 요인이 된다.
데이터 라인(12)을 사이에 두고 화소 전극들(11a,11b)이 대칭 구조로 형성되어 있는 도 1과 같은 액정표시장치의 픽셀 어레이 구조에서는 기생 용량(Cdp)의 불균일이 생기게 된다.
즉, 데이터 라인(12)과 좌우 화소 전극(11a,11b) 간에 떨어진 거리 d1, d2를 사이에 두고 기생 용량(Cdp)가 발생하게 되는데, 이 기생 용량은 데이터 라인(12)의 좌우측에 대해서 서로 다르다.
도 1의 도면상에서 한쪽 끝에 박막트랜지스터가 형성되어 데이터 라인(12)의 우측에 d2만큼 떨어져 형성된 화소 전극(11b)의 세로 길이(l2)와 상기 화소 전극(11b)에 대향하여 d1만큼 떨어져 형성된 화소 전극(11a)에 대하여 화소 전극(11a)의 세로의 길이(l1)가 서로 다르기 때문에 데이터 라인(12)과 화소 전극(11a,11b) 사이에 발생하는 기생 용량의 차이가 발생하게 된다.
이 기생 용량(Cdp)의 차이는 의해 화소 전극에 인가되는 전압 값을 변동시키는 요인으로 작용하게 된다.
이하, 도면 및 수식을 통하여 기생 용량의 차이(│Cdp1-Cdp2│)가 화질에 미치는 영향에 대해서 상세히 설명한다.
도 4는 도 1에 도시한 액정 표시 소자의 동작을 나타내는 신호 파형이다.
도 4에 도시한 것은 게이트 라인(14)을 거쳐서 박막트랜지스터의 게이트 전극(14a)에 공급되는 게이트 전압(43)과, 박막 트랜지스터의 소오스 전극(15)에 인가되는 신호 전압(41)과 화소 전압(42)의 상대적인 시간 관계이다.
도 4 에 도시된 바와 같이, 선택된 게이트 라인의 게이트 신호에 의한 박막트랜지스터의 게이트 전압(43)이 온(ON) 상태로 되면, 신호 전압(41)이 박막트랜지스터를 거쳐 화소 전극에 공급된다. 한편, 게이트 전압이 온(high)상태로부터 오프(low)상태로 변화할 때, 박막트랜지스터의 게이트 전극과 드레인 전극에 의한 기생 용량(Cgd)에 의해 화소 전압(42)이 변화한다. 이때, 화소 전압의 변화 △Vp 는 피드 스루 전압(feed through voltage)이라 하며 수학식1로 나타낼 수 있다.
△Vp=(Cgd/Ctotal)△Vg
단, Ctotal=Cgs+Cst+Clc+Cdp+Cgd 이고, △Vg 는 게이트 전압이다.
상기 화소 전압(42)은 시간이 흐를수록 기생 용량에 의해 점점 전압 강하가 일어나게 된다.
상기 피드 스루 전압 △Vp는 시간이 경과함에 따라 그 값이 점점 떨어지게 되며, 이 전압 강하의 변동폭 △Vpxl 이 커지게 되면 그레이 레벨을 제대로 구현하지 못하게 된다.
상기 화소 전압(42)에 대한 전압 강하의 변동폭(△Vpxl)은 수학식2로 나타낼 수 있다.
△Vpxl=(│Cdp1-Cdp2│×Vd)/Ctotal
여기서, Cdp1과 Cdp2는 각각 데이터 라인(12)과 상기 데이터 라인(12)으로 부터 d1 만큼 떨어진 제 1 화소 전극(11a) 및 데이터 라인(12)으로부터 d2 만큼 떨어진 제 2 화소 전극(11b) 간에 발생하는 기생 용량이고, Vd는 드레인 전압을 나타낸다.
상기 화소 전압(42)에 대한 전압 강하의 변동폭(△Vpxl)은 여러 가지 기생 용량에 영향을 받는다. 특히, 데이터 라인(12)과 화소 전극(11a,11b) 간에 생기는 기생 용량(Cdp)의 차이는 화소 전압(42)에 대한 전압 강하의 변동폭(△Vpxl) 변화에 지배적인 영향을 준다.
도 5는 도 1에 있어서, B-B＇선을 따라 절단한 픽셀의 수직 단면 구조이다.
도 5를 참조하면, 기판(20) 상에 형성된 게이트 절연막(22)과, 상기 게이트 절연막(22) 상에 데이터 1라인(12)과, 상기 데이터 라인(12)을 보호하기 위한 보호막(24)과, 데이터 라인(12)을 사이에 두고 형성된 제 1 화소 전극(11a)과 제 2 화소 전극(11b)이 대향하여 배치되어 있다.
이때, 데이터 라인(12)을 사이에 두고 데이터 라인(12)에 대하여 d1 만큼 떨어져 위치한 제 1 화소 전극(11a)은 보호막(24)을 사이에 두고 기생 용량(Cdp1)을 발생시키고, 데이터 라인(12)에 대하여 d2 만큼 떨어져 위치한 화소 전극(11b)은 보호막(24)을 사이에 두고 기생 용량(Cdp2)을 발생시킨다.
여기서, d1과 d2는 동일하나 데이터 라인과 기생 용량을 발생시키는 제 1 화소 전극(11a)의 길이와 제 2 화소 전극(11b)의 길이가 다르기 때문에 보호막(24)을 사이에 두고 데이터 라인(12)과 화소 전극(11a,11b)간에 발생하는 기생 용량 Cdp1과 Cdp2는 서로 다른 값을 가진다.
도 1과 수학식 2를 통하여 기생 용량 Cdp1과 Cdp2 에 대하여 좀더 구체적으로 알아보기로 한다.
일반적으로, 화소 전극과 데이터 라인 또는 화소 전극과 게이트 라인 등의 중첩영역에서 발생되는 기생 용량은 수학식 3으로 표현될 수 있다.
C=ε0εA/d
여기서, ε0는 공기중의 유전 상수 즉, 8.85 × 10-14F/cm이고, εSiNx는 보호막(SiNx)의 유전 상수이다. 또한, εSiNx는 화소 전극과 데이터 라인 또는 화소 전극과 게이트 라인의 중첩 영역이며, d는 보호막의 두께이다.
도 5에 도시한 바와 같이 데이터 라인(12)으로부터 d1만큼 떨어진 제 1 화소 전극(11a)은 보호막(24)을 사이에 두고 기생용량(Cdp1)을 유발시킨다. 이 기생용량(Cdp1)은 아래의 수학식 4로 나타낼 수 있다.
ε0εSiNxA1/d1
여기서, A1은 데이터 라인(12)과 제 1 화소 전극(11a)이 중첩되는 영역이고, d1은 데이터 라인(12)과 제 1 화소 전극(11a)이 보호막(24)을 사이에 두고 떨어진 거리이다.
또한, 데이터 라인(12)으로부터 d2 만큼 떨어진 제 2 화소 전극(11b)과 데이터 라인(12) 간에 발생되는 기생 용량(Cdp2)은 아래의 수학식5로 나타낼 수 있다.
ε0εSiNxA2/d2
여기서, A2는 데이터 라인(12)과 제 2 화소 전극(11b)이 중첩되는 영역이고, d2는 데이터 라인(12)과 제 2 화소 전극(11b)이 보호막(24)을 사이에 두고 떨어진 거리이다.
상기 A1과 A2는 데이터 라인의 길이 및 두께와 화소 전극의 두께가 일정 할 때 화소 전극의 길이 l1, l2 에 의존하게 된다.
도 1의 도면상에서 기생 용량을 발생시키는 제 1 화소 전극(11a)의 길이 l1은 제 2 화소 전극(11b)의 길이 l2 보다 길기 때문에 l1과 l2의 차이로 인하여 Cpd1과Cpd2의 차이가 생긴다.
이때, Cpd1과 Cpd2의 차이값(│Cdp1-Cdp2│)은 유전율이 3∼15 인 액정을 기준으로 했을 때 약 3∼4 fF 정도이다.
그러나, 상기 수학식 2에서와 같이 기생 용량 Cdp1 과 Cdp2 값의 차이는 액정표시장치의 화질을 저하시키는 문제점을 가지고 있기 때문에 │Cdp1-Cdp2│의 값을 0 으로 만들 수 있는 액정표시장치의 구조가 필요하다
이하, 본 발명에 따른 Cpd1과 Cpd2의 편차 불균일을 개선한 본 발명의 액정표시장치에 대하여 설명한다.
도 6은 본 발명에 따른 실시예로써, 박막트랜지스터의 위치를 게이트 라인과 데이터 라인에 의해서 정의되는 화소의 중심에 배치시킴으로써, 데이터 라인과 기생 용량을 발생시키는 화소 전극의 길이 l1 과 l2 의 길이를 동일하여 게 설계한 액정표시장치를 나타낸 것이다.
본 발명의 픽셀 어레이 구조는 종횡으로 배열된 복수의 게이트 라인(14) 및 데이터 라인(12)과, 상기 게이트 라인(14)과 데이터 라인(12)으로부터 정의되는 화소와, 상기 화소 내에 매트릭스 형태로 배치된 화소 전극(11)과, 상기 게이트 라인(14)으로부터 돌출된 게이트 전극(14a)과 데이터 라인(12)으로부터 돌출된 소오스 전극(15)과 화소 전극(11)에 접속되는 드레인 전극(16)과 반도체층과 오믹 접합층으로 이루어지는 액티브층을 포함하는 박막트랜지스터로 구성되며, 상기 박막트랜지스터는 화소 전극(11)의 중심에 배치되어 있다.
또한, 상기 박막트랜지스터는 게이트 라인(14) 상의 화소 내에 형성된 화소 전극(11)의 중심에 배치되어 박막트랜지스터를 기준으로 화소 전극(11)의 폭 d`1과 d`2는 동일하다.
화소 전극(11) 양옆에 배치된 제 1 데이터 라인(12a)은 화소 전극(11)으로 부터 d1 거리만큼 떨어져 있으며, 제 2 데이터 라인(12b)은 화소 전극(11)으로부터 d2 만큼의 거리를 두고 형성되어 있다. 이때, d1 과 d2 의 길이는 동일하며, 화소 전극(11)의 중심에 박막트랜지스터가 배치되어 있기 때문에 데이터 라인(12)과 기생 용량을 발생시키는 화소 전극(11)의 길이 l1과 l2 는 동일하다.
이하, 보호막을 사이에 두고 화소 전극(11)과 제 1 데이터 라인(12a)과 제 2데이터 라인(12b) 간에 발생하는 기생용량에 대하여 상세히 설명하면 다음과 같다.
제 1 데이터 라인(12a)은 화소 전극(11)으로부터 d1 의 거리만큼 떨어져 있고, 제 2 데이터 라인(12b)은 화소 전극(11)으로부터 d2 만큼 떨어져 배치되어 있다. 화소 전극(11)의 두께를 h이라 하고, 이때 제 1 데이터 라인(12a)과 화소 전극(11)간에 발생하는 기생 용량을 Cdp1 라 하면 Cdp1은 상기 수학식3에 의해 아래의 수학식6로 나타낼 수 있다.
ε0εSiNxl1h/d1
이와 동일하게, 보호막을 사이에 두고 화소 전극(11)으로부터 d2 의 거리를 두고 형성되어 있는 데이터 라인(12b)과 화소 전극(11) 사이에 발생하는 기생 용량 Cdp2 는 수학식3에 의해 아래의 수학식7로 나타낼 수 있다.
ε0εSiNxl2h/d2
상기 수학식6과 수학식7은 화소 전극(11)과 화소 전극에 인접한 데이터 라인(12) 사이에 발생하는 기생 용량을 나타내는 것으로, 도 6에서 보여주는 바와 같이 l1 과 l2 가 동일하고, d1 과 d2 가 동일하기 때문에 Cdp1 과 Cdp2 는 동일한 값을 가지게 되어 화소 전극(11)과 데이터 라인(12) 사이에서 발생하는 기생 용량의 차이(│Cdp1-Cdp2│)를 '0' 으로 만들 수가 있다.
즉, 박막트랜지스터의 위치가 종래에는 데이터 라인과 게이트 라인의 교차 영역 근처에 배치되어 데이터 라인과 기생 용량을 발생시키는 화소 전극의 길이가 좌우에 대하여 달라지기 때문에 한 화소 전극에 대하여 양쪽에 배치된 데이터 라인 사이에서 생기는 기생용량의 차이가 발생되었으나, 본 발명에서는 화소 전극과 화소 전극에 인접하여 데이터 라인과 기생 용량을 동일하게 하기 위하여 박막트랜지스터의 위치를 화소 전극 중심에 형성한 것이다.
본 실시예에서는 박막트랜지스터가 화소 전극의 하단 중심에 배치된 구조만을 설명하였으나, 본 발명은 화소 전극과 화소 전극에 인접하는 데이터 라인 사이에 발생하는 기생 용량의 차이를 1fF 이하로 줄일 수 있는 구조라면 모두 적용될 수 있다.
상술한 바와 같이 본 발명에 따른 액정표시장치의 픽셀구조는 게이트 라인과 데이터 라인에 의해 한정된 화소 영역 하단 중심부에 박막트랜지스터를 형성함으로써, 데이터 라인과 데이터 라인에 인접한 화소 전극 사이에 발생하는 기생 용량의 차이를 0으로 하여 픽셀에 인가되는 전압값의 변동을 막아 액정 표시 화면의 화질을 향상시킨다.

Claims (6)

  1. 종횡으로 배열된 복수의 게이트 라인 및 데이터 라인과; 상기 데이터 라인과 데이터 라인에 의해서 정의되는 화소와; 화소 내에 형성되어 투명한 금속으로 이루어진 화소 전극과; 상기 화소 내에 형성되어 게이트 라인 및 화소 전극에 접속되고, 화소 전극의 중앙에 배치된 박막트랜지스터로 구성되어 있는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 화소 전극은 박막트랜지스터를 기준으로 좌우측의 폭이 동일한 것을 특징으로 액정표시장치.
  3. 제 1 항에 있어서, 상기 데이터 라인이 화소 전극에 대하여 이격된 거리는 화소 전극의 좌우측에 대하여 동일한 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서, 상기 화소 전극과 화소 전극에 인접하는 데이터 라인 사이에 발생하는 기생 용량이 동일한 것을 특징으로 하는 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서, 상기 화소 전극과 화소 전극에 인접하는 데이터 라인 사이에 발생하는 상기 기생 용량의 차이가 1fF 이하인 것을 특징으로 하는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서, 상기 화소 전극의 좌우측 길이는 동일한 것을 특징으로 하는 액정표시장치.
KR1020010088613A 2001-12-29 2001-12-29 액정 표시 장치 KR100885838B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010088613A KR100885838B1 (ko) 2001-12-29 2001-12-29 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010088613A KR100885838B1 (ko) 2001-12-29 2001-12-29 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20030058218A true KR20030058218A (ko) 2003-07-07
KR100885838B1 KR100885838B1 (ko) 2009-02-27

Family

ID=32216128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010088613A KR100885838B1 (ko) 2001-12-29 2001-12-29 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR100885838B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978834B1 (ko) * 2003-07-28 2010-08-30 삼성전자주식회사 액정표시소자 제조방법
KR101330393B1 (ko) * 2007-04-02 2013-11-15 엘지디스플레이 주식회사 액정 표시장치
KR20150101983A (ko) * 2015-08-25 2015-09-04 하이디스 테크놀로지 주식회사 액정표시장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758506A (ja) * 1993-08-09 1995-03-03 Oki Electric Ind Co Ltd Ｌｃ型誘電体フィルタ、およびこれを用いた空中線共用器
JP3405432B2 (ja) * 1996-09-18 2003-05-12 シャープ株式会社 液晶表示装置
KR100247272B1 (ko) * 1998-01-26 2000-03-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판
KR100336884B1 (ko) * 1998-06-30 2003-06-09 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터액정표시소자
JP3125766B2 (ja) * 1998-09-25 2001-01-22 日本電気株式会社 液晶表示装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978834B1 (ko) * 2003-07-28 2010-08-30 삼성전자주식회사 액정표시소자 제조방법
KR101330393B1 (ko) * 2007-04-02 2013-11-15 엘지디스플레이 주식회사 액정 표시장치
KR20150101983A (ko) * 2015-08-25 2015-09-04 하이디스 테크놀로지 주식회사 액정표시장치

Also Published As

Publication number Publication date
KR100885838B1 (ko) 2009-02-27

Similar Documents

Publication Publication Date Title
US9105248B2 (en) Array substrate, display device and method for driving pixels within each pixel region of the array substrate
KR101142785B1 (ko) 박막트랜지스터를 포함하는 액정표시장치
US20090009674A1 (en) Liquid crystal display panel and the manufacturing method of the same
US6982775B2 (en) Liquid crystal display having reduced flicker
US20200241340A1 (en) Array substrate and display device
US6831295B2 (en) TFT-LCD device having a reduced feed-through voltage
KR20050030278A (ko) 액정 표시 장치
KR20010030241A (ko) 액티브 매트릭스형 액정 표시 소자 및 그 제조 방법
JPH05232512A (ja) 液晶表示装置
US6590550B2 (en) Liquid crystal display device having stabilized pixel electrode potentials
CN108445685B (zh) 显示装置及其形成方法
US6738106B1 (en) Liquid crystal display device
KR100895015B1 (ko) 액정 표시 장치
KR100885838B1 (ko) 액정 표시 장치
US10833197B2 (en) TFT substrate having compensation capacitance unit for change in capacitance formed between gate electrode and drain electrode
KR100383294B1 (ko) 액티브 매트릭스형 액정표시장치
KR20040050918A (ko) 액티브 매트릭스 디스플레이 디바이스
US8059221B2 (en) Liquid crystal display and manufacturing method of the same
KR100848554B1 (ko) 액정표시소자
KR100569271B1 (ko) 박막 트랜지스터 액정표시장치
JPH08240812A (ja) 表示パネル
KR100687357B1 (ko) 박막트랜지스터 액정표시장치
KR200380682Y1 (ko) 박막 트랜지스터 액정 표시 장치
KR100847332B1 (ko) 감소된 플리커를 갖는 액정 디스플레이
KR20030057050A (ko) 액정 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee