KR100569271B1 - 박막 트랜지스터 액정표시장치 - Google Patents

박막 트랜지스터 액정표시장치 Download PDF

Info

Publication number
KR100569271B1
KR100569271B1 KR1019990061703A KR19990061703A KR100569271B1 KR 100569271 B1 KR100569271 B1 KR 100569271B1 KR 1019990061703 A KR1019990061703 A KR 1019990061703A KR 19990061703 A KR19990061703 A KR 19990061703A KR 100569271 B1 KR100569271 B1 KR 100569271B1
Authority
KR
South Korea
Prior art keywords
gate
gate line
line
electrode
thin film
Prior art date
Application number
KR1019990061703A
Other languages
English (en)
Other versions
KR20010058192A (ko
Inventor
전종엽
이승민
이석열
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1019990061703A priority Critical patent/KR100569271B1/ko
Publication of KR20010058192A publication Critical patent/KR20010058192A/ko
Application granted granted Critical
Publication of KR100569271B1 publication Critical patent/KR100569271B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 스토리지 캐패시턴스(Storage Capacitance)에 기인된 게이트 신호의 지연 현상을 방지할 수 있는 박막 트랜지스터 액정표시장치를 개시한다. 개시된 본 발명의 박막 트랜지스터 액정표시장치는, 투명성 절연기판; 상기 투명성 절연기판 상에 게이트 절연막의 개재하에 서로 교차하도록 배열된 수 개의 게이트 라인 및 데이터 라인; 상기 게이트 라인과 데이터 라인에 의해 한정된 화소영역 내에 배치된 화소전극; 및 상기 게이트 라인과 데이터 라인의 교차부에 배치되며, 상기 게이트 라인으로부터 화소영역의 내측으로 연장된 게이트 전극과, 상기 게이트 전극 상에 형성되는 채널층, 상기 데이터 라인으로부터 연장되어 상기 채널층의 일측 상부면과 오버랩되게 배치된 드레인 전극 및 상기 채널층의 타측 상부면과 오버랩되면서 화소전극과 콘택되게 배치된 소오스 전극을 포함하는 박막 트랜지스터를 포함하여 이루어지는 박막 트랜지스터 액정표시장치에 있어서, 상기 게이트 라인은 모 게이트 라인과 상기 모 게이트 라인으로부터 평행하게 분기된 제1 및 제2 자 게이트 라인을 포함하고, 상기 모 게이트 라인은 게이트 신호의 입력단으로서 기능하고, 상기 제1 자 게이트 라인은 실질적인 게이트 라인으로서 기능하며, 상기 제2 자 게이트 라인은 스토리지 전극들을 연결하는 스토리지 전극 라인으로서 기능하는 것을 특징으로 한다.

Description

박막 트랜지스터 액정표시장치{THIN FILM TRANSISTOR LIQUID CRYSTAL DISPLAY}
도 1은 종래 기술에 따른 스토리지 온 게이트 방식의 스토리지 전극을 갖는 박막 트랜지스터 액정표시장치의 하부기판을 개략적으로 도시한 평면도.
도 2는 본 발명의 실시예에 따른 스토리지 온 게이트 방식의 스토리지 전극을 갖는 박막 트랜지스터 액정표시장치의 하부기판을 도시한 평면도.
(도면의 주요 부분에 대한 부호의 설명)
12 : 게이트 라인 12a : 모 게이트 라인
12b : 제1 자 게이트 라인 12c : 제2 자 게이트 라인
12d : 게이트 전극 13 : 스토리지 전극
14 : 데이터 라인 14a : 소오스 전극
14b : 드레인 전극 16 : 화소전극
20 : 박막 트랜지스터
본 발명은 박막 트랜지스터 액정표시장치에 관한 것으로, 보다 상세하게는, 스토리지 캐패시턴스(Storage Capacitance)에 기인된 게이트 신호의 지연 현상을 방지하기 위한 게이트 라인 구조에 관한 것이다.
액정표시장치는 경량, 박형 및 저소비 전력 등의 특성을 갖기 때문에, CRT(Cathod-ray tube)를 대신하여 각종 정보기기의 단말기 또는 비디오기기 등에 사용되고 있다. 특히, 박막 트랜지스터 액정표시장치(Thin Film Transistor-Liquid Crystal Display : 이하, TFT-LCD)는 응답 특성이 우수하고, 그리고, 고화소수에 적합하기 때문에 상기 CRT에 필적할만한 고화질 및 대형의 표시장치를 실현할 수 있다.
이러한 TFT-LCD는 TFT 및 화소전극이 구비된 TFT 어레이 기판과, 컬러필터 및 카운터 전극이 형성된 컬러필터 기판이 소정 간격을 두고 대향하게 합착되고, 그들 사이의 공간에 액정이 봉입된 구조로 이루어져 있다.
한편, 상기한 TFT-LCD에서 좋은 화상을 얻기 위해서는 데이터 라인을 통하여 인가된 첫 번째 신호의 전압을 두 번째 신호가 전달될 때까지 일정하게 유지시키는 것이 필수적이며, 이를 위해, 각 화소에는 스토리지 캐패시턴스(Cst)를 얻기 위한 스토리지 전극이 구비된다. 여기서, 상기 스토리지 전극은, 통상, 게이트 라인의 형성시에 함께 형성되며, 그 형성방법으로서 상기 게이트 라인과 독립된 라인 형태로 구비되는 스토리지 온 커먼(Cst On Common) 방식과, 상기 게이트 라인의 일부분으로 구비되는 스토리지 온 게이트(Cst On Gate) 방식이 있다.
도 1은 스토리지 온 게이트 방식의 스토리지 전극을 갖는 종래 TFT-LCD의 TFT 어레이 기판을 도시한 평면도로서, 이를 설명하면 다음과 같다.
유리기판(도시안됨) 상에 스토리지 전극(3)을 포함하는 게이트 라인들(2)과 데이터 라인들(4)이 서로 교차하도록 배치되어 있고, 이들에 의해 한정된 화소영역 내에는 ITO 금속막과 같은 투명 금속막으로 이루어진 화소전극(6)이 배치되어 있다. 여기서, 상기 게이트 라인(2)과 데이터 라인(4) 사이에는 그들간의 전기적 절연을 위해 게이트 절연막(도시안됨)이 개재되며, 상기 화소전극(6)은 상기 게이트 절연막 상에 형성된다. 또한, 상기 화소전극(6)은 상기 게이트 라인(2)의 일부분인 상기 스토리지 전극(3)과 오버랩되도록 배치된다.
계속해서, 스위칭 소자인 TFT(10)가 상기 게이트 라인(2)과 데이터 라인(4)의 교차부에 배치되어 있다. 여기서, 상기 TFT(10)는 상기 게이트 라인(2)으로부터 연장된 게이트 전극(2a)과, 상기 게이트 전극(2a) 상에 배치된 채널층(도시안됨), 상기 데이터 라인(4)으로부터 인출되어 상기 채널층의 일측 상부면과 오버랩되게 배치된 드레인 전극(4b) 및 상기 채널층의 타측 상부면과 오버랩되게 배치되면서, 상기 화소전극(6)과 콘택되는 소오스 전극(4a)을 포함한다.
그러나, 상기와 같은 스토리지 온 게이트 방식의 스토리지 전극은, 상기 스토리지 전극에 의해 얻어지는 스토리지 캐패시턴스 만큼의 캐패시턴스가 게이트 라인에 영향을 미치기 때문에, 게이트 라인에 인가된 게이트 신호의 지연(delay)을 유발하는 문제점이 있다.
한편, 상기한 게이트 신호의 지연을 방지하기 위하여, 종래에는 게이트 라인의 물질로서 저저항의 금속을 사용하거나, 또는, 스토리지 전극의 크기를 줄이는 방법이 시도되고 있으나, 전자의 방법은 공정 측면에서 그 적용이 어렵고, 후자의 방법은 스토리지 캐패시턴스의 확보 측면에서 바람직하지 못하다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 스토리지 전극을 스토리지 온 게이트 방식으로 구비시키되, 상기 스토리지 전극들을 연결하는 스토리지 전극 라인을 게이트 라인으로부터 분기된 개별적 라인의 형태로 구비시킴으로써, 스토리지 캐패시턴스에 기인된 게이트 신호의 지연을 방지할 수 있는 TFT-LCD를 제공하는데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 TFT-LCD는, 투명성 절연기판; 상기 투명성 절연기판 상에 게이트 절연막의 개재하에 서로 교차하도록 배열된 수 개의 게이트 라인 및 데이터 라인; 상기 게이트 라인과 데이터 라인에 의해 한정된 화소영역 내에 배치된 화소전극; 및 상기 게이트 라인과 데이터 라인의 교차부에 배치되며, 상기 게이트 라인으로부터 화소영역의 내측으로 연장된 게이트 전극과, 상기 게이트 전극 상에 형성되는 채널층, 상기 데이터 라인으로부터 연장되어 상기 채널층의 일측 상부면과 오버랩되게 배치된 드레인 전극 및 상기 채널층의 타측 상부면과 오버랩되면서 화소전극과 콘택되게 배치된 소오스 전극을 포함하는 TFT를 포함하여 이루어진 TFT-LCD에 있어서, 상기 게이트 라인은 모 게이트 라인과 상기 모 게이트 라인으로부터 평행하게 분기된 제1 및 제2 자 게이트 라인을 포함하며, 상기 모 게이트 라인은 게이트 신호의 입력단으로서 기능하고, 상기 제1 자 게이트 라인은 실질적인 게이트 라인으로서 기능하며, 상기 제2 자 게이트 라인은 스토리지 전극들을 연결하는 스토리지 전극 라인으로서 기능하는 것을 특징으로 한다.
본 발명에 따르면, 스토리지 전극을 게이트 라인으로부터 분리시키기 때문에, 상기 스토리지 전극에서 형성되는 스토리지 캐패시턴스에 기인된 상기 게이트 라인에서의 게이트 신호 지연 현상을 억제시킬 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 TFT-LCD의 TFT의 어레이 기판을 개략적으로 도시한 평면도로서, 이를 설명하면 다음과 같다. 여기서, 상기 도 2는 설명의 편의상, 첫단에 배치되는 화소 구조에 대해서 도시하였다.
도시된 바와 같이, 투명성 절연기판, 예를들어, 유리기판(도시안됨) 상에 스토리지 전극(13)을 포함하는 게이트 라인들(12)이 행 방향으로 서로 평행하게 배열되어 있고, 데이터 라인(14)이 상기 게이트 라인들(12)과 수직하도록 열 방향으로 배열되어 있다. 이때, 상기 게이트 라인(12)은 모 게이트 라인(12a)과, 상기 모 게이트 라인(12a)으로부터 분기된 두 개의 제1 및 제2 자 게이트 라인들(12b, 12c)을 포함하며, 여기서, 상기 모 게이트 라인(12a)은 화소영역 내에 배치되지 않으면서 외부로부터 게이트 신호가 입력되는 부분이고, 상기 제1 자 게이트 라인(12a)은 실질적인 게이트 라인으로서 기능하며, 상기 제2 자 게이트 라인(12c)은 각 화소영역에 배치되는 스토리지 전극들(13)간을 연결하는 스토리지 전극 라인으로서 기능한다.
즉, 본 발명의 실시예에 따른 스토리지 전극(13)은 스토리지 온 게이트 방식으로 구비되지만, 종래와는 달리, 게이트 라인과 분리된 개별 라인에 의해 연결되어진 형태를 취하며, 특히, 상기 스토리지 전극들(13)을 연결하는 스토리지 전극 라인은 게이트 라인과 동일한 근원으로부터 분기된다.
계속해서, 상기 게이트 라인(12)과 데이터 라인(14)에 의해 한정된 화소영역 내에, 예를들어, ITO 금속막과 같은 투명 금속막으로 이루어진 화소전극(16)이 배치되어 있다.
상기에서, 게이트 라인(12)과 데이터 라인(14) 사이에는 그들간의 전기적 절연을 위해 게이트 절연막(도시안됨)이 개재되어 있으며, 상기 화소전극(16)은 상기 게이트 절연막 상에 배치되고, 또한, 상기 화소전극(16)은 스토리지 전극 라인으로서 기능하는 상기 제2 자 게이트 라인(12c)의 일부분인 상기 스토리지 전극(13)과 오버랩되게 배치된다. 이에 따라, 스토리지 캐패시턴스(Cst)는 상기 스토리지 전극(13)과 게이트 절연막 및 화소전극(16) 사이에서 형성된다.
단위 화소의 구동을 독립적으로 제어하기 위한 스위칭 소자인 TFT(20)가 실질적인 게이트 라인으로서 기능하는 제1 자 게이트 라인(12a)과 상기 데이터 라인(4)의 교차부에 배치되어 있다. 상기 TFT(20)는 상기 제1 자 게이트 라인(12a)으로부터 화소영역의 내측으로 연장된 게이트 전극(12d)과, 상기 게이트 전극(12d) 상에 배치된 채널층(도시안됨), 상기 데이터 라인(14)으로부터 인출되어 상기 채널층의 일측 상부면과 오버랩되게 배치된 드레인 전극(14b) 및 상기 채널층의 타측 상부면과 오버랩되게 배치되면서, 상기 화소전극(16)과 콘택된 소오스 전극(14a)을 포함한다.
일반적으로, TFT-LCD의 구동시에 게이트 라인에서의 신호 지연에 영향을 미치는 캐패시턴스는, 전단 화소영역에서 발생된 스토리지 캐패시턴스와, TFT에 의해 발생되는 캐패시턴스, 게이트 라인과 데이터 라인의 교차부에서 발생되는 캐패시턴스 및 액정에 의해 발생되는 캐패시턴스 등이 있고, 이 중에서도 전단의 스토리지 캐패시턴스에 의한 캐패시턴스가 가장 큰 영향을 미치는 것으로 알려져 있다.
그런데, 상기한 바와 같은 본 발명의 TFT-LCD에 있어서는, 스토리지 전극들을 연결하는 스토리지 전극 라인이 실질적인 게이트 라인과 분리되어 있기 때문에, 전단의 스토리지 캐패시턴스에 기인된 게이트 신호의 지연 현상은 발생되지 않거나, 또는, 발생되더라도, 그 정도는 매우 미약하다. 따라서, 스토리지 캐패시턴스에 기인된 게이트 신호의 지연 현상을 방지할 수 있으며, 이에 따라, TFT-LCD의 안정적인 구동을 확보할 수 있다.
이상에서와 같이, 본 발명은 게이트 라인을 구조를 동일한 근원으로부터 두 개가 분기되도록 하고, 이때, 하나는 실질적인 게이트 라인으로서 기능하도록 하고, 다른 하나는 각 화소영역 내에 구비되는 스토리지 전극들을 연결하는 스토리지 전극 라인으로서 기능하도록 함으로써, TFT-LCD의 구동시, 스토리지 캐패시턴스에 기인된 게이트 신호의 지연 현상을 제거시킬 수 있다.
따라서, 스토리지 캐패시턴스에 기인된 게이트 신호의 지연 현상을 방지할 수 있기 때문에, 대화면 및 고화질 TFT-LCD를 실현할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (2)

  1. 투명성 절연기판; 상기 투명성 절연기판 상에 게이트 절연막의 개재하에 서로 교차하도록 배열된 수 개의 게이트 라인 및 데이터 라인; 상기 게이트 라인과 데이터 라인에 의해 한정된 화소영역 내에 배치된 화소전극; 및 상기 게이트 라인과 데이터 라인의 교차부에 배치되며, 상기 게이트 라인으로부터 화소영역의 내측으로 연장된 게이트 전극과, 상기 게이트 전극 상에 형성되는 채널층, 상기 데이터 라인으로부터 연장되어 상기 채널층의 일측 상부면과 오버랩되게 배치된 드레인 전극, 및 상기 채널층의 타측 상부면과 오버랩되면서 상기 화소전극과 콘택되게 배치된 소오스 전극을 포함하는 박막 트랜지스터를 포함하여 이루어진 박막 트랜지스터 액정표시장치에 있어서,
    상기 게이트 라인은, 모 게이트 라인과 상기 모 게이트 라인으로부터 평행하게 분기된 제1 및 제2 자 게이트 라인을 포함하며, 상기 모 게이트 라인은 게이트 신호의 입력단으로서 기능하고, 상기 제1 자 게이트 라인은 실질적인 게이트 라인으로서 기능하며, 상기 제2 자 게이트 라인은 스토리지 전극들을 연결하는 스토리지 전극 라인으로서 기능하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
  2. 제 1 항에 있어서, 상기 박막 트랜지스터의 게이트 전극은,
    상기 제1 자 게이트 라인으로부터 화소영역의 내측으로 연장된 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
KR1019990061703A 1999-12-24 1999-12-24 박막 트랜지스터 액정표시장치 KR100569271B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990061703A KR100569271B1 (ko) 1999-12-24 1999-12-24 박막 트랜지스터 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061703A KR100569271B1 (ko) 1999-12-24 1999-12-24 박막 트랜지스터 액정표시장치

Publications (2)

Publication Number Publication Date
KR20010058192A KR20010058192A (ko) 2001-07-05
KR100569271B1 true KR100569271B1 (ko) 2006-04-10

Family

ID=19629287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061703A KR100569271B1 (ko) 1999-12-24 1999-12-24 박막 트랜지스터 액정표시장치

Country Status (1)

Country Link
KR (1) KR100569271B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807582B1 (ko) * 2001-07-30 2008-02-28 엘지.필립스 엘시디 주식회사 스토리지 커패시터 및 이를 구비한 액정 표시장치
KR20030028976A (ko) * 2001-10-05 2003-04-11 비오이 하이디스 테크놀로지 주식회사 기생캐패시터 구조를 갖는 액정표시장치
KR100859524B1 (ko) * 2002-07-11 2008-09-22 삼성전자주식회사 박막 트랜지스터 기판
KR102304284B1 (ko) 2015-04-07 2021-09-23 삼성디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
KR20010058192A (ko) 2001-07-05

Similar Documents

Publication Publication Date Title
KR100209281B1 (ko) 액정 표시 소자 및 그 제조방법
KR100520381B1 (ko) 프린지 필드 구동 액정표시장치
US7626646B2 (en) Substrate for display device and display device equipped therewith
KR950019865A (ko) 액정표시장치 및 그 제조방법
JPS6265017A (ja) 冗長な導体構造を持つ薄膜ｆｅｔ駆動形液晶表示装置
KR100333179B1 (ko) 박막트랜지스터액정표시소자및그의제조방법
KR100569271B1 (ko) 박막 트랜지스터 액정표시장치
US7173681B2 (en) Two pixel electrodes interposing the signal line extending into without extending beyond the recess on the protection film caused by the contact hole
KR100476623B1 (ko) 액정표시장치
KR20000011952A (ko) 액정디스플레이패널
JPH10293324A (ja) 液晶表示素子
KR100462381B1 (ko) 액정표시소자의 제조 방법
JPH10228031A (ja) 薄膜トランジスタアレイ基板
KR100398496B1 (ko) 고선명 박막 트랜지스터 액정 표시 장치
KR100375735B1 (ko) 고개구율 및 고투과율 액정 표시 장치
KR100488923B1 (ko) 액정표시소자
KR100737545B1 (ko) 비대칭 소오스 구조의 박막 트랜지스터를 갖는 박막 트랜지스터 액정표시장치
KR20010003439A (ko) 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판
KR19980058466A (ko) 액정 표시 장치
KR100687357B1 (ko) 박막트랜지스터 액정표시장치
KR100617610B1 (ko) 박막 트랜지스터 액정표시장치
KR100569261B1 (ko) 박막 트랜지스터 액정 표시 소자
KR100466393B1 (ko) 액정표시소자의 박막트랜지스터
KR100264188B1 (ko) 액정표시장치
KR20000004372A (ko) 박막 트랜지스터 액정표시소자

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130315

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160323

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170321

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190326

Year of fee payment: 14