KR100476623B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100476623B1
KR100476623B1 KR1019970071743A KR19970071743A KR100476623B1 KR 100476623 B1 KR100476623 B1 KR 100476623B1 KR 1019970071743 A KR1019970071743 A KR 1019970071743A KR 19970071743 A KR19970071743 A KR 19970071743A KR 100476623 B1 KR100476623 B1 KR 100476623B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel
liquid crystal
substrate
data lines
Prior art date
Application number
KR1019970071743A
Other languages
English (en)
Other versions
KR19990052286A (ko
Inventor
배병성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970071743A priority Critical patent/KR100476623B1/ko
Publication of KR19990052286A publication Critical patent/KR19990052286A/ko
Application granted granted Critical
Publication of KR100476623B1 publication Critical patent/KR100476623B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

박막 트랜지스터 기판에서는 하나의 화소를 두 개의 부화소로 나누어 두 개의 부화소 전극이 두 개의 데이터선으로부터 각각 신호를 인가받도록 하고, 컬러 필터 기판의 공통 전극은 화소당 1개씩 형성하되 외부 전원에 연결하지 않고 플로팅되도록 하며, 데이터선을 통해 한 화소에 필요한 전압의 2배의 전압을 인가하면 공통 전극과 부화소 전극에 각각 인가 전압의 1/2 만큼이 공급되어 기판 사이의 액정 물질을 구동하게 된다. 이 때 컬러 필터 기판에 형성되는 공통 전극은 데이터선과 겹치지 않도록 화소의 표시 영역 내부에만 형성하는 것이 바람직하며, 두 데이터선에 인가되는 전압의 극성을 주기적으로 변환시켜 인가함으로써 액정에 인가되는 전기장의 방향을 교대로 반전시켜 액정 물질의 열화를 막을 수 있다. 두 개의 부화소 전극이 서로 이웃해 있는 화소의 중심선 부분의 게이트 절연막 아래에 유지 용량 전극을 형성하는 경우 시간 지연이 없는 유지 용량을 얻을 수 있다. 그리고, 화소의 중심선 부분의 보호막 상부에 유지 용량 전극을 추가로 형성하면 더 큰 유지 용량을 얻을 수 있다.

Description

액정 표시 장치
이 발명은 액정 표시 장치에 관한 것이다.
일반적으로 액정 표시 장치는 안쪽면에 투명 전극이 형성되어 있는 한 쌍의 투명 기판 사이에 액정을 주입하고, 여기에 가하는 전장의 세기를 조절하여 광 투과량을 조절하는 구조로 되어 있다.
종래 기술에 따른 액정 표시 장치의 단면도가 도 1에 나타나 있다.
먼저, 박막 트랜지스터(thin film transistor) 기판의 구조를 설명한다.
도 1에 나타난 바와 같이, 투명한 절연 기판(10) 위에 게이트 전극(11)이 형성되어 있고, 그 위에 게이트 절연막(12)이 형성되어 있다. 게이트 전극(11) 상부의 게이트 절연막(12) 위에는 반도체층(13)이 형성되어 있으며, 신호를 표시하는 화소 영역의 게이트 절연막(12) 위에는 ITO 화소 전극(14)이 형성되어 있다. 반도체(13)층 위에는 게이트 전극(11)을 중심으로 양쪽으로 소스 전극(15)과 드레인 전극(16)이 형성되어 있다. 소스 전극(15)은 외부로부터 화상 신호를 전달하는 데이터선(도시하지 않음)과 연결되어 있으며, 드레인 전극(16)은 화소 전극(14)과 연결되어 있다. 소스/드레인 전극(15, 16) 및 화소 전극(14)이 형성되어 있는 기판(10)의 전면에 보호막(17)이 형성되어 있다.
한편, 컬러 필터 기판(20)에는 화소 영역에는 컬러 필터(21)가 형성되어 있고, 화소 영역을 제외한 나머지 부분에는 블랙 매트릭스(22)가 형성되어 있다. 그리고 그 위에 투명 도전막으로 이루어진 공통 전극(23)이 전면에 걸쳐 형성되어 있다.
두 기판(10, 20) 사이에는 액정 물질이 주입되어 있는 액정층(30)이 형성되어 있다.
도 1에 도시한 바와 같이, 통상 하판인 박막 트랜지스터 기판(10)에는 화소 전극(14)이 화소 단위로 형성되고 상판인 컬러 필터 기판(20)에는 공통 전극(23)이 전면에 걸쳐 형성되는데, 이 때 화소 전극(14)에 신호를 전달하기 위한 데이터선(도시하지 않음)과 상판의 공통 전극(23) 사이에 기생 전기 용량(coupling capacitance)이 형성된다.
데이터선을 통해 화소 전극에 전달되는 신호는 액정의 열화와 전극 표면의 전기 화학 반응을 막기 위해 일반적으로 일정 주기로 반전되는 반전 구동을 한다. 그런데 이 반전이 일어나는 순간 데이터선에는 전압차가 생기고 이러한 전압의 변화분은 공통 전극과의 기생 용량 때문에 공통 전극의 전압에 영향을 미친다. 즉, 데이터선의 전압이 변하는 순간 공통 전극의 전압도 순간적으로 변하게 된다. 이 변화된 전압은 공통 전극에 연결된 전원 전압에 의하여 원래의 전압으로 회복되는데, 회복되는 데 걸리는 시간은 공통 전극에 연결된 전압의 전류 공급 능력이나 공통 전극의 저항에 의하여 결정된다. 회복 시간이 길어질 경우 화질에 악영향을 주게 되는데 대표적인 현상이 크로스톡(crosstalk)이다.
따라서 이러한 현상을 없애기 위해서는 공통 전극의 저항을 낮추거나 외부 공통 전극 전원의 공급 능력을 충분히 할 필요가 있다. 특히 액정 표시 장치 패널의 크기가 점점 더 대형화될 경우 공통 전극의 전원 공급 위치는 화면의 가장자리에 위치하고 있어 전원의 접점에서 가까운 부분과 멀리 떨어져 있는 부분 사이에 공통 전극의 전압 차이가 유발될 수 있다. 따라서 화면 크기가 커질수록 공통 전극과 데이터선 사이의 기생 용량은 더욱 큰 문제를 야기하게 된다.
한편, 액정 물질의 전하 유지 능력을 보조하기 위해 통상 유지 용량 전극을 형성하여 유지 용량을 만들어 주는데, 이는 그 구조에 따라 유지 용량을 위한 유지 전극선을 별도로 두는 독립 배선 방식과 전단이나 다음단의 게이트선을 이용하는 부가 용량 방식으로 나눌 수 있다. 이 때 유지 용량의 기준 전극은 독립의 유지 전극선에 공급되는 전압이나 게이트선의 전압이 되는데 이 경우 기준 전압의 공급선과 각 유지 용량 사이의 저항에 의한 시간 지연이 문제가 된다. 즉, 화상 신호의 변화에 의해 화소 전압이 변동될 때 각 용량 사이의 커플링에 의하여 유지 용량의 기준 전압이 변동이 될 때 외부 공급 전압에 의해 빨리 안정화되어야 하는데 금속의 비저항이 크거나 패널이 커서 배선이 길어 배선 저항이 증가하면 시간 지연이 커져서 빨리 안정화되지 않는다는 문제점이 있다. 이러한 시간의 지연은 화질에 악영향을 미치므로 이를 줄이기 위해 배선의 폭을 증가시켜 저항을 감소시킬 수 있지만 이렇게 하면 개구율이 감소하고 배선간의 기생 용량이 증가하는 또 다른 문제가 있다.
이 발명의 과제는 데이터선과 공통 전극 사이의 기생 용량을 없애는 것이다.
이 발명의 다른 과제는 유지 용량의 시간 지연을 없애는 것이다.
이와 같은 과제를 해결하기 위하여 본 발명에 따른 액정 표시 장치에서는, 박막 트랜지스터 기판에서는 하나의 화소를 두 개의 부화소로 나누어 두 개의 부화소 전극이 두 개의 데이터선으로부터 각각 신호를 인가받도록 하고, 컬러 필터 기판에는 공통 전극을 화소당 1개씩 형성한다.
두 데이터선에 인가되는 전압의 차가 액정 물질의 구동에 필요한 전압의 2배가 되도록 두 데이터선을 통해 전압을 인가하고, 공통 전극은 외부 전원에 연결하지 않고 플로팅되도록 하면 공통 전극과 부화소 전극에 각각 인가 전압의 1/2 만큼이 공급되어 기판 사이의 액정 물질을 구동하게 된다.
이 때, 컬러 필터 기판에 형성되는 공통 전극의 패턴은 데이터선과 겹치지 않도록 화소의 표시 영역 내부에만 형성하는 것이 바람직하다.
그리고, 두 데이터선에 인가되는 전압의 극성을 주기적으로 변환시켜 인가함으로써 액정에 인가되는 전기장의 방향을 교대로 반전시켜 액정 물질의 열화를 막을 수 있다.
또한, 이렇게 할 경우 드레인 전극과 게이트 전극 사이의 기생 용량 등의 원인으로 화소 전극의 전압이 낮아지는 경우에도 두 부화소 전극에 연결되는 두 데이터선의 전압이 동시에 낮아지게 되어 두 부화소 전극 사이의 전압차는 변하지 않고 이 전압이 양분되어 액정에 인가되므로 액정에 인가되는 전압에는 영향을 미치지 않게 되고, 이 경우 기생 용량에 의한 화질의 악화는 일어나지 않는다.
두 개의 부화소 전극이 서로 이웃해 있는 화소의 중심선 부분의 게이트 절연막 아래에 유지 용량 전극을 형성하는 경우 시간 지연이 없는 유지 용량을 얻을 수 있다. 그리고, 화소의 중심선 부분의 보호막 상부에 유지 용량 전극을 추가로 형성하면 더 큰 유지 용량을 얻을 수 있다.
이제 본 발명의 실시예에 대하여 첨부한 도면을 참조로 하여 상세히 설명한다.
도 2는 본 발명의 첫 번째 실시예에 따른 액정 표시 장치의 단면도이고, 도 3은 본 발명의 첫 번째 실시예에 따른 액정 표시 장치의 개략적인 사시도이고, 도 4는 도 2에 나타난 액정 표시 장치에 대한 등가 회로도이다. 도 2 내지 도 4는 모두 하나의 화소만을 나타내고 있다.
먼저 도 2 및 도 3을 참조로 하여 박막 트랜지스터 기판의 구조를 설명한다.
도 2 및 도 3에 나타난 바와 같이, 투명한 절연 기판(100) 위에 가로 방향으로 외부로부터 주사 신호를 전달하는 게이트선(110)이 형성되어 있고, 화소의 양쪽 가장자리 부분에 게이트선의 분지인 게이트 전극(111, 112)이 두 개 형성되어 있으며, 그 위에 게이트 절연막(120)이 형성되어 있다. 게이트 전극(111, 112) 상부의 게이트 절연막(120) 위에는 비정질 규소 등으로 이루어진 반도체층(131, 132)이 형성되어 있다. 반도체층(131, 132) 위에는 게이트 전극(111, 112)을 중심으로 양쪽으로 소스 전극(151, 152)과 드레인 전극(161, 162)이 형성되어 있다. 두 개의 소스 전극(151, 152)은, 세로 방향으로 화소당 두 개씩 화소의 가장자리를 따라 선형으로 형성되어 있으며 외부로부터 화상 신호를 전달하는 두 개의 데이터선(156, 157)과 각각 연결되어 있다. 화상 신호를 전달하는 두 개의 데이터선(156, 157)과 주사 신호를 전달하는 게이트선(110) 및 그 전단의 게이트선(115)에 의해 정의되는 화소 영역에는 게이트 절연막(120) 위에 ITO 부화소 전극(141, 142)이 화소의 중심선을 기준으로 대칭을 이루도록 두 개 형성되어 각각 이웃하는 두 개의 드레인 전극(161, 162)과 연결되어 있다. 소스/드레인 전극(151, 152, 161, 162) 및 화소 전극(141, 142)이 형성되어 있는 기판(100)의 전면에 보호막(170)이 형성되어 있다.
한편, 도 2에 나타난 바와 같이, 컬러 필터 기판(220)에는 화소 영역에는 컬러 필터(210)가 형성되어 있고, 화소 영역을 제외한 나머지 부분에는 블랙 매트릭스(220)가 형성되어 있다. 블랙 매트릭스(220)는 두 개의 부화소 전극(141, 142) 사이에 대응하는 화소의 중심선 부분에도 형성되어 있다. 그리고 컬러 필터(210) 위에 투명 도전막으로 이루어진 공통 전극(230)이 화소당 하나씩 형성되어 있다. 공통 전극(230)은 외부 전원과는 연결되어 있지 않으며, 플로팅(floating)되어 있다. 공통 전극(230)은 데이터선(156, 157)과 겹치지 않도록 화소의 표시 영역 내부에만 형성하는 것이 바람직하다.
이렇게 하면 공통 전극(230)과 데이터선(156, 157)은 서로 겹치지 않게 되므로 이 사이의 기생 용량은 거의 발생하지 않는다. 한편, 이와 같이 화소 단위로 공통 전극을 형성하는 경우 전극의 가장자리 부분에서 빛샘이 발생할 수 있으나, 공통 전극을 전면적으로 형성하는 경우와 큰 차이가 생기는 것은 아니며 블랙 매트릭스의 폭을 적절히 조절하여 형성함으로써 빛샘을 막을 수 있다.
크롬 등의 금속으로 블랙 매트릭스(220)를 형성하는 경우 필요에 따라서는 블랙 매트릭스(220)와 컬러 필터(210) 사이에 절연을 보조해 주기 위한 절연막을 형성할 수도 있으며, 블랙 매트릭스(220) 자체를 절연 물질로 형성하는 것도 가능하다.
두 기판(100, 200) 사이에는 액정 물질이 주입되어 있는 액정층(300)이 형성되어 있다.
도 4는 도 2 및 도 3에 나타나 있는 액정 표시 장치의 등가 회로도이다.
도 4에 나타난 바와 같이, 주사 신호를 전달하는 게이트선(GL)과 화상 신호를 전달하는 두 개의 데이터선(DL1, DL2)이 있고, 게이트 전극은 게이트선(GL)에 연결되어 있고, 소스 전극은 두 개의 데이터선(DL1, DL2)에 각각 연결되어 있는 두 개의 박막 트랜지스터(Q1, Q2)가 있다. 두 박막 트랜지스터(Q1, Q2)의 드레인 전극은 두 개의 액정 축전기(CLC1, CLC2)로 연결되어 있다. 즉, 두 개의 액정 축전기(CLC1, CLC2)는 각각 양쪽의 박막 트랜지스터(Q1, Q2)에 연결되어 있는 한쪽 전극과 서로 연결되어 있는 반대쪽 전극으로 이루어지는데, 도 2 내지 도 3에 나타난 바와 같이, 박막 트랜지스터(Q1, Q2)에 연결되어 있는 한쪽 전극은 하판(100)에 형성되어 있는 두 개의 화소 전극(141, 142)이고, 서로 연결되어 있는 반대쪽 전극은 상판(200)에 형성되어 있는 공통 전극(230)이 된다.
게이트선(GL)에 온(on) 전압이 인가될 때 두 개의 데이터선(DL1, DL2)에 각각 전압이 인가되면 두 개의 액정 축전기(CLC1, CLC2), 즉 상판인 컬러 필터 기판(200)에 형성되어 있는 공통 전극(230)과 하판인 박막 트랜지스터 기판(100)에 형성되어 있는 두 부화소 투명 전극(141, 142) 사이에는 각각 두 데이터선에 인가된 전압차의 1/2 만큼의 전압이 인가된다. 이것은 공통 전극(230)과 부화소 전극(141, 142) 사이에 존재하는 액정층(300)의 전기 용량에 의한 것이다.
따라서, 이 경우 두 데이터선(156, 157) 사이에 인가되는 전압은 액정의 구동에 필요한 전압의 2배가 되면 된다. 액정에 인가되는 전압은 액정의 열화 등의 문제점을 피하기 위해 주기적으로 그 방향이 바뀌어야 하는데 이를 위해서는 두 데이터선(156, 157)에 인가되는 전압의 극성을 바꾸면 된다. 데이터선(156, 157)에 인가되는 전압의 방향을 바꾸면 액정에 인가되는 전기장의 방향도 바뀌게 된다.
예를 들어 액정의 구동에 필요한 전압이 5V라면, 한쪽 데이터선에 -5V, 다른 쪽 데이터선에 5V의 전압을 인가할 경우 상판인 공통 전극의 전위는 0V가 되고, 공통 전극과 각 부화소 전극 사이의 전위차는 5V로 동일하게 된다. 그리고, 다음 주기에는 5V가 인가되었던 데이터선에 -5V를, -5V가 인가되었던 데이터선에는 5V를 인가하면 된다. 각 데이터선에 인가되는 전압은 필요에 따라 바뀔 수 있다.
한편, 박막 트랜지스터의 게이트 전극과 드레인 전극 사이의 기생 용량에 의해 게이트 전압이 변동될 때 화소 전압이 조금 감소하는 현상이 일어나는데 이를 킥백(kickback)이라고 한다. 이러한 화소 전압의 변동은 공통 전극 전압과의 사이에서 전압 차이를 유발하여 깜박거림(flicker), 스티치(stitch) 불량 등을 일으키게 된다. 그러나, 본 발명의 실시예에 따른 구조에서는 화소 전압이 감소하는 경우 두 데이터선에 연결된 화소 전압이 동시에 감소하므로 두 부화소 전극 사이의 전압 차이는 변하지 않고 이 전압이 양분되어 액정에 인가되므로 액정에 인가되는 전압에는 아무런 영향을 미치지 않는다.
본 발명의 두 번째 실시예에서는 본 발명의 첫 번째 실시예에 따른 구조에 보태어 시간 지연이 없는 유지 용량을 형성하는 방법을 제시한다.
도 5는 본 발명의 두 번째 실시예에 따른 액정 표시 장치의 단면도이다.
도 5에 나타난 바와 같이, 두 개의 부화소 투명 전극(141, 142)이 서로 이웃해 있는 화소의 중심선 부분의 게이트 절연막(120) 아래에 게이트 전극(111, 112)을 형성하는 물질과 동일한 물질로 필요한 유지 용량의 값에 적합한 크기로 유지 용량 전극(181)이 형성되어 있다. 그밖의 구조는 본 발명의 첫 번째 실시예와 유사하다. 이 경우 두 부화소 전극(141, 142)과 유지 용량 전극(181) 이 게이트 절연막(120)을 사이에 두고 전기 용량을 형성하게 되며 이 전기 용량이 유지 용량 역할을 하게 된다. 그리고, 이 때의 기준 전압은 인접한 부화소 전극(141, 142)의 전압이 되므로 시간 지연의 문제는 생기지 않는다.
또한 이 유지 용량 전극(181)은 두 부화소 전극(141, 142) 사이의 빛이 새는 부분에 형성되기 때문에 이 부분에는 컬러 필터 기판(200)에 블랙 매트릭스를 형성할 필요가 없다. 컬러 필터 기판의 나머지 구조는 본 발명의 첫 번째 실시예의 경우와 유사하다.
도 6은 도 5에 나타난 본 발명의 두 번째 실시예에 따른 액정 표시 장치의 등가 회로도를 나타낸 것이다.
도 6에 나타난 바와 같이, 주사 신호를 전달하는 게이트선(GL)과 화상 신호를 전달하는 두 개의 데이터선(DL1, DL2)이 있고, 게이트 전극은 게이트선(GL)에 연결되어 있고, 소스 전극은 두 개의 데이터선(DL1, DL2)에 각각 연결되어 있는 두 개의 박막 트랜지스터(Q1, Q2)가 있다. 두 박막 트랜지스터(Q1, Q2)의 드레인 전극은 두 개의 액정 축전기(CLC1, CLC2)로 연결되어 있다. 두 박막 트랜지스터(Q1, Q2)의 드레인 전극 사이에는 또한 두 개의 유지 축전기(CST1, CST2)가 연결되어 있다. 이 두 개의 유지 축전기(CST1, CST2)는 두 개의 액정 축전기(CLC1, CLC2)와는 병렬로 연결되어 있다. 두 개의 액정 축전기(CLC1, CLC2)는 각각 양쪽의 박막 트랜지스터(Q1, Q2)에 연결되어 있는 한쪽 전극과 서로 연결되어 있는 반대쪽 전극으로 이루어지는데, 도 5에 나타난 바와 같이, 박막 트랜지스터(Q1, Q2)에 연결되어 있는 한쪽 전극은 하판(100)에 형성되어 있는 두 개의 화소 전극(141, 142)이고, 서로 연결되어 있는 반대쪽 전극은 상판(200)에 형성되어 있는 공통 전극(230)이 된다. 그리고, 두 개의 유지 축전기(CST1, CST2)의 한쪽 전극은 액정 축전기(CLC1, CLC2)와 마찬가지로 양쪽의 박막 트랜지스터(Q1, Q2)에 연결되어 있고, 반대쪽 전극은 서로 연결되어 있다. 이 때, 박막 트랜지스터(Q1, Q2)에 연결되어 있는 한쪽 전극은 하판(100)에 형성되어 있는 두 개의 화소 전극(141, 142)이고, 서로 연결되어 있는 반대쪽 전극은 절연막(120)을 사이에 두고 두 개의 화소 전극(141, 142)과 절연되어 있는 유지 전극(180)이 된다.
본 발명의 세 번째 실시예에서는 유지 용량을 더 크게 하기 위한 구조를 제시한다.
도 7은 본 발명의 세 번째 실시예에 따른 액정 표시 장치의 단면도이다.
도 7에 나타난 바와 같이, 보호막(170) 위의 두 부화소 전극(141, 142) 사이에 해당하는 부분에 또 하나의 유지 용량 전극(182)이 형성되어 있다. 나머지 구조는 본 발명의 두 번째 실시예의 경우와 유사하다. 본 발명의 세 번째 실시예의 경우 보호막(170) 위에 유지 용량 전극(182)을 형성하기 위해서는 별도의 공정이 요구되는 단점이 있지만 충분한 유지 용량을 확보할 수 있다. 본 발명의 세 번째 실시예의 경우도 두 번째 실시예와 마찬가지로 두 부화소 전극(141, 142) 사이에 유지 용량 전극(181, 182)이 존재하므로 컬러 필터 기판(200)의 이에 대응하는 부분에 블랙 매트릭스를 형성할 필요가 없다.
본 발명의 네 번째 실시예에서는 ITO 화소 전극을 보호막 위에 형성하는 구조를 제시한다.
도 8은 본 발명의 네 번째 실시예에 따른 액정 표시 장치의 단면도이다.
도 8에 나타난 바와 같이, 투명한 절연 기판(100) 위에 두 개의 게이트 전극(111, 112)이 형성되어 있고, 게이트 전극(111, 112) 위에는 게이트 절연막(120)이 덮여 있다. 게이트 전극(111, 112) 위의 게이트 절연막(120) 위에는 박막 트랜지스터의 반도체(131, 132)층이 형성되어 있고, 반도체층(131, 132)의 위에 게이트 전극(111, 112)을 중심으로 양쪽으로 소스/드레인 전극(151, 152, 161, 162)이 형성되어 있다. 화소 영역의 게이트 절연막(120) 위에는 화소의 중심선을 따라 유지 용량 전극(183)이 형성되어 있다. 이 유지 용량 전극(183)은 소스/드레인 전극(151, 152, 161, 162)과 동일한 물질로 형성된다. 소스/드레인 전극(151, 152, 161, 162) 및 유지 용량 전극(183)이 형성되어 있는 기판(100) 위에 보호막(170)이 전면적으로 형성되어 있고, 보호막(170)은 드레인 전극(161, 162)을 노출시키는 접촉 구멍을 가지고 있다. 보호막(170) 위에는 화소 영역에 양쪽으로 ITO 등의 투명 도전 물질로 이루어진 부화소 전극(143, 144) 두 개가 대칭적으로 형성되어 있다. 이 부화소 전극(143, 144)은 보호막(170)에 형성되어 있는 접촉 구멍을 통하여 각각 이웃하는 드레인 전극(161, 162)과 전기적으로 연결된다.
본 발명의 네 번째 실시예에서는 게이트 절연막(120) 위에 유지 용량 전극(183)을 형성하였지만, 네 번째 실시예와 같이 ITO 화소 전극이 맨 위에 형성되는 경우에도 필요에 따라 본 발명의 두 번째 실시예에서와 같이 유지 용량 전극을 게이트 절연막(120) 아래쪽에 형성할 수도 있다.
컬러 필터 기판(200)의 구조는 본 발명의 두 번째 및 세 번째 실시예의 경우와 동일하다.
본 발명의 실시예에서는 주로 비정질 규소를 박막 트랜지스터의 활성층으로 사용하는 구조를 중심으로 설명하였지만, 본 발명의 구조는 다결정 규소를 박막 트랜지스터의 활성층으로 사용하는 구조에서도 동일하게 적용 가능함은 물론이다.
본 발명의 실시예에서와 같이, 박막 트랜지스터 기판에서 하나의 화소를 두 개의 부화소로 나누어 두 개의 데이터선으로부터 신호를 받아 스위칭되는 두 개의 박막 트랜지스터와 이에 의해 동작하는 두 개의 부화소 전극을 형성하고 컬러 필터 기판에는 기판의 전면에 공통 전극을 형성하는 것이 아니라 화소 단위로 공통 전극을 형성하여 데이터선과 공통 전극 사이의 기생 용량에 의해 발생하는 크로스톡 등의 현상을 줄일 수 있다.
또한, 유지 용량 전극을 두 개의 부화소 전극 사이에 절연막을 사이에 두고 형성함으로써 유지 용량이 유지 용량 전극과 두 개의 부화소 전극 사이에서 형성되도록 함으로써 유지 용량의 시간 지연을 없앨 수 있다. 뿐만 아니라, 유지 용량 전극을 빛이 새는 두 개의 부화소 전극 사이의 영역에 형성함으로써 이 부분의 블랙 매트릭스를 형성하지 않아도 된다.
도 1은 종래 기술에 따른 액정 표시 장치의 단면도이고,
도 2는 본 발명의 첫 번째 실시예에 따른 액정 표시 장치의 단면도이고,
도 3은 본 발명의 첫 번째 실시예에 따른 액정 표시 장치의 개략적인 사시도이고,
도 4는 본 발명의 첫 번째 실시예에 따른 액정 표시 장치에 대한 등가 회로도이고,
도 5는 본 발명의 두 번째 실시예에 따른 액정 표시 장치의 단면도이고,
도 6은 본 발명의 두 번째 실시예에 따른 액정 표시 장치에 대한 등가 회로도이고,
도 7은 본 발명의 세 번째 실시예에 따른 액정 표시 장치의 단면도이고,
도 8은 본 발명의 네 번째 실시예에 따른 액정 표시 장치의 단면도이다.

Claims (20)

  1. 게이트선, 상기 게이트선과 절연되어 교차하며 각각 제1 데이터선 및 제2 데이터선으로 이루어진 데이터선 쌍, 상기 게이트선, 제1 및 제2 데이터선의 교차로 정의되는 화소 영역의 안쪽에 형성되어 있으며 각각 상기 제1 및 제2 데이터선으로부터 화상 신호를 전달받는 제1 화소 전극 및 제2 화소 전극을 포함하는 제1 기판,
    상기 제1 기판의 화소 영역에 대응하는 영역의 안쪽에 형성되어 있는 공통 전극을 포함하는 제2 기판,
    상기 제1 및 제2 기판 사이에 주입되어 있는 액정층을 포함하는 액정 표시 장치.
  2. 제1항에서,
    상기 공통 전극은 외부 전원과 연결되어 있지 않고 플로팅되어 있으며,
    상기 제1 및 제2 데이터선과 상기 공통 전극 사이의 전위차는 각각 상기 제1 데이터선과 상기 제2 데이터선에 인가되는 전압의 차의 1/2이 되는 액정 표시 장치.
  3. 제2항에서,
    상기 쌍을 이루는 제1 및 제2 데이터선에 인가되는 전압은 일정 주기로 반전되는 액정 표시 장치.
  4. 제2항에서,
    상기 공통 전극은 상기 제1 및 제2 데이터선과 겹치지 않도록 형성되어 있는 액정 표시 장치.
  5. 제1항에서,
    상기 제1 및 제2 화소 전극은 상기 화소 영역의 중심선에 대하여 대칭을 이루는 액정 표시 장치.
  6. 제1항에서,
    상기 제2 기판 위의 상기 제1 및 제2 화소 전극 사이의 영역에 대응하는 영역에 형성되어 있는 블랙 매트릭스를 더 포함하는 액정 표시 장치.
  7. 제1항에서,
    상기 제1 및 제2 화소 전극과 절연되어 있는 제1 유지 용량 전극을 더 포함하는 액정 표시 장치.
  8. 제7항에서,
    상기 제1 유지 용량 전극은 상기 제1 및 제2 화소 전극 사이의 영역에 형성되어 상기 제1 및 제2 화소 전극 사이를 가리고 있는 액정 표시 장치.
  9. 제8항에서,
    상기 제1 기판 위의 상기 게이트선 위에 형성되어 있는 게이트 절연막을 더 포함하며,
    상기 제1 유지 용량 전극은 상기 기판과 상기 게이트 절연막 사이에 형성되어 있는 액정 표시 장치.
  10. 제9항에서,
    상기 제1 기판 위의 상기 제1 및 제2 데이터선, 상기 제1 및 제2 화소 전극 위에 형성되어 있는 보호막,
    상기 보호막 위에 형성되어 있는 제2 유지 용량 전극을 더 포함하는 액정 표시 장치.
  11. 제10항에서,
    상기 제2 유지 용량 전극은 상기 제1 및 제2 화소 전극 사이의 영역에 형성되어 있는 액정 표시 장치.
  12. 제8항에서,
    상기 제1 기판 위의 상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 제1 및 제2 데이터선과 상기 제1 및 제2 화소 전극 사이에 형성되어 있는 보호막을 더 포함하며,
    상기 제2 유지 용량 전극은 상기 게이트 절연막 위 상기 보호막 아래에 형성되어 있는 액정 표시 장치.
  13. 서로 마주 보고 있는 제1 기판 및 제2 기판,
    상기 제1 기판 위에 형성되어 있으며 두 개가 쌍을 이루는 제1 투명 전극,
    상기 제2 기판 위에 형성되어 있으며 플로팅되어 있는 제2 투명 전극,
    상기 제1 및 제2 기판 사이에 주입되어 있는 액정층을 포함하며,
    상기 쌍을 이루는 제1 전극에 일정한 전압차를 갖는 전압을 각각 인가하여 상기 액정층을 구동하는 액정 표시 장치.
  14. 제13항에서,
    상기 제1 전극과 제2 전극 사이의 전위차는 각각 상기 쌍을 이루는 제1 전극 사이에 인가되는 전압차의 1/2인 액정 표시 장치.
  15. 주사 신호를 전달하는 게이트선,
    제1 및 제2 화상 신호를 각각 전달하는 제1 데이터선 및 제2 데이터선으로 이루어진 데이터선 쌍,
    상기 게이트선에 연결되어 있는 제1-1 단자와 상기 제1 데이터선에 연결되어 있는 제2-1 단자를 가지고 있는 제1 삼단자 스위칭 소자,
    상기 게이트선에 연결되어 있는 제2-1 단자와 상기 제2 데이터선에 연결되어 있는 제2-2 단자를 가지고 있는 제2 삼단자 스위칭 소자,
    제3-1 단자, 상기 제1 스위칭 소자의 제1-3 단자에 연결되어 있는 제3-2 단자를 가지고 있는 제1 액정 축전기,
    상기 제1 액정 축전기의 제3-1 단자와 연결되어 있는 제4-1 단자, 상기 제2 스위칭 소자의 제2-3 단자에 연결되어 있는 제4-2 단자를 포함하는 제2 액정 축전기를 포함하는 액정 표시 장치.
  16. 제15항에서,
    제5-1 단자, 상기 제1 스위칭 소자의 제1-3 단자에 연결되어 있는 제5-2 단자를 가지고 있는 제1 유지 축전기,
    상기 제1 유지 축전기의 제5-1 단자와 연결되어 있는 제6-1 단자, 상기 제2 스위칭 소자의 제2-3 단자에 연결되어 있는 제6-2 단자를 가지고 있는 제2 유지 축전기를 더 포함하는 액정 표시 장치.
  17. 투명 절연 기판,
    상기 투명 절연 기판 상에 형성되어 있으며 게이트 전극을 포함하는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 반도체층 위에 상기 게이트선과 절연 교차하며 형성되어 있으며
    제1 소스 전극을 포함하는 제1 데이터선 및 제 1 드레인 전극,
    상기 게이트선과 교차하며 제 2소스 전극을 포함하는 제2 데이터선 및 제2 드레인 전극,
    상기 제1 데이터선과, 상기 제2 데이터선 위에 형성되어 있는 보호막,
    상기 게이트선과 상기 제 1및 제 2 데이터선로 둘러싸인 화소 영역에 형성되어 있으며 상기 제1 및 제 2데이터선으로부터 화상 신호를 전달받는 화소 전극을 포함하는 제 1 기판,
    상기 화소 영역에 대응하는 영역에 형성되어 있는 공통 전극을 포함하는 제2 기판,
    상기 제1 및 제2 기판사이에 주입되는 액정층을 포함하는 액정 표시 장치에서,
    상기 화소 전극은 상기 제1 데이터선과 전기적으로 연결되어 있는 제1 화소 전극과 상기 제2 데이터선과 전기적으로 연결되어 있는 제2 화소 전극을 포함하는 액정 표시 장치.
  18. 제17항에서,
    상기 제1 또는 제2 화소 전극과 중첩하는 유지 전극을 더 포함하는 액정 표시 장치.
  19. 제17항에서,
    상기 제1 및 제2 데이터선을 통하여 전달되는 전압은 일정한 주기로 상기 공통 전극에 전달된 전압에 대하여 반전되는 액정 표시 장치.
  20. 제17항에서,
    상기 게이트선과 상기 제1 및 제2 데이터선으로 둘러싸인 영역을 제외한 부분에 형성되어 있는 블랙 매트릭스를 더 포함하는 액정 표시 장치.
KR1019970071743A 1997-12-22 1997-12-22 액정표시장치 KR100476623B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970071743A KR100476623B1 (ko) 1997-12-22 1997-12-22 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970071743A KR100476623B1 (ko) 1997-12-22 1997-12-22 액정표시장치

Publications (2)

Publication Number Publication Date
KR19990052286A KR19990052286A (ko) 1999-07-05
KR100476623B1 true KR100476623B1 (ko) 2005-08-29

Family

ID=37304260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970071743A KR100476623B1 (ko) 1997-12-22 1997-12-22 액정표시장치

Country Status (1)

Country Link
KR (1) KR100476623B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021170129A (ja) * 2010-05-21 2021-10-28 株式会社半導体エネルギー研究所 液晶表示装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685911B1 (ko) * 2000-07-04 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치
CN1264059C (zh) * 2001-01-25 2006-07-12 松下电器产业株式会社 液晶显示装置
KR100849097B1 (ko) * 2001-01-31 2008-07-30 엘지디스플레이 주식회사 액정표시장치
KR100811641B1 (ko) * 2001-12-21 2008-03-11 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그의 제조 방법
KR100885018B1 (ko) * 2002-08-30 2009-02-20 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
JP5000124B2 (ja) 2004-11-12 2012-08-15 三星電子株式会社 表示装置及びその駆動方法
KR101318305B1 (ko) * 2007-01-30 2013-10-15 삼성디스플레이 주식회사 어레이 기판 및 이를 이용한 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940022128A (ko) * 1993-03-19 1994-10-20 김광호 액정표시장치 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940022128A (ko) * 1993-03-19 1994-10-20 김광호 액정표시장치 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021170129A (ja) * 2010-05-21 2021-10-28 株式会社半導体エネルギー研究所 液晶表示装置

Also Published As

Publication number Publication date
KR19990052286A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
US7256852B2 (en) Liquid crystal display device
KR100211008B1 (ko) 액정표시패널
US7391397B2 (en) Display device
KR101641958B1 (ko) 액정 표시 장치
US7119783B2 (en) Liquid crystal display and driving method thereof
US6982775B2 (en) Liquid crystal display having reduced flicker
KR101540072B1 (ko) 액정표시장치
KR100317621B1 (ko) 액정표시장치
KR100286489B1 (ko) 액티브 매트릭스형 표시장치
JPH07311390A (ja) 液晶表示装置
KR100476623B1 (ko) 액정표시장치
KR20090036920A (ko) 표시기판, 이를 갖는 표시장치 및 그 구동방법
KR100516091B1 (ko) 표시 장치
JP2001281626A (ja) 液晶表示装置
KR100342123B1 (ko) 액정 디스플레이 패널
US6377322B2 (en) Liquid crystal display device having spontaneous polarization and no compensating capacitors
KR100494694B1 (ko) 박막트랜지스터 액정표시장치
KR20070006222A (ko) 액정 표시 장치
KR20040050918A (ko) 액티브 매트릭스 디스플레이 디바이스
KR100529572B1 (ko) 박막 트랜지스터 액정 표시 장치
KR0144951B1 (ko) 액정표시소자
KR100552288B1 (ko) 박막트랜지스터액정표시장치
JP3209940B2 (ja) 液晶表示装置
KR100212171B1 (ko) 박막 트랜지스터 액정표시소자
JP2004294913A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 11