KR100247272B1 - 액정 표시 장치용 박막 트랜지스터 기판 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판 Download PDF

Info

Publication number
KR100247272B1
KR100247272B1 KR1019980002313A KR19980002313A KR100247272B1 KR 100247272 B1 KR100247272 B1 KR 100247272B1 KR 1019980002313 A KR1019980002313 A KR 1019980002313A KR 19980002313 A KR19980002313 A KR 19980002313A KR 100247272 B1 KR100247272 B1 KR 100247272B1
Authority
KR
South Korea
Prior art keywords
line
auxiliary
data
lines
gate
Prior art date
Application number
KR1019980002313A
Other languages
English (en)
Other versions
KR19990066402A (ko
Inventor
이중희
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980002313A priority Critical patent/KR100247272B1/ko
Publication of KR19990066402A publication Critical patent/KR19990066402A/ko
Application granted granted Critical
Publication of KR100247272B1 publication Critical patent/KR100247272B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Abstract

투명한 절연 기판 위에 서로 교차하여 화소 영역을 정의하는 가로 방향의 게이트선과 세로 방향의 데이터선이 형성되어 있다. 화소 영역의 가장자리 양쪽에는 게이트선과 분리되어 있으며 화소 영역에 형성되어 있는 화소 전극과 연결되어 있는 제1 및 제2 보조선이 세로 방향으로 서로 평행하게 형성되어 있다. 제1 및 제2 보조선 사이에는 이들과 평행한 제1 데이터 보조선이 형성되어 있고 제1 및 제2 보조선과 제1 데이터 보조선은 동일한 층으로 형성되어 있다. 여기서, 데이터선 중 제1 데이터 보조선의 상부에 형성되어 있는 부분의 폭은 제1 데이터 보조선보다 좁고 제1 데이터 보조선의 안쪽에 데이터선의 경계선이 위치한다. 이때, 화소 전극의 경계선 중 데이터선에 인접한 세로 방향의 경계선은 제1 및 제2 보조선의 경계선 중 데이터선에 인접한 경계선보다 데이터선으로부터 멀리 떨어져 있으며, 데이터선에 인접한 화소 전극의 경계선과 제1 및 제2 보조선의 경계선 사이의 거리는 허용 가능한 정렬 오차 범위보다 크다. 이렇게 하면, 화소 전극과 데이터선 사이의 기생 용량은 제1 및 제2 보조선과 제1 데이터 보조선 사이의 거리에 의존하므로 기판 전체를 통하여 일정하게 유지된다.

Description

액정 표시 장치용 박막 트랜지스터 기판
본 발명은 액정 표시 장치용 박막 트랜지스터 기판에 것으로서, 더욱 상세하게는, 화소 전극과 데이터선 사이의 기생 용량이 균일한 액정 표시 장치용 박막 트랜지스터 기판에 관한 것이다.
일반적으로 액정 표시 장치는 단위 화소의 집합으로 이루어진 표시 영역에 표시 동작을 하는 다수의 화소 전극이 각각의 단위 화소에 형성되어 있으며, 이 화소 전극들은 배선을 통하여 인가되는 신호에 의하여 구동된다. 배선에는 서로 교차하여 단위 화소 영역을 정의하는 게이트선과 데이터선이 있으며, 이들 배선은 박막 트랜지스터 등의 스위칭 소자를 통하여 화소 전극과 연결되어 있다. 이때, 스위칭 소자는 게이트선으로부터의 주사 신호에 따라 데이터선으로부터의 화상 신호를 스위칭하여 화소 전극에 인가한다.
그러면, 첨부한 도면을 참고로 하여 종래의 기술에 따른 박막 트랜지스터 기판에 대하여 더욱 자세하게 알아보면 다음과 같다.
도 1은 종래의 기술에 따른 액정 표시 장치의 구조를 개략적으로 도시한 배치도이고, 도 2는 도 1에서 선 II-II'을 따라 도시한 단면도이다.
도 1 및 도 2에서 보는 바와 같이, 투명한 절연 기판(1) 위에 가로 방향으로 서로 평행한 제1 및 제2 게이트선(2, 22) 및 제1 게이트선(2)의 분지인 게이트 전극(21)이 형성되어 있다. 또한, 화소 영역(P)의 양쪽 가장자리에는 제1 및 제2 게이트선(2, 22)을 연결하는 유지 전극(9)이 세로로 서로 평행하게 형성되어 있다. 기판(1) 위에는 게이트선(2, 22), 게이트 전극(21) 및 유지 전극(9)을 덮는 게이트 절연층(3)이 형성되어 있으며, 게이트 절연층(3) 위의 게이트 전극(21)에 해당하는 위치에는 비정질 규소층(5)이 형성되어 있고 그 위에는 게이트 전극(21)을 중심으로 양쪽에 도핑된 비정질 규소층(51, 52)이 형성되어 있다. 또한 게이트 절연막(3) 위에는 제1 게이트선(2)과 교차하여 화소 영역(P)을 정의하는 세로 방향의 데이터선(4), 그 분지이며 도핑된 비정질 규소층(51) 위에 위치하는 소스 전극(41) 및 도핑된 비정질 규소층(52) 위에 위치하는 드레인 전극(42)이 형성되어 있다. 기판(1) 위에는 데이터선(4) 및 소스/드레인 전극(41, 42)을 덮는 보호막(6)이 형성되어 있으며, 그 위에는 이웃하는 화소 영역(P)의 드레인 전극(42)과 접촉 구멍(8)을 통하여 연결되어 있는 화소 전극(7)이 형성되어 있다.
여기서, 화소 전극(7)의 가장자리 부분과 제1 및 제2 게이트선(2, 22) 및 유지 전극(3)은 중첩되어 유지 축전기를 이룬다.
이때, 일반적으로 액정 표시 장치에서는 화소 전압이 인가되는 화소 전극(7)과 데이터 전압을 전달하는 데이터선(4) 사이에서 기생 축전기가 형성되며, 이러한 기생 축전기의 정전 용량 즉, 기생 용량의 크기는 화소 전극(7)과 데이터선(4) 사이의 거리에 의해 결정된다.
그러나, 액정 표시 장치의 제조 공정 중 사진 공정에서는 노광 장치를 이용하여 몇 개의 블록으로 나누어 마스크를 이용한 노광 공정을 실시하게 되는데, 화소 전극(7)과 데이터선(4) 사이의 거리가 블록을 단위로 다르게 된다. 이로 인하여 블록을 단위로 화소 전극(7)과 데이터선(4) 사이에서 발생하는 기생 용량의 차이가 발생하고 스티치 불량이 발생한다.
예를 들어, 도 1에서 A-A 선을 블록의 경계가 되는 선, 즉 스티치선으로 가정하자. 두 블록은 다른 마스크 숏(shot)에 의하여 노광되므로 두 블록의 화소 전극(7)과 데이터선(4)의 거리(d1, d2)가 달라질 수 있다. 이때, 화소 전극(7)과 데이터선(4) 사이의 기생 용량은 둘 사이의 거리에 의존하므로 d1과 d2가 다르면 화소 전극(7)과 데이터선(4) 사이에서 발생하는 기생 용량도 달라지며, 이에 따라 동일한 계조를 표시하더라도 블록 단위로 다른 밝기가 표시되는 스티치 불량이 발생한다.
본 발명이 이루고자 하는 기술적 과제는 스티치 불량이 발생하더라도 기생 용량을 균일하게 하여 제품의 특성을 향상시키는 것이다.
도 1은 종래의 기술에 따른 박막 트랜지스터 기판의 구조를 개략적으로 도시한 배치도이고,
도 2는 도 1은 II-II' 부분을 도시한 단면도이고,
도 3은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 구조를 개략적으로 도시한 배치도이고,
도 4는 도 3에서 IV-IV' 부분을 도시한 단면도이고,
도 5는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 구조를 개략적으로 도시한 단면도 배치도이고,
도 6은 도 5에서 VI-VI' 부분을 도시한 단면도이고,
도 7 및 도 8은 본 발명의 제3 및 제4 실시예에 따른 박막 트랜지스터 기판의 구조를 개략적으로 도시한 배치도이다.
앞에서 언급한 문제점을 해결할 수 있는 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판에는 화소 전압이 인가되는 화소 전극과 연결되어 있는 제1 보조선과 데이터 전압이 인가되는 데이터선과 연결되어 있으며 제2 보조선이 형성되어 있다.
이때, 데이터선의 경계선은 제1 보조선의 안에 위치하며 화소 전극의 경계선 중 데이터선에 인접한 제1 경계선은 제2 보조선의 경계선 중 데이터선에 인접한 제2 경계선보다 데이터선으로부터 멀리 떨어져 있다.
따라서, 화소 전극과 데이터선 사이에서 형성되는 기생 축전기의 용량은 제1 보조선과 제2 보조선 사이의 거리에만 의존한다.
여기서, 제1 보조선과 제2 보조선은 동일한 층으로 형성되어 있기 때문에 제1 보조선과 제2 보조선 사이의 거리를 일정하게 유지할 수 있어 화소 전극과 데이터선 사이에서 형성되는 기생 축전기의 용량을 균일하게 유지할 수 있다.
여기서, 제1 경계선과 제2 경계선과 거리와 데이터선의 경계선과 상기 제1 보조선의 인접 경계선과의 거리는 허용 가능한 정렬 오차의 범위보다 큰 것이 바람직하다.
그러면 첨부한 도면을 참고로 하여 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
우선, 하나의 게이트선을 적용한 전단 게이트 방식의 박막 트랜지스터 기판에 대하여 설명한다.
도 3은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 구조를 개략적으로 도시한 배치도이고, 도 4는 도 3에서 V-V' 부분을 도시한 단면도이다.
도 3 및 도 4에서 보는 바와 같이, 투명한 절연 기판(100) 위에 가로 방향으로 게이트선(200) 및 그 분지인 게이트 전극(210)이 형성되어 있으며, 화소 영역(P)의 가장자리 양쪽에는 게이트선(200)과 분리되어 세로 방향으로 제1 및 제2 보조선(910, 920)이 평행하게 형성되어 있다. 또한, 제1 및 제2 보조선(910, 920) 사이에는 이들과 평행한 제1 데이터 보조선(930)이 형성되어 있으며, 제1 데이터 보조선(930)의 양단은 화소 영역(P) 안쪽 방향으로 구부러져 있다.
기판(100) 위에는 게이트선(200), 게이트 전극(210), 제1 및 제2 보조선(910, 920) 및 제1 데이터 보조선(930)을 덮는 게이트 절연층(300)이 형성되어 있다.
게이트 전극(210) 상부의 게이트 절연층(300) 위에는 비정질 규소층(500)이 형성되어 있으며, 그 위에는 게이트 전극(210)을 중심으로 양쪽으로 분리되어 있는 도핑된 비정질 규소층(510, 520)이 각각 형성되어 있다. 또한 게이트 절연층(300)의 상부에는 게이트선(200)과 교차하여 화소 영역(P)을 정의하는 세로 방향의 데이터선(400)이 형성되어 있으며 그 일부가 도핑된 비정질 규소층(510) 위로 연장되어 소스 전극(410)을 이루고 있으며, 게이트 전극(210)을 중심으로 소스 전극(410)과 마주하는 드레인 전극(420)이 도핑된 비정질 규소층(520) 위에 형성되어 있다.
여기서, 데이터선(400) 중 다른 부분보다 좁은 폭으로 형성된 일부(440)는 제1 데이터 보조선(930)의 상부에 형성되어 있으며, 그 폭은 제1 데이터 보조선(930)보다 좁고 제1 데이터 보조선(930)의 안쪽에 데이터선(440)의 경계선이 위치한다. 이때, 데이터선(440)의 경계선과 제1 데이터 보조선(930)의 인접 경계선 사이의 거리(l1, l2)는 허용 가능한 정렬 오차 범위보다 크게 설계하여 오정렬이 발생하더라도 데이터선(440)의 경계선이 제1 데이터 보조선(930)을 벗어나지 않도록 하는 것이 좋다. 또한, 제1 데이터 보조선(930)의 구부러진 양끝은 데이터선(440)의 바깥으로 노출되어 있다.
게이트 절연막(300) 위에는 데이터선(400, 440) 및 소스/드레인 전극(410, 420)을 덮는 보호막(600)이 형성되어 있다. 이때, 보호막(600) 및 게이트 절연막(300)에는 제1 및 제2 보조선(910, 920)과 제1 데이터 보조선(930)의 양끝을 각각 드러내는 접촉 구멍(810, 820, 830, 840, 850, 860)이 형성되어 있다. 또한, 보호막(600)에는 드레인 전극(420)의 일부를 노출시키는 접촉 구멍(800)과 데이터선(400)의 일부를 노출시키는 접촉 구멍(870)이 형성되어 있다.
보호막(600) 위에는 이웃하는 화소 영역(P)의 접촉 구멍(800)을 통하여 드레인 전극(420)과 연결되어 있으며, 투명 도전막인 ITO(induim tin oxide)로 이루어진 화소 전극(700)이 형성되어 있다. 보호막(600) 위에는 또한 데이터선(400)의 폭이 넓은 부분과 중첩되어 있고 양단은 구부러져 접촉 구멍(850, 860)을 통하여 제1 데이터 보조선(930)과 연결되어 있고, 접촉 구멍(870)을 통하여 데이터선(400)과 연결되어 있으며 ITO로 이루어진 제2 데이터 보조선(710)이 형성되어 있다. 여기서, 제1 데이터 보조선(930)은 접촉 구멍(850, 860, 870) 및 제2 데이터 보조선(710)을 통하여 데이터선(400, 440)과 연결되어 있으므로, 제2 데이터 보조선(710)과 함께 데이터선(400, 440)이 단선되는 것을 방지하는 역할을 한다. 특히, 데이터선(400)과 게이트선(200)이 교차하는 부분에서 데이터선(400)이 단선되기 쉬운데, 제2 데이터 보조선(710)은 교차부에 위치하여 이 부분의 단선을 방지하는 역할을 할 뿐 아니라, 상하 화소의 제1 데이터 보조선(930)을 서로 연결하는 역할을 한다.
이때, 화소 전극(700)의 경계선 중 데이터선(440)에 인접한 세로 방향의 경계선(701, 702)은 제1 및 제2 보조선(910, 920)의 경계선 중 데이터선(440)에 인접한 경계선(911, 921)보다 데이터선(440)으로부터 멀리 떨어져 있으며, 데이터선(440)에 인접한 화소 전극(700)의 경계선(701, 702)과 제1 및 제2 보조선(910, 920)의 경계선(911, 921) 사이의 거리(l3, l4)는 허용 가능한 정렬 오차 범위보다 크게 설계하여 오정렬이 발생하더라도 경계선(701, 702)이 경계선(911, 921)보다 데이터선(440)에 가까워지지 않도록 하는 것이 바람직하다.
이렇게 하면, 화소 전극(700)과 데이터선(440) 사이의 기생 용량은 제1 및 제2 보조선(910, 920)과 제1 데이터 보조선(930) 사이의 거리에 의존한다. 그런데, 앞에서 설명한 것처럼 제1 및 제2 보조선(910, 920)과 제1 데이터 보조선(930)은 동일한 층으로, 즉 게이트 패턴(200, 210)을 형성할 때 동시에 동일한 마스크 공정을 통하여 형성되므로 제1 및 제2 보조선(910, 920)과 제1 데이터 보조선(930) 사이의 거리(d3, d4)는 각각 기판 전체를 통하여 일정하게 유지된다. 결국, 화소 전극(700)과 데이터선(440) 사이의 기생 용량은 기판 전체를 통하여 일정하게 유지된다.
한편, 여기에서, 게이트 전극(210), 게이트 절연층(300), 비정질 규소층(500), 도핑된 비정질 규소층(510, 520), 소스 및 드레인 전극(410, 420)은 스위칭 소자로서의 역할을 하는 박막 트랜지스터로서, 게이트선(210)을 통하여 게이트 전극(210)에 인가된 주사 신호에 따라 데이터선(400, 440)을 통하여 소스 전극(410)에 인가된 화상 신호를 드레인 전극(420)을 통하여 화소 전극(700)으로 전달하는 역할을 하며, 도핑된 비정질 규소층(510, 520)은 비정질 규소층(500)과 소스 및 드레인 전극(410, 420) 사이의 접촉 저항을 줄이기 위한 것이다.
본 발명의 제1 실시예에서는 제1 및 제2 보조선(910, 920)의 양 끝에 접촉 구멍(810, 820, 830, 840)을 뚫어 화소 전극(700)과 연결하였지만, 제1 및 제2 보조선(910, 920)을 따라 세로 방향으로 길게 화소 전극(700)과 연결할 수도 있다. 이에 대하여 상세하게 설명하기로 한다.
도 5는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 구조를 개략적으로 도시한 배치도이고, 도 6은 도 5에서 VI-VI' 부분을 도시한 단면도이다.
도 5 및 도 6에서, 도 3 및 도 4와 동일한 도면 부호는 동일한 기능을 가지는 것을 의미한다.
도 5 및 도 6에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 액정 표시 장치의 대부분의 구조는 도 3 및 도 4와 유사하다.
단, 본 발명에 따른 제2 실시예에서는 보호막(600) 및 게이트 절연층(300)의 접촉 구멍(880)이 제1 및 제2 보조선(910, 920)을 따라 세로 방향으로 길게 형성되어 있고, 이 접촉 구멍(880)을 통하여 화소 전극(700)은 제1 및 제2 보조선(910, 920)과 연결되어 있다.
다음은, 도 3 내지 도 6과 같은 구조에서 화소 전극(700)과 전단의 게이트선(200)과 중첩되는 면적을 늘려 충분한 유지 용량을 확보하고 게이트선의 단선을 방지할 수 있는 이중 게이트 방식을 적용한 박막 트랜지스터 기판에 대하여 설명하기로 한다.
도 7은 본 발명의 제3 실시예에 따른 이중 게이트 방식의 박막 트랜지스터 기판의 구조를 개략적으로 도시한 배치도로서 대부분의 구조는 도 3의 구조와 유사하다.
단, 도 7에서 보는 바와 같이, 기판(100) 위에 상하 이중의 게이트선(200, 220)이 가로 방향으로 형성되어 있고, 이중의 게이트선(200, 220)은 화소 영역(P) 중앙부를 가로지르며 세로 방향으로 형성되어 있는 유지 전극(940)을 통하여 연결되어 있다. 여기에서, 하부의 게이트선(220) 및 유지 전극(940)은 화소 전극(700)과 중첩되어 유지 축전기를 이룬다.
도 8은 본 발명의 제4 실시예에 따른 이중 게이트 방식의 박막 트랜지스터 기판의 구조를 개략적으로 도시한 배치도로서, 대부분의 구조는 도 7과 유사하다.
단, 도 5의 구조와 같이 보호막(600) 및 게이트 절연층(300)의 접촉 구멍(880)이 제1 및 제2 보조선(910, 920)을 따라 세로로 길게 형성되어 있고 화소 전극(700)은 이 접촉 구멍(880)을 통하여 제1 및 제2 간격용 전극(910, 920)과 연결되어 있다.
이러한 도 7 및 도 8의 구조에서는 앞에서 설명한 바와 같이 이중의 게이트선(200, 220)을 형성함으로써 게이트선(200)의 단선을 방지할 수 있으며, 또한 게이트선(220) 및 유지 전극(940)을 화소 전극(700)과 중첩시킴으로써 충분한 유지 용량을 확보할 수 있다.
따라서 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판에서는 동일한 층에 형성되며, 데이터선과 화소 전극과 각각 연결되어 있는 제1 및 제2 보조선 및 제1 데이터 보조선을 이용하여 화소 전극과 데이터선 사이에 발생하는 기생 용량을 기판 전체에 걸처 일정하게 유지할 수 있다.

Claims (17)

  1. 주사 신호를 전달하는 다수의 게이트선,
    상기 게이트선과 절연되어 교차하여 다수의 화소 영역을 정의하며 화상 신호를 전달하는 다수의 데이터선,
    상기 화소 영역에 형성되어 있는 다수의 화소 전극,
    상기 게이트선으로부터의 주사 신호에 따라 상기 데이터선으로부터의 화상 신호를 스위칭하여 상기 화소 전극에 전달하는 다수의 스위칭 소자,
    상기 데이터선과 연결되어 있는 다수의 제1 보조선,
    상기 화소 전극과 연결되어 있으며 상기 제1 보조선과 동일한 층으로 형성되어 있는 다수의 제2 보조선을 포함하며,
    상기 데이터선의 경계선은 상기 제1 보조선의 안에 위치하며, 상기 화소 전극의 경계선 중 상기 데이터선에 인접한 제1 경계선은 상기 제2 보조선의 경계선 중 상기 데이터선에 인접한 제2 경계선보다 상기 데이터선으로부터 멀리 떨어져 있는 액정 표시 장치용 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 제1 경계선과 상기 제2 경계선과 거리는 허용 가능한 정렬 오차의 범위보다 큰 액정 표시 장치용 박막 트랜지스터 기판.
  3. 제2항에서,
    상기 데이터선의 경계선과 상기 제1 보조선의 인접 경계선과의 거리는 허용 가능한 정렬 오차의 범위보다 큰 액정 표시 장치용 박막 트랜지스터 기판.
  4. 투명한 절연 기판,
    상기 기판 위에 가로 방향으로 형성되어 있는 다수의 게이트선,
    상기 기판 위에 상기 게이트선과 분리되어 세로 방향으로 형성되어 있는 다수의 제1 보조선,
    상기 기판 위에 상기 제1 보조선과 평행하게 형성되어 있으며, 상기 게이트선 및 상기 제1 보조선과 분리되어 있는 다수의 제2 보조선,
    상기 게이트선, 상기 제1 및 제2 보조선을 덮고 있으며 상기 제1 및 제2 보조선을 각각 드러내는 제1 및 제2 접촉 구멍을 가지고 있는 게이트 절연층,
    상기 게이트 절연층 위에 세로 방향으로 형성되어 있고 상기 게이트선과 교차하여 화소 영역을 정의하며 경계선이 상기 제2 보조선 안에 위치하는 다수의 데이터선,
    상기 데이터선을 덮고 있고 상기 제1 및 제2 접촉 구멍을 상기 게이트 절연막과 공유하며 상기 데이터선을 드러내는 제3 접촉 구멍을 가지고 있는 보호막,
    상기 화소 영역의 상기 보호막 위에 형성되어 있고 상기 제1 접촉 구멍을 통하여 상기 제1 보조선과 연결되어 있으며 상기 데이터선과 인접한 경계선은 상기 제1 보조선의 경계선 중 상기 데이터선에 인접한 경계선보다 상기 데이터선으로부터 멀리 떨어져 있는 다수의 화소 전극,
    상기 데이터선 상부의 상기 보호막 위에 형성되어 있고 상기 제2 접촉 구멍을 통하여 상기 제2 보조선과 연결되어 있으며 상기 제3 접촉 구멍을 통하여 상기 데이터선과 연결되어 있는 다수의 데이터 보조선
    을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  5. 제4항에서,
    상기 게이트선과 연결되어 있으며 상기 게이트 절연층으로 덮여 있는 게이트 전극, 상기 게이트 전극 상부의 상기 게이트 절연층 위에 형성되어 있는 반도체층, 상기 데이터선 및 상기 반도체층과 연결되어 있는 소스 전극, 그리고 상기 화소 전극 및 상기 반도체층과 연결되어 있는 드레인 전극을 포함하는 다수의 박막 트랜지스터를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  6. 제5항에서,
    상기 화소 전극의 경계선 중 상기 데이터선에 인접한 경계선과 상기 제2 보조선의 경계선 중 상기 데이터선에 인접한 경계선 사이의 거리는 허용 가능한 정렬 오차의 범위보다 큰 액정 표시 장치용 박막 트랜지스터 기판.
  7. 제6항에서,
    상기 데이터선의 경계선과 상기 제1 보조선의 인접 경계선과의 거리는 허용 가능한 정렬 오차의 범위보다 큰 액정 표시 장치용 박막 트랜지스터 기판.
  8. 제5항에서,
    상기 제1 접촉 구멍은 상기 제1 보조선의 양단에 각각 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  9. 제8항에서,
    상기 제2 접촉 구멍은 상기 제2 보조선의 양단에 각각 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  10. 제9항에서,
    상기 게이트선과 평행한 보조 게이트선을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  11. 제10항에서,
    상기 게이트선과 상기 보조 게이트선을 연결하며, 상기 화소 전극과 상기 게이트 절연층 및 상기 보호막을 매개로 중첩되어 유지 축전기를 이루는 유지 전극을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  12. 제5항에서,
    상기 제1 접촉 구멍은 상기 제1 보조선을 따라 세로 방향으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  13. 제12항에서,
    상기 게이트선과 평행한 보조 게이트선을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  14. 제13항에서,
    상기 게이트선과 상기 보조 게이트선을 연결하며, 상기 화소 전극과 상기 게이트 절연층 및 보호막을 매개로 중첩되어 유지 축전기를 이루는 유지 전극을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  15. 제5항에서,
    상기 데이터 보조선은 상기 화소 전극과 동일한 물질로 만들어진 액정 표시 장치용 박막 트랜지스터 기판.
  16. 제15항에서,
    상기 데이터 보조선은 상기 게이트선과 상기 데이터선의 교차부에 위치하는 액정 표시 장치용 박막 트랜지스터 기판.
  17. 제16항에서,
    상기 데이터 보조선은 상기 게이트선 아래 위의 상기 제2 보조선을 서로 연결하는 액정 표시 장치용 박막 트랜지스터 기판.
KR1019980002313A 1998-01-26 1998-01-26 액정 표시 장치용 박막 트랜지스터 기판 KR100247272B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980002313A KR100247272B1 (ko) 1998-01-26 1998-01-26 액정 표시 장치용 박막 트랜지스터 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980002313A KR100247272B1 (ko) 1998-01-26 1998-01-26 액정 표시 장치용 박막 트랜지스터 기판

Publications (2)

Publication Number Publication Date
KR19990066402A KR19990066402A (ko) 1999-08-16
KR100247272B1 true KR100247272B1 (ko) 2000-03-15

Family

ID=19532122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980002313A KR100247272B1 (ko) 1998-01-26 1998-01-26 액정 표시 장치용 박막 트랜지스터 기판

Country Status (1)

Country Link
KR (1) KR100247272B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417694B2 (en) 2004-02-06 2008-08-26 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including the panel

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900854B1 (en) 1998-11-26 2005-05-31 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display
KR100656904B1 (ko) * 1999-11-18 2006-12-15 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
KR100646788B1 (ko) * 2000-04-20 2006-11-17 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100885838B1 (ko) * 2001-12-29 2009-02-27 엘지디스플레이 주식회사 액정 표시 장치
KR100498541B1 (ko) * 2002-06-07 2005-07-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100487434B1 (ko) * 2002-09-26 2005-05-03 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그 제조 방법
KR102531664B1 (ko) 2016-05-04 2023-05-12 삼성디스플레이 주식회사 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417694B2 (en) 2004-02-06 2008-08-26 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including the panel
US7872699B2 (en) 2004-02-06 2011-01-18 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including the panel

Also Published As

Publication number Publication date
KR19990066402A (ko) 1999-08-16

Similar Documents

Publication Publication Date Title
KR0149311B1 (ko) 화소 간 기생 용량 차이가 없는 액정 표시 장치용 기판
US20010046027A1 (en) Liquid crystal display having stripe-shaped common electrodes formed above plate-shaped pixel electrodes
KR100318539B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
US7209193B2 (en) Matrix-type display device capable of being repaired in pixel unit
KR100247272B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100483405B1 (ko) 평면 구동 방식의 액정 표시 장치
KR100288771B1 (ko) 평면구동방식의액정표시장치
KR19990026575A (ko) 화소 결함 구제 구조를 갖는 액정 표시 장치용 박막 트랜지스터기판
KR100686235B1 (ko) 액정 표시 장치용 기판
KR100537882B1 (ko) 액정표시장치및그제조방법
KR100299682B1 (ko) 평면구동방식의액정표시장치
KR100218508B1 (ko) 액정 표시 장치의 박막 트랜지스터 기판
KR100318534B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100312756B1 (ko) 액정 표시 장치
KR100303440B1 (ko) 평면구동방식의액정표시장치
KR100476620B1 (ko) 액정표시장치의화소구조
KR100315924B1 (ko) 액정표시장치용박막트랜지스터기판
KR100720084B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100299687B1 (ko) 액정표시장치
KR100318536B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100529574B1 (ko) 평면 구동 방식의 액정 표시 장치 및 그 제조방법
KR100333982B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100656902B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100529576B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100521256B1 (ko) 쌍 박막 트랜지스터를 적용한 액정 표시 장치용 박막 트랜지스터 기판

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee