KR100218508B1 - 액정 표시 장치의 박막 트랜지스터 기판 - Google Patents

액정 표시 장치의 박막 트랜지스터 기판 Download PDF

Info

Publication number
KR100218508B1
KR100218508B1 KR1019960078428A KR19960078428A KR100218508B1 KR 100218508 B1 KR100218508 B1 KR 100218508B1 KR 1019960078428 A KR1019960078428 A KR 1019960078428A KR 19960078428 A KR19960078428 A KR 19960078428A KR 100218508 B1 KR100218508 B1 KR 100218508B1
Authority
KR
South Korea
Prior art keywords
thin film
electrode
film transistor
data line
transistor substrate
Prior art date
Application number
KR1019960078428A
Other languages
English (en)
Other versions
KR19980059092A (ko
Inventor
조현상
이형곤
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960078428A priority Critical patent/KR100218508B1/ko
Publication of KR19980059092A publication Critical patent/KR19980059092A/ko
Application granted granted Critical
Publication of KR100218508B1 publication Critical patent/KR100218508B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명에 따른 박막 트랜지스터 기판에는 세로로 형성되어 있는 데이터선을 중심으로 양쪽에 대칭적으로 박막 트랜지스터가 각각 형성되어 있다. 따라서 좌우로 오정렬이 되더라도 기생 용량이 화소에 따라 달라지지 않으며, 또한 하나의 박막 트랜지스터가 불량이 발생하더라도 나머지 하나로 화소 불량을 방지할 수 있다. 그리고 데이터선을 화소의 중앙에 배치하면 이웃하는 데이터선의 전압으로 인한 커플링 용량을 줄일 수 있다.

Description

액정 표시 장치의 박막 트랜지스터 기판
본 발명은 액정 표시 장치의 박막 트랜지스터 기판에 관한 것이다.
박막 트랜지스터 액정 표시 장치는 크게 다수의 화소 전극 및 박막 트랜지스터가 형성되어 있는 하판과 컬러 필터 및 공통 전극이 형성되어 있는 상판으로 구성되어 있으며, 두 개의 기판 사이에는 액정층이 있다.
그러면, 첨부한 도면을 참고로 하여 종래의 박막 트랜지스터 기판에 대하여 더욱 자세하게 알아보면 다음과 같다.
도 1은 일반적인 액정 표시 장치에서 하나의 화소를 도시한 회로도이고, 도 2는 종래의 기술에 따른 박막 트랜지스터 기판의 구조를 도시한 평면도이다.
도2에서 보는 바와 같이, 유리 기판에는 게이트선(1)이 가로로 형성되어 있고 이와 직교하는 데이터선(3)이 세로로 형성되어 있다. 게이트선(1)과 연결되어 있는 유지 용량용 전극(12)은 데이터선(3)과 평행하게 형성되어 있다. 게이트선(1)과 데이터선(3)의 교차점 부근에는 박막 트랜지스터(TFT)가 형성되어 있는데, 박막 트랜지스터(TFT)의 게이트 전극(11)은 게이트선(1)의 일부이고, 드레인 전극(31)은 데이터선(3)의 일부이다. 한편 박막 트랜지스터(TFT)의 소스 전극(32)은 데이터선(3)과 동일한 물질로 형성되어 있으며, 게이트 전극(11)을 중심으로 드레인 전극(31)과 분리되어 있고 상부의 화소 영역(PX)에 형성되어 있는 화소 전극(7)과 연결되어 있다.
이러한 종래의 박막 트랜지스터 기판에서는, 게이트선(1)에 전압이 인가되면 박막 트랜지스터(TFT)에 활성 채널이 형성되고, 소스 전극(32)을 통하여 화소 전극(7)에 전압이 인가된다.
이러한 화소 전극에 전압이 인가되면, 도 1에서 보는 바와 같이, 하판의 화소 전극(7) 및 상판의 공통 전극(도시하지 않음)과 액정을 매개로 하여 형성되는 액정 용량(CLC)과 다음 신호가 인가될 때까지 충분한 시간 동안에 전위를 유지시켜 주기 위하여 유지 용량용 전극으로 사용되는 분지(12)와 화소 전극(7) 사이에 절연층을 매개로 하여 유지 용량(CST)이 형성된다. 그리고 이웃하는 데이터선(3)과 화소 전극(7) 사이에서 절연층을 매개로 하여 형성되는 커플링 용량(CPS)과 절연층을 매개로 게이트 전극(11)과 소스 전극(32) 사이에서 기생 용량(CGS)이 형성된다.
이러한 종래의 박막 트랜지스터 기판을 제조할 때에는 하나의 기판을 여러 영역을 나누어 여러 번의 마스킹 공정을 실시하는데, 도중에 미세한 오정렬(misalign)으로 인하여 스티치(stitch) 불량이 발생한다. 이때, 스티치 불량으로 인하여 이웃하는 데이터선(3)과 화소 전극(7)이 가까워지면 커플링이 심하게 발생하여 CPS가 급격히 증가하게 되며, 만약 고 전압(high voltage) 구동을 하면 인가되는 전압의 변화가 커지기 때문에 심한 화소 불량이 유발된다. 또한, 스티치 불량으로 인하여 게이트 전극(11)과 소스 전극(32)이 중첩되는 부분의 크기가 다르게 되어 하나의 기판에서 CGS가 다르게 형성되어 불균일한 화상이 표시된다. 커플링 용량(CPS)과 기생 용량(CGS)으로 인하여 왜곡되는 전압의 변동식은 다음과 같다.
여기서, ΔVD는 데이터선에 인가되는 계조 전압의 폭을 나타낸 것이며, ΔV는 왜곡되는 전압이다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 미스얼라인이 발생하더라도 화질의 불량에 영향을 미치는 스티치 불량은 발생하지 않는 박막 트랜지스터의 구조를 제안하는 데 있다.
도1은 일반적인 액정 표시 장치에서 하나의 화소를 도시한 회로도이고,
도2는 종래의 기술에 따른 박막 트랜지스터 기판의 구조를 도시한 평면도이고,
도3 및 도 4는 본 발명의 실시예에 따른 박막트랜지스터의 구조를 도시한 평면도이고,
도5는 도 3에서 X 부분을 더욱 상세하게 도시한 도면이며,
도6은 도 5의 변형된 구조를 도시한 도면이다.
이러한 본 발명에 따른 박막 트랜지스터는 데이터선이 화소 영역의 중앙에 가로지르며 형성되어 있고 데이터선을 중심으로 양쪽에 대칭으로 각각 박막 트랜지스터가 형성되어 있다.
이러한 구조에서는 하나의 화소에 박막 트랜지스터가 두 개씩 형성되어 있기 때문에 미스얼라인이 발생하더라도 한쪽의 변화만큼 다른 쪽에서 보상하기 때문에 전체적으로 균일한 특성을 얻을 수 있다.
이러한 구조는 각각의 화소 영역에 각각 두 개의 박막 트랜지스터가 형성되어 있기 때문에 하나일 때와 동일한 전달 특성을 얻기 위해 전압 인가시 활성 채널이 형성되는 게이트 전극의 길이와 소스 전극과 드레인 전극 사이의 폭을 조절하여 형성할 수도 있다.
그리고 하나의 박막 트랜지스터에서 불량이 발생하더라도 나머지 다른 박막트랜지스터와 연결하여 사용할 수 있으므로 화소 불량은 발생하지 않는다.
또한 이러한 구조에서는 데이터선이 화소의 중앙에 형성되어 있기 때문에 이웃하는 화소 전극에 대해서는 거의 영향을 받지 않는다.
그러면 첨부한 도면을 참고로 하여 본 발명에 따른 박막 트랜지스터 기판의 의 실시예를 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
도 3 및 도 4는 본 발명의 실시예에 따른 박막트랜지스터의 구조를 도시한 평면도이고 도5는 도 3에서 X 부분을 상세하게 도시한 평면도이고, 도 6은 도 5은 변형된 구조를 도시한 평면도이다.
도 3 및 도 4에서 보는 바와 같이, 유리 기판에는 상부 및 하부 게이트선(100)이 이중으로 가로로 형성되어 있고 이와 직교하는 데이터선(300)이 세로로 형성되어 있다. 게이트선(100)과 연결되어 있는 유지 용량용 전극(120)이 데이터선(300)과 평행하게 형성되어 있다. 게이트선(100)과 유지 용량용 전극(120)은 영역을 정의하며, 데이터선(300) 양쪽의 두 영역(PX1, PX2)은 하나의 단위 화소 영역을 이룬다.
여기서, 도 3의 경우에는 인접한 화소 영역에 형성되어 있는 유지 용량용 전극(120) 중 데이터선(300)과 평행한 부분을 공유하고 있는 구조이며, 도 4의 경우에는 각각 분리되어 있는 구조를 나타낸 것이다.
도 5 및 도 6을 참조하여 데이터선(300)과 게이트선(100)의 교차하는 부근의 구조에 대하여 더욱 상세하게 설명하면 다음과 같다.
게이트선(100)과 데이터선(300)의 교차점 부근에는 박막 트랜지스터(TFT1, TFT2)가 데이터선(300)에 대하여 대칭으로 양쪽에 형성되어 있다. 각각의 박막 트랜지스터(TFT1, TFT2)의 게이트 전극(110)은 게이트선(100)으로부터 위로 벋어나간 게이트선(100)의 분지이며 데이터선(300)을 중심으로 대칭적으로 형성되어 있고, 드레인 전극(310)은 데이터선(300)이 게이트 전극(110) 부근에서 폭이 대칭적으로 확장된 것이다. 한편 각각의 박막 트랜지스터(TFT1, TFT2)의 소스 전극(320)은 데이터선(300)과 동일한 물질로 형성되어 있으며, 각각은 게이트 전극(110)을 중심으로 드레인 전극(310)과 분리되어 있다. 그리고 드레인 전극(310) 및 소스 전극(320)은 게이트 전극(110)과 일부 중첩되어 있으며, 소스 전극(320) 또한 데이터선(300)을 중심으로 대칭적으로 형성되어 있다. 각각의 소스 전극(320)은 데이터선(300)을 중심으로 양쪽에 형성되어 있는 상부의 화소 영역(PX1, PX2)에 형성되어 있는 각각의 화소 전극(710, 720)과 연결되어 있다(도 5 및 도 6 참조).
그리고 도 6에서 한 화소 영역의 화소 전극(PX1, PX2)과 연결되는 두 소스 전극(320)의 끝부분이 확장되어 돌출부(330)가 추가로 형성되어 있다. 그리고 ITO막으로 이루어져 있으며, 양쪽 끝이 각각의 돌출부(330)와 중첩되어 있는 도전막(900)이 형성되어 있다.
이러한 본 발명에 따른 박막 트랜지스터 기판에서는 데이터선(300)의 양쪽에 대칭으로 박막 트랜지스터(TFT1, TFT2)가 형성되어 있으며, 화소 전극(710, 720) 또한 데이터선(300)에 대하여 대칭인 구조를 가진다. 그러므로 가로 방향으로 오정렬이 발생하더라도 양쪽 트랜지스터(TFT1, TFT2)에서 게이트 전극(110)과 소스 전극(320)이 중첩되는 면적을 합하면 언제나 동일하므로 모든 화소가 동일한 CGS를 가진다. 또한 데이터선(300)이 단위 화소 영역의 중앙에 형성되어 있으므로 다른 화소 영역에는 영향을 미치지 못한다. 따라서, 구동시에 한 데이터선(300)과 서로 이웃하는 화소 영역의 화소 전극(710,720) 사이에는 커플링이 발생하지 않는다.
그리고 도 5에서 알 수 있는 바와 같이, 하나의 단위 화소 영역에 박막 트랜지스터(TFT1, TFT2)가 두 개씩 형성되어 있기 때문에, 하나의 박막 트랜지스터(TFT1)에 불량이 발생하더라도 게이트선(100)과 게이트 전극(110)이 연결되는 부분(A1)을 오픈시켜 해당하는 화소 전극에는 신호가 인가되지 않도록 하고 다른 박막 트랜지스터(TFT2)를 이용하여 나머지 화소 전극(PX2)에만 신호를 전달한다.
한편, 도 6와 같은 구조에서는 하나의 박막 트랜지스터(TFT2)가 불량일 경우에 게이트선(100)과 게이트 전극(110)이 연결되는 부분(C)을 잘라내고, 돌출부(330)와 도전막(900)이 중첩되어 있는 부분(B)을 연결하여 화소 전극(PX2)에 불량이 발생하지 않은 박막 트랜지스터(TFT1)을 이용하여 화소 전극(PX1)에 인가되는 데이터 전압을 동일하게 인가할 수 있다.
이러한 구조는 분할된 각각의 화소 영역에 각각 박막 트랜지스터(TFT1, TFT2)가 형성되어 있기 때문에 하나일 때와 동일한 전달 특성을 얻기 위해 전압 인가시 활성 채널을 형성하기 위한 게이트 전극(110)의 길이와 소스 전극(320)과 드레인 전극(310) 사이의 폭을 조절하여 형성하는 것이 바람직하다.
따라서 본 발명에 따른 박막 트랜지스터 기판에서는 세로로 형성되어 있는 데이터선을 중심으로 양쪽에 대칭적으로 박막 트랜지스터가 각각 형성되어 있으므로 좌우로 오정렬이 되더라도 기생 용량이 화소에 따라 달라지지 않으며, 또한 하나의 박막 트랜지스터가 불량이 발생하더라도 나머지 하나로 화소 불량을 방지할 수 있다. 그리고 데이터선을 화소의 중앙에 배치하면 이웃하는 데이터선의 전압으로 인한 커플링 용량을 줄일 수 있다.

Claims (9)

  1. 기판 상부에 하나의 화소 영역에 게이트선과 데이터선이 서로 교차하여 형성되어 있는 박막 트랜지스터 기판으로서, 상기 데이터선은 상기 화소 영역을 가로질러 분할하고 있으며, 상기 데이터선을 중심으로 양쪽에 대칭적으로 게이트 전극, 드레인 전극 및 소스 전극으로 이루어진 박막 트랜지스터가 각각 형성되어 있는 박막 트랜지스터 기판.
  2. 제1항에서, 상기 게이트선과 연결되어 있는 유지 용량용 전극을 더 포함하는 박막 트랜지스터 기판.
  3. 제2항에서, 상기 게이트 전극과 상기 소스 전극 및 드레인 전극이 일부 중첩되어 있는 면적이 상기 데이터선을 중심으로 일정한 박막 트랜지스터 기판.
  4. 제1항에서, 상기 데이터선을 중심으로 양쪽에 형성되어 있는 각각의 상기 소스 전극을 연결할 수 있는 도전성 전극을 더 포함하는 박막 트랜지스터 기판.
  5. 제4항에서, 상기 도전성 전극은 ITO막으로 이루어진 박막 트랜지스터 기판.
  6. 기판 위에 가로 방향으로 형성되어 있는 게이트선, 상기 기판 위에 상기 게이트선과 교차하여 세로 방향으로 형성되어 있는 데이터선, 상기 게이트선이 세로로 연장되어 상기 데이터선에 대하여 대칭으로 각각 형성되어 있는 게이트 전극, 상기 게이터 전극 쪽으로 상기 데이터선이 양쪽으로 대칭으로 확장되어 이루어진 드레인 전극, 상기 게이트선에 대하여 상기 드레인 전극과 각각 마주보도록 형성되어 있으며 상기 데이터선에 대하여 대칭인 소스 전극, 상기 각 소스 전극과 연결되어 있는 화소 전극을 포함하는 박막 트랜지스터 기판.
  7. 제6항에서, 상기 게이트선과 연결되어 있으며 상기 화소 전극과 일부 중첩되어 있는 유지 용량용 전극을 더 포함하는 박막 트랜지스터 기판.
  8. 제7항에서, 상기 데이터선을 가로질러 상기 두 소스 전극과 중첩되는 도전성 전극을 더 포함하는 박막 트랜지스터 기판.
  9. 제8항에서, 상기 도전성 전극은 ITO로 이루어진 박막 트랜지스터 기판.
KR1019960078428A 1996-12-30 1996-12-30 액정 표시 장치의 박막 트랜지스터 기판 KR100218508B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960078428A KR100218508B1 (ko) 1996-12-30 1996-12-30 액정 표시 장치의 박막 트랜지스터 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960078428A KR100218508B1 (ko) 1996-12-30 1996-12-30 액정 표시 장치의 박막 트랜지스터 기판

Publications (2)

Publication Number Publication Date
KR19980059092A KR19980059092A (ko) 1998-10-07
KR100218508B1 true KR100218508B1 (ko) 1999-09-01

Family

ID=19492864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960078428A KR100218508B1 (ko) 1996-12-30 1996-12-30 액정 표시 장치의 박막 트랜지스터 기판

Country Status (1)

Country Link
KR (1) KR100218508B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590741B1 (ko) * 1998-04-03 2006-09-18 삼성전자주식회사 액정 표시 장치
US6900854B1 (en) 1998-11-26 2005-05-31 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display
KR100601163B1 (ko) * 1998-11-26 2006-10-24 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법
KR100697364B1 (ko) * 1999-12-28 2007-03-20 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터-액정 표시 소자
KR100910554B1 (ko) * 2002-07-12 2009-08-03 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
KR101988926B1 (ko) * 2013-01-10 2019-06-13 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법

Also Published As

Publication number Publication date
KR19980059092A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
KR100211008B1 (ko) 액정표시패널
US6956633B2 (en) Active matrix type liquid crystal display apparatus
US7224413B2 (en) Liquid crystal display with electrostatic protecting circuits
US8767147B2 (en) Liquid crystal display wherein a first light blocking portion and a first colored portion extends generally along a gate line and generally covers the gate line and a thin film transistor
KR0182014B1 (ko) 액정 표시 장치용 박막트랜지스터 기판
KR20020078148A (ko) 액정 표시 장치
US6297520B1 (en) Active matrix substrate and correcting method of structural defect thereof
KR0162109B1 (ko) 액티브 매트릭스형 액정 표시 디바이스
KR20050070366A (ko) 수평 전계 인가형 박막 트랜지스터 기판의 불량 화소암점화 방법
JP2005122173A (ja) 横電界型の液晶表示装置
KR100218508B1 (ko) 액정 표시 장치의 박막 트랜지스터 기판
KR0182016B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100911420B1 (ko) 횡전계방식 액정표시장치용 어레이기판
KR100592005B1 (ko) 표시 장치용 전극 기판
KR100247272B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100517135B1 (ko) 박막트랜지스터 기판
KR100476623B1 (ko) 액정표시장치
KR100476620B1 (ko) 액정표시장치의화소구조
KR20010064411A (ko) 박막 트랜지스터-액정 표시 소자
KR100336888B1 (ko) 액정표시소자
KR100616443B1 (ko) 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판
KR100529572B1 (ko) 박막 트랜지스터 액정 표시 장치
KR100720084B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR19990001859A (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100697364B1 (ko) 박막 트랜지스터-액정 표시 소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee