KR100697364B1 - 박막 트랜지스터-액정 표시 소자 - Google Patents

박막 트랜지스터-액정 표시 소자 Download PDF

Info

Publication number
KR100697364B1
KR100697364B1 KR1019990063258A KR19990063258A KR100697364B1 KR 100697364 B1 KR100697364 B1 KR 100697364B1 KR 1019990063258 A KR1019990063258 A KR 1019990063258A KR 19990063258 A KR19990063258 A KR 19990063258A KR 100697364 B1 KR100697364 B1 KR 100697364B1
Authority
KR
South Korea
Prior art keywords
electrode
disposed
bus lines
thin film
gate bus
Prior art date
Application number
KR1019990063258A
Other languages
English (en)
Other versions
KR20010060816A (ko
Inventor
심민수
김민섭
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1019990063258A priority Critical patent/KR100697364B1/ko
Publication of KR20010060816A publication Critical patent/KR20010060816A/ko
Application granted granted Critical
Publication of KR100697364B1 publication Critical patent/KR100697364B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 화면 얼룩을 방지함과 더불어 박막 트랜지스터가 쇼트되더라도 점 결함이 발생됨을 방지할 수 있는 박막 트랜지스터-액정 표시 소자를 개시한다. 개시된 본 발명의 박막 트랜지스터-액정 표시 소자는, 단위 화소 공간이 한정된 어레이 기판; 상기 어레이 기판에 단위 화소 공간을 각각 횡단하도록 배열된 다수개의 게이트 버스 라인; 상기 게이트 버스 라인과 교차하면서 상기 단위 화소 공간을 종단하도록 어레이 기판 상에 배열된 다수개의 데이터 버스 라인; 상기 게이트 버스 라인과 평행하며, 인접하는 한 쌍의 게이트 버스 라인 사이에 각각 배치되는 스토리지 전극; 상기 스토리지 전극과 오버랩되게 상기 단위 화소 공간 각각에 배치되는 화소전극; 및 상기 각각의 게이트 버스 라인과 데이터 버스 라인의 교차점 부분에 배치되며, 게이트 버스라인 및 데이터 버스 라인에 대하여 각각 상하 및 좌우 방향에 배치되는 4개의 박막 트랜지스터;를 포함하며, 상기 4개의 박막 트랜지스터는 하나의 화소전극에 모두 전기적으로 콘택되는 것을 특징으로 한다.

Description

박막 트랜지스터-액정 표시 소자{TFT-LCD}
도 1은 일반적인 박막 트랜지스터-액정 표시 소자의 평면도.
도 2는 종래의 박막 트랜지스터-액정 표시 소자를 형성하기 위한 노광 방법을 설명하기 위한 도면.
도 3은 본 발명에 따른 박막 트랜지스터-액정 표시 소자의 평면도.
(도면의 주요 부분에 대한 부호의 설명)
20 - 어레이 기판 21 - 게이트 버스 라인
21a - 게이트 전극부 22 - 스토리지 전극
26 - 데이타 버스 라인 26a - 드레인 전극
26b - 소오스 전극 27 - 화소 전극
본 발명은 박막 트랜지스터-액정표시소자에 관한 것으로, 보다 상세하게는, 화소 전압 변화량의 변동을 방지하여, 화질 특성을 개선할 수 있는 박막 트랜지스터-액정 표시 소자(이하, TFT-LCD)에 관한 것이다.
액티브 소자로 박막 트랜지스터가 이용되는 액티브 매트릭스 액정 표시 소자 는 얇고, 가벼우면서, 다수의 화소를 가지므로, CRT에 필적할만한 화질 특성을 갖는다.
도 1은 일반적인 TFT-LCD의 평면도이다.
도면에서와 같이, 다수개의 게이트 버스 라인(12)은 등간격으로 어레이 기판(10) 상에 배치된다. 다수개의 데이타 버스 라인(14)은 게이트 버스 라인(12)과 교차되도록 어레이 기판(10) 상에 배치되어, 단위 화소가 한정된다. 박막 트랜지스터(15)는 게이트 버스 라인(12)과 데이타 버스 라인(14)의 교차부에 각각 배치된다. 이때, 박막 트랜지스터(15)는 게이트 버스 라인(12)으로부터 단위 화소 영역으로 연장된 게이트 전극(12a)과, 게이트 전극(12a)의 상부에 배치된 채널층(16)과, 데이타 버스 라인(14)으로부터 채널층(16)의 일측과 오버랩되도록 연장된 소오스 전극(14a) 및 채널층(16)의 타측과 오버랩되도록 형성된 드레인 전극(14b)을 포함한다. 화소 전극(18)은 박막 트랜지스터(15)의 드레인 전극(14b)과 콘택되도록 단위 화소 영역에 각각 형성된다.
이때, 게이트 버스 라인(12), 데이타 버스 라인(14), 채널층(16) 및 화소 전극(18)은 레지스트의 도포, 노광, 및 현상 공정으로 이루어지는 포토리소그라피 공정에 의하여 형성된다.
그런데, 노광 공정에서 사용되는, 각 패턴들을 한정하기 위한 마스크는 그 사이즈가 기판 면적에 비하여 상당히 작다. 이에따라, 어레이 기판상에서 한 종류의 패턴을 형성하기 위하여는, 어레이 기판을 소정 등분한다음, 분할 노광을 실시하여야 한다.
즉, 도 2에 도시된 바와 같이, 어레이 기판은 예를 들어, 6개의 공간으로 분할된다. 그 다음, 패턴 형성용 마스크(도시안됨)가 a1 영역에 정렬된 후, 노광된다. 이어, 마스크가 a2, a3, a4, a5, a6 영역으로 순차적으로 옮겨 가면서 노광 공정이 실시된다. 이때, a1∼a6 영역 각각을 샷(Shot)이라 한다.
그러나, 이와같은 분할 노광 방식은 다음과 같은 문제점을 유발한다.
예를들어, 데이타 버스 라인을 한정하기 위한 마스크 정렬시, 각 샷별로 약간씩 오정렬되면, 샷(a1∼a6) 별로, 게이트 전극(12a)과 소오스 전극(14a)의 오버랩 정도가 상이해진다. 이에따라, 게이트 전극과 소오스 전극 사이에 형성되는 기생 캐패시턴스(Cgs: 이하 게이트-소오스 캐패시턴스)가 샷별로 상이해져서, LCD의 화질과 관련된 화소 전압의 변화분(이하, 킥백 전압)역시 각 샷별로 상이해진다. 그러므로, 각 샷당 화질이 서로 상이해져서, 화면에 얼룩이 발생된다.
보다 자세히 설명하면, 킥백 전압(kick-back)은 다음의 식으로 나타내어 진다.
ΔVp=[Cgs/(Cgs+Cst+Clc)]×(Vgh-Vgl)------ (식 1)
ΔVp : 킥백 전압
Cgs : 게이트 전극과 소오스 전극간의 기생 캐패시턴스
Clc : 단위 픽셀에서의 액정 캐패시턴스
Cst : 단위 픽셀에서의 스토리지 캐패시턴스
Vgh : 게이트 버스 라인의 온(On) 전압
Vgl : 게이트 버스 라인의 오프(Off) 전압
상기 식 1에 의하면, 킥백 전압(ΔVp)은 게이트-소오스 캐패시턴스(Cgs)의 함수로서, 샷별로 게이트-소오스 캐패시턴스(Cgs)가 다르면, 샷별로 킥백 전압(ΔVp)값이 달라져서, 화질 차이가 발생되는 것이다.
또한, 종래의 TFT-LCD는 도 1에서와 같이, 하나의 화소 전극(18)이 게이트 버스 라인(12) 및 데이타 버스 라인(14)의 교차점에 구비된 하나의 박막 트랜지스터(15)에 의하여 스위칭되도록 구성되었다. 이에따라, 박막 트랜지스터(15)는 게이트 버스 라인(12)의 높이로 인하여, 제조공정상 부분적으로 소오스, 드레인 전극(14a,14b) 부분에 쇼트가 발생되는 경우가 잦다. 이로 인하여, 박막 트랜지스터(15)가 쇼트되어 지면, 화소 전극(18)에 신호가 전달되지 않아, 점 결함이 발생된다.
따라서, 본 발명의 목적은 화면 얼룩을 방지함과 더불어, 박막 트랜지스터가 쇼트되더라도 점 결함이 발생됨을 방지할 수 있는 박막 트랜지스터-액정 표시 소자를 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터-액정 표시 소자는, 단위 화소 공간이 한정된 어레이 기판; 상기 어레이 기판에 단위 화소 공간을 각각 횡단하도록 배열된 다수개의 게이트 버스 라인; 상기 게이트 버스 라인과 교차하면서 상기 단위 화소 공간을 종단하도록 어레이 기판 상에 배열된 다수개의 데이터 버스 라인; 상기 게이트 버스 라인과 평행하며, 인접하는 한 쌍의 게이트 버스 라인 사이에 각각 배치되는 스토리지 전극; 상기 스토리지 전극과 오버랩되게 상기 단위 화소 공간 각각에 배치되는 화소전극; 및 상기 각각의 게이트 버스 라인과 데이터 버스 라인의 교차점 부분에 배치되며, 게이트 버스라인 및 데이터 버스 라인에 대하여 각각 상하 및 좌우 방향에 배치되는 4개의 박막 트랜지스터;를 포함하며, 상기 4개의 박막 트랜지스터는 하나의 화소전극에 모두 전기적으로 콘택되는 것을 특징으로 한다.
상기 화소 전극의 중심 부분에는 직사각홈이 구비되어 있으며, 상기 직사각홈 내에는 상기 4개의 박막 트랜지스터가 형성되는 것을 특징으로 한다.
삭제
상기에서, 각각의 단위 화소 공간내의 4개의 박막 트랜지스터는, 상기 게이트 버스 라인으로부터 확장 형성되어 상기 게이트 버스 라인 보다 상대적으로 넓은 폭을 갖도록 형성된 하나의 게이트 전극; 상기 게이트 전극의 상부에 배치된 하나의 채널층; 상기 데이터 버스 라인으로부터 연장되며, 상기 채널층의 중앙에 배치되는 하나의 드레인 전극; 상기 드레인 전극 양측에 상기 채널층 및 화소전극과 콘택되면서 드레인 전극 및 데이터 버스 라인을 기준으로 상하 및 좌우에 각각 배치되는 4개의 소오스 전극;을 포함한다.
아울러, 화소 전극의 양단 부분은 인접하는 한 쌍의 스토리지 전극과 스토리지 전극의 선폭의 2분의 1 이하의 폭만큼 오버랩된다.
본 발명에 의하면, 단위 화소의 중앙에, 하나의 화소 전극을 제어하는 스위칭 소자로, 드레인 전극을 공통으로 하는 4개의 TFT가 형성된다. 이에따라, 데이타 버스 라인 형성시, 데이타 버스 라인이 게이트 버스 라인 방향 또는 데이타 버스 라인 방향으로 오정렬이 발생되더라도, 상하 또는 좌우에 있는 TFT에 의하여 게이트 전극과 소오스 전극간의 오버랩 면적이 보상되어, 단위 화소의 총 게이트-소오스 캐패시턴스는 일정하게 유지된다. 이에따라, 킥백 전압의 변동이 방지되어, 샷간의 음영차이를 줄일 수 있으므로, TFT-LCD의 화질 특성이 개선된다.
더불어, 하나의 화소 전극에 4개의 TFT가 모두 연결되어 있으므로, 어느 하나의 TFT에 페일이 발생되더라도, 나머지 페일이 발생되지 않은 TFT에 의하여 화소 전극을 동작시킬 수 있다. 이에따라, 화면의 점결함을 방지할 수 있다.
(실시예)
이하, 첨부한 도면에 의거하여 본 발명을 자세히 설명하도록 한다.
첨부 도면 도 3는 본 발명의 일실시예를 설명하기 위한 TFT-LCD의 평면도이다.
먼저, 도 3를 참조하여, 단위 화소 공간이 한정된 어레이 기판(20) 상부에 다수의 게이트 버스 라인(21) 및 스토리지 전극(22)이 도면의 x 방향으로 서로 평행하게 연장된다. 스토리지 전극(22)은 인접하는 한쌍의 게이트 버스 라인(21) 사이에 배치되고, 게이트 버스 라인(21)은 스토리지 전극(22) 사이에 각각 배치된다. 즉, 게이트 버스 라인(21)은 단위 화소 공간으로 한정된 부분을 횡단하며, 스토리지 전극(22)은 단위 화소 공간의 가장자리를 지난다. 이때, 게이트 버스 라인(21) 은 박막 트랜지스터의 게이트 전극으로 작용할 게이트 전극부(21a)를 포함하며, 이 게이트 전극부(21a)는 다른 게이트 버스 라인(21) 부분에 비하여 좀 더 넓은 선폭을 갖는다. 또한, 게이트 전극(21a) 상부에는 채널층(도시되지 않음)이 구비된다.
데이타 버스 라인(26)은 게이트 버스 라인(21)과 교차되도록 배치된다. 이때, 데이타 버스 라인(26)은 특히, 게이트 버스 라인(21)의 게이트 전극부(21a)를 지나도록 배치되어, 단위 화소 공간을 종단하고, 게이트 버스 라인(21)과는 전기적으로 절연된다. 드레인 전극(26a)은 데이타 버스 라인(26)으로 부터 분기되며, 데이타 버스 라인(26)과 게이트 전극부(21a)가 교차하는 부분에, 데이타 버스 라인(26)과 교차하도록 배치되며, 그 길이는 게이트 전극부(21a)보다 짧다. 소오스 전극(26b)은 데이타 버스 라인(26)과 동시에 형성되며, 드레인 전극(26a)의 양측, 바람직하게는 드레인 전극(26a) 및 데이타 버스 라인(26)을 기준으로 하여 상하 및 좌우에 배치되면서, 게이트 전극부(21)의 가장자리와 오버랩되도록 하나의 단위 화소 공간에 4개가 배치된다. 이때, 소오스 전극(26a)은 상술한 바와 같이, 데이타 버스 라인(26)과 드레인 전극(26a)의 교차점을 중심으로 4부분의 대각선 부분에 각각 배치되어, 게이트 버스 라인(21)과 데이타 버스 라인(26)의 교차점 부근에 4개의 TFT(TFT1∼4)가 형성된다.
화소 전극(27)은 어레이 기판(20) 상부에 매트릭스 형태의 단위 화소 공간에 각각 형성된다. 화소 전극(27)은 중심에 사각홈(H)을 구비하며, 이 사각홈(H)은 게이트 전극부(21a)보다는 약간 큰 형태를 갖는다. 아울러, 화소 전극(27)은 사각홈 부분에 각 게이트 전극부(21a), 즉, 4개의 박막 트랜지스터가 형성된 부분이 끼워 지도록 배치된다. 또한, 화소 전극(27)의 y방향으로의 경계면은 인접하는 한쌍의 스토리지 전극(22)과 소정 부분씩 오버랩되어 보조 용량을 형성한다. 바람직하게는 화소 전극(27)과 하나의 스토리지 전극(22)의 오버랩되는 폭은 스토리지 전극 폭의 2분의 1 이하정도이다. 또한, 이러한 화소 전극(27)은 4개의 TFT(TFT1∼TFT4)와 각각 콘택되어, 4개의 TFT(TFT1∼TFT4)로 부터 스위칭된다.
본 실시예에 의하면, 하나의 화소 전극(27)이 4개의 TFT(TFT1∼TFT4)와 콘택됨에 따라, 데이타 버스 라인(26)을 한정하기 위한 마스크의 정렬시, 도면의 y방향으로 오정렬이 발생되어, 제 1 및 제 3 TFT(TFT1,TFT3)의 게이트-소오스 캐패시턴스(Cgs)가 변화되더라도, 제 2 및 제 4 TFT(TFT2, TFT4)의 게이트-소오스 캐패시턴스(Cgs)가 제 1 및 제 3 TFT(TFT1,TFT3)의 게이트-소오스 캐패시턴스의 변화분을 보상할 수 있도록 변화된다. 마찬가지로, x 방향으로 오정렬이 발생되어도, 제 1 및 제 2 TFT의 변화분을 제 3 및 제 4 TFT가 보상하게 된다.
즉, 본 실시예에서의 각 단위 화소의 게이트-소오스 캐패시턴스(Cgs)는 제 1 내지 제 4 TFT(TFT1∼TFT4)의 게이트-소오스 캐패시턴스의 총합이 된다. 이때, 드레인 전극(26a)은 제 1 내지 제 4 TFT(TFT1∼TFT4)에 공통적으로 적용되므로, 예를들어, 제 1 및 제 3 TFT(TFT1, TFT3) 부분에서 게이트 전극부(21a)와 소오스 전극(26b)간의 오버랩 정도가 감소되면, 상대적으로 제 2 및 제 4 TFT 부분의 게이트 전극(21a)과 소오스 전극(26b)간의 오버랩 정도가 증가된다. 따라서, 마스크의 오정렬이 발생되더라도, 하나의 단위 화소내의 게이트-소오스 기생 캐패시턴스(Cgs)는 일정하게 유지되는 것이다.
또한, 본 실시예에서는 어느 하나의 TFT(TFT1∼TFT4)에 불량이 발생되더라돠, 불량이 발생되지 않은 나머지 하나의 TFT가 스위칭 소자로 작용함으로써, TFT의 페일로 인한 화소 전극의 페일을 방지할 수 있다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 단위 화소의 중앙에, 하나의 화소 전극을 제어하는 스위칭 소자로, 드레인 전극을 공통으로 하는 4개의 TFT가 형성된다. 이에따라, 데이타 버스 라인 형성시, 데이타 버스 라인이 게이트 버스 라인 방향 또는 데이타 버스 라인 방향으로 오정렬이 발생되더라도, 상하 또는 좌우에 있는 TFT에 의하여 게이트 전극과 소오스 전극간의 오버랩 면적이 보상되어, 단위 화소의 총 게이트-소오스 캐패시턴스는 일정하게 유지된다. 이에따라, 킥백 전압의 변동이 방지되어, 샷간의 음영차이를 줄일 수 있으므로, TFT-LCD의 화질 특성이 개선된다.
더불어, 하나의 화소 전극에 4개의 TFT가 모두 연결되어 있으므로, 어느 하나의 TFT에 페일이 발생되더라도, 나머지 페일이 발생되지 않은 TFT에 의하여 화소 전극을 동작시킬 수 있다. 이에따라, 화면의 점결함을 방지할 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (5)

  1. 단위 화소 공간이 한정된 어레이 기판;
    상기 어레이 기판에 단위 화소 공간을 각각 횡단하도록 배열된 다수개의 게이트 버스 라인;
    상기 게이트 버스 라인과 교차하면서 상기 단위 화소 공간을 종단하도록 어레이 기판 상에 배열된 다수개의 데이터 버스 라인;
    상기 게이트 버스 라인과 평행하며, 인접하는 한 쌍의 게이트 버스 라인 사이에 각각 배치되는 스토리지 전극;
    상기 스토리지 전극과 오버랩되게 상기 단위 화소 공간 각각에 배치되는 화소전극; 및
    상기 각각의 게이트 버스 라인과 데이터 버스 라인의 교차점 부분에 배치되며, 게이트 버스라인 및 데이터 버스 라인에 대하여 각각 상하 및 좌우 방향에 배치되는 4개의 박막 트랜지스터;를 포함하며,
    상기 4개의 박막 트랜지스터는 하나의 화소전극에 모두 전기적으로 콘택되는 것을 특징으로 하는 박막 트랜지스터-액정 표시 소자.
  2. 제 1 항에 있어서, 상기 하나의 화소전극의 중심 부분에는 직사각홈이 구비되어 있으며, 상기 직사각홈 내에는 상기 4개의 박막 트랜지스터가 형성되는 것을 특징으로 하는 박막트랜지스터-액정표시소자.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 각각의 단위 화소 공간내의 4개의 박막 트랜지스터는, 상기 게이트 버스 라인으로부터 확장 형성되어 상기 게이트 버스 라인 보다 상대적으로 넓은 폭을 갖도록 형성된 하나의 게이트 전극; 상기 게이트 전극의 상부에 배치된 하나의 채널층; 상기 데이터 버스 라인으로부터 연장되며, 상기 채널층의 중앙에 배치되는 하나의 드레인 전극; 상기 드레인 전극 양측에 상기 채널층 및 화소전극과 콘택되면서 드레인 전극 및 데이터 버스 라인을 기준으로 상하 및 좌우에 각각 배치되는 4개의 소오스 전극;을 포함하는 것을 특징으로 하는 박막 트랜지스터-액정 표시 소자.
  4. 삭제
  5. 제 1 항 또는 제 2 항에 있어서, 상기 화소 전극의 양단 부분은 인접하는 한쌍의 스토리지 전극과 스토리지 전극의 선폭의 2분의 1 이하의 폭만큼 오버랩되는 것을 특징으로 하는 박막 트랜지스터-액정 표시 소자.
KR1019990063258A 1999-12-28 1999-12-28 박막 트랜지스터-액정 표시 소자 KR100697364B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990063258A KR100697364B1 (ko) 1999-12-28 1999-12-28 박막 트랜지스터-액정 표시 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990063258A KR100697364B1 (ko) 1999-12-28 1999-12-28 박막 트랜지스터-액정 표시 소자

Publications (2)

Publication Number Publication Date
KR20010060816A KR20010060816A (ko) 2001-07-07
KR100697364B1 true KR100697364B1 (ko) 2007-03-20

Family

ID=19630617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063258A KR100697364B1 (ko) 1999-12-28 1999-12-28 박막 트랜지스터-액정 표시 소자

Country Status (1)

Country Link
KR (1) KR100697364B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9927659B2 (en) 2013-07-12 2018-03-27 Samsung Display Co., Ltd. Liquid crystal display

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539833B1 (ko) * 2002-10-21 2005-12-28 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
CN111624794B (zh) * 2020-06-29 2023-09-29 上海天马微电子有限公司 显示装置及驱动方法、车载显示系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05119344A (ja) * 1991-10-25 1993-05-18 Nec Corp 液晶表示デバイス
KR19980059092A (ko) * 1996-12-30 1998-10-07 김광호 액정 표시 장치의 박막 트랜지스터 기판

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05119344A (ja) * 1991-10-25 1993-05-18 Nec Corp 液晶表示デバイス
KR19980059092A (ko) * 1996-12-30 1998-10-07 김광호 액정 표시 장치의 박막 트랜지스터 기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9927659B2 (en) 2013-07-12 2018-03-27 Samsung Display Co., Ltd. Liquid crystal display

Also Published As

Publication number Publication date
KR20010060816A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
JP4737163B2 (ja) トランジスタ及びそれを備える表示装置
KR100211008B1 (ko) 액정표시패널
KR101238337B1 (ko) 어레이 기판 및 이를 갖는 액정표시장치
US8817201B2 (en) Display panel, array substrate and manufacturing method thereof
US20070236414A1 (en) Liquid Crystal Display
KR19980070909A (ko) 액티브 매트릭스형 액정 표시 장치
KR100336884B1 (ko) 박막트랜지스터액정표시소자
JP4354895B2 (ja) 横電界型の液晶表示装置
US7567324B2 (en) Liquid crystal display device and fabrication method thereof
KR100697364B1 (ko) 박막 트랜지스터-액정 표시 소자
KR100592005B1 (ko) 표시 장치용 전극 기판
KR100218508B1 (ko) 액정 표시 장치의 박막 트랜지스터 기판
KR19990003282A (ko) 평면 구동 방식의 액정 표시 장치용 기판
KR20010064411A (ko) 박막 트랜지스터-액정 표시 소자
KR100476620B1 (ko) 액정표시장치의화소구조
KR0182053B1 (ko) 액정 표시 장치
KR100336888B1 (ko) 액정표시소자
KR100560979B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100336885B1 (ko) 박막트랜지스터액정표시소자
KR100616443B1 (ko) 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판
JPH05251700A (ja) 薄膜電界効果型トランジスタ
KR20060051838A (ko) 액정 디스플레이 장치
KR100212285B1 (ko) 박막 트랜지스터 기판
KR101351372B1 (ko) 액정표시장치
KR100543028B1 (ko) 박막 트랜지스터

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150216

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190226

Year of fee payment: 13