KR20030057050A - 액정 표시장치 - Google Patents

액정 표시장치 Download PDF

Info

Publication number
KR20030057050A
KR20030057050A KR1020010087422A KR20010087422A KR20030057050A KR 20030057050 A KR20030057050 A KR 20030057050A KR 1020010087422 A KR1020010087422 A KR 1020010087422A KR 20010087422 A KR20010087422 A KR 20010087422A KR 20030057050 A KR20030057050 A KR 20030057050A
Authority
KR
South Korea
Prior art keywords
liquid crystal
electrode
gate
storage
thin film
Prior art date
Application number
KR1020010087422A
Other languages
English (en)
Other versions
KR100881358B1 (ko
Inventor
홍진철
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010087422A priority Critical patent/KR100881358B1/ko
Publication of KR20030057050A publication Critical patent/KR20030057050A/ko
Application granted granted Critical
Publication of KR100881358B1 publication Critical patent/KR100881358B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정 표시장치에 관한 것으로, 제n번째 게이트 배선에 인가되는 주사신호가 고전위에서 저전위로 천이하는 경우에 게이트 전극과 드레인 전극의 오버-랩에 의한 기생 용량의 영향으로 킥-백 전압 만큼의 전압강하가 발생되는 화소전압을, 제n번째 게이트 배선에 인가되는 주사신호가 고전위에서 저전위로 천이되는 시점에 저전위에서 고전위로 천이하는 제n+1번째 게이트 배선에 인가되는 주사신호에 의해 보상할 수 있도록 보조 커패시터를 구비한 액정 표시장치가 제공된다.

Description

액정 표시장치{LIQUID CRYSTAL DISPLAY}
본 발명은 액정 표시장치에 관한 것으로, 특히 액정 표시장치의 구동시 발생하는 화소전압의 변동분(△VP)을 최소화하여 플리커(flicker)나 잔상 발생을 방지하기에 적당하도록 한 액정 표시장치에 관한 것이다.
일반적으로, 액정 표시장치는 매트릭스(matrix) 형태로 배열된 액정 셀들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 그 액정 셀들의 광투과율을 조절함으로써, 원하는 화상을 표시할 수 있도록 한 표시장치이다.
따라서, 액정 표시장치는 화소 단위를 이루는 액정 셀들이 액티브(active) 매트릭스 형태로 배열되는 액정 패널과; 상기 액정 셀들을 구동하기 위한 드라이버 집적회로(integrated circuit : IC)를 구비한다.
이때, 상기 액정 패널은 서로 대향하는 컬러필터(color filter) 기판 및 박막 트랜지스터 어레이 기판과, 그 컬러필터 기판 및 박막 트랜지스터 어레이 기판의 이격 간격에 충진된 액정층으로 구성된다.
상기 컬러필터 기판 및 박막 트랜지스터 어레이 기판의 대향하는 내측 면에는 각각 공통전극과 화소전극이 형성되어 상기 액정층에 전계를 인가한다. 이때, 화소전극은 박막 트랜지스터 어레이 기판 상에 액정 셀 별로 형성되는 반면에 공통전극은 컬러필터 기판의 전면에 일체화되어 형성된다. 따라서, 공통전극에 전압을 인가한 상태에서 화소전극에 인가되는 전압을 제어함으로써, 액정 셀들의 광투과율을 개별적으로 조절할 수 있게 된다.
그리고, 상기 액정 패널의 박막 트랜지스터 어레이 기판 상에는 데이터 드라이버 집적회로로부터 공급되는 데이터신호를 액정 셀들에 전송하기 위한 데이터 배선들과, 게이트 드라이버 집적회로로부터 공급되는 주사신호를 액정 셀들에 전송하기 위한 게이트 배선들이 서로 직교하며, 이들 데이터 배선들과 게이트 배선들의 교차부마다 액정 셀들이 정의된다.
상기 게이트 드라이버 집적회로는 게이트 배선들에 순차적으로 주사신호를 공급함으로써, 매트릭스 형태로 배열된 액정 셀들이 1개 라인씩 순차적으로 선택되도록 하고, 그 선택된 1개 라인의 액정 셀들에는 데이터 드라이버 집적회로로부터 데이터신호가 공급된다.
상기한 바와같이 화소전극에 인가되는 전압을 액정 셀 별로 제어하기 위하여 각각의 액정 셀에는 스위칭 소자로 사용되는 박막 트랜지스터가 형성되며, 상기 게이트 배선들을 통하여 박막 트랜지스터의 게이트 전극에 주사신호가 공급된 액정 셀들에서는 그 박막 트랜지스터의 소스 전극과 드레인 전극 사이에 도전채널이 형성되는데, 이때 상기 데이터 배선들을 통해 박막 트랜지스터의 소스 전극에 공급된 데이터신호가 박막 트랜지스터의 드레인 전극을 경유하여 화소전극에 공급됨에 따라 해당 액정 셀의 광투과율이 조절된다.
상기한 바와같은 일반적인 액정 표시장치의 구동에 대해서 좀더 상세히 설명하면 다음과 같다.
먼저, 컬러필터 기판의 전면에 일체화되어 형성된 공통전극에 공통전압이 공급되고, 박막 트랜지스터 어레이 기판에 형성된 게이트 드라이버 집적회로에서 주사신호가 순차적으로 게이트 배선들에 공급된다. 따라서, 매트릭스 형태로 배열된 액정 셀들이 게이트 배선 단위로 순차적으로 선택된다.
상기 선택된 게이트 배선의 액정 셀들에 공급된 주사신호는 액정 셀들에 각각 구비된 박막 트랜지스터의 게이트 전극에 인가되므로, 그 박막 트랜지스터의 소스 전극과 드레인 전극 사이에는 도전채널이 형성된다.
또한, 상기 선택된 게이트 배선의 액정 셀들에는 데이터 드라이버 집적회로에서 데이터 배선을 통해 데이터신호가 공급되고, 그 데이터신호는 박막 트랜지스터의 소스 전극에 인가된다.
따라서, 상기 박막 트랜지스터의 소스 전극에 공급된 데이터신호는 주사신호가 인가되는 기간동안 도전채널을 통해 드레인 전극에 공급된다.
상기 드레인 전극에 공급된 데이터신호는 드레인 전극과 접속된 화소전극에 공급되어, 상기 공통전극에 공급된 공통전압과 함께 액정층에 전계를 인가한다.
상기 액정층에 전계가 인가되면, 액정은 유전 이방성에 의해 회전되어 백라이트에서 발광되는 빛을 박막 트랜지스터 어레이 기판으로부터 화소전극, 액정층, 그리고 공통전극을 통해 컬러필터 기판 쪽으로 투과시킨다. 이때, 화소전극에 인가되는 데이터신호의 전압 크기에 따라 전계의 강약이 조절되며, 액정층의 광투과율이 그 전계의 강약에 의해 조절된다.
한편, 상기 데이터신호의 전압값은 주사신호가 인가되는 기간 동안 각각의 액정 셀에 구비된 스토리지 커패시터에 충전된다.
상기 스토리지 커패시터에 충전된 데이터신호의 전압값은 주사신호가 인가되지 않는 박막 트랜지스터의 턴-오프 기간 동안 화소전극에 공급됨으로써, 액정의 구동이 유지되도록 한다.
또한, 상기 액정층에 지속적으로 일정한 방향의 전계가 인가될 경우에는 액정이 열화되고, 직류전압 성분에 의해 액정 패널에 잔상이 발생하는 결과를 초래한다. 따라서, 액정의 열화를 방지하고, 직류전압 성분을 제거하기 위해서 데이터신호의 전압값을 공통전극에 대해 양/음(positive/negative)이 반복되도록 인가하는데, 이와같은 구동방식을 반전 구동방식이라 한다.
상기한 바와같은 액정 표시장치의 구동에 대하여 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 일반적인 액정 패널의 단위 액정 셀에 대한 등가회로도이다.
도1을 참조하면, 단위 액정 셀은 게이트 전극이 게이트 배선(101)에 접속되고, 소스 전극이 데이터 배선(103)에 접속된 박막 트랜지스터(100)와, 그 박막 트랜지스터(100)의 드레인 전극과 공통전압(Vcom) 사이에 병렬 접속된 액정 용량(102)과 스토리지 커패시터(104)를 구비하며, 이와같은 단위 액정 셀의 등가회로를 갖는 액정 패널의 반전 구동방법을 도2의 전압파형도를 참조하여 상세히 설명한다.
상기 도1과 도2를 참조하면, 공통전압(Vcom)이 공통전극에 인가되고, 데이터신호의 전압(VDATA)이 데이터 배선(103)을 통해 박막 트랜지스터(100)의 소스 전극에인가되며, 주사신호(VG)가 매 프레임(frame) 단위로 게이트 배선(101)을 통해 박막 트랜지스터(100)의 게이트 전극에 인가된다.
따라서, 먼저 제n 프레임의 주사신호(VG)가 고전위로 인가되는 박막 트랜지스터(100)의 턴-온 구간에서는 양(positive)의 데이터신호 전압값(VDATA)이 소스 전극으로부터 드레인 전극을 통해 화소전극에 공급되어 액정을 구동하고, 스토리지 커패시터(104)에 충전된다. 이때, 화소전극에 인가되는 양(positive)의 데이터신호 전압값(VDATA)은 박막 트랜지스터(100)의 턴-온 구간에서 액정 용량(102) 및 스토리지 커패시터(104)의 영향으로 인해 점차로 충전(charging)되며, 도2에 도시한 바와같이 화소전압(VP) 파형으로 나타난다.
그리고, 상기 주사신호(VG)가 고전위에서 저전위로 천이하여 박막 트랜지스터(100)가 턴-오프되는 경우에는 박막 트랜지스터(100)의 게이트 전극과 드레인 전극의 오버-랩에 의한 기생 용량으로 인해 게이트 전극의 전압변동이 드레인 전극과 접속된 화소전극에 영향을 줌으로써, 상기 충전된 화소전압(VP)으로부터 전압강하가 발생하는데, 이를 화소전압의 변동분(△VP)이라 지칭한다.
한편, 상기 주사신호(VG)가 저전위로 인가되는 박막 트랜지스터(100)의 턴-오프 구간에서는 상기 스토리지 커패시터(104)에 충전된 화소전압(VP)이 화소전극에 지속적으로 공급되어 액정의 구동을 유지시키게 된다.
반면에, 제n+1 프레임에서는 상술한 반전 구동방식이 적용되기 때문에 음(negative)의 데이터신호 전압값(VDATA)이 소스 전극으로부터 드레인 전극을 통해 화소전극에 공급되고, 스토리지 커패시터(104)에 충전된다.
따라서, 제n+1 프레임의 화소전압(VP)은 이상적으로 공통전압(Vcom)을 기준으로 박막 트랜지스터(100)의 턴-온, 천이, 그리고 턴-오프 구간에서 제n 프레임의 화소전압(VP)과 대칭되는 전압 파형을 나타내야 한다.
그러나, 상기 화소전압(VP)은 화소전압의 변동분(△VP)에 의한 영향으로 데이터 신호 전압값(VDATA)보다 낮아짐에 따라 실제적으로 제n 프레임과 제n+1 프레임의 화소전극전압(VP)은 도2에 도시한 바와같이 서로 대칭되지 않는다.
한편, 상기 액정 셀 상에 스토리지 커패시터(104)가 형성되는 위치에 따라 액정 표시장치는 크게 스토리지 온 게이트(storage on gate) 구조와 스토리지 온 커먼(stroage on common) 구조로 구분된다. 스토리지 온 게이트 구조의 경우에는 스토리지 커패시터가 게이트 배선들의 일정한 영역에 형성되고, 스토리지 온 커먼 구조의 경우에는 액정 셀 내에 별도의 스토리지 배선들을 형성하고, 그 스토리지 배선들의 일정한 영역에 스토리지 커패시터가 형성된다.
상기 스토리지 온 커먼 구조를 갖는 액정 표시장치에 대해서 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도3은 스토리지 온 커먼 구조를 갖는 액정 표시장치의 단위 화소에 대한 박막 트랜지스터 어레이 기판의 평면구조를 보인 예시도이다.
도3을 참조하면, 기판 상에 게이트 배선들(4)이 일정하게 이격되어 행으로 배열되고, 데이터 배선들(2)이 일정하게 이격되어 열로 배열된다. 따라서, 게이트 배선들(4)과 데이터 배선들(2)은 매트릭스 형태로 배열된다. 이때, 액정 셀들은 데이터 배선들(2)과 게이트 배선들(4)의 교차부 마다 정의되며, 각각의 액정 셀에는 박막 트랜지스터(TFT)와 화소전극(14)이 구비된다. 그리고, 게이트 배선들(4) 사이에 게이트 배선들(4)과 일정하게 이격되고, 게이트 배선들(4)과 평행하게 배열되는 스토리지 배선들(3)이 구비된다.
상기 박막 트랜지스터(TFT)는 상기 게이트 배선(4)의 소정의 위치에서 이전단 게이트 배선(4)의 방향으로 연장되어 형성된 게이트 전극(10)과, 상기 데이터 배선(2)의 소정의 위치에서 연장되어 상기 게이트 전극(10)과 소정의 영역이 오버-랩되는 소스 전극(8)과, 상기 게이트 전극(10)을 기준으로 소스 전극(8)과 대응하는 위치에 형성된 드레인 전극(12)으로 구성된다. 따라서, 박막 트랜지스터(TFT)는 게이트 배선(4)과 데이터 배선(2)의 교차점 부근(즉, 액정 셀의 좌하부 모서리)에 형성된다.
그리고, 상기 화소전극(14)은 상기 박막 트랜지스터(TFT)가 형성되지 않은 액정 셀의 전체 영역에 형성되며, 상기 박막 트랜지스터(TFT)의 드레인 전극(12) 상에 형성된 드레인 콘택홀(16)을 통해 드레인 전극(12)과 전기적으로 접촉된다.
따라서, 상기 액정 셀의 스토리지 배선들(3)이 형성된 영역에서 상기 화소전극(14)과 스토리지 배선들(3)이 절연막(도면상에 도시되지 않음)을 사이에 두고 오버-랩되어 스토리지 커패시터(18)로 기능한다.
한편, 도4는 상기 도3의 I-I'선을 따라 절단한 단면도로서, 이를 참조하여 박막 트랜지스터(TFT)의 단면구조를 상세히 설명하면 다음과 같다.
도4를 참조하면, 기판(1) 상에 게이트 전극(10)이 패터닝되고, 그 게이트 전극(10)을 포함한 기판(1)의 전면에는 게이트 절연막(30)이 형성된다. 이때, 게이트 전극(10)은 상기 게이트 배선(4)이 패터닝될 때, 소정의 위치에서 일측방향으로 연장되어 있다.
그리고, 상기 게이트 전극(10) 상의 게이트 절연막(30) 상부에는 비정질 실리콘으로 이루어진 반도체층(32)과, 인(P)이 고농도로 도핑된 n+ 비정질 실리콘으로 이루어진 오믹접촉층(34)이 적층된 액티브층(36)이 형성된다.
그리고, 상기 액티브층(36) 상부에 소스 전극(8)과 드레인 전극(12)이 일정하게 이격되어 대향하도록 패터닝된다.
상기 소스 전극(8)과 드레인 전극(12)이 이격되는 영역의 반도체층(32) 상부에 형성된 오믹접촉층(34)은 소스 전극(8)과 드레인 전극(12)의 패터닝 과정에서 제거된다. 이때, 오믹접촉층(34)이 제거되어 노출된 반도체층(32)은 박막 트랜지스터의 채널영역으로 정의된다.
그리고, 상기 소스 전극(8)과 드레인 전극(12)을 포함하여 노출된 기판(1)의 전면에 보호막(38)이 형성된다. 이때, 보호막(38)은 SiNx 또는 SiOx 등과 같은 무기 절연막이 적용될 수 있으며, 액정 표시장치의 개구율을 향상시키기 위하여 유전율이 낮은 벤조싸이클로부텐, 스핀-온-글래스 또는 아크릴과 같은 유기 절연막을적용할 수 있다.
그리고, 상기 보호막(38) 상에는 드레인 전극(12)의 일부를 노출시키는 드레인 콘택홀(16)이 형성된다.
그리고, 상기 보호막(38) 상부에 화소전극(14)이 형성되며, 상기 드레인 콘택홀(16)을 통해 화소전극(14)과 드레인 전극(12)이 전기적으로 접촉되도록 패터닝된다.
도5는 상기 도3의 II-II' 선을 따라 절단한 단면도로서, 이를 참조하여 스토리지 커패시터의 단면구조를 상세히 설명하면 다음과 같다.
도5를 참조하면, 기판(1) 상에 스토리지 배선(3)이 패터닝되고, 그 스토리지 배선(3)을 포함한 기판(1)의 전면에는 게이트 절연막(30)이 형성된다. 이때, 스토리지 배선(3)은 상기 게이트 배선(4)이 패터닝될 때, 화소영역에서 게이트 배선(4)과 일정하게 이격되고, 게이트 배선(4)과 평행하게 형성된다.
그리고, 상기 게이트 절연막(30)의 상부에 보호막(38)이 형성된다. 이때, 보호막(38)은 도4의 단면구조에서 형성된 보호막(38)과 동일한 층이다.
그리고, 상기 보호막(38)의 상부에 스토리지 배선(3)과 일정한 영역이 오버-랩되는 화소전극(14)이 형성된다.
상기 도3 및 도5의 예시도에 도시한 스토리지 커패시터의 경우에는 스토리지 배선(3)과 화소전극(14)이 게이트 절연막(30)과 보호막(38)을 사이에 두고 오버-랩되어 있다.
일반적으로, 커패시터의 용량은 커패시터를 이루는 두 전극의 거리에 반비례하고, 면적에 비례하는 특성을 갖는다.
따라서, 동일한 면적에서 커패시터의 용량을 보다 증가시키기 위해서 커패시터를 이루는 두 전극의 거리를 줄이기 위한 액정 표시장치가 개발되었다.
즉, 도6의 예시도를 참조하면, 상기 도3의 예시도와 달리 화소영역에서 스토리지 배선(3)의 일정한 영역과 절연막(도면상에 도시되지 않음)을 사이에 두고 오버-랩되는 스토리지 전극(20)이 구비되고, 그 스토리지 전극(20)은 스토리지 콘택홀(22)을 통해 화소전극(14)과 전기적으로 접속되어 있다.
따라서, 상기 스토리지 배선(3)과 스토리지 전극(20)이 절연막(도면상에 도시되지 않음)을 사이에 두고 오버-랩되어 스토리지 커패시터(28)로 기능한다.
도7은 상기 도6의 III-III'선을 따라 절단한 스토리지 커패시터 영역의 단면구조를 보인 예시도이다.
도7을 참조하면, 기판(1) 상에 스토리지 배선(3)이 패터닝되고, 그 스토리지 배선(3)을 포함한 기판(1)의 전면에는 게이트 절연막(30)이 형성된다. 이때, 스토리지 배선(3)은 게이트 배선(4)이 패터닝될 때, 화소영역에서 게이트 배선(4)과 일정하게 이격되고, 게이트 배선(4)과 평행하게 형성된다.
그리고, 상기 게이트 절연막(30)의 상부에 스토리지 전극(20)이 패터닝된다. 이때, 스토리지 전극(20)은 상기 도4의 단면구조에서 박막 트랜지스터(TFT)의 소스 전극(8)과 드레인 전극(12)이 패터닝될 때, 상기 스토리지 배선(3)의 일정한 영역과 오버-랩되도록 형성된다.
그리고, 상기 스토리지 전극(20)이 패터닝된 게이트 절연막(30)의 상부에 보호막(38)이 형성된다. 이때, 보호막(38)은 상기 도4의 단면구조에서 형성된 보호막(38)과 동일한 층이다.
그리고, 상기 보호막(38)에는 스토리지 전극(20)의 일부를 노출시키는 스토리지 콘택홀(22)이 형성된다. 이때, 스토리지 콘택홀(22)은 상기 도4의 단면구조에서 박막 트랜지스터(TFT)의 드레인 콘택홀(16)을 형성하기 위한 보호막(38)의 식각이 진행될 때, 동시에 식각되어 형성된다.
그리고, 상기 보호막(38)의 상부에 화소전극(14)이 형성되며, 상기 스토리지 콘택홀(22)을 통해 화소전극(14)과 스토리지 전극(20)이 전기적으로 접촉되도록 패터닝된다.
따라서, 상기 도3 및 도5의 예시도에 도시한 스토리지 커패시터의 경우에는 스토리지 배선(3)과 화소전극(14)이 게이트 절연막(30)과 보호막(38)을 사이에 두고 오버-랩되어 있지만, 상기 도6 및 도7의 예시도에 도시한 스토리지 커패시터의 경우에는 스토리지 배선(3)과 스토리지 전극(20)이 게이트 절연막(30)을 사이에 두고 오버-랩되어 있기 때문에 동일한 면적에서 커패시터의 용량을 보다 향상시킬 수 있게 된다.
상술한 바와같이 종래의 액정 표시장치는 박막 트랜지스터의 게이트 전극과 드레인 전극이 오버-랩됨에 따라 기생 용량을 갖게 되고, 이로 인해 게이트 전극에 인가되는 주사신호의 천이에 따른 전압변동이 드레인 전극에 영향을 준다.
상기 드레인 전극은 화소전극에 접속되므로, 매 프레임 별로 양/음이 교번하여 화소전극에 인가되는 화소전압은 주사신호의 천이에 따른 전압변동에 영향을 받아 화소전압의 변동분(△VP)으로 정의되는 일정한 전압강하가 발생한다.
따라서, 상기 화소전압은 화소전압의 변동분으로 인해 공통전압의 레벨을 기준으로 매 프레임 별로 대칭되지 않게 되어, 액정 표시장치에 표시되는 화상에 플리커나 잔상이 발생하여 화질이 저하되는 문제점이 있었다.
따라서, 본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 액정 표시장치의 구동시 발생하는 화소전압의 변동분을 최소화하여 플리커나 잔상 발생을 방지할 수 있는 액정 표시장치를 제공하는데 있다.
도1은 일반적인 액정 패널의 단위 액정 셀에 대한 등가회로도.
도2는 도1에 있어서, 일반적인 액정 패널에 인가되는 전압 파형도.
도3은 종래 스토리지 온 커먼 구조를 갖는 액정 표시장치의 단위 화소에 대한 박막 트랜지스터 어레이 기판의 평면구조를 보인 예시도.
도4는 도3의 I-I'선을 따라 절단한 단면구성을 보인 예시도.
도5는 도3의 II-II'선을 따라 절단한 단면구성을 보인 예시도.
도6은 도3에 비해 동일한 면적에서 커패시터의 용량을 증가시킨 액정 표시장치의 단위 화소에 대한 박막 트랜지스터 어레이 기판의 평면구조를 보인 예시도.
도7은 도6의 III-III'선을 따라 절단한 단면구성을 보인 예시도.
도8은 본 발명의 일 실시예에 따른 액정 표시장치의 단위 액정 셀에 대한 평면 구성을 보인 예시도.
도9는 도8에 있어서, 본 발명의 일 실시예에 따라 액정 패널에 인가되는 전압 파형도.
도10은 본 발명의 다른 실시예에 따른 액정 표시장치의 단위 액정 셀에 대한 평면 구성을 보인 예시도.
도11은 본 발명의 또 다른 실시예에 따른 액정 표시장치의 단위 액정 셀에대한 평면 구성을 보인 예시도.
*** 도면의 주요부분에 대한 부호의 설명 ***
202:데이터 배선203:스토리지 배선
204:게이트 배선208:소스 전극
210:게이트 전극212:드레인 전극
214:화소전극216:드레인 콘택홀
218:스토리지 커패시터228:보조 커패시터
TFT:박막 트랜지스터
상기한 바와같은 본 발명의 목적을 달성하기 위한 액정 표시장치는 일정하게 이격되어 행으로 배열되는 게이트 배선들과; 일정하게 이격되어 열로 배열되고, 상기 게이트 배선들과 수직교차하는 데이터 배선들과; 상기 게이트 배선들과 데이터 배선들의 교차부 마다 정의되며, 박막 트랜지스터와 화소전극이 구비된 단위 액정 셀들과; 상기 단위 액정 셀 내에 별도의 스토리지 배선을 형성하고, 그 스토리지 배선의 일정한 영역에 스토리지 커패시터가 형성된 스토리지 온 커먼 구조의 액정 표시장치에 있어서, 상기 단위 액정 셀에 구비된 박막 트랜지스터는 게이트 배선들의 소정의 위치에서 다음단 게이트 배선들의 방향으로 연장되어 형성된 게이트 전극과; 상기 데이터 배선의 소정의 위치에서 연장되어 상기 게이트 전극과 소정의 영역이 오버-랩되는 소스 전극과; 상기 게이트 전극을 기준으로 소스 전극과 일정하게 이격되어 대향하고, 상기 화소전극과 접속된 드레인 전극으로 구성되며, 상기 화소전극과 다음단 게이트 배선의 일부가 오버-랩되어 형성된 보조 커패시터를 구비하여 구성되는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 액정 표시장치를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도8은 본 발명의 일 실시예에 따른 액정 표시장치의 단위 액정 셀에 대한 평면 구조를 보인 예시도이다.
도8을 참조하면, 기판 상에 게이트 배선들(204)이 일정하게 이격되어 행으로 배열되고, 데이터 배선들(202)이 일정하게 이격되어 열로 배열된다. 따라서, 게이트 배선들(204)과 데이터 배선들(202)은 매트릭스 형태로 배열된다. 이때, 액정 셀들은 데이터 배선들(202)과 게이트 배선들(204)의 교차부 마다 정의되며, 각각의 액정 셀에는 박막 트랜지스터(TFT)와 화소전극(214)이 구비된다. 그리고, 게이트 배선들(204) 사이에 게이트 배선들(204)과 일정하게 이격되고, 게이트 배선들(204)과 평행하게 배열되는 스토리지 배선들(203)이 구비된다.
상기 박막 트랜지스터(TFT)는 상기 게이트 배선(204)의 소정의 위치에서 다음단 게이트 배선(204)의 방향으로 연장되어 형성된 게이트 전극(210)과, 상기 데이터 배선(202)의 소정의 위치에서 연장되어 상기 게이트 전극(210)과 소정의 영역이 오버-랩되는 소스 전극(208)과, 상기 게이트 전극(210)을 기준으로 소스 전극(208)과 대응하는 위치에 형성된 드레인 전극(212)으로 구성된다. 따라서, 박막 트랜지스터(TFT)는 게이트 배선(204)과 데이터 배선(202)의 교차점 부근(즉, 액정 셀의 좌상부 모서리)에 형성된다.
그리고, 상기 화소전극(214)은 상기 박막 트랜지스터(TFT)가 형성되지 않은 액정 셀의 전체 영역에 형성되며, 상기 박막 트랜지스터(TFT)의 드레인 전극(212) 상에 형성된 드레인 콘택홀(216)을 통해 드레인 전극(212)과 전기적으로 접촉된다.
따라서, 상기 액정 셀의 스토리지 배선들(203)이 형성된 영역에서 상기 화소전극(214)과 스토리지 배선들(203)이 절연막(도면상에 도시되지 않음)을 사이에 두고 오버-랩되어 스토리지 커패시터(218)로 기능한다.
한편, 상기 화소전극(214)은 다음단 게이트 배선들(204)의 일부 영역과 절연막(도면상에 도시되지 않음)을 사이에 두고 오버-랩되어 보조 커패시터(219)를 형성한다. 이때, 보조 커패시터(219)의 용량은 박막 트랜지스터(TFT)의 게이트 전극(210)과 드레인 전극(212)의 오버-랩에 의한 기생용량과 동일한 값을 갖도록 설계된다.
상기 절연막은 게이트 절연막과 보호막의 적층막으로 구성되는 것에 대해서는 이미 도5의 예시도를 참조하여 상세히 설명하였으므로, 미루어 짐작할 수 있을 것이다.
상기한 바와같은 본 발명의 일 실시예에 따른 액정 표시장치의 구동에 대해서 도9의 파형도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 공통전압(Vcom)이 공통전극에 인가되고, 제n번째 게이트 배선에 주사신호(VGn)가 고전위로 인가되는 박막 트랜지스터의 턴-온 기간동안 데이터신호의 전압값(VDATA)이 화소전극에 공급되어 액정을 구동하고, 스토리지 커패시터에 충전된다. 이때, 화소전극에 인가되는 데이터신호의 전압값(VDATA)은 박막 트랜지스터의 턴-온 구간에서 액정 용량 및 스토리지 커패시터의 영향으로 인해 점차로 충전되며, 도9에 도시한 화소전압(VP) 파형으로 나타난다.
한편, 종래에는 상기 제n번째 게이트 배선에 인가되는 주사신호(VGn)가 고전위에서 저전위로 천이하는 경우에 박막 트랜지스터의 게이트 전극과 드레인 전극의 오버-랩에 의한 기생 용량으로 인해 게이트 전극의 전압변동이 드레인 전극과 접속된 화소전극에 영향을 줌으로써, 상기 충전된 화소전압(VP)으로부터 화소전압의 변동분(△VP) 만큼의 전압강하가 발생하였으며, 제n번째 게이트 배선에 인가되는 주사신호(VGn)가 고전위에서 저전위로 천이되는 시점에, 저전위에서 고전위로 천이하는 제n+1번째 게이트 배선에 인가되는 주사신호(VGn+1)는 상기 화소전압(VP)의 전압강하에 아무런 영향을 주지 않았다.
그러나, 본 발명의 일 실시예에 따르면, 상기 화소전극과 제n+1번째 게이트 배선의 일부가 오버-랩되어 상기 게이트 전극과 드레인 전극의 오버-랩에 의한 기생 용량과 동일한 용량을 갖는 보조 커패시터가 구비된다.
따라서, 상기 제n번째 게이트 배선에 인가되는 주사신호(VGn)가 고전위에서 저전위로 천이하는 경우에 상기 게이트 전극과 드레인 전극의 오버-랩에 의한 기생용량에 의해 화소전압(VP)이 화소전압의 변동분(△VP)의 전압강하가 발생하지만, 제n번째 게이트 배선에 인가되는 주사신호(VGn)가 고전위에서 저전위로 천이되는 시점에 제n+1번째 게이트 배선에 인가되는 주사신호(VGn+1)가 저전위에서 고전위로 천이함에 따라 상기 게이트 전극과 드레인 전극의 오버-랩에 의한 기생 용량과 동일한 용량을 갖는 보조 커패시터에 의해 상기 화소전압(VP)은 화소전압의 변동분(△VP)의 전압강하된 양이 상쇄된다.
한편, 도10은 본 발명의 다른 실시예에 따른 액정 표시장치의 단위 액정 셀에 대한 평면 구조를 보인 예시도이다.
도10을 참조하면, 상기 도8의 예시도에서는 화소전극(214)이 다음단 게이트 배선들(204)의 일부가 연장된 영역과 절연막을 사이에 두고 오버-랩되어 보조 커패시터(219)가 형성되었지만, 도10의 예시도에서는 화소전극(214)이 다음단 게이트 배선들(204)의 일부 영역까지 연장되어 절연막을 사이에 두고 오버-랩되어 보조 커패시터(219)를 형성한다.
한편, 도11은 본 발명의 또 다른 실시예에 따른 액정 표시장치의 단위 액정 셀에 대한 평면 구조를 보인 예시도이다.
도11을 참조하면, 상기 도8의 예시도와 달리 화소영역에서 스토리지 배선(203)의 일정한 영역과 절연막(도면상에 도시되지 않음)을 사이에 두고 오버-랩되는 스토리지 전극(220A)이 구비되고, 그 스토리지 전극(220A)은 스토리지 콘택홀(222A)을 통해 화소전극(214)과 전기적으로 접속되어 있다. 이때, 스토리지전극(220A)은 박막 트랜지스터의 소스 전극과 드레인 전극을 형성할 때, 스토리지 배선(203)과 오버-랩되도록 패터닝 된다.
따라서, 상기 스토리지 배선(203)과 스토리지 전극(220A)이 화소영역에서 절연막(도면상에 도시되지 않음)을 사이에 두고 오버-랩되어 스토리지 커패시터(228)로 기능한다.
또한, 스토리지 전극(220B)은 다음단 게이트 배선들(204)의 일부 영역과 절연막(도면상에 도시되지 않음)을 사이에 두고 오버-랩되어 보조 커패시터(229)를 형성하고, 그 스토리지 전극(220B)은 스토리지 콘택홀(222B)을 통해 화소전극(214)과 전기적으로 접속되어 있다. 이때, 보조 커패시터(229)의 용량은 박막 트랜지스터(TFT)의 게이트 전극(210)과 드레인 전극(212)의 오버-랩에 의한 기생용량과 동일한 값을 갖도록 설계된다.
상기 절연막은 게이트 절연막으로 구성되는 것에 대해서는 이미 도7의 예시도를 참조하여 상세히 설명하였으므로, 미루어 짐작할 수 있을 것이다.
따라서, 도8에 도시한 본 발명의 일 실시예에 따른 스토리지 커패시터(218) 및 보조 커패시터(219)의 용량에 비해 도11에 도시한 본 발명의 다른 실시예에 따른 스토리지 커패시터(228) 및 보조 커패시터(229)의 용량이 이미 설명한 바와같이 동일한 면적에서 보다 향상된다.
상기한 바와같은 본 발명에 의한 액정 표시장치는 액정 표시장치의 구동시 발생하는 화소전압의 변동분을 보상함으로써, 화소전압이 공통전압의 레벨을 기준으로 매 프레임 별로 대칭되도록 함에 따라 액정 표시장치에 표시되는 화상에 플리커나 잔상이 발생하는 것을 방지하여 화질을 향상시킬 수 있는 효과가 있다.

Claims (5)

  1. 일정하게 이격되어 행으로 배열되는 게이트 배선들과; 일정하게 이격되어 열로 배열되고, 상기 게이트 배선들과 수직교차하는 데이터 배선들과; 상기 게이트 배선들과 데이터 배선들의 교차부 마다 정의되며, 박막 트랜지스터와 화소전극이 구비된 단위 액정 셀들과; 상기 단위 액정 셀 내에 별도의 스토리지 배선을 형성하고, 그 스토리지 배선의 일정한 영역에 스토리지 커패시터가 형성된 스토리지 온 커먼 구조의 액정 표시장치에 있어서, 상기 단위 액정 셀에 구비된 박막 트랜지스터는 게이트 배선들의 소정의 위치에서 다음단 게이트 배선들의 방향으로 연장되어 형성된 게이트 전극과; 상기 데이터 배선의 소정의 위치에서 연장되어 상기 게이트 전극과 소정의 영역이 오버-랩되는 소스 전극과; 상기 게이트 전극을 기준으로 소스 전극과 일정하게 이격되어 대향하고, 상기 화소전극과 접속된 드레인 전극으로 구성되며, 상기 화소전극과 다음단 게이트 배선의 일부가 오버-랩되어 형성된 보조 커패시터를 구비하여 구성되는 것을 특징으로 하는 액정 표시장치.
  2. 제 1 항에 있어서, 상기 보조 커패시터는 상기 화소전극이 다음단 게이트 배선들의 일부가 연장된 영역과 절연막을 사이에 두고 오버-랩되어 형성된 것을 특징으로 하는 액정 표시장치.
  3. 제 1 항에 있어서, 상기 보조 커패시터는 상기 화소전극이 다음단 게이트 배선들의 일부 영역까지 연장되어 절연막을 사이에 두고 오버-랩되어 형성된 것을 특징으로 하는 액정 표시장치.
  4. 제 1 항에 있어서, 상기 보조 커패시터는 다음단 게이트 배선들의 일부영역과 절연막을 사이에 두고 오버-랩되는 스토리지 전극과; 상기 스토리지 전극과 스토리지 콘택홀을 통해 전기적으로 접속되는 화소전극으로 구성되는 것을 특징으로 하는 액정 표시장치.
  5. 제 1 항 내지 제 4 항의 어느 한 항에 있어서, 상기 보조 커패시터는 박막 트랜지스터의 게이트 전극과 드레인 전극의 오버-랩에 의한 기생 용량과 동일한 용량을 갖도록 설계된 것을 특징으로 하는 액정 표시장치.
KR1020010087422A 2001-12-28 2001-12-28 액정 표시장치 KR100881358B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010087422A KR100881358B1 (ko) 2001-12-28 2001-12-28 액정 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010087422A KR100881358B1 (ko) 2001-12-28 2001-12-28 액정 표시장치

Publications (2)

Publication Number Publication Date
KR20030057050A true KR20030057050A (ko) 2003-07-04
KR100881358B1 KR100881358B1 (ko) 2009-02-04

Family

ID=32215179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010087422A KR100881358B1 (ko) 2001-12-28 2001-12-28 액정 표시장치

Country Status (1)

Country Link
KR (1) KR100881358B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973804B1 (ko) * 2003-07-24 2010-08-03 삼성전자주식회사 박막 트랜지스터 표시판
KR101055210B1 (ko) * 2005-06-30 2011-08-08 엘지디스플레이 주식회사 액정표시소자
US8896801B2 (en) 2012-07-06 2014-11-25 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960016796B1 (ko) * 1993-03-19 1996-12-21 삼성전자 주식회사 액정표시장치 및 그 제조방법
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
KR100260765B1 (ko) * 1996-08-31 2000-07-01 구본준 액정표시장치
JP3279939B2 (ja) * 1996-11-13 2002-04-30 三菱電機株式会社 液晶ディスプレイ装置
JPH11183932A (ja) * 1997-12-25 1999-07-09 Toshiba Corp アクテイブマトリクス型液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973804B1 (ko) * 2003-07-24 2010-08-03 삼성전자주식회사 박막 트랜지스터 표시판
KR101055210B1 (ko) * 2005-06-30 2011-08-08 엘지디스플레이 주식회사 액정표시소자
US8896801B2 (en) 2012-07-06 2014-11-25 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof

Also Published As

Publication number Publication date
KR100881358B1 (ko) 2009-02-04

Similar Documents

Publication Publication Date Title
US7920117B2 (en) Liquid crystal display apparatus
KR100780714B1 (ko) 액정 표시장치
US7119783B2 (en) Liquid crystal display and driving method thereof
KR19980070909A (ko) 액티브 매트릭스형 액정 표시 장치
KR100371757B1 (ko) 액티브 매트릭스형 액정표시장치
KR100464208B1 (ko) 액정 표시장치 및 그 구동방법
KR101540072B1 (ko) 액정표시장치
JP4966444B2 (ja) Ｔｆｔ液晶表示装置
US6005543A (en) Liquid crystal display device and method of driving the same
KR0172881B1 (ko) 액정표시장치의 구조 및 구동방법
KR101590945B1 (ko) 액정 표시 장치
KR20060125076A (ko) 액정 표시 장치의 제조 방법, 액정 표시 장치 및 에이징시스템
KR20080001106A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101182504B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
US7439946B2 (en) Liquid crystal display device with controlled positive and negative gray scale voltages
KR100881358B1 (ko) 액정 표시장치
KR101221295B1 (ko) 액정 표시 장치용 어레이 기판 및 그 구동 방법
KR100480815B1 (ko) 액정표시장치의 구동 방법
US8531445B2 (en) Device for controlling the gate drive voltage in liquid crystal display and influencing the turn-on voltage to have a similar ripple to a turn-off voltage
KR101264867B1 (ko) 액정표시소자 및 그의 구동방법
KR100885838B1 (ko) 액정 표시 장치
KR100895307B1 (ko) 복수의 부화소로 이루어진 화소를 구비한 액정 표시 장치
KR100914197B1 (ko) 액정 표시패널의 구동장치 및 그 구동방법
KR0142767B1 (ko) 액정표시장치 및 액정표시장치의 구동방법
KR20060029101A (ko) 박막 트랜지스터 어레이 기판

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee