JP2011203613A

JP2011203613A - 駆動回路、電気光学装置及び電子機器

Info

Publication number: JP2011203613A
Application number: JP2010072347A
Authority: JP
Inventors: Takashi Yoshii; 貴志吉井; Koji Shimizu; 公司清水
Original assignee: Epson Imaging Devices Corp
Current assignee: Epson Imaging Devices Corp
Priority date: 2010-03-26
Filing date: 2010-03-26
Publication date: 2011-10-13

Abstract

【課題】トランジスターの電気的特性の経時劣化に応じて駆動能力を変化させて、誤動作
を防止しつつ消費電力を低減する。
【解決手段】複数のトランジスターを備え、クロック信号ＣＬＫに同期して、開始信号Ｓ
ＴＶを順次転送して転送信号を出力するシフトレジスター１００と、クロック信号ＣＬＫ
および開始信号ＳＴＶを含む複数の制御信号を生成する制御信号発生回路１４０と、前記
複数の制御信号の各々に対応して設けられ、駆動能力を可変に設定可能な出力回路と、前
記トランジスターの劣化の程度を検出する検出回路１２０とを備え、前記出力回路は、前
記検出回路１２０の検出結果に基づいて、前記トランジスターの劣化の程度が大きくなる
ほど、駆動能力が大きくなるように設定する。
【選択図】図１

Description

本発明は、駆動回路、電気光学装置及び電子機器に関する。

液晶や有機ＥＬ等を利用して表示を行なう電気光学装置が広く用いられている。このよ
うな電気光学装置において、走査線駆動回路は、シフトレジスターを備え、複数の走査線
を順次選択する走査信号を生成する。このシフトレジスターには、同一導電型のトランジ
スターで構成され、２相のクロック信号で動作するものがある。特許文献１には、シフト
レジスターをアモルファス薄膜トランジスタで構成する例が開示されている。

特許第４０８３５８１号公報

ところで、従来の回路構成では、出力段にＮチャネル型のトランジスタを２個直列にし
て使用する。そして、高電位側のトランジスターはシフトレジスターの段数に応じた周期
でオン・オフが切り替わる。一方、低電位側のトランジスターのゲートには反転クロック
信号が供給される。よって、低電位側のトランジスターが高電位側のトランジスターに比
較してオン・オフ切替り回数が多くなるとともに動作時間が長くなる。このため、低電位
側のトランジスターの経時劣化が顕著となる。

トランジスターは経時劣化に伴ってそのオン抵抗が大きくなる。低電位側のトランジス
ターはオン状態に遷移したときに出力信号をロウレベルに遷移させるように動作するが、
オン抵抗が大きくなると、低電位側のトランジスターはオン状態に遷移しても直ちに出力
信号をロウレベルに下げることができなくなる。この結果、出力信号波形がオン抵抗の上
昇分だけ遅く立ち下がるようになる。

シフトレジスターの各段の出力信号は、本来、排他的に有効となるが、低電位側のトラ
ンジスターが経時劣化すると、出力信号が有効となる期間が重複してシフトレジスターが
誤動作する原因となる。このため、トランジスターの経時劣化による波形のなまりを予め
見込み、そのようななまりが発生しても誤動作が発生しないようにシフトレジスターの各
部のタイミングマージンを設定している。特に、シフトレジスターの各段に制御信号を供
給する出力回路はマージンを見込んで大きな駆動能力が必要とされる。
しかしながら、大きな駆動能力は、特に初期状態では過剰品質であり、消費電力が増大
するといった問題があった。

本発明は上述した事情に鑑みてなされたものであり、トランジスターの電気的特性の経
時劣化に応じて駆動能力を変化させて、誤動作を防止しつつ消費電力を低減することが可
能な駆動回路などを提供することを解決課題とする。

上述した課題を解決するために、本発明の駆動回路は、複数のトランジスターを備え、
クロック信号に同期して、開始信号を順次転送して転送信号を出力するシフトレジスター
と、クロック信号および開始信号を含む複数の制御信号を生成する制御信号発生回路と、
前記複数の制御信号の各々に対応して設けられ、駆動能力を可変に設定可能な出力回路
と、前記トランジスターの劣化の程度を検出する検出回路とを備え、前記出力回路は、前
記検出回路の検出結果に基づいて、前記トランジスターの劣化の程度が大きくなるほど、
駆動能力が大きくなるように設定することを特徴とする。
この発明によれば、トランジスターの劣化の程度を検出し、劣化の程度に応じて駆動能
力が大きくなるように設定するので、トランジスターの劣化による誤動作を防止しつつ、
消費電力を低減することができる。

また、前記出力回路は、駆動能力の異なる複数の個別出力回路と、前記複数の個別出力
回路を選択する選択回路とを備えると好ましい。
この場合には、選択回路が駆動能力の異なる複数の個別出力回路を選択するので、適切
な駆動能力を選択することができ、誤動作を防止しつつ消費電力を低減することができる
。

また、前記複数の個別出力回路は、並列に設けられており、前記選択回路は、前記複数
の個別出力回路のうち一つを選択し、前記選択回路によって選択されなかった前記個別出
力回路は、動作を停止すると好ましい。
この場合には、選択回路によって複数の個別出力回路のうち一つが選択されるので、適
切な駆動能力で信号を出力することが可能となる。また、個別出力回路が並列に設けられ
ており、トランジスターの劣化が進行すると個別出力回路を切替えて使用するため、一つ
の個別出力回路だけが使用され続けないので、個別出力回路の寿命を長くすることができ
る。また、選択されなかった個別出力回路が動作を停止するので、消費電力を更に低減す
ることができる。

また、前記複数の個別出力回路は、直列に設けられており、初段の入力に前記制御信号
発生回路の出力が供給され、前記選択回路は、直列に接続された前記複数の個別出力回路
の出力の中から一つを選択し、前記選択回路によって選択した出力の後段にある前記個別
出力回路は、動作を停止すると好ましい。
この場合には、選択回路によって複数の個別出力回路のうち一つが選択されるので、適
切な駆動能力で制御信号を出力することが可能となる。また、個別出力回路が直列に設け
られているので、回路の要素を減らして回路構造を単純にすることができる。また、選択
されなかった個別出力回路が動作を停止するので、消費電力を低減することができる。
尚、個別出力回路を薄膜トランジスターを用いて構成する場合、薄膜トランジスターの
オン・オフの切り替わりがない限り、個別出力回路は動作せず、ほとんど電力が消費され
ない。すなわち、信号が供給されない限り、個別出力回路は動作しない。

また、前記複数の個別出力回路の各々はトランジスターを備え、直列に接続された前記
複数の個別出力回路の後段に位置するほど、前記トランジスターのサイズが大きくなると
好ましい。
この場合には、後段に位置するほど個別出力回路の電力増幅の大きさを大きくすること
ができる。

また、前記シフトレジスターは、各々が入力端子と出力端子とを備えた複数の単位回路
が縦続接続され、クロック信号と当該クロック信号を反転した反転クロック信号に同期し
て初段の入力端子に供給される開始信号を順次転送するものであって、前記複数の単位回
路の各々は、前記クロック信号が供給される端子と前記出力端子との間に設けられた第１
のトランジスターと、前記出力端子と前記第１のトランジスターのゲートとの間に設けら
れたコンデンサと、電源電位が供給される電源端子と前記出力端子との間に設けられ、ゲ
ートに前記反転クロック信号が供給される第２のトランジスターと、前段の出力信号又は
前記開始信号がアクティブになると前段の出力信号又は前記開始信号を前記第１のトラン
ジスターのゲートに供給し、前段の出力信号がアクティブになると前記コンデンサの電荷
を放電させる制御部とを備え、前記検出回路は、前記第２のトランジスターの劣化の程度
を検出すると好ましい。
このように構成することで、一連のシフト動作を適切に行うことができる。

また、前記検出回路は、前記第２のトランジスターに流れる電流の大きさを前記第２の
トランジスターの劣化の程度として検出すると好ましい。
この場合には、実際に流れる電流の大きさに基づいてトランジスターの劣化の程度を検
出するので、検出の精度を高めることができる。

また、前記検出回路は、前記第２のトランジスターのドレイン電圧の変化を前記第２の
トランジスターの劣化の程度として検出すると好ましい。
この場合には、実際のドレイン電圧の変化に基づいてトランジスターの劣化の程度を検
出するので、検出の精度を高めることができる。

また、前期検出回路は、前記シフトレジスターの総駆動時間を計測する総駆動時間計測
回路を備え、前記トランジスターの劣化の程度として前記シフトレジスターの総駆動時間
を検出し、前記出力回路は、前記総駆動時間が長くなるほど、駆動能力が大きくなるよう
に設定すると好ましい。
この場合には、シフトレジスターの総駆動時間を計測し、総駆動時間が長くなるに応じ
て駆動能力が大きくなるように設定するので、トランジスターの経時劣化による誤動作を
防止しつつ、消費電力を低減することができる。

また、上記の駆動回路は、複数の走査線と、複数のデータ線と、前記走査線と前記デー
タ線との交差に対応して設けられた電気光学素子とを備えた電気光学装置に用いられ、前
記開始信号を転送して生成した複数の前記転送信号に基づいて、前記複数の走査線を排他
的に順次選択する複数の走査信号を生成すると好ましい。
この場合には、誤動作を防止しつつ消費電力を低減した駆動回路により、信頼性の高い
走査信号の生成が低電力で可能となる。

また、上記の駆動回路は、複数の走査線と、複数のデータ線と、前記走査線と前記デー
タ線との交差に対応して設けられた電気光学素子とを備えた電気光学装置に用いられ、前
記開始信号を転送して生成した複数の前記転送信号に基づいて、前記複数のデータ線を排
他的に順次選択する複数のデータ線選択信号を生成すると好ましい。
この場合には、誤動作を防止しつつ消費電力を低減した駆動回路により、信頼性の高い
データ線選択信号の生成が低電力で可能となる。

本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線と前記
データ線との交差に対応して設けられた電気光学素子と、上述した駆動回路とを備える。
この発明によれば、誤動作を防止しつつ消費電力を低減した駆動回路により、信頼性が
高く消費電力の低い電気光学装置の提供が可能となる。

本発明に係る電子機器は、上述した電気光学装置を備える。このような電子機器として
は、例えば、携帯情報端末、携帯電話機、ノート型コンピューター、ビデオカメラ、及び
プロジェクタなどが該当する。

第１の実施形態に係る２相のクロック信号で動作するシフトレジスターとその周辺回路の構成を示すブロック図である。本実施形態に係る単位回路の構成例を示す回路図である。本実施形態に係る単位回路の動作を説明するタイミングチャートである。第１実施形態の電流検出回路、選択信号生成回路、および制御信号発生回路の構成を示す回路図である。第２実施形態の電流検出回路、選択信号生成回路、および制御信号発生回路の構成を示す回路図である。第３の実施形態に係る２層のクロック信号で動作するシフトレジスターとその周辺回路の構成を示すブロック図である。本発明に係る電気光学装置の電気的構成を示すブロック図である。電気光学装置を適用した電子機器の一例たるパーソナルコンピューターの構成を示す斜視図である。同装置を適用した電子機器の一例たるプロジェクタのブロック図である。同装置を適用した電子機器の一例たるビデオカメラのブロック図である。

＜１．第１実施形態＞
図１は、第１実施形態に係る２相のクロック信号で動作するシフトレジスターとその周
辺回路の構成を示すブロック図である。本図に示すように、シフトレジスター１００Ａは
、複数段の単位回路１１０（１１０（１）、１１０（２）…１１０（ｍ＋２））を備えて
おり、各単位回路１１０には、ロウレベルの基準電位となる電源電位ＶＧＬと、クロック
信号ＣＬＫとクロック信号ＣＬＫを反転した反転クロック信号ＣＬＫＢとが供給される。

初段の単位回路１１０（１）の入力端子には、スタートパルス信号ＳＴＶが供給され、
次段以降の単位回路１１０（ｎ）の入力端子には、前段の単位回路１１０（ｎ−１）の出
力信号Ｇ（ｎ−１）が供給される。なお、ｎは２≦ｎ≦ｍ＋１を充たす任意の自然数であ
る。また、各単位回路１１０（ｎ）の制御端子には、次段の単位回路１１０（ｎ＋１）の
出力信号Ｇ（ｎ＋１）が供給される。この構成により、シフトレジスター１００Ａは、初
段の単位回路１１０（１）にスタートパルス信号ＳＴＶが供給されると、出力信号Ｇを順
次シフトして出力する。

図２は、本実施形態に係る単位回路１１０の構成例を示す回路図である。本図に示すよ
うに単位回路１１０は、外部端子として、入力端子ＩＴ、出力端子ＯＴ、クロック入力端
子ＣＴ、反転クロック入力端子ＣｂＴ、制御信号入力端子ＣｔｒＴ、電源端子ＶＴを備え
ている。
また、単位回路１１０は、プルアップトランジスターＰＵＴｒ、プルダウントランジス
ターＰＤＴｒ、コンデンサＣ１、ｎｏｄｅＡ制御部１１２を備えている。プルアップトラ
ンジスターＰＵＴｒは、ゲートが入力端子ＩＴに接続され、ドレインがクロック入力端子
ＣＴに接続され、ソースが出力端子ＯＴに接続されており、オン状態でクロック入力端子
ＣＴに供給されたクロック信号ＣＬＫを出力端子ＯＴに供給する。なお、以下の説明では
、プルアップトランジスターＰＵＴｒのゲートをｎｏｄｅＡと称する。

コンデンサＣ１は、プルアップトランジスターＰＵＴｒのソースとゲートとの間に設け
られる。ただし、コンデンサＣ１の容量は、プルアップトランジスターＰＵＴｒの寄生容
量で構成してもよい。さらに、コンデンサＣ１の容量は、プルアップトランジスターＰＵ
Ｔｒの寄生容量と容量素子の容量の組み合わせで構成してもよい。なお、単位回路１１０
のトランジスターは、アモルファス薄膜トランジスターで構成することができる。

プルダウントランジスターＰＤＴｒは、ゲートが反転クロック入力端子ＣｂＴに接続さ
れ、ドレインが出力端子ＯＴに接続され、ソースが電源端子ＶＴに接続されており、反転
クロックＣＬＫＢによりオン状態となり、出力端子ＯＴの電位を基準電位である電源電位
ＶＧＬとする。
ｎｏｄｅＡ制御部１１２は、トランジスターＴｒ３とトランジスターＴｒ４とを備えて
いる。トランジスターＴｒ４は、ダイオード接続されており、入力端子ＩＴとプルアップ
トランジスターＰＵＴｒのゲートとの間に設けられている。

トランジスターＴｒ３は、ゲートが制御信号入力端子ＣｔｒＴに接続され、ドレインが
プルアップトランジスターＰＵＴｒのゲートと接続され、ソースが電源端子ＶＴに接続さ
れており、次段の出力信号Ｇ（ｎ＋１）によりオン状態となり、ｎｏｄｅＡの電位を基準
電位である電源電位ＶＧＬとする。

図３は、単位回路１１０の動作を説明するタイミングチャートである。本図において、
時刻ｔ０から時刻ｔ１の期間Ｆ１は、初期状態であり、プルアップトランジスターＰＵＴ
ｒ、プルダウントランジスターＰＤＴｒともオフ状態にある。期間Ｆ１におけるｎｏｄｅ
Ａの電位は、基準電位ＶＧＬであり、出力信号Ｇ（ｎ）もロウレベルを保っている。ここ
では、経時劣化がない場合について説明する。

時刻ｔ１で、スタートパルス信号ＳＴＶまたは前段の単位回路１１０（ｎ−１）の出力
信号Ｇ（ｎ−１）が供給されると、トランジスターＴｒ４がオン状態となる。期間Ｆ２に
おいて、反転クロック信号ＣＬＫＢはハイレベルであるから、プルダウントランジスター
ＰＤＴｒはオン状態になる。このため、期間Ｆ２では、トランジスターＴｒ４→コンデン
サＣ１→プルダウントランジスターＰＤＴｒの順に電流が流れ、コンデンサＣ１に電荷が
充電され、ｎｏｄｅＡの電位が上昇する。ｎｏｄｅＡの電位がプルアップトランジスター
ＰＵＴｒの閾値電圧を上回ると、プルアップトランジスターＰＵＴｒがオン状態になる。
また、期間Ｆ３において出力信号Ｇ（ｎ＋１）はロウレベルとなるので、トランジスター
Ｔｒ３はオフ状態となる。

時刻ｔ２においてスタートパルス信号ＳＴＶまたは前段の出力信号Ｇ（ｎ−１）がロウ
レベルに遷移して期間Ｆ３が開始すると、トランジスターＴｒ４はオフ状態となる。この
ため、ｎｏｄｅＡの電位がスタートパルス信号ＳＴＶまたは前段の出力信号Ｇ（ｎ−１）
の影響を受けることはない。期間Ｆ３において、反転クロック信号ＣＬＫＢはロウレベル
であるから、プルダウントランジスターＰＤＴｒはオフ状態となる。一方、時刻ｔ２にお
いて、ｎｏｄｅＡの電位は期間Ｆ２より継続してハイレベルであり、プルアップトランジ
スターＰＵＴｒはオン状態を継続している。時刻ｔ２に至ると、クロック信号ＣＬＫがロ
ウレベルからハイレベルに遷移するから、プルアップトランジスターＰＵＴｒを介して電
流が出力端子ＯＴに流れ込み、出力端子ＯＴの電位が上昇する。これに伴って、ｎｏｄｅ
Ａの電位がコンデンサＣ１のブートストラップによって上昇する。このとき、ｎｏｄｅＡ
の電位は、ドレインの電位を超えて上昇するので、出力信号Ｇ（ｎ）の振幅をクロック信
号ＣＬＫの振幅と一致させることができる。出力信号Ｇ（ｎ）は、次段の入力信号となる
。

時刻ｔ３でクロック信号ＣＬＫがロウレベルになり期間Ｆ４が開始し、反転クロック信
号ＣＬＫＢがハイレベルになると、プルダウントランジスターＰＤＴｒがオン状態となる
。これによって、出力信号Ｇ（ｎ）がロウレベルになる。この期間Ｆ４では、制御信号と
して入力される次段の出力信号Ｇ（ｎ＋１）がハイレベルとなるから、トランジスターＴ
ｒ３がオン状態になる。これにより、コンデンサＣ１に蓄積されていた電荷が放電される
ためｎｏｄｅＡの電位は、ロウレベルとなり、プルアップトランジスターＰＵＴｒはオフ
状態となる。

このようにシフトレジスター１００Ａの一連のシフト動作で、各単位回路１１０のプル
アップトランジスターＰＵＴｒは、出力信号Ｇ（ｎ）をハイレベルにするために１回のオ
ン・オフ動作を行なう。例えば、シフトレジスター１００Ａを、３２０段の単位回路１１
０で構成した場合には、１／３２０の割合でオン・オフが切替えられることになる。

これに対し、プルダウントランジスターＰＤＴｒは、反転クロック信号ＣＬＫＢに同期
してオン・オフを繰り返す。反転クロック信号ＣＬＫＢ１周期で２段分の出力信号Ｇが出
力されるため、例えば、シフトレジスター１００Ａを、３２０段の単位回路２１０で構成
した場合には、１／２（＝１６０／３２０）の割合でオン・オフが切替えられることにな
る。

したがって、プルダウントランジスターＰＤＴｒは、プルアップトランジスターＰＵＴ
ｒよりも遙かに頻繁にオン・オフが切替えられ、さらにプルダウントランジスターＰＤＴ
ｒの動作時間はプルアップトランジスターＰＵＴｒよりも長くなる。このため、プルダウ
ントランジスターＰＤＴｒの劣化が早くなる。プルダウントランジスターＰＤＴｒが劣化
すると、オン抵抗が増加する。出力信号Ｇ（ｎ）の電位は、出力端子ＯＴに接続される負
荷とプルダウントランジスターＰＤＴｒのオン抵抗など与えられる時定数に従って変化す
る。このため、経時劣化によりオン抵抗が増加すると、プルダウントランジスターＰＤＴ
ｒが時刻ｔ３においてオンに切り替わる際に、出力信号Ｇ（ｎ）が即座にロウレベルに落
ちずに、点線で示すように出力信号Ｇ（ｎ）の立ち下がり波形がなまってしまう。

この結果、期間Ｆ４において、出力信号Ｇ（ｎ）と、次段の出力信号Ｇ（ｎ＋１）の両
方がハイレベルとなる期間ｄＴが生じてしまい、シフトレジスター１００Ａを適用した装
置における誤動作発生や品質劣化の原因となるおそれがある。
そこで、本実施形態は、プルダウントランジスターＰＤＴｒの劣化の程度を計測し、そ
の計測結果に基づいて、クロック信号ＣＬＫ、反転クロック信号ＣＬＫＢ、スタートパル
ス信号ＳＴＶなどの制御信号を異なる駆動能力で出力する出力回路を選択することで、消
費電力を削減している。

説明を図１に戻す。制御信号発生回路１４０Ａは、電源電位ＶＧＬ、クロック信号ＣＬ
Ｋ、反転クロック信号ＣＬＫＢ、およびスタートパルス信号ＳＴＶを生成して、ｍ＋２個
の単位回路１１０（１）〜１１０（ｍ＋２）に供給する。出力信号Ｇ（１）〜Ｇ（ｍ）は
表示用信号であり、出力信号Ｇ（ｍ＋１）および出力信号Ｇ（ｍ＋２）はダミーの単位回
路１１０（ｍ＋１）および１１０（ｍ＋２）の出力信号である。この例において、単位回
路１１０（ｍ＋１）は出力信号Ｇ（ｍ＋１）を生成して、単位回路１１０（ｍ）に供給す
る。単位回路１１０（ｍ＋２）も同様に、出力信号Ｇ（ｍ＋２）を生成して単位回路１１
０（ｍ＋１）に供給する。
なお、シフトレジスター１００Ａを、例えば、走査線駆動回路に用いる場合には、単位
回路１１０（１）〜１１０（ｍ）は、ｍ本の走査線の各々に接続する一方、単位回路１１
０（ｍ＋１）は、走査線と等価的な電気特性を有するダミーの走査線、あるいは、走査線
の等価回路と接続すればよい。

電流検出回路１２０は、単位回路１１０（ｍ）のトランジスターに流れる電流の大きさ
を示す電流検出信号Ｉdetを出力する。すなわち、表示に用いられる単位回路１１０（１
）〜１１０（ｍ）のうちの一つである。選択信号生成回路１３０は、電流検出信号Ｉdet
に基づいて、ロウパワー出力回路１４３Ａ、ミドルパワー出力回路１４４Ａ、またはハイ
パワー出力回路１４５Ａのうちいずれかを制御信号の供給先として選択するための選択信
号ＳＥＬを生成して、制御信号発生回路１４０Ａに供給する。

図４に、電流検出回路１２０、選択信号生成回路１３０および制御信号発生回路１４０
Ａの構成を示す。まず、電流検出回路１２０はプルダウントランジスターＰＤＴｒのソー
スと電源電位ＶＧＬとの間に設けられており、プルダウントランジスターＰＤＴｒがオン
状態になるとき（反転クロック信号ＣＬＫＢがハイレベル）、プルダウントランジスター
ＰＤＴｒに流れる電流の大きさを検出する。例えば、抵抗値の小さな抵抗をプルダウント
ランジスターＰＤＴｒのソースと電源電位ＶＧＬとの間に設け、両端の電位差を測定し、
これをＡＤ変換して電流検出信号Ｉdetを生成すればよい。
選択信号生成回路１３０は、比較回路１３１、メモリー１３２、及びルックアップテー
ブル１３３を備える。メモリー１３２には、比較の基準となる基準電流値Ｉrefが記憶さ
れている。基準電流値は、比較の方法によって各種の態様が有りうるが、例えば、個別の
回路について測定した基準検出電流の初期値を記憶することができる。この場合には、事
前に動作させて、初期値をメモリー１３２に書き込む必要がある。あるいは、量産する場
合には、あるロットについては、その平均値を基準電流値として書き込むようにしてもよ
い。この場合には、個々の初期値を計測する必要がないので、製造時間を短縮することが
可能となる。

比較回路１３１は、電流検出信号Ｉdetと基準電流値Ｉrefとに基づいて、比較結果Ｉｘ
を算出する。例えば、Ｉｘ＝Ｉdet／Ｉref、すなわち、電流検出信号Ｉdetと基準電流値
Ｉrefとの比、Ｉｘ＝Iref−Ｉdet、すなわち、基準電流値Ｉrefと電流検出信号Ｉdetとの
差分、あるいは、Ｉｘ＝（Iref−Ｉdet）／Iref、すなわち、差分を基準電流値Ｉrefで正
規化したものを用いることができる。
ルックアップテーブル１３３には、比較結果Ｉｘと選択信号ＳＥＬとが対応づけられて
記憶されている。選択信号ＳＥＬは、ロウパワー出力回路１４３Ａを選択するか、ミドル
パワー出力回路１４４Ａを選択するか、ハイパワー出力回路１４５Ａを選択するかを示す
２ビットの信号である。選択信号ＳＥＬは、制御信号発生回路１４０の複数の出力ユニッ
トＵＡの選択回路１４２Ａ、１４６Ａに供給される。

制御信号発生回路１４０Ａは、制御信号源１４１と、並列に設けられた複数の出力ユニ
ットＵＡを有する。制御信号源１４１は、複数の制御信号、すなわち電源電位ＶＧＬ、ク
ロック信号ＣＬＫ、反転クロック信号ＣＬＫＢ、およびスタートパルス信号ＳＴＶのそれ
ぞれを出力ユニットＵＡの各々に供給する。複数の出力ユニットＵＡの各々は、制御信号
源１４１から供給される制御信号を、ｍ＋２個の単位回路１１０（１）〜１１０（ｍ＋２
）に出力する。

以下、クロック信号ＣＬＫの出力を例として、出力ユニットＵＡの構成及び動作を詳細
に説明する。
複数の出力ユニットＵＡの各々は、２つの選択回路１４２Ａ及び１４６Ａ、ならびに、
これら２つの選択回路の間に並列に設けられたロウパワー出力回路１４３Ａ、ミドルパワ
ー出力回路１４４Ａ、およびハイパワー出力回路１４５Ａを有する。選択回路１４２Ａ及
び１４６Ａには、選択信号生成回路１３０が生成した選択信号ＳＥＬが供給され、ロウパ
ワー出力回路１４３Ａ、ミドルパワー出力回路１４４Ａ、またはハイパワー出力回路１４
５Ａのいずれかが選択される。選択されなかった出力回路の動作は停止される。
クロック信号ＣＬＫが制御信号源１４１から選択回路１４２Ａに供給される。供給され
たクロック信号ＣＬＫは、選択信号ＳＥＬにより選択されたいずれかの出力回路へと導か
れて電力増幅される。電力増幅されたクロック信号ＣＬＫは選択回路１４６Ａを経て出力
され、ｍ＋２個の単位回路１１０（１）〜１１０（ｍ＋２）に供給される。

ここで、各出力回路による駆動能力（電力増幅）の大きさは、ロウパワー出力回路１４
３Ａ＜ミドルパワー出力回路１４４Ａ＜ハイパワー出力回路１４５Ａ、という関係にある
。
プルダウントランジスターＰＤＴｒがあまり劣化しておらず、低い駆動能力で駆動して
も出力信号Ｇ（ｎ）の波形がなまらないと、電流検出回路１２０の検出結果から判定でき
るときは、選択信号生成回路１３０がロウパワー出力回路１４３Ａを選択する選択信号Ｓ
ＥＬを制御信号発生回路１４０Ａに供給する。この場合、ロウパワー出力回路１４３Ａを
用いて低い駆動能力で制御信号を出力することで、消費電力を低減することができる。

そして、プルダウントランジスターＰＤＴｒが劣化しており、高い駆動能力で駆動しな
いと出力信号Ｇ（ｎ）の波形がなまってしまうと、電流検出回路１２０の検出結果から判
定できるときは、選択信号生成回路１３０がハイパワー出力回路１４５Ａを選択する選択
信号ＳＥＬを制御信号発生回路１４０Ａに供給する。この場合、ハイパワー出力回路１４
５Ａを用いて高い駆動能力で制御信号を出力することで、誤動作を防止することができる
。
さらに、ロウパワー出力回路１４３Ａよりも駆動能力が高くハイパワー出力回路１４５
Ａよりも駆動能力が低いミドルパワー出力回路１４４Ａがあるので、プルダウントランジ
スターＰＤＴｒの劣化の程度に応じて駆動能力を段階的に調節することができ、消費電力
の低減、誤動作防止、および画像の質の保持を同時に実現することができる。

ところで、上述した選択信号ＳＥＬを供給するためのプルダウントランジスターＰＤＴ
ｒの劣化の程度の検出は、例えば、数千時間に一回といった割合で動作させればよい。常
時動作させることも可能であるが、常時動作させるとプルダウントランジスターＰＤＴｒ
に常に基準電流値Ｉrefが流れるようにフィードバック制御がなされるので、プルダウン
トランジスターＰＤＴｒの劣化が加速され、シフトレジスター１００Ａの寿命が却って短
くなってしまう。一方、基準電流値Ｉrefが流れなければ誤動作するというわけではなく
、あるマージンが存在する。その範囲内であれば、プルダウントランジスターＰＤＴｒに
流れる電流が減少しても誤動作は発生しない。そこで、誤動作が発生しない範囲でプルダ
ウントランジスターＰＤＴｒの劣化を許容し、間欠的に制御信号の振幅の調整を実行する
ことが望ましい。

具体的には、選択信号生成回路１３０にタイマーを設け、タイマーによって動作時間が
所定時間を経過したことを判断し、経過時に選択信号生成回路１３０を動作させることが
好ましい。この場合、初期状態から第１回目の調整までの時間を第１の時間Ｔ１、第１回
目の調整から第２回目の調整までの時間を第２時間Ｔ２、第２回目の調整から第３回目の
調整までの時間を第３時間Ｔ３…、としたとき、Ｔ１，Ｔ２、Ｔ３…は、Ｔ１＞Ｔ２＞Ｔ
３＞…とすることが好ましい。時間の経過にしたがって、プルダウントランジスターＰＤ
Ｔｒの特性は加速度的に劣化するからである。尤も、調整の回数とその時間間隔は、寿命
を最大にできるように決定すればよい。

以上説明したように本実施形態によれば、プルダウントランジスターＰＤＴｒに流れる
電流を計測し、その計測結果、すなわち、プルダウントランジスターＰＤＴｒの劣化状態
に基づいて、適切な駆動能力で制御信号を出力する出力回路を選択したので、プルダウン
トランジスターＰＤＴｒが劣化したときのシフトレジスター１００Ａの誤動作を防止しつ
つ、消費電力を低減することが可能となる。
尚、本実施形態では、単位回路１１０（ｍ）で電流を検出したが、変形例では、単位回
路１１０（１）〜単位回路１１０（ｍ）のうち少なくとも一つを用いて電流を検出する。
複数の単位回路１１０から電流を検出する場合は、複数のプルダウントランジスターＰＤ
Ｔｒの劣化の程度を検出できるので、検出の精度を向上させることができる。
また、ダミーの単位回路１１０（ｍ＋１）についてプルダウントランジスターＰＤＴｒ
の電流を検出してもよい。
また、この例では、単位回路１１０に用いられるプルダウントランジスターＰＤＴｒに
よって経時劣化を検出したが、テスト用のトランジスターを別途用意し、これを用いて経
時劣化を検出してもよい。この場合、テスト用のトランジスターのゲート・ソース・ドレ
インには、プルダウントランジスターＰＤＴｒと同じ信号で同じ時間だけ駆動し電流を検
出してもよい。
また、プルダウントランジスターＰＤＴｒの劣化と一定の割合で劣化するトランジスタ
ーを検出対象としてもよい。例えば、プルアップトランジスターＰＵＴｒを検出対象とし
てもよい。この場合は、プルアップトランジスターＰＵＴｒのオン電流の大きさを電流検
出回路で検出すればよい。
尚、電流検出回路１２０を配置する優先順位は、第１順位：表示に寄与する単位回路１
１０（１）〜１１０（ｍ）のプルダウントランジスターＰＤＴｒ、第２順位：ダミーとし
て機能する単位回路１１０（ｍ＋１）のプルダウントランジスターＰＤＴｒ、第３順位：
表示に寄与する単位回路１１０（１）〜１１０（ｍ）のプルアップトランジスターＰＵＴ
ｒ（但し、プルダウントランジスターＰＤＴｒの劣化と一定の関係がある場合）、第４順
位：空きスペースに配置したテスト用のプルダウントランジスターＰＤＴｒ、とすること
が好ましい。
また、この例では、プルダウントランジスターＰＤＴｒに流れる電流の大きさで劣化の
程度を検出したが、例えば、プルダウントランジスターＰＤＴｒのドレイン電圧の変化で
劣化の程度を検出してもよい。この場合は、電流検出回路１２０の代わりに電圧検出回路
が設けられることとなる。また、その他の基準で劣化の程度を検出してもよい。
また、この例では、各出力ユニットＵＡに、ロウパワー出力回路１４３Ａ、ミドルパワ
ー出力回路１４４Ａ、およびハイパワー出力回路１４５Ａの３段の出力回路を並列に設け
たが、例えば、２段の出力回路を並列に設けてもよいし、４段以上の出力回路を並列に設
けてもよい。具体的には、例えば、出力の異なる５段（１：スーパーロウパワー、２：ロ
ウパワー、３：ミドルパワー、４：ハイパワー、５：スーパーハイパワー）の出力回路を
設けてもよい。
トランジスターのオン抵抗は、前述した経時劣化だけでなく、製造時のばらつきによっ
ても異なることがある。この製造時のばらつきにより、ロウパワーによる駆動でも過剰品
質となるトランジスターもあれば、経時劣化がなくてもミドルパワーで駆動しないと波形
がなまるトランジスターもある場合がある。上述した５段の出力回路を用いることにより
、例えば、使用当初はスーパーロウパワー出力回路、ロウパワー出力回路、およびミドル
パワー出力回路の内一つを用いて駆動すればよい。すなわち、ロウパワーによる駆動でも
過剰品質となるトランジスターについてはスーパーロウパワー出力回路によって駆動して
更なる低消費電力を実現しつつ、製造時のオン抵抗のばらつきによる波形品位のばらつき
に応じて出力回路を切り替えて、均一な波形を提供することが可能となる。そして、経時
劣化に従いハイパワー出力回路やスーパーハイパワー出力回路も用いて駆動することで、
トランジスターの経時劣化に伴う波形のなまりも抑えることが可能となる。

＜２．第２実施形態＞
第１実施形態において、制御信号発生回路１４０Ａの出力ユニットＵＡは、２つの選択
回路１４２Ａ及び１４６Ａ、並びに、これら２つの選択回路の間に並列に設けられたロウ
パワー出力回路１４３Ａ、ミドルパワー出力回路１４４Ａ、およびハイパワー出力回路１
４５Ａを有した。これに対して、第２実施形態の制御信号発生回路１４０Ｂの出力ユニッ
トＵＢは、直列に設けられたロウパワー出力回路１４３Ｂ、ミドルパワー出力回路１４４
Ｂ、およびハイパワー出力回路１４５Ｂ、並びに、これらの出力回路の後段に設けられた
１つの選択回路１４６Ｂを有する。
第２実施形態の回路構成は、第１実施形態の制御信号発生回路１４０Ａが制御信号発生
回路１４０Ｂに置換された以外は、第１実施形態の回路構成と同じである。

図５に、第２実施形態に係る電流検出回路１２０、選択信号生成回路１３０および制御
信号発生回路１４０Ｂの構成を示す。以下、クロック信号ＣＬＫの出力を例として、出力
ユニットＵＢの構成及び動作を詳細に説明する。

出力ユニットＵＢは、直列に設けられたロウパワー出力回路１４３Ｂ、ミドルパワー出
力回路１４４Ｂ、およびハイパワー出力回路１４５Ｂ、並びに、これらの出力回路の後段
に設けられた１つの選択回路１４６Ｂを有する。選択回路１４６Ｂには、選択信号生成回
路１３０が生成した選択信号ＳＥＬが供給され、ロウパワー出力回路１４３Ｂ、ミドルパ
ワー出力回路１４４Ｂ、またはハイパワー出力回路１４５Ｂのいずれかが選択される。選
択されなかった出力回路の動作は停止される。

ロウパワー出力回路１４３Ｂが選択されている場合、クロック信号ＣＬＫが制御信号源
１４１からロウパワー出力回路１４３Ｂに供給されて電力増幅され、電力増幅されたロウ
パワー出力回路１４３Ｂからの出力が選択回路１４６Ｂによって選択されて出力され、ｍ
＋１個の単位回路１１０（１）〜１１０（ｍ＋１）に供給される。このとき、ミドルパワ
ー出力回路１４４Ｂおよびハイパワー出力回路１４５Ｂは動作を停止する。

ミドルパワー出力回路１４４Ｂが選択されている場合、クロック信号ＣＬＫが制御信号
源１４１からロウパワー出力回路１４３Ｂに供給されて電力増幅され、続けてミドルパワ
ー出力回路１４４Ｂに供給されて電力増幅され、電力増幅されたミドルパワー出力回路１
４４Ｂからの出力が選択回路１４６Ｂによって選択されて出力され、ｍ＋１個の単位回路
１１０（１）〜１１０（ｍ＋１）に供給される。このとき、ハイパワー出力回路１４５Ｂ
は動作を停止する。

ハイパワー出力回路１４５Ｂが選択されている場合、クロック信号ＣＬＫが制御信号源
１４１からロウパワー出力回路１４３Ｂに供給されて電力増幅され、続けてミドルパワー
出力回路１４４Ｂに供給されて電力増幅され、続けてハイパワー出力回路１４５Ｂに供給
されて電力増幅され、電力増幅されたハイパワー出力回路１４５Ｂからの出力が選択回路
１４６Ｂによって選択されて出力され、ｍ＋１個の単位回路１１０（１）〜１１０（ｍ＋
１）に供給される。

ここで、各出力回路による電力増幅の大きさは、例えば、ロウパワー出力回路１４３Ｂ
＜ミドルパワー出力回路１４４Ｂ＜ハイパワー出力回路１４５Ｂ、という関係にある。こ
のように構成することで、入力側の選択回路が不要となる。

以上説明したように、第２実施形態によれば、プルダウントランジスターＰＤＴｒに流
れる電流を計測し、その計測結果、すなわち、プルダウントランジスターＰＤＴｒの劣化
状態に基づいて、適切な駆動能力の制御信号を生成する出力回路を選択したので、消費電
力を低減することが可能となる。さらに、複数の出力回路を直列に設けることにより、選
択回路の数を減らして回路を単純化し回路面積を小さくすることが可能となる。前述した
第１実施形態の変形例は、第２実施形態にも適用できる。
また、第１実施形態および第２実施形態において駆動能力の異なる各種の出力回路は
、インバーターを多段に接続したものであってもよい。この場合、駆動能力が大きいもの
ほど、インバーターを構成するトランジスターのサイズを大きくすればよい。すなわち直
列に接続された複数の出力回路の後段に位置するほど、トランジスターのサイズが大きく
なるように構成することが好ましい。この場合には、後段に位置するほど出力回路の電力
増幅の大きさを大きくすることができる。

＜３．第３実施形態＞
第１実施形態および第２実施形態において、シフトレジスター１００Ａの周辺回路は、
シフトレジスター１００Ａに用いられる素子であるプルダウントランジスターＰＤＴｒの
経時劣化の程度をオン状態の電流の大きさを検知し、この電流値に基づいて、異なる駆動
能力で制御信号を出力する出力回路を選択した。これに対して、第３実施形態の周辺回路
は、プルダウントランジスターＰＤＴｒの経時劣化の程度をシフトレジスター１００Ｂの
総駆動時間によって検知し、総駆動時間に基づいて、異なる駆動能力で制御信号を出力す
る出力回路を選択する。

図６に第３実施形態に係る２相のクロック信号で動作するシフトレジスター１００Ｂと
その周辺回路の構成を示す。

また、周辺回路として、選択信号生成回路１３５、制御信号発生回路１４０、および総
駆動時間計測回路１５０を備える。
総駆動時間計測回路１５０は、シフトレジスター１００Ｂが動作する累積時間を計測し
て、総駆動時間Ｔｘを出力する。
第１実施形態および第２実施形態の選択信号生成回路１３０は、比較回路１３１やメモ
リー１３２を備えたが、第３実施形態の選択信号生成回路１３５はこれらを設ける必要は
ない。選択信号生成回路１３５は、ルックアップテーブルで構成されている。このルック
アップテーブルには、総駆動時間Ｔｘと選択信号ＳＥＬが対応づけられて記憶されている
。

このように第３実施形態は、プルダウントランジスターＰＤＴｒの劣化の程度を総駆動
時間Ｔｘとして検知し、総駆動時間Ｔｘが長くなるほど、駆動能力が大きい出力回路を選
択したので、シフトレジスター１００Ｂの誤動作を防止しつつ消費電力を低減することが
可能となる。

＜４．第４実施形態＞
次に、上述したシフトレジスター１００Ａを駆動回路に用いた電気光学装置について説
明する。
図７は、本発明に係る電気光学装置５００の電気的構成を示すブロック図である。この
電気光学装置５００は電気光学材料として液晶を用いる。電気光学装置５００は、主要部
として液晶パネルＡＡを備える。液晶パネルＡＡは、スイッチング素子として薄膜トラン
ジスター（Thin Film Transistor：以下、「ＴＦＴ」と称する）を形成した素子基板と対
向基板とを互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付し、この間隙
に液晶が挟持されている。

また、電気光学装置５００は、液晶パネルＡＡ、タイミング発生回路３００および画像
処理回路４００を備える。液晶パネルＡＡは、その素子基板上に画像表示領域Ａ、走査線
駆動回路３１０、データ線駆動回路３２０、サンプリング回路３３０および画像信号供給
線Ｌを備える。この電気光学装置５００に供給される入力画像データＤは、例えば、３ビ
ットパラレルの形式である。タイミング発生回路３００は、入力画像データＤに同期して
第１Ｙクロック信号ＹＣＫ１、第２Ｙクロック信号ＹＣＫ２、第１Ｘクロック信号ＸＣＫ
１、第２Ｘクロック信号ＸＣＫ２、Ｙ転送開始パルスＤＹ、及びＸ転送開始パルスＤＸを
生成して、走査線駆動回路３１０およびデータ線駆動回路３２０に供給する。また、タイ
ミング発生回路３００は、画像処理回路４００を制御する各種のタイミング信号を生成し
、これを出力する。Ｙ転送開始パルスＤＹは走査線５２の選択開始を指示するパルスであ
り、一方、Ｘ転送開始パルスＤＸはデータ線５３の選択開始を指示するパルスである。

次に、画像処理回路４００は、入力画像データＤに、液晶パネルの光透過特性を考慮し
たガンマ補正等を施した後、ＲＧＢ各色の画像データをＤ／Ａ変換して、画像信号ＶＩＤ
を生成して液晶パネルＡＡに供給する。

次に、画像表示領域Ａには、図７に示されるように、ｍ（ｍは２以上の自然数）本の走
査線５２が、Ｘ方向に沿って平行に配列して形成される一方、ｎ（ｎは２以上の自然数）
本のデータ線５３が、Ｙ方向に沿って平行に配列して形成されている。そして、走査線５
２とデータ線５３との交差付近においては、ＴＦＴ５０のゲートが走査線５２に接続され
る一方、ＴＦＴ５０のソースがデータ線５３に接続されるとともに、ＴＦＴ５０のドレイ
ンが画素電極５６に接続される。そして、各画素は、画素電極５６と、対向基板に形成さ
れる対向電極と、これら両電極間に挟持された液晶とによって構成される。この結果、走
査線５２とデータ線５３との各交差に対応して、画素はマトリクス状に配列されることと
なる。

また、ＴＦＴ５０のゲートが接続される各走査線５２には、走査信号Ｇ１、Ｇ２、…
、Ｇｍが、パルス的に線順次で印加されるようになっている。このため、ある走査線５２
に走査信号が供給されると、当該走査線に接続されるＴＦＴ５０がオンするので、データ
線５３から所定のタイミングで供給される画像信号Ｘ１、Ｘ２、…、Ｘｎは、対応する画
素に順番に書き込まれた後、所定の期間保持されることとなる。

以上の構成において、走査線駆動回路３１０及びデータ線駆動回路３２０に上述した第
１実施形態ないし第３実施形態で説明したシフトレジスター１００Ａ，１００Ｂおよび周
辺回路を用いることができる。走査線駆動回路３１０に適用する場合には、第１Ｙクロッ
ク信号ＹＣＫ１及び第２Ｙクロック信号ＹＣＫ２をクロック信号ＣＬＫ及び反転クロック
信号ＣＬＫＢとして用い、Ｙ転送開始パルスＤＹをスタートパルス信号ＳＴＶとして用い
ればよい。また、データ線駆動回路３２０に適用する場合には、第１Ｘクロック信号ＸＣ
Ｋ１及び第２Ｘクロック信号ＸＣＫ２をクロック信号ＣＬＫ及び反転２クロック信号ＣＬ
ＫＢとして用い、Ｘ転送開始パルスＤＸをスタートパルス信号ＳＴＶとして用いればよい
。

なお、上述した電気光学装置５００は、電気光学物質に液晶を用いた液晶表示装置であ
り、この液晶表示装置は、透過型、反射型または半透過半反射型のいずれにも適用可能で
ある。また、アクティブ・マトリクス方式のみならず、パッシブ・マトリクス方式にも適
用可能である。さらには、電気光学装置としては、有機ＥＬ装置や、蛍光表示管、プラズ
マ・ディスプレイ・パネル、ディジタルミラーデバイスなど種々のものに適用可能である
。

＜５．電子機器＞
次に、上述した実施形態に係る電気光学装置を用いた電子機器のいくつかについて説明
する。
図８に、電気光学装置５００を適用したモバイル型のパーソナルコンピューターの構成
を示す。パーソナルコンピューター１０００は、表示ユニットとしての電気光学装置５０
０と本体部１０１０を備える。本体部１０１０には、電源スイッチ１００１及びキーボー
ド１００２が設けられている。

図９に電気光学装置５００を用いたプロジェクタの構成を示す。この図に示されるよう
に、プロジェクタ２０００内部には、ハロゲンランプ等の白色光源からなるランプユニッ
ト２００２が設けられている。このランプユニット２００２から射出された投射光は、内
部に配置された３枚のミラー２００６および２枚のダイクロイックミラー２００８によっ
てＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ
５１０Ｒ、５１０Ｇおよび５１０Ｂにそれぞれ導かれる。ここで、ライトバルブ５１０Ｒ
、５１０Ｇ及び５１０Ｂは、上述した実施形態に係る電気光学装置５００、即ち、透過型
の液晶表示装置と基本的には同様である。即ち、ライトバルブ５１０Ｒ、５１０Ｇ、５１
０Ｂは、それぞれＲＧＢの各原色画像を生成する光変調器として機能するものである。ま
た、Ｂの光は、他のＲやＧの光と比較すると、光路が長いので、その損失を防ぐために、
入射レンズ２０２２、リレーレンズ２０２３および出射レンズ２０２４からなるリレーレ
ンズ系２０２１を介して導かれる。ライトバルブ５１０Ｒ、５１０Ｇ、５１０Ｂによって
それぞれ変調された光は、ダイクロイックプリズム２０１２に３方向から入射する。そし
て、このダイクロイックプリズム２０１２において、Ｒ及びＢの光は９０度に屈折する一
方、Ｇの光は直進する。これにより、各原色画像の合成したカラー画像が、投射レンズ２
０１４を介して、スクリーン２０２０に投射されることになる。

図１０に電気光学装置５００を用いたビデオカメラの構成を示す。この図に示されるよ
うに、ビデオカメラ３０００の本体には、モニター５２０として用いられる電気光学装置
５００のほか、光学系３０１２などが設けられる。ここで、電気光学装置５００は、軸３
０２４を中心にして、ヒンジ３０１６に対し回動自在に取り付けられ、さらに、ヒンジ３
０１６は、軸３０２２を中心にして、本体３０１０に対し開閉する構造となっている。

このため、電気光学装置５００は、図に示される態様と、撮影者が図の奥側に位置して
ファインダで用いる態様とでは、表示画像の上下左右が反転した関係にさせる必要がある
。このような場合には、シフトレジスター１００Ａを駆動回路に採用して、走査線駆動回
路３１０による垂直走査方向、及び、データ線駆動回路３２０による水平走査方向をそれ
ぞれ互いに逆向きとすれば、表示画像の上下左右を反転させることができる。

なお、電気光学装置５００が適用される電子機器としては、図８から図１０に示すもの
の他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニター直視型のビデ
オテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセ
ッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等など
が挙げられる。

１００…シフトレジスター、１１０…単位回路、１１２…ｎｏｄｅＡ制御部、１２０…
電流検出回路、１３０、１３５…選択信号生成回路、１３１…比較回路、１３２…メモリ
ー、１３３…ルックアップテーブル、１４０Ａ、Ｂ…制御信号発生回路、１５０…総駆動
時間計測回路、２１０…単位回路、３００…タイミング発生回路、３１０…走査線駆動回
路、３２０…データ線駆動回路、３３０…サンプリング回路、４００…画像処理回路、５
００…電気光学装置、１０００…パーソナルコンピューター、２０００…プロジェクタ、
３０００…ビデオカメラ、ＣＬＫ…クロック信号、ＣＬＫＢ…反転クロック信号、ＰＤＴ
ｒ…プルダウントランジスター、ＰＵＴｒ…プルアップトランジスター。

Claims

複数のトランジスターを備え、クロック信号に同期して、開始信号を順次転送して転送
信号を出力するシフトレジスターと、
クロック信号および開始信号を含む複数の制御信号を生成する制御信号発生回路と、
前記複数の制御信号の各々に対応して設けられ、駆動能力を可変に設定可能な出力回路
と、
前記トランジスターの劣化の程度を検出する検出回路とを備え、
前記出力回路は、前記検出回路の検出結果に基づいて、前記トランジスターの劣化の程
度が大きくなるほど、駆動能力が大きくなるように設定する、
ことを特徴とする駆動回路。
前記出力回路は、
駆動能力の異なる複数の個別出力回路と、
前記複数の個別出力回路を選択する選択回路とを備える、
ことを特徴とする請求項１に記載の駆動回路。
前記複数の個別出力回路は、並列に設けられており、
前記選択回路は、前記複数の個別出力回路のうち一つを選択し、
前記選択回路によって選択されなかった前記個別出力回路は、動作を停止する、
ことを特徴とする請求項２に記載の駆動回路。
前記複数の個別出力回路は、直列に設けられており、初段の入力に前記制御信号発生回
路の出力が供給され、
前記選択回路は、直列に接続された前記複数の個別出力回路の出力の中から一つを選択
し、
前記選択回路によって選択した出力の後段にある前記個別出力回路は、動作を停止する
、
ことを特徴とする請求項２に記載の駆動回路。
前記複数の個別出力回路の各々はトランジスターを備え、
直列に接続された前記複数の個別出力回路の後段に位置するほど、前記トランジスター
のサイズが大きくなる、
ことを特徴とする請求項４に記載の駆動回路。
前記シフトレジスターは、
各々が入力端子と出力端子とを備えた複数の単位回路が縦続接続され、クロック信号と
当該クロック信号を反転した反転クロック信号に同期して初段の入力端子に供給される開
始信号を順次転送するものであって、
前記複数の単位回路の各々は、
前記クロック信号が供給される端子と前記出力端子との間に設けられた第１のトランジ
スターと、
前記出力端子と前記第１のトランジスターのゲートとの間に設けられたコンデンサと、
電源電位が供給される電源端子と前記出力端子との間に設けられ、ゲートに前記反転ク
ロック信号が供給される第２のトランジスターと、
前段の出力信号又は前記開始信号がアクティブになると前段の出力信号又は前記開始信
号を前記第１のトランジスターのゲートに供給し、前段の出力信号がアクティブになると
前記コンデンサの電荷を放電させる制御部とを備え、
前記検出回路は、前記第２のトランジスターの劣化の程度を検出する、
ことを特徴とする請求項１乃至５のうちいずれか1項に記載の駆動回路。
前記検出回路は、前記第２のトランジスターに流れる電流の大きさを前記第２のトラン
ジスターの劣化の程度として検出する、
ことを特徴とする請求項６に記載の駆動回路。
前記検出回路は、前記第２のトランジスターのドレイン電圧の変化を前記第２のトラン
ジスターの劣化の程度として検出する、
ことを特徴とする請求項６に記載の駆動回路。
前記検出回路は、前記シフトレジスターの総駆動時間を計測する総駆動時間計測回路を
備え、前記トランジスターの劣化の程度として前記シフトレジスターの総駆動時間を検出
し、
前記出力回路は、前記総駆動時間が長くなるほど、駆動能力が大きくなるように設定す
る、
ことを特徴とする駆動回路。
複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設
けられた電気光学素子とを備えた電気光学装置に用いられ、
前記開始信号を転送して生成した複数の前記転送信号に基づいて、前記複数の走査線を
排他的に順次選択する複数の走査信号を生成することを特徴とする請求項１乃至９のうち
いずれか１項に記載の駆動回路。
複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設
けられた電気光学素子とを備えた電気光学装置に用いられ、
前記開始信号を転送して生成した複数の前記転送信号に基づいて、前記複数のデータ線
を排他的に順次選択する複数のデータ線選択信号を生成することを特徴とする請求項１乃
至９のうちいずれか１項に記載の駆動回路。
複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線との交差に対応して設けられた電気光学素子と、
請求項１０又は請求項１１に記載の駆動回路と、
を備えることを特徴とする電気光学装置。
請求項１２に記載の電気光学装置を備えた電子機器。