JP4662592B2 - 液晶表示装置の電源供給装置及び電圧シーケンス制御方法 - Google Patents
液晶表示装置の電源供給装置及び電圧シーケンス制御方法 Download PDFInfo
- Publication number
- JP4662592B2 JP4662592B2 JP29516699A JP29516699A JP4662592B2 JP 4662592 B2 JP4662592 B2 JP 4662592B2 JP 29516699 A JP29516699 A JP 29516699A JP 29516699 A JP29516699 A JP 29516699A JP 4662592 B2 JP4662592 B2 JP 4662592B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- level
- drive
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に関し，特に，液晶パネルの駆動電圧を出力するゲートドライブ集積回路(以下，ゲートドライブＩＣとする)の複数の入力端子に印加される電圧の電源供給装置及び電圧シーケンス制御方法に関するものである。
【０００２】
【従来の技術】
一般に，平板ディスプレイ装置である液晶表示装置は，２枚のガラス間に液晶が封入されて画素と電極が形成された液晶パネルと，液晶パネルの駆動用各種集積回路が実装され，液晶パネルの電極と接続された印刷回路基板と，表示に必要な光を提供するバックライト装置と，各種駆動電圧を供給する電源装置，及びその他モルドフレームまたはシャシのような組立物から構成される。
【０００３】
画面の表示は，液晶パネルに駆動に必要な電圧を所定レベルで印加することによって，各画素を構成する薄膜トランジスタが動作することで行われる。
【０００４】
所望する画面を表示するため印加される電圧の制御は，液晶ディスプレイ分野において技術的に比重がある重要なものである。米国特許５,７７７,６１１号公報に開示されるように，液晶パネル駆動電圧を制御するパワーシーケンス制御技術が多様に創案されている。印刷回路基板上に実装された複数のゲートドライブＩＣに複数の電圧が所定シーケンスで印加されて，各ゲートドライブＩＣは液晶パネルの駆動電圧を出力するというものである。
【０００５】
以下に図を参照しながら従来の液晶表示装置の電源供給装置について説明する。 図５は従来の液晶表示装置の電源供給装置を示すブロック図，図６は従来の液晶表示装置の電圧シーケンス誤動作状態を示す。
【０００６】
図５に示すように，従来の液晶表示装置の電源供給装置は，定電圧ＶＤＤを電圧Ｖｏｎ，および電圧Ｖｏｆｆに変換するＤＣ／ＤＣコンバータ１００，および１０２，電圧Ｖｏｎ，および電圧Ｖｏｆｆが印加されると液晶パネル１０６を駆動するための信号を出力するドライブＩＣ１０４を備えている。ここでドライブＩＣ１０４はゲートドライブＩＣである。
【０００７】
通常，ドライブＩＣ１０４の入力端子１１４および１１６にはそれぞれ，液晶パネル１０６をオンするための例えば約２０Ｖの電圧Ｖｏｎと，オフするための例えば約−７Ｖの電圧Ｖｏｆｆが印加される。
【０００８】
それらの電圧は定められたシーケンスによって印加され、あるいは除去される必要があり，シーケンスが正確に動作しないとラッチアップ状態となり，液晶パネルの駆動不良が発生する。
【０００９】
この場合，電圧Ｖｏｎと電圧Ｖｏｆｆを，ドライブＩＣ１０４に印加するためのシーケンスは，電圧Ｖｏｆｆがまず印加された後に電圧Ｖｏｎが印加される必要があり，電源がオフされると電圧Ｖｏｎがまず除去された後に電圧電圧Ｖｏｆｆが除去されるように定められなくてはならない。
【００１０】
また，必要によっては液晶表示装置にシーケンス調節のためのパワーシーケンス制御回路が構成される。従来のパワーシーケンス制御回路は，電圧Ｖｏｎと電圧Ｖｏｆｆが独立して発生し，それらの間のシーケンス調節は電圧Ｖｏｎと電圧Ｖｏｆｆを出力するＤＣ／ＤＣコンバータ１００，および１０２の時定数で調整するか，電圧Ｖｏｎの時定数調整だけで行われていた。
【００１１】
【発明が解決しようとする課題】
しかし，従来のシーケンス制御方法は，電圧Ｖｏｎと電圧Ｖｏｆｆが互いに独立してドライブＩＣ１０４に印加されるため，それらの間の相対的な時間調節が困難であった。特に，電源がオンされる時だけシーケンス調整が可能であり，オフされる時にはシーケンス調整が難しかった。
【００１２】
したがって，図６に示すように電圧Ｖｏｎが，電圧Ｖｏｆｆよりも先に印加され，後に除去される，という誤動作状態を生じることがあった。これにより，ドライブＩＣ１０４にラッチアップ状態が発生し，液晶パネル４の駆動不良が発生するという問題点があった。
【００１３】
また，前述のシーケンス制御過程でドライブＩＣ１０４に印加される電圧の維持が困難で，ラッチアップが発生するという問題点があった。すなわち，電圧ＶＤＤが印加された後，電圧Ｖｏｎ，および電圧Ｖｏｆｆが所定の電圧に安定する前の段階で，電圧Ｖｏｎまたは電圧Ｖｏｆｆ印加ラインに電流が流れ，その電流によりドライブＩＣのラッチアップ防止条件である，例えばＶｏｆｆ<０.５Ｖ，Ｖｏｎ>-０.５Ｖの範囲を離脱する電圧がドライブＩＣ１０４に印加されることである。
【００１４】
この場合，ドライブＩＣ１０４に構成されるC-ＭＯＳ回路に過電流が発生して誤動作する。また，ＤＣ／ＤＣコンバータ１００および１０２が電流駆動能力超過により駆動停止してしまうという問題点があった。
【００１５】
したがって，本発明はこのような問題点に鑑みてなされたものであり，その第１の目的は，液晶パネルの駆動電圧を出力するドライブＩＣに印加される複数個の電圧が，予め定められたシーケンスに従って印加されるようにすることにより，液晶パネルの安定的な駆動を可能にすることである。
【００１６】
また，本発明の第２の目的は，ドライブＩＣに印加される駆動電圧を安定化させてドライブＩＣのラッチアップを防止することにより，液晶パネルを正常動作させることにある。
【００１７】
【課題を解決するための手段】
前記の目的を達成するため，請求項１によれば，所定の定電圧のレベルを変換して第１電圧を出力する第１ＤＣ／ＤＣコンバータと，前記定電圧のレベルを変換して第２電圧を出力する第２ＤＣ／ＤＣコンバータと，前記第２電圧のレベルを基準にし，前記第１電圧をスイッチングして変換し，第３電圧を出力するスイッチング手段と， 前記第２電圧でオフ電圧を決定し，前記第３電圧でオン電圧を決定して液晶パネルを駆動するための信号として出力するゲートドライブ集積回路とを具備したことを特徴とする，液晶表示装置の電源供給装置が提供される。
【００１８】
この場合，請求項２のように，スイッチング手段は，所定スイッチング素子とその電圧印加側に構成される分圧用抵抗から構成し，スイッチング素子の制御側に印加される第２電圧のレベルによって第１電圧をスイッチングし，第３電圧を出力するようにしてもよい。
【００１９】
また，請求項３のように，第１及び第２ＤＣ／ＤＣコンバータに互いに異なる時定数を持たせ，第１電圧の印加開始後に第２電圧が印加されるようにしてもよい。
【００２０】
さらに，請求項４によれば，ゲートドライブ集積回路に印加される電圧のうち，第１電圧は，第２電圧のレベルを基準にしたスイッチングにより印加レベルと印加時期が決定されることを特徴とする液晶表示装置の電圧シーケンス制御方法が提供される。
【００２１】
また，請求項５のように，液晶パネルにオン信号が印加される際，ゲートドライブ集積回路には第２電圧が印加された後第１電圧が印加され，液晶パネルがオフされる際には，第１電圧が除去された後に第２電圧が除去されるシーケンスが自動的に働くことを特徴とする液晶表示装置の電圧シーケンス制御方法が提供される。
【００２２】
かかる構成によれば，液晶パネルの駆動電圧を出力するドライブＩＣに印加される複数個の電圧が，予め定められたシーケンスに従って印加されるため，液晶パネルの安定的な駆動が可能になる。
【００２３】
また，請求項６によれば，所定定電圧のレベルを変換して第１電圧を出力する第１ＤＣ／ＤＣコンバータと，定電圧のレベルを変換して第２電圧を出力する第２ＤＣ／ＤＣコンバータと，第１電圧と第２電圧で液晶パネルの駆動電圧を生成するゲートドライブ集積回路と，その駆動電圧の印加により駆動される液晶パネルと，第１電圧のレベルを第１電圧値以上で維持させ，前記第２電圧のレベルを第２電圧値以下で維持させるラッチアップ防止手段とを具備することを特徴とする液晶表示装置の電源供給装置が提供される。
【００２４】
請求項７に示したように，ラッチアップ防止手段は，ゲートドライブ集積回路の第１電圧印加側に逆方向に接地された第１ダイオードと，ゲートドライブ集積回路の第２電圧印加側に順方向に接地された第２ダイオードによるようにしてもよい。
【００２５】
かかる構成によれば，ドライブＩＣに印加される駆動電圧を安定化させてドライブＩＣのラッチアップを防止することにより，液晶パネルを正常動作させることができる。
【００２６】
また，請求項８によれば，所定定電圧のレベルを変換して第１電圧で出力する第１ＤＣ／ＤＣコンバータと，定電圧のレベルを変換して第２電圧で出力する第２ＤＣ／ＤＣコンバータと，第２電圧のレベルを基準にし，前記第１電圧をスイッチングして変換し，第３電圧を出力するスイッチング手段と，第２電圧でオフ電圧を決定し，前記第３電圧でオン電圧を決定して液晶パネルを駆動するための信号として出力するゲートドライブ集積回路と，その駆動電圧の印加により駆動される液晶パネルと，第３電圧のレベルを第１電圧値以上で維持させ，第２電圧のレベルを第２電圧値以下で維持させるラッチアップ防止手段とを具備することを特徴とする液晶表示装置の電源供給装置が提供される。
【００２７】
請求項９に示したように，ラッチアップ防止手段は，ゲートドライブ集積回路の第１電圧印加側に逆方向に接地された第１ダイオードと，ゲートドライブ集積回路の第２電圧印加側に順方向に接地された第２ダイオードによるようにしてもよい。
【００２８】
かかる構成によれば，液晶パネルの駆動電圧を出力するドライブＩＣに印加される複数個の電圧が，予め定められたシーケンスに従って印加されるため，液晶パネルの安定的な駆動が可能になるとともに，ドライブＩＣに印加される駆動電圧を安定化させてドライブＩＣのラッチアップを防止することにより，液晶パネルを正常動作させることができる。
【００２９】
【発明の実施の形態】
以下，添附図面を参照しながら，本発明にかかる液晶表示装置の電源供給装置および電圧シーケンス制御方法の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能を有する構成要素については，同一の符号を付することにより，重複説明を省略する。
【００３０】
（第１の実施の形態）
図１は第１の実施の形態にかかる液晶表示装置の電源供給装置Ａの構成を示すブロック図，図２は第１の実施の形態にかかるドライブＩＣ２０に印加される電圧のシーケンスを示す図である。
【００３１】
図１に示すように，本実施の形態にかかる電源供給装置Ａは，所定レベルの定電圧ＶＤＤを印加されると所定レベルの電圧に変換して出力するＤＣ／ＤＣコンバータ１０，および１２，２つの入力端子２２，および２４に電圧を印加され，出力端子２６より液晶パネル３０に駆動電力を供給するドライブＩＣ２０を備えている。
【００３２】
また，ＤＣ／ＤＣコンバータ１０、および１２の出力を変換してドライブＩＣ２０に印加するスイッチング素子であるトランジスタ３，その電圧印加側に接続される分圧用の抵抗５、および７を備えている。
【００３３】
ＤＣ／ＤＣコンバータ１０は液晶パネル３０のオン電圧を決定する電圧Ｖｏｎ１を出力し，ＤＣ／ＤＣコンバータ１２はオフ電圧を決定する電圧Ｖｏｆｆを出力する。ＤＣ／ＤＣコンバータ１０の出力端子１４はトランジスタ３のエミッタに接続される。
【００３４】
トランジスタ３のエミッタとベースとの間には，抵抗値Ｒ１の抵抗５が接続され，コレクタはドライブＩＣ２０の入力端子２２に接続される。この時，電圧Ｖｏｎ２はドライブＩＣ２０の入力端子２２に印加される電圧である。
【００３５】
また，ＤＣ／ＤＣコンバータ１２の出力端子１６は，ドライブＩＣ２０の入力端子２４に接続される。さらに，出力端子１６とトランジスタ３のベースとの間には，抵抗値Ｒ２の抵抗７が接続される。電圧Ｖｂはトランジスタ３のベースに印加される電圧である。
【００３６】
ここで，トランジスタ３は，ＰＮＰ形バイポーラトランジスタであることが好ましい。また，抵抗５、および７は電圧Ｖｏｎ１と電圧Ｖｏｆｆとの間の電位差を分割するため構成されたもので，その間の抵抗比は下記の【式１】のような関係を参照して決定される。
【００３７】
【式１】
（Ｒ１／（Ｒ１＋Ｒ２））＊（Ｖｏｎ１−Ｖｏｆｆ）＞Ｖｅｂ
ここで，Ｖｅｂはトランジスタ３のエミッタとベースとの間の電圧降下を示す特性常数である。
【００３８】
抵抗５および７の抵抗値Ｒ１，Ｒ２は前述の【式１】を満足する範囲で設定される。トランジスタ３のエミッタとベースとの間に印加される電位差，すなわち，電圧Ｖｏｎ１と電圧Ｖbの差である図２のＴは，トランジスタ３のエミッタとベースとの間の電圧降下を示す特性常数Ｖｅｂより大きい値になるように設定される。
【００３９】
ドライブＩＣ２０は，入力端子２２，および２４に印加される電圧Ｖｏｎ２と電圧Ｖｏｆｆの印加状態によって電圧を変換し，液晶パネル３０を駆動するための電圧を出力端子２６より出力する。
【００４０】
次に， 図１及び図２を参照しながら電源供給装置Ａのシーケンス動作を説明する。まず，グラウンドレベルＧＮＤであったＤＣ／ＤＣコンバータ１０，および１２の各々の入力端に定電圧ＶＤＤが印加されると（時刻ｔ１），ＤＣ／ＤＣコンバータ１０は電圧Ｖｏｎ１を，ＤＣ／ＤＣコンバータ１２は電圧Ｖｏｆｆを出力する。
【００４１】
ＤＣ／ＤＣコンバータ１０はＤＣ／ＤＣコンバータ１２より時定数が小さく設定されており，電圧Ｖｏｎ１が出力される時刻ｔ２は電圧Ｖｏｆｆが出力される時刻ｔ３より早く設定されている。さらに，電圧Ｖｏｎ１が所定ハイレベル電圧(例えば約２０Ｖ)に上昇する間に，トランジスタ３のベースに印加される電圧Ｖbがハイレベルに上昇する。
【００４２】
その間，ＤＣ／ＤＣコンバータ１２から電圧Ｖｏｆｆが出力されてドライブＩＣ２０，および抵抗７に印加される（時刻ｔ３）。この後，電圧Ｖｏｆｆが所定レベル(例えば約-７Ｖ)に低下すると（時刻ｔ４），電圧Ｖｂは一定水準に低下して，トランジスタ３が駆動される。トランジスタ３が駆動されると，予め設計された電圧Ｖｏｎ２がトランジスタ３のコレクタからドライブＩＣ２０の入力端子２２に印加される（時刻ｔ４）。
【００４３】
反対に，定電圧ＶＤＤを供給していた電源がＧＮＤレベルに低下し始めると（時刻ｔ５），同時に各電圧のレベルが低下し始める。電圧Ｖｏｆｆがスイッチングレベルを離脱する（時刻ｔ５）と直ちにトランジスタ３がオフされ，電圧Ｖｏｎ２が先に除去される（時刻ｔ５）。
【００４４】
そして，所定時間が経過した後に電圧Ｖｏｆｆが除去される（時刻ｔ７）。さらにその後に，電圧Ｖｏｆｆより相対的に電位差が大きい電圧Ｖｏｎ１および電圧Ｖbが除去される（時刻ｔ８）。
【００４５】
この場合，トランジスタ３は電圧Ｖｏｆｆのレベルによってスイッチング動作することになる。すなわち，ドライブＩＣ２０に印加される電圧は，電圧Ｖｏｆｆを基準電圧としてそのシーケンスが決定される。
【００４６】
このように本実施の形態によれば，主電源である定電圧ＶＤＤが印加されると，ドライブＩＣ２０に印加される液晶パネル３０をオフするための電圧Ｖｏｆｆが先に発生した後に，オンするための電圧Ｖｏｎ２が発生し，定電圧ＶＤＤがグラウンドレベルに低下し始めると，電圧Ｖｏｎ２が先に除去された後に電圧Ｖｏｆｆが除去されるようにシーケンスが設定され，液晶パネル３０を安定して駆動できる。
【００４７】
本実施の形態ではスイッチング手段としてＰＮＰ形バイポーラトランジスタと分圧のための抵抗が組合されたが，それと同一な効果を得るためスイッチング手段としてP形ＭＯＳトランジスタと抵抗の組合せを用いてもよい。Ｐ形ＭＯＳトランジスタの場合，エミッタとベースとの間の電位差は閾値電圧の絶対値以上である必要がある。
【００４８】
液晶パネルに駆動電圧を印加するドライブＩＣに供給される電圧のシーケンスは，ドライブＩＣに印加される２つの電圧の中でいずれか１つを制御のための基準信号に利用して行われるが，本実施の形態ではオフのための電圧を基準信号とした制御方法が提示された。
【００４９】
一方，ドライブＩＣに印加される電圧は，ラッチアップ防止条件を満たさなければならず，それに対する実施の形態を以下に説明する。
【００５０】
（第２の実施の形態）
図３は，本実施の形態にかかる液晶表示装置の電源供給装置Ｂを示すブロック図である。図３に示すように，電源供給装置Ｂは，所定レベルの定電圧ＶＤＤを印加されると所定レベルの電圧に変換して出力するＤＣ／ＤＣコンバータ５０，および５２，２つの入力端子５７，および５８に電圧を印加されると，出力端子５９より液晶パネル５６に駆動電力を供給するドライブＩＣ５４を備えている。
【００５１】
また，出力端子５１に逆方向に接続されるダイオード９０，出力端子５３に順方向に接続されるダイオード９２を備えている。ダイオード９０，および９２は共通に接地されている。
【００５２】
次に，電源供給装置Ｂの動作を説明する。電圧ＶＤＤがＤＣ／ＤＣコンバータ５０，および５２に印加されると，電圧ＶｏｆｆがＤＣ／ＤＣコンバータ５２からドライブＩＣ５４に印加され，電圧ＶｏｎがＤＣ／ＤＣコンバータ５０からドライブＩＣ５４に印加される。
【００５３】
その際，電圧Ｖｏｆｆが一定値で安定する前に電圧Ｖｏｆｆが印加されるラインを通してドライブＩＣ５４に不安定な状態の電流が流れ，異常電圧がドライブＩＣ５４に供給される場合がある。
【００５４】
その異常電圧がラッチアップ防止レベルに到達すると，ダイオード９２がオンされて電圧レベルが低下する。したがって，電圧Ｖｏｆｆのレベルが正常に安定する前にラッチアップを発生させる異常電圧がドライブＩＣ５４に印加されることが防止される。
【００５５】
また，ドライブＩＣ５４には電圧Ｖｏｆｆが印加された後に電圧Ｖｏｎが印加されるが，この時にも，電圧Ｖｏｎが一定値で安定する前に，電圧Ｖｏｎが印加されるラインを通してドライブＩＣ５４に不安定な状態の電流が流れ，異常電圧がドライブＩＣ５４に供給される場合がある。
【００５６】
その異常電圧がラッチアップ防止レベルに到達すると，ダイオード９０がオンされて電圧レベルが上昇する。したがって，電圧Ｖｏｎのレベルが正常に安定する前に，ラッチアップを発生させる異常電圧がドライブＩＣ５４に印加されることが防止される。
【００５７】
以上のように，第２の実施例においては，ドライブＩＣ５４と並列にダイオード９０，および９２を設けたことで，ラッチアップ防止条件である例えばＶｏｎ〉-０.５ＶおよびＶｏｆｆ〈０.５Ｖを満足することができ、ドライブＩＣ５４でのラッチアップの発生が防止される。
【００５８】
（第３の実施例）
図４は，本実施の形態にかかる液晶表示装置の電源供給装置Ｃの構成を示すブロック図である。電源供給装置Ｃは，図１の電源供給装置Ａに，ゲートドライブＩＣのラッチアップ防止に用いられるダイオードを接続した構成である。
【００５９】
ＤＣ／ＤＣコンバータ６０，および６２には，定電圧源ＶＤＤが印加されている。また，ＤＣ／ＤＣコンバータ６０の出力端子７０はトランジスタ８０のエミッタに接続される。
【００６０】
トランジスタ８０のエミッタとベースとの間には，抵抗値Ｒ６１の抵抗８６が接続され，コレクタはドライブＩＣ６４の入力端子７６に接続される。この時，電圧Ｖｏｎ２はドライブＩＣ６４の入力端子７４に印加される電圧である。
【００６１】
また，ＤＣ／ＤＣコンバータ６２の出力端子７２は，ドライブＩＣ６４の入力端子７６に接続される。さらに，出力端子７２とトランジスタ８０のベースとの間には，抵抗値Ｒ６２の抵抗８８が接続される。電圧Ｖｂはトランジスタ８０のベースに印加される電圧である。
【００６２】
さらに、入力端子７４と７６との間に，ダイオード８２は逆方向に，ダイオード８４は順方向に，ドライブＩＣ６４と並列に接続される。ダイオード８２，および８４は，共通に接地される。
【００６３】
定電圧ＶＤＤがＤＣ／ＤＣコンバータ６０，６２に印加されると，ＤＣ／ＤＣコンバータ６０，６２は各々電圧Ｖｏｎ１と電圧Ｖｏｆｆを出力する。電圧Ｖｏｎ１と電圧Ｖｏｆｆがトランジスタ８０に印加され，そのスイッチングにより電圧Ｖｏｎ１を電圧Ｖｏｎ２に変換すると，ドライブＩＣ６４には電圧Ｖｏｆｆが印加された後に電圧Ｖｏｎ２が印加される。
【００６４】
また，ドライブＩＣ６４は電圧Ｖｏｎ２と電圧Ｖｏｆｆで駆動電圧を生成して液晶パネル６６に印加する。その際，電圧Ｖｏｆｆが一定値で安定する前に電圧Ｖｏｆｆが印加されるラインを通してドライブＩＣ６４に不安定な状態の電流が流れ，異常電圧がドライブＩＣ６４に供給される場合がある。
【００６５】
その異常電圧がラッチアップ防止レベルに到達すると，ダイオード８４がオンされて電圧レベルが低下する。したがって，電圧Ｖｏｆｆのレベルが正常に安定する前にラッチアップを発生させる異常電圧がドライブＩＣ６４に印加されることが防止される。
【００６６】
また，ドライブＩＣ６４には電圧Ｖｏｆｆが印加された後に電圧Ｖｏｎが印加されるが，この時にも，電圧Ｖｏｎが一定値で安定する前に，電圧Ｖｏｎが印加されるラインを通してドライブＩＣ６４に不安定な状態の電流が流れ，異常電圧がドライブＩＣ６４に供給される場合がある。
【００６７】
その異常電圧がラッチアップ防止レベルに到達すると，ダイオード８２がオンされて電圧レベルが上昇する。したがって，電圧Ｖｏｎのレベルが正常に安定する前に，ラッチアップを発生させる異常電圧がドライブＩＣ６４に印加されることが防止できる。
【００６８】
以上のように，第３の実施の形態においては，ドライブＩＣ６４に印加される液晶パネル６６をオフするための電圧Ｖｏｆｆが先に発生した後に，オンするための電圧Ｖｏｎ２が発生し，定電圧ＶＤＤがグラウンドレベルに低下し始めると，電圧Ｖｏｎ２が先に除去された後に電圧Ｖｏｆｆが除去されるようにシーケンスが設定され，液晶パネル６６を安定して駆動できる。
【００６９】
さらに，ドライブＩＣ６４と並列にダイオード８２，および８４を設けたことで，ラッチアップ防止条件である例えばＶｏｎ〉-０.５ＶおよびＶｏｆｆ〈０.５Ｖを満足することができ、ドライブＩＣ６４でのラッチアップの発生が防止される。
【００７０】
また，第２および第３の形態におけるラッチアップ防止用のダイオードは，ショットキーダイオードを用いることができる。
【００７１】
以上，添付図面を参照しながら本発明にかかる液晶表示装置の電源供給装置およびそのシーケンス方法について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００７２】
【発明の効果】
以上説明したように，本発明によれば，ゲートドライブＩＣへの電圧の印加または除去が予め設定されたシーケンスによって行われることにより，液晶パネルを安定して駆動できる。
【００７３】
また，ドライブＩＣへの印加電圧の変動を制御するラッチアップ防止手段を設けたことで，液晶パネルを正常に動作させることができ，ひいては液晶表示装置の収率が改善されて，製品の信頼性が向上する効果がある。
【図面の簡単な説明】
【図１】第１の実施の形態にかかる液晶表示装置の電源供給装置Ａを示すブロック図である。
【図２】第１の実施の形態にかかる電源供給装置Ａの電圧シーケンスを示す図である。
【図３】第２の実施の形態にかかる液晶表示装置の電源供給装置Ｂを示すブロック図である。
【図４】第３の実施の形態にかかる液晶表示装置の電源供給装置Ｃを示すブロック図である。
【図５】従来の液晶表示装置の電源供給装置を示すブロック図である。
【図６】従来の液晶表示装置の電圧シーケンス誤動作状態を示す図である。
【符号の説明】
３ トランジスタ
５，７ 抵抗
１０，１２ ＤＣ／ＤＣコンバータ
１４，１６ 出力端子
２０ ドライブＩＣ
２２，２４ 入力端子
２６ 出力端子
３０ 液晶パネル
【発明の属する技術分野】
本発明は液晶表示装置に関し，特に，液晶パネルの駆動電圧を出力するゲートドライブ集積回路(以下，ゲートドライブＩＣとする)の複数の入力端子に印加される電圧の電源供給装置及び電圧シーケンス制御方法に関するものである。
【０００２】
【従来の技術】
一般に，平板ディスプレイ装置である液晶表示装置は，２枚のガラス間に液晶が封入されて画素と電極が形成された液晶パネルと，液晶パネルの駆動用各種集積回路が実装され，液晶パネルの電極と接続された印刷回路基板と，表示に必要な光を提供するバックライト装置と，各種駆動電圧を供給する電源装置，及びその他モルドフレームまたはシャシのような組立物から構成される。
【０００３】
画面の表示は，液晶パネルに駆動に必要な電圧を所定レベルで印加することによって，各画素を構成する薄膜トランジスタが動作することで行われる。
【０００４】
所望する画面を表示するため印加される電圧の制御は，液晶ディスプレイ分野において技術的に比重がある重要なものである。米国特許５,７７７,６１１号公報に開示されるように，液晶パネル駆動電圧を制御するパワーシーケンス制御技術が多様に創案されている。印刷回路基板上に実装された複数のゲートドライブＩＣに複数の電圧が所定シーケンスで印加されて，各ゲートドライブＩＣは液晶パネルの駆動電圧を出力するというものである。
【０００５】
以下に図を参照しながら従来の液晶表示装置の電源供給装置について説明する。 図５は従来の液晶表示装置の電源供給装置を示すブロック図，図６は従来の液晶表示装置の電圧シーケンス誤動作状態を示す。
【０００６】
図５に示すように，従来の液晶表示装置の電源供給装置は，定電圧ＶＤＤを電圧Ｖｏｎ，および電圧Ｖｏｆｆに変換するＤＣ／ＤＣコンバータ１００，および１０２，電圧Ｖｏｎ，および電圧Ｖｏｆｆが印加されると液晶パネル１０６を駆動するための信号を出力するドライブＩＣ１０４を備えている。ここでドライブＩＣ１０４はゲートドライブＩＣである。
【０００７】
通常，ドライブＩＣ１０４の入力端子１１４および１１６にはそれぞれ，液晶パネル１０６をオンするための例えば約２０Ｖの電圧Ｖｏｎと，オフするための例えば約−７Ｖの電圧Ｖｏｆｆが印加される。
【０００８】
それらの電圧は定められたシーケンスによって印加され、あるいは除去される必要があり，シーケンスが正確に動作しないとラッチアップ状態となり，液晶パネルの駆動不良が発生する。
【０００９】
この場合，電圧Ｖｏｎと電圧Ｖｏｆｆを，ドライブＩＣ１０４に印加するためのシーケンスは，電圧Ｖｏｆｆがまず印加された後に電圧Ｖｏｎが印加される必要があり，電源がオフされると電圧Ｖｏｎがまず除去された後に電圧電圧Ｖｏｆｆが除去されるように定められなくてはならない。
【００１０】
また，必要によっては液晶表示装置にシーケンス調節のためのパワーシーケンス制御回路が構成される。従来のパワーシーケンス制御回路は，電圧Ｖｏｎと電圧Ｖｏｆｆが独立して発生し，それらの間のシーケンス調節は電圧Ｖｏｎと電圧Ｖｏｆｆを出力するＤＣ／ＤＣコンバータ１００，および１０２の時定数で調整するか，電圧Ｖｏｎの時定数調整だけで行われていた。
【００１１】
【発明が解決しようとする課題】
しかし，従来のシーケンス制御方法は，電圧Ｖｏｎと電圧Ｖｏｆｆが互いに独立してドライブＩＣ１０４に印加されるため，それらの間の相対的な時間調節が困難であった。特に，電源がオンされる時だけシーケンス調整が可能であり，オフされる時にはシーケンス調整が難しかった。
【００１２】
したがって，図６に示すように電圧Ｖｏｎが，電圧Ｖｏｆｆよりも先に印加され，後に除去される，という誤動作状態を生じることがあった。これにより，ドライブＩＣ１０４にラッチアップ状態が発生し，液晶パネル４の駆動不良が発生するという問題点があった。
【００１３】
また，前述のシーケンス制御過程でドライブＩＣ１０４に印加される電圧の維持が困難で，ラッチアップが発生するという問題点があった。すなわち，電圧ＶＤＤが印加された後，電圧Ｖｏｎ，および電圧Ｖｏｆｆが所定の電圧に安定する前の段階で，電圧Ｖｏｎまたは電圧Ｖｏｆｆ印加ラインに電流が流れ，その電流によりドライブＩＣのラッチアップ防止条件である，例えばＶｏｆｆ<０.５Ｖ，Ｖｏｎ>-０.５Ｖの範囲を離脱する電圧がドライブＩＣ１０４に印加されることである。
【００１４】
この場合，ドライブＩＣ１０４に構成されるC-ＭＯＳ回路に過電流が発生して誤動作する。また，ＤＣ／ＤＣコンバータ１００および１０２が電流駆動能力超過により駆動停止してしまうという問題点があった。
【００１５】
したがって，本発明はこのような問題点に鑑みてなされたものであり，その第１の目的は，液晶パネルの駆動電圧を出力するドライブＩＣに印加される複数個の電圧が，予め定められたシーケンスに従って印加されるようにすることにより，液晶パネルの安定的な駆動を可能にすることである。
【００１６】
また，本発明の第２の目的は，ドライブＩＣに印加される駆動電圧を安定化させてドライブＩＣのラッチアップを防止することにより，液晶パネルを正常動作させることにある。
【００１７】
【課題を解決するための手段】
前記の目的を達成するため，請求項１によれば，所定の定電圧のレベルを変換して第１電圧を出力する第１ＤＣ／ＤＣコンバータと，前記定電圧のレベルを変換して第２電圧を出力する第２ＤＣ／ＤＣコンバータと，前記第２電圧のレベルを基準にし，前記第１電圧をスイッチングして変換し，第３電圧を出力するスイッチング手段と， 前記第２電圧でオフ電圧を決定し，前記第３電圧でオン電圧を決定して液晶パネルを駆動するための信号として出力するゲートドライブ集積回路とを具備したことを特徴とする，液晶表示装置の電源供給装置が提供される。
【００１８】
この場合，請求項２のように，スイッチング手段は，所定スイッチング素子とその電圧印加側に構成される分圧用抵抗から構成し，スイッチング素子の制御側に印加される第２電圧のレベルによって第１電圧をスイッチングし，第３電圧を出力するようにしてもよい。
【００１９】
また，請求項３のように，第１及び第２ＤＣ／ＤＣコンバータに互いに異なる時定数を持たせ，第１電圧の印加開始後に第２電圧が印加されるようにしてもよい。
【００２０】
さらに，請求項４によれば，ゲートドライブ集積回路に印加される電圧のうち，第１電圧は，第２電圧のレベルを基準にしたスイッチングにより印加レベルと印加時期が決定されることを特徴とする液晶表示装置の電圧シーケンス制御方法が提供される。
【００２１】
また，請求項５のように，液晶パネルにオン信号が印加される際，ゲートドライブ集積回路には第２電圧が印加された後第１電圧が印加され，液晶パネルがオフされる際には，第１電圧が除去された後に第２電圧が除去されるシーケンスが自動的に働くことを特徴とする液晶表示装置の電圧シーケンス制御方法が提供される。
【００２２】
かかる構成によれば，液晶パネルの駆動電圧を出力するドライブＩＣに印加される複数個の電圧が，予め定められたシーケンスに従って印加されるため，液晶パネルの安定的な駆動が可能になる。
【００２３】
また，請求項６によれば，所定定電圧のレベルを変換して第１電圧を出力する第１ＤＣ／ＤＣコンバータと，定電圧のレベルを変換して第２電圧を出力する第２ＤＣ／ＤＣコンバータと，第１電圧と第２電圧で液晶パネルの駆動電圧を生成するゲートドライブ集積回路と，その駆動電圧の印加により駆動される液晶パネルと，第１電圧のレベルを第１電圧値以上で維持させ，前記第２電圧のレベルを第２電圧値以下で維持させるラッチアップ防止手段とを具備することを特徴とする液晶表示装置の電源供給装置が提供される。
【００２４】
請求項７に示したように，ラッチアップ防止手段は，ゲートドライブ集積回路の第１電圧印加側に逆方向に接地された第１ダイオードと，ゲートドライブ集積回路の第２電圧印加側に順方向に接地された第２ダイオードによるようにしてもよい。
【００２５】
かかる構成によれば，ドライブＩＣに印加される駆動電圧を安定化させてドライブＩＣのラッチアップを防止することにより，液晶パネルを正常動作させることができる。
【００２６】
また，請求項８によれば，所定定電圧のレベルを変換して第１電圧で出力する第１ＤＣ／ＤＣコンバータと，定電圧のレベルを変換して第２電圧で出力する第２ＤＣ／ＤＣコンバータと，第２電圧のレベルを基準にし，前記第１電圧をスイッチングして変換し，第３電圧を出力するスイッチング手段と，第２電圧でオフ電圧を決定し，前記第３電圧でオン電圧を決定して液晶パネルを駆動するための信号として出力するゲートドライブ集積回路と，その駆動電圧の印加により駆動される液晶パネルと，第３電圧のレベルを第１電圧値以上で維持させ，第２電圧のレベルを第２電圧値以下で維持させるラッチアップ防止手段とを具備することを特徴とする液晶表示装置の電源供給装置が提供される。
【００２７】
請求項９に示したように，ラッチアップ防止手段は，ゲートドライブ集積回路の第１電圧印加側に逆方向に接地された第１ダイオードと，ゲートドライブ集積回路の第２電圧印加側に順方向に接地された第２ダイオードによるようにしてもよい。
【００２８】
かかる構成によれば，液晶パネルの駆動電圧を出力するドライブＩＣに印加される複数個の電圧が，予め定められたシーケンスに従って印加されるため，液晶パネルの安定的な駆動が可能になるとともに，ドライブＩＣに印加される駆動電圧を安定化させてドライブＩＣのラッチアップを防止することにより，液晶パネルを正常動作させることができる。
【００２９】
【発明の実施の形態】
以下，添附図面を参照しながら，本発明にかかる液晶表示装置の電源供給装置および電圧シーケンス制御方法の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能を有する構成要素については，同一の符号を付することにより，重複説明を省略する。
【００３０】
（第１の実施の形態）
図１は第１の実施の形態にかかる液晶表示装置の電源供給装置Ａの構成を示すブロック図，図２は第１の実施の形態にかかるドライブＩＣ２０に印加される電圧のシーケンスを示す図である。
【００３１】
図１に示すように，本実施の形態にかかる電源供給装置Ａは，所定レベルの定電圧ＶＤＤを印加されると所定レベルの電圧に変換して出力するＤＣ／ＤＣコンバータ１０，および１２，２つの入力端子２２，および２４に電圧を印加され，出力端子２６より液晶パネル３０に駆動電力を供給するドライブＩＣ２０を備えている。
【００３２】
また，ＤＣ／ＤＣコンバータ１０、および１２の出力を変換してドライブＩＣ２０に印加するスイッチング素子であるトランジスタ３，その電圧印加側に接続される分圧用の抵抗５、および７を備えている。
【００３３】
ＤＣ／ＤＣコンバータ１０は液晶パネル３０のオン電圧を決定する電圧Ｖｏｎ１を出力し，ＤＣ／ＤＣコンバータ１２はオフ電圧を決定する電圧Ｖｏｆｆを出力する。ＤＣ／ＤＣコンバータ１０の出力端子１４はトランジスタ３のエミッタに接続される。
【００３４】
トランジスタ３のエミッタとベースとの間には，抵抗値Ｒ１の抵抗５が接続され，コレクタはドライブＩＣ２０の入力端子２２に接続される。この時，電圧Ｖｏｎ２はドライブＩＣ２０の入力端子２２に印加される電圧である。
【００３５】
また，ＤＣ／ＤＣコンバータ１２の出力端子１６は，ドライブＩＣ２０の入力端子２４に接続される。さらに，出力端子１６とトランジスタ３のベースとの間には，抵抗値Ｒ２の抵抗７が接続される。電圧Ｖｂはトランジスタ３のベースに印加される電圧である。
【００３６】
ここで，トランジスタ３は，ＰＮＰ形バイポーラトランジスタであることが好ましい。また，抵抗５、および７は電圧Ｖｏｎ１と電圧Ｖｏｆｆとの間の電位差を分割するため構成されたもので，その間の抵抗比は下記の【式１】のような関係を参照して決定される。
【００３７】
【式１】
（Ｒ１／（Ｒ１＋Ｒ２））＊（Ｖｏｎ１−Ｖｏｆｆ）＞Ｖｅｂ
ここで，Ｖｅｂはトランジスタ３のエミッタとベースとの間の電圧降下を示す特性常数である。
【００３８】
抵抗５および７の抵抗値Ｒ１，Ｒ２は前述の【式１】を満足する範囲で設定される。トランジスタ３のエミッタとベースとの間に印加される電位差，すなわち，電圧Ｖｏｎ１と電圧Ｖbの差である図２のＴは，トランジスタ３のエミッタとベースとの間の電圧降下を示す特性常数Ｖｅｂより大きい値になるように設定される。
【００３９】
ドライブＩＣ２０は，入力端子２２，および２４に印加される電圧Ｖｏｎ２と電圧Ｖｏｆｆの印加状態によって電圧を変換し，液晶パネル３０を駆動するための電圧を出力端子２６より出力する。
【００４０】
次に， 図１及び図２を参照しながら電源供給装置Ａのシーケンス動作を説明する。まず，グラウンドレベルＧＮＤであったＤＣ／ＤＣコンバータ１０，および１２の各々の入力端に定電圧ＶＤＤが印加されると（時刻ｔ１），ＤＣ／ＤＣコンバータ１０は電圧Ｖｏｎ１を，ＤＣ／ＤＣコンバータ１２は電圧Ｖｏｆｆを出力する。
【００４１】
ＤＣ／ＤＣコンバータ１０はＤＣ／ＤＣコンバータ１２より時定数が小さく設定されており，電圧Ｖｏｎ１が出力される時刻ｔ２は電圧Ｖｏｆｆが出力される時刻ｔ３より早く設定されている。さらに，電圧Ｖｏｎ１が所定ハイレベル電圧(例えば約２０Ｖ)に上昇する間に，トランジスタ３のベースに印加される電圧Ｖbがハイレベルに上昇する。
【００４２】
その間，ＤＣ／ＤＣコンバータ１２から電圧Ｖｏｆｆが出力されてドライブＩＣ２０，および抵抗７に印加される（時刻ｔ３）。この後，電圧Ｖｏｆｆが所定レベル(例えば約-７Ｖ)に低下すると（時刻ｔ４），電圧Ｖｂは一定水準に低下して，トランジスタ３が駆動される。トランジスタ３が駆動されると，予め設計された電圧Ｖｏｎ２がトランジスタ３のコレクタからドライブＩＣ２０の入力端子２２に印加される（時刻ｔ４）。
【００４３】
反対に，定電圧ＶＤＤを供給していた電源がＧＮＤレベルに低下し始めると（時刻ｔ５），同時に各電圧のレベルが低下し始める。電圧Ｖｏｆｆがスイッチングレベルを離脱する（時刻ｔ５）と直ちにトランジスタ３がオフされ，電圧Ｖｏｎ２が先に除去される（時刻ｔ５）。
【００４４】
そして，所定時間が経過した後に電圧Ｖｏｆｆが除去される（時刻ｔ７）。さらにその後に，電圧Ｖｏｆｆより相対的に電位差が大きい電圧Ｖｏｎ１および電圧Ｖbが除去される（時刻ｔ８）。
【００４５】
この場合，トランジスタ３は電圧Ｖｏｆｆのレベルによってスイッチング動作することになる。すなわち，ドライブＩＣ２０に印加される電圧は，電圧Ｖｏｆｆを基準電圧としてそのシーケンスが決定される。
【００４６】
このように本実施の形態によれば，主電源である定電圧ＶＤＤが印加されると，ドライブＩＣ２０に印加される液晶パネル３０をオフするための電圧Ｖｏｆｆが先に発生した後に，オンするための電圧Ｖｏｎ２が発生し，定電圧ＶＤＤがグラウンドレベルに低下し始めると，電圧Ｖｏｎ２が先に除去された後に電圧Ｖｏｆｆが除去されるようにシーケンスが設定され，液晶パネル３０を安定して駆動できる。
【００４７】
本実施の形態ではスイッチング手段としてＰＮＰ形バイポーラトランジスタと分圧のための抵抗が組合されたが，それと同一な効果を得るためスイッチング手段としてP形ＭＯＳトランジスタと抵抗の組合せを用いてもよい。Ｐ形ＭＯＳトランジスタの場合，エミッタとベースとの間の電位差は閾値電圧の絶対値以上である必要がある。
【００４８】
液晶パネルに駆動電圧を印加するドライブＩＣに供給される電圧のシーケンスは，ドライブＩＣに印加される２つの電圧の中でいずれか１つを制御のための基準信号に利用して行われるが，本実施の形態ではオフのための電圧を基準信号とした制御方法が提示された。
【００４９】
一方，ドライブＩＣに印加される電圧は，ラッチアップ防止条件を満たさなければならず，それに対する実施の形態を以下に説明する。
【００５０】
（第２の実施の形態）
図３は，本実施の形態にかかる液晶表示装置の電源供給装置Ｂを示すブロック図である。図３に示すように，電源供給装置Ｂは，所定レベルの定電圧ＶＤＤを印加されると所定レベルの電圧に変換して出力するＤＣ／ＤＣコンバータ５０，および５２，２つの入力端子５７，および５８に電圧を印加されると，出力端子５９より液晶パネル５６に駆動電力を供給するドライブＩＣ５４を備えている。
【００５１】
また，出力端子５１に逆方向に接続されるダイオード９０，出力端子５３に順方向に接続されるダイオード９２を備えている。ダイオード９０，および９２は共通に接地されている。
【００５２】
次に，電源供給装置Ｂの動作を説明する。電圧ＶＤＤがＤＣ／ＤＣコンバータ５０，および５２に印加されると，電圧ＶｏｆｆがＤＣ／ＤＣコンバータ５２からドライブＩＣ５４に印加され，電圧ＶｏｎがＤＣ／ＤＣコンバータ５０からドライブＩＣ５４に印加される。
【００５３】
その際，電圧Ｖｏｆｆが一定値で安定する前に電圧Ｖｏｆｆが印加されるラインを通してドライブＩＣ５４に不安定な状態の電流が流れ，異常電圧がドライブＩＣ５４に供給される場合がある。
【００５４】
その異常電圧がラッチアップ防止レベルに到達すると，ダイオード９２がオンされて電圧レベルが低下する。したがって，電圧Ｖｏｆｆのレベルが正常に安定する前にラッチアップを発生させる異常電圧がドライブＩＣ５４に印加されることが防止される。
【００５５】
また，ドライブＩＣ５４には電圧Ｖｏｆｆが印加された後に電圧Ｖｏｎが印加されるが，この時にも，電圧Ｖｏｎが一定値で安定する前に，電圧Ｖｏｎが印加されるラインを通してドライブＩＣ５４に不安定な状態の電流が流れ，異常電圧がドライブＩＣ５４に供給される場合がある。
【００５６】
その異常電圧がラッチアップ防止レベルに到達すると，ダイオード９０がオンされて電圧レベルが上昇する。したがって，電圧Ｖｏｎのレベルが正常に安定する前に，ラッチアップを発生させる異常電圧がドライブＩＣ５４に印加されることが防止される。
【００５７】
以上のように，第２の実施例においては，ドライブＩＣ５４と並列にダイオード９０，および９２を設けたことで，ラッチアップ防止条件である例えばＶｏｎ〉-０.５ＶおよびＶｏｆｆ〈０.５Ｖを満足することができ、ドライブＩＣ５４でのラッチアップの発生が防止される。
【００５８】
（第３の実施例）
図４は，本実施の形態にかかる液晶表示装置の電源供給装置Ｃの構成を示すブロック図である。電源供給装置Ｃは，図１の電源供給装置Ａに，ゲートドライブＩＣのラッチアップ防止に用いられるダイオードを接続した構成である。
【００５９】
ＤＣ／ＤＣコンバータ６０，および６２には，定電圧源ＶＤＤが印加されている。また，ＤＣ／ＤＣコンバータ６０の出力端子７０はトランジスタ８０のエミッタに接続される。
【００６０】
トランジスタ８０のエミッタとベースとの間には，抵抗値Ｒ６１の抵抗８６が接続され，コレクタはドライブＩＣ６４の入力端子７６に接続される。この時，電圧Ｖｏｎ２はドライブＩＣ６４の入力端子７４に印加される電圧である。
【００６１】
また，ＤＣ／ＤＣコンバータ６２の出力端子７２は，ドライブＩＣ６４の入力端子７６に接続される。さらに，出力端子７２とトランジスタ８０のベースとの間には，抵抗値Ｒ６２の抵抗８８が接続される。電圧Ｖｂはトランジスタ８０のベースに印加される電圧である。
【００６２】
さらに、入力端子７４と７６との間に，ダイオード８２は逆方向に，ダイオード８４は順方向に，ドライブＩＣ６４と並列に接続される。ダイオード８２，および８４は，共通に接地される。
【００６３】
定電圧ＶＤＤがＤＣ／ＤＣコンバータ６０，６２に印加されると，ＤＣ／ＤＣコンバータ６０，６２は各々電圧Ｖｏｎ１と電圧Ｖｏｆｆを出力する。電圧Ｖｏｎ１と電圧Ｖｏｆｆがトランジスタ８０に印加され，そのスイッチングにより電圧Ｖｏｎ１を電圧Ｖｏｎ２に変換すると，ドライブＩＣ６４には電圧Ｖｏｆｆが印加された後に電圧Ｖｏｎ２が印加される。
【００６４】
また，ドライブＩＣ６４は電圧Ｖｏｎ２と電圧Ｖｏｆｆで駆動電圧を生成して液晶パネル６６に印加する。その際，電圧Ｖｏｆｆが一定値で安定する前に電圧Ｖｏｆｆが印加されるラインを通してドライブＩＣ６４に不安定な状態の電流が流れ，異常電圧がドライブＩＣ６４に供給される場合がある。
【００６５】
その異常電圧がラッチアップ防止レベルに到達すると，ダイオード８４がオンされて電圧レベルが低下する。したがって，電圧Ｖｏｆｆのレベルが正常に安定する前にラッチアップを発生させる異常電圧がドライブＩＣ６４に印加されることが防止される。
【００６６】
また，ドライブＩＣ６４には電圧Ｖｏｆｆが印加された後に電圧Ｖｏｎが印加されるが，この時にも，電圧Ｖｏｎが一定値で安定する前に，電圧Ｖｏｎが印加されるラインを通してドライブＩＣ６４に不安定な状態の電流が流れ，異常電圧がドライブＩＣ６４に供給される場合がある。
【００６７】
その異常電圧がラッチアップ防止レベルに到達すると，ダイオード８２がオンされて電圧レベルが上昇する。したがって，電圧Ｖｏｎのレベルが正常に安定する前に，ラッチアップを発生させる異常電圧がドライブＩＣ６４に印加されることが防止できる。
【００６８】
以上のように，第３の実施の形態においては，ドライブＩＣ６４に印加される液晶パネル６６をオフするための電圧Ｖｏｆｆが先に発生した後に，オンするための電圧Ｖｏｎ２が発生し，定電圧ＶＤＤがグラウンドレベルに低下し始めると，電圧Ｖｏｎ２が先に除去された後に電圧Ｖｏｆｆが除去されるようにシーケンスが設定され，液晶パネル６６を安定して駆動できる。
【００６９】
さらに，ドライブＩＣ６４と並列にダイオード８２，および８４を設けたことで，ラッチアップ防止条件である例えばＶｏｎ〉-０.５ＶおよびＶｏｆｆ〈０.５Ｖを満足することができ、ドライブＩＣ６４でのラッチアップの発生が防止される。
【００７０】
また，第２および第３の形態におけるラッチアップ防止用のダイオードは，ショットキーダイオードを用いることができる。
【００７１】
以上，添付図面を参照しながら本発明にかかる液晶表示装置の電源供給装置およびそのシーケンス方法について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００７２】
【発明の効果】
以上説明したように，本発明によれば，ゲートドライブＩＣへの電圧の印加または除去が予め設定されたシーケンスによって行われることにより，液晶パネルを安定して駆動できる。
【００７３】
また，ドライブＩＣへの印加電圧の変動を制御するラッチアップ防止手段を設けたことで，液晶パネルを正常に動作させることができ，ひいては液晶表示装置の収率が改善されて，製品の信頼性が向上する効果がある。
【図面の簡単な説明】
【図１】第１の実施の形態にかかる液晶表示装置の電源供給装置Ａを示すブロック図である。
【図２】第１の実施の形態にかかる電源供給装置Ａの電圧シーケンスを示す図である。
【図３】第２の実施の形態にかかる液晶表示装置の電源供給装置Ｂを示すブロック図である。
【図４】第３の実施の形態にかかる液晶表示装置の電源供給装置Ｃを示すブロック図である。
【図５】従来の液晶表示装置の電源供給装置を示すブロック図である。
【図６】従来の液晶表示装置の電圧シーケンス誤動作状態を示す図である。
【符号の説明】
３ トランジスタ
５，７ 抵抗
１０，１２ ＤＣ／ＤＣコンバータ
１４，１６ 出力端子
２０ ドライブＩＣ
２２，２４ 入力端子
２６ 出力端子
３０ 液晶パネル
Claims (5)
- 所定の定電圧のレベルを変換して第１電圧を出力する第１ＤＣ／ＤＣコンバータと，前記定電圧のレベルを変換して第２電圧を出力する第２ＤＣ／ＤＣコンバータと，前記第２電圧のレベルを基準にし，前記第１電圧をスイッチングして変換し，第３電圧を出力するスイッチング手段と，前記第２電圧でオフ電圧を決定し，前記第３電圧でオン電圧を決定して，液晶パネルを駆動するための信号として出力するゲートドライブ集積回路とを具備したことを特徴とする，液晶表示装置の電源供給装置。
- 前記スイッチング手段は，所定スイッチング素子とその電圧印加側に構成される分圧用抵抗から構成され，前記スイッチング素子の制御側に印加される前記第２電圧のレベルによって前記第１電圧がスイッチングされ，前記第３電圧を出力することを特徴とする請求項１記載の液晶表示装置の電源供給装置。
- 前記第１及び第２ＤＣ／ＤＣコンバータに互いに異なる時定数を持たせ，前記第１電圧の印加開始後に前記第２電圧が印加されるようにしたことを特徴とする請求項１記載の液晶表示装置の電源供給装置。
- 所定定電圧のレベルを変換して第１電圧を出力する第１ＤＣ／ＤＣコンバータと，前記定電圧のレベルを変換して第２電圧を出力する第２ＤＣ／ＤＣコンバータと，前記第２電圧のレベルを基準にし，前記第１電圧をスイッチングして変換し，第３電圧を出力するスイッチング手段と，前記第２電圧でオフ電圧を決定し，前記第３電圧でオン電圧を決定して液晶パネルを駆動するための信号として出力するゲートドライブ集積回路と，前記駆動電圧の印加により駆動される液晶パネルと，前記第３電圧のレベルを第１電圧値以上で維持させ，前記第２電圧のレベルを第２電圧値以下で維持させるラッチアップ防止手段とを具備することを特徴とする液晶表示装置の電源供給装置。
- 前記ラッチアップ防止手段は，前記ゲートドライブ集積回路の第１電圧印加側に逆方向に接地された第１ダイオードと，前記ゲートドライブ集積回路の第２電圧印加側に順方向に接地された第２ダイオードとを具備することを特徴とする請求項４記載の液晶表示装置の電源供給装置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980043289A KR100304264B1 (ko) | 1998-10-16 | 1998-10-16 | 액정표시장치의 파워 시퀀스 제어장치 |
| KR1998P52226 | 1998-12-01 | ||
| KR1998P43289 | 1998-12-01 | ||
| KR1019980052226A KR100304262B1 (ko) | 1998-12-01 | 1998-12-01 | 액정표시장치의전압공급장치및전압시퀀스제어방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000122028A JP2000122028A (ja) | 2000-04-28 |
| JP4662592B2 true JP4662592B2 (ja) | 2011-03-30 |
Family
ID=26634213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29516699A Expired - Fee Related JP4662592B2 (ja) | 1998-10-16 | 1999-10-18 | 液晶表示装置の電源供給装置及び電圧シーケンス制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6373479B1 (ja) |
| JP (1) | JP4662592B2 (ja) |
| TW (1) | TW407256B (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020053577A (ko) * | 2000-12-27 | 2002-07-05 | 주식회사 현대 디스플레이 테크놀로지 | 패널내 배선 및 보정회로를 포함한 액정표시장치 |
| JP4743570B2 (ja) * | 2001-04-10 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 電源回路を内蔵した半導体集積回路および液晶表示制御装置並びに携帯用電子機器 |
| KR100831300B1 (ko) * | 2001-12-20 | 2008-05-22 | 엘지디스플레이 주식회사 | 라인 온 글래스형 액정표시패널 및 그 제조방법 |
| KR100578648B1 (ko) * | 2004-12-30 | 2006-05-11 | 매그나칩 반도체 유한회사 | 디씨-디씨 컨버터의 래치-업 방지회로 |
| CN100357856C (zh) * | 2005-03-25 | 2007-12-26 | 威盛电子股份有限公司 | 主机板及其电源控制装置 |
| TWI269135B (en) * | 2005-09-13 | 2006-12-21 | Au Optronics Corp | Voltage converter and integrated circuit capable of adjusting output voltages |
| TWI276028B (en) * | 2005-11-16 | 2007-03-11 | Amtran Technology Co Ltd | Power supply control circuit of display device |
| US20070279350A1 (en) * | 2006-06-02 | 2007-12-06 | Kent Displays Incorporated | Method and apparatus for driving bistable liquid crystal display |
| US8502812B2 (en) * | 2006-07-10 | 2013-08-06 | Samsung Electronics Co., Ltd. | Liquid crystal display device and driving method thereof, and mobile terminal having the same, for preventing white or black effect |
| TWI321306B (en) * | 2006-08-11 | 2010-03-01 | Innolux Display Corp | Power supplying and discharging circuit |
| US7675239B2 (en) * | 2006-08-11 | 2010-03-09 | Kent Displays Incorporated | Power management method and device for low-power displays |
| TWI398157B (zh) * | 2006-08-11 | 2013-06-01 | Hon Hai Prec Ind Co Ltd | 影像邊界掃描系統及方法 |
| TWM314869U (en) * | 2006-11-27 | 2007-07-01 | Innolux Display Corp | Power supply circuit for liquid crystal display device and liquid crystal display device using same |
| TWI357060B (en) * | 2007-06-21 | 2012-01-21 | Chunghwa Picture Tubes Ltd | Gate driving circuit and power control circuit |
| KR101410955B1 (ko) | 2007-07-20 | 2014-07-03 | 삼성디스플레이 주식회사 | 표시장치 및 표시장치의 구동방법 |
| TWI402807B (zh) * | 2008-05-08 | 2013-07-21 | Novatek Microelectronics Corp | 電源順序控制電路及所應用的閘極驅動器與液晶顯示面板 |
| CN101751842B (zh) * | 2008-12-03 | 2012-07-25 | 群康科技(深圳)有限公司 | 平面显示装置 |
| US20110307746A1 (en) * | 2010-06-07 | 2011-12-15 | Sullivan Jason A | Systems and Methods for Intelligent and Flexible Management and Monitoring of Computer Systems |
| US9080911B2 (en) * | 2012-07-26 | 2015-07-14 | Illinois Tool Works Inc. | Boost converter for tracking input voltages |
| US8994219B2 (en) * | 2012-12-25 | 2015-03-31 | Shenzhen China Star Optoelectronics Technology Co., Ltd | DC/DC module of LCD driving circuit |
| CN109256075B (zh) * | 2017-07-13 | 2020-08-25 | 昆山国显光电有限公司 | 显示屏电源控制方法、装置、存储介质及电子设备 |
| CN113920957B (zh) * | 2021-10-29 | 2022-07-26 | 重庆惠科金渝光电科技有限公司 | 液晶显示设备及其驱动方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG54123A1 (en) * | 1993-12-22 | 1998-11-16 | Seiko Epson Corp | Liquid-crystal display system and power supply method |
| KR0136966B1 (ko) * | 1994-01-26 | 1998-04-28 | 김광호 | 시야각 조절기능을 구비한 액정표시장치용 그레이 전압 발생장치 |
| US5550729A (en) * | 1994-06-09 | 1996-08-27 | Digital Equipment Corporation | Power sequencing control |
| US5760759A (en) * | 1994-11-08 | 1998-06-02 | Sanyo Electric Co., Ltd. | Liquid crystal display |
| JPH0968951A (ja) * | 1995-08-31 | 1997-03-11 | Sanyo Electric Co Ltd | 液晶表示装置 |
| KR0147491B1 (ko) * | 1995-05-17 | 1998-12-01 | 김주용 | 엘씨디 전원 순차 제어장치 |
| KR100206566B1 (ko) * | 1996-08-21 | 1999-07-01 | 윤종용 | 액정 표시 장치의 구동 전압 발생 회로 |
| US5945970A (en) * | 1996-09-06 | 1999-08-31 | Samsung Electronics Co., Ltd. | Liquid crystal display devices having improved screen clearing capability and methods of operating same |
| KR100218506B1 (ko) * | 1996-12-14 | 1999-09-01 | 윤종용 | 액정 표시 장치용 레벨 시프트 회로 |
| KR100237685B1 (ko) * | 1997-09-09 | 2000-01-15 | 윤종용 | 전력 제어 회로를 갖는 액정 표시 장치 |
| JPH11282422A (ja) * | 1998-03-26 | 1999-10-15 | Advanced Display Inc | 液晶表示装置 |
-
1998
- 1998-12-31 TW TW87122015A patent/TW407256B/zh not_active IP Right Cessation
-
1999
- 1999-03-05 US US09/263,782 patent/US6373479B1/en not_active Expired - Lifetime
- 1999-10-18 JP JP29516699A patent/JP4662592B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000122028A (ja) | 2000-04-28 |
| US6373479B1 (en) | 2002-04-16 |
| TW407256B (en) | 2000-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4662592B2 (ja) | 液晶表示装置の電源供給装置及び電圧シーケンス制御方法 | |
| US8558823B2 (en) | Liquid crystal display and gate modulation method thereof | |
| US8537097B2 (en) | Liquid crystal display device | |
| US7425728B2 (en) | Surface light source control device | |
| US20110121741A1 (en) | Planar illuminating device and display device provided with same | |
| US7397471B2 (en) | Liquid crystal display device, power supply circuit, and method for controlling liquid crystal display device | |
| JP3616220B2 (ja) | オフ電圧発生回路 | |
| US20070242020A1 (en) | Liquid crystal display device and common voltage generating circuit | |
| CN108389558B (zh) | 电压施加电路、显示装置及施加公共电压信号的方法 | |
| KR100304262B1 (ko) | 액정표시장치의전압공급장치및전압시퀀스제어방법 | |
| KR100296787B1 (ko) | 액정표시장치용러쉬커런트방지회로 | |
| US7292088B2 (en) | Gate driver output stage with bias circuit for high and wide operating voltage range | |
| KR100440540B1 (ko) | 파워-오프 방전 회로를 갖는 액정 표시 장치 | |
| US5940069A (en) | Driving signal generator for a liquid crystal display | |
| JPH0843792A (ja) | 薄膜トランジスタ型液晶表示装置の電力駆動回路 | |
| KR100304264B1 (ko) | 액정표시장치의 파워 시퀀스 제어장치 | |
| JP3922381B2 (ja) | 液晶テレビジョン受像機 | |
| JP3160047B2 (ja) | 半導体装置 | |
| CN112996184B (zh) | 固态光源调光控制电路及应用其的投影机 | |
| KR100408257B1 (ko) | 액정표시장치의 전원관리 및 게이트 펄스 조정회로 | |
| KR100765514B1 (ko) | 액정 디스플레이 패널 구동 회로. | |
| KR100948378B1 (ko) | 액정 표시 장치의 구동 장치 | |
| JPH04366892A (ja) | 液晶ドライバ保護回路 | |
| KR101618876B1 (ko) | Ｌｅｄ 구동을 위한 부스트 회로 | |
| KR200183061Y1 (ko) | 모니터의 수평 상 크기 제어회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060908 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100205 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100205 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100810 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101126 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110104 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4662592 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |