TWI402807B - 電源順序控制電路及所應用的閘極驅動器與液晶顯示面板 - Google Patents
電源順序控制電路及所應用的閘極驅動器與液晶顯示面板 Download PDFInfo
- Publication number
- TWI402807B TWI402807B TW097116995A TW97116995A TWI402807B TW I402807 B TWI402807 B TW I402807B TW 097116995 A TW097116995 A TW 097116995A TW 97116995 A TW97116995 A TW 97116995A TW I402807 B TWI402807 B TW I402807B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- path
- control circuit
- sequence control
- positive voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本發明是有關於一種液晶顯示器(LCD)面板的閘極驅動器，且特別是有關於一種具有電源順序控制電路的閘極驅動器。
一般在液晶顯示器的驅動系統中，施加電壓的順序必須適當，否則會造成不能正常顯示，甚或是造成損壞。舉例來說，以提供給閘極驅動器的閘極高電壓(VGH)與閘極低電壓(VGL)為例，兩者啟動順序的錯誤便有可能會造成電路不正常操作(例如鎖住(latch-up))，進而損壞積體電路。其中，VGH與VGL是操作正電壓與操作負電壓，通常是由電源區塊提供，送給閘極驅動器。如果進入閘極驅動器的VGH訊號比VGL訊號早到或者VGH和VGL的訊號同時間進入閘極驅動器，就可能會造成瞬間電流，又由於VGL電壓一般是連接在基底(substrate)上，因此，瞬間電流流到基底時會將VGL電壓抬升，若此抬升效應使VGL>0.5~0.7V時，便會形成鎖住的現象，或產生大電流進而造成積體電路的損壞。
其避免的方式是使VGL訊號進入到閘極驅動器的時間早於VGH訊號，以避免造成積體電路的損壞。一般而言，從電源區塊(Power Block)會提供閘極高電壓(VGHp)和閘極低電壓(VGLp)，其中P代表由電源區塊送出的電壓訊號。VGHp和VGLp進入到閘極驅動器之前，必須利
用外部元件或由時序控制器去改變電壓源的順序，使得進入閘極驅動器的VGLg早於VGHg，其中g代表輸入給閘極驅動器的操作電壓訊號。
圖1繪示傳統液晶顯器面板的基本架構示意圖。參閱圖1，時序控制器100(Timing Controller，TCON)，主要為控制顯示器的動作時序的核心區塊，配合每個顯示圖框(frame)顯示時序，設定水平掃描啟動，並將由介面所輸入的視訊信號轉換成給源極驅動器102使用的資料信號，一般例如是RGB的資料。資料信號傳送到源極驅動器102的記憶體中，並配合水平掃描，控制源極驅動器102的適當時間。
電源區塊110是經由外部電源VDD輸入。配合時序控制器100的控制，進而產生多組不同準位的電壓至時序控制器100、源極驅動器102與閘極驅動器104。源極驅動器102經由時序控制器100的控制，將高頻輸入的數位視訊信號儲存在記憶體中，配合特定的掃描線的開啟，將數位視訊訊號轉換成要輸出至對應顏色的次畫素108的電極的電壓，以驅動畫素顯示面板106的資料線S1…Sn。
閘極驅動器104經由時序控制器100的控制，循序地對特地的掃描線(G1~Gn)輸出適當的ON/OFF電壓，以驅動畫素顯示面板106的掃描線。畫素顯示面板106是由相當多畫素以紅、綠、藍的次畫素組成一畫素。分別的次畫素例如有一個薄膜電晶體，其閘極端乃由掃描驅動電路來控制薄膜電晶體的ON/OFF。當薄膜電晶體ON時，其源
極端便會對薄膜電晶體上的電容充電到相對於所接受資料的電壓準位。根據此電壓準位來決定液晶偏轉的角度，進而決定當背光源打到液晶時，其畫面灰階程度的表現。再藉由彩色光片將面板上多組不同灰階程度的次畫素混合出所要的顏色，構成高解析度的畫面。
如先前討論到的，如果由電源區塊110送出的電壓訊號VGHp、VGLp直接輸入給閘極驅動器104，其輸入順序沒有保證VGLp會較先輸入。因此，傳統上會藉由一外部電路112，做電壓輸入順序的控制，產生適當的VGHg、VGLg給閘極驅動器104。
傳統上改變電壓源順序的方式有很多種。圖2繪示傳統改變電壓源順序的機制示意圖。參閱圖2，RC延遲是一般傳統方法之一。通常是將電源區塊110送出的VGHp利用RC延遲的方式，使其較慢於VGLp進入到閘極驅動器104。VGHp經過一個延遲時間T後，會比VGLp晚進入到閘極驅動器104，如圖2中的上部份圖所示。這種方式是最簡單的方式，但也有其缺點。延遲時間T取決於R*C的值，通常不適合將電阻器R與電容器C整合至積體電路內部中，其會有佔用可利用面積的問題，也會造成成本問題。即使利用外部元件達到目的，也是會增加成本。又，當要關閉電源時，由於外部電容器C的值不小，造成儲存於電容上的電壓VGHg無法迅速放電。若此時再度開啟電源，亦有機會造成電路損壞。
另外，傳統上技術有可以配合時序控制器控制VGH/VGL進入閘極驅動器的順序。然而，這些方法須利用外部
的電阻器與電容器，或是外部時序控制訊號去控制VGH/VGL先後順序，會增加複雜度和成本。
本發明提供一種閘極驅動技術的電源順序控制電路，如此可以有效達到控制電壓訊號進入閘極驅動器的順序。
本發明提出一種電源順序控制電路，接收一輸入正電壓與一輸入負電壓，以提供一輸出正電壓與一輸出負電壓給一閘極驅動器。電源順序控制電路包括一電壓拉高單元，具有一第一端耦接至該輸入正電壓，一第二端耦接至一節點，以及一控制端接收回饋的該輸出正電壓。一電壓拉低單元具有一第一端耦接至該節點，以及一第二端連接到該輸出負電壓。一限流開關單元具有一第一端接收該輸入正電壓，一第二端輸出該輸出正電壓，以及一控制端耦接至該節點。其中當該輸出負電壓下降時，該電壓拉低單元將該節點所對應之一控制電壓拉降，且於該控制電壓低於一啟動臨界值時，該限流開關單元導通以將該輸入正電壓傳送出做為該輸出正電壓。
本發明也提出一種閘極驅動器，用以驅動一液晶顯示面板。閘極驅動器包括一閘極驅動電路，用以驅動該液晶顯示面板。一電源順序控制電路接收一輸入正電壓以及一輸入負電壓，以提供一輸出正電壓與一輸出負電壓給該閘極驅動電路。電源順序控制電路包括一電壓拉高(pull-up)單元，有一第一第一端耦接至該輸入正電壓，一第二端耦
接至一節點，以及一控制端接收回饋的該輸出正電壓。一電壓拉低(pull-down)單元有一第一端耦接至該節點，以及一第二端連接到該輸出負電壓。一限流開關單元具有一第一端接收該輸入正電壓，一第二端輸出該輸出正電壓，以及一控制端耦接至該節點。當該輸出負電壓下降時，該電壓拉低單元將該節點所對應的一控制電壓拉降，且於該控制電壓低於一啟動臨界值時，該限流開關單元導通以將該輸入正電壓傳送出做為該輸出正電壓。
本發明也提出一種液晶顯示面板，包括一畫素顯示單元，有多個畫素；一源極驅動器；一閘極驅動器，其中該源極驅動器與該閘極驅動器驅動該些畫素的顯示；一電源單元，提供一操作正電壓與一操作負電壓；一電源順序控制電路；以及時序控制器。電源順序控制電路接收該操作正電壓與該操作負電壓做為一輸入正電壓與一輸入負電壓，以及輸出該操作正電壓與該操作負電壓至該閘極驅動器以做為一輸出正電壓與一輸出負電壓。該電源順序控制電路包括一電壓拉高(pull-up)單元，有一第一端耦接至該輸入正電壓，一第二端耦接至一節點，以及一控制端接收回饋的該輸出正電壓。一電壓拉低(pull-down)單元，有一第一端耦接至該節點，以及一第二端耦接至該輸出負電壓。一限流開關單元有一第一端接收該輸入正電壓，一第二端輸出該輸出正電壓，以及一控制端耦接至該節點。其中當該輸出負電壓下降時，該電壓拉低單元將該節點所對應的一控制電壓拉降，且該控制電壓低於一啟動臨界值時，該限流開
關單元導通以將該輸入正電壓傳送出做為該輸出正電壓。
依據本發明一實施例，所述之電源順序控制電路，其中例如電壓拉低單元是一電阻器連接於該第一端與該第二端之間。
依據本發明一實施例，所述之電源順序控制電路，其中例如電壓拉高單元包括一第一路徑，該第一路徑包含至少一個PMOS電晶體，串聯連接於該第一端與該第二端之間，且該PMOS電晶體的一閘極連接於該控制端。
依據本發明一實施例，所述之電源順序控制電路，其中例如電壓拉高單元更包括至少一條第二路徑，該第二路徑與該第一路徑相同且並聯。
依據本發明一實施例，所述之電源順序控制電路，其中例如電壓拉低單元包括一第一路徑，該第一路徑包含至少一個NMOS電晶體，串聯連接於該第一端與該第二端之間，且該NMOS電晶體的一閘極連接於一系統低電壓。
依據本發明一實施例，所述之電源順序控制電路，其中例如電壓拉低單元更包括至少一條第二路徑，該第二路徑與該第一路徑相同且並聯。
依據本發明一實施例，所述之電源順序控制電路，其中例如電壓拉低單元的該第一路徑更包括至少一個二極體連接器與該NMOS電晶體串聯。
依據本發明一實施例，所述之電源順序控制電路，其中例如限流開關單元包括一第一路徑，該第一路徑包含至少一個PMOS電晶體，串聯連接於該第一端與該第二端之
間，且該PMOS電晶體的一閘極連接於該控制端。
依據本發明一實施例，所述之電源順序控制電路，其中例如限流開關單元包括至少一條第二路徑，該第二路徑與該第一路徑相同且並聯。
依據本發明一實施例，所述之電源順序控制電路，其中例如限流開關單元包括一第一路徑，該第一路徑包含至少一個BJT電晶體，串聯連接於該第一端與該第二端之間，且該BJT電晶體的一基極連接於該控制端。
依據本發明一實施例，所述之電源順序控制電路，其中例如限流開關單元包括至少一條第二路徑，該第二路徑與該第一路徑相同且並聯。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
本發明可以藉由積體電路的製作，利用MOS電晶體的臨界電壓來觸發，以改變電壓源的順序。特別是，本發明在實施例中可以無需電阻器與電容器，因此例如可以將電路直接整合在閘極驅動器的積體電路中。也就是說，本發明可以不需要電阻器、電容器更或是控制訊號，便可達到改變電壓源的順序。
本發明為利用原本在閘極驅動器內部的限流MOS電阻，做延伸進而利用MOS元件觸發的方式來改變VGH與VGL的輸入時序，以能確保從電源區塊送出的VGH/VGL電壓訊
號，在進入閘極驅動器內部時，能利用本發明的電路架構使得VGH在VGL達到某一電壓值時才進入到閘極驅動器，避免造成電路損壞。
於本發明，MOS元件的尺寸比的設計，就可以決定此機制是否可運行，且同時可以決定VGH和VGL電壓的應用範圍。因此本發明不需要外部元件與訊號就達成，也因此可整合於閘極驅動器的積體電路中，對於晶片(chip)面積而言並不造成太大影響。而對整個液晶顯示系統而言，可省去增加外部元件的成本。
以下舉一些實施例來描述本發明，但是本發明不受限於所舉實施例，且所舉的實施列之間也可以相互適當結合。
圖3繪示依據本發明一實施例，電源控制機制示意圖。參閱圖3(a)，本發明的機制是當負的電壓訊號VGLp的值小於一臨界值時，由電源區塊產生的VGHp才會輸出給閘極驅動器的內部電路。此外，由於本發明利用閘極驅動器原本便須具備的限流電路另作為電源控制電路使用，因此，於介紹本發明電源控制電路之前，先介紹限流電路的架構。在此請參閱圖3(b)，圖3(b)是限流電路的基本機制。本實施例是以PMOS電晶體做為電阻的特性做為設計基礎，於VGHp與VGHg之間的一路徑上，設置有一PMOS電晶體200。另外，本發明亦可採用多個相同的並聯路徑，如圖3(b)所示，除了PMOS電晶體200以外，路徑上也設置有與PMOS電晶體200相同的PMOS電晶體202。VGHp是輸入的正電壓訊號，VGHg是輸入給閘極驅動器的正電壓訊號。VGLp是輸入的負電壓訊號，
其與要輸入給閘極驅動器的負電壓訊號VGLg相同，是連接在PMOS電晶體200的閘極。
圖3(b)的限流作用如下所述：閘極驅動器一般需要限流(current-limit)的電路，用於在外部電壓VGHp和內部電壓VGHg之間的限流。由於LCD系統關閉時，必須將閘極驅動器的所有輸出通道(G1~Gn)的電壓準位拉到VGHg，進而打開所有畫素上的薄膜電晶體(TFT)，以將畫素上所儲存在電容Cs和液晶電容Clc上的電荷放掉，避免下次系統開機會有殘影的現象產生，因此，當系統關閉時，必須具有限流機制，以避免放電過程中產生瞬間大電流，而導致電路損壞；限流MOS電阻器200、202便是用來作為前述的限流機制之用，以避免瞬間大電流的產生，於本發明之一較佳實施例中，MOS電阻器200、202的W/L比會設計成具有夠大的值，以確保限流機制可以正常運作。
基於此圖3的電路機制，本發明提出電源順序控制電路。圖4繪示依據本發明一實施例，電源順序控制電路的示意圖。參閱圖4，根據圖3的機制，配合整體的閘極驅動，更達到控制電源順序的效果。本實施例以二個相同的路徑並聯為例，然而就基本功能，一個路徑即可達成。配合限流的PMOS電阻器200、202，其如圖3的電路，但是PMOS電阻器200、202的閘極連接到控制電壓VA、VB的控制端。另外，一PMOS電晶體204當作電阻器使用，連接在有輸入電壓VGHp的第一端以及有電壓VA的控制端的二端點之間。相似地、一PMOS電晶體208當作電阻器使用，連接在有輸
入電壓VGHp的第一端以及有電壓VB的控制端的二端點之間。PMOS電晶體204、208的閘極藉由回授的方式，連接到輸出電壓VGHg。一NMOS電晶體206當作電阻器使用，連接在有電壓VA的端點以及有輸出電壓VGLp的端點之間，其閘極連接到一系統低壓VCC，例如是地電壓GND。一NMOS電晶體210當作電阻器使用，連接在有電壓VB的端點以及有輸出電壓VGLp的端點之間，其閘極連接到一系統低壓VCC，例如是地電壓GND。
此實施例的電源順序控制電路的操作機制如下。若是VGHp早於VGLp=VGLg=0V或VGHp和VGLp同時進入閘極驅動電路中，因為VGHg的初始設定值為0V，所以PMOS電晶體204、208會導通，使VA=VB=VGHp。PMOS電晶體200、202為關閉狀態，此時內部VGHg仍然為0V。
當VGLp=VGLg=VGL開始往下降到某一電壓值時，此時NMOS電晶體206、210導通，進而將電壓VA及VB拉至VGL準位，使得PMOS電晶體200、202導通。此時內部的正電壓VGHg才達到VGHp準位，比VGLg進入閘極驅動電路晚。於穩態時，PMOS電晶體204、206是關閉狀態，例如可以避免構成直流路徑，如VGHpPMOS電晶體204、206NMOS電晶體206、210VGL，造成耗電。如此，本發明一實施例可以只要藉由PMOS電晶體204、206與NMOS電晶體206、210便可達到不論外部電壓源順序為何，而進入到閘極驅動器電路內部的順序都是VGLg早於VGHg，確保不會有鎖住(latch-up)的情形發生。
在設計上，其例如僅須確保在所有的電壓應用範圍內，NMOS電晶體206、210的驅動能力大於PMOS電晶體204、206。又此四顆MOS電晶體的面積不需用到很大，不會佔用可用面積，亦可降低瞬間電流。其中，由於VGHp是閘極驅動器內部電壓源，於關閉時，VGHp會迅速做放電的動作，不會有習知技術中因外接穩壓電容器導致放電過慢的問題產生。
本發明的架構可直接整合於閘極驅動電路中，減少元件成本，且不會佔掉太大晶片面積。在穩態時亦無直流短路電流的問題。另外，本發明電壓應用範圍廣，只要在設計上確保NMOS電晶體206、210的驅動能力大於PMOS電晶體204、206即可。依照實驗室的量測結果，電壓適用範圍可為VGHp=5V~25V;VGLp=-57~-20V。此外，當電源關閉時，VGHp會迅速做放電的動作，不會有因外接較大穩壓電容導致放電過慢的問題產生。又，本實施例電路不需其他控制訊號(例如由時序控制器100額外提供的控制訊號)，便可達到改變電源順序的效果。
圖5繪示依據本發明一實施例，液晶顯示面板(LCD Panel)的系統架構示意圖。參閱圖5，將如圖4描述的電路302與一般的閘極驅動104整合成閘極驅動器300，應用在液晶顯示面板上，提升液晶顯示面板的能力。
圖6繪示依據本發明一實施例，電源順序控制電路的示意圖。根據圖4的電路為基礎，本發明一實施例的電源順序控制電路，接收一輸入正電壓VGHp與一輸入負電壓VGLP，以提供一輸出正電壓VGHg與一輸出負電壓VGLg
給一閘極驅動器。電源順序控制電路包括一電壓拉高單元400、406，有一第一端接收輸入正電壓VGHp，一輸出端輸出一控制電壓VA、VB，以及一控制端接收回饋的輸出正電壓VGHg。一電壓拉低單元404、410有一第一端接收電壓拉高單元400、406輸出的控制電壓VA、VB與一輸出端連接到輸出負電壓VGLp=VGLg。一限流開關單元402、408有一第一端接收該輸入正電壓，一輸出端輸出輸出正電壓VGHg，以及一控制端接收電壓拉高單元400、406輸出的控制電壓VA、VB。當電壓拉低單元406、410的輸出端的輸出負電壓VGLg往該輸入負電壓VGLp下降時，也將電壓拉高單元400、406輸出的控制電壓VA、VB拉降，且拉降低於一啟動臨界值時，限流開關單元402、408導通以將輸入正電壓VGHp傳送出做為輸出正電壓VGHg。
對於操作機制上，在一條路徑上主要可分為三個前述的區塊400、402、404。當VGHp升高早於VGLp下降時，VA/VB會被拉高到VGHp，此時限流開關單元402為關閉狀態，VGHg=0V。VGLp=VGLg=VGL下降至一電壓準位時，電壓拉高單元400及電壓拉低單元404開啟，其設計是IPL1>IPH1、IPL2>IPH2。在穩態時，VA/VB會被拉低到VGLp，此時限流開關單元402為開啟狀態，VGHg=VGHp。圖7繪示依據本發明一實施例，電流訊號的變化示意圖。參閱圖7，從三個區塊400、402、404的電流變化可以看出，VGHg可以晚於VGLg進入閘極驅動器。
圖8繪示依據本發明一實施例，電源順序控制電路設計示意圖。參閱圖8，電壓拉高單元400，電壓拉低單元404與限流開關單元402所使用的MOS電晶體的數量無需限定，且可以有多種組合。圖中開放的端點，表示依需要有多種選擇。
以電壓拉高單元400而言，可單單只用一顆PMOS(PH1)或兩顆PMOS(PH1,PH2)以串聯連接，甚至延伸至N顆PMOS(PH1,PH2,…．,PHN-1,PHN)。另外，較佳方式如圖4的二個路徑並聯，然而路徑400a、400b、400c的數量也可依實際需變化。
以電壓拉低單元404而言，可單單只用一顆NMOS(PL1)或兩顆NMOS(PL1,PL2)以串聯方式連接，甚至延伸至N顆NMOS(PL1,PL2,…．,PLN-1,PLN)以串聯方式連接。另外、較佳方式如圖4的二個路徑並聯，然而路徑404a、404b、404c的數量也可依實際需變化。又依據不同的電壓應用範圍，可增加二極體連接(diode connect，DC)，其例如圖9所示。圖9繪示依據本發明實施例，二極體連接的幾種方式示意圖。於電壓拉低單元404中，二極體連接方塊可為一顆或多顆BJT電晶體，例如PNP或是NPN，又或是MOS元件，例如PMOS或NMOS，以二極體連接的方式呈現，亦可為BJT和MOS的組合呈現。
以限流開關單元402而言，其例如可以用PMOS(MCL)或是以PNP的BJT(QCL)來達成，例如路徑402a、402b所示。
本發明利用電源順序控制電路與閘極驅動器整合，達
到電源順序的控制。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧時序控制器
102‧‧‧源極驅動器
104‧‧‧閘極驅動器
106‧‧‧畫素顯示面板
108‧‧‧次畫素
110‧‧‧電源區塊
112‧‧‧外部電路
200、202‧‧‧PMOS電晶體
204、208‧‧‧PMOS電晶體
206、210‧‧‧NMOS電晶體
300‧‧‧閘極驅動器
302‧‧‧電源順序控制電路
400、406‧‧‧電壓拉高單元
402、408‧‧‧限流開關單元
404、410‧‧‧電壓拉低單元
400a~400c‧‧‧路徑
404a~404c‧‧‧路徑
402a、402b‧‧‧路徑
圖1繪示傳統液晶顯器面板的基本架構示意圖。
圖2繪示傳統改變電壓源順序的機制示意圖。
圖3繪示依據本發明一實施例，電源控制機制示意圖。
圖4繪示依據本發明一實施例，電源順序控制電路的示意圖。
圖5繪示依據本發明一實施例，液晶顯示面板(LCD Panel)的系統架構示意圖。
圖6繪示依據本發明一實施例，電源順序控制電路的示意圖。
圖7繪示依據本發明一實施例，電流訊號的變化示意圖。
圖8繪示依據本發明一實施例，電源順序控制電路設計示意圖。
圖9繪示依據本發明實施例，二極體連接的幾種方式示意圖。
400、406‧‧‧電壓拉高單元
402、408‧‧‧限流開關單元
404、410‧‧‧電壓拉低單元
Claims (33)
- 一種電源順序控制電路，接收一輸入正電壓與一輸入負電壓，以提供一輸出正電壓與一輸出負電壓給一閘極驅動器，包括：一電壓拉高(pull-up)單元，具有一第一端耦接至該輸入正電壓，一第二端耦接至一節點，以及一控制端接收回饋的該輸出正電壓；一電壓拉低(pull-down)單元，具有一第一端耦接至該節點，以及一第二端連接到該輸出負電壓；以及一限流開關單元，具有一第一端接收該輸入正電壓，一第二端輸出該輸出正電壓，以及一控制端耦接至該節點；其中當該輸出負電壓下降時，該電壓拉低單元將該節點所對應之一控制電壓拉降，且於該控制電壓低於一啟動臨界值時，該限流開關單元導通以將該輸入正電壓傳送出做為該輸出正電壓，其中該輸出正電壓與該輸入正電壓是相等電壓。
- 如申請專利範圍第1項所述之電源順序控制電路，其中該電壓拉低單元是一電阻器連接於該第一端與該第二端之間。
- 如申請專利範圍第1項所述之電源順序控制電路，其中該電壓拉高單元包括一第一路徑，該第一路徑包含至少一個PMOS電晶體，串聯連接於該第一端與該第二端之間，且該PMOS電晶體的一閘極連接於該控制端。
- 如申請專利範圍第3項所述之電源順序控制電 路，其中該電壓拉高單元更包括至少一條第二路徑，該第二路徑與該第一路徑相同且並聯。
- 如申請專利範圍第1項所述之電源順序控制電路，其中該電壓拉低單元包括一第一路徑，該第一路徑包含至少一個NMOS電晶體，串聯連接於該第一端與該第二端之間，且該NMOS電晶體的一閘極連接於一系統低電壓。
- 如申請專利範圍第5項所述之電源順序控制電路，其中該電壓拉低單元更包括至少一條第二路徑，該第二路徑與該第一路徑相同且並聯。
- 如申請專利範圍第5項所述之電源順序控制電路，其中該電壓拉低單元的該第一路徑更包括至少一個二極體連接器與該NMOS電晶體串聯。
- 如申請專利範圍第1項所述之電源順序控制電路，是設置在一液晶顯示裝置中，其中該限流開關單元對於該液晶顯示裝置在關閉時所進行的一放電操作，進行一電流限制操作。
- 如申請專利範圍第1項所述之電源順序控制電路，其中該限流開關單元包括一第一路徑，該第一路徑包含至少一個PMOS電晶體，串聯連接於該第一端與該第二端之間，且該PMOS電晶體的一閘極連接於該控制端。
- 如申請專利範圍第9項所述之電源順序控制電路，其中該限流開關單元包括至少一條第二路徑，該第二路徑與該第一路徑相同且並聯。
- 如申請專利範圍第1項所述之電源順序控制電路，其中該限流開關單元包括一第一路徑，該第一路徑包含至少一個BJT電晶體，串聯連接於該第一端與該第二端之間，且該BJT電晶體的一基極連接於該控制端。
- 如申請專利範圍第11項所述之電源順序控制電路，其中該限流開關單元包括至少一條第二路徑，該第二路徑與該第一路徑相同且並聯。
- 一種閘極驅動器，用以驅動一液晶顯示面板，包括：一閘極驅動電路，用以驅動該液晶顯示面板；以及一電源順序控制電路，接收一輸入正電壓以及一輸入負電壓，以提供一輸出正電壓與一輸出負電壓給該閘極驅動電路，該電源順序控制電路包括：一電壓拉高(pull-up)單元，有一第一第一端耦接至該輸入正電壓，一第二端耦接至一節點，以及一控制端接收回饋的該輸出正電壓；一電壓拉低(pull-down)單元，有一第一端耦接至該節點，以及一第二端連接到該輸出負電壓；以及一限流開關單元，具有一第一端接收該輸入正電壓，一第二端輸出該輸出正電壓，以及一控制端耦接至該節點，其中當該輸出負電壓下降時，該電壓拉低單元將該節點所對應的一控制電壓拉降，且於該控制電壓低於一啟動臨界值時，該限流開關單元導通以將該輸入正電壓傳 送出做為該輸出正電壓，其中該輸出正電壓與該輸入正電壓是相等電壓。
- 如申請專利範圍第13項所述之閘極驅動器，其中該電源順序控制電路與該閘極驅動電路整合於一閘極驅動晶片。
- 如申請專利範圍第13項所述之閘極驅動器，其中該電源順序控制電路的該電壓拉低單元是一電阻器連接於該第一端與該第二端之間。
- 如申請專利範圍第13項所述之閘極驅動器，其中該電源順序控制電路的該電壓拉高單元，包括一第一路徑，該第一路徑包含至少一個PMOS電晶體，串聯連接於該第一端與該第二端之間，且該PMOS電晶體的一閘極連接於該控制端。
- 如申請專利範圍第16項所述之閘極驅動器，其中該電源順序控制電路的該電壓拉高單元更包括至少一條第二路徑，該第二路徑與該第一路徑相同且並聯。
- 如申請專利範圍第13項所述之閘極驅動器，其中該電源順序控制電路的該電壓拉低單元包括一第一路徑，該第一路徑包含至少一個NMOS電晶體，串聯連接於該第一端與該第二端之間，且該NMOS電晶體的一閘極連接於一系統低電壓。
- 如申請專利範圍第18項所述之閘極驅動器，其中該電源順序控制電路的該電壓拉低單元更包括至少一條第二路徑，該第二路徑與該第一路徑相同且並聯。
- 如申請專利範圍第18項所述之閘極驅動器，其中該電源順序控制電路的該電壓拉低單元的該第一路徑更包括至少一個二極體連接器與該NMOS電晶體串聯。
- 如申請專利範圍第13項所述之閘極驅動器，其中該電源順序控制電路的該限流開關單元包括一第一路徑，該第一路徑包含至少一個PMOS電晶體，串聯連接於該第一端與該第二端之間，且該PMOS電晶體的一閘極連接於該控制端。
- 如申請專利範圍第21項所述之閘極驅動器，其中該電源順序控制電路的該限流開關單元更包括至少一條第二路徑，該第二路徑與該第一路徑相同且並聯。
- 如申請專利範圍第13項所述之閘極驅動器，其中該電源順序控制電路的該限流開關單元包括一第一路徑，該第一路徑包含至少一個BJT電晶體，串聯連接於該第一端與該第二端之間，且該BJT電晶體的一基極連接於該控制端。
- 如申請專利範圍第23項所述之閘極驅動器，其中該電源順序控制電路的該限流開關單元更包括至少一條第二路徑，該第二路徑與該第一路徑相同且並聯。
- 如申請專利範圍第13項所述之閘極驅動器，是用以驅動一液晶顯示裝置，其中該電源順序控制電路的該限流開關單元對於該液晶顯示裝置在關閉時所進行的一放電操作，進行一電流限制操作。
- 一種液晶顯示面板，包括： 一畫素顯示單元，有多個畫素；一源極驅動器；一閘極驅動器，其中該源極驅動器與該閘極驅動器驅動該些畫素的顯示；一電源單元，提供一操作正電壓與一操作負電壓；一電源順序控制電路，接收該操作正電壓與該操作負電壓做為一輸入正電壓與一輸入負電壓，以及輸出該操作正電壓與該操作負電壓至該閘極驅動器以做為一輸出正電壓與一輸出負電壓，該電源順序控制電路包括：一電壓拉高(pull-up)單元，有一第一端耦接至該輸入正電壓，一第二端耦接至一節點，以及一控制端接收回饋的該輸出正電壓；一電壓拉低(pull-down)單元，有一第一端耦接至該節點，以及一第二端耦接至該輸出負電壓；以及一限流開關單元，有一第一端接收該輸入正電壓，一第二端輸出該輸出正電壓，以及一控制端耦接至該節點，以及一時序控制器，控制該源極驅動器、該閘極驅動器、該電源單元以及該電源順序控制電路，以間接驅動該畫素顯示單元，其中當該輸出負電壓下降時，該電壓拉低單元將該節點所對應的一控制電壓拉降，且該控制電壓低於一啟動臨界值時，該限流開關單元導通以將該輸入正電壓傳送出做為該輸出正電壓，其中該輸出正電壓與該輸入正電壓是相等電壓。
- 如申請專利範圍第26項所述之液晶顯示面板，其中該電源順序控制電路與該閘極驅動器是分別的二個單元，或是整合在一起的一閘極驅動晶片。
- 如申請專利範圍第26項所述之液晶顯示面板，其中該電源順序控制電路的該電壓拉低單元是一電阻器連接於該第一端與該第二端之間。
- 如申請專利範圍第26項所述之液晶顯示面板，其中該電源順序控制電路的該電壓拉高單元，包括至少一路徑，該路徑包含至少一個PMOS電晶體，串聯連接於該第一端與該第二端之間，且該PMOS電晶體的一閘極連接於該控制端。
- 如申請專利範圍第26項所述之液晶顯示面板，其中該電源順序控制電路的該電壓拉低單元包括至少一路徑，該路徑包含至少一個NMOS電晶體，串聯連接於該第一端與該第二端之間，且該NMOS電晶體的一閘極連接於一系統低電壓。
- 如申請專利範圍第26項所述之液晶顯示面板，其中該電源順序控制電路的該限流開關單元包括至少一路徑，該路徑包含至少一個PMOS電晶體，串聯連接於該第一端與該第二端之間，且該PMOS電晶體的一閘極連接於該控制端。
- 如申請專利範圍第26項所述之液晶顯示面板，其中該電源順序控制電路的該限流開關單元包括至少一路徑，該路徑包含至少一個BJT電晶體，串聯連接於該第一端與該第二端之間，且該BJT電晶體的一基極連接於該控制端。
- 如申請專利範圍第26項所述之液晶顯示面板，其中該電源順序控制電路的該限流開關單元對於該液晶顯示面板在關閉時所進行的一放電操作，進行一電流限制操作。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097116995A TWI402807B (zh) | 2008-05-08 | 2008-05-08 | 電源順序控制電路及所應用的閘極驅動器與液晶顯示面板 |
| US12/177,166 US8599182B2 (en) | 2008-05-08 | 2008-07-22 | Power sequence control circuit, and gate driver and LCD panel having the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097116995A TWI402807B (zh) | 2008-05-08 | 2008-05-08 | 電源順序控制電路及所應用的閘極驅動器與液晶顯示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200947400A TW200947400A (en) | 2009-11-16 |
| TWI402807B true TWI402807B (zh) | 2013-07-21 |
Family
ID=41266347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097116995A TWI402807B (zh) | 2008-05-08 | 2008-05-08 | 電源順序控制電路及所應用的閘極驅動器與液晶顯示面板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8599182B2 (zh) |
| TW (1) | TWI402807B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI386656B (zh) * | 2009-07-02 | 2013-02-21 | Novatek Microelectronics Corp | 電容值測量電路與方法 |
| TWI416492B (zh) * | 2009-11-25 | 2013-11-21 | Innolux Corp | 驅動系統、顯示裝置及驅動方法 |
| TWI637367B (zh) * | 2016-09-12 | 2018-10-01 | 瑞鼎科技股份有限公司 | 閘極驅動器 |
| CN113516956B (zh) * | 2017-12-20 | 2023-03-24 | 矽创电子股份有限公司 | 驱动电路的耐高压电路 |
| CN110011521B (zh) * | 2018-01-04 | 2020-11-10 | 华润矽威科技（上海）有限公司 | 驱动电路、驱动芯片及其驱动方法 |
| CN108962170B (zh) * | 2018-07-26 | 2021-01-15 | 京东方科技集团股份有限公司 | 关机放电电路、显示基板和关机放电方法 |
| WO2020223970A1 (zh) * | 2019-05-09 | 2020-11-12 | 京东方科技集团股份有限公司 | 栅极驱动电路及其电流调节方法、显示装置 |
| TWI809893B (zh) * | 2022-05-24 | 2023-07-21 | 聯詠科技股份有限公司 | 閘極驅動器及其相關輸出電壓控制方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249145B1 (en) * | 1997-12-26 | 2001-06-19 | Hitachi, Ltd. | Level conversion circuit and semiconductor integrated circuit device employing the level conversion circuit |
| US20040239655A1 (en) * | 2001-12-27 | 2004-12-02 | Kunihiko Tani | Display drive control system |
| TWI282961B (en) * | 2004-04-30 | 2007-06-21 | Nec Lcd Technologies Ltd | Liquid crystal display device, and light source driving circuit and method to be used in same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5760759A (en) * | 1994-11-08 | 1998-06-02 | Sanyo Electric Co., Ltd. | Liquid crystal display |
| KR100237685B1 (ko) * | 1997-09-09 | 2000-01-15 | 윤종용 | 전력 제어 회로를 갖는 액정 표시 장치 |
| KR100308208B1 (ko) * | 1998-09-21 | 2001-11-30 | 윤종용 | 반도체집적회로장치의입력회로 |
| TW407256B (en) * | 1998-10-16 | 2000-10-01 | Samsung Electronics Co Ltd | Power supply apparatus of an LCD and voltage sequence control method |
| US6351360B1 (en) * | 1999-09-20 | 2002-02-26 | National Semiconductor Corporation | Apparatus for selective shutdown of devices of an integrated circuit in response to thermal fault detection |
| TW556145B (en) * | 2000-01-11 | 2003-10-01 | Toshiba Corp | Flat display apparatus having scan-line driving circuit and its driving method |
| US6407898B1 (en) * | 2000-01-18 | 2002-06-18 | Taiwan Semiconductor Manufacturing Company Ltd. | Protection means for preventing power-on sequence induced latch-up |
| KR100747684B1 (ko) * | 2001-08-14 | 2007-08-08 | 엘지.필립스 엘시디 주식회사 | 전원 시퀀스장치 및 그 구동방법 |
| US6720821B2 (en) * | 2002-02-21 | 2004-04-13 | Broadcom Corporation | Methods and systems for generating interim voltage supplies |
| US6839211B2 (en) * | 2002-02-21 | 2005-01-04 | Broadcom Corporation | Methods and systems for reducing power-on failure of integrated circuits |
-
2008
- 2008-05-08 TW TW097116995A patent/TWI402807B/zh active
- 2008-07-22 US US12/177,166 patent/US8599182B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249145B1 (en) * | 1997-12-26 | 2001-06-19 | Hitachi, Ltd. | Level conversion circuit and semiconductor integrated circuit device employing the level conversion circuit |
| US20040239655A1 (en) * | 2001-12-27 | 2004-12-02 | Kunihiko Tani | Display drive control system |
| TWI282961B (en) * | 2004-04-30 | 2007-06-21 | Nec Lcd Technologies Ltd | Liquid crystal display device, and light source driving circuit and method to be used in same |
Also Published As
| Publication number | Publication date |
|---|---|
| US8599182B2 (en) | 2013-12-03 |
| US20090278590A1 (en) | 2009-11-12 |
| TW200947400A (en) | 2009-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI402807B (zh) | 電源順序控制電路及所應用的閘極驅動器與液晶顯示面板 | |
| US10380963B2 (en) | Display driving circuit, driving method thereof, and display device | |
| US8188962B2 (en) | Liquid crystal display having logic converter for controlling pixel units to discharge | |
| KR100910562B1 (ko) | 표시 장치의 구동 장치 | |
| US8816728B2 (en) | Gate driving circuit and display apparatus having the same | |
| US8860651B2 (en) | Display panel and gate driver therein | |
| TWI451391B (zh) | 顯示器裝置及其驅動方法 | |
| US8754838B2 (en) | Discharge circuit and display device with the same | |
| US20040145551A1 (en) | Liquid crystal display apparatus having pixels with low leakage current | |
| US20150028933A1 (en) | Gate driving circuit for display | |
| US20080030494A1 (en) | Gate-on voltage generation circuit, gate-off voltage generation circuit, and liquid crystal display device having the same | |
| US20150123886A1 (en) | Gate driving circuit for display | |
| CN101587688B (zh) | 电源顺序控制电路及所应用的栅极驱动器与液晶显示面板 | |
| US8390558B2 (en) | Liquid crystal display | |
| US8134525B2 (en) | Drive circuit for generating a delay drive signal | |
| TWI498867B (zh) | 影像顯示系統、感測電路與感測並補償電晶體之臨界電壓偏移之方法 | |
| US20120007901A1 (en) | Pixel circuitry of display device | |
| US8363037B2 (en) | Reset circuit for power-on and power-off | |
| US10643728B2 (en) | Display driving circuit, driving method thereof, and display device | |
| US20090206878A1 (en) | Level shift circuit for a driving circuit | |
| US9805683B2 (en) | Gate driver on array circuit for different resolutions, driving method thereof, and display device including the same | |
| CN211181608U (zh) | 电源时序控制电路及显示装置 | |
| WO2014121474A1 (zh) | 液晶显示器及其补偿电路、薄膜晶体管的电压的关闭方法 | |
| US20210335225A1 (en) | Display panel driving method and drive circuit | |
| KR100697269B1 (ko) | 액정 디스플레이 장치를 위한 고속 방전회로 |