KR100697269B1 - 액정 디스플레이 장치를 위한 고속 방전회로 - Google Patents

액정 디스플레이 장치를 위한 고속 방전회로 Download PDF

Info

Publication number
KR100697269B1
KR100697269B1 KR1020000065877A KR20000065877A KR100697269B1 KR 100697269 B1 KR100697269 B1 KR 100697269B1 KR 1020000065877 A KR1020000065877 A KR 1020000065877A KR 20000065877 A KR20000065877 A KR 20000065877A KR 100697269 B1 KR100697269 B1 KR 100697269B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
gate
voltage
crystal display
display device
Prior art date
Application number
KR1020000065877A
Other languages
English (en)
Other versions
KR20020036026A (ko
Inventor
연윤모
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000065877A priority Critical patent/KR100697269B1/ko
Publication of KR20020036026A publication Critical patent/KR20020036026A/ko
Application granted granted Critical
Publication of KR100697269B1 publication Critical patent/KR100697269B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

여기에 개시된 액정 디스플레이 장치를 위한 고속 방전회로는, 액정 디스플레이 장치의 파워 오프시 액정에 충전되어 있는 전하의 방전 시간이 게이트 오프 전압 레벨과 반비례한다는 원리를 이용하여, 상기 액정 디스플레이 장치의 파워 오프시 상기 게이트 오프 전압 레벨을 급격히 높여준다. 그 결과, 액정 패널에 충전되어 있는 전하들이 신속히 방전되어, 이상화면의 디스플레이를 효과적으로 방지할 수 있다.

Description

액정 디스플레이 장치를 위한 고속 방전회로{FAST DISCHARGE CIRCUIT FOR LIQUID CRYSTAL DISPLAY}
도 1은 일반적인 액정 디스플레이 장치의 구성을 보여주기 위한 블록도;
도 2는 도 1에 도시된 액정 디스플레이 장치의 구동 전압 및 게이트 온/오프 전압을 보여주기 위한 도면;
도 3은 본 발명에 의한 액정 디스플레이 장치의 구성을 간략하게 보여주기 위한 블록도;
도 4는 도 3에 도시된 본 발명의 바람직한 실시예에 의한 방전회로의 구성을 보여주기 위한 회로도;
도 5는 도 3에 도시된 액정 디스플레이 장치의 구동 전압 및 게이트 온/오프 전압을 보여주기 위한 도면; 그리고
도 6은 액정 디스플레이 장치의 게이트 전압(Vgs)-채널 전류(Ids) 특성을 보여주기 위한 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
1 : 타이밍 제어 회로 2 : 게이트 드라이브 회로
3 : 소오스 드라이브 회로 4 : 계조전압 발생기
5 : 액정 패널 6 : 게이트 온/오프 전압 발생 회로
100 : 방전회로
본 발명은 액정 디스플레이 장치(liquid crystal display ; LCD)에 관한 것으로, 좀 더 구체적으로는 액정 디스플레이 장치의 화소(pixel) 전압을 고속으로 방전하기 위한 회로에 관한 것이다.
액정 디스플레이 장치는 현재뿐만 아니라, 다가오는 멀티미디어 사회에서도 반드시 필요한 디스플레이 장치로서 각광을 받고 있다. 특히 휴대용 컴퓨터 및 기타 휴대용 장치들이 보급이 증가함에 따라 액정 디스플레이 장치에 대한 수요 또한 증가하고 있다.
도 1은 일반적인 액정 디스플레이 장치의 구성을 보여주기 위한 블록도이다. 도 1에 도시된 바와 같이, 일반적인 액정 디스플레이 장치는 크게 타이밍 제어 회로(1), 게이트 드라이브 회로(2), 소오스 드라이브 회로(3), 계조전압 발생 회로(4), 액정 패널(5), 그리고 게이트 온/오프 전압 발생 회로(6)로 구성된다.
타이밍 제어 회로(1)는 R(red), G(green), B(blue)의 색 신호(RGB), 수평 및 수직 동기신호(HSync, VSync) 및 클럭 신호(CLK)에 응답해서 게이트 드라이브 회로(2) 및 소오스 드라이브 회로(3)에서 필요로 하는 제어신호들을 발생한다. 게이트 드라이브 회로(2)에는 액정 패널(5)에 구비된 박막 트랜지스터를 턴 온/오프 시키는데 필요한 게이트 온/오프 전압(Von/Voff)을 발생하기 위한 게이트 온/오프 전압 발생 회로(6)가 연결되고, 소오스 드라이브 회로(3)에는 다수의 레벨을 가지는 계조 전압들을 발생하기 위한 계조 전압 발생 회로(4)가 연결된다. 그리고, 게이트 드라이브 회로(2) 및 소오스 드라이브 회로(3)에는 액정 패널(5)이 연결되어, 게이트 드라이브 회로(2) 및 소오스 드라이브 회로(3)로부터 발생되는 제어 신호에 응답해서 디지털 영상 데이터를 디스플레이 한다. 상기 액정 패널(5)은, 다수 개의 게이트 라인들(G0-Gn)과, 게이트 라인들(G0-Gn) 각각에 수직으로 교차하는 다수 개의 데이터 라인들(D1-Dm)로 구성된다. 각각의 게이트 라인들(G0-Gn)에는 게이트 드라이브 회로(2)가 연결되고, 각각의 데이터 라인들(D1-Dm)에는 소오스 드라이브 회로(3)가 연결된다.
액정 패널(5)의 각 게이트 라인과 데이터 라인이 교차하는 각각의 영역에는 하나의 화소(pixel)가 구성되며, 각각의 화소는 하나의 박막 트랜지스터(Thin Film Transistor ; TFT), 하나의 유지 캐패시터(storage capacitor ; Cst) 및 하나의 액정 캐패시터(liquid crystal capacitor ; Cp)로 구성된다. 구체적으로, 상기 박막 트랜지스터(TFT)의 게이트는 게이트 라인과 연결되고, 소오스는 대응되는 데이터 라인에 연결되며, 드레인에는 액정 캐패시터(Cp)의 일단과 유지 캐패시터(Cst)의 일단이 병렬로 연결된다. 그리고, 액정 캐패시터(Cp)의 타단은 공통 전극에 연결되고, 유지 캐패시터(Cst)의 타단은 전단의 게이트 라인에 연결된다. 그 결과, 액정 캐패시터(Cp)의 양단 전압은 공통 전극과 대응되는 데이터 라인 전압에 의해 결정이 되며, 유지 캐패시터(Cst)의 양단 전압은 대응되는 데이터 라인과 전단의 게이트 라인 전압에 의해 결정이 된다.
일반적으로, 상기 박막 트랜지스터(TFT)는 스위치로 작용하는데, 예를 들어 상기 트랜지스터가 턴 온 상태일 때에는 계조 전압 발생 회로(4)로부터 발생된 계조 전압에 의해서 액정 캐패시터(Cp)가 충전되고, 상기 트랜지스터가 턴 오프 상태일 때에는 액정 캐패시터(Cp)에 충전된 전압이 누설되는 것을 방지한다. 여기서, 박막 트랜지스터(TFT)를 턴 온 시키는데 필요한 전압을 게이트 온 전압(Von), 그리고 박막 트랜지스터를 턴 오프 시키는데 필요한 전압을 게이트 오프 전압(Voff)이라고 한다.
도 2는 도 1에 도시된 액정 디스플레이 장치의 구동 전압 및 게이트 온/오프 전압의 일례를 보여주기 위한 도면이다. 도 2를 참조하면, 액정 디스플레이 장치의 구동 전압은 Vin으로, 게이트 온 전압은 Von으로, 그리고 게이트 오프 전압은 Voff로 각각 표시된다. 실제 액정 디스플레이 장치에서는 게이트 온 전압(Von)으로 20V 이상의 전압이 사용되고, 게이트 오프 전압(Voff)으로는 -7V 이하의 전압이 사용된다. 상기 게이트 온/오프 전압(Von/Voff)은 액정 패널(5)이 대형화되고, 고해상도가 됨에 따라 더욱 큰 값이 요구되는 특징을 가진다. 이러한 박막 트랜지스터(TFT)에서는 액정 캐패시터(Cp)에 충전되어 있는 전압에 의해 투과율이 제어되며, 이로 인해 색의 표시가 이루어진다. 상기 게이트 온/오프 전압(Von/Voff)에 따른 액정 패널(5)의 동작은 다음과 같다.
예를 들어, 도 1에서 제 1 게이트 라인(G1)에 게이트 온 전압(Von)이 인가되고, 나머지 게이트 라인에 게이트 오프 전압(Voff)이 인가될 때, 제 1 게이트 라인(G1)에 연결되어 있는 1 행의 박막 트랜지스터들(TFT1)은 모두 턴 온 된다. 이 때, 소오스 드라이브 회로(3)로부터 데이터 라인(D1-Dm)을 통해 제공되는 데이터 구동 전압(Vin)은 제 1 박막 트랜지스터(TFT1)를 경유하여 제 1 액정 캐패시터(Cp1)와 제 1 유지 캐패시터(Cst1)로 인가된다. 이로 인해 제 1 액정 캐패시터(Cp1)는 데이터 구동 전압(Vin)과 공통 전극 전압 사이의 차이에 해당되는 전압에 의해 충전되며, 제 1 유지 캐패시터(Cst1)는 데이터 구동 전압(Vin)과 전단 게이트 라인(G0)의 게이트 오프 전압(Voff)과의 차이에 해당되는 전압에 의해 충전된다. 그리고, 제 1 게이트 라인에 인가되고 있는 게이트 온 전압(Von)에 의해 제 1 게이트 라인(G1)에 연결되어 있는 다음 행의 제 2 유지 캐패시터(Cst2) 또한 충전된다. 게이트 오프 구간에서는 상기 유지 캐패시터(Cst2)의 양단 전압이 제 2 액정 캐패시터(Cp2)의 전압보다 크고, 이로 인해 제 2 액정 캐패시터(Cp2)는 전하를 계속 공급받게 된다. 그러므로, 제 2 액정 캐패시터(Cp2)는 게이트 온 구간시 인가된 전압을 유지시킬 수 있다.
이 상태에서 사용자가 전원 스위치를 오프 시키거나, 정전 등의 이유로 외부 전원이 차단될 경우, 액정 패널(5) 내의 유지 캐패시터(Cst)와 액정 캐패시터(Cp)에 충전되어 있던 전하가 완전히 방전되는 데에는 약간의 시간이 걸린다. 왜냐하면, 전원이 차단되면서 박막 트랜지스터(TFT)가 턴 오프 되어 드레인 단자가 플로팅(floating) 상태로 되기 때문에, 유지 캐패시터(Cst)와 액정 캐패시터(Cp)에 충전된 전하는 자연적으로 방전되기 때문이다. 이에 따라, 사용자가 전원의 공급을 차단하더라도 완만한 전하 방전에 의해 화면이 천천히 사라지는 문제가 발생된다.
일반적으로 전하의 방전은 박막 트랜지스터(TFT)의 게이트 전압(Vgs)-채널 전류(Ids) 특성에 따라서 그 시간이 길거나 짧게 되며, 현재의 드라이브 회로에서는 외부 인가 전압의 턴 오프 후 수 십 밀리 초(ms) 내지 수백 밀리 초(ms)의 시간에 걸쳐 게이트 오프 전압(Voff) 레벨이 0V(즉, 접지 레벨)로 떨어지게 된다. 이 때부터 액정 패널(5) 내에 충전되어 있던 전하가 방전되어 흑(normally black)/백(normally white)의 화면이 된다. 즉, 액정 디스플레이 장치는, 그것의 파워 오프시, 화면이 완전한 흑/백의 화면이 될 때까지 이상화면(즉, 방전되는 동안의 화면 표시 상태)을 디스플레이 하게 된다.
이와 같은 문제를 해결하기 위해서 액정 디스플레이 장치에 구비된 백라이트(back light) (미 도시됨)를 먼저 오프하고 액정 디스플레이 장치의 구동 전원(Vin)을 오프하는 방법이 사용되고 있으나, 이 방법은 외부 빛에 의한 내부 백라이트 구성 부분의 반사로 인해서 상기 문제에 대한 완전한 해결을 할 수 없는 한계를 가지고 있다.
따라서, 본 발명의 목적은 상술한 문제점을 해결하기 위해 제안된 것으로, 액정 디스플레이 장치의 턴 오프시 액정 패널에 충전되어 있는 전하들을 신속히 방전함으로써, 이상화면의 디스플레이를 방지할 수 있는 장치를 제공하는데 있다.
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 액정 디스플레이 장치는, 디지털 영상 데이터를 디스플레이하기 위한 액정 패널과, 상기 액정 패널로 게이트 온 전압 및 게이트 오프 전압을 발생하기 위한 게 이트 온/오프 전압 발생 회로, 그리고 상기 액정 디스플레이 장치의 파워 오프시 상기 게이트 온 전압 및 게이트 오프 전압에 응답해서 상기 게이트 오프 전압의 레벨을 높여줌으로써 상기 액정 패널에 충전된 전하를 고속으로 방전하기 위한 방전회로를 포함한다.
바람직한 실시예에 있어서, 상기 방전 회로는, 상기 게이트 온 전압을 받아들이기 위한 제 1 입력 단자와, 상기 게이트 오프 전압을 받아들이기 위한 제 2 입력 단자와, 상기 제 1 입력 단자와 직렬로 연결된 전류통로와, 병렬로 연결된 저항 및 캐패시터를 통해 공통 단자에 연결된 제어 단자를 구비한 제 1 트랜지스터, 그리고 상기 제 2 입력단자와 상기 제 1 트랜지스터의 상기 전류 통로 사이에 연결된 전류 통로와, 병렬로 연결된 저항 및 캐패시터를 통해 상기 공통 단자에 연결된 제어 단자를 구비한 제 2 트랜지스터를 포함한다. 여기서, 상기 제 2 트랜지스터의 상기 제어 단자에는 상기 액정 디스플레이 장치의 구동 전압을 받아들이기 위한 제 3 단자가 연결되고, 상기 제어 단자와 상기 제 2 입력단자 사이에는 피드백 저항이 직렬로 연결된다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면 도 3 내지 6을 참조하여 상세히 설명한다.
본 발명의 신규한 액정 디스플레이 장치를 위한 고속 방전회로는, 상기 액정 디스플레이 장치의 파워 오프시 상기 게이트 오프 전압 레벨을 급격히 높여줌으로써, 액정 패널에 충전되어 있는 전하들이 신속히 방전한다.
도 3은 본 발명에 의한 액정 디스플레이 장치의 구성을 간략하게 보여주기 위한 블록도이다. 도 3을 참조하면 본 발명에 의한 액정 디스플레이 장치는 크게 타이밍 제어 회로(1), 게이트 드라이브 회로(2), 소오스 드라이브 회로(3), 계조전압 발생 회로(4), 액정 패널(5), 게이트 온/오프 전압 발생 회로(6), 그리고 방전 회로(100)로 구성된다. 도 3에 도시된 회로는 도 1에 도시된 회로와 비교해볼 때, 게이트 온/오프 전압 발생 회로(6)에 연결된 방전 회로(100)를 제외하고는 도 1에 도시된 회로와 동일한 구성을 가진다. 따라서, 상기 구성 요소들 중 도 1에 도시된 액정 디스플레이 장치의 구성 요소와 동일한 것에 대해서는 도 1에서 사용한 것과 동일한 참조 번호를 사용하였고, 중복되는 설명을 피하기 위해서 도 1에 도시된 구성 요소와 동일한 구성 요소에 대한 상세 설명은 생략한다.
도 4는 도 3에 도시된 본 발명의 바람직한 실시예에 의한 방전회로(100)의 구성을 보여주기 위한 회로도이다. 도 4를 참조하면, 본 발명에 의한 방전회로(100)는, 게이트 온/오프 전압 발생 회로(6)로부터 출력되는 게이트 온 전압(Von)을 받아들이기 위한 제 1 입력 단자와, 게이트 온/오프 전압 발생 회로(6)로부터 출력되는 게이트 오프 전압(Voff)을 받아들이기 위한 제 2 입력 단자와, 전류통로가 제 1 입력 단자와 직렬로 연결된 제 1 트랜지스터(T1), 그리고 전류 통로의 일단이 제 2 입력단자와 연결되고, 전류 통로의 타단이 제 1 트랜지스터(T1)의 전류 통로와 직렬로 연결된 제 2 트랜지스터(T2)를 포함한다. 제 1 트랜지스터(T1)의 제어 단자는 병렬로 연결된 저항(R)과 캐패시터(C)를 통해 공통 단자(또는 접지)에 연결되고, 제 2 트랜지스터(T2)의 제어 단자 역시 병렬로 연결된 저항(R)과 캐패시터(C)를 통해 공통 단자에 연결된다. 그리고, 제 2 트랜지스터(T2)의 제어 단자에는 액정 디스플레이 장치의 구동 전압(Vin)을 받아들이기 위한 제 3 단자가 저항(R)을 통해 연결되며, 상기 제어 단자와 제 2 입력단자 사이에는 피드백 저항(10)이 더 연결된다.
상기 제 1 트랜지스터(T1)는 제 1 입력 단자로부터 입력되는 게이트 온 전압(Von)을 받아들여 스위칭 동작을 수행하며, 상기 제 2 트랜지스터(T2)는 제 2 입력 단자로부터 입력되는 게이트 오프 전압(Voff)을 받아들여 스위칭 동작을 수행한다. 도면에는 상기 제 1 및 제 2 트랜지스터들(T1, T2)이 바이폴라 접합 트랜지스터(Bipolar Junction Transistor ; BJT)로 구성되어 있으나, 이는 일 예에 불과하며, MOS(Metallic Oxide Semiconductor) 트랜지스터 등으로도 구성이 가능하다.
도 5는 도 3에 도시된 액정 디스플레이 장치의 구동 전압(Vin) 및 게이트 온/오프 전압(Von/Voff)을 보여주기 위한 도면이다. 도 5를 참조하면, 액정 디스플레이 장치의 파워 오프시 게이트 오프 전압(Voff) 레벨은 도 2에 도시된 도면과 비교할 때 급격히 높아짐을 알 수 있다. 그리고, 게이트 오프 전압(Voff) 레벨이 높아짐에 따라 방전 시간이 현저히 줄어드는 것을 확인할 수 있다. 이는 방전 시간이 게이트 오프 전압(Voff) 레벨과 반비례한다는 것을 의미하며, 본 발명에 의한 방전 회로(100)는 바로 이와 같은 원리를 이용하여 액정 디스플레이 장치의 파워 오프시 게이트 오프 전압(Voff) 레벨을 올려줌으로써 방전 시간을 단축시킨다. 이와 같은 방전 시간과 게이트 오프 전압(Voff) 레벨과의 관계는 다음과 같은 이론에 근거하여 얻어진다.
도 6은 액정 디스플레이 장치의 게이트 전압(Vgs)-채널 전류(Ids) 특성을 보여주기 위한 도면이다. 도 6을 참조하면, 액정 디스플레이 장치의 게이트 전압(Vgs)이 게이트 오프 전압(Voff) 보다 큰 영역에서 채널 전류(Ids)는 게이트 전압 함수(f(Vgs))에 비례(즉, Ids ∝ f(Vgs))한다. 그리고, 액정 디스플레이 장치의 전원 차단시(또는 파워 오프시) 액정에 충전된 전하의 방전 시간(Tdis)은 채널 전류(Ids)와 반비례한다(즉, Tdis ∝ 1/Ids). 그러므로, 액정 디스플레이 장치의 전원 차단시 액정에 충전된 전하의 방전 시간(Tdis)은 결과적으로 시간에 따른 게이트 오프 전압(Voff) 레벨과 반비례하게 된다(즉, Tdis ∝ 1/Voff(t)). 따라서, 액정 디스플레이 장치의 전원이 차단된 이후 게이트 오프 전압(Voff) 레벨이 증가할수록 액정에 충전된 전하의 방전 시간(Tdis)이 짧아지는 것을 알 수 있다. 바로 이와 같은 원리를 이용하여 본 발명에 의한 방전 회로(100)는 액정 디스플레이 장치의 파워 오프시 게이트 오프 전압(Voff) 레벨을 올려줌으로써 방전 시간을 단축시켜 준다. 도 4를 참조하여 상기 방전 회로(100)의 동작을 살펴보면 다음과 같다.
먼저, 액정 디스플레이 장치에 전원이 인가되면(즉, 파워 온 되면), 액정 디스플레이 장치의 구동 전압(Vin)이 하이 레벨(예컨데 5V)이 되며, 게이트 온/오프 전압 발생 회로(6)로부터 발생된 하이 레벨의 게이트 온 전압(Von)(예컨데 20V 이상)에 의해 제 1 트랜지스터(T1)가 턴 온 되고, 제 2 트랜지스터(T2)는 턴 오프된다. 이어서 액정 디스플레이 장치가 작동된 이후 액정 디스플레이 장치가 파워 오프 되면, 게이트 온/오프 전압 발생 회로(6)로부터 발생된 로우 레벨의 게이트 오프 전압(Voff)(예컨데 -7V 이하)에 의해 제 2 트랜지스터(T2)가 턴 온 된다. 이 때, 제 2 트랜지스터(T2)가 턴 온 되고, 액정 디스플레이 장치의 구동 전압(Vin)이 로우 레벨(예컨데 0V)이 됨과 동시에 게이트 오프 전압(Voff)은 도 5에 도시된 바와 같이 급격하게 증가하게 된다. 그 결과, 높아진 게이트 오프 전압(Voff)에 의해서 액정에 충전된 전하의 방전 시간(Tdis)이 현저히 줄어들게 된다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
이상과 같은 본 발명에 의하면, 액정 디스플레이 장치의 턴 오프시 액정 패널에 충전되어 있는 전하들을 신속히 방전함에 의해서, 이상화면의 디스플레이를 방지할 수 있다.

Claims (3)

  1. 액정 디스플레이 장치에 있어서:
    디지털 영상 데이터를 디스플레이하기 위한 액정 패널과;
    상기 액정 패널로 게이트 온 전압 및 게이트 오프 전압을 발생하기 위한 게이트 온/오프 전압 발생 회로; 그리고
    상기 액정 디스플레이 장치의 파워 오프시 상기 게이트 온 전압 및 게이트 오프 전압에 응답해서 상기 게이트 오프 전압의 레벨을 높여줌으로써 상기 액정 패널에 충전된 전하를 고속으로 방전하기 위한 방전회로를 포함하는 것을 특징으로 하는 액정 디스플레이 장치를 위한 고속 방전회로.
  2. 제 1 항에 있어서,
    상기 게이트 오프 전압은 상기 액정 패널에 충전된 전하의 방전시간과 반비례하는 것을 특징으로 하는 액정 디스플레이 장치를 위한 고속 방전회로.
  3. 제 1 항에 있어서,
    상기 방전 회로는,
    상기 게이트 온 전압을 받아들이기 위한 제 1 입력 단자와;
    상기 게이트 오프 전압을 받아들이기 위한 제 2 입력 단자와;
    상기 제 1 입력 단자와 직렬로 연결된 전류통로와, 병렬로 연결된 저항 및 캐패시터를 통해 공통 단자에 연결된 제어 단자를 구비한 제 1 트랜지스터; 그리고
    상기 제 2 입력단자와 상기 제 1 트랜지스터의 상기 전류 통로 사이에 연결된 전류 통로와, 병렬로 연결된 저항 및 캐패시터를 통해 상기 공통 단자에 연결된 제어 단자를 구비한 제 2 트랜지스터를 포함하되,
    상기 제 2 트랜지스터의 상기 제어 단자에는 상기 액정 디스플레이 장치의 구동 전압을 받아들이기 위한 제 3 단자가 연결되고, 상기 제어 단자와 상기 제 2 입력단자 사이에는 피드백 저항이 직렬로 연결되는 것을 특징으로 하는 액정 디스플레이 장치를 위한 고속 방전회로.
KR1020000065877A 2000-11-07 2000-11-07 액정 디스플레이 장치를 위한 고속 방전회로 KR100697269B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000065877A KR100697269B1 (ko) 2000-11-07 2000-11-07 액정 디스플레이 장치를 위한 고속 방전회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000065877A KR100697269B1 (ko) 2000-11-07 2000-11-07 액정 디스플레이 장치를 위한 고속 방전회로

Publications (2)

Publication Number Publication Date
KR20020036026A KR20020036026A (ko) 2002-05-16
KR100697269B1 true KR100697269B1 (ko) 2007-03-21

Family

ID=19697667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000065877A KR100697269B1 (ko) 2000-11-07 2000-11-07 액정 디스플레이 장치를 위한 고속 방전회로

Country Status (1)

Country Link
KR (1) KR100697269B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101328778B1 (ko) * 2006-12-27 2013-11-13 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR100996813B1 (ko) 2008-06-11 2010-11-25 매그나칩 반도체 유한회사 방전회로 및 이를 구비한 표시장치
KR102156230B1 (ko) * 2013-10-24 2020-09-15 삼성전자주식회사 잔류 전압을 강제로 방전시킬 수 있는 데이터 저장 장치, 이의 동작 방법, 및 이를 포함하는 데이터 처리 시스템

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05303355A (ja) * 1992-04-28 1993-11-16 Sharp Corp 液晶表示パネルの駆動回路
KR970050056A (ko) * 1995-12-29 1997-07-29 김광호 박막트랜지스터 액정 표시 장치 구동방법
JPH09222590A (ja) * 1996-10-18 1997-08-26 Komatsu Ltd 液晶駆動装置およびレーザマーカ
KR970067076A (ko) * 1996-03-21 1997-10-13 쯔지 하루오 액정 표시 장치
KR19980014827A (ko) * 1996-08-16 1998-05-25 김광호 파워-오프 방전 회로를 갖는 액정 표시 장치
KR19990016185A (ko) * 1997-08-13 1999-03-05 윤종용 박막 트랜지스터 액정 표시 장치의 구동 방법
KR19990024296A (ko) * 1997-08-01 1999-04-06 윤종용 박막 트랜지스터 액정 표시 장치 구동 방법
JPH11271707A (ja) * 1998-03-19 1999-10-08 Toshiba Corp 液晶表示装置
KR20000007218A (ko) * 1998-07-01 2000-02-07 윤종용 외등 자동 점소등장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05303355A (ja) * 1992-04-28 1993-11-16 Sharp Corp 液晶表示パネルの駆動回路
KR970050056A (ko) * 1995-12-29 1997-07-29 김광호 박막트랜지스터 액정 표시 장치 구동방법
KR970067076A (ko) * 1996-03-21 1997-10-13 쯔지 하루오 액정 표시 장치
KR19980014827A (ko) * 1996-08-16 1998-05-25 김광호 파워-오프 방전 회로를 갖는 액정 표시 장치
JPH09222590A (ja) * 1996-10-18 1997-08-26 Komatsu Ltd 液晶駆動装置およびレーザマーカ
KR19990024296A (ko) * 1997-08-01 1999-04-06 윤종용 박막 트랜지스터 액정 표시 장치 구동 방법
KR19990016185A (ko) * 1997-08-13 1999-03-05 윤종용 박막 트랜지스터 액정 표시 장치의 구동 방법
JPH11271707A (ja) * 1998-03-19 1999-10-08 Toshiba Corp 液晶表示装置
KR20000007218A (ko) * 1998-07-01 2000-02-07 윤종용 외등 자동 점소등장치

Also Published As

Publication number Publication date
KR20020036026A (ko) 2002-05-16

Similar Documents

Publication Publication Date Title
CN109509415B (zh) 包括电平位移器的显示装置
US7015904B2 (en) Power sequence apparatus for device driving circuit and its method
US7561656B2 (en) Shift register with low stress
KR101281926B1 (ko) 액정표시장치
US8754838B2 (en) Discharge circuit and display device with the same
US8599183B2 (en) Liquid crystal display device for preventing abnormal drive of liquid crystal module
US8223137B2 (en) Liquid crystal display device and method for driving the same
US20080084371A1 (en) Liquid crystal display for preventing residual image phenomenon and related method thereof
US20120120044A1 (en) Liquid crystal display device and method for driving the same
KR20080024400A (ko) 전압발생회로 및 이를 갖는 표시장치
KR100218533B1 (ko) 액정 표시 장치의 파워 오프 방전 회로
KR20210143990A (ko) 패널구동회로에 신호를 공급하는 장치 및 이를 포함하는 디스플레이장치
US20080018586A1 (en) Drive Circuit for Generating a Delay Drive Signal
CN101556776B (zh) 一种实现像素薄膜晶体管快速放电的驱动电路
CN114120913A (zh) 电源和包括该电源的显示设备
KR100697269B1 (ko) 액정 디스플레이 장치를 위한 고속 방전회로
KR102401065B1 (ko) 전원 공급부를 갖는 디스플레이 장치
KR101338628B1 (ko) 방전회로 및 이를 구비한 표시장치
KR100970956B1 (ko) 전원 공급 장치 및 이를 갖는 액정 표시 장치
KR101117983B1 (ko) 액정표시장치 및 이의 구동방법
KR100421486B1 (ko) 게이트 하이전압 발생장치
JP2002303887A (ja) 液晶パネル、画像表示応用機器、および液晶パネルの輝点解消方法
US11657763B2 (en) Display device and method of driving the same
KR100848961B1 (ko) 액정표시모듈의 구동 방법 및 장치
TW202435196A (zh) 顯示驅動器及使用所述顯示驅動器的電荷回收方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 13