JP2007219155A - 半導体集積回路 - Google Patents

Abstract

【課題】ＴＦＴを内蔵するＬＣＤパネルを駆動するための半導体集積回路において、ＬＣＤパネルのサイズが大きい場合でも大きな出力電流を供給でき、かつ、画像データをＤ／Ａ変換するために変動の少ない昇圧電圧を供給できる電源回路を実現する。
【解決手段】この半導体集積回路は、画像データをアナログ画像信号に変換する複数のＤ／Ａ変換器と、ＴＦＴのソースに画像信号を供給する複数の増幅器と、外部から供給される電源電圧を昇圧して第１の昇圧電圧を生成する第１の昇圧回路と、第１の昇圧電圧を分圧することによりＤ／Ａ変換用の電源電位を生成する分圧回路と、外部から供給される電源電圧を昇圧して第２の昇圧電圧を生成する第２の昇圧回路と、第２の昇圧電圧に基づいて得られる電源電位が供給されて動作し、液晶表示パネルの共通電極に印加されるコモン電位を生成するコモン電位生成回路とを具備する。
【選択図】図１

Description

本発明は、複数のＴＦＴ（薄膜トランジスタ）を内蔵するＬＣＤパネル（液晶表示パネル）を駆動するための半導体集積回路（液晶ドライバＩＣ）に関する。

ＴＦＴを内蔵するタイプのＬＣＤパネルを駆動する半導体集積回路として、ＴＦＴのソースを駆動するソースドライバとＴＦＴのゲートを駆動するゲートドライバとが１チップに収められた液晶ドライバＩＣが存在する。ソースドライバは、ＲＡＭ（ランダムアクセスメモリ）等に一時的に記憶される一連の画像データを複数のＤＡＣ（ディジタル／アナログ変換器）によってＤ／Ａ変換することにより複数のアナログ画像信号を生成し、それらの画像信号をＴＦＴのソースに供給する。

一方、ゲートドライバは、ＬＣＤパネルにおいて順次選択される１ライン分のＴＦＴをオン状態とするためのゲート電位を生成して、それらのゲート電位をＴＦＴのゲートに供給する。オン状態となったＴＦＴは、ソースに供給された画像信号をドレインから出力し、ＬＣＤパネルの１ライン分の個別電極に画像信号を供給する。

また、ＬＣＤパネルにおいて複数の個別電極に対向する共通電極に印加されるコモン電位が、コモン電位生成回路によって生成される。ＬＣＤパネルに直流電圧を印加し続けると特性が劣化するので、コモン電位は、所定の周期で反転される。一般的には、１ライン毎にコモン電位が反転されるライン反転方式と、１フレーム（又は１フィールド）毎にコモン電位が反転されるフレーム反転方式との内のいずれかが採用される。

このように、ＴＦＴを内蔵するＬＣＤパネルを駆動するための液晶ドライバＩＣにおいては各種の電源電圧が必要となるので、外部から供給される電源電圧をＩＣ内部の昇圧回路によって昇圧又は降圧することにより、所望の電源電圧が生成される。

関連する技術として、特許文献１には、低コスト及び低消費電力を達成するための液晶駆動用電源回路が開示されている。この液晶駆動用電源回路は、液晶駆動用ドライバＩＣのロジック部の電源電圧を入力電圧として用いてチャージポンプ回路によって８倍に昇圧してから液晶駆動電位調整回路を介してコモンドライバの高電位側の選択電圧を供給し、ロジック部の電源電圧を基準として高電位側の選択電圧をチャージポンプ回路によって−２倍に降圧することによってコモンドライバの低電位側の選択電圧を供給すると共に、ロジック部の電源電圧をチャージポンプ回路によって２倍に昇圧した電圧を演算増幅器の電源電圧として使用する。

このように、外部から供給される電源電圧の８倍の電圧Ｖ１と外部から供給される電源電圧の２倍の電圧Ｖ２とを必要とする場合には、電圧Ｖ１を分圧して電圧Ｖ２を生成するよりも、電圧Ｖ１と電圧Ｖ２とをそれぞれの昇圧回路によって生成する方が、消費電力を小さくすることができる。一方、電圧Ｖ１の値と電圧Ｖ２の値とが近い場合には、Ｖ１＞Ｖ２とすると、電圧Ｖ１を分圧することにより電圧Ｖ２を生成するのが一般的である。

しかしながら、ＬＣＤパネルのサイズが大きくて昇圧回路に大きな出力電流が要求される場合には、昇圧回路の出力インピーダンスを小さくしようとしても、回路素子の抵抗や配線の抵抗によって、出力インピーダンスをある程度よりも小さくすることは困難である。また、ＴＦＴを内蔵するＬＣＤパネルを駆動するための半導体集積回路においては、画像データをＤ／Ａ変換するために、変動の少ない昇圧電圧が必要である。
特開２００１−２２１９８９号公報（第１頁、第１図）

そこで、上記の点に鑑み、本発明は、ＴＦＴを内蔵するＬＣＤパネルを駆動するための半導体集積回路において、ＬＣＤパネルのサイズが大きい場合でも大きな出力電流を供給でき、かつ、画像データをＤ／Ａ変換するために変動の少ない昇圧電圧を供給できる電源回路を実現することを目的とする。

上記課題を解決するため、本発明の１つの観点に係る半導体集積回路は、複数の薄膜トランジスタを内蔵する液晶表示パネルを駆動するための半導体集積回路であって、一連の画像データを複数のアナログ画像信号に変換する複数のディジタル／アナログ変換器と、液晶表示パネルの複数の個別電極にそれぞれのドレインが接続された複数の薄膜トランジスタのソースに、複数のディジタル／アナログ変換器から出力される複数の画像信号を供給する複数の増幅器と、外部から供給される電源電圧をチャージポンプ動作により昇圧して第１の昇圧電圧を生成する第１の昇圧回路と、第１の昇圧電圧を分圧することにより、複数のディジタル／アナログ変換器に供給されるディジタル／アナログ変換用の電源電位を生成する分圧回路と、外部から供給される電源電圧をチャージポンプ動作により昇圧して第２の昇圧電圧を生成する第２の昇圧回路と、第２の昇圧電圧に基づいて得られる電源電位が供給されて動作し、液晶表示パネルにおいて複数の個別電極に対向する共通電極に印加されるコモン電位を生成するコモン電位生成回路とを具備する。

ここで、分圧回路が、第１の昇圧回路によって生成される第１の昇圧電圧を分圧することにより、複数の増幅器に供給される電源電位を生成するようにしても良い。また、この半導体集積回路は、複数の薄膜トランジスタのゲートに印加されるゲート電位を生成するゲート電位生成回路と、第２の昇圧電圧に基づいて得られる電圧をチャージポンプ動作により昇圧して、ゲート電位生成回路に供給される第１の電源電位を生成する第３の昇圧回路と、第２の昇圧電圧に基づいて得られる電圧をチャージポンプ動作により昇圧又は降圧して、ゲート電位生成回路に供給される第２の電源電位を生成する第４の昇圧回路とをさらに具備するようにしても良い。

以上において、第２の昇圧回路が、第１の昇圧回路によって生成される第１の昇圧電圧の１倍以上かつ２倍未満である第２の昇圧電圧を生成するようにしても良いし、第１の昇圧回路と第２の昇圧回路とが、半導体集積回路の両端部に配置されているようにしても良い。

本発明によれば、外部から供給される電源電圧をチャージポンプ動作により昇圧してＤ／Ａ変換用の第１の昇圧電圧を生成する第１の昇圧回路と、外部から供給される電源電圧をチャージポンプ動作により昇圧してコモン電位生成用の第２の昇圧電圧を生成する第２の昇圧回路とを備えることにより、ＬＣＤパネルのサイズが大きい場合でも大きな出力電流を供給でき、かつ、画像データをＤ／Ａ変換するために変動の少ない電源電圧を供給できる。

以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の一実施形態に係る半導体集積回路（液晶ドライバＩＣ）及びＬＣＤパネルの一部の構成を示すブロック図である。ＬＣＤパネル１００においては、例えば、７２０×１３２個のドットに対応して同数のＴＦＴ１１１、１１２、・・・が２次元マトリックス状に配置されている。各列のＴＦＴのソースは、ソースラインＳ１〜Ｓ７２０のそれぞれに接続されており、各行のＴＦＴのゲートは、ゲートラインＧ１〜Ｇ１３２のそれぞれに接続されている。

ＴＦＴ１１１、１１２、・・・は、オン状態となったときに、ソースに供給される画像信号をドレインから出力し、ＬＣＤパネル１００の複数の個別電極（以下においては、「ドット電極」ともいう）に画像信号を供給する。ＬＣＤパネル１００においては、複数のドット電極に対向して共通電極（以下においては、「コモン電極」ともいう）が設けられており、複数のドット電極とコモン電極との間に形成される容量が、容量Ｃ１１、Ｃ１２、・・・として表されている。

液晶ドライバＩＣは、外部のＭＰＵ（マイクロプロセッサ）等から入力される赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の画像データを一時的に記憶するＲＡＭ１０と、ＲＡＭ１０から順次読み出される各ライン分の画像データを複数のアナログ画像信号にそれぞれ変換する複数のＤＡＣ２１、２２、２３、・・・と、それらのＤＡＣ２１、２２、２３、・・・から出力される複数の画像信号をそれぞれバッファしてソースラインＳ１〜Ｓ７２０に供給するオペアンプ３１、３２、３３・・・と、ＲＡＭ１０にアドレスを供給することによりＲＡＭ１０からの画像データの読出し動作を制御する制御回路４０とを有している。

また、液晶ドライバＩＣは、ＬＣＤパネル１００において複数のドット電極に対向するコモン電極に印加されるコモン電位Ｖ_ＣＯＭを生成するコモン電位生成回路５０と、ＬＣＤパネル１００において順次選択されるラインのＴＦＴをオン状態とするためのゲート電位を生成して、それらのゲート電位をゲートラインＧ１〜Ｇ１３２に供給するゲート電位生成回路６０とを有している。

上記の回路に各種の電源電圧を供給するための電源回路として、液晶ドライバＩＣは、外部から電源端子を介して供給される電源電圧（Ｖ_ＤＤ−Ｖ_ＳＳ）をチャージポンプ動作により昇圧して第１の昇圧電圧を生成する１次昇圧回路７１と、第１の昇圧電圧を分圧することにより、ＤＡＣ２１、２２、２３、・・・に供給されるディジタル／アナログ変換用の電源電位Ｖ_ＧＭＨ及びＶ_ＧＭＬを生成すると共に、オペアンプ３１、３２、３３・・・に供給される電源電位Ｖ_ＤＤＨＳを生成する分圧回路７２とを有している。

また、液晶ドライバＩＣは、外部から電源端子を介して供給される電源電圧（Ｖ_ＤＤ−Ｖ_ＳＳ）をチャージポンプ動作により昇圧して第２の昇圧電圧を生成する１次昇圧回路８１と、第２の昇圧電圧に基づいて、各部に必要な複数の電圧を生成してそれらを出力する電位調整回路８２と、電位調整回路８２から出力される電圧をチャージポンプ動作により昇圧して、ゲート電位生成回路６０に供給される電源電位Ｖ_ＨＨを生成する２次昇圧回路８３と、電位調整回路８２から出力される電圧をチャージポンプ動作により昇圧（又は降圧）して、ゲート電位生成回路６０に供給される電源電位Ｖ_ＬＬを生成する２次昇圧回路８４とを有している。

ここで、第２の昇圧電圧が第１の昇圧電圧の１倍以上かつ２倍未満であるような場合には、１つの１次昇圧回路を用いるのが通例であるが、本実施形態においては、複数の１次昇圧回路を用いることにより、ＬＣＤパネルのサイズが大きい場合でも大きな出力電流を供給でき、かつ、画像データをＤ／Ａ変換するために変動の少ない電源電圧を供給できるようにしている。また、それらの１次昇圧回路の昇圧比を最適値に設定することにより、消費電力を低減することができる。

１次昇圧回路７１及び１次昇圧回路８１は、ＲＡＭ１０及び制御回路４０を挟んで、液晶ドライバＩＣの両端部に配置されている。１次昇圧回路７１及び１次昇圧回路８１の各々は、複数のトランジスタ及びそれらのトランジスタにそれぞれ接続された複数のコンデンサを含み、複数のトランジスタがクロック信号に従ってスイッチングすることによりチャージポンプ動作を行う。これらのコンデンサは、液晶ドライバＩＣの外付け部品となるので、液晶ドライバＩＣにおいてデッドスペースとなり易い両端部に１次昇圧回路７１及び１次昇圧回路８１を分離して配置することにより、１次昇圧回路７１と複数の端子（パッド）とを互いに近接して配置すると共に、１次昇圧回路８１と複数の端子とを互いに近接して配置して、それらの端子を外付け部品と内部回路との接続のために用いることができる。

さらに、液晶ドライバＩＣは、外部から電源端子を介して供給される電源電圧（Ｖ_ＤＤ−Ｖ_ＳＳ）をチャージポンプ動作により昇圧（又は降圧）して、負の値を有する第３の昇圧電圧を生成する１次昇圧回路９１と、第３の昇圧電圧に基づいて、所望の電位を生成して出力する電位調整回路９２とを有するようにしても良い。

図２は、１次昇圧回路として用いることができる昇圧回路の構成例を示す図である。ここでは、昇圧回路の昇圧比が３倍である場合を例として説明する。
この昇圧回路は、チャージポンプ動作を行うＰチャネルＭＯＳトランジスタＱＰ１〜ＱＰ３と、これらのトランジスタに接続されたコンデンサＣ１〜Ｃ３と、第１のインバータを構成するＰチャネルＭＯＳトランジスタＱＰ１１及びＮチャネルＭＯＳトランジスタＱＮ１１と、第２のインバータを構成するＰチャネルＭＯＳトランジスタＱＰ１２及びＮチャネルＭＯＳトランジスタＱＮ１２と、トランジスタＱＰ１〜ＱＰ３にゲート電圧ＶＧ１〜ＶＧ３をそれぞれ供給するためのレベルシフタ１〜３及びインバータＩＶ１１〜ＩＶ３３とを含んでいる。

この昇圧回路は、昇圧クロック信号ＣＫ１及びＣＫ２が供給されてチャージポンプ動作を行うことにより、電源電位Ｖ_ＤＤを昇圧して昇圧電位Ｖ_ＯＵＴを生成する。ここでは、説明を簡単にするために、基準電位となる電源電位Ｖ_ＳＳが接地電位であるものとする。

トランジスタＱＰ１〜ＱＰ３のスイッチング動作と、第１及び第２のインバータの反転動作とによって、コンデンサＣ１及びＣ２の充放電が繰り返され、それに伴って電荷が移動してチャージポンプ動作が行われる。その結果、トランジスタＱＰ１のドレインからコンデンサＣ３に電荷が充電されて、コンデンサＣ３の一端における昇圧電位Ｖ_ＯＵＴが次第に立ち上がり、定常状態において電源電位Ｖ_ＤＤの約３倍に達する。

図３は、図２に示す昇圧回路における各部の電圧波形を示す図である。図３においては、定常状態に達した後の電圧波形を示している。昇圧クロック信号ＣＫ１及びＣＫ２は、互いに逆相の信号であり、接地電位（０ボルト）と電源電位Ｖ_ＤＤ（Ｖボルト）との間で変移する。レベルシフタ１〜３によって、昇圧クロック信号ＣＫ１及びＣＫ２のハイレベルを約３倍にシフトすることにより、０ボルトと３×Ｖボルトとの間で偏移するゲート電圧ＶＧ１〜ＶＧ３が得られる。

これらのゲート電圧ＶＧ１〜ＶＧ３が、インバータＩＶ２１〜ＩＶ３３を介してトランジスタＱＰ１〜ＱＰ３のゲートに印加されて、トランジスタＱＰ１〜ＱＰ３がスイッチング動作を行う。これにより、コンデンサＣ１の両端電位ＶＰ１及びＶＭ１と、コンデンサＣ２の両端電位ＶＰ２及びＶＭ２とが、図３に示すように変化する。

本実施形態においては、図１に示す１次昇圧回路８１によって生成される第２の昇圧電圧が、１次昇圧回路７１によって生成される第１の昇圧電圧の１倍以上かつ２倍未満であるものとする。例えば、１次昇圧回路７１の昇圧比を２倍とした場合に、１次昇圧回路８１の昇圧比は２倍又は３倍とすることができる。以下においては、第１の昇圧電圧が電源電圧Ｖ_ＤＤの２倍（２×Ｖ_ＤＤ）であり、第２の昇圧電圧が電源電圧Ｖ_ＤＤの３倍（３×Ｖ_ＤＤ）であり、第３の昇圧電圧が電源電圧Ｖ_ＤＤの（−１）倍（−Ｖ_ＤＤ）であるものとする。

図４は、図１に示す分圧回路の構成を示す図である。分圧回路７２は、第１の昇圧電圧（２×Ｖ_ＤＤ）等が供給されて動作するものであり、参照電圧Ｖ_ＲＥＦを分圧する抵抗Ｒ１〜Ｒ４と、これらの抵抗Ｒ１〜Ｒ４によって分圧された電圧をバッファするオペアンプ７２ａ〜７２ｃとを含んでいる。オペアンプ７２ａから出力される電源電位Ｖ_ＤＤＨＳは、図１に示すオペアンプ３１、３２、３３・・・に供給される。また、オペアンプ７２ｂ及び７２ｃからそれぞれ出力される電源電位Ｖ_ＧＭＨ及びＶ_ＧＭＬは、図１に示すＤＡＣ２１、２２、２３・・・に供給される。

図５は、図１に示す電位調整回路の構成を示す図である。電位調整回路８２は、第２の昇圧電圧（３×Ｖ_ＤＤ）等が供給されて動作するものであり、基準電位Ｖ_ＲＥＦに基づいて各部に必要な電位を生成する電位生成回路８２ａと、電位生成回路８２ａによって生成された電位をバッファするオペアンプ８２ｂ〜８２ｄとを含んでいる。オペアンプ８２ｂから出力される電源電位Ｖ_ＣＯＭＨは、図１に示すコモン電位生成回路５０に供給される。また、オペアンプ８２ｃから出力される電位は、昇圧比が２倍の２次昇圧回路８３によって昇圧されて電源電位Ｖ_ＨＨとなり、オペアンプ８２ｄから出力される電位は、昇圧比が（−１）倍の２次昇圧回路８４によって昇圧（又は降圧）されて電源電位Ｖ_ＬＬとなって、図１に示すゲート電位生成回路６０に供給される。

また、電位調整回路９２は、第３の昇圧電圧（−Ｖ_ＤＤ）等が供給されて動作するものであり、電圧増幅動作を行うオペアンプ９２ａと、オペアンプ９２ａに負帰還をかけるための抵抗Ｒ５及びＲ６とを含み、基準電位Ｖ_ＲＥＦ１及びＶ_ＲＥＦ２に基づいて電源電位Ｖ_ＣＯＭＬを生成する。オペアンプ９２ａから出力される電源電位Ｖ_ＣＯＭＬは、図１に示すコモン電位生成回路５０に供給される。

再び図１を参照すると、ＲＡＭ１０から読み出された画像データは、ＤＡＣ２１、２２、２３、・・・によって、複数のアナログ画像信号に変換される。ここで、ＤＡＣ２１、２２、２３、・・・は、複数の抵抗を用いた抵抗回路網型ＤＡＣであり、それらの抵抗の値をγ補正の特性を持たせた値に設定することにより、入力された画像データをγ補正が施された画像信号に変換することができる。

ＤＡＣ２１、２２、２３、・・・から出力されるアナログの画像信号は、オペアンプ３１、３２、３３、・・・にそれぞれ入力されてバッファされる。オペアンプ３１、３２、３３、・・・から出力される画像信号は、複数の出力端子を介して、ＬＣＤパネル１００のソースラインＳ１、Ｓ２、Ｓ３、・・・にそれぞれ供給される。

ソースラインＳ１に供給された画像信号は、ＴＦＴ１１１、１２１、・・・のソースに印加され、ソースラインＳ２に供給された画像信号は、ＴＦＴ１１２、１２２、・・・のソースに印加され、ソースラインＳ３に供給された画像信号は、ＴＦＴ１１３、１２３、・・・のソースに印加される。

電源電位Ｖ_ＣＯＭＨ及びＶ_ＣＯＭＬが供給されたコモン電位生成回路５０は、制御回路４０から供給される制御信号に従って、１ライン又は１フレーム（又は１フィールド）毎に反転するコモン電位Ｖ_ＣＯＭを生成して、ＬＣＤパネル１００のコモン電極にコモン電位Ｖ_ＣＯＭを供給する。

また、電源電位Ｖ_ＨＨ及びＶ_ＬＬが供給されたゲート電位生成回路６０は、制御回路４０から供給される制御信号に従って、画像信号が供給されるＬＣＤパネル１００のラインに対応して、ゲートラインＧ１、Ｇ２、・・・の内の選択された１つにハイレベルのゲート信号を供給する。

これにより、各ソースラインに接続されている複数のＴＦＴの内、ゲートラインがハイレベルとなっているＴＦＴがオン状態となって、そのＴＦＴのドレインに接続されているドット電極に画像信号が供給される。このようにして、ＬＣＤパネル１００に画像が表示される。

本発明の一実施形態に係る半導体集積回路とＬＣＤパネルを示すブロック図。 １次昇圧回路として用いることができる昇圧回路の構成例を示す図。 図２に示す昇圧回路における各部の電圧波形を示す図。 図１に示す分圧回路の構成を示す図。 図１に示す電位調整回路の構成を示す図。

符号の説明

１〜３ レベルシフタ、 １０ ＲＡＭ、 ２１、２２、２３、・・・ ＤＡＣ、 ３１、３２、３３、・・・ オペアンプ、 ４０ 制御回路、 ５０ コモン電位生成回路、 ６０ ゲート電位生成回路、 ７１、８１、９１ １次昇圧回路、 ７２ 分圧回路、 ８２、９２ 電位調整回路、 ８３、８４ ２次昇圧回路、 ７２ａ〜７２ｃ、８２ｂ〜８２ｄ、９２ａ オペアンプ、 ８２ａ 電位生成回路、 １００ ＬＣＤパネル、 １１１、１２１、・・・ ＴＦＴ、 Ｓ１、Ｓ２、・・・ ソースライン、 Ｇ１、Ｇ２、・・・ ゲートライン、 Ｒ１〜Ｒ４ 抵抗、 Ｃ１〜Ｃ３ コンデンサ、 Ｃ１１、Ｃ１２、・・・容量、 ＱＰ１〜ＱＰ１２ Ｐチャネルトランジスタ、 ＱＮ１１〜ＱＮ１２ Ｎチャネルトランジスタ、 ＩＶ１１〜ＩＶ３３ インバータ

Claims (5)

1. 複数の薄膜トランジスタを内蔵する液晶表示パネルを駆動するための半導体集積回路であって、
   一連の画像データを複数のアナログ画像信号に変換する複数のディジタル／アナログ変換器と、
   前記液晶表示パネルの複数の個別電極にそれぞれのドレインが接続された複数の薄膜トランジスタのソースに、前記複数のディジタル／アナログ変換器から出力される複数の画像信号を供給する複数の増幅器と、
   外部から供給される電源電圧をチャージポンプ動作により昇圧して第１の昇圧電圧を生成する第１の昇圧回路と、
   前記第１の昇圧電圧を分圧することにより、前記複数のディジタル／アナログ変換器に供給されるディジタル／アナログ変換用の電源電位を生成する分圧回路と、
   外部から供給される電源電圧をチャージポンプ動作により昇圧して第２の昇圧電圧を生成する第２の昇圧回路と、
   前記第２の昇圧電圧に基づいて得られる電源電位が供給されて動作し、前記液晶表示パネルにおいて前記複数の個別電極に対向する共通電極に印加されるコモン電位を生成するコモン電位生成回路と、
   を具備する半導体集積回路。
2. 前記分圧回路が、前記第１の昇圧回路によって生成される第１の昇圧電圧を分圧することにより、前記複数の増幅器に供給される電源電位を生成する、請求項１記載の半導体集積回路。
3. 前記複数の薄膜トランジスタのゲートに印加されるゲート電位を生成するゲート電位生成回路と、
   前記第２の昇圧電圧に基づいて得られる電圧をチャージポンプ動作により昇圧して、前記ゲート電位生成回路に供給される第１の電源電位を生成する第３の昇圧回路と、
   前記第２の昇圧電圧に基づいて得られる電圧をチャージポンプ動作により昇圧又は降圧して、前記ゲート電位生成回路に供給される第２の電源電位を生成する第４の昇圧回路と、
   をさらに具備する、請求項１又は２記載の半導体集積回路。
4. 前記第２の昇圧回路が、前記第１の昇圧回路によって生成される第１の昇圧電圧の１倍以上かつ２倍未満である第２の昇圧電圧を生成する、請求項１〜３のいずれか１項記載の半導体集積回路。
5. 前記第１の昇圧回路と前記第２の昇圧回路とが、前記半導体集積回路の両端部に配置されている、請求項１〜４のいずれか１項記載の半導体集積回路。

Images