KR20160076118A - 스캔라인 드라이버 칩 및 이를 포함하는 디스플레이 장치 - Google Patents

스캔라인 드라이버 칩 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20160076118A
KR20160076118A KR1020140185887A KR20140185887A KR20160076118A KR 20160076118 A KR20160076118 A KR 20160076118A KR 1020140185887 A KR1020140185887 A KR 1020140185887A KR 20140185887 A KR20140185887 A KR 20140185887A KR 20160076118 A KR20160076118 A KR 20160076118A
Authority
KR
South Korea
Prior art keywords
scan line
enable signal
address data
serial
line driver
Prior art date
Application number
KR1020140185887A
Other languages
English (en)
Other versions
KR102305502B1 (ko
Inventor
조상준
최동원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140185887A priority Critical patent/KR102305502B1/ko
Priority to US14/788,446 priority patent/US10269329B2/en
Priority to CN201510802241.2A priority patent/CN105719588B/zh
Publication of KR20160076118A publication Critical patent/KR20160076118A/ko
Application granted granted Critical
Publication of KR102305502B1 publication Critical patent/KR102305502B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

스캔라인 드라이버 칩은 칩 셀렉션 디-시리얼라이저, 어드레스 데이터 디-시리얼라이저 및 디코더-레벨 쉬프터를 포함한다. 칩 셀렉션 디-시리얼라이저는 인에이블 신호, 클럭 신호 및 시리얼로 수신되는 시리얼 칩 셀렉션 데이터에 기초하여 출력 인에이블 신호를 제공한다. 어드레스 데이터 디-시리얼라이저는 인에이블 신호, 클럭 신호, 출력 인에이블 신호 및 시리얼로 수신되는 시리얼 어드레스 데이터에 기초하여 패러럴 어드레스 데이터를 제공한다. 디코더-레벨 쉬프터는 패러럴 어드레스 데이터에 기초하여 스캔라인 인에이블 신호를 제공한다. 본 발명의 실시예들에 따른 스캔라인 드라이버 칩은 인에이블 신호, 시리얼로 수신되는 시리얼 칩 셀렉션 데이터 및 시리얼 어드레스 데이터에 기초하여 스캔라인 인에이블 신호를 제공함으로써 디스플레이 장치의 베젤 크기를 감소시킬 수 있다.

Description

스캔라인 드라이버 칩 및 이를 포함하는 디스플레이 장치{SCANLINE DRIVER CHIP AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 디스플레이 장치에 관한 것으로서, 더욱 상세하게는 스캔라인 드라이버 칩 및 이를 포함하는 디스플레이 장치에 관한 것이다.
최근 전자 장치와 관련되는 기술의 발달에 따라서 디스플레이 장치의 고성능화 및 소형화가 진행되고 있다. 디스플레이 장치의 소형화를 위하여 다양한 연구가 진행되고 있다.
본 발명의 일 목적은 인에이블 신호, 시리얼로 수신되는 시리얼 칩 셀렉션 데이터 및 시리얼 어드레스 데이터에 기초하여 스캔라인 인에이블 신호를 제공함으로써 디스플레이 장치의 베젤 크기를 감소시킬 수 있는 스캔라인 드라이버 칩을 제공하는 것이다.
또한, 본 발명의 일 목적은 인에이블 신호, 시리얼로 수신되는 시리얼 칩 셀렉션 데이터 및 시리얼 어드레스 데이터에 기초하여 스캔라인 인에이블 신호를 제공함으로써 베젤 크기를 감소시킬 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 스캔라인 드라이버 칩은 칩 셀렉션 디-시리얼라이저, 어드레스 데이터 디-시리얼라이저 및 디코더-레벨 쉬프터를 포함한다. 상기 칩 셀렉션 디-시리얼라이저는 인에이블 신호, 클럭 신호 및 시리얼로 수신되는 시리얼 칩 셀렉션 데이터에 기초하여 출력 인에이블 신호를 제공한다. 상기 어드레스 데이터 디-시리얼라이저는 상기 인에이블 신호, 상기 클럭 신호, 상기 출력 인에이블 신호 및 시리얼로 수신되는 시리얼 어드레스 데이터에 기초하여 패러럴 어드레스 데이터를 제공한다. 상기 디코더-레벨 쉬프터는 상기 패러럴 어드레스 데이터에 기초하여 스캔라인 인에이블 신호를 제공한다.
예시적인 실시예에 있어서, 상기 인에이블 신호가 제1 로직 레벨인 경우, 상기 칩 셀렉션 디-시리얼라이저는 활성화될 수 있다.
예시적인 실시예에 있어서, 상기 인에이블 신호가 상기 제1 로직 레벨이고, 상기 스캔라인 드라이버 칩에 상응하는 시리얼 칩 셀렉션 데이터가 상기 제1 로직 레벨인 경우, 상기 출력 인에이블 신호는 상기 제1 로직 레벨일 수 있다.
예시적인 실시예에 있어서, 상기 인에이블 신호가 상기 제1 로직 레벨이고, 상기 스캔라인 드라이버 칩에 상응하는 시리얼 칩 셀렉션 데이터가 제2 로직 레벨인 경우, 상기 출력 인에이블 신호는 상기 제2 로직 레벨일 수 있다.
예시적인 실시예에 있어서, 상기 인에이블 신호가 제2 로직 레벨인 경우, 상기 칩 셀렉션 디-시리얼라이저는 비활성화될 수 있다.
예시적인 실시예에 있어서, 상기 인에이블 신호가 제1 로직 레벨인 경우, 상기 어드레스 데이터 디-시리얼라이저는 활성화될 수 있다.
예시적인 실시예에 있어서, 상기 인에이블 신호가 상기 제1 로직 레벨이고, 상기 출력 인에이블 신호가 상기 제1 로직 레벨인 경우, 상기 어드레스 데이터 디-시리얼라이저는 상기 시리얼 어드레스 데이터에 기초하여 상기 패러럴 어드레스 데이터를 출력할 수 있다.
예시적인 실시예에 있어서, 상기 인에이블 신호가 상기 제1 로직 레벨이고, 상기 출력 인에이블 신호가 제2 로직 레벨인 경우, 상기 어드레스 데이터 디-시리얼라이저는 상기 패러럴 어드레스 데이터의 제공을 차단할 수 있다.
예시적인 실시예에 있어서, 상기 인에이블 신호가 제2 로직 레벨인 경우, 상기 어드레스 데이터 디-시리얼라이저는 비활성화될 수 있다.
예시적인 실시예에 있어서, 상기 디코더-레벨 쉬프터는 복수의 스캔라인 구동회로들을 포함할 수 있다.
예시적인 실시예에 있어서, 상기 디코더-레벨 쉬프터는 상기 복수의 스캔라인 구동회로들 중 상기 패러럴 어드레스 데이터에 상응하는 스캔라인 구동회로를 통해서 상기 스캔라인 인에이블 신호를 제공할 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 디스플레이 장치는 컨트롤러, 복수의 스캔라인 드라이버 칩들 및 픽셀 어레이를 포함한다. 상기 컨트롤러는 인에이블 신호, 클럭 신호, 시리얼 칩 셀렉션 데이터 및 시리얼 어드레스 데이터를 제공한다. 상기 복수의 스캔라인 드라이버 칩들은 상기 인에이블 신호, 상기 클럭 신호 및 시리얼로 제공되는 상기 시리얼 칩 셀렉션 데이터 및 시리얼 어드레스 데이터에 기초하여 스캔라인 인에이블 신호를 제공한다. 상기 픽셀 어레이는 상기 스캔라인 인에이블 신호에 기초하여 구동한다.
예시적인 실시예에 있어서, 상기 복수의 스캔라인 드라이버 칩들의 각각은 칩 셀렉션 디-시리얼라이저, 어드레스 데이터 디-시리얼라이저 및 디코더-레벨 쉬프터를 포함할 수 있다. 상기 칩 셀렉션 디-시리얼라이저는 상기 인에이블 신호, 상기 클럭 신호 및 시리얼로 수신되는 상기 시리얼 칩 셀렉션 데이터에 기초하여 출력 인에이블 신호를 제공할 수 있다. 상기 어드레스 데이터 디-시리얼라이저는 상기 인에이블 신호, 상기 클럭 신호, 상기 출력 인에이블 신호 및 시리얼로 수신되는 상기 시리얼 어드레스 데이터에 기초하여 패러럴 어드레스 데이터를 제공할 수 있다. 상기 디코더-레벨 쉬프터는 상기 패러럴 어드레스 데이터에 기초하여 스캔라인 인에이블 신호를 제공할 수 있다.
예시적인 실시예에 있어서, 상기 디스플레이 장치는 상기 복수의 스캔라인 드라이버 칩들을 선택적으로 활성화할 수 있다.
예시적인 실시예에 있어서, 상기 디스플레이 장치는 상기 복수의 스캔라인 드라이버 칩들 중 2개 이상의 스캔라인 드라이버 칩들을 동시에 활성화할 수 있다.
예시적인 실시예에 있어서, 상기 디스플레이 장치가 상기 복수의 스캔라인 드라이버 칩들 중 2개 이상의 상기 스캔라인 드라이버 칩들을 동시에 활성화하는 경우, 상기 2개 이상의 상기 스캔라인 드라이버 칩들에 상응하는 픽셀 어레이 영역들에 동일한 디스플레이 전압이 제공될 수 있다.
예시적인 실시예에 있어서, 상기 복수의 스캔라인 드라이버 칩들의 각각은 상기 인에이블 신호, 상기 클럭 신호, 상기 시리얼 칩 셀렉션 데이터 및 상기 시리얼 어드레스 데이터를 버퍼링하여 출력할 수 있다.
예시적인 실시예에 있어서, 상기 인에이블 신호가 제1 로직 레벨인 경우, 상기 칩 셀렉션 디-시리얼라이저는 활성화될 수 있다. 상기 인에이블 신호가 상기 제1 로직 레벨이고, 상기 스캔라인 드라이버 칩에 상응하는 시리얼 칩 셀렉션 데이터가 상기 제1 로직 레벨인 경우, 상기 출력 인에이블 신호는 상기 제1 로직 레벨일 수 있다.
예시적인 실시예에 있어서, 상기 인에이블 신호가 제1 로직 레벨인 경우, 상기 어드레스 데이터 디-시리얼라이저는 활성화될 수 있다. 상기 인에이블 신호가 상기 제1 로직 레벨이고, 상기 출력 인에이블 신호가 상기 제1 로직 레벨인 경우, 상기 어드레스 데이터 디-시리얼라이저는 상기 시리얼 어드레스 데이터에 기초하여 상기 패러럴 어드레스 데이터를 출력할 수 있다.
예시적인 실시예에 있어서, 상기 디코더-레벨 쉬프터는 복수의 스캔라인 구동회로들을 포함할 수 있다. 상기 디코더-레벨 쉬프터는 상기 복수의 스캔라인 구동회로들 중 상기 패러럴 어드레스 데이터에 상응하는 스캔라인 구동회로를 통해서 상기 스캔라인 인에이블 신호를 제공할 수 있다.
본 발명의 실시예들에 따른 스캔라인 드라이버 칩은 인에이블 신호, 시리얼로 수신되는 시리얼 칩 셀렉션 데이터 및 시리얼 어드레스 데이터에 기초하여 스캔라인 인에이블 신호를 제공함으로써 디스플레이 장치의 베젤 크기를 감소시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 스캔라인 드라이버 칩을 나타내는 블록도이다.
도 2는 기존의 스캔라인 드라이버 칩을 포함하는 디스플레이 장치를 나타내는 도면이다.
도 3은 본 발명의 실시예들에 따른 디스플레이 장치를 나타내는 도면이다.
도 4 및 5는 도 1의 스캔라인 드라이버 칩에 포함되는 칩 셀렉션 디-시리얼라이저의 동작을 설명하기 위한 타이밍도들이다.
도 6은 도 1의 스캔라인 드라이버 칩에 포함되는 어드레스 데이터 디-시리얼라이저의 동작을 설명하기 위한 타이밍도이다.
도 7은 도 1의 스캔라인 드라이버 칩에 포함되는 디코더-레벨 쉬프터의 일 예를 나타내는 도면이다.
도 8은 본 발명의 실시예들에 따른 디스플레이 장치를 나타내는 도면이다.
도 9는 도 8의 디스플레이 장치에 포함되는 칩 셀렉션 디-시리얼라이저의 일 동작 예를 나타내는 타이밍도이다.
도 10 및 11은 도 8의 디스플레이 장치에 포함되는 칩 셀렉션 디-시리얼라이저의 다른 동작 예를 나타내는 타이밍도들이다.
도 12는 도 8의 디스플레이 장치의 일 동작 예를 설명하기 위한 도면이다.
도 13은 도 8의 디스플레이 장치에 포함되는 복수의 스캔라인 드라이버 칩들의 일 동작 예를 설명하기 위한 도면이다.
도 14는 도 8의 디스플레이 장치에 포함되는 스캔라인 드라이버 칩의 일 예를 나타내는 블록도이다.
도 15는 도 14의 스캔라인 드라이버 칩에 포함되는 칩 셀렉션 디-시리얼라이저의 동작을 설명하기 위한 타이밍도이다.
도 16은 도 14의 스캔라인 드라이버 칩에 포함되는 어드레스 데이터 디-시리얼라이저의 동작을 설명하기 위한 타이밍도이다.
도 17은 해상도가 UHD인 경우, 본 발명의 실시예들에 따른 디스플레이 장치를 나타내는 블록도이다.
도 18은 도 14의 스캔라인 드라이버 칩에 포함되는 디코터-레벨 쉬프터의 일 예를 나타내는 도면이다.
도 19는 본 발명의 실시예들에 따른 휴대 장치를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 스캔라인 드라이버 칩을 나타내는 블록도이다.
도 1을 참조하면, 스캔라인 드라이버 칩(10)은 칩 셀렉션 디-시리얼라이저(100), 어드레스 데이터 디-시리얼라이저(300) 및 디코더-레벨 쉬프터(500)를 포함한다. 칩 셀렉션 디-시리얼라이저(100)는 인에이블 신호(EN), 클럭 신호(CLK) 및 시리얼로 수신되는 시리얼 칩 셀렉션 데이터(IC_SEL_S)에 기초하여 출력 인에이블 신호(O_EN)를 제공한다. 도 8에서 후술하는 바와 같이, 인에이블 신호(EN), 클럭 신호(CLK) 및 시리얼로 수신되는 시리얼 칩 셀렉션 데이터(IC_SEL_S)는 컨트롤러(200)로부터 제공될 수 있다. 예를 들어, 인에이블 신호(EN)는 1 비트일 수 있고, 클럭 신호(CLK)는 1 비트일 수 있고, 시리얼 칩 셀렉션 데이터(IC_SEL_S)는 1 비트일 수 있다. 이 경우, 시리얼 칩 셀렉션 데이터(IC_SEL_S)는 하나의 시리얼 라인을 통해서 스캔라인 드라이버 칩(10)에 포함되는 칩 셀렉션 디-시리얼라이저(100)에 제공될 수 있다. 스캔라인 드라이버 칩(10)에 포함되는 칩 셀렉션 디-시리얼라이저(100)는 3개의 시리얼 라인을 이용해서 인에이블 신호(EN), 클럭 신호(CLK) 및 시리얼 칩 셀렉션 데이터(IC_SEL_S)를 컨트롤러(200)로부터 수신할 수 있다. 스캔라인 드라이버 칩(10)에 포함되는 칩 셀렉션 디-시리얼라이저(100)가 2개의 라인을 통해서 시리얼 칩 셀렉션 데이터(IC_SEL_S)를 전달 받는 경우, 디스플레이 장치(20)의 베젤 부분에 라인 수가 증가할 수 있다. 디스플레이 장치(20)의 베젤 부분에 라인 수가 증가하면 디스플레이의 베젤 크기가 증가할 수 있다.
예를 들어, 스캔라인 드라이버은 제1 스캔라인 드라이버 칩(11), 제2 스캔라인 드라이버 칩(12) 및 제3 스캔라인 드라이버 칩(13) 및 제4 스캔라인 드라이버 칩(14)을 포함할 수 있다. 시리얼로 수신되는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 1000인 경우, 제1 스캔라인 드라이버 칩(11)으로부터 스캔라인 인에이블 신호(CH)가 제공될 수 있다. 또한, 시리얼로 수신되는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 0100인 경우, 제2 스캔라인 드라이버 칩(12)으로부터 스캔라인 인에이블 신호(CH)가 제공될 수 있다. 또한, 시리얼로 수신되는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 0010인 경우, 제3 스캔라인 드라이버 칩(13)으로부터 스캔라인 인에이블 신호(CH)가 제공될 수 있다. 동일한 방식으로, 시리얼로 수신되는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 0001인 경우, 제4 스캔라인 드라이버 칩(14)으로부터 스캔라인 인에이블 신호(CH)가 제공될 수 있다. 칩 셀렉션 디-시리얼라이저(100)는 하나의 시리얼 라인을 통해서 전달되는 시리얼 칩 셀렉션 데이터(IC_SEL_S)에 기초하여 출력 인에이블 신호(O_EN)를 제공할 수 있다.
어드레스 데이터 디-시리얼라이저(300)는 인에이블 신호(EN), 클럭 신호(CLK), 출력 인에이블 신호(O_EN) 및 시리얼로 수신되는 시리얼 어드레스 데이터(ADD_S)에 기초하여 패러럴 어드레스 데이터(ADD)를 제공한다. 인에이블 신호(EN), 클럭 신호(CLK), 출력 인에이블 신호(O_EN) 및 시리얼로 수신되는 시리얼 어드레스 데이터(ADD_S)는 컨트롤러(200)로부터 제공될 수 있다. 예를 들어, 인에이블 신호(EN)는 1 비트일 수 있고, 클럭 신호(CLK)는 1 비트일 수 있고, 출력 인에이블 신호(O_EN)는 1비트일 수 있고, 시리얼 어드레스 데이터(ADD_S)는 1비트일 수 있다. 이 경우, 시리얼 어드레스 데이터(ADD_S)는 하나의 시리얼 라인을 통해서 스캔라인 드라이버 칩(10)에 포함되는 어드레스 데이터 디-시리얼라이저(300)에 제공될 수 있다. 스캔라인 드라이버 칩(10)에 포함되는 어드레스 데이터 디-시리얼라이저(300)는 3개의 시리얼 라인을 이용해서 인에이블 신호(EN), 클럭 신호(CLK) 및 시리얼 어드레스 데이터(ADD_S)를 컨트롤러(200)로부터 수신할 수 있다. 스캔라인 드라이버 칩(10)에 포함되는 어드레스 데이터 디-시리얼라이저(300)가 복수 개의 라인을 통해서 시리얼 어드레스 데이터(ADD_S)를 전달 받는 경우, 디스플레이 장치(20)의 베젤 부분에 라인 수가 증가할 수 있다. 디스플레이 장치(20)의 베젤 부분에 라인 수가 증가하면 디스플레이의 베젤 크기가 증가할 수 있다.
출력 인에이블 신호(O_EN)가 제1 로직 레벨인 경우, 어드레스 데이터 디-시리얼라이저(300)는 시리얼로 수신되는 시리얼 어드레스 데이터(ADD_S)에 기초하여 패러럴 어드레스 데이터(ADD)를 제공할 수 있다. 제1 로직 레벨은 로직 하이 레벨일 수 있고, 제2 로직 레벨은 로직 로우 레벨일 수 있다. 예를 들어, 시리얼 어드레스 데이터(ADD_S)는 제1 내지 9 시리얼 어드레스 데이터(ADD_S)를 포함할 수 있다. 어드레스 데이터 디-시리얼라이저(300)는 제1 내지 9 시리얼 어드레스 데이터(ADD_S1 내지 ADD_S9)를 순차적으로 수신할 수 있다. 어드레스 데이터 디-시리얼라이저(300)는 제1 내지 9 시리얼 어드레스 데이터(ADD_S1 내지 ADD_S9)를 순차적으로 수신하는 경우, 출력 인에이블 신호(O_EN)가 제1 로직 레벨이면, 어드레스 데이터 디-시리얼라이저(300)는 제1 내지 9 시리얼 어드레스 데이터(ADD_S1 내지 ADD_S9)를 제1 내지 9 패러럴 어드레스 데이터(ADD1 내지 ADD9)로서 동시에 제공할 수 있다. 이 경우, 제1 시리얼 어드레스 데이터(ADD_S1)는 제1 패러럴 어드레스 데이터(ADD1)일 수 있고, 제2 시리얼 어드레스 데이터(ADD_S2)는 제2 패러럴 어드레스 데이터(ADD2)일 수 있다. 동일한 방식으로, 제9 시리얼 어드레스 데이터(ADD_S9)는 제9 패러럴 어드레스 데이터(ADD9)일 수 있다.
디코더-레벨 쉬프터(500)는 패러럴 어드레스 데이터(ADD)에 기초하여 스캔라인 인에이블 신호(CH)를 제공한다. 예를 들어, 패러럴 어드레스 데이터(ADD)가 1인 경우, 제1 스캔라인 인에이블 신호(CH1)는 인에이블될 수 있다. 패러럴 어드레스 데이터(ADD)가 2인 경우, 제2 스캔라인 인에이블 신호(CH2)는 인에이블될 수 있다. 동일한 방식으로, 패러럴 어드레스 데이터(ADD)가 270인 경우, 제270 스캔라인 인에이블 신호(CH270)는 인에이블될 수 있다.
스캔라인 드라이버 칩(10)은 4개의 시리얼 라인을 이용해서 인에이블 신호(EN), 클럭 신호(CLK), 시리얼 어드레스 데이터(ADD_S) 및 시리얼 어드레스 데이터(ADD_S)를 컨트롤러(200)로부터 수신할 수 있다.
본 발명의 실시예들에 따른 스캔라인 드라이버 칩(10)은 인에이블 신호(EN), 시리얼로 수신되는 시리얼 칩 셀렉션 데이터(IC_SEL_S) 및 시리얼 어드레스 데이터(ADD_S)에 기초하여 스캔라인 인에이블 신호(CH)를 제공함으로써 디스플레이 장치(20)의 베젤 크기를 감소시킬 수 있다.
도 2는 기존의 스캔라인 드라이버 칩을 포함하는 디스플레이 장치를 나타내는 도면이다.
도 2를 참조하면, 기존의 디스플레이 장치(20a)는 복수의 스캔라인 드라이버 칩들(30a) 및 픽셀 어레이(50)를 포함할 수 있다. 예를 들어, 복수의 스캔라인 드라이버 칩들(30a)은 제1 스캔라인 드라이버 칩(11a), 제2 스캔라인 드라이버 칩(12a) 및 제3 스캔라인 드라이버 칩(13a) 및 제4 스캔라인 드라이버 칩(14a)을 포함할 수 있다. 제1 스캔라인 드라이버 칩(11a)은 클럭 신호(CLK), 칩 셀렉션 데이터(IC_SEL) 및 어드레스 데이터(ADD)를 수신할 수 있다. 클럭 신호(CLK)는 1비트일 수 있고, 칩 셀렉션 데이터(IC_SEL)는 2 비트일 수 있고, 어드레스 데이터(ADD)는 9비트일 수 있다. 클럭 신호(CLK), 칩 셀렉션 데이터(IC_SEL) 및 어드레스 데이터(ADD)에 상응하는 비트들의 합은 12비트일 수 있다. 클럭 신호(CLK), 칩 셀렉션 데이터(IC_SEL) 및 어드레스 데이터(ADD)에 상응하는 비트들의 합에 해당하는 12비트들을 컨트롤러(200)로부터 복수의 스캔라인 드라이버 칩들(30a)에 전달하기 위하여 12개의 라인들이 요구될 수 있다. 12비트들을 컨트롤러(200)로부터 복수의 스캔라인 드라이버 칩들(30a)에 전달하기 위하여 요구되는 12개의 라인들은 복수의 스캔라인 드라이버 칩들(30a) 및 픽셀 어레이(50) 사이에 배치될 수 있다. 12개의 라인들이 복수의 스캔라인 드라이버 칩들(30a) 및 픽셀 어레이(50) 사이에 배치되는 경우, 디스플레이의 베젤 크기가 증가할 수 있다. 이 경우, 복수의 스캔라인 드라이버 칩들(30a) 및 픽셀 어레이(50) 사이의 길이는 제1 길이(D1)일 수 있다.
도 3은 본 발명의 실시예들에 따른 디스플레이 장치를 나타내는 도면이다.
도 3을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(20)는 복수의 스캔라인 드라이버 칩들(30) 및 픽셀 어레이(50)를 포함할 수 있다. 예를 들어, 복수의 스캔라인 드라이버 칩들(30)은 제1 스캔라인 드라이버 칩(11), 제2 스캔라인 드라이버 칩(12) 및 제3 스캔라인 드라이버 칩(13) 및 제4 스캔라인 드라이버 칩(14)을 포함할 수 있다. 제1 스캔라인 드라이버 칩(11)은 픽셀 어레이(50)에 포함되는 제1 픽셀 어레이 영역(51)에 스캔라인 인에이블 신호(CH)를 제공할 수 있다. 제2 스캔라인 드라이버 칩(12)은 픽셀 어레이(50)에 포함되는 제2 픽셀 어레이 영역(52)에 스캔라인 인에이블 신호(CH)를 제공할 수 있다. 또한, 제3 스캔라인 드라이버 칩(13)은 픽셀 어레이(50)에 포함되는 제3 픽셀 어레이 영역(53)에 스캔라인 인에이블 신호(CH)를 제공할 수 있다. 동일한 방식으로, 제4 스캔라인 드라이버 칩(14)은 픽셀 어레이(50)에 포함되는 제4 픽셀 어레이 영역(54)에 스캔라인 인에이블 신호(CH)를 제공할 수 있다.
예를 들어, 디스플레이 장치(20)의 해상도가 FHD(full high definition)인 경우, 스캔라인(SL)의 개수는 1080개일 수 있다. 이 경우, 제1 스캔라인 드라이버 칩(11)은 제1 픽셀 어레이 영역(51)에 제1 내지 270 스캔라인 인에이블 신호들(CH1 내지 CH270)을 제공할 수 있다. 제2 스캔라인 드라이버 칩(12)은 제2 픽셀 어레이 영역(52)에 제271 내지 540 스캔라인 인에이블 신호들(CH271 내지 CH540)을 제공할 수 있다. 또한, 제3 스캔라인 드라이버 칩(13)은 제3 픽셀 어레이 영역(53)에 제541 내지 810 스캔라인 인에이블 신호들(CH541 내지 CH810)을 제공할 수 있다. 제4 스캔라인 드라이버 칩(14)은 제4 픽셀 어레이 영역(54)에 제811 내지 1080 스캔라인 인에이블 신호들(CH811 내지 CH1080)을 제공할 수 있다.
제1 스캔라인 드라이버 칩(11)은 클럭 신호(CLK), 인에이블 신호(EN), 시리얼 칩 셀렉션 데이터(IC_SEL_S) 및 시리얼 어드레스 데이터(ADD_S)를 수신할 수 있다. 클럭 신호(CLK)는 1비트일 수 있고, 인에이블 신호(EN)는 1비트일 수 있고, 시리얼 칩 셀렉션 데이터(IC_SEL_S)는 1 비트일 수 있고, 시리얼 어드레스 데이터(ADD_S)는 1비트일 수 있다. 클럭 신호(CLK), 인에이블 신호(EN), 시리얼 칩 셀렉션 데이터(IC_SEL_S) 및 시리얼 어드레스 데이터(ADD_S)에 상응하는 비트들의 합은 4비트일 수 있다. 클럭 신호(CLK), 인에이블 신호(EN), 시리얼 칩 셀렉션 데이터(IC_SEL_S) 및 시리얼 어드레스 데이터(ADD_S)에 상응하는 비트들의 합에 해당하는 4비트들을 컨트롤러(200)로부터 복수의 스캔라인 드라이버 칩들(30)에 전달하기 위하여 4개의 라인들이 요구될 수 있다. 4비트들을 컨트롤러(200)로부터 복수의 스캔라인 드라이버 칩들(30)에 전달하기 위하여 요구되는 4개의 라인들은 복수의 스캔라인 드라이버 칩들(30) 및 픽셀 어레이(50) 사이에 배치될 수 있다. 4개의 라인들이 복수의 스캔라인 드라이버 칩들(30) 및 픽셀 어레이(50) 사이에 배치되는 경우, 디스플레이의 베젤 크기가 감소할 수 있다. 이 경우, 복수의 스캔라인 드라이버 칩들(30) 및 픽셀 어레이(50) 사이의 길이는 제2 길이(D2)일 수 있다. 제2 길이(D2)는 제1 길이(D1)보다 작을 수 있다.
스캔라인 드라이버 칩(10)은 4개의 시리얼 라인을 이용해서 인에이블 신호(EN), 클럭 신호(CLK), 시리얼 어드레스 데이터(ADD_S) 및 시리얼 어드레스 데이터(ADD_S)를 컨트롤러(200)로부터 수신할 수 있다. 본 발명의 실시예들에 따른 스캔라인 드라이버 칩(10)은 인에이블 신호(EN), 시리얼로 수신되는 시리얼 칩 셀렉션 데이터(IC_SEL_S) 및 시리얼 어드레스 데이터(ADD_S)에 기초하여 스캔라인 인에이블 신호(CH)를 제공함으로써 디스플레이 장치(20)의 베젤 크기를 감소시킬 수 있다.
도 4 및 5는 도 1의 스캔라인 드라이버 칩에 포함되는 칩 셀렉션 디-시리얼라이저의 동작을 설명하기 위한 타이밍도들이다.
도 4 및 5를 참조하면, 디스플레이 장치(20)는 복수의 스캔라인 드라이버 칩들(30) 및 픽셀 어레이(50)를 포함할 수 있다. 복수의 스캔라인 드라이버 칩들(30)의 각각은 칩 셀렉션 디-시리얼라이저(100)를 포함할 수 있다.
예시적인 실시예에 있어서, 인에이블 신호(EN)가 제1 로직 레벨인 경우, 칩 셀렉션 디-시리얼라이저(100)는 활성화될 수 있다. 예를 들어, 인에이블 신호(EN)가 제1 로직 레벨인 경우, 제1 스캔라인 드라이버 칩(11)에 포함되는 칩 셀렉션 디-시리얼라이저(100), 제2 스캔라인 드라이버 칩(12)에 포함되는 칩 셀렉션 디-시리얼라이저(100), 제3 스캔라인 드라이버 칩(13)에 포함되는 칩 셀렉션 디-시리얼라이저(100) 및 제4 스캔라인 드라이버 칩(14)에 포함되는 칩 셀렉션 디-시리얼라이저(100)는 활성화될 수 있다.
예시적인 실시예에 있어서, 인에이블 신호(EN)가 제1 로직 레벨이고, 스캔라인 드라이버 칩(10)에 상응하는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 제1 로직 레벨인 경우, 출력 인에이블 신호(O_EN)는 제1 로직 레벨일 수 있다. 예를 들어, 복수의 스캔라인 드라이버 칩들(30)은 제1 스캔라인 드라이버 칩(11), 제2 스캔라인 드라이버 칩(12) 및 제3 스캔라인 드라이버 칩(13) 및 제4 스캔라인 드라이버 칩(14)을 포함할 수 있다.
인에이블 신호(EN)는 제2 로직 레벨에서 제1 로직 레벨로 천이할 수 있다. 제1 로직 레벨은 로직 하이 레벨일 수 있고, 제2 로직 레벨은 로직 로우 레벨일 수 있다. 인에이블 신호(EN)가 제2 로직 레벨에서 제1 로직 레벨로 천이한 후 클럭 신호(CLK)의 첫 번째 라이징 에지에 상응하는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 제1 로직 레벨인 경우, 제1 스캔라인 드라이버 칩(11)에 포함되는 칩 셀렉션 디-시리얼라이저(100)로부터 출력되는 출력 인에이블 신호(O_EN)는 제1 로직 레벨일 수 있다. 인에이블 신호(EN)가 제2 로직 레벨에서 제1 로직 레벨로 천이한 후 클럭 신호(CLK)의 두 번째 라이징 에지에 상응하는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 제1 로직 레벨인 경우, 제2 스캔라인 드라이버 칩(12)에 포함되는 칩 셀렉션 디-시리얼라이저(100)로부터 출력되는 출력 인에이블 신호(O_EN)는 제1 로직 레벨일 수 있다. 동일한 방식으로, 인에이블 신호(EN)가 제2 로직 레벨에서 제1 로직 레벨로 천이한 후 클럭 신호(CLK)의 네 번째 라이징 에지에 상응하는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 제1 로직 레벨인 경우, 제4 스캔라인 드라이버 칩(14)에 포함되는 칩 셀렉션 디-시리얼라이저(100)로부터 출력되는 출력 인에이블 신호(O_EN)는 제1 로직 레벨일 수 있다.
예시적인 실시예에 있어서, 인에이블 신호(EN)가 제1 로직 레벨이고, 스캔라인 드라이버 칩(10)에 상응하는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 제2 로직 레벨인 경우, 출력 인에이블 신호(O_EN)는 제2 로직 레벨일 수 있다. 인에이블 신호(EN)가 제2 로직 레벨에서 제1 로직 레벨로 천이한 후 클럭 신호(CLK)의 첫 번째 라이징 에지에 상응하는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 제2 로직 레벨인 경우, 제1 스캔라인 드라이버 칩(11)에 포함되는 칩 셀렉션 디-시리얼라이저(100)로부터 출력되는 출력 인에이블 신호(O_EN)는 제2 로직 레벨일 수 있다. 인에이블 신호(EN)가 제2 로직 레벨에서 제1 로직 레벨로 천이한 후 클럭 신호(CLK)의 두 번째 라이징 에지에 상응하는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 제2 로직 레벨인 경우, 제2 스캔라인 드라이버 칩(12)에 포함되는 칩 셀렉션 디-시리얼라이저(100)로부터 출력되는 출력 인에이블 신호(O_EN)는 제2 로직 레벨일 수 있다. 동일한 방식으로, 인에이블 신호(EN)가 제2 로직 레벨에서 제1 로직 레벨로 천이한 후 클럭 신호(CLK)의 네 번째 라이징 에지에 상응하는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 제2 로직 레벨인 경우, 제4 스캔라인 드라이버 칩(14)에 포함되는 칩 셀렉션 디-시리얼라이저(100)로부터 출력되는 출력 인에이블 신호(O_EN)는 제2 로직 레벨일 수 있다.
예시적인 실시예에 있어서, 인에이블 신호(EN)가 제2 로직 레벨인 경우, 칩 셀렉션 디-시리얼라이저(100)는 비활성화될 수 있다. 예를 들어, 인에이블 신호(EN)가 제2 로직 레벨인 경우, 제1 스캔라인 드라이버 칩(11)에 포함되는 칩 셀렉션 디-시리얼라이저(100), 제2 스캔라인 드라이버 칩(12)에 포함되는 칩 셀렉션 디-시리얼라이저(100), 제3 스캔라인 드라이버 칩(13)에 포함되는 칩 셀렉션 디-시리얼라이저(100) 및 제4 스캔라인 드라이버 칩(14)에 포함되는 칩 셀렉션 디-시리얼라이저(100)는 비활성화될 수 있다.
도 6은 도 1의 스캔라인 드라이버 칩에 포함되는 어드레스 데이터 디-시리얼라이저의 동작을 설명하기 위한 타이밍도이다.
도 6을 참조하면, 예시적인 실시예에 있어서, 인에이블 신호(EN)가 제1 로직 레벨인 경우, 어드레스 데이터 디-시리얼라이저(300)는 활성화될 수 있다. 예를 들어, 인에이블 신호(EN)가 제1 로직 레벨인 경우, 제1 스캔라인 드라이버 칩(11)에 포함되는 어드레스 데이터 디-시리얼라이저(300), 제2 스캔라인 드라이버 칩(12)에 포함되는 어드레스 데이터 디-시리얼라이저(300), 제3 스캔라인 드라이버 칩(13)에 포함되는 어드레스 데이터 디-시리얼라이저(300) 및 제4 스캔라인 드라이버 칩(14)에 포함되는 어드레스 데이터 디-시리얼라이저(300)는 활성화될 수 있다.
예시적인 실시예에 있어서, 인에이블 신호(EN)가 제1 로직 레벨이고, 출력 인에이블 신호(O_EN)가 제1 로직 레벨인 경우, 어드레스 데이터 디-시리얼라이저(300)는 시리얼 어드레스 데이터(ADD_S)에 기초하여 패러럴 어드레스 데이터(ADD)를 출력할 수 있다. 예를 들어, 복수의 스캔라인 드라이버 칩들(30)은 제1 스캔라인 드라이버 칩(11), 제2 스캔라인 드라이버 칩(12) 및 제3 스캔라인 드라이버 칩(13) 및 제4 스캔라인 드라이버 칩(14)을 포함할 수 있다. 인에이블 신호(EN)가 제1 로직 레벨이고, 제1 스캔라인 드라이버 칩(11)에 상응하는 출력 인에이블 신호(O_EN)가 제1 로직 레벨인 경우, 제1 스캔라인 드라이버 칩(11)에 포함되는 어드레스 데이터 디-시리얼라이저(300)는 시리얼 어드레스 데이터(ADD_S)를 패러럴 어드레스 데이터(ADD)로서 출력할 수 있다. 또한, 인에이블 신호(EN)가 제1 로직 레벨이고, 제2 스캔라인 드라이버 칩(12)에 상응하는 출력 인에이블 신호(O_EN)가 제1 로직 레벨인 경우, 제2 스캔라인 드라이버 칩(12)에 포함되는 어드레스 데이터 디-시리얼라이저(300)는 시리얼 어드레스 데이터(ADD_S)를 패러럴 어드레스 데이터(ADD)로서 출력할 수 있다. 동일한 방식으로, 인에이블 신호(EN)가 제1 로직 레벨이고, 제4 스캔라인 드라이버 칩(14)에 상응하는 출력 인에이블 신호(O_EN)가 제1 로직 레벨인 경우, 제4 스캔라인 드라이버 칩(14)에 포함되는 어드레스 데이터 디-시리얼라이저(300)는 시리얼 어드레스 데이터(ADD_S)를 패러럴 어드레스 데이터(ADD)로서 출력할 수 있다. 예를 들어, 어드레스 데이터 디-시리얼라이저(300)는 제1 내지 9 시리얼 어드레스 데이터(ADD_S)를 순차적으로 수신하는 경우, 출력 인에이블 신호(O_EN)가 제1 로직 레벨이면, 어드레스 데이터 디-시리얼라이저(300)는 제1 내지 9 시리얼 어드레스 데이터(ADD_S)를 제1 내지 9 패러럴 어드레스 데이터(ADD)로서 동시에 제공할 수 있다.
예시적인 실시예에 있어서, 인에이블 신호(EN)가 제1 로직 레벨이고, 출력 인에이블 신호(O_EN)가 제2 로직 레벨인 경우, 어드레스 데이터 디-시리얼라이저(300)는 패러럴 어드레스 데이터(ADD)의 제공을 차단할 수 있다. 예를 들어, 인에이블 신호(EN)가 제1 로직 레벨이고, 제2 스캔라인 드라이버 칩(12)에 상응하는 출력 인에이블 신호(O_EN)가 제2 로직 레벨인 경우, 제2 스캔라인 드라이버 칩(12)에 포함되는 어드레스 데이터 디-시리얼라이저(300)는 시리얼 어드레스 데이터(ADD_S)를 패러럴 어드레스 데이터(ADD)로서 출력할 수 없다.
예시적인 실시예에 있어서, 인에이블 신호(EN)가 제2 로직 레벨인 경우, 어드레스 데이터 디-시리얼라이저(300)는 비활성화될 수 있다. 예를 들어, 인에이블 신호(EN)가 제2 로직 레벨인 경우, 제1 스캔라인 드라이버 칩(11)에 포함되는 어드레스 데이터 디-시리얼라이저(300), 제2 스캔라인 드라이버 칩(12)에 포함되는 어드레스 데이터 디-시리얼라이저(300), 제3 스캔라인 드라이버 칩(13)에 포함되는 어드레스 데이터 디-시리얼라이저(300) 및 제4 스캔라인 드라이버 칩(14)에 포함되는 어드레스 데이터 디-시리얼라이저(300)는 비활성화될 수 있다.
본 발명의 실시예들에 따른 스캔라인 드라이버 칩(10)은 인에이블 신호(EN), 시리얼로 수신되는 시리얼 칩 셀렉션 데이터(IC_SEL_S) 및 시리얼 어드레스 데이터(ADD_S)에 기초하여 스캔라인 인에이블 신호(CH)를 제공함으로써 디스플레이 장치(20)의 베젤 크기를 감소시킬 수 있다.
도 7은 도 1의 스캔라인 드라이버 칩에 포함되는 디코더-레벨 쉬프터의 일 예를 나타내는 도면이다.
도 7을 참조하면, 디코더-레벨 쉬프터(500)는 복수의 스캔라인 구동회로들(SDC_1 내지 SDC_270)을 포함할 수 있다. 디코더-레벨 쉬프터(500)는 복수의 스캔라인 구동회로들(SDC_1 내지 SDC_270) 중 패러럴 어드레스 데이터(ADD)에 상응하는 스캔라인 구동회로를 통해서 스캔라인 인에이블 신호(CH)를 제공할 수 있다. 예를 들어, 디코더-레벨 쉬프터(500)는 제1 내지 270 스캔라인 구동회로들(SDC_1 내지 SDC_270)을 포함할 수 있다. 패러럴 어드레스 데이터(ADD)가 1인 경우, 디코더-레벨 쉬프터(500)는 제1 스캔라인 구동회로(SDC_1)를 통해서 제1 스캔라인(SL1)에 제1 스캔라인 인에이블 신호(CH1)를 제공할 수 있다. 동일한 방식으로, 패러럴 어드레스 데이터(ADD)가 270인 경우, 디코더-레벨 쉬프터(500)는 제270 스캔라인 구동회로(SDC_270)를 통해서 제270 스캔라인(SL270)에 제270 스캔라인 인에이블 신호(CH270)를 제공할 수 있다.
도 8은 본 발명의 실시예들에 따른 디스플레이 장치를 나타내는 도면이다.
도 1 및 8을 참조하면, 디스플레이 장치(20)는 컨트롤러(200), 복수의 스캔라인 드라이버 칩들(30) 및 픽셀 어레이(50)를 포함한다. 컨트롤러(200)는 인에이블 신호(EN), 클럭 신호(CLK), 시리얼 칩 셀렉션 데이터(IC_SEL_S) 및 시리얼 어드레스 데이터(ADD_S)를 제공한다. 복수의 스캔라인 드라이버 칩들(30)은 인에이블 신호(EN), 클럭 신호(CLK) 및 시리얼로 제공되는 시리얼 칩 셀렉션 데이터(IC_SEL_S) 및 시리얼 어드레스 데이터(ADD_S)에 기초하여 스캔라인 인에이블 신호(CH)를 제공한다. 픽셀 어레이(50)는 스캔라인 인에이블 신호(CH)에 기초하여 구동한다.
복수의 스캔라인 드라이버 칩들(30)의 각각은 칩 셀렉션 디-시리얼라이저(100), 어드레스 데이터 디-시리얼라이저(300) 및 디코더-레벨 쉬프터(500)를 포함할 수 있다. 칩 셀렉션 디-시리얼라이저(100)는 인에이블 신호(EN), 클럭 신호(CLK) 및 시리얼로 수신되는 시리얼 칩 셀렉션 데이터(IC_SEL_S)에 기초하여 출력 인에이블 신호(O_EN)를 제공할 수 있다. 인에이블 신호(EN), 클럭 신호(CLK) 및 시리얼로 수신되는 시리얼 칩 셀렉션 데이터(IC_SEL_S)는 컨트롤러(200)로부터 제공될 수 있다. 예를 들어, 인에이블 신호(EN)는 1 비트일 수 있고, 클럭 신호(CLK)는 1 비트일 수 있고, 시리얼 칩 셀렉션 데이터(IC_SEL_S)는 1 비트일 수 있다. 이 경우, 시리얼 칩 셀렉션 데이터(IC_SEL_S)는 하나의 시리얼 라인을 통해서 스캔라인 드라이버 칩(10)에 포함되는 칩 셀렉션 디-시리얼라이저(100)에 제공될 수 있다. 스캔라인 드라이버 칩(10)에 포함되는 칩 셀렉션 디-시리얼라이저(100)는 3개의 시리얼 라인을 이용해서 인에이블 신호(EN), 클럭 신호(CLK) 및 시리얼 칩 셀렉션 데이터(IC_SEL_S)를 컨트롤러(200)로부터 수신할 수 있다. 스캔라인 드라이버 칩(10)에 포함되는 칩 셀렉션 디-시리얼라이저(100)가 2개의 라인을 통해서 시리얼 칩 셀렉션 데이터(IC_SEL_S)를 전달 받는 경우, 디스플레이 장치(20)의 베젤 부분에 라인 수가 증가할 수 있다. 디스플레이 장치(20)의 베젤 부분에 라인 수가 증가하면 디스플레이의 베젤 크기가 증가할 수 있다.
예를 들어, 스캔라인 드라이버은 제1 스캔라인 드라이버 칩(11), 제2 스캔라인 드라이버 칩(12) 및 제3 스캔라인 드라이버 칩(13) 및 제4 스캔라인 드라이버 칩(14)을 포함할 수 있다. 시리얼로 수신되는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 1000인 경우, 제1 스캔라인 드라이버 칩(11)으로부터 스캔라인 인에이블 신호(CH)가 제공될 수 있다. 또한, 시리얼로 수신되는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 0100인 경우, 제2 스캔라인 드라이버 칩(12)으로부터 스캔라인 인에이블 신호(CH)가 제공될 수 있다. 또한, 시리얼로 수신되는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 0010인 경우, 제3 스캔라인 드라이버 칩(13)으로부터 스캔라인 인에이블 신호(CH)가 제공될 수 있다. 동일한 방식으로, 시리얼로 수신되는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 0001인 경우, 제4 스캔라인 드라이버 칩(14)으로부터 스캔라인 인에이블 신호(CH)가 제공될 수 있다. 칩 셀렉션 디-시리얼라이저(100)는 하나의 시리얼 라인을 통해서 전달되는 시리얼 칩 셀렉션 데이터(IC_SEL_S)에 기초하여 출력 인에이블 신호(O_EN)를 제공할 수 있다.
어드레스 데이터 디-시리얼라이저(300)는 인에이블 신호(EN), 클럭 신호(CLK), 출력 인에이블 신호(O_EN) 및 시리얼로 수신되는 시리얼 어드레스 데이터(ADD_S)에 기초하여 패러럴 어드레스 데이터(ADD)를 제공할 수 있다. 인에이블 신호(EN), 클럭 신호(CLK), 출력 인에이블 신호(O_EN) 및 시리얼로 수신되는 시리얼 어드레스 데이터(ADD_S)는 컨트롤러(200)로부터 제공될 수 있다. 예를 들어, 인에이블 신호(EN)는 1 비트일 수 있고, 클럭 신호(CLK)는 1 비트일 수 있고, 출력 인에이블 신호(O_EN)는 1비트일 수 있고, 시리얼 어드레스 데이터(ADD_S)는 1비트일 수 있다. 이 경우, 시리얼 어드레스 데이터(ADD_S)는 하나의 시리얼 라인을 통해서 스캔라인 드라이버 칩(10)에 포함되는 어드레스 데이터 디-시리얼라이저(300)에 제공될 수 있다. 스캔라인 드라이버 칩(10)에 포함되는 어드레스 데이터 디-시리얼라이저(300)는 3개의 시리얼 라인을 이용해서 인에이블 신호(EN), 클럭 신호(CLK) 및 시리얼 어드레스 데이터(ADD_S)를 컨트롤러(200)로부터 수신할 수 있다. 스캔라인 드라이버 칩(10)에 포함되는 어드레스 데이터 디-시리얼라이저(300)가 복수 개의 라인을 통해서 시리얼 어드레스 데이터(ADD_S)를 전달 받는 경우, 디스플레이 장치(20)의 베젤 부분에 라인 수가 증가할 수 있다. 디스플레이 장치(20)의 베젤 부분에 라인 수가 증가하면 디스플레이의 베젤 크기가 증가할 수 있다.
출력 인에이블 신호(O_EN)가 제1 로직 레벨인 경우, 어드레스 데이터 디-시리얼라이저(300)는 시리얼로 수신되는 시리얼 어드레스 데이터(ADD_S)에 기초하여 패러럴 어드레스 데이터(ADD)를 제공할 수 있다. 제1 로직 레벨은 로직 하이 레벨일 수 있고, 제2 로직 레벨은 로직 로우 레벨일 수 있다. 예를 들어, 시리얼 어드레스 데이터(ADD_S)는 제1 내지 9 시리얼 어드레스 데이터(ADD_S)를 포함할 수 있다. 어드레스 데이터 디-시리얼라이저(300)는 제1 내지 9 시리얼 어드레스 데이터(ADD_S)를 순차적으로 수신될 수 있다. 어드레스 데이터 디-시리얼라이저(300)는 제1 내지 9 시리얼 어드레스 데이터(ADD_S)를 순차적으로 수신하는 경우, 출력 인에이블 신호(O_EN)가 제1 로직 레벨이면, 어드레스 데이터 디-시리얼라이저(300)는 제1 내지 9 시리얼 어드레스 데이터(ADD_S)를 제1 내지 9 패러럴 어드레스 데이터(ADD)로서 동시에 제공할 수 있다. 이 경우, 제1 시리얼 어드레스 데이터(ADD_S1)는 제1 패러럴 어드레스 데이터(ADD1)일 수 있고, 제2 시리얼 어드레스 데이터(ADD_S2)는 제2 패러럴 어드레스 데이터(ADD2)일 수 있다. 동일한 방식으로, 제9 시리얼 어드레스 데이터(ADD_S9)는 제9 패러럴 어드레스 데이터(ADD9)일 수 있다.
디코더-레벨 쉬프터(500)는 패러럴 어드레스 데이터(ADD)에 기초하여 스캔라인 인에이블 신호(CH)를 제공할 수 있다. 예를 들어, 패러럴 어드레스 데이터(ADD)가 1인 경우, 제1 스캔라인 인에이블 신호(CH1)는 인에이블될 수 있다. 패러럴 어드레스 데이터(ADD)가 2인 경우, 제2 스캔라인 인에이블 신호(CH2)는 인에이블될 수 있다. 동일한 방식으로, 패러럴 어드레스 데이터(ADD)가 270인 경우, 제270 스캔라인 인에이블 신호(CH270)는 인에이블될 수 있다.
스캔라인 드라이버 칩(10)은 4개의 시리얼 라인을 이용해서 인에이블 신호(EN), 클럭 신호(CLK), 시리얼 어드레스 데이터(ADD_S) 및 시리얼 어드레스 데이터(ADD_S)를 컨트롤러(200)로부터 수신할 수 있다. 본 발명의 실시예들에 따른 스캔라인 드라이버 칩(10)은 인에이블 신호(EN), 시리얼로 수신되는 시리얼 칩 셀렉션 데이터(IC_SEL_S) 및 시리얼 어드레스 데이터(ADD_S)에 기초하여 스캔라인 인에이블 신호(CH)를 제공함으로써 디스플레이 장치(20)의 베젤 크기를 감소시킬 수 있다.
도 9는 도 8의 디스플레이 장치에 포함되는 칩 셀렉션 디-시리얼라이저의 일 동작 예를 나타내는 타이밍도이다.
도 4, 5 및 9를 참조하면, 디스플레이 장치(20)는 복수의 스캔라인 드라이버 칩들(30)을 선택적으로 활성화할 수 있다. 예를 들어, 복수의 스캔라인 드라이버 칩들(30)은 제1 스캔라인 드라이버 칩(11), 제2 스캔라인 드라이버 칩(12), 제3 스캔라인 드라이버 칩(13) 및 제4 스캔라인 드라이버 칩(14)을 포함할 수 있다. 인에이블 신호(EN)는 제2 로직 레벨에서 제1 로직 레벨로 천이할 수 있다. 제1 로직 레벨은 로직 하이 레벨일 수 있고, 제2 로직 레벨은 로직 로우 레벨일 수 있다. 인에이블 신호(EN)가 제2 로직 레벨에서 제1 로직 레벨로 천이한 후 클럭 신호(CLK)의 첫 번째 라이징 에지에 상응하는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 제2 로직 레벨인 경우, 제1 스캔라인 드라이버 칩(11)은 비활성화될 수 있다. 또한, 인에이블 신호(EN)가 제2 로직 레벨에서 제1 로직 레벨로 천이한 후 클럭 신호(CLK)의 두 번째 라이징 에지에 상응하는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 제1 로직 레벨인 경우, 제2 스캔라인 드라이버 칩(12)은 활성화될 수 있다. 또한, 인에이블 신호(EN)가 제2 로직 레벨에서 제1 로직 레벨로 천이한 후 클럭 신호(CLK)의 세 번째 라이징 에지에 상응하는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 제2 로직 레벨인 경우, 제3 스캔라인 드라이버 칩(13)은 비활성화될 수 있다. 동일한 방식으로, 인에이블 신호(EN)가 제2 로직 레벨에서 제1 로직 레벨로 천이한 후 클럭 신호(CLK)의 네 번째 라이징 에지에 상응하는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 제2 로직 레벨인 경우, 제4 스캔라인 드라이버 칩(14)은 비활성화될 수 있다. 디스플레이 장치(20)는 복수의 스캔라인 드라이버 칩들(30)을 선택적으로 활성화할 수 있다.
도 10은 도 8의 디스플레이 장치에 포함되는 칩 셀렉션 디-시리얼라이저의 다른 동작 예를 나타내는 타이밍도이다.
도 10을 참조하면, 디스플레이 장치(20)는 복수의 스캔라인 드라이버 칩들(30) 중 2개 이상의 스캔라인 드라이버 칩들(30)을 동시에 활성화할 수 있다. 예를 들어, 인에이블 신호(EN)가 제2 로직 레벨에서 제1 로직 레벨로 천이한 후 클럭 신호(CLK)의 첫 번째 라이징 에지에 상응하는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 제1 로직 레벨인 경우, 제1 스캔라인 드라이버 칩(11)은 활성화될 수 있다. 또한, 인에이블 신호(EN)가 제2 로직 레벨에서 제1 로직 레벨로 천이한 후 클럭 신호(CLK)의 두 번째 라이징 에지에 상응하는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 제2 로직 레벨인 경우, 제2 스캔라인 드라이버 칩(12)은 비활성화될 수 있다. 또한, 인에이블 신호(EN)가 제2 로직 레벨에서 제1 로직 레벨로 천이한 후 클럭 신호(CLK)의 세 번째 라이징 에지에 상응하는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 제1 로직 레벨인 경우, 제3 스캔라인 드라이버 칩(13)은 활성화될 수 있다. 동일한 방식으로, 인에이블 신호(EN)가 제2 로직 레벨에서 제1 로직 레벨로 천이한 후 클럭 신호(CLK)의 네 번째 라이징 에지에 상응하는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 제2 로직 레벨인 경우, 제4 스캔라인 드라이버 칩(14)은 비활성화될 수 있다. 디스플레이 장치(20)는 복수의 스캔라인 드라이버 칩들(30) 중 제1 스캔라인 드라이버 칩(11) 및 제3 스캔라인 드라이버 칩(13)을 동시에 활성화할 수 있다. 본 발명의 실시예들에 따른 스캔라인 드라이버 칩(10)은 인에이블 신호(EN), 시리얼로 수신되는 시리얼 칩 셀렉션 데이터(IC_SEL_S) 및 시리얼 어드레스 데이터(ADD_S)에 기초하여 스캔라인 인에이블 신호(CH)를 제공함으로써 디스플레이 장치(20)의 베젤 크기를 감소시킬 수 있다.
도 11은 도 8의 디스플레이 장치에 포함되는 칩 셀렉션 디-시리얼라이저의 다른 동작 예를 나타내는 타이밍도이다. 도 12는 도 8의 디스플레이 장치의 일 동작 예를 설명하기 위한 도면이다.
도 11 및 12를 참조하면, 인에이블 신호(EN)가 제2 로직 레벨에서 제1 로직 레벨로 천이한 후 클럭 신호(CLK)의 첫 번째 라이징 에지에 상응하는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 제1 로직 레벨인 경우, 제1 스캔라인 드라이버 칩(11)은 활성화될 수 있다. 또한, 인에이블 신호(EN)가 제2 로직 레벨에서 제1 로직 레벨로 천이한 후 클럭 신호(CLK)의 두 번째 라이징 에지에 상응하는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 제1 로직 레벨인 경우, 제2 스캔라인 드라이버 칩(12)은 활성화될 수 있다. 또한, 인에이블 신호(EN)가 제2 로직 레벨에서 제1 로직 레벨로 천이한 후 클럭 신호(CLK)의 세 번째 라이징 에지에 상응하는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 제1 로직 레벨인 경우, 제3 스캔라인 드라이버 칩(13)은 활성화될 수 있다. 동일한 방식으로, 인에이블 신호(EN)가 제2 로직 레벨에서 제1 로직 레벨로 천이한 후 클럭 신호(CLK)의 네 번째 라이징 에지에 상응하는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 제1 로직 레벨인 경우, 제4 스캔라인 드라이버 칩(14)은 활성화될 수 있다. 디스플레이 장치(20)는 제1 스캔라인 드라이버 칩(11), 제2 스캔라인 드라이버 칩(12), 제3 스캔라인 드라이버 칩(13) 및 제4 스캔라인 드라이버 칩(14)을 동시에 활성화할 수 있다.
예시적인 실시예에 있어서, 디스플레이 장치(20)가 복수의 스캔라인 드라이버 칩들(30) 중 2개 이상의 스캔라인 드라이버 칩들(30)을 동시에 활성화하는 경우, 2개 이상의 스캔라인 드라이버 칩들(30)에 상응하는 픽셀 어레이 영역들에 동일한 디스플레이 전압(DV1 내지 DV1920)이 제공될 수 있다. 예를 들어, 디스플레이 장치(20)는 제1 스캔라인 드라이버 칩(11), 제2 스캔라인 드라이버 칩(12), 제3 스캔라인 드라이버 칩(13) 및 제4 스캔라인 드라이버 칩(14)을 동시에 활성화하고, 시리얼 어드레스 데이터(ADD_S)가 "000000001"인 경우, 제1 스캔라인 드라이버 칩(11)에 상응하는 제1 픽셀 어레이 영역(51)의 첫 번째 스캔라인(SL1)에 연결되는 픽셀들, 제2 스캔라인 드라이버 칩(12)에 상응하는 제2 픽셀 어레이 영역(52)의 첫 번째 스캔라인(SL271)에 연결되는 픽셀들, 제3 스캔라인 드라이버 칩(13)에 상응하는 제3 픽셀 어레이 영역(53)의 첫 번째 스캔라인(SL541)에 연결되는 픽셀들 및 제4 스캔라인 드라이버 칩(14)에 상응하는 제4 픽셀 어레이 영역(54)의 첫 번째 스캔라인(SL811)에 연결되는 픽셀들에는 동일한 디스플레이 전압들(DV1 내지 DV1920)이 제공될 수 있다.
도 13은 도 8의 디스플레이 장치에 포함되는 복수의 스캔라인 드라이버 칩들의 일 동작 예를 설명하기 위한 도면이고, 도 14는 도 8의 디스플레이 장치에 포함되는 스캔라인 드라이버 칩의 일 예를 나타내는 블록도이다.
도 13 및 14를 참조하면, 스캔라인 드라이버 칩은 칩 셀렉션 디-시리얼라이저(100), 어드레스 데이터 디-시리얼라이저(300) 및 디코더-레벨 쉬프터(500)를 포함한다. 칩 셀렉션 디-시리얼라이저(100)는 인에이블 신호(EN), 클럭 신호(CLK) 및 시리얼로 수신되는 시리얼 칩 셀렉션 데이터(IC_SEL_S)에 기초하여 출력 인에이블 신호(O_EN)를 제공한다. 어드레스 데이터 디-시리얼라이저(300)는 인에이블 신호(EN), 클럭 신호(CLK), 출력 인에이블 신호(O_EN) 및 시리얼로 수신되는 시리얼 어드레스 데이터(ADD_S)에 기초하여 패러럴 어드레스 데이터(ADD)를 제공한다. 디코더-레벨 쉬프터(500)는 패러럴 어드레스 데이터(ADD)에 기초하여 스캔라인 인에이블 신호(CH)를 제공한다.
예시적인 실시예에 있어서, 복수의 스캔라인 드라이버 칩들(30)의 각각은 인에이블 신호(EN), 클럭 신호(CLK), 시리얼 칩 셀렉션 데이터(IC_SEL_S) 및 시리얼 어드레스 데이터(ADD_S)를 버퍼링하여 출력할 수 있다. 예를 들어, 복수의 스캔라인 드라이버 칩들(30)은 제1 스캔라인 드라이버 칩(11), 제2 스캔라인 드라이버 칩(12) 및 제3 스캔라인 드라이버 칩(13) 및 제4 스캔라인 드라이버 칩(14)을 포함할 수 있다. 제1 스캔라인 드라이버 칩(11)은 인에이블 신호(EN), 클럭 신호(CLK), 시리얼 칩 셀렉션 데이터(IC_SEL_S) 및 시리얼 어드레스 데이터(ADD_S)를 버퍼링하여 제2 스캔라인 드라이버 칩(12)에 제공할 수 있다. 또한, 제2 스캔라인 드라이버 칩(12)은 인에이블 신호(EN), 클럭 신호(CLK), 시리얼 칩 셀렉션 데이터(IC_SEL_S) 및 시리얼 어드레스 데이터(ADD_S)를 버퍼링하여 제3 스캔라인 드라이버 칩(13)에 제공할 수 있다. 동일한 방식으로, 제3 스캔라인 드라이버 칩(13)은 인에이블 신호(EN), 클럭 신호(CLK), 시리얼 칩 셀렉션 데이터(IC_SEL_S) 및 시리얼 어드레스 데이터(ADD_S)를 버퍼링하여 제4 스캔라인 드라이버 칩(14)에 제공할 수 있다. 본 발명의 실시예들에 따른 스캔라인 드라이버 칩(10)은 인에이블 신호(EN), 시리얼로 수신되는 시리얼 칩 셀렉션 데이터(IC_SEL_S) 및 시리얼 어드레스 데이터(ADD_S)에 기초하여 스캔라인 인에이블 신호(CH)를 제공함으로써 디스플레이 장치(20)의 베젤 크기를 감소시킬 수 있다.
도 15는 도 14의 스캔라인 드라이버 칩에 포함되는 칩 셀렉션 디-시리얼라이저의 동작을 설명하기 위한 타이밍도이다.
도 15를 참조하면, 인에이블 신호(EN)가 제1 로직 레벨인 경우, 칩 셀렉션 디-시리얼라이저(100)는 활성화될 수 있다. 예를 들어, 인에이블 신호(EN)가 제1 로직 레벨인 경우, 제1 스캔라인 드라이버 칩(11)에 포함되는 칩 셀렉션 디-시리얼라이저(100), 제2 스캔라인 드라이버 칩(12)에 포함되는 칩 셀렉션 디-시리얼라이저(100), 제3 스캔라인 드라이버 칩(13)에 포함되는 칩 셀렉션 디-시리얼라이저(100) 및 제4 스캔라인 드라이버 칩(14)에 포함되는 칩 셀렉션 디-시리얼라이저(100)는 활성화될 수 있다.
인에이블 신호(EN)가 제1 로직 레벨이고, 스캔라인 드라이버 칩(10)에 상응하는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 제1 로직 레벨인 경우, 출력 인에이블 신호(O_EN)는 제1 로직 레벨일 수 있다. 예를 들어, 인에이블 신호(EN)는 제2 로직 레벨에서 제1 로직 레벨로 천이할 수 있다. 제1 로직 레벨은 로직 하이 레벨일 수 있고, 제2 로직 레벨은 로직 로우 레벨일 수 있다. 인에이블 신호(EN)가 제2 로직 레벨에서 제1 로직 레벨로 천이한 후 클럭 신호(CLK)의 첫 번째 라이징 에지에 상응하는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 제1 로직 레벨인 경우, 제1 스캔라인 드라이버 칩(11)에 포함되는 칩 셀렉션 디-시리얼라이저(100)로부터 출력되는 출력 인에이블 신호(O_EN)는 제1 로직 레벨일 수 있다. 인에이블 신호(EN)가 제2 로직 레벨에서 제1 로직 레벨로 천이한 후 클럭 신호(CLK)의 두 번째 라이징 에지에 상응하는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 제2 로직 레벨인 경우, 제2 스캔라인 드라이버 칩(12)에 포함되는 칩 셀렉션 디-시리얼라이저(100)로부터 출력되는 출력 인에이블 신호(O_EN)는 제2 로직 레벨일 수 있다. 인에이블 신호(EN)가 제2 로직 레벨에서 제1 로직 레벨로 천이한 후 클럭 신호(CLK)의 세 번째 라이징 에지에 상응하는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 제2 로직 레벨인 경우, 제3 스캔라인 드라이버 칩(13)에 포함되는 칩 셀렉션 디-시리얼라이저(100)로부터 출력되는 출력 인에이블 신호(O_EN)는 제2 로직 레벨일 수 있다. 동일한 방식으로, 인에이블 신호(EN)가 제2 로직 레벨에서 제1 로직 레벨로 천이한 후 클럭 신호(CLK)의 네 번째 라이징 에지에 상응하는 시리얼 칩 셀렉션 데이터(IC_SEL_S)가 제2 로직 레벨인 경우, 제4 스캔라인 드라이버 칩(14)에 포함되는 칩 셀렉션 디-시리얼라이저(100)로부터 출력되는 출력 인에이블 신호(O_EN)는 제2 로직 레벨일 수 있다.
도 16은 도 14의 스캔라인 드라이버 칩에 포함되는 어드레스 데이터 디-시리얼라이저의 동작을 설명하기 위한 타이밍도이다.
도 16을 참조하면, 인에이블 신호(EN)가 제1 로직 레벨인 경우, 어드레스 데이터 디-시리얼라이저(300)는 활성화될 수 있다. 예를 들어, 인에이블 신호(EN)가 제1 로직 레벨인 경우, 제1 스캔라인 드라이버 칩(11)에 포함되는 어드레스 데이터 디-시리얼라이저(300), 제2 스캔라인 드라이버 칩(12)에 포함되는 어드레스 데이터 디-시리얼라이저(300), 제3 스캔라인 드라이버 칩(13)에 포함되는 어드레스 데이터 디-시리얼라이저(300) 및 제4 스캔라인 드라이버 칩(14)에 포함되는 어드레스 데이터 디-시리얼라이저(300)는 활성화될 수 있다.
인에이블 신호(EN)가 제1 로직 레벨이고, 출력 인에이블 신호(O_EN)가 제1 로직 레벨인 경우, 어드레스 데이터 디-시리얼라이저(300)는 시리얼 어드레스 데이터(ADD_S)에 기초하여 패러럴 어드레스 데이터(ADD)를 출력할 수 있다. 예를 들어, 복수의 스캔라인 드라이버 칩들(30)은 제1 스캔라인 드라이버 칩(11), 제2 스캔라인 드라이버 칩(12) 및 제3 스캔라인 드라이버 칩(13) 및 제4 스캔라인 드라이버 칩(14)을 포함할 수 있다. 인에이블 신호(EN)가 제1 로직 레벨이고, 제3 스캔라인 드라이버 칩(13)에 상응하는 출력 인에이블 신호(O_EN)가 제1 로직 레벨인 경우, 제3 스캔라인 드라이버 칩(13)에 포함되는 어드레스 데이터 디-시리얼라이저(300)는 시리얼 어드레스 데이터(ADD_S)를 패러럴 어드레스 데이터(ADD)로서 출력할 수 있다. 이 경우, 패러럴 어드레스 데이터(ADD)는 "000000001"일 수 있다.
예시적인 실시예에 있어서, 디코더-레벨 쉬프터(500)는 복수의 스캔라인 구동회로들을 포함할 수 있다. 디코더-레벨 쉬프터(500)는 복수의 스캔라인 구동회로들 중 패러럴 어드레스 데이터(ADD)에 상응하는 스캔라인 구동회로를 통해서 스캔라인 인에이블 신호(CH)를 제공할 수 있다.
본 발명의 실시예들에 따른 스캔라인 드라이버 칩(10)은 인에이블 신호(EN), 시리얼로 수신되는 시리얼 칩 셀렉션 데이터(IC_SEL_S) 및 시리얼 어드레스 데이터(ADD_S)에 기초하여 스캔라인 인에이블 신호(CH)를 제공함으로써 디스플레이 장치(20)의 베젤 크기를 감소시킬 수 있다.
도 17은 해상도가 UHD인 경우, 본 발명의 실시예들에 따른 디스플레이 장치를 나타내는 블록도이고, 도 18은 도 14의 스캔라인 드라이버 칩에 포함되는 디코터-레벨 쉬프터의 일 예를 나타내는 도면이다.
도 1, 17 및 18을 참조하면, 디스플레이 장치(20)는 컨트롤러(200), 복수의 스캔라인 드라이버 칩들(30) 및 픽셀 어레이(50)를 포함한다. 컨트롤러(200)는 인에이블 신호(EN), 클럭 신호(CLK), 시리얼 칩 셀렉션 데이터(IC_SEL_S) 및 시리얼 어드레스 데이터(ADD_S)를 제공한다. 복수의 스캔라인 드라이버 칩들(30)은 인에이블 신호(EN), 클럭 신호(CLK) 및 시리얼로 제공되는 시리얼 칩 셀렉션 데이터(IC_SEL_S) 및 시리얼 어드레스 데이터(ADD_S)에 기초하여 스캔라인 인에이블 신호(CH)를 제공한다. 픽셀 어레이(50)는 스캔라인 인에이블 신호(CH)에 기초하여 구동한다.
스캔라인 드라이버 칩(10)은 칩 셀렉션 디-시리얼라이저(100), 어드레스 데이터 디-시리얼라이저(300) 및 디코더-레벨 쉬프터(500)를 포함한다. 칩 셀렉션 디-시리얼라이저(100)는 인에이블 신호(EN), 클럭 신호(CLK) 및 시리얼로 수신되는 시리얼 칩 셀렉션 데이터(IC_SEL_S)에 기초하여 출력 인에이블 신호(O_EN)를 제공한다. 어드레스 데이터 디-시리얼라이저(300)는 인에이블 신호(EN), 클럭 신호(CLK), 출력 인에이블 신호(O_EN) 및 시리얼로 수신되는 시리얼 어드레스 데이터(ADD_S)에 기초하여 패러럴 어드레스 데이터(ADD)를 제공한다. 디코더-레벨 쉬프터(500)는 패러럴 어드레스 데이터(ADD)에 기초하여 스캔라인 인에이블 신호(CH)를 제공한다. 예를 들어, 디스플레이 장치(20)의 해상도가 UHD(ultra high definition)인 경우, 스캔라인(SL)의 개수는 2160개일 수 있다. 이 경우, 제1 스캔라인 드라이버 칩(11)은 제1 픽셀 어레이 영역(51)에 제1 내지 270 스캔라인 인에이블 신호들(CH1 내지 CH270)을 제공할 수 있다. 제2 스캔라인 드라이버 칩(12)은 제2 픽셀 어레이 영역(52)에 제271 내지 540 스캔라인 인에이블 신호들(CH271 내지 CH540)을 제공할 수 있다. 또한, 제3 스캔라인 드라이버 칩(13)은 제3 픽셀 어레이 영역(53)에 제541 내지 810 스캔라인 인에이블 신호들(CH541 내지 CH810)을 제공할 수 있다. 제4 스캔라인 드라이버 칩(14)은 제4 픽셀 어레이 영역(54)에 제811 내지 1080 스캔라인 인에이블 신호들(CH811 내지 CH1080)을 제공할 수 있다. 동일한 방식으로 제8 스캔라인 드라이버 칩(18)은 제8 픽셀 어레이 영역(58)에 제1891 내지 2160 스캔라인 인에이블 신호들(CH1891 내지 CH2160)을 제공할 수 있다. 또한 하나의 스캔라인 드라이버 칩(10)에 540개의 스캔라인 구동회로들(SDC_1 내지 SDC_540)이 포함되는 경우, 4개의 스캔라인 드라이버 칩들(30)을 이용하여 UHD 해상도를 구현할 수 있다.
도 19는 본 발명의 실시예들에 따른 휴대 장치를 나타내는 블록도이다.
도 19를 참조하면, 휴대 장치(700)는 프로세서(710), 메모리 장치(720), 저장 장치(730), 입출력 장치(740), 파워 서플라이(750) 및 전계발광 디스플레이 장치(760)를 포함할 수 있다. 휴대 장치(700)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
프로세서(710)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(710)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(710)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라서, 프로세서(710)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(720)는 휴대 장치(700)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(720)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
저장 장치(730)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(740)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(750)는 휴대 장치(700)의 동작에 필요한 파워를 공급할 수 있다. 전계발광 디스플레이 장치(760)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
실시예에 따라, 휴대 장치(700)는 디지털 TV(Digital Television), 3D TV, 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 노트북 컴퓨터(Laptop Computer), 태블릿 컴퓨터(Table Computer), 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 내비게이션(Navigation) 등과 같은 디스플레이 장치(760)를 포함하는 임의의 전자 기기일 수 있다.
본 발명의 실시예들에 따른 스캔라인 드라이버 칩(10)은 인에이블 신호(EN), 시리얼로 수신되는 시리얼 칩 셀렉션 데이터(IC_SEL_S) 및 시리얼 어드레스 데이터(ADD_S)에 기초하여 스캔라인 인에이블 신호(CH)를 제공함으로써 디스플레이 장치(20)의 베젤 크기를 감소시킬 수 있다.
본 발명의 실시예들에 따른 스캔라인 드라이버 칩은 인에이블 신호, 시리얼로 수신되는 시리얼 칩 셀렉션 데이터 및 시리얼 어드레스 데이터에 기초하여 스캔라인 인에이블 신호를 제공함으로써 디스플레이 장치의 베젤 크기를 감소시킬 수 있어 다양한 디스플레이 장치에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. 인에이블 신호, 클럭 신호 및 시리얼로 수신되는 시리얼 칩 셀렉션 데이터에 기초하여 출력 인에이블 신호를 제공하는 칩 셀렉션 디-시리얼라이저;
    상기 인에이블 신호, 상기 클럭 신호, 상기 출력 인에이블 신호 및 시리얼로 수신되는 시리얼 어드레스 데이터에 기초하여 패러럴 어드레스 데이터를 제공하는 어드레스 데이터 디-시리얼라이저; 및
    상기 패러럴 어드레스 데이터에 기초하여 스캔라인 인에이블 신호를 제공하는 디코더-레벨 쉬프터를 포함하는 스캔라인 드라이버 칩.
  2. 제1 항에 있어서,
    상기 인에이블 신호가 제1 로직 레벨인 경우, 상기 칩 셀렉션 디-시리얼라이저는 활성화되는 것을 특징으로 하는 스캔라인 드라이버 칩.
  3. 제2 항에 있어서,
    상기 인에이블 신호가 상기 제1 로직 레벨이고, 상기 스캔라인 드라이버 칩에 상응하는 시리얼 칩 셀렉션 데이터가 상기 제1 로직 레벨인 경우, 상기 출력 인에이블 신호는 상기 제1 로직 레벨인 것을 특징으로 하는 스캔라인 드라이버 칩.
  4. 제2 항에 있어서,
    상기 인에이블 신호가 상기 제1 로직 레벨이고, 상기 스캔라인 드라이버 칩에 상응하는 시리얼 칩 셀렉션 데이터가 제2 로직 레벨인 경우, 상기 출력 인에이블 신호는 상기 제2 로직 레벨인 것을 특징으로 하는 스캔라인 드라이버 칩.
  5. 제1 항에 있어서,
    상기 인에이블 신호가 제2 로직 레벨인 경우, 상기 칩 셀렉션 디-시리얼라이저는 비활성화되는 것을 특징으로 하는 스캔라인 드라이버 칩.
  6. 제1 항에 있어서,
    상기 인에이블 신호가 제1 로직 레벨인 경우, 상기 어드레스 데이터 디-시리얼라이저는 활성화되는 것을 특징으로 하는 스캔라인 드라이버 칩.
  7. 제6 항에 있어서,
    상기 인에이블 신호가 상기 제1 로직 레벨이고, 상기 출력 인에이블 신호가 상기 제1 로직 레벨인 경우, 상기 어드레스 데이터 디-시리얼라이저는 상기 시리얼 어드레스 데이터에 기초하여 상기 패러럴 어드레스 데이터를 출력하는 것을 특징으로 하는 스캔라인 드라이버 칩.
  8. 제6 항에 있어서,
    상기 인에이블 신호가 상기 제1 로직 레벨이고, 상기 출력 인에이블 신호가 제2 로직 레벨인 경우, 상기 어드레스 데이터 디-시리얼라이저는 상기 패러럴 어드레스 데이터의 제공을 차단하는 것을 특징으로 하는 스캔라인 드라이버 칩.
  9. 제1 항에 있어서,
    상기 인에이블 신호가 제2 로직 레벨인 경우, 상기 어드레스 데이터 디-시리얼라이저는 비활성화되는 것을 특징으로 하는 스캔라인 드라이버 칩.
  10. 제1 항에 있어서,
    상기 디코더-레벨 쉬프터는 복수의 스캔라인 구동회로들을 포함하는 것을 특징으로 하는 스캔라인 드라이버 칩.
  11. 제10 항에 있어서,
    상기 디코더-레벨 쉬프터는 상기 복수의 스캔라인 구동회로들 중 상기 패러럴 어드레스 데이터에 상응하는 스캔라인 구동회로를 통해서 상기 스캔라인 인에이블 신호를 제공하는 것을 스캔라인 드라이버 칩.
  12. 인에이블 신호, 클럭 신호, 시리얼 칩 셀렉션 데이터 및 시리얼 어드레스 데이터를 제공하는 컨트롤러;
    상기 인에이블 신호, 상기 클럭 신호 및 시리얼로 제공되는 상기 시리얼 칩 셀렉션 데이터 및 상기 시리얼 어드레스 데이터에 기초하여 스캔라인 인에이블 신호를 제공하는 복수의 스캔라인 드라이버 칩들;
    상기 스캔라인 인에이블 신호에 기초하여 구동하는 픽셀 어레이를 포함하는 디스플레이 장치.
  13. 제12 항에 있어서,
    상기 복수의 스캔라인 드라이버 칩들의 각각은,
    상기 인에이블 신호, 상기 클럭 신호 및 시리얼로 수신되는 상기 시리얼 칩 셀렉션 데이터에 기초하여 출력 인에이블 신호를 제공하는 칩 셀렉션 디-시리얼라이저;
    상기 인에이블 신호, 상기 클럭 신호, 상기 출력 인에이블 신호 및 시리얼로 수신되는 상기 시리얼 어드레스 데이터에 기초하여 패러럴 어드레스 데이터를 제공하는 어드레스 데이터 디-시리얼라이저; 및
    상기 패러럴 어드레스 데이터에 기초하여 스캔라인 인에이블 신호를 제공하는 디코더-레벨 쉬프터를 포함하는 디스플레이 장치.
  14. 제13 항에 있어서,
    상기 디스플레이 장치는 상기 복수의 스캔라인 드라이버 칩들을 선택적으로 활성화하는 것을 특징으로 하는 디스플레이 장치.
  15. 제13 항에 있어서,
    상기 디스플레이 장치는 상기 복수의 스캔라인 드라이버 칩들 중 2개 이상의 스캔라인 드라이버 칩들을 동시에 활성화하는 것을 특징으로 하는 디스플레이 장치.
  16. 제15 항에 있어서,
    상기 디스플레이 장치가 상기 복수의 스캔라인 드라이버 칩들 중 2개 이상의 상기 스캔라인 드라이버 칩들을 동시에 활성화하는 경우, 상기 2개 이상의 상기 스캔라인 드라이버 칩들에 상응하는 픽셀 어레이 영역들에 동일한 디스플레이 전압이 제공되는 것을 특징으로 하는 디스플레이 장치.
  17. 제13 항에 있어서,
    상기 복수의 스캔라인 드라이버 칩들의 각각은 상기 인에이블 신호, 상기 클럭 신호, 상기 시리얼 칩 셀렉션 데이터 및 상기 시리얼 어드레스 데이터를 버퍼링하여 출력하는 것을 특징으로 하는 디스플레이 장치.
  18. 제13 항에 있어서,
    상기 인에이블 신호가 제1 로직 레벨인 경우, 상기 칩 셀렉션 디-시리얼라이저는 활성화되고,
    상기 인에이블 신호가 상기 제1 로직 레벨이고, 상기 스캔라인 드라이버 칩에 상응하는 시리얼 칩 셀렉션 데이터가 상기 제1 로직 레벨인 경우, 상기 출력 인에이블 신호는 상기 제1 로직 레벨인 것을 특징으로 하는 디스플레이 장치.
  19. 제13 항에 있어서,
    상기 인에이블 신호가 제1 로직 레벨인 경우, 상기 어드레스 데이터 디-시리얼라이저는 활성화되고,
    상기 인에이블 신호가 상기 제1 로직 레벨이고, 상기 출력 인에이블 신호가 상기 제1 로직 레벨인 경우, 상기 어드레스 데이터 디-시리얼라이저는 상기 시리얼 어드레스 데이터에 기초하여 상기 패러럴 어드레스 데이터를 출력하는 것을 특징으로 하는 디스플레이 장치.
  20. 제13 항에 있어서,
    상기 디코더-레벨 쉬프터는 복수의 스캔라인 구동회로들을 포함하고,
    상기 디코더-레벨 쉬프터는 상기 복수의 스캔라인 구동회로들 중 상기 패러럴 어드레스 데이터에 상응하는 스캔라인 구동회로를 통해서 상기 스캔라인 인에이블 신호를 제공하는 것을 특징으로 하는 디스플레이 장치.
KR1020140185887A 2014-12-22 2014-12-22 스캔라인 드라이버 칩 및 이를 포함하는 디스플레이 장치 KR102305502B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140185887A KR102305502B1 (ko) 2014-12-22 2014-12-22 스캔라인 드라이버 칩 및 이를 포함하는 디스플레이 장치
US14/788,446 US10269329B2 (en) 2014-12-22 2015-06-30 Scanline driver chip and display device including the same
CN201510802241.2A CN105719588B (zh) 2014-12-22 2015-11-19 扫描线驱动器芯片和包括其的显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140185887A KR102305502B1 (ko) 2014-12-22 2014-12-22 스캔라인 드라이버 칩 및 이를 포함하는 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20160076118A true KR20160076118A (ko) 2016-06-30
KR102305502B1 KR102305502B1 (ko) 2021-09-28

Family

ID=56130159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140185887A KR102305502B1 (ko) 2014-12-22 2014-12-22 스캔라인 드라이버 칩 및 이를 포함하는 디스플레이 장치

Country Status (3)

Country Link
US (1) US10269329B2 (ko)
KR (1) KR102305502B1 (ko)
CN (1) CN105719588B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11488509B2 (en) 2020-10-19 2022-11-01 Samsung Display Co., Ltd. Display apparatus
US11562696B2 (en) 2020-01-17 2023-01-24 Samsung Display Co., Ltd. Clock generator and display device including the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102559957B1 (ko) * 2016-09-12 2023-07-28 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
CN108447436B (zh) * 2018-03-30 2019-08-09 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、显示装置
WO2019227440A1 (zh) * 2018-05-31 2019-12-05 成都晶砂科技有限公司 超高清图像显示驱动方法及装置
TWI714392B (zh) * 2019-12-13 2020-12-21 點晶科技股份有限公司 移動裝置的顯示模組調整方法以及發光二極體陣列驅動系統
CN112599082B (zh) * 2020-12-22 2022-02-11 深圳市明微电子股份有限公司 自适应寻址及编址方法、装置、设备及存储介质
CN115119521A (zh) * 2021-01-08 2022-09-27 京东方科技集团股份有限公司 阵列基板、其驱动方法及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060076871A (ko) * 2004-12-29 2006-07-05 (주)토마토엘에스아이 디스플레이 드라이버 ｉｃ의 그래픽 램 제어장치 및 방법
US20100309173A1 (en) * 2008-04-18 2010-12-09 Sharp Kabushiki Kaisha Display device and mobile terminal
KR20130012025A (ko) * 2010-04-15 2013-01-30 마이크론 테크놀로지, 인크. 시그널링 시스템들, 전치 증폭기들, 메모리 디바이스들 및 방법들
KR20130043703A (ko) * 2011-10-20 2013-05-02 삼성전자주식회사 디스플레이 드라이버와 이미지 데이터 처리 장치의 동작 방법
KR20130061422A (ko) * 2011-12-01 2013-06-11 삼성전자주식회사 전압 합산 버퍼, 이를 포함하는 디지털-아날로그 컨버터 및 디스플레이 장치의 소스 드라이버
KR20140049210A (ko) * 2012-10-17 2014-04-25 삼성전자주식회사 데이터 로딩 회로 및 이를 포함하는 반도체 메모리 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7107605B2 (en) * 2000-09-19 2006-09-12 Simple Devices Digital image frame and method for using the same
JP2004191581A (ja) * 2002-12-10 2004-07-08 Sharp Corp 液晶表示装置およびその駆動方法
JP2004233742A (ja) * 2003-01-31 2004-08-19 Renesas Technology Corp 表示駆動制御装置および表示装置を備えた電子機器
JP2004233743A (ja) * 2003-01-31 2004-08-19 Renesas Technology Corp 表示駆動制御装置および表示装置を備えた電子機器
KR20070024733A (ko) * 2003-05-07 2007-03-02 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 장치 및 ｅｌ 표시 장치의 구동 방법
CN1801265A (zh) * 2004-12-31 2006-07-12 厦门火炬福大显示技术有限公司 一种可显示彩色视频图像的场致发射显示器集成驱动电路
KR101106561B1 (ko) * 2005-12-19 2012-01-19 엘지디스플레이 주식회사 액정표시장치의 구동회로 및 이를 포함하는 액정표시장치
JP2008111921A (ja) * 2006-10-30 2008-05-15 Renesas Technology Corp 表示制御用半導体集積回路
US7882442B2 (en) * 2007-01-05 2011-02-01 Eastman Kodak Company Multi-frame display system with perspective based image arrangement
KR101415571B1 (ko) * 2007-10-15 2014-07-07 삼성디스플레이 주식회사 표시장치 및 그 구동방법
KR101676035B1 (ko) 2010-02-12 2016-11-15 한양대학교 산학협력단 디스플레이 장치 및 디스플레이 장치의 동작 방법
KR101107163B1 (ko) 2010-05-25 2012-01-25 삼성모바일디스플레이주식회사 주사 구동부 및 이를 이용한 표시 장치
KR101676878B1 (ko) * 2010-06-07 2016-11-17 삼성디스플레이 주식회사 입체 영상 디스플레이를 위한 디더 패턴 발생 방법 및 장치
KR101876940B1 (ko) 2012-06-28 2018-07-11 삼성디스플레이 주식회사 스캔 구동 유닛 및 이를 구비하는 유기 발광 표시 장치
CN104537993B (zh) * 2014-12-29 2018-09-21 厦门天马微电子有限公司 有机发光显示面板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060076871A (ko) * 2004-12-29 2006-07-05 (주)토마토엘에스아이 디스플레이 드라이버 ｉｃ의 그래픽 램 제어장치 및 방법
US20100309173A1 (en) * 2008-04-18 2010-12-09 Sharp Kabushiki Kaisha Display device and mobile terminal
KR20130012025A (ko) * 2010-04-15 2013-01-30 마이크론 테크놀로지, 인크. 시그널링 시스템들, 전치 증폭기들, 메모리 디바이스들 및 방법들
KR20130043703A (ko) * 2011-10-20 2013-05-02 삼성전자주식회사 디스플레이 드라이버와 이미지 데이터 처리 장치의 동작 방법
KR20130061422A (ko) * 2011-12-01 2013-06-11 삼성전자주식회사 전압 합산 버퍼, 이를 포함하는 디지털-아날로그 컨버터 및 디스플레이 장치의 소스 드라이버
KR20140049210A (ko) * 2012-10-17 2014-04-25 삼성전자주식회사 데이터 로딩 회로 및 이를 포함하는 반도체 메모리 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11562696B2 (en) 2020-01-17 2023-01-24 Samsung Display Co., Ltd. Clock generator and display device including the same
US11488509B2 (en) 2020-10-19 2022-11-01 Samsung Display Co., Ltd. Display apparatus
US11804160B2 (en) 2020-10-19 2023-10-31 Samsung Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
CN105719588A (zh) 2016-06-29
US20160180823A1 (en) 2016-06-23
US10269329B2 (en) 2019-04-23
CN105719588B (zh) 2021-05-07
KR102305502B1 (ko) 2021-09-28

Similar Documents

Publication Publication Date Title
KR102305502B1 (ko) 스캔라인 드라이버 칩 및 이를 포함하는 디스플레이 장치
KR102009166B1 (ko) 영상 데이터 구동 장치, 이를 포함하는 디스플레이 장치, 및 영상 데이터 구동 장치의 구동 방법
CN105719589B (zh) 显示装置
US9165506B2 (en) Organic light emitting display device and method of driving an organic light emitting display device
CN106487362B (zh) 半导体电路
KR102231716B1 (ko) 스캔라인 드라이버 및 이를 포함하는 디스플레이 장치
KR20210003618A (ko) 메모리 장치 및 이의 동작 방법
KR102409970B1 (ko) 스캔라인 드라이버 및 이를 포함하는 디스플레이 장치
US10140926B2 (en) Display device and electronic device having the same
US10269288B2 (en) Display devices and display systems having the same
US9646558B2 (en) Scan line driver
US20160180766A1 (en) Display panel and display device including the same
US9350395B2 (en) Transmitting circuit and transceiver system including the same
US20150310835A1 (en) Driving circuit and display device including the same
KR102110572B1 (ko) 커맨드 버스 트레이닝 모드를 지원하는 메모리 장치 및 그 동작 방법
KR20180031859A (ko) 복수의 딜레이 라인을 포함하는 딜레이 고정 루프
US11592859B2 (en) Gate clock generator and display device
CN113724649A (zh) 显示驱动器ic和包括显示驱动器ic的显示装置
US20150130784A1 (en) Method of driving display device and display device for performing the same
KR20140070318A (ko) 메모리 모듈 및 이를 구비하는 메모리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant