KR102231716B1 - 스캔라인 드라이버 및 이를 포함하는 디스플레이 장치 - Google Patents

스캔라인 드라이버 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR102231716B1
KR102231716B1 KR1020140157819A KR20140157819A KR102231716B1 KR 102231716 B1 KR102231716 B1 KR 102231716B1 KR 1020140157819 A KR1020140157819 A KR 1020140157819A KR 20140157819 A KR20140157819 A KR 20140157819A KR 102231716 B1 KR102231716 B1 KR 102231716B1
Authority
KR
South Korea
Prior art keywords
unit
output buffer
disposed
pixel circuit
shift register
Prior art date
Application number
KR1020140157819A
Other languages
English (en)
Other versions
KR20160057512A (ko
Inventor
인해정
이해연
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140157819A priority Critical patent/KR102231716B1/ko
Priority to US14/670,708 priority patent/US9805820B2/en
Publication of KR20160057512A publication Critical patent/KR20160057512A/ko
Application granted granted Critical
Publication of KR102231716B1 publication Critical patent/KR102231716B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

스캔라인 드라이버는 쉬프트 레지스터부 및 출력 버퍼부를 포함한다. 쉬프트 레지스터부는 스캔 입력 신호 및 복수의 클럭 신호들에 기초하여 레지스터 출력 신호 및 복수의 신호들을 제공한다. 쉬프트 레지스터부는 스캔라인과 연결되는 복수의 단위 화소 회로들로 형성되는 화소 회로 영역의 적어도 하나의 수평 측면에 배치된다. 출력 버퍼부는 레지스터 출력 신호 및 복수의 신호들에 기초하여 스캔 인에이블 신호를 스캔라인에 제공한다. 출력 버퍼부는 픽셀 어레이 내부의 화소 회로 영역의 적어도 하나의 수직 측면에 배치된다. 본 발명의 실시예들에 따른 스캔라인 드라이버는 출력 버퍼부를 픽셀 어레이 내부의 화소 회로 영역의 수직 측면에 배치함으로써 스캔라인 드라이버가 디스플레이 장치의 테두리 영역에서 차지하는 면적을 줄일 수 있다.

Description

스캔라인 드라이버 및 이를 포함하는 디스플레이 장치{SCANLINE DRIVER AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 디스플레이 장치에 관한 것으로서, 더욱 상세하게는 스캔라인 드라이버 및 이를 포함하는 디스플레이 장치에 관한 것이다.
최근 전자 장치와 관련되는 기술의 발달에 따라서 디스플레이 장치의 고성능화가 진행되고 있다. 디스플레이 장치의 고성능화를 위하여 디스플레이 장치에 포함되는 회로의 소형화는 필수적이다. 디스플레이 장치에 포함되는 회로의 소형화를 위하여 다양한 연구들이 진행되고 있다.
본 발명의 일 목적은 스캔라인 드라이버에 포함되는 출력 버퍼부를 픽셀 어레이 내부의 화소 회로 영역의 수직 측면에 배치함으로써 스캔라인 드라이버가 디스플레이 장치의 테두리 영역에서 차지하는 면적을 줄일 수 있는 스캔라인 드라이버를 제공하는 것이다.
본 발명의 일 목적은 스캔라인 드라이버에 포함되는 출력 버퍼부를 픽셀 어레이 내부의 화소 회로 영역의 수직 측면에 배치함으로써 스캔라인 드라이버가 디스플레이 장치의 테두리 영역에서 차지하는 면적을 줄일 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 스캔라인 드라이버는 쉬프트 레지스터부 및 출력 버퍼부를 포함한다. 상기 쉬프트 레지스터부는 스캔 입력 신호 및 복수의 클럭 신호들에 기초하여 레지스터 출력 신호 및 복수의 신호들을 제공한다. 상기 쉬프트 레지스터부는 스캔라인과 연결되는 복수의 단위 화소 회로들로 형성되는 화소 회로 영역의 적어도 하나의 수평 측면에 배치된다. 상기 출력 버퍼부는 상기 레지스터 출력 신호 및 상기 복수의 신호들에 기초하여 스캔 인에이블 신호를 상기 스캔라인에 제공한다. 상기 출력 버퍼부는 픽셀 어레이 내부의 상기 화소 회로 영역의 적어도 하나의 수직 측면에 배치된다.
예시적인 실시예에 있어서, 상기 쉬프트 레지스터부가 배치되는 상기 수평 측면은 상기 화소 회로 영역의 좌 측면 및 우 측면 중 하나의 측면이고, 상기 출력 버퍼부가 배치되는 수직 측면은 상기 화소 회로 영역의 상 측면 및 하 측면 중 하나의 측면일 수 있다.
예시적인 실시예에 있어서, 상기 쉬프트 레지스터부는 제1 쉬프트 레지스터부 및 제2 쉬프트 레지스터부를 포함할 수 있다. 상기 출력 버퍼부는 제1 출력 버퍼부 및 제2 출력 버퍼부를 포함할 수 있다. 상기 제1 쉬프트 레지스터부는 상기 적어도 하나의 수평 측면 중 제1 수평 측면에 배치되고, 상기 제2 쉬프트 레지스터부는 상기 적어도 하나의 수평 측면 중 제2 수평 측면에 배치될 수 있다. 상기 제1 출력 버퍼부 및 상기 제2 출력 버퍼부는 상기 적어도 하나의 수직 측면에 배치될 수 있다.
예시적인 실시예에 있어서, 상기 제1 쉬프트 레지스터부가 배치되는 상기 제1 수평 측면은 상기 화소 회로 영역의 좌 측면이고, 상기 제2 쉬프트 레지스터부가 배치되는 상기 제2 수평 측면은 상기 화소 회로 영역의 우 측면일 수 있다. 상기 제1 출력 버퍼부 및 상기 제2 출력 버퍼부가 배치되는 상기 적어도 하나의 수직 측면은 상기 화소 회로 영역의 상 측면 및 하 측면 중 하나의 측면일 수 있다.
예시적인 실시예에 있어서, 상기 제1 출력 버퍼부가 상기 화소 회로 영역의 하 측면에 배치되는 경우, 상기 제2 출력 버퍼부는 상기 화소 회로 영역의 상 측면에 배치될 수 있다.
예시적인 실시예에 있어서, 상기 쉬프트 레지스터부 및 상기 출력 버퍼부는 피-타입 트랜지스터로 구성될 수 있다.
예시적인 실시예에 있어서, 상기 쉬프트 레지스터부 및 상기 출력 버퍼부는 엔-타입 트랜지스터로 구성될 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 스캔라인 드라이버는 쉬프트 레지스터부 및 출력 버퍼부를 포함한다. 상기 출력 버퍼부는 커패시터부 및 트랜지스터부를 포함한다. 상기 쉬프트 레지스터부는 스캔 입력 신호 및 복수의 클럭 신호들에 기초하여 레지스터 출력 신호 및 복수의 신호들을 제공한다. 상기 쉬프트 레지스터부는 스캔라인과 연결되는 복수의 단위 화소 회로들로 형성되는 화소 회로 영역의 적어도 하나의 수평 측면에 배치된다. 상기 출력 버퍼부는 상기 레지스터 출력 신호 및 상기 복수의 신호들에 기초하여 스캔 인에이블 신호를 상기 스캔라인에 제공한다. 상기 커패시터부는 복수의 커패시터들을 포함한다. 상기 커패시터부는 상기 쉬프트 레지스터부 및 상기 화소 회로 영역의 상기 적어도 하나의 수평 측면 사이에 배치된다. 상기 트랜지스터부는 복수의 트랜지스터들을 포함한다. 상기 트랜지스터부는 픽셀 어레이 내부의 상기 화소 회로 영역의 적어도 하나의 수직 측면에 배치된다.
예시적인 실시예에 있어서, 상기 쉬프트 레지스터부 및 상기 커패시터부가 배치되는 상기 수평 측면은 상기 화소 회로 영역의 좌 측면 및 우 측면 중 하나의 측면일 수 있다. 상기 트랜지스터부가 배치되는 수직 측면은 상기 화소 회로 영역의 상 측면 및 하 측면 중 하나의 측면일 수 있다.
예시적인 실시예에 있어서, 상기 쉬프트 레지스터부는 제1 쉬프트 레지스터부 및 제2 쉬프트 레지스터부를 포함할 수 있다. 상기 출력 버퍼부는 제1 출력 버퍼부 및 제2 출력 버퍼부를 포함할 수 있다. 상기 제1 출력 버퍼부는 제1 커패시터부 및 제1 트랜지스터부를 포함하고, 제2 출력 버퍼부는 제2 커패시터부 및 제2 트랜지스터부를 포함할 수 있다. 상기 제1 쉬프트 레지스터부 및 상기 제1 커패시터부는 상기 적어도 하나의 수평 측면 중 제1 수평 측면에 배치될 수 있다. 상기 제2 쉬프트 레지스터부 및 상기 제2 커패시터부는 상기 적어도 하나의 수평 측면 중 제2 수평 측면에 배치될 수 있다. 상기 제1 트랜지스터부 및 상기 제2 트랜지스터부는 상기 적어도 하나의 수직 측면에 배치될 수 있다.
예시적인 실시예에 있어서, 상기 제1 쉬프트 레지스터부 및 상기 제1 커패시터부가 배치되는 상기 제1 수평 측면은 상기 화소 회로 영역의 좌 측면일 수 있다. 상기 제2 쉬프트 레지스터부 및 상기 제1 커패시터부가 배치되는 상기 제2 수평 측면은 상기 화소 회로 영역의 우 측면일 수 있다. 상기 제1 트랜지스터부 및 상기 제2 트랜지스터부가 배치되는 상기 적어도 하나의 수직 측면은 상기 화소 회로 영역의 상 측면 및 하 측면 중 하나의 측면일 수 있다.
예시적인 실시예에 있어서, 상기 제1 트랜지스터부가 상기 화소 회로 영역의 하 측면에 배치되는 경우, 상기 제2 트랜지스터부는 상기 화소 회로 영역의 상 측면에 배치될 수 있다.
예시적인 실시예에 있어서, 상기 쉬프트 레지스터부 및 상기 트랜지스터부는 피-타입 트랜지스터 및 엔-타입 트랜지스터 중 하나로 구성될 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 디스플레이 장치는 복수의 스캔라인 드라이버들 및 화소 회로부를 포함한다. 상기 복수의 스캔라인 드라이버들은 복수의 클럭 신호들 및 스캔 입력 신호에 기초하여 스캔 인에이블 신호를 상응하는 스캔라인에 제공한다. 상기 화소 회로부는 상기 상응하는 스캔라인에 연결되어 각각의 유기 발광 다이오드를 구동하는 복수의 단위 화소 회로들로 구성된다. 상기 복수의 스캔라인 드라이버들의 각각은 쉬프트 레지스터부 및 출력 버퍼부를 포함한다. 상기 쉬프트 레지스터부는 상기 스캔 입력 신호 및 상기 복수의 클럭 신호들에 기초하여 레지스터 출력 신호 및 복수의 신호들을 제공한다. 상기 쉬프트 레지스터부는 스캔라인과 연결되는 복수의 단위 화소 회로들로 형성되는 화소 회로 영역의 적어도 하나의 수평 측면에 배치된다. 상기 출력 버퍼부는 상기 레지스터 출력 신호 및 상기 복수의 신호들에 기초하여 상기 스캔 인에이블 신호를 상기 스캔라인에 제공한다. 상기 출력 버퍼부는 픽셀 어레이 내부의 상기 화소 회로 영역의 적어도 하나의 수직 측면에 배치된다.
예시적인 실시예에 있어서, 상기 단위 화소 회로들 각각이 상기 디스플레이 장치에서 차지하는 면적은 일정할 수 있다.
예시적인 실시예에 있어서, 상기 단위 화소 회로들 중 상기 출력 버퍼부를 따라 상기 출력 버퍼부와 평행하게 배치되는 평행 단위 화소 회로들의 각각의 수평 방향 길이는 상기 단위 화소 회로들 중 상기 평행 단위 화소 회로들을 제외한 비평행 단위 화소 회로들의 각각의 수평 방향 길이보다 클 수 있다.
예시적인 실시예에 있어서, 상기 단위 화소 회로들 중 상기 출력 버퍼부를 따라 상기 출력 버퍼부와 평행하게 배치되는 평행 단위 화소 회로들의 각각은 단위 화소 회로들 중 상기 평행 단위 화소 회로들을 제외한 비평행 단위 화소 회로들의 각각보다 상기 디스플레이 장치에서 차지하는 면적이 작을 수 있다.
예시적인 실시예에 있어서, 상기 비평행 단위 화소 회로들의 각각이 상기 디스플레이 장치에서 차지하는 면적은 상기 쉬프트 레지스터부로부터 멀어짐에 따라 증가할 수 있다.
예시적인 실시예에 있어서, 상기 평행 단위 화소 회로들은 상기 출력 버퍼부로부터 상기 스캔 인에이블 신호를 제공받을 수 있다.
예시적인 실시예에 있어서, 상기 비평행 단위 화소 회로들은 상기 출력 버퍼부와 연결되는 스캔라인을 통해서 상기 스캔 인에이블 신호를 제공받을 수 있다.
본 발명의 실시예들에 따른 스캔라인 드라이버는 출력 버퍼부를 픽셀 어레이 내부의 화소 회로 영역의 수직 측면에 배치함으로써 스캔라인 드라이버가 디스플레이 장치의 테두리 영역에서 차지하는 면적을 줄일 수 있다.
도 1은 본 발명의 실시예들에 따른 스캔라인 드라이버를 나타내는 도면이다.
도 2는 도 1의 화소 회로 영역을 설명하기 위한 도면이다.
도 3은 기존의 스캔라인 드라이버의 배치를 설명하기 위한 도면이다.
도 4는 도 1의 스캔라인 드라이버에 포함되는 쉬프트 레지스터부 및 출력 버퍼부의 일 예를 나타내는 회로도이다.
도 5는 도 1의 스캔라인 드라이버의 동작을 설명하기 위한 타이밍도이다.
도 6은 도 1의 스캔라인 드라이버에 포함되는 쉬프트 레지스터부 및 출력 버퍼부의 다른 예를 나타내는 회로도이다.
도 7 내지 11은 본 발명의 일 실시예에 따른 스캔라인 드라이버를 나타내는 도면들이다.
도 12은 본 발명의 실시예들에 따른 스캔라인 드라이버를 나타내는 도면이다.
도 13은 도 12의 스캔라인 드라이버에 포함되는 커패시터부 및 트랜지스터부를 나타내는 회로도이다.
도 14는 본 발명의 일 실시예에 따른 스캔라인 드라이버를 나타내는 도면이다.
도 15는 본 발명의 실시예들에 따른 디스플레이 장치를 나타내는 도면이다.
도 16 및 도 17은 도 15의 디스플레이 장치에 포함되는 단위 화소 회로의 수평 방향 길이 및 수직 방향 길이를 설명하기 위한 도면이다.
도 18은 본 발명의 실시예들에 따른 디스플레이 장치를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 스캔라인 드라이버를 나타내는 도면이고, 도 2는 도 1의 화소 회로 영역을 설명하기 위한 도면이다.
도 1 및 도 2를 참조하면, 스캔라인 드라이버(10a)는 쉬프트 레지스터부(100) 및 출력 버퍼부(300)를 포함한다. 쉬프트 레지스터부(100)는 스캔 입력 신호(SCAN_IN) 및 복수의 클럭 신호들(GCLK 및 CLK1 내지 CLK3)에 기초하여 레지스터 출력 신호(ROS) 및 복수의 신호들(SS)을 제공한다. 쉬프트 레지스터부(100)는 스캔라인(307)과 연결되는 복수의 단위 화소 회로들로 형성되는 화소 회로 영역(500)의 적어도 하나의 수평 측면에 배치된다. 예를 들어, 화소 회로 영역(500)은 제1 내지 N 단위 화소 회로(510_1 내지 510_N)를 포함할 수 있다. 화소 회로 영역(500)은 좌 측면(LES), 우 측면(RIS), 상 측면(UPS) 및 하 측면(LOS)을 포함할 수 있다. 수평 측면은 수평 방향(HD)을 따라 연장된 선과 교차하는 화소 회로 영역(500)의 측면일 수 있다. 수평 방향(HD)을 따라 연장된 선과 교차하는 화소 회로 영역(500)의 측면은 좌 측면(LES) 및 우 측면(RIS)일 수 있다. 따라서 수평 측면은 좌 측면(LES) 및 우 측면(RIS)일 수 있다. 예시적인 실시예에 있어서, 쉬프트 레지스터부(100)가 배치되는 수평 측면은 화소 회로 영역(500)의 좌 측면(LES) 및 우 측면(RIS) 중 하나의 측면일 수 있다. 단위 화소 회로는 단위 픽셀에서 유기 발광 다이오드를 제외한 회로 부분일 수 있다.
출력 버퍼부(300)는 레지스터 출력 신호(ROS) 및 복수의 신호들(SS)에 기초하여 스캔 인에이블 신호(S_EN)를 스캔라인(307)에 제공한다. 출력 버퍼부(300)는 픽셀 어레이 내부의 화소 회로 영역(500)의 적어도 하나의 수직 측면에 배치된다. 수직 측면은 수직 방향(VD)을 따라 연장된 선과 교차하는 화소 회로 영역(500)의 측면일 수 있다. 수직 방향(VD)을 따라 연장된 선과 교차하는 화소 회로 영역(500)의 측면은 상 측면(UPS) 및 하 측면(LOS)일 수 있다. 따라서 수직 측면은 상 측면(UPS) 및 하 측면(LOS)일 수 있다. 예시적인 실시예에 있어서, 출력 버퍼부(300)가 배치되는 수직 측면은 화소 회로 영역(500)의 상 측면(UPS) 및 하 측면(LOS) 중 하나의 측면일 수 있다.
스캔라인 드라이버(10a)에 포함되는 출력 버퍼부(300)는 스캔라인 드라이버(10a)에 포함되는 쉬프트 레지스터부(100)보다 큰 면적을 차지할 수 있다. 스캔라인 드라이버(10a)에 포함되는 출력 버퍼부(300)는 픽셀 어레이 내부에 배치될 수 있다. 본 발명의 실시예들에 따른 스캔라인 드라이버(10a)는 출력 버퍼부(300)를 픽셀 어레이 내부의 화소 회로 영역(500)의 수직 측면에 배치함으로써 스캔라인 드라이버(10a)가 디스플레이 장치의 테두리 영역에서 차지하는 면적을 줄일 수 있다.
도 3은 기존의 스캔라인 드라이버의 배치를 설명하기 위한 도면이다.
도 1 및 도 3을 참조하면, 기존의 스캔라인 드라이버(10)는 쉬프트 레지스터부(100) 및 출력 버퍼부(300)를 포함한다. 쉬프트 레지스터부(100)는 스캔 입력 신호(SCAN_IN) 및 복수의 클럭 신호들(GCLK 및 CLK1 내지 CLK3)에 기초하여 레지스터 출력 신호(ROS) 및 복수의 신호들(SS)을 제공한다. 쉬프트 레지스터부(100)는 스캔라인(307)과 연결되는 복수의 단위 화소 회로들로 형성되는 화소 회로 영역(500)의 적어도 하나의 수평 측면에 배치된다. 출력 버퍼부(300)는 레지스터 출력 신호(ROS) 및 복수의 신호들(SS)에 기초하여 스캔 인에이블 신호(S_EN)를 스캔라인(307)에 제공한다. 출력 버퍼부(300)는 화소 회로 영역(500)의 적어도 하나의 수평 측면에 배치된다. 기존의 스캔라인 드라이버(10)에 포함되는 출력 버퍼부(300)는 기존의 스캔라인 드라이버(10)에 포함되는 쉬프트 레지스터부(100)보다 큰 면적을 차지할 수 있다. 기존의 스캔라인 드라이버(10)의 경우, 출력 버퍼부(300)를 화소 회로 영역(500)의 수평 측면에 배치함으로써 기존의 스캔라인 드라이버(10)가 디스플레이 장치의 테두리 영역에서 차지하는 면적이 증가될 수 있다.
반면에, 본 발명의 실시예들에 따른 스캔라인 드라이버(10a)는 출력 버퍼부(300)를 픽셀 어레이 내부의 화소 회로 영역(500)의 수직 측면에 배치함으로써 스캔라인 드라이버(10a)가 디스플레이 장치의 테두리 영역에서 차지하는 면적을 줄일 수 있다.
도 4는 도 1의 스캔라인 드라이버에 포함되는 쉬프트 레지스터부 및 출력 버퍼부의 일 예를 나타내는 회로도이고, 도 5는 도 1의 스캔라인 드라이버의 동작을 설명하기 위한 타이밍도이고, 도 6은 도 1의 스캔라인 드라이버에 포함되는 쉬프트 레지스터부 및 출력 버퍼부의 다른 예를 나타내는 회로도이다.
도 4 및 도 5를 참조하면, 스캔라인 드라이버(10a)는 쉬프트 레지스터부(100a) 및 출력 버퍼부(300a)를 포함할 수 있다. 스캔라인 드라이버(10a)는 복수의 스캔 트랜지스터들(111 내지 119)을 포함할 수 있다. 스캔라인 드라이버(10a)에 포함되는 복수의 스캔 트랜트랜지스터들(111 내지 119)은 피-모스 트랜지스터로 구현될 수 있다. 스캔라인 드라이버(10a)는 복수의 클럭 신호들(CLK1 내지 CLK3), 글로벌 클럭 신호(GCLK) 및 스캔 입력 신호(SCAN_IN)에 기초하여 스캔 구간(SCTI) 동안 스캔라인 인에이블 신호(SCAN_EN)를 제공할 수 있다. 복수의 클럭 신호들(CLK1 내지 CLK3)은 제1 내지 제4 에스 클럭 신호들(SCLK1 내지 SCLK4) 중에서 선택될 수 있다. 예를 들어, 복수의 클럭 신호들(CLK1 내지 CLK3) 중 제1 클럭 신호(CLK1)는 제4 에스 클럭 신호(SCLK4)일 수 있고, 복수의 클럭 신호들(CLK1 내지 CLK3) 중 제2 클럭 신호(CLK2)는 제1 에스 클럭 신호(SCLK1)일 수 있고, 복수의 클럭 신호들(CLK1 내지 CLK3) 중 제3 클럭 신호(CLK3)는 제2 에스 클럭 신호(SCLK2)일 수 있다. 스캔 입력 신호(SCAN_IN)는 스캔 시작 펄스(SSP)일 수 있다.
예를 들어, 제1 클럭 신호(CLK1)가 로직 로우 레벨인 경우, 제3 노드(N3)와 연결되는 제1 스캔 트랜지스터(113)는 턴-온될 수 있다. 제1 스캔 트랜지스터(113)가 턴-온되는 경우, 제4 노드(N4)는 로직 로우 레벨일 수 있다. 제4 노드(N4)가 로직 로우 레벨인 경우, 제2 스캔 트랜지스터(115)는 턴-온될 수 있다. 제2 스캔 트랜지스터(115)가 턴-온되는 경우, 스캔라인 인에이블 신호(SCAN_EN)는 로직 하이 레벨일 수 있다. 이후, 스캔 시작 펄스(SSP)에 해당하는 스캔 입력 신호(SCAN_IN)는 로직 로우 레벨일 수 있고, 제2 클럭 신호(CLK2)가 로직 로우 레벨일 수 있다. 제2 클럭 신호(CLK2)가 로직 로우 레벨인 경우, 제3 스캔 트랜지스터(119)는 턴-온될 수 있다. 제3 스캔 트랜지스터(119)가 턴-온되는 경우, 로직 로우 레벨인 스캔 입력 신호(SCAN_IN)가 제1 노드(N1)에 전달될 수 있다. 제1 노드(N1)가 로직 로우 레벨인 경우, 제4 스캔 트랜지스터(116)는 턴-온될 수 있다. 제4 스캔 트랜지스터(116)가 턴-온되는 경우, 스캔라인 인에이블 신호(SCAN_EN)는 제3 클럭 신호(CLK3)일 수 있다. 이 경우, 스캔라인 인에이블 신호(SCAN_EN)는 로직 로우 레벨일 수 있다.
도 6을 참조하면, 스캔라인 드라이버(10a)는 쉬프트 레지스터부(100b) 및 출력 버퍼부(300b)를 포함할 수 있다. 스캔라인 드라이버(10a)는 복수의 스캔 트랜지스터들(131 내지 139)을 포함할 수 있다. 스캔라인 드라이버(10a)에 포함되는 복수의 스캔 트랜트랜지스터들(131 내지 139)은 엔-모스 트랜지스터로 구현될 수 있다. 도 6의 스캔라인 드라이버(10a)의 동작은 도 4 및 도 5의 스캔라인 드라이버(10a)의 동작과 유사할 수 있다.
예시적인 실시예에 있어서, 쉬프트 레지스터부(100) 및 출력 버퍼부(300)는 피-타입 트랜지스터로 구성될 수 있다. 예시적인 실시예에 있어서, 쉬프트 레지스터부(100) 및 출력 버퍼부(300)는 엔-타입 트랜지스터로 구성될 수 있다.
도 7 내지 11은 본 발명의 일 실시예에 따른 스캔라인 드라이버를 나타내는 도면들이다.
도 1 및 도 7을 참조하면, 스캔라인 드라이버(10b)는 쉬프트 레지스터부(100) 및 출력 버퍼부(300)를 포함한다. 쉬프트 레지스터부(100)는 스캔 입력 신호(SCAN_IN) 및 복수의 클럭 신호들(GCLK 및 CLK1 내지 CLK3)에 기초하여 레지스터 출력 신호(ROS) 및 복수의 신호들(SS)을 제공한다. 쉬프트 레지스터부(100)는 스캔라인(307)과 연결되는 복수의 단위 화소 회로들로 형성되는 화소 회로 영역(500)의 적어도 하나의 수평 측면에 배치된다. 출력 버퍼부(300)는 레지스터 출력 신호(ROS) 및 복수의 신호들(SS)에 기초하여 스캔 인에이블 신호(S_EN)를 스캔라인(307)에 제공한다. 출력 버퍼부(300)는 픽셀 어레이 내부의 화소 회로 영역(500)의 적어도 하나의 수직 측면에 배치된다. 예를 들어, 쉬프트 레지스터부(100)가 배치되는 수평 측면은 화소 회로 영역(500)의 좌 측면(LES)일 수 있다. 쉬프트 레지스터부(100)가 배치되는 수평 측면이 화소 회로 영역(500)의 좌 측면(LES)인 경우, 출력 버퍼부(300)가 배치되는 수직 측면은 화소 회로 영역(500)의 하 측면(LOS)일 수 있다. 또한 쉬프트 레지스터부(100)가 배치되는 수평 측면이 화소 회로 영역(500)의 좌 측면(LES)인 경우, 출력 버퍼부(300)가 배치되는 수직 측면은 화소 회로 영역(500)의 상 측면(UPS)일 수 있다.
도 8 및 도 9를 참조하면, 스캔라인 드라이버(10c, 10d)는 쉬프트 레지스터부(100) 및 출력 버퍼부(300)를 포함한다. 예를 들어, 쉬프트 레지스터부(100)가 배치되는 수평 측면은 화소 회로 영역(500)의 우 측면(RIS)일 수 있다. 쉬프트 레지스터부(100)가 배치되는 수평 측면이 화소 회로 영역(500)의 우 측면(RIS)인 경우, 출력 버퍼부(300)가 배치되는 수직 측면은 화소 회로 영역(500)의 하 측면(LOS)일 수 있다. 이 경우, 출력 버퍼부(300)는 스캔 인에이블 신호(S_EN)를 제K 내지 N 단위 화소 회로들(510_K 내지 510_N)에 직접 제공할 수 있다. 출력 버퍼부(300)는 스캔 인에이블 신호(S_EN)를 스캔라인(307)을 통해서 제1 내지 K-1 단위 화소 회로들에 제공할 수 있다.
또한 쉬프트 레지스터부(100)가 배치되는 수평 측면이 화소 회로 영역(500)의 우 측면(RIS)인 경우, 출력 버퍼부(300)가 배치되는 수직 측면은 화소 회로 영역(500)의 상 측면(UPS)일 수 있다. 이 경우, 출력 버퍼부(300)는 스캔 인에이블 신호(S_EN)를 제K 내지 N 단위 화소 회로들(510_K 내지 510_N)에 직접 제공할 수 있다. 출력 버퍼부(300)는 스캔 인에이블 신호(S_EN)를 스캔라인(307)을 통해서 제1 내지 K-1 단위 화소 회로들에 제공할 수 있다.
도 10 및 도 11을 참조하면, 스캔라인 드라이버(10e, 10f)는 쉬프트 레지스터부(100) 및 출력 버퍼부(300)를 포함한다. 쉬프트 레지스터부(100)는 제1 쉬프트 레지스터부(101) 및 제2 쉬프트 레지스터부(102)를 포함할 수 있다. 출력 버퍼부(300)는 제1 출력 버퍼부(301) 및 제2 출력 버퍼부(302)를 포함할 수 있다. 제1 쉬프트 레지스터부(101)는 적어도 하나의 수평 측면 중 제1 수평 측면에 배치되고, 제2 쉬프트 레지스터부(102)는 적어도 하나의 수평 측면 중 제2 수평 측면에 배치될 수 있다. 제1 출력 버퍼부(301) 및 제2 출력 버퍼부(302)는 적어도 하나의 수직 측면에 배치될 수 있다. 예를 들어, 제1 쉬프트 레지스터부(101)가 배치되는 제1 수평 측면은 화소 회로 영역(500)의 좌 측면(LES)이고, 제2 쉬프트 레지스터부(102)가 배치되는 제2 수평 측면은 화소 회로 영역(500)의 우 측면(RIS)일 수 있다. 제1 출력 버퍼부(301) 및 제2 출력 버퍼부(302)가 배치되는 적어도 하나의 수직 측면은 화소 회로 영역(500)의 하 측면(LOS)일 수 있다. 또한 제1 출력 버퍼부(301) 및 제2 출력 버퍼부(302)가 배치되는 적어도 하나의 수직 측면은 화소 회로 영역(500)의 상 측면(UPS)일 수 있다. 또한 제1 출력 버퍼부(301)가 화소 회로 영역(500)의 하 측면(LOS)에 배치되는 경우, 제2 출력 버퍼부(302)는 화소 회로 영역(500)의 상 측면(UPS)에 배치될 수 있다. 이 경우, 제1 출력 버퍼부(301)는 스캔 인에이블 신호(S_EN)를 제1 내지 2 단위 화소 회로들(510_1 및 510_2)에 직접 제공할 수 있다. 제1 출력 버퍼부(301)는 스캔 인에이블 신호(S_EN)를 스캔라인(307)을 통해서 제3 내지 K-1 단위 화소 회로들(510_3 내지 510_K-1에 제공할 수 있다. 제2 출력 버퍼부(302)는 스캔 인에이블 신호(S_EN)를 제N-1 내지 N 단위 화소 회로들(510_N-1 및 510_N)에 직접 제공할 수 있다. 제2 출력 버퍼부(302)는 스캔 인에이블 신호(S_EN)를 스캔라인(307)을 통해서 제K 내지 N-2 단위 화소 회로들(510_K 내지 510_N-2)에 제공할 수 있다.
도 12은 본 발명의 실시예들에 따른 스캔라인 드라이버를 나타내는 도면이고, 도 13은 도 12의 스캔라인 드라이버에 포함되는 커패시터부 및 트랜지스터부를 나타내는 회로도이다.
도 12 및 도 13을 참조하면, 스캔라인 드라이버(20a)는 쉬프트 레지스터부(100) 및 출력 버퍼부(300)를 포함한다. 출력 버퍼부(300)는 커패시터부(310) 및 트랜지스터부(330)를 포함한다. 쉬프트 레지스터부(100)는 스캔 입력 신호(SCAN_IN) 및 복수의 클럭 신호들(GCLK 및 CLK1 내지 CLK3)에 기초하여 레지스터 출력 신호(ROS) 및 복수의 신호들(SS)을 제공한다. 쉬프트 레지스터부(100)는 스캔라인(307)과 연결되는 복수의 단위 화소 회로들로 형성되는 화소 회로 영역(500)의 적어도 하나의 수평 측면에 배치된다. 출력 버퍼부(300)는 레지스터 출력 신호(ROS) 및 복수의 신호들(SS)에 기초하여 스캔 인에이블 신호(S_EN)를 스캔라인(307)에 제공한다. 커패시터부(310)는 복수의 커패시터들을 포함한다. 커패시터부(310)는 쉬프트 레지스터부(100) 및 화소 회로 영역(500)의 적어도 하나의 수평 측면 사이에 배치된다. 예를 들어, 화소 회로 영역(500)은 제1 내지 N 단위 화소 회로(510_1 내지 510_N)를 포함할 수 있다. 화소 회로 영역(500)은 좌 측면(LES), 우 측면(RIS), 상 측면(UPS) 및 하 측면(LOS)을 포함할 수 있다. 수평 측면은 수평 방향(HD)을 따라 연장된 선과 교차하는 화소 회로 영역(500)의 측면일 수 있다. 수평 방향(HD)을 따라 연장된 선과 교차하는 화소 회로 영역(500)의 측면은 좌 측면(LES) 및 우 측면(RIS)일 수 있다. 따라서 수평 측면은 좌 측면(LES) 및 우 측면(RIS)일 수 있다. 예시적인 실시예에 있어서, 쉬프트 레지스터부(100)가 배치되는 수평 측면은 화소 회로 영역(500)의 좌 측면(LES) 및 우 측면(RIS) 중 하나의 측면일 수 있다. 단위 화소 회로는 단위 픽셀에서 유기 발광 다이오드를 제외한 회로 부분일 수 있다. 예를 들어, 쉬프트 레지스터부(100) 및 커패시터부(310)가 배치되는 수평 측면은 화소 회로 영역(500)의 좌 측면(LES) 및 우 측면(RIS) 중 하나의 측면일 수 있다.
트랜지스터부(330)는 복수의 트랜지스터들을 포함한다. 트랜지스터부(330)는 픽셀 어레이 내부의 화소 회로 영역(500)의 적어도 하나의 수직 측면에 배치된다. 예를 들어, 트랜지스터부(330)가 배치되는 수직 측면은 화소 회로 영역(500)의 상 측면(UPS) 및 하 측면(LOS) 중 하나의 측면일 수 있다. 출력 버퍼부(300)에 포함되는 커패시터부(310)는 복수의 커패시터를 포함할 수 있다. 출력 버퍼부(300)에 포함되는 커패시터부(310)는 커플링 노이즈에 민감할 수 있다. 따라서 커플링 노이즈의 영향을 줄이기 위하여 출력 버퍼부(300)에 포함되는 커패시터부(310)는 화소 회로 영역(500)의 수평 측면에 배치될 수 있다.
도 14는 본 발명의 일 실시예에 따른 스캔라인 드라이버를 나타내는 도면이다.
도 14를 참조하면, 스캔라인 드라이버(20b)는 쉬프트 레지스터부(100) 및 출력 버퍼부(300)를 포함한다. 쉬프트 레지스터부(100)는 제1 쉬프트 레지스터부(101) 및 제2 쉬프트 레지스터부(102)를 포함할 수 있다. 출력 버퍼부(300)는 제1 출력 버퍼부(301) 및 제2 출력 버퍼부(302)를 포함할 수 있다. 제1 출력 버퍼부(301)는 제1 커패시터부(311) 및 제1 트랜지스터부(331)를 포함하고, 제2 출력 버퍼부(302)는 제2 커패시터부(312) 및 제2 트랜지스터부(332)를 포함할 수 있다. 제1 쉬프트 레지스터부(101) 및 제1 커패시터부(311)는 적어도 하나의 수평 측면 중 제1 수평 측면에 배치될 수 있다. 제2 쉬프트 레지스터부(102) 및 제2 커패시터부(312)는 적어도 하나의 수평 측면 중 제2 수평 측면에 배치될 수 있다. 제1 트랜지스터부(331) 및 제2 트랜지스터부(332)는 적어도 하나의 수직 측면에 배치될 수 있다. 예를 들어, 제1 쉬프트 레지스터부(101) 및 제1 커패시터부(311)가 배치되는 제1 수평 측면은 화소 회로 영역(500)의 좌 측면(LES)일 수 있다. 제2 쉬프트 레지스터부(102) 및 제1 커패시터부(311)가 배치되는 제2 수평 측면은 화소 회로 영역(500)의 우 측면(RIS)일 수 있다. 제1 트랜지스터부(331) 및 제2 트랜지스터부(332)가 배치되는 적어도 하나의 수직 측면은 화소 회로 영역(500)의 상 측면(UPS) 및 하 측면(LOS) 중 하나의 측면일 수 있다. 제1 트랜지스터부(331)가 화소 회로 영역(500)의 하 측면(LOS)에 배치되는 경우, 제2 트랜지스터부(332)는 화소 회로 영역(500)의 상 측면(UPS)에 배치될 수 있다.
이 경우, 제1 트랜지스터부(331)는 스캔 인에이블 신호(S_EN)를 제1 내지 2 단위 화소 회로들(510_1 및 510_2)에 직접 제공할 수 있다. 제1 트랜지스터부는 스캔 인에이블 신호(S_EN)를 스캔라인(307)을 통해서 제3 내지 K-1 단위 화소 회로들에 제공할 수 있다. 제2 트랜지스터부(332)는 스캔 인에이블 신호(S_EN)를 제N-1 내지 N 단위 화소 회로들(510_N-1 및 510_N)들에 직접 제공할 수 있다. 제2 트랜지스터부(332)는 스캔 인에이블 신호(S_EN)를 스캔라인(307)을 통해서 제K 내지 N-2 단위 화소 회로들에 제공할 수 있다.
예시적인 실시예에 있어서, 쉬프트 레지스터부(100) 및 트랜지스터부(330)는 피-타입 트랜지스터 및 엔-타입 트랜지스터 중 하나로 구성될 수 있다.
도 15는 본 발명의 실시예들에 따른 디스플레이 장치를 나타내는 도면이다.
도 15를 참조하면, 디스플레이 장치(30a)는 복수의 스캔라인 드라이버들(10a) 및 화소 회로부(50)를 포함한다. 복수의 스캔라인 드라이버들(10a)은 복수의 클럭 신호들(GCLK 및 CLK1 내지 CLK3) 및 스캔 입력 신호(SCAN_IN)에 기초하여 스캔 인에이블 신호(S_EN)를 상응하는 스캔라인(307)에 제공한다. 화소 회로부(50)는 상응하는 스캔라인(307)에 연결되어 각각의 유기 발광 다이오드를 구동하는 복수의 단위 화소 회로들로 구성된다. 복수의 스캔라인 드라이버들(10a)의 각각은 쉬프트 레지스터부(100) 및 출력 버퍼부(300)를 포함한다. 쉬프트 레지스터부(100)는 스캔 입력 신호(SCAN_IN) 및 복수의 클럭 신호들(GCLK 및 CLK1 내지 CLK3)에 기초하여 레지스터 출력 신호(ROS) 및 복수의 신호들(SS)을 제공한다. 쉬프트 레지스터부(100)는 스캔라인(307)과 연결되는 복수의 단위 화소 회로들로 형성되는 화소 회로 영역(500)의 적어도 하나의 수평 측면에 배치된다. 예를 들어, 화소 회로 영역(500)은 제1 내지 N 단위 화소 회로(510_1 내지 510_N)를 포함할 수 있다. 화소 회로 영역(500)은 좌 측면(LES), 우 측면(RIS), 상 측면(UPS) 및 하 측면(LOS)을 포함할 수 있다. 수평 측면은 수평 방향(HD)을 따라 연장된 선과 교차하는 화소 회로 영역(500)의 측면일 수 있다. 수평 방향(HD)을 따라 연장된 선과 교차하는 화소 회로 영역(500)의 측면은 좌 측면(LES) 및 우 측면(RIS)일 수 있다. 따라서 수평 측면은 좌 측면(LES) 및 우 측면(RIS)일 수 있다. 예시적인 실시예에 있어서, 쉬프트 레지스터부(100)가 배치되는 수평 측면은 화소 회로 영역(500)의 좌 측면(LES) 및 우 측면(RIS) 중 하나의 측면일 수 있다. 단위 화소 회로는 단위 픽셀에서 유기 발광 다이오드를 제외한 회로 부분일 수 있다.
출력 버퍼부(300)는 레지스터 출력 신호(ROS) 및 복수의 신호들(SS)에 기초하여 스캔 인에이블 신호(S_EN)를 스캔라인(307)에 제공한다. 출력 버퍼부(300)는 픽셀 어레이 내부의 화소 회로 영역(500)의 적어도 하나의 수직 측면에 배치된다. 수직 측면은 수직 방향(VD)을 따라 연장된 선과 교차하는 화소 회로 영역(500)의 측면일 수 있다. 수직 방향(VD)을 따라 연장된 선과 교차하는 화소 회로 영역(500)의 측면은 상 측면(UPS) 및 하 측면(LOS)일 수 있다. 따라서 수직 측면은 상 측면(UPS) 및 하 측면(LOS)일 수 있다. 예시적인 실시예에 있어서, 출력 버퍼부(300)가 배치되는 수직 측면은 화소 회로 영역(500)의 상 측면(UPS) 및 하 측면(LOS) 중 하나의 측면일 수 있다.
스캔라인 드라이버(10a)에 포함되는 출력 버퍼부(300)는 스캔라인 드라이버(10a)에 포함되는 쉬프트 레지스터부(100)보다 큰 면적을 차지할 수 있다. 따라서 스캔라인 드라이버(10a)에 포함되는 출력 버퍼부(300)를 픽셀 어레이 내부에 배치될 수 있다. 본 발명의 실시예들에 따른 스캔라인 드라이버(10a)는 출력 버퍼부(300)를 픽셀 어레이 내부의 화소 회로 영역(500)의 수직 측면에 배치함으로써 스캔라인 드라이버(10a)가 디스플레이 장치의 테두리 영역에서 차지하는 면적을 줄일 수 있다.
도 16 및 도 17은 도 15의 디스플레이 장치에 포함되는 단위 화소 회로의 수평 방향 길이 및 수직 방향 길이를 설명하기 위한 도면이다.
도 16 및 도 17을 참조하면, 단위 화소 회로들(510_1 내지 510_N) 각각이 디스플레이 장치(30a)에서 차지하는 면적은 일정할 수 있다. 예를 들어 단위 화소 회로들(510_1 내지 510_N) 중 출력 버퍼부(300)를 따라 출력 버퍼부(300)와 평행하게 배치되는 평행 단위 화소 회로들(510_1 및 510_2)의 각각의 수평 방향(HD) 길이(A1)는 단위 화소 회로들 중 평행 단위 화소 회로들(510_1 및 510_2)을 제외한 비평행 단위 화소 회로들(510_3 내지 510_N)의 각각의 수평 방향(HD) 길이(A2)보다 클 수 있다. 이 경우, 평행 단위 화소 회로들(510_1 및 510_2)의 각각의 수직 방향(VD) 길이는 비평행 단위 화소 회로들(510_3 내지 510_N)의 각각의 수직 방향(VD) 길이(B3)보다 작을 수 있다. 평행 단위 화소 회로들(510_1 및 510_2)의 수평 방향(HD) 길이와 평행 단위 화소 회로들(510_1 및 510_2)의 수직 방향(VD) 길이를 조절하면 비평행 단위 화소 회로들(510_3 내지 510_N) 각각의 면적과 평행 단위 화소 회로들(510_1 및 510_2) 각각의 면적이 동일할 수 있다. 평행 단위 화소 회로들(510_1 및 510_2)의 수평 방향(HD) 길이와 평행 단위 화소 회로들(510_1 및 510_2)의 수직 방향(VD) 길이를 조절하면 출력 버퍼부(300)가 픽셀 어레이 내부에 배치되는 공간을 확보할 수 있다.
예시적인 실시예에 있어서, 단위 화소 회로들 중 출력 버퍼부(300)를 따라 출력 버퍼부(300)와 평행하게 배치되는 평행 단위 화소 회로들(510_1 및 510_2)의 각각은 단위 화소 회로들 중 평행 단위 화소 회로들(510_1 및 510_2)을 제외한 비평행 단위 화소 회로들(510_3 내지 510_N)의 각각보다 디스플레이 장치(30a)에서 차지하는 면적이 작을 수 있다. 예를 들어, 제1 단위 화소 회로(510_1)는 평행 단위 화소 회로에 포함될 수 있고, 제N 단위 화소 회로(510_N)는 비평행 단위 화소 회로에 포함될 수 있다. 이 경우, 제1 단위 화소 회로(510_1)의 면적은 제N 단위 화소 회로(510_N)의 면적보다 작을 수 있다.
예시적인 실시예에 있어서, 비평행 단위 화소 회로들(510_3 내지 510_N)의 각각이 디스플레이 장치에서 차지하는 면적은 쉬프트 레지스터부(100)로부터 멀어짐에 따라 증가할 수 있다. 예를 들어, 제K 내지 N 단위 화소 회로들은 비평행 단위 화소 회로들(510_3 내지 510_N)일 수 있다. 이 경우, 제K 단위 화소 회로(510_K)의 면적은 제N 단위 화소 회로(510_N)의 면적보다 작을 수 있다.
예시적인 실시예에 있어서, 평행 단위 화소 회로들(510_1 및 510_2)은 출력 버퍼부(300)로부터 스캔 인에이블 신호(S_EN)를 제공받을 수 있다. 예시적인 실시예에 있어서, 비평행 단위 화소 회로들(510_3 내지 510_N)은 출력 버퍼부(300)와 연결되는 스캔라인(307)을 통해서 스캔 인에이블 신호(S_EN)를 제공받을 수 있다.
도 18은 본 발명의 실시예들에 따른 디스플레이 장치를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
도 18을 참조하면, 컴퓨팅 시스템(700)는 프로세서(710), 메모리 장치(720), 저장 장치(730), 입출력 장치(740), 파워 서플라이(750) 및 디스플레이 장치(760)를 포함할 수 있다. 컴퓨팅 시스템(700)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
프로세서(710)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(710)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(710)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라서, 프로세서(710)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(720)는 컴퓨팅 시스템(700)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(720)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
저장 장치(730)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(740)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(750)는 컴퓨팅 시스템(700)의 동작에 필요한 파워를 공급할 수 있다. 디스플레이 장치(760)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
실시예에 따라, 컴퓨팅 시스템(700)는 디지털 TV(Digital Television), 3D TV, 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 노트북 컴퓨터(Laptop Computer), 태블릿 컴퓨터(Table Computer), 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 내비게이션(Navigation) 등과 같은 디스플레이 장치(760)를 포함하는 임의의 전자 기기일 수 있다.
스캔라인 드라이버(10a)에 포함되는 출력 버퍼부(300)는 스캔라인 드라이버(10a)에 포함되는 쉬프트 레지스터부(100)보다 큰 면적을 차지할 수 있다. 따라서 스캔라인 드라이버(10a)에 포함되는 출력 버퍼부(300)를 픽셀 어레이 내부에 배치될 수 있다. 본 발명의 실시예들에 따른 스캔라인 드라이버(10a)는 출력 버퍼부(300)를 픽셀 어레이 내부의 화소 회로 영역(500)의 수직 측면에 배치함으로써 스캔라인 드라이버(10a)가 디스플레이 장치의 테두리 영역에서 차지하는 면적을 줄일 수 있다.
본 발명의 실시예들에 따른 스캔라인 드라이버는 출력 버퍼부를 픽셀 어레이 내부의 화소 회로 영역의 수직 측면에 배치함으로써 스캔라인 드라이버가 디스플레이 장치의 테두리 영역에서 차지하는 면적을 줄일 수 있어 다양한 디스플레이 시스템에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. 스캔 입력 신호 및 복수의 클럭 신호들에 기초하여 레지스터 출력 신호 및 복수의 신호들을 제공하고, 스캔라인과 연결되는 복수의 단위 화소 회로들로 형성되는 화소 회로 영역의 적어도 하나의 수평 측면에 배치되는 쉬프트 레지스터부; 및
    상기 레지스터 출력 신호 및 상기 복수의 신호들에 기초하여 스캔 인에이블 신호를 상기 스캔라인에 제공하고, 픽셀 어레이 내부의 상기 화소 회로 영역의 적어도 하나의 수직 측면에 배치되는 출력 버퍼부를 포함하고,
    수직 방향으로 인접한 두 개의 상기 화소 회로 영역 사이에는 상기 출력 버퍼부가 위치하는 것을 특징으로 하는 스캔라인 드라이버.
  2. 제1 항에 있어서,
    상기 쉬프트 레지스터부가 배치되는 상기 수평 측면은 상기 화소 회로 영역의 좌 측면 및 우 측면 중 하나의 측면이고, 상기 출력 버퍼부가 배치되는 수직 측면은 상기 화소 회로 영역의 상 측면 및 하 측면 중 하나의 측면인 것을 특징으로 하는 스캔라인 드라이버.
  3. 제1 항에 있어서,
    상기 쉬프트 레지스터부는 제1 쉬프트 레지스터부 및 제2 쉬프트 레지스터부를 포함하고,
    상기 출력 버퍼부는 제1 출력 버퍼부 및 제2 출력 버퍼부를 포함하고,
    상기 제1 쉬프트 레지스터부는 상기 적어도 하나의 수평 측면 중 제1 수평 측면에 배치되고, 상기 제2 쉬프트 레지스터부는 상기 적어도 하나의 수평 측면 중 제2 수평 측면에 배치되고,
    상기 제1 출력 버퍼부 및 상기 제2 출력 버퍼부는 상기 적어도 하나의 수직 측면에 배치되는 것을 특징으로 하는 스캔라인 드라이버.
  4. 제3 항에 있어서,
    상기 제1 쉬프트 레지스터부가 배치되는 상기 제1 수평 측면은 상기 화소 회로 영역의 좌 측면이고, 상기 제2 쉬프트 레지스터부가 배치되는 상기 제2 수평 측면은 상기 화소 회로 영역의 우 측면이고,
    상기 제1 출력 버퍼부 및 상기 제2 출력 버퍼부가 배치되는 상기 적어도 하나의 수직 측면은 상기 화소 회로 영역의 상 측면 및 하 측면 중 하나의 측면인 것을 특징으로 하는 스캔라인 드라이버.
  5. 제3 항에 있어서,
    상기 제1 출력 버퍼부가 상기 화소 회로 영역의 하 측면에 배치되는 경우, 상기 제2 출력 버퍼부는 상기 화소 회로 영역의 상 측면에 배치되는 것을 특징으로 하는 스캔라인 드라이버.
  6. 제1 항에 있어서,
    상기 쉬프트 레지스터부 및 상기 출력 버퍼부는 피-타입 트랜지스터로 구성되는 것을 특징으로 하는 스캔라인 드라이버.
  7. 제1 항에 있어서,
    상기 쉬프트 레지스터부 및 상기 출력 버퍼부는 엔-타입 트랜지스터로 구성되는 것을 특징으로 하는 스캔라인 드라이버.
  8. 스캔 입력 신호 및 복수의 클럭 신호들에 기초하여 레지스터 출력 신호 및 복수의 신호들을 제공하고, 스캔라인과 연결되는 복수의 단위 화소 회로들로 형성되는 화소 회로 영역의 적어도 하나의 수평 측면에 배치되는 쉬프트 레지스터부; 및
    상기 레지스터 출력 신호 및 상기 복수의 신호들에 기초하여 스캔 인에이블 신호를 상기 스캔라인에 제공하는 출력 버퍼부를 포함하고,
    상기 출력 버퍼부는,
    복수의 커패시터들을 포함하고, 상기 쉬프트 레지스터부 및 상기 화소 회로 영역의 상기 적어도 하나의 수평 측면 사이에 배치되는 커패시터부; 및
    복수의 트랜지스터들을 포함하고, 픽셀 어레이 내부의 상기 화소 회로 영역의 적어도 하나의 수직 측면에 배치되는 트랜지스터부를 포함하고,
    수직 방향으로 인접한 두 개의 상기 화소 회로 영역 사이에는 상기 출력 버퍼부가 위치하는 것을 특징으로 하는 스캔라인 드라이버.
  9. 제8 항에 있어서,
    상기 쉬프트 레지스터부 및 상기 커패시터부가 배치되는 상기 수평 측면은 상기 화소 회로 영역의 좌 측면 및 우 측면 중 하나의 측면이고, 상기 트랜지스터부가 배치되는 수직 측면은 상기 화소 회로 영역의 상 측면 및 하 측면 중 하나의 측면인 것을 특징으로 하는 스캔라인 드라이버.
  10. 제8 항에 있어서,
    상기 쉬프트 레지스터부는 제1 쉬프트 레지스터부 및 제2 쉬프트 레지스터부를 포함하고,
    상기 출력 버퍼부는 제1 출력 버퍼부 및 제2 출력 버퍼부를 포함하고,
    상기 제1 출력 버퍼부는 제1 커패시터부 및 제1 트랜지스터부를 포함하고, 제2 출력 버퍼부는 제2 커패시터부 및 제2 트랜지스터부를 포함하고,
    상기 제1 쉬프트 레지스터부 및 상기 제1 커패시터부는 상기 적어도 하나의 수평 측면 중 제1 수평 측면에 배치되고, 상기 제2 쉬프트 레지스터부 및 상기 제2 커패시터부는 상기 적어도 하나의 수평 측면 중 제2 수평 측면에 배치되고,
    상기 제1 트랜지스터부 및 상기 제2 트랜지스터부는 상기 적어도 하나의 수직 측면에 배치되는 것을 특징으로 하는 스캔라인 드라이버.
  11. 제10 항에 있어서,
    상기 제1 쉬프트 레지스터부 및 상기 제1 커패시터부가 배치되는 상기 제1 수평 측면은 상기 화소 회로 영역의 좌 측면이고, 상기 제2 쉬프트 레지스터부 및 상기 제1 커패시터부가 배치되는 상기 제2 수평 측면은 상기 화소 회로 영역의 우 측면이고,
    상기 제1 트랜지스터부 및 상기 제2 트랜지스터부가 배치되는 상기 적어도 하나의 수직 측면은 상기 화소 회로 영역의 상 측면 및 하 측면 중 하나의 측면인 것을 특징으로 하는 스캔라인 드라이버.
  12. 제10 항에 있어서,
    상기 제1 트랜지스터부가 상기 화소 회로 영역의 하 측면에 배치되는 경우, 상기 제2 트랜지스터부는 상기 화소 회로 영역의 상 측면에 배치되는 것을 특징으로 하는 스캔라인 드라이버.
  13. 제8 항에 있어서,
    상기 쉬프트 레지스터부 및 상기 트랜지스터부는 피-타입 트랜지스터 및 엔-타입 트랜지스터 중 하나로 구성되는 것을 특징으로 하는 스캔라인 드라이버.
  14. 복수의 클럭 신호들 및 스캔 입력 신호에 기초하여 스캔 인에이블 신호를 상응하는 스캔라인에 제공하는 복수의 스캔라인 드라이버들; 및
    상기 상응하는 스캔라인에 연결되어 각각의 유기 발광 다이오드를 구동하는 복수의 단위 화소 회로들로 구성되는 화소 회로부를 포함하고,
    상기 복수의 스캔라인 드라이버들의 각각은,
    상기 스캔 입력 신호 및 상기 복수의 클럭 신호들에 기초하여 레지스터 출력 신호 및 복수의 신호들을 제공하고, 스캔라인과 연결되는 복수의 단위 화소 회로들로 형성되는 화소 회로 영역의 적어도 하나의 수평 측면에 배치되는 쉬프트 레지스터부; 및
    상기 레지스터 출력 신호 및 상기 복수의 신호들에 기초하여 상기 스캔 인에이블 신호를 상기 스캔라인에 제공하고, 픽셀 어레이 내부의 상기 화소 회로 영역의 적어도 하나의 수직 측면에 배치되는 출력 버퍼부를 포함하고,
    수직 방향으로 인접한 두 개의 상기 화소 회로 영역 사이에는 상기 출력 버퍼부가 위치하는 것을 특징으로 하는 디스플레이 장치.
  15. 제14 항에 있어서,
    상기 단위 화소 회로들 각각이 상기 디스플레이 장치에서 차지하는 면적은 일정한 것을 특징으로 하는 디스플레이 장치.
  16. 제15 항에 있어서,
    상기 단위 화소 회로들 중 상기 출력 버퍼부를 따라 상기 출력 버퍼부와 평행하게 배치되는 평행 단위 화소 회로들의 각각의 수평 방향 길이는 상기 단위 화소 회로들 중 상기 평행 단위 화소 회로들을 제외한 비평행 단위 화소 회로들의 각각의 수평 방향 길이보다 큰 것을 특징으로 하는 디스플레이 장치.
  17. 제14 항에 있어서,
    상기 단위 화소 회로들 중 상기 출력 버퍼부를 따라 상기 출력 버퍼부와 평행하게 배치되는 평행 단위 화소 회로들의 각각은 단위 화소 회로들 중 상기 평행 단위 화소 회로들을 제외한 비평행 단위 화소 회로들의 각각보다 상기 디스플레이 장치에서 차지하는 면적이 작은 것을 특징으로 하는 디스플레이 장치.
  18. 제17 항에 있어서,
    상기 비평행 단위 화소 회로들의 각각이 상기 디스플레이 장치에서 차지하는 면적은 상기 쉬프트 레지스터부로부터 멀어짐에 따라 증가하는 것을 특징으로 하는 디스플레이 장치.
  19. 제17 항에 있어서,
    상기 평행 단위 화소 회로들은 상기 출력 버퍼부로부터 상기 스캔 인에이블 신호를 제공받는 것을 특징으로 하는 디스플레이 장치.
  20. 제19 항에 있어서,
    상기 비평행 단위 화소 회로들은 상기 출력 버퍼부와 연결되는 스캔라인을 통해서 상기 스캔 인에이블 신호를 제공받는 것을 특징으로 하는 디스플레이 장치.
KR1020140157819A 2014-11-13 2014-11-13 스캔라인 드라이버 및 이를 포함하는 디스플레이 장치 KR102231716B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140157819A KR102231716B1 (ko) 2014-11-13 2014-11-13 스캔라인 드라이버 및 이를 포함하는 디스플레이 장치
US14/670,708 US9805820B2 (en) 2014-11-13 2015-03-27 Scanline driver and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140157819A KR102231716B1 (ko) 2014-11-13 2014-11-13 스캔라인 드라이버 및 이를 포함하는 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20160057512A KR20160057512A (ko) 2016-05-24
KR102231716B1 true KR102231716B1 (ko) 2021-03-25

Family

ID=55962230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140157819A KR102231716B1 (ko) 2014-11-13 2014-11-13 스캔라인 드라이버 및 이를 포함하는 디스플레이 장치

Country Status (2)

Country Link
US (1) US9805820B2 (ko)
KR (1) KR102231716B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10541375B2 (en) * 2016-07-21 2020-01-21 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR102508450B1 (ko) * 2018-05-08 2023-03-10 삼성디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 표시 장치
EP3899920A4 (en) * 2018-12-21 2022-09-28 Lumiode, Inc. ADDRESSING FOR EMISSIVE INDICATORS
CN110211527A (zh) * 2019-05-10 2019-09-06 深圳市华星光电半导体显示技术有限公司 Micro LED显示面板及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6980184B1 (en) 2000-09-27 2005-12-27 Alien Technology Corporation Display devices and integrated circuits
KR100714003B1 (ko) 2005-08-22 2007-05-04 삼성에스디아이 주식회사 쉬프트 레지스터 회로
KR20070082974A (ko) * 2006-02-20 2007-08-23 삼성전자주식회사 액정 표시 장치
US8330702B2 (en) * 2009-02-12 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, display device, and electronic device
KR101845332B1 (ko) * 2011-06-13 2018-05-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JPWO2013118219A1 (ja) * 2012-02-08 2015-05-11 パナソニック株式会社 Ｅｌ表示装置およびその製造方法
KR101473843B1 (ko) 2012-04-25 2014-12-17 엘지디스플레이 주식회사 액정표시장치
KR101996038B1 (ko) 2012-08-31 2019-07-03 엘지디스플레이 주식회사 평판표시장치
KR101896377B1 (ko) 2012-10-12 2018-09-07 엘지디스플레이 주식회사 베젤이 최소화된 액정표시소자

Also Published As

Publication number Publication date
US9805820B2 (en) 2017-10-31
US20160140903A1 (en) 2016-05-19
KR20160057512A (ko) 2016-05-24

Similar Documents

Publication Publication Date Title
KR102305502B1 (ko) 스캔라인 드라이버 칩 및 이를 포함하는 디스플레이 장치
US10559262B2 (en) Scan sense driver and display device including the same
KR102560314B1 (ko) 스캔 드라이버 및 이를 포함하는 표시 장치
US9165506B2 (en) Organic light emitting display device and method of driving an organic light emitting display device
KR102337353B1 (ko) 투명 표시 패널 및 이를 포함하는 투명 유기 발광 다이오드 표시 장치
KR102231716B1 (ko) 스캔라인 드라이버 및 이를 포함하는 디스플레이 장치
KR20190128760A (ko) 스캔 드라이버 및 이를 포함하는 표시 장치
KR102409970B1 (ko) 스캔라인 드라이버 및 이를 포함하는 디스플레이 장치
KR102412674B1 (ko) 스캔 드라이버 및 이를 포함하는 표시 장치
US10140926B2 (en) Display device and electronic device having the same
US10269288B2 (en) Display devices and display systems having the same
US11132928B2 (en) Horizontal line driver and display device including the same
KR102278385B1 (ko) 스캔라인 드라이버
KR20170035540A (ko) 전력 공급 회로 및 이를 포함하는 저장 장치
KR20160074761A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
US9633628B2 (en) Method of driving display device and display device for performing the same
KR20230153566A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20240029669A (ko) 표시 장치
CN113936609A (zh) 栅极时钟生成器以及显示装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant