KR20170035540A - 전력 공급 회로 및 이를 포함하는 저장 장치 - Google Patents

전력 공급 회로 및 이를 포함하는 저장 장치 Download PDF

Info

Publication number
KR20170035540A
KR20170035540A KR1020150134507A KR20150134507A KR20170035540A KR 20170035540 A KR20170035540 A KR 20170035540A KR 1020150134507 A KR1020150134507 A KR 1020150134507A KR 20150134507 A KR20150134507 A KR 20150134507A KR 20170035540 A KR20170035540 A KR 20170035540A
Authority
KR
South Korea
Prior art keywords
power supply
supply voltage
node
voltage
external
Prior art date
Application number
KR1020150134507A
Other languages
English (en)
Other versions
KR102280433B1 (ko
Inventor
임형택
유충현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150134507A priority Critical patent/KR102280433B1/ko
Priority to US15/196,473 priority patent/US10050518B2/en
Publication of KR20170035540A publication Critical patent/KR20170035540A/ko
Application granted granted Critical
Publication of KR102280433B1 publication Critical patent/KR102280433B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Power Sources (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc-Dc Converters (AREA)

Abstract

전력 공급 회로는 제1 전원 변환기, 제2 전원 변환기, 제1 다이오드, 제2 다이오드, 제1 부하, 및 제2 부하를 포함한다. 제1 전원 변환기는 제1 외부 전원 전압에 기초하여 제1 전압 레벨을 갖는 제1 내부 전원 전압을 생성하여 제1 노드에 출력한다. 제2 전원 변환기는 제2 외부 전원 전압에 기초하여 제1 전압 레벨을 갖는 제2 내부 전원 전압을 생성하여 제2 노드에 출력한다. 제1 다이오드는 제1 노드에 연결되는 애노드 및 제2 노드에 연결되는 캐소드를 포함한다. 제2 다이오드는 제2 노드에 연결되는 애노드 및 제1 노드에 연결되는 캐소드를 포함한다. 제1 부하는 제1 노드에 연결된다. 제2 부하는 제2 노드에 연결된다.

Description

전력 공급 회로 및 이를 포함하는 저장 장치 {POWER SUPPLY CIRCUIT AND STORAGE DEVICE HAVING THE SAME}
본 발명은 반도체 장치에 대한 전력 공급에 관한 것으로, 보다 상세하게는 전력 공급 회로 및 이를 포함하는 저장 장치에 관한 것이다.
일반적으로, 전자 장치는 외부로부터 공급되는 전원 전압을 내부 소자들의 동작에 적당한 레벨의 동작 전압들로 변환한 후, 상기 동작 전압들을 상기 내부 소자들에 제공하는 전력 공급 회로를 포함한다.
또한, 전자 장치는 외부로부터 하나의 전원 전압을 공급받아 동작하는 단일 전원 입력 전자 장치와 외부로부터 복수의 전원 전압들을 공급받아 동작하는 다중 전원 입력 전자 장치로 구분될 수 있다.
일반적으로 하나의 전원 전압을 수신하는 단일 전원 입력 전자 장치에 포함되는 전력 공급 회로와 복수의 전원 전압들을 수신하는 다중 전원 입력 전자 장치에 포함되는 전력 공급 회로는 서로 다른 하드웨어 구성을 가지므로, 단일 전원 입력 전자 장치를 위한 전력 공급 회로와 다중 전원 입력 전자 장치를 위한 전력 공급 회로는 별도로 설계된다.
또한, 단일 전원 입력 전자 장치에 포함되는 전력 공급 회로에 비해, 다중 전원 입력 전자 장치에 포함되는 전력 공급 회로는 상기 복수의 전원 전압들에 기초하여 상기 동작 전압들을 생성하는 과정에서 상대적으로 큰 전력 손실이 발생하는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 제공되는 전원 전압의 개수에 무관하게 동작할 수 있고 전력 손실을 감소시킬 수 있는 전력 공급 회로를 제공하는 것이다.
본 발명의 다른 목적은 상기 전력 공급 회로를 포함하는 저장 장치를 제공하는 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 전력 공급 회로는 제1 전원 변환기, 제2 전원 변환기, 제1 다이오드, 제2 다이오드, 제1 부하, 및 제2 부하를 포함한다. 상기 제1 전원 변환기는 제1 외부 전원 전압에 기초하여 제1 전압 레벨을 갖는 제1 내부 전원 전압을 생성하여 제1 노드에 출력한다. 상기 제2 전원 변환기는 제2 외부 전원 전압에 기초하여 상기 제1 전압 레벨을 갖는 제2 내부 전원 전압을 생성하여 제2 노드에 출력한다. 상기 제1 다이오드는 상기 제1 노드에 연결되는 애노드 및 상기 제2 노드에 연결되는 캐소드를 포함한다. 상기 제2 다이오드는 상기 제2 노드에 연결되는 애노드 및 상기 제1 노드에 연결되는 캐소드를 포함한다. 상기 제1 부하는 상기 제1 노드에 연결된다. 상기 제2 부하는 상기 제2 노드에 연결된다.
일 실시예에 있어서, 상기 제1 외부 전원 전압의 전압 레벨은 상기 제2 외부 전원 전압의 전압 레벨과 다를 수 있다.
일 실시예에 있어서, 상기 제1 전원 변환기는 직류(Direct Current; DC) 전압인 상기 제1 외부 전원 전압에 기초하여 직류 전압인 상기 제1 내부 전원 전압을 생성하는 DC/DC 컨버터에 상응하고, 상기 제2 전원 변환기는 직류 전압인 상기 제2 외부 전원 전압에 기초하여 직류 전압인 상기 제2 내부 전원 전압을 생성하는 DC/DC 컨버터에 상응할 수 있다.
일 실시예에 있어서, 상기 제1 다이오드의 순방향 전압 강하(forward voltage drop)는 상기 제2 다이오드의 순방향 전압 강하와 동일할 수 있다.
일 실시예에 있어서, 상기 제1 부하 및 상기 제2 부하는 각각 상기 제1 노드 및 상기 제2 노드로부터 제공되는 직류 전압의 크기를 변환하여 직류 전압을 생성하는 DC/DC 컨버터에 상응할 수 있다.
일 실시예에 있어서, 상기 제1 전원 변환기 및 상기 제2 전원 변환기에 상기 제1 외부 전원 전압 및 상기 제2 외부 전원 전압이 각각 공급되는 경우, 상기 제1 다이오드 및 상기 제2 다이오드는 턴오프되고, 상기 제1 부하 및 상기 제2 부하는 각각 상기 제1 내부 전원 전압 및 상기 제2 내부 전원 전압에 기초하여 동작할 수 있다.
일 실시예에 있어서, 상기 제2 전원 변환기에 상기 제2 외부 전원 전압의 공급이 중단되고 상기 제1 전원 변환기에 상기 제1 외부 전원 전압이 공급되는 경우, 상기 제2 다이오드는 턴오프되고 상기 제1 다이오드는 턴온되어, 상기 제1 부하 및 상기 제2 부하는 상기 제1 내부 전원 전압에 기초하여 동작할 수 있다.
일 실시예에 있어서, 상기 제1 전원 변환기에 상기 제1 외부 전원 전압의 공급이 중단되고 상기 제2 전원 변환기에 상기 제2 외부 전원 전압이 공급되는 경우, 상기 제1 다이오드는 턴오프되고 상기 제2 다이오드는 턴온되어, 상기 제1 부하 및 상기 제2 부하는 상기 제2 내부 전원 전압에 기초하여 동작할 수 있다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 전력 공급 회로는 제1 전원 변환기, 제2 전원 변환기, 제3 전원 변환기, 제1 다이오드, 제2 다이오드, 제3 다이오드, 제4 다이오드, 제5 다이오드, 제6 다이오드, 제1 부하, 제2 부하, 및 제3 부하를 포함한다. 상기 제1 전원 변환기는 제1 외부 전원 전압에 기초하여 제1 전압 레벨을 갖는 제1 내부 전원 전압을 생성하여 제1 노드에 출력한다. 상기 제2 전원 변환기는 제2 외부 전원 전압에 기초하여 상기 제1 전압 레벨을 갖는 제2 내부 전원 전압을 생성하여 제2 노드에 출력한다. 상기 제3 전원 변환기는 제3 외부 전원 전압에 기초하여 상기 제1 전압 레벨을 갖는 제3 내부 전원 전압을 생성하여 제3 노드에 출력한다. 상기 제1 다이오드는 상기 제1 노드에 연결되는 애노드 및 상기 제2 노드에 연결되는 캐소드를 포함한다. 상기 제2 다이오드는 상기 제1 노드에 연결되는 애노드 및 상기 제3 노드에 연결되는 캐소드를 포함한다. 상기 제3 다이오드는 상기 제2 노드에 연결되는 애노드 및 상기 제1 노드에 연결되는 캐소드를 포함한다. 상기 제4 다이오드는 상기 제2 노드에 연결되는 애노드 및 상기 제3 노드에 연결되는 캐소드를 포함한다. 상기 제5 다이오드는 상기 제3 노드에 연결되는 애노드 및 상기 제1 노드에 연결되는 캐소드를 포함한다. 상기 제6 다이오드는 상기 제3 노드에 연결되는 애노드 및 상기 제2 노드에 연결되는 캐소드를 포함한다. 상기 제1 부하는 상기 제1 노드에 연결된다. 상기 제2 부하는 상기 제2 노드에 연결된다. 상기 제3 부하는 상기 제3 노드에 연결된다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 저장 장치는 복수의 불휘발성 메모리 장치들, 컨트롤러, 휘발성 메모리 장치, 및 전력 공급 회로를 포함한다. 상기 컨트롤러는 상기 복수의 불휘발성 메모리 장치들의 동작을 제어한다. 상기 휘발성 메모리 장치는 상기 컨트롤러의 입출력 버퍼로서 동작한다. 상기 전력 공급 회로는 제1 전력 라인 및 제2 전력 라인을 통해 각각 수신되는 제1 외부 전원 전압 및 제2 외부 전원 전압에 기초하여 상기 복수의 불휘발성 메모리 장치들, 상기 컨트롤러, 및 상기 휘발성 메모리 장치에 복수의 동작 전압들을 공급한다. 이 때, 상기 전력 공급 회로는, 상기 제1 외부 전원 전압 및 상기 제2 외부 전원 전압을 모두 수신하는 경우, 상기 제1 외부 전원 전압 및 상기 제2 외부 전원 전압을 모두 사용하여 상기 복수의 동작 전압들을 생성하고, 상기 제1 외부 전원 전압 및 상기 제2 외부 전원 전압 중의 하나만 수신하는 경우, 상기 수신되는 하나의 외부 전원 전압을 사용하여 상기 복수의 동작 전압들을 생성한다.
일 실시예에 있어서, 상기 전력 공급 회로는, 상기 제1 외부 전원 전압에 기초하여 제1 전압 레벨을 갖는 제1 내부 전원 전압을 생성하여 제1 노드에 출력하는 제1 전원 변환기, 상기 제2 외부 전원 전압에 기초하여 상기 제1 전압 레벨을 갖는 제2 내부 전원 전압을 생성하여 제2 노드에 출력하는 제2 전원 변환기, 상기 제1 노드에 연결되는 애노드 및 상기 제2 노드에 연결되는 캐소드를 포함하는 제1 다이오드, 상기 제2 노드에 연결되는 애노드 및 상기 제1 노드에 연결되는 캐소드를 포함하는 제2 다이오드, 상기 제1 노드로부터 제공되는 전압에 기초하여 상기 복수의 동작 전압들 중의 일부를 생성하는 제3 전원 변환기, 및 상기 제2 노드로부터 제공되는 전압에 기초하여 상기 복수의 동작 전압들 중의 나머지를 생성하는 제4 전원 변환기를 포함할 수 있다.
상기 제1 외부 전원 전압의 전압 레벨은 상기 제2 외부 전원 전압의 전압 레벨과 다를 수 있다.
상기 제1 외부 전원 전압은 12V에 상응하는 전압 레벨을 갖고, 상기 제2 외부 전원 전압은 5V에 상응하는 전압 레벨을 갖고, 상기 제1 전압 레벨은 5V에 상응할 수 있다.
상기 제1 내지 제4 전원 변환기들 각각은 직류 전압에 기초하여 직류 전압을 생성하는 DC/DC 컨버터에 상응할 수 있다.
상기 제3 전원 변환기는 상기 제1 노드로부터 수신되는 전압의 크기를 증가시켜 제1 동작 전압을 생성하고, 상기 제1 동작 전압을 상기 복수의 불휘발성 메모리 장치들에 제공할 수 있다.
상기 제4 전원 변환기는 상기 제2 노드로부터 수신되는 전압의 크기를 감소시켜 제2 동작 전압을 생성하고, 상기 제2 동작 전압을 상기 컨트롤러 및 상기 휘발성 메모리 장치에 제공할 수 있다.
일 실시예에 있어서, 상기 컨트롤러는 신호 커넥터를 통해 호스트로부터 커맨드 신호, 어드레스 신호, 및 데이터를 수신하고, 상기 전력 공급 회로는 전원 커넥터를 통해 상기 호스트로부터 상기 제1 외부 전원 전압 및 상기 제2 외부 전원 전압 중의 적어도 하나를 수신할 수 있다.
일 실시예에 있어서, 상기 복수의 불휘발성 메모리 장치들 각각은 플래시 메모리를 포함할 수 있다.
일 실시예에 있어서, 상기 휘발성 메모리 장치는 DRAM(Dynamic Random Access Memory)을 포함할 수 있다.
일 실시예에 있어서, 상기 저장 장치는 솔리드 스테이트 드라이브(Solid State Drive; SSD) 장치에 상응할 수 있다.
본 발명의 실시예들에 따른 전력 공급 회로는 제공되는 전원 전압의 개수에 무관하게 동작하므로, 다양한 개수의 외부 전원 전압들을 사용하여 동작하는 반도체 장치들에 공통으로 적용될 수 있다.
또한, 본 발명의 실시예들에 따른 전력 공급 회로는 전력 손실을 효과적으로 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 전력 공급 회로를 나타내는 블록도이다.
도 2는 도 1의 전력 공급 회로에 제1 외부 전원 전압 및 제2 외부 전원 전압이 모두 공급되는 경우에, 도 1의 전력 공급 회로의 동작을 나타내는 도면이다.
도 3은 도 1의 전력 공급 회로에 제1 외부 전원 전압은 공급되고 제2 외부 전원 전압은 공급되지 않는 경우에, 도 1의 전력 공급 회로의 동작을 나타내는 도면이다.
도 4는 도 1의 전력 공급 회로에 제1 외부 전원 전압은 공급되지 않고 제2 외부 전원 전압은 공급되는 경우에, 도 1의 전력 공급 회로의 동작을 나타내는 도면이다.
도 5는 본 발명의 다른 실시예에 따른 전력 공급 회로를 나타내는 블록도이다.
도 6은 본 발명의 또 다른 실시예에 따른 전력 공급 회로를 나타내는 블록도이다.
도 7은 본 발명의 일 실시예에 따른 저장 시스템을 나타내는 블록도이다.
도 8은 도 7의 저장 시스템에 포함되는 불휘발성 메모리 장치의 일 예를 나타내는 블록도이다.
도 9는 도 8의 불휘발성 메모리 장치에 포함되는 메모리 셀 어레이의 일 예를 나타내는 회로도이다.
도 10은 도 8의 불휘발성 메모리 장치에 포함되는 메모리 셀 어레이의 다른 예를 나타내는 회로도이다.
도 11은 도 7의 저장 시스템에 포함되는 전력 공급 회로의 일 예를 나타내는 블록도이다.
도 12는 본 발명의 일 실시예에 따른 전자 장치를 나타내는 블록도이다.
도 13은 본 발명의 일 실시예에 따른 컴퓨팅 시스템을 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 전력 공급 회로를 나타내는 블록도이다.
도 1을 참조하면, 전력 공급 회로(10)는 제1 전원 변환기(110), 제2 전원 변환기(120), 제1 다이오드(210), 제2 다이오드(220), 제1 부하(310), 및 제2 부하(320)를 포함한다.
제1 전원 변환기(110)는 제1 전력 라인(PL1)을 통해 제1 외부 전원 전압(VES1)을 수신한다.
제1 전력 라인(PL1)에 제1 외부 전력 소스가 연결되고 상기 제1 외부 전력 소스가 제1 전력 라인(PL1)을 통해 제1 전원 변환기(110)에 제1 외부 전원 전압(VES1)을 공급하는 경우, 제1 전원 변환기(110)는 제1 외부 전원 전압(VES1)에 기초하여 제1 전압 레벨을 갖는 제1 내부 전원 전압(VIS1)을 생성하여 제1 노드(N1)에 출력한다. 일 실시예에 있어서, 제1 전원 변환기(110)는 제1 외부 전원 전압(VES1)의 전압 레벨을 변경하여 제1 내부 전원 전압(VIS1)을 생성할 수 있다. 다른 실시예에 있어서, 제1 전원 변환기(110)는 제1 외부 전원 전압(VES1)과 동일한 전압 레벨을 갖는 제1 내부 전원 전압(VIS1)을 생성할 수 있다.
한편, 상기 제1 외부 전력 소스가 제1 전력 라인(PL1)을 통해 제1 전원 변환기(110)에 제1 외부 전원 전압(VES1)을 공급하지 않거나 상기 제1 외부 전력 소스가 제1 전력 라인(PL1)에 연결되지 않은 경우, 제1 전원 변환기(110)는 제1 내부 전원 전압(VIS1)을 생성하지 않고 턴오프된다.
제2 전원 변환기(120)는 제2 전력 라인(PL2)을 통해 제2 외부 전원 전압(VES2)을 수신한다.
제2 전력 라인(PL2)에 제2 외부 전력 소스가 연결되고 상기 제2 외부 전력 소스가 제2 전력 라인(PL2)을 통해 제2 전원 변환기(120)에 제2 외부 전원 전압(VES2)을 공급하는 경우, 제2 전원 변환기(120)는 제2 외부 전원 전압(VES2)에 기초하여 상기 제1 전압 레벨을 갖는 제2 내부 전원 전압(VIS2)을 생성하여 제2 노드(N2)에 출력한다. 일 실시예에 있어서, 제2 전원 변환기(120)는 제2 외부 전원 전압(VES2)의 전압 레벨을 변경하여 제2 내부 전원 전압(VIS2)을 생성할 수 있다. 다른 실시예에 있어서, 제2 전원 변환기(120)는 제2 외부 전원 전압(VES2)과 동일한 전압 레벨을 갖는 제2 내부 전원 전압(VIS2)을 생성할 수 있다.
한편, 상기 제2 외부 전력 소스가 제2 전력 라인(PL2)을 통해 제2 전원 변환기(120)에 제2 외부 전원 전압(VES2)을 공급하지 않거나 상기 제2 외부 전력 소스가 제2 전력 라인(PL2)에 연결되지 않은 경우, 제2 전원 변환기(120)는 제2 내부 전원 전압(VIS2)을 생성하지 않고 턴오프된다.
일 실시예에 있어서, 제1 외부 전원 전압(VES1)의 전압 레벨과 제2 외부 전원 전압(VES2)의 전압 레벨은 서로 다를 수 있다. 예를 들어, 제1 외부 전원 전압(VES1)의 전압 레벨은 일반적인 전자 장치의 전원 전압으로 주로 사용되는 12V, 5V, 및 3.3V 중의 하나에 상응하고, 제2 외부 전원 전압(VES2)의 전압 레벨은 12V, 5V, 및 3.3V 중의 또 다른 하나에 상응할 수 있다. 그러나, 본 발명은 이에 한정되는 것은 아니며, 제1 외부 전원 전압(VES1) 및 제2 외부 전원 전압(VES2)은 다양한 전압 레벨을 가질 수 있다.
따라서 제1 전원 변환기(110) 및 제2 전원 변환기(120)는 서로 다른 전압 레벨을 갖는 제1 외부 전원 전압(VES1) 및 제2 외부 전원 전압(VES2)을 각각 수신하여 서로 동일한 전압 레벨을 갖는 제1 내부 전원 전압(VIS1) 및 제2 내부 전원 전압(VIS2)을 각각 생성할 수 있다.
일 실시예에 있어서, 제1 외부 전원 전압(VES1), 제2 외부 전원 전압(VES2), 제1 내부 전원 전압(VIS1), 및 제2 내부 전원 전압(VIS2)은 직류(Direct Current; DC) 전압일 수 있다. 이 경우, 제1 전원 변환기(110)는 직류 전압인 제1 외부 전원 전압(VES1)에 기초하여 직류 전압인 제1 내부 전원 전압(VIS1)을 생성하는 DC/DC 컨버터에 상응하고, 제2 전원 변환기(120)는 직류 전압인 제2 외부 전원 전압(VES2)에 기초하여 직류 전압인 제2 내부 전원 전압(VIS2)을 생성하는 DC/DC 컨버터에 상응할 수 있다.
제1 다이오드(210)는 제1 노드(N1)에 연결되는 애노드 및 제2 노드(N2)에 연결되는 캐소드를 포함한다. 따라서 제1 다이오드(210)는 제1 노드(N1)의 전압이 제2 노드(N2)의 전압보다 제1 다이오드(210)의 문턱 전압 이상 큰 경우 턴온될 수 있다.
제2 다이오드(220)는 제2 노드(N2)에 연결되는 애노드 및 제1 노드(N1)에 연결되는 캐소드를 포함한다. 따라서 제2 다이오드(220)는 제2 노드(N2)의 전압이 제1 노드(N1)의 전압보다 제2 다이오드(220)의 문턱 전압 이상 큰 경우 턴온될 수 있다.
일 실시예에 있어서, 제1 다이오드(210)의 순방향 전압 강하(forward voltage drop)는 제2 다이오드(220)의 순방향 전압 강하와 동일할 수 있다.
제1 부하(310)는 제1 노드(N1)에 연결되어, 제1 노드(N1)로부터 제공되는 전압을 사용하여 동작할 수 있다.
제2 부하(320)는 제2 노드(N2)에 연결되어, 제2 노드(N2)로부터 제공되는 전압을 사용하여 동작할 수 있다.
제1 부하(310) 및 제2 부하(320)는 임의의 반도체 장치일 수 있다.
예를 들어, 제1 부하(310) 및 제2 부하(320)는 각각 제1 노드(N1) 및 제2 노드(N2)로부터 제공되는 직류 전압의 크기를 변환하여 직류 전압인 동작 전압을 생성하는 DC/DC 컨버터에 상응할 수 있다.
도 2 내지 4는 도 1에 도시된 전력 공급 회로(10)의 동작을 설명하기 위한 도면들이다.
이하, 도 1 내지 4를 참조하여 도 1에 도시된 전력 공급 회로(10)의 동작에 대해 상세히 설명한다.
도 2는 도 1의 전력 공급 회로에 제1 외부 전원 전압 및 제2 외부 전원 전압이 모두 공급되는 경우에, 도 1의 전력 공급 회로의 동작을 나타내는 도면이다.
도 2를 참조하면, 제1 외부 전원 전압(VES1)이 제1 전력 라인(PL1)을 통해 제1 전원 변환기(110)에 공급되고, 제2 외부 전원 전압(VES2)이 제2 전력 라인(PL2)을 통해 제2 전원 변환기(120)에 공급되는 경우, 제1 전원 변환기(110)는 턴온되어 제1 노드(N1)에 제1 내부 전원 전압(VIS1)을 출력하고, 제2 전원 변환기(120)는 턴온되어 제2 노드(N2)에 제2 내부 전원 전압(VIS2)을 출력할 수 있다.
도 1을 참조하여 상술한 바와 같이, 제1 내부 전원 전압(VIS1)의 전압 레벨은 제2 내부 전원 전압(VIS2)의 전압 레벨과 동일하므로, 제1 노드(N1)의 전압과 제2 노드(N2)의 전압은 서로 동일할 수 있다. 따라서, 도 2에 도시된 바와 같이, 제1 다이오드(210) 및 제2 다이오드(220)는 모두 턴오프될 수 있다.
따라서 제1 부하(310)는 제1 전원 변환기(110)로부터 생성되는 제1 내부 전원 전압(VIS1)을 사용하여 동작하고, 제2 부하(320)는 제2 전원 변환기(120)로부터 생성되는 제2 내부 전원 전압(VIS2)을 사용하여 동작할 수 있다.
도 3은 도 1의 전력 공급 회로에 제1 외부 전원 전압은 공급되고 제2 외부 전원 전압은 공급되지 않는 경우에, 도 1의 전력 공급 회로의 동작을 나타내는 도면이다.
도 3을 참조하면, 제1 외부 전원 전압(VES1)이 제1 전력 라인(PL1)을 통해 제1 전원 변환기(110)에 공급되므로, 제1 전원 변환기(110)는 턴온되어 제1 노드(N1)에 제1 내부 전원 전압(VIS1)을 출력할 수 있다.
한편, 제2 외부 전원 전압(VES2)이 제2 전력 라인(PL2)을 통해 제2 전원 변환기(120)에 공급되지 않으므로, 제2 전원 변환기(120)는 턴오프되어 제2 노드(N2)에 제2 내부 전원 전압(VIS2)을 출력하지 않을 수 있다.
제1 노드(N1)의 전압은 제2 노드(N2)의 전압보다 높게 유지되므로, 도 3에 도시된 바와 같이, 제1 다이오드(210)는 턴온되고, 제2 다이오드(220)는 턴오프될 수 있다. 따라서 제1 부하(310) 및 제2 부하(320)는 제1 전원 변환기(110)로부터 생성되는 제1 내부 전원 전압(VIS1)에 기초하여 동작할 수 있다.
예를 들어, 제1 다이오드(210)는 제1 내부 전원 전압(VIS1)보다 제1 다이오드(210)의 순방향 전압 강하만큼 작은 전압 레벨을 갖는 제1 보조 전압(VA1)을 제2 노드(N2)에 제공할 수 있다. 따라서 제1 부하(310)는 제1 노드(N1)를 통해 제공되는 제1 내부 전원 전압(VIS1)을 사용하여 동작하고, 제2 부하(320)는 제2 노드(N2)를 통해 제공되는 제1 보조 전압(VA1)을 사용하여 동작할 수 있다.
도 4는 도 1의 전력 공급 회로에 제1 외부 전원 전압은 공급되지 않고 제2 외부 전원 전압은 공급되는 경우에, 도 1의 전력 공급 회로의 동작을 나타내는 도면이다.
도 4를 참조하면, 제1 외부 전원 전압(VES1)이 제1 전력 라인(PL1)을 통해 제1 전원 변환기(110)에 공급되지 않으므로, 제1 전원 변환기(110)는 턴오프되어 제1 노드(N1)에 제1 내부 전원 전압(VIS1)을 출력하지 않을 수 있다.
한편, 제2 외부 전원 전압(VES2)이 제2 전력 라인(PL2)을 통해 제2 전원 변환기(120)에 공급되므로, 제2 전원 변환기(120)는 턴온되어 제2 노드(N2)에 제2 내부 전원 전압(VIS2)을 출력할 수 있다.
제2 노드(N2)의 전압은 제1 노드(N1)의 전압보다 높게 유지되므로, 도 4에 도시된 바와 같이, 제2 다이오드(220)는 턴온되고, 제1 다이오드(210)는 턴오프될 수 있다. 따라서 제1 부하(310) 및 제2 부하(320)는 제2 전원 변환기(120)로부터 생성되는 제2 내부 전원 전압(VIS2)에 기초하여 동작할 수 있다.
예를 들어, 제2 다이오드(220)는 제2 내부 전원 전압(VIS2)보다 제2 다이오드(220)의 순방향 전압 강하만큼 작은 전압 레벨을 갖는 제2 보조 전압(VA2)을 제1 노드(N1)에 제공할 수 있다. 따라서 제2 부하(320)는 제2 노드(N2)를 통해 제공되는 제2 내부 전원 전압(VIS2)을 사용하여 동작하고, 제1 부하(310)는 제1 노드(N1)를 통해 제공되는 제2 보조 전압(VA2)을 사용하여 동작할 수 있다.
도 1을 참조하여 상술한 바와 같이, 제1 다이오드(210)의 순방향 전압 강하는 제2 다이오드(220)의 순방향 전압 강하와 동일할 수 있다. 따라서 전력 공급 회로(10)에 제1 외부 전원 전압(VES1)은 공급되고 제2 외부 전원 전압(VES1)은 공급되지 않는 경우에, 제1 부하(310) 및 제2 부하(320)가 각각 수신하는 전압의 레벨은, 전력 공급 회로(10)에 제1 외부 전원 전압(VES1)은 공급되지 않고 제2 외부 전원 전압(VES1)은 공급되는 경우에, 제2 부하(320) 및 제1 부하(310)가 각각 수신하는 전압의 레벨과 동일할 수 있다.
도 2를 참조하여 상술한 바와 같이, 제1 외부 전원 전압(VES1) 및 제2 외부 전원 전압(VES2)이 모두 전력 공급 회로(10)에 제공되는 경우, 제1 다이오드(210) 및 제2 다이오드(220)는 모두 턴오프되므로, 제1 다이오드(210) 및 제2 다이오드(220)의 순방향 전압 강하에 의한 전력 손실은 발생하지 않을 수 있다. 또한, 제1 부하(310)는 제1 전력 라인(PL1)을 통해 제공되는 전력을 사용하여 동작하고, 제2 부하(320)는 제2 전력 라인(PL2)을 통해 제공되는 전력을 사용하여 동작하므로, 제1 부하(310) 및 제2 부하(320)에 의해 사용되는 전체 전력은 제1 전력 라인(PL1) 및 제2 전력 라인(PL2)으로 분산될 수 있다. 따라서 제1 전력 라인(PL1) 및 제2 전력 라인(PL2) 각각의 부하는 효과적으로 감소될 수 있다.
한편, 도 3 및 4를 참조하여 상술한 바와 같이, 제1 외부 전원 전압(VES1) 및 제2 외부 전원 전압(VES2) 중의 하나만 공급되는 경우에도, 제1 부하(310) 및 제2 부하(320)는 상기 공급되는 하나의 외부 전원 전압에 기초하여 안정적으로 동작할 수 있다.
따라서 본 발명의 실시예들에 따른 전력 공급 회로(10)는 제공되는 외부 전원 전압의 개수에 무관하게 동작하므로, 다양한 개수의 외부 전원 전압들을 사용하여 동작하는 반도체 장치들에 공통으로 적용될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 전력 공급 회로를 나타내는 블록도이다.
도 5를 참조하면, 전력 공급 회로(20)는 전력 관리 집적 회로(PMIC)(100), 제1 다이오드(210), 제2 다이오드(220), 제1 부하(310), 및 제2 부하(320)를 포함한다.
도 5의 전력 공급 회로(20)는 제1 전원 변환기(110) 및 제2 전원 변환기(120) 대신에 전력 관리 집적 회로(100)를 포함한다는 사항을 제외하고는 도 1의 전력 공급 회로(10)와 동일하다.
전력 관리 집적 회로(100)는 제1 전력 라인(PL1)에 연결되는 제1 입력 단자(IE1), 제2 전력 라인(PL2)에 연결되는 제2 입력 단자(IE2), 제1 노드(N1)에 연결되는 제1 출력 단자(OE1), 및 제2 노드(N2)에 연결되는 제2 출력 단자(OE2)를 포함한다.
전력 관리 집적 회로(100)는 제1 전력 라인(PL1)을 통해 제1 외부 전원 전압(VES1)을 수신하고, 제2 전력 라인(PL2)을 통해 제2 외부 전원 전압(VES2)을 수신한다.
제1 전력 라인(PL1)에 제1 외부 전력 소스가 연결되고 상기 제1 외부 전력 소스가 제1 전력 라인(PL1)을 통해 전력 관리 집적 회로(100)에 제1 외부 전원 전압(VES1)을 공급하는 경우, 전력 관리 집적 회로(100)는 제1 외부 전원 전압(VES1)에 기초하여 제1 전압 레벨을 갖는 제1 내부 전원 전압(VIS1)을 생성하여 제1 출력 단자(OE1)를 통해 출력한다. 일 실시예에 있어서, 전력 관리 집적 회로(100)는 제1 외부 전원 전압(VES1)의 전압 레벨을 변경하여 제1 내부 전원 전압(VIS1)을 생성할 수 있다. 다른 실시예에 있어서, 전력 관리 집적 회로(100)는 제1 외부 전원 전압(VES1)과 동일한 전압 레벨을 갖는 제1 내부 전원 전압(VIS1)을 생성할 수 있다.
한편, 상기 제1 외부 전력 소스가 제1 전력 라인(PL1)을 통해 전력 관리 집적 회로(100)에 제1 외부 전원 전압(VES1)을 공급하지 않거나 상기 제1 외부 전력 소스가 제1 전력 라인(PL1)에 연결되지 않은 경우, 전력 관리 집적 회로(100)는 제1 내부 전원 전압(VIS1)을 생성하지 않을 수 있다.
제2 전력 라인(PL2)에 제2 외부 전력 소스가 연결되고 상기 제2 외부 전력 소스가 제2 전력 라인(PL2)을 통해 전력 관리 집적 회로(100)에 제2 외부 전원 전압(VES2)을 공급하는 경우, 전력 관리 집적 회로(100)는 제2 외부 전원 전압(VES2)에 기초하여 상기 제1 전압 레벨을 갖는 제2 내부 전원 전압(VIS2)을 생성하여 제2 출력 단자(OE2)를 통해 출력한다. 일 실시예에 있어서, 전력 관리 집적 회로(100)는 제2 외부 전원 전압(VES2)의 전압 레벨을 변경하여 제2 내부 전원 전압(VIS2)을 생성할 수 있다. 다른 실시예에 있어서, 전력 관리 집적 회로(100)는 제2 외부 전원 전압(VES2)과 동일한 전압 레벨을 갖는 제2 내부 전원 전압(VIS2)을 생성할 수 있다.
한편, 상기 제2 외부 전력 소스가 제2 전력 라인(PL2)을 통해 전력 관리 집적 회로(100)에 제2 외부 전원 전압(VES2)을 공급하지 않거나 상기 제2 외부 전력 소스가 제2 전력 라인(PL2)에 연결되지 않은 경우, 전력 관리 집적 회로(100)는 제2 내부 전원 전압(VIS2)을 생성하지 않을 수 있다.
도 5의 전력 공급 회로(20)에 포함되는 제1 다이오드(210), 제2 다이오드(220), 제1 부하(310), 및 제2 부하(320)의 구성 및 동작은 도 1의 전력 공급 회로(10)에 포함되는 제1 다이오드(210), 제2 다이오드(220), 제1 부하(310), 및 제2 부하(320)의 구성 및 동작과 동일하므로, 중복되는 설명은 생략한다.
도 5를 참조하여 상술한 바와 같이, 도 5의 전력 공급 회로(20)는 도 1의 전력 공급 회로(10)에 포함되는 제1 전원 변환기(110) 및 제2 전원 변환기(120)의 동작을 동시에 수행하는 하나의 전력 관리 집적 회로(100)를 사용하여 구현되므로, 도 5의 전력 공급 회로(20)는 도 1의 전력 공급 회로(10)보다 간단하게 구현될 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 전력 공급 회로를 나타내는 블록도이다.
도 6을 참조하면, 전력 공급 회로(30)는 제1 전원 변환기(110), 제2 전원 변환기(120), 제3 전원 변환기(130), 제1 다이오드(231), 제2 다이오드(232), 제3 다이오드(233), 제4 다이오드(234), 제5 다이오드(235), 제6 다이오드(236), 제1 부하(310), 제2 부하(320), 및 제3 부하(330)를 포함한다.
도 6의 전력 공급 회로(30)에 포함되는 제1 전원 변환기(110) 및 제2 전원 변환기(120)는 도 1의 전력 공급 회로(10)에 포함되는 제1 전원 변환기(110) 및 제2 전원 변환기(120)와 동일하므로, 중복되는 설명은 생략한다.
제3 전원 변환기(130)는 제3 전력 라인(PL3)을 통해 제3 외부 전원 전압(VES3)을 수신한다.
제3 전원 변환기(130)에 제3 외부 전력 소스가 연결되고 상기 제3 외부 전력 소스가 제3 전력 라인(PL3)을 통해 제3 전원 변환기(130)에 제3 외부 전원 전압(VES3)을 공급하는 경우, 제3 전원 변환기(130)는 제3 외부 전원 전압(VES3)에 기초하여 상기 제1 전압 레벨을 갖는 제3 내부 전원 전압(VIS3)을 생성하여 제3 노드(N3)에 출력한다. 일 실시예에 있어서, 제3 전원 변환기(130)는 제3 외부 전원 전압(VES3)의 전압 레벨을 변경하여 제3 내부 전원 전압(VIS3)을 생성할 수 있다. 다른 실시예에 있어서, 제3 전원 변환기(130)는 제3 외부 전원 전압(VES3)과 동일한 전압 레벨을 갖는 제3 내부 전원 전압(VIS3)을 생성할 수 있다.
한편, 상기 제3 외부 전력 소스가 제3 전력 라인(PL3)을 통해 제3 전원 변환기(130)에 제3 외부 전원 전압(VES3)을 공급하지 않거나 상기 제3 외부 전력 소스가 제3 전력 라인(PL3)에 연결되지 않은 경우, 제3 전원 변환기(130)는 제3 내부 전원 전압(VIS3)을 생성하지 않고 턴오프된다.
일 실시예에 있어서, 제1 외부 전원 전압(VES1)의 전압 레벨, 제2 외부 전원 전압(VES2)의 전압 레벨, 및 제3 외부 전원 전압(VES3)의 전압 레벨은 서로 다를 수 있다. 예를 들어, 제1 외부 전원 전압(VES1)의 전압 레벨, 제2 외부 전원 전압(VES2)의 전압 레벨, 및 제3 외부 전원 전압(VES3)의 전압 레벨은 각각 일반적인 전자 장치의 전원 전압으로 주로 사용되는 12V, 5V, 및 3.3V에 상응할 수 있다. 그러나, 본 발명은 이에 한정되는 것은 아니며, 제1 외부 전원 전압(VES1), 제2 외부 전원 전압(VES2), 및 제3 외부 전원 전압(VES3)은 다양한 전압 레벨을 가질 수 있다.
따라서 제1 전원 변환기(110), 제2 전원 변환기(120), 및 제3 전원 변환기(130)는 서로 다른 전압 레벨을 갖는 제1 외부 전원 전압(VES1), 제2 외부 전원 전압(VES2), 및 제3 외부 전원 전압(VES3)을 각각 수신하여 서로 동일한 전압 레벨을 갖는 제1 내부 전원 전압(VIS1), 제2 내부 전원 전압(VIS2), 및 제3 내부 전원 전압(VIS3)을 각각 생성할 수 있다.
제1 다이오드(231)는 제1 노드(N1)에 연결되는 애노드 및 제2 노드(N2)에 연결되는 캐소드를 포함한다. 따라서 제1 다이오드(231)는 제1 노드(N1)의 전압이 제2 노드(N2)의 전압보다 제1 다이오드(231)의 문턱 전압 이상 큰 경우 턴온될 수 있다.
제2 다이오드(232)는 제1 노드(N1)에 연결되는 애노드 및 제3 노드(N3)에 연결되는 캐소드를 포함한다. 따라서 제2 다이오드(232)는 제1 노드(N1)의 전압이 제3 노드(N3)의 전압보다 제2 다이오드(232)의 문턱 전압 이상 큰 경우 턴온될 수 있다.
제3 다이오드(233)는 제2 노드(N2)에 연결되는 애노드 및 제1 노드(N1)에 연결되는 캐소드를 포함한다. 따라서 제3 다이오드(233)는 제2 노드(N2)의 전압이 제1 노드(N1)의 전압보다 제3 다이오드(233)의 문턱 전압 이상 큰 경우 턴온될 수 있다.
제4 다이오드(234)는 제2 노드(N2)에 연결되는 애노드 및 제3 노드(N3)에 연결되는 캐소드를 포함한다. 따라서 제4 다이오드(234)는 제2 노드(N2)의 전압이 제3 노드(N3)의 전압보다 제4 다이오드(234)의 문턱 전압 이상 큰 경우 턴온될 수 있다.
제5 다이오드(235)는 제3 노드(N3)에 연결되는 애노드 및 제1 노드(N1)에 연결되는 캐소드를 포함한다. 따라서 제5 다이오드(235)는 제3 노드(N3)의 전압이 제1 노드(N1)의 전압보다 제5 다이오드(235)의 문턱 전압 이상 큰 경우 턴온될 수 있다.
제6 다이오드(236)는 제3 노드(N3)에 연결되는 애노드 및 제2 노드(N2)에 연결되는 캐소드를 포함한다. 따라서 제6 다이오드(236)는 제3 노드(N3)의 전압이 제2 노드(N2)의 전압보다 제6 다이오드(236)의 문턱 전압 이상 큰 경우 턴온될 수 있다.
일 실시예에 있어서, 제1 내지 제6 다이오드들(231, 232, 233, 234, 235, 236)의 순방향 전압 강하는 서로 동일할 수 있다.
제1 부하(310)는 제1 노드(N1)에 연결되어, 제1 노드(N1)로부터 제공되는 전압을 사용하여 동작할 수 있다.
제2 부하(320)는 제2 노드(N2)에 연결되어, 제2 노드(N2)로부터 제공되는 전압을 사용하여 동작할 수 있다.
제3 부하(330)는 제3 노드(N3)에 연결되어, 제3 노드(N3)로부터 제공되는 전압을 사용하여 동작할 수 있다.
도 6에 도시된 바와 같이, 도 6의 전력 공급 회로(30)는 도 1의 전력 공급 회로(10)와 유사한 구성을 가진다.
따라서 도 2를 참조하여 상술한 바와 유사하게, 제1 외부 전원 전압(VES1), 제2 외부 전원 전압(VES2), 및 제3 외부 전원 전압(VES3)이 모두 전력 공급 회로(30)에 제공되는 경우, 제1 내지 제6 다이오드들(231, 232, 233, 234, 235, 236)은 모두 턴오프되므로, 제1 내지 제6 다이오드들(231, 232, 233, 234, 235, 236)의 순방향 전압 강하에 의한 전력 손실은 발생하지 않을 수 있다. 또한, 제1 부하(310)는 제1 전력 라인(PL1)을 통해 제공되는 전력을 사용하여 동작하고, 제2 부하(320)는 제2 전력 라인(PL2)을 통해 제공되는 전력을 사용하여 동작하고, 제3 부하(330)는 제3 전력 라인(PL3)을 통해 제공되는 전력을 사용하여 동작하므로, 제1 부하(310), 제2 부하(320), 및 제3 부하(330)에 의해 사용되는 전체 전력은 제1 전력 라인(PL1), 제2 전력 라인(PL2), 및 제3 전력 라인(PL3)으로 분산될 수 있다. 따라서 제1 전력 라인(PL1), 제2 전력 라인(PL2), 및 제3 전력 라인(PL3) 각각의 부하는 효과적으로 감소될 수 있다.
한편, 도 3 및 4를 참조하여 상술한 바와 유사하게, 제1 외부 전원 전압(VES1), 제2 외부 전원 전압(VES2), 및 제3 외부 전원 전압(VES3) 중의 일부만 공급되는 경우에도, 제1 부하(310), 제2 부하(320), 및 제3 부하(330)는 상기 공급되는 일부의 외부 전원 전압에 기초하여 안정적으로 동작할 수 있다.
도 7은 본 발명의 일 실시예에 따른 저장 시스템을 나타내는 블록도이다.
도 7을 참조하면, 저장 시스템(1000)은 저장 장치(400) 및 호스트(500)를 포함한다.
도 7에는 저장 장치(400)가 솔리드 스테이트 드라이브(Solid State Drive; SSD) 장치인 것으로 도시되나, 본 발명은 이에 한정되지 않으며, 저장 장치(400)는 데이터를 저장할 수 있는 임의의 종류의 저장 장치일 수 있다.
저장 장치(400)는 복수의 불휘발성 메모리 장치들(NVM)(410-1, 410-2, ..., 410-k), 휘발성 메모리 장치(VM)(420), 컨트롤러(430), 및 전력 공급 회로(440)를 포함한다. 여기서, k는 양의 정수를 나타낸다.
복수의 불휘발성 메모리 장치들(410-1, 410-2, ..., 410-k)은 저장 장치(400)의 저장 매체로서 사용된다. 일 실시예에 있어서, 복수의 불휘발성 메모리 장치들(410-1, 410-2, ..., 410-k) 각각은 플래시(flash) 메모리를 포함할 수 있다.
컨트롤러(430)는 복수의 채널들(CH1, CH2, ..., CHk)을 통해 복수의 불휘발성 메모리 장치들(410-1, 410-2, ..., 410-k)과 각각 연결된다.
컨트롤러(430)는 신호 커넥터(431)를 통해 호스트(500)로부터 커맨드 신호(CMD) 및 어드레스 신호(ADDR)를 수신하고, 호스트(500)와 데이터(DT)를 송수신한다. 컨트롤러(430)는 호스트(500)로부터 수신되는 커맨드 신호(CMD) 및 어드레스 신호(ADDR)에 기초하여 복수의 불휘발성 메모리 장치들(410-1, 410-2, ..., 410-k)에 데이터(DT)를 기입하거나 복수의 불휘발성 메모리 장치들(410-1, 410-2, ..., 410-k)로부터 데이터(DT)를 독출한다.
이 때, 컨트롤러(430)는 휘발성 메모리 장치(420)를 입출력 버퍼로서 사용하여 호스트(500)와 데이터(DT)를 송수신할 수 있다. 일 실시예에 있어서, 휘발성 메모리 장치(420)는 DRAM(Dynamic Random Access Memory)을 포함할 수 있다.
전력 공급 회로(440)는 전원 커넥터(441)를 통해 호스트(500)로부터 제1 내지 제t 외부 전원 전압들(VES1~VESt)을 수신할 수 있다. 예를 들어, 전원 커넥터(441)는 제1 내지 제t 전력 라인들(PL1~PLt)을 포함하고, 전력 공급 회로(440)는 호스트(500)로부터 제1 내지 제t 전력 라인들(PL1~PLt)을 통해 제1 내지 제t 외부 전원 전압들(VES1~VESt)을 각각 수신할 수 있다. 여기서, t는 양의 정수를 나타낸다.
전력 공급 회로(440)는 제1 내지 제t 외부 전원 전압들(VES1~VESt)에 기초하여 복수의 불휘발성 메모리 장치들(410-1, 410-2, ..., 410-k)의 동작에 필요한 적어도 하나의 제1 동작 전압(VOP1), 휘발성 메모리 장치(420)의 동작에 필요한 적어도 하나의 제2 동작 전압(VOP2), 및 컨트롤러(430)의 동작에 필요한 적어도 하나의 제3 동작 전압(VOP3)을 생성할 수 있다.
예를 들어, 전력 공급 회로(440)는 호스트(500)로부터 제1 내지 제t 외부 전원 전압들(VES1~VESt)을 모두 수신하는 경우, 제1 내지 제t 외부 전원 전압들(VES1~VESt)을 모두 사용하여 적어도 하나의 제1 동작 전압(VOP1), 적어도 하나의 제2 동작 전압(VOP2), 및 적어도 하나의 제3 동작 전압(VOP3)을 생성할 수 있다. 반면에, 전력 공급 회로(440)는 호스트(500)로부터 제1 내지 제t 외부 전원 전압들(VES1~VESt) 중의 일부만을 수신하는 경우, 제1 내지 제t 외부 전원 전압들(VES1~VESt) 중에서 상기 수신되는 일부의 외부 전원 전압들을 모두 사용하여 적어도 하나의 제1 동작 전압(VOP1), 적어도 하나의 제2 동작 전압(VOP2), 및 적어도 하나의 제3 동작 전압(VOP3)을 생성할 수 있다.
도 8은 도 7의 저장 시스템에 포함되는 불휘발성 메모리 장치의 일 예를 나타내는 블록도이다.
저장 장치(400)에 포함되는 복수의 불휘발성 메모리 장치들(410-1, 410-2, ..., 410-k) 각각은 도 8에 도시되는 불휘발성 메모리 장치(410)로 구현될 수 있다.
도 8을 참조하면, 불휘발성 메모리 장치(410)는 메모리 셀 어레이(411), 어드레스 디코더(412), 페이지 버퍼 회로(413), 데이터 입출력 회로(414), 및 제어 회로(415)를 포함할 수 있다.
메모리 셀 어레이(411)는 스트링 선택 라인(SSL), 복수의 워드 라인들(WLs) 및 접지 선택 라인(GSL)을 통해 어드레스 디코더(412)와 연결될 수 있다. 또한, 메모리 셀 어레이(411)는 복수의 비트 라인들(BLs)을 통해 페이지 버퍼 회로(413)와 연결될 수 있다.
메모리 셀 어레이(411)는 복수의 워드 라인들(WLs) 및 복수의 비트 라인들(BLs)에 연결되는 복수의 메모리 셀들을 포함할 수 있다.
일 실시예에 있어서, 메모리 셀 어레이(411)는 기판 상에 삼차원 구조(또는 수직 구조)로 형성되는 삼차원(three dimensional) 메모리 셀 어레이일 수 있다. 이 경우, 메모리 셀 어레이(411)는 서로 적층되어 형성되는 복수의 메모리 셀들을 포함하는 수직 메모리 셀 스트링들을 포함할 수 있다. 삼차원 메모리 셀 어레이에 대한 자세한 설명은 본 명세서에 참고 문헌으로 결합된 미국 등록 번호 7,679,133; 8,553,466; 8,654,587; 8,559,235 및 미국 공개 번호 2011/0233648에 기술되어 있다.
다른 실시예에 있어서, 메모리 셀 어레이(411)는 기판 상에 이차원 구조(또는 수평 구조)로 형성되는 이차원(two dimensional) 메모리 셀 어레이일 수 있다.
도 9는 도 8의 불휘발성 메모리 장치에 포함되는 메모리 셀 어레이의 일 예를 나타내는 회로도이다.
도 9에 도시된 메모리 셀 어레이(411a)는 기판 상에 삼차원 구조로 형성되는 삼차원 메모리 셀 어레이를 나타낸다. 예를 들어, 메모리 셀 어레이(411a)에 포함되는 복수의 메모리 셀 스트링들은 상기 기판과 수직한 방향으로 형성될 수 있다.
도 9를 참조하면, 메모리 셀 어레이(411a)는 비트 라인들(BL1, BL2, BL3)과 공통 소스 라인(CSL) 사이에 연결되는 복수의 메모리 셀 스트링들(NS11~NS33)을 포함할 수 있다. 복수의 메모리 셀 스트링들(NS11~NS33) 각각은 스트링 선택 트랜지스터(SST), 복수의 메모리 셀들(MC1, MC2, ..., MC8) 및 접지 선택 트랜지스터(GST)를 포함할 수 있다.
도 9에는 복수의 메모리 셀 스트링들(NS11~NS33) 각각이 8개의 메모리 셀들(MC1, MC2, ..., MC8)을 포함하는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않는다.
스트링 선택 트랜지스터(SST)는 상응하는 스트링 선택 라인(SSL1, SSL2, SSL3)에 연결될 수 있다. 복수의 메모리 셀들(MC1, MC2, ..., MC8)은 각각 상응하는 워드 라인(WL1, WL2, ..., WL8)에 연결될 수 있다. 접지 선택 트랜지스터(GST)는 상응하는 접지 선택 라인(GSL1, GSL2, GSL3)에 연결될 수 있다. 스트링 선택 트랜지스터(SST)는 상응하는 비트 라인(BL1, BL2, BL3)에 연결되고, 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL)에 연결될 수 있다.
동일 높이의 워드 라인(예를 들면, WL1)은 공통으로 연결되고, 접지 선택 라인(GSL1, GSL2, GSL3) 및 스트링 선택 라인(SSL1, SSL2, SSL3)은 각각 분리될 수 있다.
도 9에는 메모리 셀 어레이(411a)가 여덟 개의 워드 라인들(WL1, WL2, ..., WL8) 및 세 개의 비트 라인들(BL1, BL2, BL3)에 연결되는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않는다.
도 10은 도 8의 불휘발성 메모리 장치에 포함되는 메모리 셀 어레이의 다른 예를 나타내는 회로도이다.
도 10에 도시된 메모리 셀 어레이(411b)는 기판에 이차원 구조로 형성되는 이차원 메모리 셀 어레이를 나타낸다. 예를 들어, 메모리 셀 어레이(411b)에 포함되는 복수의 메모리 셀 스트링들은 상기 기판과 수평한 방향으로 형성될 수 있다.
도 10을 참조하면, 메모리 셀 어레이(411b)는 복수의 메모리 셀 스트링들(NS1, NS2, NS3, ..., NSm)을 포함할 수 있다.
복수의 메모리 셀 스트링들(NS1, NS2, NS3, ..., NSm) 각각은 직렬로 연결된 스트링 선택 트랜지스터(SST), 복수의 메모리 셀들(MC) 및 접지 선택 트랜지스터(GST)를 포함할 수 있다.
복수의 메모리 셀 스트링들(NS1, NS2, NS3, ..., NSm)에 포함되는 스트링 선택 트랜지스터(SST)는 스트링 선택 라인(SSL)에 공통으로 연결될 수 있다. 복수의 메모리 셀 스트링들(NS1, NS2, NS3, ..., NSm)에 포함되는 복수의 메모리 셀들(MC) 중에서 동일한 로우에 형성되는 메모리 셀들은 상응하는 워드 라인(WL1, WL2, WL3, WL4, ..., WL(n-1), WLn)에 공통으로 연결될 수 있다. 복수의 메모리 셀 스트링들(NS1, NS2, NS3, ..., NSm)에 포함되는 접지 선택 트랜지스터(GST)는 접지 선택 라인(GSL)에 공통으로 연결될 수 있다.
복수의 메모리 셀 스트링들(NS1, NS2, NS3, ..., NSm)에 포함되는 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL)에 공통으로 연결될 수 있다.
복수의 메모리 셀 스트링들(NS1, NS2, NS3, ..., NSm)에 포함되는 스트링 선택 트랜지스터(SST)는 상응하는 비트 라인(BL1, BL2, BL3, ..., BLm)에 연결될 수 있다.
여기서, n 및 m은 각각 양의 정수를 나타낸다.
다시 도 8을 참조하면, 제어 회로(415)는 컨트롤러(430)로부터 커맨드 신호(CMD) 및 어드레스 신호(ADDR)를 수신하고, 커맨드 신호(CMD) 및 어드레스 신호(ADDR)에 기초하여 불휘발성 메모리 장치(410)의 프로그램 동작, 독출 동작 및 소거 동작을 제어할 수 있다.
예를 들어, 제어 회로(415)는 커맨드 신호(CMD)에 기초하여 제어 신호들(CONs)을 생성하고, 어드레스 신호(ADDR)에 기초하여 로우 어드레스(R_ADDR) 및 컬럼 어드레스(C_ADDR)를 생성할 수 있다. 제어 회로(415)는 제어 신호들(CONs) 및 로우 어드레스(R_ADDR)를 어드레스 디코더(412)에 제공하고, 컬럼 어드레스(C_ADDR)를 데이터 입출력 회로(414)에 제공할 수 있다.
어드레스 디코더(412)는 스트링 선택 라인(SSL), 복수의 워드 라인들(WLs) 및 접지 선택 라인(GSL)을 통해 메모리 셀 어레이(411)와 연결될 수 있다. 또한, 어드레스 디코더(412)는 전력 공급 회로(440)로부터 적어도 하나의 제1 동작 전압(VOP1)을 수신할 수 있다. 예를 들어, 적어도 하나의 제1 동작 전압(VOP1)은 프로그램 동작시 사용되는 프로그램 전압, 패스 전압, 및 프로그램 검증 전압, 독출 동작시 사용되는 독출 전압, 및 소거 동작시 사용되는 소거 전압을 포함할 수 있다.
어드레스 디코더(412)는 제어 신호들(CONs) 및 로우 어드레스(R_ADDR)에 기초하여 적어도 하나의 제1 동작 전압(VOP1)을 복수의 워드 라인들(WLs)에 인가함으로써 프로그램 동작, 독출 동작, 및 소거 동작을 수행할 수 있다.
페이지 버퍼 회로(413)는 복수의 비트 라인들(BLs)을 통해 메모리 셀 어레이(411)와 연결될 수 있다.
페이지 버퍼 회로(413)는 복수의 페이지 버퍼를 포함할 수 있다. 일 실시예에 있어서, 하나의 페이지 버퍼에 하나의 비트 라인이 연결될 수 있다. 다른 실시예에 있어서, 하나의 페이지 버퍼에 두 개 이상의 비트 라인들이 연결될 수 있다.
페이지 버퍼 회로(413)는 프로그램 동작 시 선택된 페이지에 프로그램될 데이터를 임시로 저장하고, 독출 동작 시 선택된 페이지로부터 독출된 데이터를 임시로 저장할 수 있다.
데이터 입출력 회로(414)는 데이터 라인(DL)을 통해 페이지 버퍼 회로(413)와 연결될 수 있다.
프로그램 동작 시, 데이터 입출력 회로(414)는 컨트롤러(430)로부터 프로그램 데이터(DATA)를 수신하고, 제어 회로(415)로부터 제공되는 컬럼 어드레스(C_ADDR)에 기초하여 프로그램 데이터(DATA)를 페이지 버퍼 회로(413)에 제공할 수 있다.
독출 동작 시, 데이터 입출력 회로(414)는 제어 회로(415)로부터 제공되는 컬럼 어드레스(C_ADDR)에 기초하여 페이지 버퍼 회로(413)에 저장된 독출 데이터(DATA)를 컨트롤러(430)에 제공할 수 있다.
이상, 도 8 내지 10을 참조하여 저장 장치(400)에 포함되는 복수의 불휘발성 메모리 장치들(410-1, 410-2, ..., 410-k)의 일 예를 설명하였으나, 본 발명은 이에 한정되지 않으며, 복수의 불휘발성 메모리 장치들(410-1, 410-2, ..., 410-k) 각각은 다양한 형태로 구현될 수 있다.
도 11은 도 7의 저장 시스템에 포함되는 전력 공급 회로의 일 예를 나타내는 블록도이다.
도 11에는 전력 공급 회로(440)가 제1 전력 라인(PL1) 및 제2 전력 라인(PL2)을 통해 호스트(500)와 연결되는 경우가 예시적으로 도시된다.
도 11을 참조하면, 전력 공급 회로(440)는 제1 전원 변환기(110), 제2 전원 변환기(120), 제1 다이오드(210), 제2 다이오드(220), 제3 전원 변환기(311), 및 제4 전원 변환기(321)를 포함할 수 있다.
도 11의 전력 공급 회로(440)는 제1 부하(310) 및 제2 부하(320)가 각각 제3 전원 변환기(311) 및 제4 전원 변환기(321)로 구현된다는 사항을 제외하고는 도 1의 전력 공급 회로(10)와 동일하다. 따라서 중복되는 설명은 생략한다.
일 실시예에 있어서, 제1 외부 전원 전압(VES1)의 전압 레벨과 제2 외부 전원 전압(VES2)의 전압 레벨은 서로 다를 수 있다. 예를 들어, 제1 외부 전원 전압(VES1)은 12V에 상응하는 전압 레벨을 갖고, 제2 외부 전원 전압(VES2)은 5V에 상응하는 전압 레벨을 가질 수 있다. 또한, 제1 전원 변환기(110)로부터 생성되는 제1 내부 전원 전압(VIS1) 및 제2 전원 변환기(120)로부터 생성되는 제2 내부 전원 전압(VIS2)은 5V에 상응하는 전압 레벨을 가질 수 있다. 이 경우, 제1 전원 변환기(110)는 제1 외부 전원 전압(VES1)의 크기를 감소시켜 제1 내부 전원 전압(VIS1)을 생성하는 DC/DC 컨버터에 상응하고, 제2 전원 변환기(120)는 제2 외부 전원 전압(VES2)의 크기를 유지한 채 제2 내부 전원 전압(VIS2)을 생성하는 DC/DC 컨버터에 상응할 수 있다. 그러나, 본 발명은 이에 한정되는 것은 아니며, 제1 외부 전원 전압(VES1), 제2 외부 전원 전압(VES2), 제1 내부 전원 전압(VIS1), 및 제2 내부 전원 전압(VIS2)은 다양한 전압 레벨을 가질 수 있다.
한편, 제3 전원 변환기(311) 및 제4 전원 변환기(321) 역시 제1 노드(N1) 및 제2 노드(N2)로부터 각각 제공되는 직류 전압의 크기를 변경(또는 유지)하여 직류 전압을 생성하는 DC/DC 컨버터에 상응할 수 있다.
일 실시예에 있어서, 제3 전원 변환기(311)는 제1 노드(N1)로부터 제공되는 전압에 기초하여 적어도 하나의 제1 동작 전압(VOP1), 적어도 하나의 제2 동작 전압(VOP2), 및 적어도 하나의 제3 동작 전압(VOP3) 중의 일부를 생성하고, 제4 전원 변환기(321)는 제2 노드(N2)로부터 제공되는 전압에 기초하여 적어도 하나의 제1 동작 전압(VOP1), 적어도 하나의 제2 동작 전압(VOP2), 및 적어도 하나의 제3 동작 전압(VOP3) 중의 나머지를 생성할 수 있다.
따라서 제3 전원 변환기(311) 및 제4 전원 변환기(321)로부터 생성되는 적어도 하나의 제1 동작 전압(VOP1), 적어도 하나의 제2 동작 전압(VOP2), 및 적어도 하나의 제3 동작 전압(VOP3)은 복수의 불휘발성 메모리 장치들(410-1, 410-2, ..., 410-k), 휘발성 메모리 장치(420), 및 컨트롤러(430)에 적절히 분산될 수 있다.
예를 들어, 제3 전원 변환기(311)는 제1 노드(N1)로부터 제공되는 전압의 크기를 증가시켜 적어도 하나의 제1 동작 전압(VOP1)을 생성하여 복수의 불휘발성 메모리 장치들(410-1, 410-2, ..., 410-k)에 제공하고, 제4 전원 변환기(321)는 제2 노드(N2)로부터 제공되는 전압의 크기를 감소시켜 적어도 하나의 제2 동작 전압(VOP2) 및 적어도 하나의 제3 동작 전압(VOP3)을 생성하여 휘발성 메모리 장치(420) 및 컨트롤러(430)에 각각 제공할 수 있다.
도 2를 참조하여 상술한 바와 같이, 제1 외부 전원 전압(VES1) 및 제2 외부 전원 전압(VES2)이 모두 전력 공급 회로(440)에 제공되는 경우, 제1 다이오드(210) 및 제2 다이오드(220)는 모두 턴오프되므로, 제1 다이오드(210) 및 제2 다이오드(220)의 순방향 전압 강하에 의한 전력 손실은 발생하지 않을 수 있다. 또한, 제3 전원 변환기(311)는 제1 전력 라인(PL1)을 통해 제공되는 전력을 사용하여 동작하고, 제4 전원 변환기(321)는 제2 전력 라인(PL2)을 통해 제공되는 전력을 사용하여 동작하므로, 제3 전원 변환기(311) 및 제4 전원 변환기(321)에 의해 사용되는 전체 전력은 제1 전력 라인(PL1) 및 제2 전력 라인(PL2)으로 분산될 수 있다. 따라서 제1 전력 라인(PL1) 및 제2 전력 라인(PL2) 각각의 부하는 효과적으로 감소될 수 있다.
한편, 도 3 및 4를 참조하여 상술한 바와 같이, 제1 외부 전원 전압(VES1) 및 제2 외부 전원 전압(VES2) 중의 하나만 공급되는 경우에도, 제3 전원 변환기(311) 및 제4 전원 변환기(321)는 상기 공급되는 하나의 외부 전원 전압에 기초하여 안정적으로 동작할 수 있다.
이상, 도 7 내지 11을 참조하여 본 발명에 따른 전력 공급 회로(440)가 저장 장치(400)에 적용되는 경우에 대해 설명하였으나, 본 발명은 이에 한정되지 않으며, 본 발명에 따른 전력 공급 회로(440)는 그래픽 카드, 이미지 센서, 모뎀, 등과 같은 임의의 반도체 장치에 적용될 수 있다.
도 12는 본 발명의 일 실시예에 따른 전자 장치를 나타내는 블록도이다.
도 12를 참조하면, 전자 장치(2000)는 전력 공급 회로(440) 및 제1 내지 제y 반도체 장치들(SD)(600-1~600-y)을 포함한다. 여기서, y는 양의 정수를 나타낸다.
전력 공급 회로(440)는 제1 내지 제t 전력 라인들(PL1~PLt)을 통해 제1 내지 제t 외부 전원 전압들(VES1~VESt)을 각각 수신할 수 있다. 또한, 전력 공급 회로(440)는 제1 내지 제y 동작 전압들(VOP1~VOPy)을 생성할 수 있다.
전력 공급 회로(440)는 제1 내지 제t 외부 전원 전압들(VES1~VESt)을 모두 수신하는 경우, 제1 내지 제t 외부 전원 전압들(VES1~VESt)을 모두 사용하여 제1 내지 제y 동작 전압들(VOP1~VOPy)을 생성할 수 있다. 반면에, 전력 공급 회로(440)는 제1 내지 제t 외부 전원 전압들(VES1~VESt) 중의 일부만을 수신하는 경우, 제1 내지 제t 외부 전원 전압들(VES1~VESt) 중에서 상기 수신되는 일부의 외부 전원 전압들을 모두 사용하여 제1 내지 제y 동작 전압들(VOP1~VOPy)을 생성할 수 있다.
도 12의 전자 장치(2000)에 포함되는 전력 공급 회로(440)는 도 7의 저장 장치(400)에 포함되는 전력 공급 회로(440)와 동일하다. 도 7의 저장 장치(400)에 포함되는 전력 공급 회로(440)의 구성 및 동작에 대해서는 도 1 내지 11을 참조하여 상세히 설명하였으므로, 여기서는 전자 장치(2000)에 포함되는 전력 공급 회로(440)에 대한 상세한 설명은 생략한다.
제1 내지 제y 반도체 장치들(600-1~600-y)은 각각 제1 내지 제y 동작 전압들(VOP1~VOPy)을 사용하여 동작할 수 있다.
제1 내지 제y 반도체 장치들(600-1~600-y) 각각은 다양한 기능을 수행하는 임의의 반도체 장치일 수 있다. 예를 들어, 제1 내지 제y 반도체 장치들(600-1~600-y) 각각은 메모리 장치, 그래픽 카드, 이미지 센서, 모뎀, 등과 같은 임의의 반도체 장치일 수 있다.
도 13은 본 발명의 일 실시예에 따른 컴퓨팅 시스템을 나타내는 블록도이다.
도 13을 참조하면, 컴퓨팅 시스템(3000)은 프로세서(3100), 통신 회로(Connectivity)(3200), 사용자 인터페이스(3300), 솔리드 스테이트 드라이브 장치(SSD)(3400), 휘발성 메모리 장치(VM)(3500), 및 파워 서플라이(3600)를 포함한다.
실시예에 따라, 컴퓨팅 시스템(3000)은 데스크톱 컴퓨터(desktop computer), 랩톱 컴퓨터(laptop computer), 서버 컴퓨터(server computer) 등과 같은 임의의 컴퓨팅 시스템일 수 있다.
프로세서(3100)는 인터넷 브라우저, 게임, 동영상 등을 제공하는 어플리케이션들을 실행할 수 있다. 실시예에 따라, 프로세서(3100)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함할 수 있다. 예를 들어, 프로세서(3100)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어(Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다. 또한, 실시예에 따라, 프로세서(3100)는 내부 또는 외부에 위치한 캐시 메모리(Cache Memory)를 더 포함할 수 있다.
통신 회로(3200)는 외부 장치와 무선 통신 또는 유선 통신을 수행할 수 있다. 예를 들어, 통신 회로(3200)는 이더넷(Ethernet) 통신, 근거리 자기장 통신(Near Field Communication; NFC), 무선 식별(Radio Frequency Identification; RFID) 통신, 이동 통신(Mobile Telecommunication), 메모리 카드 통신, 범용 직렬 버스(Universal Serial Bus; USB) 통신 등을 수행할 수 있다. 예를 들어, 통신 회로(3200)는 베이스밴드 칩 셋(Baseband Chipset)을 포함할 수 있고, GSM, GPRS, WCDMA, HSxPA 등의 통신을 지원할 수 있다.
솔리드 스테이트 드라이브 장치(3400)는 컴퓨팅 시스템(3000)을 부팅하기 위한 부트 이미지를 저장할 수 있다.
솔리드 스테이트 드라이브 장치(3400)는 도 7에 도시된 저장 장치(400)로 구현될 수 있다. 도 7에 도시된 저장 장치(400)의 구성 및 동작에 대해서는 도 1 내지 11을 참조하여 상세히 설명하였으므로, 여기서는 솔리드 스테이트 드라이브 장치(3400)에 대한 상세한 설명은 생략한다.
휘발성 메모리 장치(3500)는 프로세서(3100)에 의해 처리되는 데이터를 저장하거나, 동작 메모리(Working Memory)로서 작동할 수 있다.
사용자 인터페이스(3300)는 키패드, 터치스크린과 같은 하나 이상의 입력 장치, 및/또는 스피커, 디스플레이 장치와 같은 하나 이상의 출력 장치를 포함할 수 있다.
파워 서플라이(3600)는 컴퓨팅 시스템(3000)에 전원 전압을 공급할 수 있다. 예를 들어, 파워 서플라이(3600)는 솔리드 스테이트 드라이브 장치(3400)에 제1 내지 제t 외부 전원 전압들(VES1~VESt)을 제공할 수 있다.
또한, 실시예에 따라, 컴퓨팅 시스템(3000)은 이미지 프로세서를 더 포함할 수 있고, 메모리 카드(Memory Card), 하드 디스크 드라이브(Hard DiskDrive; HDD), 씨디롬(CD-ROM) 등과 같은 저장 장치를 더 포함할 수 있다.
컴퓨팅 시스템(3000) 또는 컴퓨팅 시스템(3000)의 구성요소들은 다양한 형태들의 패키지를 이용하여 실장될 수 있는데, 예를 들어, PoP(Package on Package), BGAs(Ball grid arrays), CSPs(Chip scale packages), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-Line Package), Die in Waffle Pack, Die in Wafer Form, COB(Chip On Board), CERDIP(Ceramic Dual In-Line Package), MQFP(Plastic Metric Quad Flat Pack), TQFP(Thin Quad Flat-Pack), SOIC(Small Outline Integrated Circuit), SSOP(Shrink Small Outline Package), TSOP(Thin Small Outline Package), TQFP(Thin Quad Flat-Pack), SIP(System In Package), MCP(Multi Chip Package), WFP(Wafer-level Fabricated Package), WSP(Wafer-Level Processed Stack Package) 등과 같은 패키지들을 이용하여 실장될 수 있다.
본 발명은 전력 공급 회로를 구비하는 임의의 전자 장치에 유용하게 이용될 수 있다. 예를 들어, 본 발명은 전력 공급 회로를 구비하는 메모리 장치, 저장 장치, 그래픽 카드, 이미지 센서, 모뎀 등에 적용될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10, 20, 30, 440: 전력 공급 회로
110, 120, 130, 311, 321: 전원 변환기
100: 전력 관리 집적 회로
210, 220, 231, 232, 233, 234, 235, 236: 다이오드
310, 320, 330: 부하
400: 저장 장치
500: 호스트
2000: 전자 장치
3000: 컴퓨팅 시스템

Claims (10)

  1. 제1 외부 전원 전압에 기초하여 제1 전압 레벨을 갖는 제1 내부 전원 전압을 생성하여 제1 노드에 출력하는 제1 전원 변환기;
    제2 외부 전원 전압에 기초하여 상기 제1 전압 레벨을 갖는 제2 내부 전원 전압을 생성하여 제2 노드에 출력하는 제2 전원 변환기;
    상기 제1 노드에 연결되는 애노드 및 상기 제2 노드에 연결되는 캐소드를 포함하는 제1 다이오드;
    상기 제2 노드에 연결되는 애노드 및 상기 제1 노드에 연결되는 캐소드를 포함하는 제2 다이오드;
    상기 제1 노드에 연결되는 제1 부하; 및
    상기 제2 노드에 연결되는 제2 부하를 포함하는 전력 공급 회로.
  2. 제1 항에 있어서, 상기 제1 외부 전원 전압의 전압 레벨은 상기 제2 외부 전원 전압의 전압 레벨과 다른 전력 공급 회로.
  3. 제1 항에 있어서, 상기 제1 전원 변환기는 직류(Direct Current; DC) 전압인 상기 제1 외부 전원 전압에 기초하여 직류 전압인 상기 제1 내부 전원 전압을 생성하는 DC/DC 컨버터에 상응하고,
    상기 제2 전원 변환기는 직류 전압인 상기 제2 외부 전원 전압에 기초하여 직류 전압인 상기 제2 내부 전원 전압을 생성하는 DC/DC 컨버터에 상응하는 전력 공급 회로.
  4. 제1 항에 있어서, 상기 제1 부하 및 상기 제2 부하는 각각 상기 제1 노드 및 상기 제2 노드로부터 제공되는 직류 전압의 크기를 변환하여 직류 전압을 생성하는 DC/DC 컨버터에 상응하는 전력 공급 회로.
  5. 제1 항에 있어서, 상기 제1 전원 변환기 및 상기 제2 전원 변환기에 상기 제1 외부 전원 전압 및 상기 제2 외부 전원 전압이 각각 공급되는 경우, 상기 제1 다이오드 및 상기 제2 다이오드는 턴오프되고, 상기 제1 부하 및 상기 제2 부하는 각각 상기 제1 내부 전원 전압 및 상기 제2 내부 전원 전압에 기초하여 동작하는 전력 공급 회로.
  6. 제1 항에 있어서, 상기 제2 전원 변환기에 상기 제2 외부 전원 전압의 공급이 중단되고 상기 제1 전원 변환기에 상기 제1 외부 전원 전압이 공급되는 경우, 상기 제2 다이오드는 턴오프되고 상기 제1 다이오드는 턴온되어, 상기 제1 부하 및 상기 제2 부하는 상기 제1 내부 전원 전압에 기초하여 동작하는 전력 공급 회로.
  7. 제1 외부 전원 전압에 기초하여 제1 전압 레벨을 갖는 제1 내부 전원 전압을 생성하여 제1 노드에 출력하는 제1 전원 변환기;
    제2 외부 전원 전압에 기초하여 상기 제1 전압 레벨을 갖는 제2 내부 전원 전압을 생성하여 제2 노드에 출력하는 제2 전원 변환기;
    제3 외부 전원 전압에 기초하여 상기 제1 전압 레벨을 갖는 제3 내부 전원 전압을 생성하여 제3 노드에 출력하는 제3 전원 변환기;
    상기 제1 노드에 연결되는 애노드 및 상기 제2 노드에 연결되는 캐소드를 포함하는 제1 다이오드;
    상기 제1 노드에 연결되는 애노드 및 상기 제3 노드에 연결되는 캐소드를 포함하는 제2 다이오드;
    상기 제2 노드에 연결되는 애노드 및 상기 제1 노드에 연결되는 캐소드를 포함하는 제3 다이오드;
    상기 제2 노드에 연결되는 애노드 및 상기 제3 노드에 연결되는 캐소드를 포함하는 제4 다이오드;
    상기 제3 노드에 연결되는 애노드 및 상기 제1 노드에 연결되는 캐소드를 포함하는 제5 다이오드;
    상기 제3 노드에 연결되는 애노드 및 상기 제2 노드에 연결되는 캐소드를 포함하는 제6 다이오드;
    상기 제1 노드에 연결되는 제1 부하;
    상기 제2 노드에 연결되는 제2 부하; 및
    상기 제3 노드에 연결되는 제3 부하를 포함하는 전력 공급 회로.
  8. 복수의 불휘발성 메모리 장치들;
    상기 복수의 불휘발성 메모리 장치들의 동작을 제어하는 컨트롤러;
    상기 컨트롤러의 입출력 버퍼로서 동작하는 휘발성 메모리 장치; 및
    제1 전력 라인 및 제2 전력 라인을 통해 각각 수신되는 제1 외부 전원 전압 및 제2 외부 전원 전압에 기초하여 상기 복수의 불휘발성 메모리 장치들, 상기 컨트롤러, 및 상기 휘발성 메모리 장치에 복수의 동작 전압들을 공급하는 전력 공급 회로를 포함하고,
    상기 전력 공급 회로는, 상기 제1 외부 전원 전압 및 상기 제2 외부 전원 전압을 모두 수신하는 경우, 상기 제1 외부 전원 전압 및 상기 제2 외부 전원 전압을 모두 사용하여 상기 복수의 동작 전압들을 생성하고, 상기 제1 외부 전원 전압 및 상기 제2 외부 전원 전압 중의 하나만 수신하는 경우, 상기 수신되는 하나의 외부 전원 전압을 사용하여 상기 복수의 동작 전압들을 생성하는 저장 장치.
  9. 제8 항에 있어서, 상기 전력 공급 회로는,
    상기 제1 외부 전원 전압에 기초하여 제1 전압 레벨을 갖는 제1 내부 전원 전압을 생성하여 제1 노드에 출력하는 제1 전원 변환기;
    상기 제2 외부 전원 전압에 기초하여 상기 제1 전압 레벨을 갖는 제2 내부 전원 전압을 생성하여 제2 노드에 출력하는 제2 전원 변환기;
    상기 제1 노드에 연결되는 애노드 및 상기 제2 노드에 연결되는 캐소드를 포함하는 제1 다이오드;
    상기 제2 노드에 연결되는 애노드 및 상기 제1 노드에 연결되는 캐소드를 포함하는 제2 다이오드;
    상기 제1 노드로부터 제공되는 전압에 기초하여 상기 복수의 동작 전압들 중의 일부를 생성하는 제3 전원 변환기; 및
    상기 제2 노드로부터 제공되는 전압에 기초하여 상기 복수의 동작 전압들 중의 나머지를 생성하는 제4 전원 변환기를 포함하는 저장 장치.
  10. 제9 항에 있어서, 상기 제1 내지 제4 전원 변환기들 각각은 직류 전압에 기초하여 직류 전압을 생성하는 DC/DC 컨버터에 상응하는 저장 장치.
KR1020150134507A 2015-09-23 2015-09-23 전력 공급 회로 및 이를 포함하는 저장 장치 KR102280433B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150134507A KR102280433B1 (ko) 2015-09-23 2015-09-23 전력 공급 회로 및 이를 포함하는 저장 장치
US15/196,473 US10050518B2 (en) 2015-09-23 2016-06-29 Power supply circuits with variable number of power inputs and cross-coupled diodes and storage devices having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150134507A KR102280433B1 (ko) 2015-09-23 2015-09-23 전력 공급 회로 및 이를 포함하는 저장 장치

Publications (2)

Publication Number Publication Date
KR20170035540A true KR20170035540A (ko) 2017-03-31
KR102280433B1 KR102280433B1 (ko) 2021-07-22

Family

ID=58283037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150134507A KR102280433B1 (ko) 2015-09-23 2015-09-23 전력 공급 회로 및 이를 포함하는 저장 장치

Country Status (2)

Country Link
US (1) US10050518B2 (ko)
KR (1) KR102280433B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108111000A (zh) * 2017-11-22 2018-06-01 中国北方发动机研究所(天津) 一种高效率的多路电源嵌套与冗余供电电路
US10869394B1 (en) 2019-12-02 2020-12-15 Management Services Group, Inc. Apparatus and methods for reducing unintended transport of data from power distribution systems using layered power filters
US11733764B2 (en) * 2020-06-30 2023-08-22 Samsung Electronics Co., Ltd. Devices capable of detecting and allocating power and associated method
US12034372B2 (en) 2021-09-24 2024-07-09 Apple Inc. Reconfigurable multi-phase power converter

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060128469A (ko) * 2005-06-10 2006-12-14 엘지전자 주식회사 멀티-코어 프로세서의 전원 제어 장치 및 방법
US20100332860A1 (en) * 2009-06-26 2010-12-30 Jon David Trantham Systems, methods and devices for configurable power control with storage devices
KR20110123698A (ko) * 2010-05-07 2011-11-15 삼성전자주식회사 시스템 온 칩, 이를 포함하는 장치들, 및 상기 시스템 온 칩의 전력 제어 방법
US20120303981A1 (en) * 2009-11-23 2012-11-29 Jeffrey Lynn Heath Providing power to powered device having multiple power supply inputs
US8368252B2 (en) * 2009-08-28 2013-02-05 Green Plug, Inc. High- and low-power power supply with standby power saving features
KR20130047330A (ko) * 2011-10-31 2013-05-08 한국전력공사 모듈형 직류 전원 공급 장치
US20150130279A1 (en) * 2011-07-22 2015-05-14 Oracle International Corporation Power supply with dual asymmetrical inputs

Family Cites Families (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729386A (ja) * 1993-07-13 1995-01-31 Hitachi Ltd フラッシュメモリ及びマイクロコンピュータ
US5430402A (en) * 1993-09-10 1995-07-04 Intel Corporation Method and apparatus for providing selectable sources of voltage
CN1109347C (zh) * 1994-10-19 2003-05-21 英特尔公司 快速存储器的电源
US5483486A (en) * 1994-10-19 1996-01-09 Intel Corporation Charge pump circuit for providing multiple output voltages for flash memory
US5671179A (en) * 1994-10-19 1997-09-23 Intel Corporation Low power pulse generator for smart voltage flash eeprom
US5598041A (en) * 1995-11-16 1997-01-28 Lockheed Martin Corporation Efficient fault tolerant switching circuit for redundant d. c. power supplies
JPH10144079A (ja) * 1996-11-07 1998-05-29 Mitsubishi Electric Corp 半導体記憶装置
US5715153A (en) * 1996-12-11 1998-02-03 International Power Devices, Inc. Dual-output DC-DC power supply
US5864221A (en) * 1997-07-29 1999-01-26 Trw Inc. Dedicated avionics standby power supply
US6411068B1 (en) * 2000-10-03 2002-06-25 Bae Systems Information & Electronic Systems Integration, Inc. Self-oscillating switching regulator
US6434044B1 (en) * 2001-02-16 2002-08-13 Sandisk Corporation Method and system for generation and distribution of supply voltages in memory systems
JP4386619B2 (ja) * 2002-05-20 2009-12-16 株式会社ルネサステクノロジ 半導体装置
US6819620B2 (en) * 2003-01-23 2004-11-16 Ememory Technology Inc. Power supply device with reduced power consumption
KR101044796B1 (ko) * 2004-01-13 2011-06-29 삼성전자주식회사 휴대용 데이터 저장 장치
JP2006101684A (ja) * 2004-09-03 2006-04-13 Sony Corp 電源回路および電子装置
US20060152085A1 (en) * 2004-10-20 2006-07-13 Fred Flett Power system method and apparatus
JP4591887B2 (ja) * 2004-10-29 2010-12-01 ローム株式会社 電源装置、および携帯機器
US7629709B2 (en) * 2004-12-29 2009-12-08 Freescale Semiconductor, Inc. Regulation of a DC to DC converter
SE0500797L (sv) * 2005-04-08 2006-09-26 Creator Teknisk Utveckling Ab Batteriladdningsanordning
US7709976B2 (en) * 2005-07-19 2010-05-04 Linear Technology Corporation Dual-input DC-DC converter with integrated ideal diode function
KR100790970B1 (ko) * 2005-08-24 2008-01-02 삼성전자주식회사 급격한 전압 변동이 없는 전원스위칭장치 및전원스위칭방법
JP2007066463A (ja) * 2005-09-01 2007-03-15 Renesas Technology Corp 半導体装置
US8310094B2 (en) * 2006-01-27 2012-11-13 Sharp Kabushiki Kaisha Power supply system
JP4484839B2 (ja) * 2006-03-30 2010-06-16 富士通マイクロエレクトロニクス株式会社 電源装置の制御回路および電源装置の制御方法
JP2007286937A (ja) * 2006-04-18 2007-11-01 Hitachi Ltd ストレージ装置及びストレージ装置の電源障害管理方法
JP4967526B2 (ja) * 2006-08-22 2012-07-04 富士通セミコンダクター株式会社 電源装置の制御回路、電源装置及びその制御方法
US7486056B2 (en) * 2006-11-15 2009-02-03 Elster Electricity, Llc Input current or voltage limited power supply
JP2008193766A (ja) * 2007-02-01 2008-08-21 Spansion Llc 電圧発生回路及びその制御方法
US7639540B2 (en) * 2007-02-16 2009-12-29 Mosaid Technologies Incorporated Non-volatile semiconductor memory having multiple external power supplies
JP5029156B2 (ja) * 2007-06-11 2012-09-19 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータおよびその制御方法
JP4635061B2 (ja) * 2008-02-27 2011-02-16 株式会社東芝 半導体記憶装置の評価方法
JP4672742B2 (ja) * 2008-02-27 2011-04-20 株式会社東芝 メモリコントローラおよびメモリシステム
US8806271B2 (en) * 2008-12-09 2014-08-12 Samsung Electronics Co., Ltd. Auxiliary power supply and user device including the same
US8853888B2 (en) 2008-12-17 2014-10-07 Illinois Institute Of Technology Multiple-input DC-DC converter
DE102009000323A1 (de) * 2009-01-20 2010-07-22 Robert Bosch Gmbh Serienschaltung von Schaltreglern zur Energieübertragung in Batteriesystemen
KR101056289B1 (ko) * 2009-02-27 2011-08-11 삼성모바일디스플레이주식회사 Ｄｃ― ｄｃ 컨버터 및 그를 이용한 유기전계발광표시장치
JP5287983B2 (ja) * 2009-05-08 2013-09-11 トヨタ自動車株式会社 電源システムおよびそれを備える車両
TWI369829B (en) * 2009-06-03 2012-08-01 Well Shin Technology Co Ltd Portable power-supply devices
US8468379B2 (en) * 2009-06-26 2013-06-18 Seagate Technology Llc Systems, methods and devices for control and generation of programming voltages for solid-state data memory devices
US8479032B2 (en) * 2009-06-26 2013-07-02 Seagate Technology Llc Systems, methods and devices for regulation or isolation of backup power in memory devices
DE102009027835A1 (de) * 2009-07-20 2011-01-27 SB LiMotive Company Ltd., Suwon Hybrides Batteriesystem
KR20110015273A (ko) * 2009-08-07 2011-02-15 삼성전자주식회사 보조 전원 장치를 포함하는 사용자 장치
US8634218B2 (en) * 2009-10-06 2014-01-21 Power Integrations, Inc. Monolithic AC/DC converter for generating DC supply voltage
DE102009049615B4 (de) * 2009-10-16 2015-04-02 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung zur Ansteuerung eines Leistungsschalters
US8569973B2 (en) * 2009-12-23 2013-10-29 Dora S.P.A. Power supply for lamps, particularly for LED-MR16 lamps
KR20110093257A (ko) * 2010-02-12 2011-08-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
US8026700B1 (en) * 2010-03-12 2011-09-27 Freescale Semiconductor, Inc. DC to DC converter having switch control and method of operation
WO2012001917A1 (ja) * 2010-06-29 2012-01-05 パナソニック株式会社 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置
KR101418691B1 (ko) * 2010-07-29 2014-07-10 다이얼로그 세미컨덕터 인크. 이중 출력 전력 공급기
KR101750055B1 (ko) * 2010-09-13 2017-06-22 삼성전자주식회사 보조 전원 장치, 그것을 포함하는 메모리 시스템, 및 그것의 셀 균형 방법
US9190120B2 (en) * 2010-10-20 2015-11-17 Samsung Electronics Co., Ltd. Storage device including reset circuit and method of resetting thereof
KR101777376B1 (ko) * 2010-11-08 2017-09-11 삼성전자주식회사 데이터 저장 장치 및 그것의 구동 방법
US8867278B2 (en) * 2011-02-28 2014-10-21 Samsung Electronics Co., Ltd. Nonvolatile memory device, memory system including the same, and method of operating nonvolatile memory device
ITMI20111201A1 (it) * 2011-06-29 2012-12-30 St Microelectronics Srl Sistema di controllo per dispositivo di memoria
TW201310894A (zh) * 2011-08-19 2013-03-01 Chief Land Electronic Co Ltd 電源產生系統
JP5822297B2 (ja) 2011-09-26 2015-11-24 Ｎｅｃプラットフォームズ株式会社 電源システム、サーバシステム、及び電源システムの電力制御方法
KR20130038582A (ko) * 2011-10-10 2013-04-18 삼성전자주식회사 파워 노이즈가 줄어든 전압 발생회로를 구비한 반도체 칩 패키지
KR101981281B1 (ko) * 2011-11-03 2019-05-23 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
JP5740296B2 (ja) * 2011-12-16 2015-06-24 株式会社東芝 半導体記憶装置、半導体記憶装置の制御方法、制御プログラム
KR20130090632A (ko) * 2012-02-06 2013-08-14 삼성전자주식회사 내부 전압 발생 회로, 이를 포함하는 반도체 메모리 장치, 및 내부 전압 발생 방법
KR20130092110A (ko) * 2012-02-10 2013-08-20 삼성전자주식회사 임베디드 솔리드 스테이트 디스크 및 솔리드 스테이트 디스크
JP2013196494A (ja) * 2012-03-21 2013-09-30 Toshiba Corp メモリシステム
KR101969883B1 (ko) * 2012-04-13 2019-04-17 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR101961324B1 (ko) * 2012-05-09 2019-03-22 삼성전자주식회사 메모리 장치 및 메모리 장치의 파워 관리 방법
KR102089570B1 (ko) * 2012-06-04 2020-03-16 삼성전자주식회사 저장 장치 및 그것의 데이터 처리 방법
KR101900722B1 (ko) * 2012-07-10 2018-09-20 삼성전자주식회사 파워 모스 트랜지스터의 게이트 구동회로
KR101925383B1 (ko) * 2012-07-23 2018-12-05 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 데이터 관리 방법
KR20140020057A (ko) * 2012-08-07 2014-02-18 삼성전자주식회사 키 제어 로직을 포함하는 플래시 메모리 장치 및 그것의 암호화 키 저장 방법
US9425682B2 (en) * 2012-08-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Start-up circuit and method for AC-DC converters using a depletion mode transistor
KR102020466B1 (ko) * 2012-10-04 2019-09-10 에스케이하이닉스 주식회사 버퍼 메모리 장치를 포함하는 데이터 저장 장치
KR102031661B1 (ko) * 2012-10-23 2019-10-14 삼성전자주식회사 데이터 저장 장치 및 컨트롤러, 그리고 데이터 저장 장치의 동작 방법
US20140152109A1 (en) * 2012-11-30 2014-06-05 General Electric Company Medium voltage uninterruptible power supply
KR20140076353A (ko) 2012-12-12 2014-06-20 삼성전자주식회사 다수의 ｄｃ-ｄｃ 컨버터들을 포함하는 전력 변환 장치 및 다수의 ｄｃ-ｄｃ 컨버터들을 제어하는 방법
KR102084547B1 (ko) * 2013-01-18 2020-03-05 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 및 그것의 외부 전원 제어 방법
US9553483B2 (en) * 2013-03-01 2017-01-24 Toshiba Corporation System and method for limiting inrush current in solid state drives
US9748838B2 (en) 2013-03-04 2017-08-29 Nanyang Technological University Method of operating a controller for a power converter, and a corresponding controller
CN105594112A (zh) * 2013-06-12 2016-05-18 瑞典爱立信有限公司 可编程电压转换器
KR102076231B1 (ko) * 2013-07-09 2020-02-12 에스케이하이닉스 주식회사 데이터 저장 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
US9509210B2 (en) * 2013-07-17 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Start-up circuit and method for AC-DC converters
JP2015023766A (ja) 2013-07-23 2015-02-02 日本電信電話株式会社 電源切替回路
KR102100707B1 (ko) * 2013-08-19 2020-04-16 에스케이하이닉스 주식회사 데이터 저장 장치
KR102071004B1 (ko) * 2013-09-03 2020-01-30 삼성디스플레이 주식회사 Dc-dc 컨버터 및 이를 포함하는 유기전계발광 표시장치
KR102114109B1 (ko) * 2013-10-17 2020-05-22 에스케이하이닉스 주식회사 데이터 저장 장치
KR102140592B1 (ko) * 2013-10-18 2020-08-03 에스케이하이닉스 주식회사 데이터 저장 장치
KR102107072B1 (ko) * 2013-11-29 2020-05-07 에스케이하이닉스 주식회사 메모리의 전원을 관리하는 메모리 컨트롤러를 포함하는 시스템
KR102169689B1 (ko) * 2014-01-23 2020-10-23 삼성전자주식회사 정적 보호 회로를 포함하는 전력 관리 시스템 및 전략 관리 시스템의 제어 방법
KR102194973B1 (ko) * 2014-01-28 2020-12-24 삼성전자주식회사 전압 컨버터 및 이를 포함하는 전력 관리 장치
KR102190453B1 (ko) * 2014-02-17 2020-12-11 삼성전자주식회사 전력 관리 장치 및 이를 포함하는 시스템 온 칩
KR102248276B1 (ko) * 2014-05-26 2021-05-07 삼성전자주식회사 스토리지 장치의 동작 방법
KR102211867B1 (ko) * 2014-06-09 2021-02-04 삼성전자주식회사 보조 전원 장치 및 그것을 포함하는 불휘발성 메모리 시스템
JP6388151B2 (ja) * 2014-07-18 2018-09-12 パナソニックＩｐマネジメント株式会社 電源装置
KR20160011939A (ko) * 2014-07-23 2016-02-02 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20160025377A (ko) * 2014-08-27 2016-03-08 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치
KR102219451B1 (ko) * 2014-09-22 2021-02-24 삼성전자주식회사 스토리지 컨트롤러, 이의 동작 방법 및 이를 포함하는 솔리드 스테이트 디스크
US9245541B1 (en) * 2015-04-30 2016-01-26 Seagate Technology Llc Storage device with adaptive voltage generation system
CN204810144U (zh) * 2015-05-15 2015-11-25 光宝电子(广州)有限公司 输入掉电输出维持电路
KR102350085B1 (ko) * 2015-06-29 2022-01-10 삼성에스디아이 주식회사 배터리 관리 시스템
KR102406818B1 (ko) * 2015-09-02 2022-06-10 삼성전자주식회사 전력 회로
US10404097B2 (en) * 2016-01-07 2019-09-03 Cisco Technology, Inc. Multi-input line-redundant uninterruptable power supply
US10581253B2 (en) * 2016-01-15 2020-03-03 Enedym Inc. Energy storage balancing system

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060128469A (ko) * 2005-06-10 2006-12-14 엘지전자 주식회사 멀티-코어 프로세서의 전원 제어 장치 및 방법
US20100332860A1 (en) * 2009-06-26 2010-12-30 Jon David Trantham Systems, methods and devices for configurable power control with storage devices
US8368252B2 (en) * 2009-08-28 2013-02-05 Green Plug, Inc. High- and low-power power supply with standby power saving features
US20120303981A1 (en) * 2009-11-23 2012-11-29 Jeffrey Lynn Heath Providing power to powered device having multiple power supply inputs
KR20110123698A (ko) * 2010-05-07 2011-11-15 삼성전자주식회사 시스템 온 칩, 이를 포함하는 장치들, 및 상기 시스템 온 칩의 전력 제어 방법
US20150130279A1 (en) * 2011-07-22 2015-05-14 Oracle International Corporation Power supply with dual asymmetrical inputs
KR20130047330A (ko) * 2011-10-31 2013-05-08 한국전력공사 모듈형 직류 전원 공급 장치

Also Published As

Publication number Publication date
KR102280433B1 (ko) 2021-07-22
US10050518B2 (en) 2018-08-14
US20170084332A1 (en) 2017-03-23

Similar Documents

Publication Publication Date Title
US11698725B2 (en) Apparatuses and methods for concurrently accessing multiple memory planes of a memory during a memory access operation
US20180024772A1 (en) Memory device including concurrent suspend states for different operations
US11847339B2 (en) Apparatus for outputting internal state of memory apparatus and memory system using the apparatus
KR102294127B1 (ko) 누설 전류 감지 장치 및 이를 포함하는 비휘발성 메모리 장치
US11733882B2 (en) Memory device and method of controlling power of the same
US7936617B2 (en) Nonvolatile semiconductor memory device
KR102294352B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법과 독출 방법
CN106373609B (zh) 包括半导体存储装置的存储系统及其操作方法
KR102280433B1 (ko) 전력 공급 회로 및 이를 포함하는 저장 장치
US9299437B2 (en) Apparatuses and methods including memory write operation
KR20110058315A (ko) 프로그램 방법
US9478299B2 (en) Memory device and read method of memory device
KR20160007941A (ko) 3차원 어레이 구조를 갖는 반도체 메모리 장치
KR102450508B1 (ko) 클럭 신호 발생 장치 및 이를 포함하는 메모리 장치
KR20170104043A (ko) 스탠다드 셀을 포함하는 반도체 장치 및 그것의 전자 설계 자동화 방법
KR20140009712A (ko) 전압 레귤레이터, 전압 레귤레이팅 시스템, 메모리 칩, 및 메모리 장치
KR20120049509A (ko) 로우 디코더 회로 및 이를 포함하는 비휘발성 메모리 장치
KR20170036548A (ko) 3차원 어레이 구조를 갖는 반도체 메모리 장치
US9672932B2 (en) Nonvolatile memory device and memory system including the same
US20180018128A1 (en) Memory system
US20170125069A1 (en) Semiconductor device including multiple planes
KR102591888B1 (ko) 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR102480464B1 (ko) 메모리 컨트롤러, 메모리 컨트롤러를 포함하는 메모리 시스템, 및 메모리 컨트롤러의 동작 방법
US10121556B2 (en) Designing method of semiconductor device and semiconductor device
KR20240002633A (ko) 메모리 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right