JP2006101684A - 電源回路および電子装置 - Google Patents

Abstract

【課題】 通常動作時に使用する通常電源がオフしたときでも、バックアップ系統の電源が効果的に動作可能な電源回路を提供する。
【解決手段】 電源回路は、通常動作時に回路部（１３）に第１電圧を供給するＡ電源系統と、Ａ電源系統が異常時に瞬時に動作し、回路部に第１電圧を供給するバックアップ用（Ｂ）電源系統とを有する。Ｂ電源系統は、第１電圧と同等の第２電圧を出力するレギュレータ（２２Ａ）と、回路部（１３）に印加される電圧を検出し、検出した電圧をレギュレータ（２２Ａ）に帰還する帰還回路（２６）とを有する。レギュレータ（２２Ａ）は、帰還回路（２６）で検出した電圧が第１電圧より低下しているとき、回路部（１３）に印加される電圧が第１電圧になるように出力電圧を調整する。
【選択図】 図５

Description

本発明は電源回路と、その電源回路から給電される電子装置に関するものであり、特に、バックアップ系統を備えた電源回路と、その電源回路から給電される電子装置に関する。

ディジタル機器等の電子装置（電子機器）において、電源オフ（遮断）や、電源電圧、電流が不安定になったとき、たとえば、一瞬の電圧低下（瞬断）など、正常に給電できなくなると、下記の述べる問題が発生する事が多い。
（１）電源電圧が低下し、電子機器各部の動作電圧が不足すると、たとえば、電子機器内のＲＡＭからのプログラムやデータの読み値が異常な値となったり、電子機器内のＣＰＵの動作が不安定になったりして、電子機器が暴走する場合がある。また、フラッシュ・メモリやディスクなど、記録メディアに異常な情報を記録してしまう可能性もある。
（２）フラッシュ・メモリ等は、例えば、ＥＥＰＲＯＭであり、電源オフ時に保持すべき処理データを退避させるため制御部としてのＣＰＵからの命令を受けて書き込みを実行するのに、しばらく電源が保たれる必要がある。その期間、電源が維持できないと、フラッシュ・メモリ等の内部のデータが破損する可能性がある。
このような問題の発生を防止するため、電源オフ動作終了まで、メモリのデータの退避処理を行う期間など、電源がオフになるときも、その後しばらく電源を供給させる必要がある。

電源オフ時に、たとえば、メモリ、ＣＰＵなど電子装置内の回路の動作完了までしばらく残っていて欲しい電圧を供給する為に、たとえば、従来は、下記のごとく対策を講じていた。

図１に図解したように、たとえば、５Ｖの電源１１と、たとえば、２．５Ｖの定電圧を出力する定電圧電源１２と、フラッシュ・メモリ、ＣＰＵ、ＲＡＭなどの回路部１３とからなる回路において、静電容量の値が大きめのキャパシタ１４を設けて、電源１１がオフ後もキャパシタ１４にバックアップ処理に必要な所定時間、電源電圧を維持させる。
しかしながら、この電源回路方式は、静電容量の値が大きなキャパシタ１４、すなわち、サイズが大きなキャパシタを外付けしなければならない。

図２に図解した回路は、図１に図解した回路構成と比較して、電源１１に代えて電流容量を大きくした電源１５を設け、この電源１５と出力側に静電容量の値が大きなキャパシタ１４を設けている。
しかしながら、この電源回路方式は、電流容量を大きくした電源１５を設け、さらに、静電容量の値が大きなキャパシタ１４、すなわち、サイズが大きなキャパシタを外付けしなければならない。

図３に図解した回路は、図１に図解した、たとえば、５Ｖの第１電源１１と、たとえば、２．５Ｖの定電圧を出力する第１定電圧電源１２からなるＡ系統の他に、バックアップ用のＢ系統を設けている。Ｂ系統は、たとえば、電源１１とは別系統の５Ｖの第２電源２１と、たとえば、２．５Ｖの定電圧を出力する第２定電圧電源２２と、逆流阻止用のダイオード２３を有する。逆流阻止用のダイオード２３としては、好ましくは、電圧降下の低いショットキーバリアダイオードを用いる。
通常は、フラッシュ・メモリ、ＣＰＵ、ＲＡＭなどの回路部１３は、Ａ系統の第１定電圧電源１２から、たとえば、２．５Ｖの電圧が供給される。第２定電圧電源２２からも第１定電圧電源１２と同様、たとえば、２．５Ｖの電圧が供給されるが、逆流阻止用のダイオード２３における電圧降下により、第２定電圧電源２２から電圧が第１定電圧電源１２の電圧より低下するので、第２定電圧電源２２からは回路部１３には給電されない。また、逆流阻止用のダイオード２３によりＡ系統の電圧はＢ系統には供給されない。
第１電源１１がオフになったとき、第１定電圧電源１２の出力電圧が０に低下する。Ｂ系統の電源の電圧は正常なので、逆流阻止用のダイオード２３を通してフラッシュ・メモリ、ＣＰＵ、ＲＡＭなどの回路部１３にＢ系統の電源回路、すなわち、第２電源２１および第２定電圧電源２２からの電圧が印加される。

しかしながら、逆流阻止用のダイオード２３に順方向電圧降下の少ないショットキーバリアダイオードを使用しても、順方向電圧が、たとえば、０．４Ｖ程度低下するので、第２定電圧電源２２から２．５Ｖの電圧が出力されたとしても、フラッシュ・メモリ、ＣＰＵ、ＲＡＭなどの回路部１３に印加される電圧は、２．１Ｖ程度となる。この電圧では規定電圧２．５Ｖで動作するフラッシュ・メモリ、ＣＰＵ、ＲＡＭなどの回路部１３に対して駆動電圧が約２割も低下するので、フラッシュ・メモリ、ＣＰＵ、ＲＡＭなどの回路部１３の動作に問題が出る可能性がある。

そのような問題を解決するためには、第２電源２１と第２定電圧電源２２との出力電圧を上げることが考えられるが、Ｂ系統の電源の電圧が上がった際に、逆流阻止用のダイオード２３が順方向に電流が流れるようになってくるので、通常状態においても、Ｂ系統の電源からフラッシュ・メモリ、ＣＰＵ、ＲＡＭなどの回路部１３に給電される可能性があり、電源回路としてシステム的に、電流容量などの点で問題が起きる場合がある。
ダイオードの順方向の電圧は、温度によっても変化し、素子による特性のばらつきもあるため、低電圧という領域では問題がでる場合もあった。

かかる観点から、退避時に、使用するメモリやＣＰＵなどに関して低電圧でも動作可能という実力の性能に頼って動作させていることが多い。
特に、フラッシュ・メモリに関しては、ＣＰＵが正常に停止処理に入っても、フラッシュ・メモリ内部の動作を継続していた場合などに、記憶されたデータが化けてしまったり、壊れたりする可能性があった。

図４は従来の他の電源回路の構成を示す図である。
図４に図解した電源回路は、フラッシュ・メモリ、ＣＰＵ、ＲＡＭなどの回路部１３に給電するため、商用周波数の交流電源ＡＣと、電源スイッチ３２と、第１整流回路１０と、ＤＣ−ＤＣコンバータ１１と、第１定電圧回路１２と、待機（バックアップ）用変圧器２０と、第２整流回路２１と、第２定電圧回路２２と、逆流防止用ダイオード２３を有する。
図４に図解した電源回路と、図３に図解した電源回路とを比較すると、Ａ系統の電源回路として、電源スイッチ３２と、第１整流回路１０と、ＤＣ−ＤＣコンバータ１１と、第１定電圧回路１２とが含まれ、図３において第１電源１１として図解した回路が、図４においては、電源スイッチ３２と、第１整流回路１０と、ＤＣ−ＤＣコンバータ１１とが構成されている。また、Ｂ系統の電源回路が、待機用変圧器２０と、第２整流回路２１と、第２定電圧回路２２と、逆流防止用ダイオード２３で構成されており、図３において第２電源２１として図解した回路が、待機（バックアップ）用変圧器２０と、第２整流回路２１とで構成されている。

図４に図解した電源回路において、通常動作時は、電源スイッチ３２がオン状態であり、第１整流回路１０、ＤＣ−ＤＣコンバータ１１、第１定電圧回路１２のＡ系統電源回路から回路部１３に給電が行われる。この状態において、Ｂ系統の電源回路、すなわち、待機用変圧器２０、第２整流回路２１、第２定電圧回路２２も動作しているが、逆流防止用ダイオード２３の電圧降下により、Ｂ系統の電源回路から回路部１３への給電は行われない。
たとえば、電源スイッチ３２がオフ状態（開状態）になると、Ａ系統電源回路から回路部１３への給電は停止される。しかしながら、Ｂ系統の電源回路は動作しているので、Ｂ系統の電源回路から回路部１３への給電が、瞬断なしで、行われる。
上述した図４の電源回路の動作は、図３を参照して述べた電源回路の動作と同様である。
図４に図解した第１定電圧回路１２と第２定電圧回路２２とを図３に図解した第１定電圧回路１２と第２定電圧回路２２と同様、たとえば、２．５Ｖの定電圧を出力するとした場合、Ｂ系統の電源回路から回路部１３への給電に際して、上述した逆流防止用ダイオード２３における電圧降下による回路部１３への電圧不足が問題になる。
他方、それを改善するため、第２定電圧回路２２の出力電圧を高くすると、上述した問題に遭遇する。

特許文献１は、バックアップ電源などを用いず、回転する記録媒体の慣性力を用いて発電してその電力を用いてデータの保存などを行う技術を開示している。
特開平１１−１７５２０３号公報

特許文献１に開示された方法は、回転する記録媒体の存在する機器への適用に限定され、かつ、発電回路を設ける必要がある。

本発明の目的は、上述した問題を克服して、通常動作時に使用する通常電源が遮断したときでも、バックアップ（待機）系統の電源が効果的に動作可能な電源回路を提供することにある。
また本発明の他の目的は、上記電源回路から給電される電子装置を提供することにある。

本発明の第１観点によれば、回路部に電源を供給する電源回路であって、通常動作時に前記回路部に第１電圧を供給する第１電源系統と、前記第１電源系統が前記第１電圧を供給できないとき前記回路部に前記第１電圧を供給する第２電源系統とを具備し、前記第２電源系統は、第２電圧を出力する第１電源と、該第１電源から給電されるレギュレータと、該レギュレータの出力部と前記回路部との間に設けられた逆流防止用ダイオードと、前記回路部に印加される電圧を検出し、検出した電圧を前記レギュレータに帰還する帰還回路とを有し、前記レギュレータは、前記第１電源系統が前記第１の電圧を供給できなくなったのち所定時間にわたって前記回路部に印加される電圧がほぼ前記第１の電圧になるように出力電圧を調整する、ことを特徴とする、電源回路が提供される。

本発明の第２観点によれば、電源スイッチを介して供給される交流電圧に基づいて生成される直流電圧を供給する電源回路であって、第１回路部に第１電圧を供給する第１電源系統と、前記第１回路部に比べて軽負荷とされる第２回路部に前記第１電圧よりも高い第２電圧を供給する第２電源系統とを具備し、前記第２電源系統は、前記第２電圧を給電されるレギュレータと、該レギュレータの出力部と前記第１回路部との間に設けられた逆流防止用ダイオードと、前記第１回路部に印加される電圧を検出し、該検出された電圧を前記レギュレータに帰還する帰還回路とを有し、前記レギュレータは、前記帰還回路により検出された電圧に基づき前記電源スイッチがオフされたのち所定時間にわたって前記第１回路部に印加される電圧がほぼ前記第１電圧になるように出力電圧を調整する、ことを特徴とする、電源回路が提供される。

好ましくは、前記帰還回路は、前記逆流防止用のダイオードの両端に接続された、直列接続された１対の第１および第２抵抗器と、該第１および第２抵抗器の接続部に接続された直列接続された１対の第３および第４抵抗器とを有し、前記第３および第４抵抗器の接続部が前記レギュレータの帰還信号入力端子に接続されている。

本発明の第３観点によれば、上記電源回路を有する電子装置であって、オン・オフにより交流電源の供給が制御される電源スイッチと、前記第１回路部としてメモリおよび該メモリを制御する制御回路とを備え、前記制御回路は、前記電源スイッチがオフされたときに前記第２電源系統からの給電されて前記メモリのデータの退避処理を行う、ことを特徴とする電子装置が提供される。

本発明の電源回路においては、第１系統の電源回路から第２系統の電源回路への逆流に関しては、逆流防止用ダイオードの両端に印加される電圧に関して、第２系統の電源回路の電圧が第１系統の電源回路の電圧を上まわらないように、第２系統の電源回路の電圧を最初から第１系統の電源回路の電圧より低く設定する事ができ、電流の異常供給の心配がない。実際に、第１系統の電源回路の異常動作時に、逆流防止用ダイオードを電流が通過し、かつ、逆流防止用ダイオードの順方向電圧降下量である程度ばらついたとしても、その電圧降下分を帰還し、かつ、レギュレータの出力電圧を自動的に適正に調整する（上げる）ので、その結果、回路の動作完了までしばらく残っていて欲しい電圧を安定に作り出す事が出来る。

さらに本発明の電源回路によれば、回路電圧の立ち下がりタイミングの管理が必要なフラッシュ・メモリやＲＡＭやＣＰＵなどの電源に対して、リセットなどの動作終了の状態発生から、実際の各部の動作の終了まで、安定に必要な電圧を保つことが出来る。

本発明の電子装置は、上述した電源回路からの給電により動作するので、第１系統の電源回路が正常に動作できなくなった場合でも、正常に動作できる。

第１実施の形態
本発明の第１実施の形態の回路構成を図５に示す。
図５は、電子機器における電源回路と、この電源回路から給電を受ける回路部を示す。
図５に図解した回路において、通常動作に使用するＡ（第１）系統の、たとえば、５Ｖの電圧を出力する第１電源１１、たとえば、２．５Ｖの定電圧をフラッシュ・メモリ、ＣＰＵ、ＲＡＭなどの回路部１３に提供する第１定電圧電源１２は、図３、図４を参照して述べたものと同様である。なお、ＣＰＵは電子機器において制御部として機器全体の制御をバスを介して接続されたＲＯＭに記録されたプログラムに従って実行する。ＲＡＭは、このときワークエリアとして使用される。フラッシュメモリは、例えばユーザによる設定を保存する。

図５に図解したＢ（第２）系統（バックアップ系統）の電源回路において、図３、図４に図解した第２定電圧電源２２に代えて、帰還信号として誤差電圧が入力される誤差電圧（帰還信号）入力端子ｃが付いており、入力端子ａから入力された誤差電圧（帰還信号）に応じて出力端子ｂから所定の電圧を出力することが可能な、可変出力型のレギュレータ２２Ａを使用している。

また図５に図解したＢ系統の電源回路において、フラッシュ・メモリ、ＣＰＵ、ＲＡＭなどの回路部１３に印加される電圧を監視するため（電圧供給点Ｎ１の電圧を監視するため）、逆流阻止用のダイオード２３の端子電圧を監視し、逆流阻止用のダイオード２３の端子電圧を検出して、検出した電圧をレギュレータ２２Ａの誤差電圧入力端子ｃに帰還する、抵抗器Ｒ１〜Ｒ４の抵抗網回路として構成される帰還回路２６を有する。

さらに図５に図解したＢ系統の電源回路において、たとえば、５Ｖの電圧を出力する別系統の第１電源２１にほかに、好ましくは、バックアップ時の信頼性が高めるため、たとえば、８Ｖの電圧を出力する別系統の第２電源２４を設けることができる。もちろん、第２電源２４は必須ではないが、第１電源１１がオフしまたは不動作状態になったとき、さらに、別系統の第１電源２１もオフ状態または不動作状態になったとき、第２電源２４があれば、別系統の第１電源２１のオフまたは不動作に対しても信頼性が高まる。
さらに、別系統の第１電源２１の他、別系統の第１電源２１より高い電圧を出力する第２電源２４が存在したとき、レギュレータ２２Ａは低い電圧の第１電源２１の電圧より高い電圧を出力する第２電源２４の電圧に応じて電圧を出力するようになる。
別系統の第１電源２１の他に、第２電源２４が設けられたとき、逆流防止用のダイオード回路２７が設けられる。別系統の第１電源２１しか用いない場合は、ダイオード回路２７は不要である。

通常動作時のＡ系統の電源からＢ系統の電源回路への電流の回り込みを防止する逆流阻止用のダイオード２３の役割は、図３、図４の回路と同様であるが、降伏電圧が低く、電圧降下の少ない、たとえば、ショットキーバリアダイオードが好ましい。

レギュレータ２２Ａは、たとえば、５Ｖの電圧を出力する別系統の第１電源２１から５Ｖの電圧が入力されたときも、たとえば、８Ｖの電圧を出力する別系統の第２電源２４から８Ｖの電圧が入力されたときも、フラッシュ・メモリ、ＣＰＵ、ＲＡＭなどの回路部１３用の電圧として、規定の、たとえば、２．５Ｖの電圧を出力する。ただし、レギュレータ２２Ａは、抵抗器Ｒ１〜Ｒ４からなる抵抗網回路の帰還回路２６から誤差電圧入力端子ｃに帰還された誤差電圧に応じて、その出力電圧を調整可能に構成されている。
そのような動作を行うレギュレータ２２Ａは、たとえば、シリーズレギュレータである。

フラッシュ・メモリ、ＣＰＵ、ＲＡＭなどの回路部１３などの終了処理中の電流は、通常１Ａ以内である。たとえば、フラッシュ・メモリの場合は１００ｍＡ程度）である。レギュレータ２２Ａはバックアップ動作とき、フラッシュ・メモリ、ＣＰＵ、ＲＡＭなどの回路部１３にそのような電流の給電を行う。

図５の電源回路において、逆流阻止用のダイオード２３の両端から直列抵抗器Ｒ１、Ｒ２で分圧した電圧を、直列抵抗器Ｒ３とＲ４の抵抗回路でさらに分圧して、分圧した電圧を誤差電圧（帰還信号）としてレギュレータ２２Ａの誤差電圧入力端子ｃに入力する（帰還させる）。

通常動作時、Ｂ系統の電圧は、Ａ系統の電圧よりも少しだけ低くなる様に、４つの抵抗器Ｒ１〜Ｒ４の値を決めておく。
抵抗器Ｒ１とＲ２の抵抗値は、逆流阻止用のダイオード２３、好ましくは、ショットキーダイオードの電圧をどの程度レギュレータ２２Ａに帰還させるかを決定する値に設定する。抵抗器Ｒ１とＲ２の抵抗値の一般的な値としては、数１０Ω程度とし、抵抗器Ｒ１とＲ２の抵抗値比は、５：１程度が好ましい。この抵抗値の比率が低いと、レギュレータ２２Ａに帰還がかかったときにレギュレータ２２Ａの電圧低下が大きくなる。他方、抵抗値の比率が高いと、Ａ系統の電圧が通常動作時に変動した際に、Ｂ系統の回路からの電流供給の頻度が高くなる場合があるからである。
なお、抵抗器Ｒ３とＲ４は、数キロΩのオーダーの抵抗であり、抵抗値が低い抵抗器Ｒ１とＲ２の抵抗値と合わせて、Ｂ系統の電圧を決定する。Ａ系統の電源回路が動作してＢ系統の回路が非動作時（通常動作時）に軽負荷、バックアップ動作時にＢ系統の回路が重負荷となるので、好ましくは、Ｂ系統の電源回路に発振防止用のキャパシタ（図示せず）を付ける。

Ｂ系統の電源回路の電圧は、Ａ系統の電源回路が正常にフラッシュ・メモリ、ＣＰＵ、ＲＡＭなどの回路部１３に給電している場合、Ａ系統の電圧より少しだけ低くしてあるので、すなわち、Ａ系統の電源回路の電圧がＢ系統の電源回路の電圧よりも高くなるので、換言すれば、逆流阻止用のダイオード２３によりＡ系統の電源回路からＢ系統の電源回路に電流が流れない様になるので、図３、図４を参照して述べた問題点は解決できた。

たとえば、第１の電源１１のオフなどにより、Ａ系統の電源回路の電圧が下がると、Ｂ系統の電源回路の電圧の方が高くなるので、逆流阻止用のダイオード２３を通してＢ系統の電源回路からフラッシュ・メモリ、ＣＰＵ、ＲＡＭなどの回路部１３に電流が供給される。この際、逆流阻止用のダイオード２３の順方向電圧降下分だけフラッシュ・メモリ、ＣＰＵ、ＲＡＭなどの回路部１３に給電される電圧が下がるが、それを帰還回路２６で検出してレギュレータ２２Ａの誤差入力端子ｃに入力して、レギュレータ２２Ａに帰還をかけている。このように、図５に図解した回路のフラッシュ・メモリ、ＣＰＵ、ＲＡＭなどの回路部１３への電圧供給点Ｎ１において電圧変動が起きたことが検出できる。レギュレータ２２Ａはその検出電圧に応じて、電圧供給点Ｎ１において規定電圧になるようにダイオード２３の電圧降下分を補償して出力電圧を高める。その結果、電圧供給点Ｎ１の電圧は、通常動作時にＡ系統の電源回路から給電されたときと同じ電圧となる。
このように、図５に図解した回路は、図３、図４に図解した回路の問題を解決している。

図６は比較例として図３、図４に図解した回路の動作特性図である。図７は図５に図解した回路の動作特性図である。
図６と図７の特性図を比較すると、図７の特性図においては、第１電源１１などのオフにより、電圧供給点Ｎ１の電位が低下したとき、Ｂ系統の電源回路の電圧は逆流阻止用のダイオード２３で電圧降下する分だけ高くなっている。これに対して、図６の特性図においては、第１電源１１などのオフにより、電圧供給点Ｎ１の電位が低下したとき、Ｂ系統の電源回路の電圧は変化しない。
このように、図５の回路においては、逆流阻止用のダイオード２３を使用した場合、順方向電圧が、たとえば、０．４Ｖ程度落ちても、その電圧低下を抵抗器Ｒ１〜Ｒ４からなる抵抗網回路の帰還回路２６で検出し、帰還電圧としてレギュレータ２２Ａに入力する。その結果、レギュレータ２２Ａはダイオード２３の電圧降下分を補償して、たとえば、２．８Ｖ程度の電圧を出力して、逆流阻止用のダイオード２３の電圧低下を瞬時に補正し、フラッシュ・メモリ、ＣＰＵ、ＲＡＭなどの回路部１３に、通常動作時にＡ系統の電源回路から供給される場合と同様に、約２．４Ｖの電圧を供給できる。

本発明の実施の形態によれば、下記の効果を奏することができる。
（１）Ｂ系統の電源回路の電圧が、Ａ系統の電源回路の電圧を上まわらないように、Ｂ系統の電源回路の電圧を最初からＡ系統の電源回路の電圧より低く設定する事ができ、Ａ系統の電源回路からＢ系統の電源回路への電流の異常供給の心配がない。たとえば、Ａ系統からＢ系統への逆流に関しても、逆流阻止用のダイオード２３で阻止出来る。
（２）Ａ系統の電源回路がオフしたとき、ダイオード２３を通してレギュレータ２２Ａから回路部１３に給電が行われるが、この際、ダイオード２３において電圧降下が発生するが、帰還回路２６による帰還により、電圧供給点Ｎ１の電圧を規定の電圧に保つことができる。
（３）その結果、回路の動作完了までしばらく残っていて欲しい電圧を安定に作り出す事が出来る。
本実施の形態によれば、実際、電圧の立ち下がりタイミングの管理が必要なフラッシュ・メモリやＲＡＭやＣＰＵなどの電源に対して、リセットなどの動作終了の状態発生から、実際の各部の動作の終了まで、安定に必要な電圧を保つことが出来るようになる。

第２実施の形態
図８に本発明の電源回路の第２実施の形態の回路構成を示す。
図８に図解した電源回路においては、たとえば、５Ｖの電圧を出力する第１電源１１の他に、たとえば、５Ｖの電圧を出力する別系統の第１電源２１と、たとえば、８Ｖの電圧を出力する第２電源２４に加えて、たとえば、１１Ｖの電圧を出力する第３電源２５を付加して、バックアップを確実にしている。第３電源２５の付加に伴いダイオード回路２７において逆流防止用のダイオードも１個増えている。

第１電源１１は最も負荷が重いため電源スイッチ３２がオフしたとき電圧の立ち下がりが最も早い。これに比べて別系統の第１電源２１、第２電源２２、第３電源２５は負荷が軽く、電圧の立ち下がりが遅いものが選ばれる。
このように、別系統の第１電源２１と、第２電源２４と、第３電源２５とを設けた場合、レギュレータ２２Ａは、電源スイッチ３２をオフ（開路）したとき、別系統の第１電源２１、第２電源２２、第３電源２５のうちで最も高い電圧の電源から給電された電圧に応じて動作する。
たとえば、テレビジョン受像機の場合、ＬＮＢ（パラボラアンテナ）の電源など高い電圧で高容量の電解コンデンサ（キャパシタ）が設けられている電源もあるので、第３電源２５としては、たとえば、それを利用する。

レギュレータ２２Ａは、たとえば、１１Ｖの第３電源２５から給電を受けたとき、５Ｖに落ちるまでに、数秒のオーダーで時間がかかる。その為、通常動作と復帰時に、バックアップ回路を回避（遮断）する回路を設けることが望ましい。

第１電源１１も、別系統の第１〜３電源２１、２４、２５も、共通の商用電源３１から電源スイッチ３２を介して給電されている。

図９は、図８に図解した電源回路の変形態様の電源回路を示す構成図である。図８に図解した電源回路は、回路部１３および複数の負荷１〜３に給電するため、商用周波数の交流電源ＡＣと、電源スイッチ３２と、整流回路１０と、ＤＣ−ＤＣコンバータ３５と、第１定電圧回路１２と、逆流防止用ダイオード回路２７と、第２定電圧回路としてのレギュレータ２２Ａと、ダイオード２３と、帰還回路２６とを有する。
ＤＣ−ＤＣコンバータ３５は、複数の負荷Ｌ１〜Ｌ３に、これら負荷に要求される電圧である、５Ｖ，８Ｖ，１１Ｖを出力する。５Ｖ電圧が２つ準備されているのは、５Ｖの電圧がの需要が多いことによる。負荷Ｌ１は例えばＬＮＢであり、負荷Ｌ２はオーディオアンプ、負荷３はチューナを含むフロントエンド部、負荷４は、ＣＰＵ、フラッシュメモリ、ＲＡＭの他、ディジタル信号処理回路を含み、最も重い負荷とされる。
回路部１３への給電のため、ＤＣ−ＤＣコンバータ３５の５Ｖが第１定電圧回路１２に供給され、第１定電圧回路１２から回路部１３に２．５Ｖの電圧を供給する。
バックアップ用の電源回路の一部としてのレギュレータ２２Ａには、逆流防止用ダイオード回路２７を介して、５Ｖ，８Ｖ，１１Ｖの３種の電圧が印加されており、レギュレータ２２Ａはこれらのいずれかの電圧に応じて、第１定電圧回路１２と同様、２．５Ｖの電圧をダイオード２３に出力する。ダイオード２３の端子電圧はレギュレータ２２Ａに帰還されている。

なお、電源スイッチ３２をオフした時は、第１定電圧回路１２の出力もレギュレータ２２Ａの出力も喪失するが、負荷の重い５Ｖによってのみ動作する第１定電圧回路１２がオフしても、負荷の軽い１１Ｖなどによって動作するレギュレータ２２Ａはしばらく動作するので、この期間に、メモリの退避処理などを行うことができる。

本発明の電源回路の実施に際しては、上述したほか、種々の変形態様をとることができる。

本発明の実施の形態によれば、ディジタル機器など電子装置において電源オフ時に、たとえば、電子装置内の所定の回路の動作完了までしばらく残っていて欲しい電圧を供給する電源回路が提供される。
特に、電源電圧の立ち下がりタイミングの管理が必要なフラッシュ・メモリやＲＡＭやＣＰＵ等の電源を、使用可能な他の電圧を使用して、瞬時に、電圧変化を非常に少なく、自動的に切り替えて安定な電圧を供給する事が出来る。
また本発明は特に、複数の電源を使用する回路で、使用する回路電圧の立ち下がりタイミングの管理が必要なフラッシュ・メモリやＲＡＭやＣＰＵなどの電源として有効である。
さらに本発明の実施の形態の電源回路を既存の電源回路への追加も容易であり、この種の問題が発生した時の有効な改善対策の手段にもなり得る。
なお本発明は、これまでに説明した各実施の形態の構成に限定されるべきものではない。例えば実施の形態ではデジタル機器のフラッシュメモリやＲＡＭに対して保持すべき処理データを退避させる例を示したが、その他、外部の記録媒体としてスロットに装着されるメモリカードについてデータを退避する場合についても広く適用することができる。

図１は従来の第１電源回路の構成図である。 図２は従来の第２電源回路の構成図である。 図３は従来の第３電源回路の構成図である。 図４は従来の他の電源回路の構成図である。 図５は本発明の実施の形態の電源回路の構成図である。 図６は図３、図４に図解した電源回路の動特性を示す図である。 図７は図５に図解した電源回路の動特性を示す図である。 図８は本発明の第２実施の形態の電源回路の構成図である。 図９は本発明の第２実施の形態の電源回路の変形態様の構成図である。

符号の説明

１１…第１の電源、１２…第１の定電圧電源
１３…フラッシュ・メモリ、ＣＰＵ、ＲＡＭなどの回路部
２１…別系統の第１電源、２２…第２定電圧電源、
２２Ａ…レギュレータ、２３…逆流阻止用のダイオード
２４…第２電源、２５…第３電源
２６…帰還回路、２７…ダイオード回路

Claims (4)

1. 回路部に電源を供給する電源回路であって、
   通常動作時に前記回路部に第１電圧を供給する第１電源系統と、
   前記第１電源系統が前記第１電圧を供給できないとき前記回路部に前記第１電圧を供給する第２電源系統と
   を具備し、
   前記第２電源系統は、
   第２電圧を出力する第１電源と、
   該第１電源から給電されるレギュレータと、
   該レギュレータの出力部と前記回路部との間に設けられた逆流防止用ダイオードと、
   前記回路部に印加される電圧を検出し、検出した電圧を前記レギュレータに帰還する帰還回路と
   を有し、
   前記レギュレータは、前記第１電源系統が前記第１の電圧を供給できなくなったのち所定時間にわたって前記回路部に印加される電圧がほぼ前記第１の電圧になるように出力電圧を調整する、
   ことを特徴とする、
   電源回路。
2. 電源スイッチを介して供給される交流電圧に基づいて生成される直流電圧を供給する電源回路であって、
   第１回路部に第１電圧を供給する第１電源系統と、
   前記第１回路部に比べて軽負荷とされる第２回路部に前記第１電圧よりも高い第２電圧を供給する第２電源系統とを具備し、
   前記第２電源系統は、
   前記第２電圧を給電されるレギュレータと、
   該レギュレータの出力部と前記第１回路部との間に設けられた逆流防止用ダイオードと、
   前記第１回路部に印加される電圧を検出し、該検出された電圧を前記レギュレータに帰還する帰還回路と
   を有し、
   前記レギュレータは、前記帰還回路により検出された電圧に基づき前記電源スイッチがオフされたのち所定時間にわたって前記第１回路部に印加される電圧がほぼ前記第１電圧になるように出力電圧を調整する、
   ことを特徴とする、
   電源回路。
3. 前記帰還回路は、
   前記逆流防止用のダイオードの両端に接続された、直列接続された１対の第１および第２抵抗器と、
   該第１および第２抵抗器の接続部に接続された直列接続された１対の第３および第４抵抗器と
   を有し、
   前記第３および第４抵抗器の接続部が前記レギュレータの帰還信号入力端子に接続されている、
   請求項１に記載の電源回路。
4. 請求項１または請求項２に記載の電源回路を有する電子装置であって、
   オン・オフにより交流電源の供給が制御される電源スイッチと、
   前記第１回路部としてメモリおよび該メモリを制御する制御回路と
   を備え、
   前記制御回路は、前記電源スイッチがオフされたときに前記第２電源系統からの給電されて前記メモリのデータの退避処理を行う、
   ことを特徴とする電子装置。
   
   

Images