KR101676878B1 - 입체 영상 디스플레이를 위한 디더 패턴 발생 방법 및 장치 - Google Patents

입체 영상 디스플레이를 위한 디더 패턴 발생 방법 및 장치 Download PDF

Info

Publication number
KR101676878B1
KR101676878B1 KR1020100053335A KR20100053335A KR101676878B1 KR 101676878 B1 KR101676878 B1 KR 101676878B1 KR 1020100053335 A KR1020100053335 A KR 1020100053335A KR 20100053335 A KR20100053335 A KR 20100053335A KR 101676878 B1 KR101676878 B1 KR 101676878B1
Authority
KR
South Korea
Prior art keywords
image data
data
dither
frames
image
Prior art date
Application number
KR1020100053335A
Other languages
English (en)
Other versions
KR20110133760A (ko
Inventor
고현석
문승환
조정환
김명수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020100053335A priority Critical patent/KR101676878B1/ko
Priority to US12/892,703 priority patent/US8537176B2/en
Priority to JP2010262240A priority patent/JP5581186B2/ja
Priority to CN201110112396.5A priority patent/CN102270438B/zh
Publication of KR20110133760A publication Critical patent/KR20110133760A/ko
Application granted granted Critical
Publication of KR101676878B1 publication Critical patent/KR101676878B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G09G3/2055—Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/10—Processing, recording or transmission of stereoscopic or multi-view image signals
    • H04N13/106—Processing image signals
    • H04N13/133—Equalising the characteristics of different image components, e.g. their average brightness or colour balance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/10—Processing, recording or transmission of stereoscopic or multi-view image signals
    • H04N13/106—Processing image signals
    • H04N13/144—Processing image signals for flicker reduction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/332—Displays for viewing with the aid of special glasses or head-mounted displays [HMD]
    • H04N13/341—Displays for viewing with the aid of special glasses or head-mounted displays [HMD] using temporal multiplexing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers

Abstract

본 발명은 입체 또는 3차원 영상표시를 하기 위한 3차원 디더에서 디더링 노이즈를 방지할 목적으로 인접하는 홀수 번째와 짝수 번째 프레임들로 구성되는 인접한 프레임 쌍들에서 각 인접하는 홀수 번째와 짝수 번째 프레임들의 디더 처리된 화상 데이터가 서로 동일한 화상 데이터를 발생하는 장치 및 방법이 제공된다.

Description

입체 영상 디스플레이를 위한 디더 패턴 발생 방법 및 장치{METHOD AND APPARATUS FOR GENERATING DITHER PATTERNS TO DISPLAY STEREOSCOPIC IMAGES}
본 발명은 입체 또는 3차원 영상 표시를 위한 디더 처리된 화상 데이터를 발생하는 방법 및 장치에 관한 것으로 특히 액정 셔터 안경을 사용하여 입체 영상을 볼 수 있는 디더 처리된 화상 데이터를 발생하는 방법 및 장치에 관한 것이다.
통상적으로 이 기술에서 주지된 바와 같이 입체 또는 3차원(이하 "3D" 라 함) 영상은 액정 표시장치와 같은 2차원 매체의 표시화면에 한 쌍의 입체 영상들, 즉 좌측 눈 영상 및 우측 눈 영상을 표시하는 것에 의해 만들어질 수 있다. 시청자가 우측 눈으로 우측 눈 영상을 그리고 좌측 눈으로 좌측 눈 영상만 본다면, 그 시청자는 2차원 매체 상의 상기 두 개의 입체 영상에서 3차원 영상을 인식할 수 있다. 따라서, 시청자는 미리 결정된 상기 입체 영상 디스플레이의 2차원 매체 상에 좌측 눈 영상과 우측 눈 영상을 교대로 디스플레이 하는 것과 좌측 눈 액정과 우측 눈 액정이 교대로 상기 미리 결정된 기간과 동기 하여 각각 빛을 투과하고 투과하지 않는 즉, 온과 오프를 스위칭 하는 액정셔터 안경을 쓰는 것에 의해 입체 영상을 볼 수 있고, 그러한 3D 영상 디스플레이 시스템은 주지되어 있다. 통상적으로, 액정 패널은 행들과 열들의 매트릭스 형식으로 배열된 다수의 박막 트랜지스터들과 그것들의 소스들과 각각 연결된 열들에 있는 데이터 라인들과 그것들의 게이트들과 각각 연결된 행들에 있는 게이트 라인들과 그것들의 드레인들과 각각 연결된 화소전극들을 가지는 하부기판과, 공통전극을 가지는 상부기판과, 하부기판과 상부기판 사이에 밀봉된 액정으로 구성된다. 각 화소는 각 화소전극과 공통전극 및 이들 사이에 있는 액정으로 구성될 수 있다. 액정 표시 패널이 색상(color)을 나타내기 위해 각 화소는 기본색의 부화소들, 예를들어, 적색, 녹색 및 청색 (Red, Green, Blue: 이하 "R", G, 및 B"라 함)의 부화소들을 갖지 않으면 안 된다.
액정 표시 장치는 액정 표시 패널을 구동하고, 액정 표시 패널 상에 영상을 표시하기 위한 장치이다. 액정 표시 장치는 컴퓨터의 그래픽 제어기 카드 또는 방송국들로부터 디지털 R, G, 및 B 데이터, 동작 모드들에 따른 제어신호와 메인 클럭을 입력하고 게이트 또는 수직 시작 펄스 (GSP), 게이트 클럭 (GCK)를 포함하는 제1 제어신호와 수평 시작 펄스 (HSP), 수평 클럭 (HCK), 및 데이터 패치 펄스 (DLP) 를 포함하는 제2 제어 신호를 발생하는 타이밍 제어기와, 상기 제1 제어신호를 입력하고 게이트 라인들을 순차적으로 구동 또는 스캔하는 소스 또는 게이트 드라이버와, 상기 제2 제어 신호와 디지털 R, G, 또는 B 데이터를 입력하고 각 화소들의 계조 표시를 나타내는 아날로그 전압들을 데이터 라인들로 출력하는 데이터 드라이버로 구성된다.
계조 표시를 증가시키는 기술들 중에 디더 기술이 있다. 각각 P개의 비트들을 가지는 R,G, 및 B 데이터로 표현할 수 있는 색상 또는 계조 표시(Gray level)는 23p 의 계조 표시이다. 그러나, R,G, 및 B 데이터의 각각이 m 개의 행들과 n개의 행들의 m x n 디더 화소 블록으로 구성된 디더 패턴을 사용하여 m x n 디더 처리된 화소 블록의 데이터로 처리된다면, R, G 및 B 데이터 각각의 계조 표시는 R, G, 및 B 데이터의 각 데이터가 표시할 수 있는 계조표시와 비교 될 때 m x n 배 증가될 수 있다.
상기와 같은 디더링 기술은 종래의 이차원 매체상의 영상표시를 위해 휴대폰과 개인용 컴퓨터(PC)등과 같은 정보장치의 디스플레이 장치에 사용되어 왔다. 그러한 이차원 매체상의 디더링 영상 표시 방법이 액정 셔터 안경 을 통해 보는 3차원 영상 표시 방법에 적용될 때 프리커(flicker), 가로줄 무늬와 같은 디더링 노이즈 현상이 입체 영상 스크린 상에 발생하는 것을 본 발명자들은 발견 하였다. 따라서 상기의 디더링 노이즈 현상을 방지할 수 있는 3차원 영상 디스플레이 방법 및 장치가 요구된다.
따라서 본 발명의 목적은 디더링 노이즈 현상을 방지할 수 있는 입체 또는 3D 영상 표시 방법 및 장치를 제공함에 있다.
본 발명의 다른 목적은 액정 셔터 안경을 통해 입체 영상을 보는 3차원 영상 디스플레이 장치에서 디더링 노이즈 현상을 방지할 수 있는 디더 처리된 화상 데이터를 발생하는 장치 및 방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 입체 영상 표시를 위한 디더 처리된 화상 데이터를 발생하는 방법은 화상데이터의 미리 정해진 비트들과 복수의 프레임들의 각각을 나타내는 비트들로 구성된 어드레스에 따라 디더 화소 값들을 읽어내는 과정;
상기 화상데이터의 화상 화소 값들과 상기 디더 화소 값들을 가산하고 상기 각각의 프레임들에 대한 디더 처리된 화상 데이터를 발생하는 과정을 포함하고, 상기 디더 처리된 화상 데이터에서 상기 프레임들 중에 인접한 홀수와 짝수 프레임들은 동일한 디더 처리된 화상 데이터를 가짐을 특징으로 한다.
상기 방법은, 상기 인접한 홀수와 짝수 프레임들의 쌍들은 서로 다른 디더 처리된 화상 데이터를 가짐을 특징으로 한다.
본 발명에 따른 입체 영상 표시를 위한 디더 처리된 화상 데이터를 발생하는 장치는 화상 데이터의 미리 정해진 비트들과 복수의 프레임들의 각각을 나타내는 비트들로 구성된 어드레스에 따라 디더 화소 값들을 저장하는 화상 메모리;
상기 화상 메모리로부터 상기 어드레스에 의해 읽어내진 디더 화소 값들과 상기 화상 데이터의 화상 화소 값들의 가산에 의해 상기 프레임들 중에 인접한 홀수와 짝수 프레임들은 동일한 디더 처리된 화상 데이터를 갖도록 상기 각각의 프레임들에 대한 디더 처리된 화상 데이터를 발생하는 화상 논리 및 가산기를 포함함을 특징으로 한다.
상기 장치는 상기 인접한 홀수와 짝수 프레임들의 쌍들은 서로 다른 디더 처리된 화상 데이터를 가짐을 특징으로 한다.
본 발명에 따른 좌측 눈 액정과 우측 눈 액정을 가지는 액정 셔터 안경을 사용하여 입체 영상을 보기 위한 입체 영상표시 장치는 데이터 선들과 게이트 선들의 교차하는 위치들에 있는 다수의 화소들을 포함하는 액정표시 패널과,
상기 데이터 선들을 주사하는 게이트 드라이버와,
좌측과 우측 화상 데이터를 가지는 화상 데이터로부터 상기 데이터 선들 상에 화소 아날로그 값들을 공급하는 데이터 드라이버와,
상기 좌측 눈 액정이 턴온되고 상기 우측 눈 액정이 턴 오프될 때 입력하는 화상데이터의 화상 화소 값들과 좌측 디더 화소 값들을 가산하고 홀수 프레임들의 기간들에서 좌측 화상 데이터를 발생하고,
상기 좌측 눈 액정이 턴 오프되고 상기 우측 눈 액정이 턴온 될 때 상기 입력하는 화상 데이터의 화상 화소 값들과 우측 디더 화소 값들을 가산하고 짝수 프레임들의 기간들에서 우측 화상 데이터를 발생하는 데이터 처리기를 포함하고,
홀수 프레임들 중 어느 하나가 이것의 뒤를 따르는 짝수 프레임들로 구성된 홀수와 짝수 프레임들의 쌍들의 각각은 서로 동일한 화상 데이터를 가짐을 특징으로 한다.
상기 장치는 상기 홀수와 짝수 프레임들의 상기 쌍들은 서로 다른 화상 데이터를 가짐을 특징으로 한다.
3D 영상 표시에 있어서, 본 발명은 인접한 홀수와 짝수 프레임에서 동일한 디더 패턴들을 사용하기 때문에 디더 노이즈 현상을 방지할 수 있다.
도 1은 본 발명에 따른 3차원 또는 입체 액정 표시 장치의 개략적 블록도이고;
도 2는 도 1에 도시된 데이터 처리기의 개략적 블록도이고;
도 3은 도 2에 도시된 적 데이터와 관련된 R논리 및 가산기를 나타내는 개략적 회로도이고;
도 4는 도 3의 R데이터 화소 값과 디더링 화소 값을 가산한 R 화소 처리된 화소 값을 나타낸 설명도이고;
도 5는 데이터 인에블 신호와 R, G 및 B 데이터 및 메인 클럭이 입력하는 경우 본 발명의 동작 타이밍을 나타내는 타이밍도 이고;
도 6은 도 5의 1프레임 내에 있는 1 수평 기간들을 나타내는 본 발명의 동작 타이밍을 나타내는 타이밍도이고;
도 7은 도 5의 프레임 식별 신호, 프레임 시작 펄스, 및 프레임 카운트 신호를 발생하는 개략적 회로도를 나타내고;
도 8은 수평시작 신호와 라인 카운트 신호를 발생하는 개략적 회로도를 나타내고;
도 9는 도 2의 R, G 및 B 메모리들에 저장되는 3차원 영상 표시를 위한 디더 패턴들을 나타내는 도면이고;
도 10은 도 2의 R, G 및 B 메모리들에 저장되는 2차원 영상 표시를 위한 디더 패턴들을 나타내는 도면이고;
도 11 a와 도 11b는 본 발명에 따른 입체 영상 표시를 위한 흐름도이다.
본 발명에 따라 3D 영상 표시를 위한 디더 처리된 화상 데이터를 발생하는 장치를 제조하고 사용하는 상세한 설명이 이루어진다. 본 명세서에서 동일한 참조 번호들은 동일한 부품들 또는 구성들이라는 것을 유의하여야 한다. 또한, 본 명세서의 실시예 들에서 여러 수치들이 개시되고 있지만, 그러한 수치들이 청구범위들에 기재되어 있지 않은 경우, 그러한 수치들은 청구범위들을 한정하지 않음을 유의 하여야 한다.
본 명세서에서, 화상(picture)데이터는 적, 녹, 및 청 데이터를 의미 한다.
도 1을 참조하면, 액정표시(이하 "LCD" 라 함) 패널(102)는 n개의 행들과 m개의 열들의 매트릭스 형상으로 배열된 화소들을 갖는다. 칼라 액정 표시 장치의 경우, 각 화소는 기본색 서브화소들, 예를 들어 적, 청, 및 녹의 서브 화소들로 구성되고 이들은 행 방향으로 배열된다. 즉, m은 3의 배수가 될 수 있다. n개의 행들에 배열된 화소들은 각각 게이트 라인들 G1~Gn에 접속되고 m개의 열들에 배열된 화소들은 각각 테이터 라인들 D1~Dm에 접속된다. 타이밍 제어기(108)는 도시되지 않은 컴퓨터 그래픽 제어기 카드 또는 방송국 스테이션으로부터 데이터 인에블(이하 "DE" 라 함) 신호, 메인 클럭 MCLK 및 화상 데이터를 입력하고 타이밍 신호들을 발생한다. 소스 드라이버(104)는 상기 타이밍 제어기(108)에서 발생된 게이트 또는 수직 시작 펄스 (GSP)와 게이트 클럭 (GCK)을 포함하는 제1 제어신호(con1)에 응답하여 게이트 라인들 G1~Gn을 순차적으로 구동하는 신호를 발생한다. 데이터 드라이버(106)은 상기 타이밍 제어기(108)에서 발생된 수평 시작 펄스 (HSP), 수평클럭 (HCK), 및 데이터 래치 펄스 (DLP)와 같은 제2 제어신호(con2)와 후술되는 데이터 처리기(110)로부터 디더 처리된 화상 데이터에 응답하여 데이터 라인들 D1~Dm으로 계조를 나타내는 아날로그 전압들을 발생한다. 상기 타이밍 제어기(108)는 상기 DE신호와 메인 클럭 MCLK에 응답하여 프레임 시작 펄스, 수평 또는 라인 시작 펄스, 및 서브화소 또는 화소 시작 펄스로부터 제3 제어신호(con3)를 구성하는 프레임 카운트 신호, 라인 카운트 신호 및 화소 카운트 신호를 각각 발생한다. 본 발명의 특징에 따라, 데이터 처리기(110)는 상기 제3 제어신호에 응답하여 입력하는 화상 데이터를 디더 처리된 화상 데이터로 변환한다. 본 발명에 따른 데이터 처리기(110)는 제3제어신호와 입력 화상 데이터에 응답하여 3차원 영상을 처리하기 위하여 인접한 프레임 쌍들, 즉, 인접한 홀수와 짝수 프레임 쌍들은 각 쌍의 홀수와 짝수 프레임들에서 동일한 디더 처리된 화상데이터를 발생한다.
도 2를 참조하면, 본 발명의 특징에 따라 도 1의 데이터 처리기(110)를 나타내는 개략적 블록도가 도시되어 있다. 설명의 편의상, 이하 도 1의 LCD패널(102)는 1366 x 768의 해상도, 즉 768개의 행들과 1366개의 열들의 화소들을 갖는다.
데이터 처리기(110)는 R, G, 및 B 메모리들(112, 114, 116)과 이들과 각각 접속된 R, G, 및 B 논리 및 가산기들 (118, 120, 122)로 구성된다. R, G, 및 B 메모리들 (112, 114, 116)은 화상 메모리(210)를 구성하고, R, G, 및 B 논리 및 가산기들 (118, 120, 122) 은 화상 논리 및 가산기(220)를 구성한다. 상기 R, G, 및 B 메모리들의 각각은 파워 온 시 시스템 소프트웨어와 함께 디더 패턴들을 저장하고 있는 전기적으로 소거 가능한 프로그램 가능 읽기 전용 메모리(electrically erasable programmable read only memory : "EEPROM")으로부터 상기 디더 패턴들의 디더 화소 값들을 로딩한다. R, G, 및 B 메모리들 즉, 화상 메모리(210)은 입력하는 R, G, 및 B 데이터의 최하위 비트(Least Significant Bit : "LSB" 라 함) 3비트들의 상위 비트들과 후술되는 프레임 카운터로부터 4비트들의 하위 비트들로 구성되는 어드레스 신호들을 각각 입력하고 이들 신호들에 대응하는 디더 패턴들의 디더 화소 값들을 출력한다. 각각 6비트들로 구성된 R, G, 및 B데이터는 R, G, 및 B 논리 및 가산기들(118, 120 및 122)로 각각 입력하고 동시에 후술되는 디더 패턴의 라인들의 위치를 나타내는 라인 카운트 신호 L0와 L1와 디더 패턴의 화소 위치를 나타내는 화소 카운트 신호 PO와 P1을 입력하고 화상 데이터의 각각과 대응하는 디더링 패턴의 디더 화소 값들을 가산하고 디더 처리된 화상 데이터를 출력한다.
본 발명의 실시예에서, 디더 패턴은 4 x 4 디더 블록으로 구성된다고 가정한다. 그러나, 본 발명의 디더 패턴들은 본 발명의 청구항들에 청구되지 않는 다면 이들 디더 패턴들에 한정되지 않는다는 것에 유의해야 하고 어떤 매트릭스 형태의 디더 패턴들도 사용될 수 있다는 것을 이 기술분야의 통상의 지식을 가진 자는 쉽게 이해할 것이다.
도 3을 참조하면, 도 2의 R 논리 및 가산기(118)을 나타내는 개략적 회로도가 도시되어 있다. G 및 B 논리 및 가산기들(120과 122) 또한 입력하는 데이터와 디더 화소 값들을 제외하고 R 논리 및 가산기(118)와 동일한 회로들이라는 것은 당해 기술 분야의 통상의 지식을 가진 자들에게 자명할 것이다. 따라서, 중복을 피하기 위하여 R 논리 및 가산기(118)만이 설명된다.
디코더(124)는 후술되는 라인 카운터로부터 카운트 신호 L0, L1과 픽셀 카운터로부터 카운트 신호 P0와 P1을 입력하고 디코더(124)의 출력 라인들 O1~O16에 순차적으로 논리 "1"을 출력한다. 따라서, 출력라인들 O1~O16상의 순차적 논리 "1"에 따라 앤드 게이트들 AND1~AND16은 순차적으로 R 메모리 (112) 로부터 읽어내진 디더링 패턴의 디더 화소 값들 D11, D12, D13, D14, D21, D22, . . . , D44를 출력한다. 앤드게이트들 AND1~AND16으로부터 순차적으로 출력된 디더 화소값들 D11, D12, D13, D14, D21, D22, . . . , D44은 각각 6비트들인 R 데이터의 화소 값들 R11, R12, R13, R14, R21, R22, . . . , R44와 순차적으로 각각 가산되고 R 디더 처리된 화소 값들 RO11, RO12, RO13, RO14, RO21, RO22, . . . , RO44를 순차적으로 출력한다. AD1~AD6은 가산기들이다.
도 4를 참조하면, 도 3의 R 데이터 화소 값과 디더링 화소 값을 가산한 R 디더 처리된 화소 값을 나타낸 설명도가 도시되어 있다. 첨자 ij는 i번째 행의 j번째 열을 의미한다. 여기에서 i와 j는 각각 1 내지 4의 정수이다. 따라서, 예를 들면, R32는 3번째 행, 즉 3번째 게이트 라인 상의 2번째 열, 즉 2번째 데이터 라인 상의 화소의 R 데이터의 화소 값을 나타내고, 마찬가지 방식으로, D32는 3번째 행, 즉 3번째 게이트라인 상의 2번째 열, 즉 2번째 데이터 라인 상의 화소의 디더 패턴의 디더화소 값을 의미한다. 따라서 3번째 게이트 라인과 2번째 데이터 라인의 교차점에 있는 화소의 R 디더 처리된 화소값 RO32는 R32와 D32의 합이 된다.
도 5를 참조하면 화상 데이터 DATA와 메인 클럭 MCLK 및 데이터 인에블 DE신호를 컴퓨터 그래픽 제어기 카드로부터 입력하고 프레임 검출 신호 (VS)와 상기 프레임 검출신호의 상승 에지 검출 신호, 즉 프레임 시작 펄스 (VSR)의 발생을 나타내는 타이밍 도가 나타나 있다. 1366 x 768의 해상도를 가정하고 있기 때문에 한 수직 또는 프레임의 주기 1F는 768개의 수평 펄스들을 가지며 상기 수평 펄스들의 하이 레벨에서 유효 데이터가 입력한다. 768개의 수평 펄스들 후 약 7 내지 100개의 수평 펄스에 해당하는 로우 레벨의 데이터 무효 영역을 가지며, 이 후 1F의 기간이 반복된다. 한 프레임의 주기 1F의 프레임 식별 신호 (VS)는 DE신호의 상승 에지로 부터 768개의 하이 펄스들을 카운트한 후 미리 설정된 수의 메인 클럭까지 하이 레벨을 유지하는 신호이다. 프레임 시작 펄스 (VSR)은 상기 프레임 식별신호 (VS)의 상승 에지를 검출한 신호이다. 프레임 식별 신호 (VS)는 프레임 시작 펄스를 검출하기 위한 신호이기 때문에 첫 번째 수평 펄스의 상승 에지에서 하이 레벨이 되고 768개의 수평 펄스 후 그 다음 프레임이 시작되기 전에 적절한 때에 로우 레벨로 가는 신호가 될 수 있다는 것은 이 분야의 통상의 지식을 가진 자는 용이하게 이해할 것이다.
도 6을 참조하면, 한 프레임의 주기 1F를 확대한 수평 기간들과 메인 클럭 MCLK와 상기 수평 기간들의 각각의 수평 시작 신호를 나타내는 타이밍도가 도시되어 있다. 각 수평기간, 즉 데이터 인에이블 신호 DE가 하이 레벨을 유지하는 기간 동안 메인 클럭 MCLK는 1366개의 클럭 펄스들을 갖는다. 수평 시작 신호 (DER)은 데이터 인베이블 신호 DE의 상승 에지들을 검출한 신호이다. 따라서 수평 시작 신호 (DER)는 게이트 시작 펄스가 될 수 있다.
도 7은 도 5의 프레임 식별신호와 프레임 시작 펄스 및 4비트의 프레임 카운트 신호를 발생하는 개략적 회로도이다.
플립플롭(130)은 도 5의 데이터 인에이블 신호 DE를 J단자로 메인 클럭 MCLK를 클럭 단자로 그리고 768개의 수평 펄스들 후 적절한 시간에 하이 레벨이 되는 신호를 K단자로 입력하고 도 5의 프레임 식별 신호 (VS)를 발생하는 JK플립플롭이 될 수 있다. 플립플롭(132), 인버터(134)와 앤드게이트(136)으로 구성된 회로로 프레임 식별신호 (VS)의 상승 에지를 검출하는 상승 에지 검출회로(140)이다. 상승에지 검출 회로(140)은 프레임 식별 신호 (VS)의 상승 에지를 검출한 프레임 시작 펄스 (VSR)을 발생한다. 프레임 카운터(138)은 프레임 시작 펄스 (VSR)을 카운트하는 4비트 업 카운터이다. 상기 프레임 카운터(138)은 16을 카운트 한 후 리세트된다.
도 8은 도 6의 수평 시작 신호와 라인 카운터 신호를 발생하는 개략적 회로도이다. 데이터 인에블 신호 DE의 상승에지를 검출하는 상승에지 검출회로(150)는 플립플롭(142), 인버터(144) 및 앤드게이트(146)으로 구성되고 수평시작 신호 DER을 발생한다. 라인 카운터(148)은 수평 시작 신호 DER을 카운트하는 2비트 업 카운터이고 2비트 카운트 후 리세트된다. 라인 카운터(148)은 라인 카운트 신호 L0와 L1을 출력한다.
도시하지 않았지만, 수평 시작 신호 (DER)의 상승 에지에서 리세트 되고 메인 클럭 MCLK의 반전 신호의 상승 에지를 카운트하는 2비트 업 카운터가 되는 픽셀 카운터가 있을 수 있다. 픽셀 카운터는 픽셀 카운트 신호 P0와 P1을 발생한다.
도 9는 3차원 영상의 계조 표시 능력을 증가시키기 위해 도 2의 화상 메모리에 저장되는 디더 패턴들을 나타낸 도면이고, 다수의 프레임들, 즉 제1 내지 제16프레임들과 관련된 화상 데이터의 LSB 3비트의 비트 값들의 관계를 나타낸 도면이다. 도 9에 000의 LSB 3비트와 관련된 제1 내지 제16프레임들의 디더 패턴들이 나타나 있지 않지만, 디더 패턴들에 있는 디더 화소 값들이 모두 "0"의 디지털 값들을 갖는 디더 패턴들이 라는 것을 유의해야 한다. 또한 도 9에서 알 수 있는 바와 같이, 각 홀수 프레임들과 그것들 이후에 인접한 각 짝수 프레임들로 구성된 프레임 쌍들, 즉 제1 및 제2 프레임들, 제3 및 제4프레임들, . . . , 제15 및 제16 프레임들은 동일한 디더 패턴들을 갖는다는 것을 또한 유의해야 한다. 따라서 3D 영상 표시를 위한 왼쪽 눈 영상과 오른쪽 눈 영상을 표시하는 디더 패턴들은 각 프레임 쌍들에서 동일한 디더 패턴들을 갖는다. 전술된 바와 같이 각 디더 패턴은 디더 화소들의 4 x 4 디더 블록이다. 따라서, 각 디더 패턴은 i개의 행들과 j개의 열들로 표현되는 행렬로 표현될 수 있다. 도 9에 나타낸 각 디더 패턴은 i=1, 2, 3, 4이고 j=1, 2, 3, 4이다. 각 디더 패턴은 연속하는 행들 또는 라인들의 일련의 디더 화소 값들, 즉 D11, D12, D13, D14, D21, D22 . . . . D44의 디더 화소 값들 Dij로 표현될 수 있고 이들 디더 화소 값들이 R, G 및 B메모리들의 각각에 저장될 수 있다. 도 2에 나타낸 R, G 및 B 메모리들의 각각은 하위 4비트들과 상위 3비트들, 즉, 총 7비트들로 구성된 어드레스로 읽을 수 있게 디더 패턴들이 저장된다. 그러므로 어드레스의 하위 4비트들은 프레임들의 일련 번호를 나타내고 그것의 상위 3비트들은 각 디더 패턴의 디더링 화소들의 수를 나타낸다. 여기에서, 디더링 화소들은 디지털 디더 값들 "1"을 가지는 화소들을 나타내고 디더링 되지 않은 화소들은 디지털 디더 값들 "0"을 가지는 화소들을 나타낸다. 어드레스의 상위 3비트들은 입력하는 화상 데이터의 최하위 3비트들을 나타내고 그것의 하위 4비트들은 프레임 카운터(138)의 출력 비트들 F0~F3이다. 그러므로, 어드레스의 상위 3비트들의 상위 값은 디지털 디더 값 1을 가지는 디더링 화소들의 수를 의미하고 그것의 하위 4비트들의 하위 값은 프레임 번호를 의미한다. 예를 들어, 1010001의 어드레스가 도 2의 R 메모리(112)의 어드레스 단자들로 입력한다 가정하면, 상기 어드레스의 상위 3비트들, 즉 101의 상위 값은 5이고 그것의 하위 4비트들, 즉 0001의 하위 값은 1이기 때문에 상기 어드레스는 R데이터의 최하위비트(LSB) 3비트 101과 제2프레임에 대응하는 디더 패턴, 즉 1000,0101,0100,0010의 디더 화소 값들을 상기 R 메모리(112)로 부터 읽어 내게 한다.
도 10은 2차원(이하 "2D" 라 함) 영상의 계조 표시를 위한 화상 메모리들에 저장되는 디더 패턴들을 나타낸 도면이다. 도 9와 관련하여 전술된 바와 같이, 000의 LSB 3비트에 관련된 제 1 내지 제 8 프레임들의 디더 패턴들이 도시의 편의상 생략되었다는 것을 유의 해야 한다. 2D 영상의 계조 표시를 위하여, 각 어드레스는 총 6비트들로 구성된다. 8개의 프레임들의 존재로 인해, 각 어드레스는 프레임의 번호를 나타내는 하위 3비트들과 전술된 바와 같이 디더 값들 1의 디더 화소들을 나타내는 상위 3비트들로 구성된다. 도 9와 관련하여 설명된 바와 같이 R, G 및 B 메모리들(112, 114, 116)의 각각은 각 R, G, 및 B 데이터의 LSB 3비트의 상위 비트들과 3비트 프레임 카운터로부터 하위 3비트들로 구성되는 어드레스에 대응하는 디더 패턴들을 읽어 내도록 디더 패턴들을 저장할 수 있다.
도 11은 본 발명에 따라 입체 또는 3D 영상 표시를 위한 방법을 나타내는 흐름도이다.
이하, 본 발명에 따라 3D 영상 표시를 하기 위한 디더 처리된 화상 데이터를 발생하는 방법이 도 11을 참조하여 상세히 설명된다.
액정표시장치(100)가 S1과정에서 전원의 인가 즉 파워 온이 되고 카운터들이 리세트 되는 등의 초기화가 되면, 도시되지 않은 여러 작동 프로그램이 저장된 EEPROM에 저장된 디더 패턴들이 S2과정에서 도 2에 도시된 R, G 및 B 메모리들 (112, 114, 116)로 로딩이 된다. R, G 및 B 메모리들 (112, 114, 116) 즉, 화상 메모리(210)의 각각에 저장된 3D 디더 패턴들은 도 9와 관련하여 설명된 일련의 디더 화소들이다. 따라서, 본 발명의 특징에 따라, 인접한 홀수와 짝수 프레임들의 3D 디더 패턴들은 동일한 디더 패턴들을 갖는다. EEPROM에는 도 10과 관련하여 설명된 2D 디더 패턴들의 디더 화소 값들이 또한 전원 온 시에 화상 메모리에 로딩될 수 있다. 2D 디더 패턴들은 다른 디더 패턴들을 갖는다. 즉, 2D 디더 패턴들 중 어느 하나의 디더 패턴의 디더 화소들은 타의 디더 패턴들의 디더 화소들과 다르고, 중복된 디더 패턴들은 없다.
그 후, 액정 표시장치(100)로 화상 데이터, 메인 클럭 MCLK와 데이터 인에이블 DE 신호가 S3과정에서 입력한다. 과정 S4에서 DE신호가 존재하는 지를 판단한다. DE 신호가 없다면 과정 S3으로 되돌아 간다. DE신호가 있다면, 사용자가 3D 영상표시를 선택했는지 여부를 S5에서 판단한다. 사용자는 선택장치에 의해 3D 또는 2D 영상표시를 선택할 수 있다. 예를 들어 선택 스위치와 이 선택스위치로부터 전기적 디지털 신호에 의해 3D 또는 2D 영상표시를 선택하는 멀티 플랙서가 사용될 수 있다. 사용자가 3D 영상표시를 선택했다면, S6 과정에서 전술된 프레임 카운터(138)의 출력들 F3F2F1F0로 부터 첫 번째 프레임을 카운트하면 현재 프레임은 1로 설정된다. S7과정에서, 라인 카운터(148), 및 화소 카운터로부터 각각 라인 카운터 출력들 L1L0, 및 화소 카운터 출력 P1P0를 발생한다. 프레임 카운터(138)의 출력들인 F3F2F1F0 하위비트들과 R, G 및 B 데이터 즉 화상 데이터의 각 데이터의 LSB 3비트들의 상위 비트들로 구성되는 7비트들의 어드레스로 화상 메모리(210)에 저장된 디더 패턴들을 읽어낼 수 있다. 예를 들어, F3F2F1F0가 0000이고 LSB 3비트들이 100이라고 가정하면, 어드레스는 1000000이고, 제1프레임의 4개의 디더 값들을 갖는 1000,0001,0100,0010의 디더 화소들의 값들을 화상 메모리들(210)로부터 읽어 낼 수 있다. 읽어낸 디더 화소 값이 Dij라 가정하면, i는 행, 즉 라인의 번호를 의미하고 j는 열, 즉 화소의 번호를 의미하기 때문에 Dij는 i번째 라인의 j번째 화소를 의미한다. 그러므로 2비트 라인 카운터(148)과 2비트 화소 카운터의 출력들 L0L1와 P0P1 각각 i번째 라인의 j번째 화소를 지정할 수 있다.
S8과정에서 프레임 카운터(138)의 출력 값이 첫 번째, 즉 홀수 번째 프레임 인가를 판단한다. 현재 프레임이 첫 번째 프레임이기 때문에, S10 과정으로 간다. S10과정에서 도 3과 도 4와 관련하여 설명된 바와 같이 각 디더 패턴 의 디더 화소 값들 Dij과 R 데이터의 화소 값들 Rij를 가산하고 디더 처리된 R 데이터 ROij를 발생한다. 즉 라인 카운터(148)의 출력 L0L1이 00이면 i=1이다. 즉 디더 패턴, 즉 4 x 4 디더 블록에서 첫 번째 라인이 선택된다. 그러면 화소 카운터가 1을 증가하면서 카운트하고 4를 카운트하면 리세트된다. 즉, 화소 카운터의 출력 P1P0은 00, 01, 10, 11을 순차적으로 출력하고, 디더 화소 값들 D11, D12, D13, D14를 지정한다. 그 후 라인 카운터(148)의 출력 L1L0는 01되고 두 번째 라인이 지정된다. 그 후 전술한 바와 같이 화소 카운터는 순차적으로 카운트하고 4을 카운트한 후 리세트된다. 그러므로 디더 화소 값들 D21, D22, D23, D24이 지정된다. 이와 같은 방식으로 상기 디더 패턴의 16개 디더 화소 값들 D11, D12, D13, D14, D21, . . . , D44이 지정된다. 그러면 R 데이터 논리 및 가산기에 관한 도 3과 관련하여 설명한 바와 같이 라인 카운터와 화소 카운터의 출력들 P1P0L1L0에 따라 디더 패턴의 디더 화소 값들 Dij와 R 데이터의 R 화소 데이터 값들 Rij이 각각 가산되고 각각 6비트들을 가지는 16개의 디더 처리된 R 데이터 ROij가 상기 화상 논리 및 가산기(220)로부터 출력한다. S11 과정에서, 첫 번째 프레임의 디더 처리된 화상 데이터의 4 x 4 데이터 블록이 LCD 패널(102) 상에 반복적으로 표시된다. 즉, R 데이터가 입력하는 경우를 예를 들어 설명한다면 게이트 라인 G1 상에 게이트 턴온 전압이 인가될 때 4개의 디더 처리된 데이터 RO11, RO12, RO13, 및 RO14에 대응하는 아날로그 값들이 데이터 라인들 D1~Dm을 통해 게이트 라인 G1 상의 화소들로 반복 공급된다. 그 후 게이트라인 G2의 턴온 시, 데이터 RO21, RO22, RO23 및 RO24에 대응하는 아날로그 값들이 게이트 라인 G2 상의 화소들로 반복 공급된다. 이와 같은 방식으로 게이트 라인 G4 상의 화소들로 데이터 RO41, RO42, RO43 및 RO44에 대응하는 아날로그 값들이 반복 공급된 후, 게이트 라인 G5의 턴온 시, 상기 데이터 RO11, RO12, RO13 및 RO14에 대응하는 아날로그 값들이 게이트 라인 G5 상의 화소들로 반복 공급된다. 이와 같은 방법으로 LCD 패널(102) 상에 4 x 4 데이터 블록이 반복적으로 표시된다.
S12 과정에서 마지막 프레임, 즉 16번째 프레임이 아니기 때문에 S13과정으로 간다. S13과정에서 현재의 프레임에 1을 가산한 그 다음 프레임인 두 번째 프레임을 현재의 프레임으로 설정하고 S7 과정에서 전술한 바와 같이 리세트된 라인 카운터와 화소 카운터가 작동된다. S8 과정에서 현재의 프레임은 두 번째 즉 짝수 프레임이기 때문에 S9 과정으로 간다. S9 과정에서, 이전 프레임과 동일한 디더 패턴을 발생한다. 따라서 본 발명의 특징에 따라, 첫 번째, 즉 홀수 프레임과 인접한 두 번째, 즉 짝수 프레임은 서로 동일한 디더 패턴을 갖는다. S9 과정 후, 전술된 S10과 S11과정들이 전술된 바와 같은 방법으로 두 번째 프레임에서 행해진다. 현재의 프레임, 즉 두 번째 프레임은 마지막 프레임이 아니기 때문에 S13 과정으로 가고, 세 번째 프레임을 현재 프레임으로 설정한 후, S7, S8, S10 및 S11 과정들을 수행한다. 세 번째 프레임은 마지막 프레임이 아니기 때문에 S13 과정에서 4번째 프레임을 현재 프레임으로 설정하고, 그 후 S7, S8, S9, S10 및 S11 과정들을 수행한다. 현재 프레임이 마지막 프레임 즉 768라인이 될 때까지 전술된 과정들과 동일한 방식으로 수행되고, 현재 프레임이 마지막 프레임을 즉 프레임 카운터(138)가 16개의 프레임을 카운트하면 프레임 카운터(138)는 리세트 되고 첫번째라인부터 다시 시작하는 S6과정으로 돌아가고 S6~S12와 S20과정들은 전원오프와 같은 S20과정의 영상 표시 종료까지 반복된다.
만약 사용자가 2D 영상 표시를 선택하는 경우, S5 과정에서 3D 영상 표시가 아니기 때문에 과정 S14로 간다. 전술한 바와 같이 프레임 카운터의 출력에 의해 현재의 프레임은 첫 번째 프레임으로 설정된다. 도 10과 관련하여 설명된 바와 같이 3비트 프레임 카운터로부터 출력하는 3비트 출력들 F0, F1 및 F2의 하위비트와 각 R, G, 및 B 데이터의 LSB 3비트들의 상기 비트로 구성된 총 6비트들은 R, G, 및 B 메모리들 (112, 114, 116)에 저장된 디더 패턴들을 읽어 내기 위한 어드레스이다. 따라서, 도 10에 나타낸 바와 같이 상기 어드레스에 따라 각 R, G 및 B 메모리에 디더 패턴들이 저장되어 있다. 3비트 프레임 카운터는 8개의 프레임이 카운트 될 때마다 리세트되고 그 후 제1프레임부터 제8프레임까지 연속적으로 카운트한다. 현재 프레임의 라인들과 화소들을 2비트 라인 카운터와 2비트 화소 카운터가 카운트 한 후 라인 카운트 출력들 L0L1와 화소 카운트 출력들 P0P1을 출력한다. 과정 S16에서, 제1프레임과 각 R, G, 및 B 데이터의 LSB 3비트에 대응하는 디더 패턴이 각 R, G, 및 B 메모리들로부터 읽어 내진다. 이 읽어내진 디더 패턴의 디더 화소 값들 Dij와 R 데이터의 화소 값들 Rij이 도 3에 도시된 회로에 의해 가산되고 디더 처리된 데이터, 즉 디더 처리된 R 화소 값들 ROij를 출력한다. S17과정에서 디더 처리된 R 데이터 ROij의 4 x 4 디더 처리된 블록을 LCD 패널에 전술된 방식으로 첫 번째 프레임에 반복 표시한다. S18과정에서 첫 번째 프레임은 마지막 프레임이 아니기 때문에 S19과정에서 현재 프레임에서 1만큼 증가한 프레임을 현재 프레임으로 설정한다. 따라서, 현재 프레임은 제2프레임이 제2프레임에서 전술된 바와 같이 S15, S16, S17 및 S18과정을 반복한다. 이와 같은 방식으로 현재 프레임이 마지막 프레임 즉 제8프레임이 될 때까지 전술된 과정들을 반복하고 2D 영상 표시가 종료될 때까지 S14~S20과정들이 반복된다.
전술된 바와 같이, 본 발명은 컴퓨터 그래픽 제어기 카드로부터 수직 및 수평동기 신호들이 없는 데이터 인에이블 DE 신호가 제어되는 데이터 인에이블 DE 동작 모드에 대해 설명 하였지만, 본 발명은 수직 및 수평 동기 신호들과 화상 데이터 및 메인 클럭이 제공되는 동작 모드에서도 사용될 수 있다. 데이터 인에이블 DE 신호의 입력 없이 수평 및 수직 동기 신호들이 제공되는 경우 데이터 인에이블 DE 신호를 검출할 수 있기 때문에 본 발명이 적용될 수 있다는 것을 당해 기술에서 통상의 지식을 가진 자는 용이하게 이해할 수 있다.
본 발명의 3D 영상표시를 위해 도 9에 나타낸 디더 패턴들의 디더 화소 값들이 화상 메모리(210)에 저장되는 경우 설명이 이루어졌다. 도 9에서 알 수 있는 바와 같이, 인접한 홀수와 짝수 프레임들이 동일한 데이터 패턴들을 갖기 때문에 중복된 디더 화소 값들이 중복되어 저장되어 있다. 중복을 피하기 위해 변경된 실시예가 행해 질 수 있다. 즉, 중복 저장을 피하기 위해 도 10에 나타낸 디더 패턴들을 3D 영상 표시를 위해 화상 메모리(210)에 저장할 수 있다. 도 10에 나타낸 디더 패턴들이 화상 메모리(210)에 저장된 경우, 도 7에 도시된 프레임 카운터(138)의 카운터 출력 F1, F2 및 F3 의 하위 3비트와 화상데이터의 최하위 3비트로 구성된 총 6비트가 화상 메모리(210)로부터 디더 패턴들을 읽어내기 위한 어드레스로 사용될 수 있다. 그러한 경우 프레임 카운터(138)가 16개 프레임들을 카운트 할 때, 인접한 홀수와 짝수 프레임들에서 동일한 디더 패턴들을 화상 메모리(210)로부터 읽어 낼 수 있다.
102 : LCD 패널
104 : 소스 드라이버
106 : 데이터 드라이버
108 : 타이밍 제어기
110 : 데이터 처리기
112, 114, 116 : R, G 및 B 메모리들
118, 120, 122 : R, G 및 B 논리 및 가산기
124 : 디코더
130 : 플립플롭
132 : 플립플롭
134 : 인버터
136 : 앤드게이트
138 : 프레임 카운터
140 : 상승에지 검출회로

Claims (6)

  1. 입체 영상 표시를 위한 디더 처리된 화상 데이터를 발생하는 방법에 있어서,
    화상데이터의 미리 정해진 비트들과 복수의 프레임들의 각각을 나타내는 비트들로 구성된 어드레스에 따라 읽어 내진 좌측 디더 화소 값들과 좌측 화상데이터의 화상 화소 값들을 가산하여 홀수 프레임들의 기간들에서 좌측 디더처리된 화상 데이터를 발생하는 과정; 및
    상기 어드레스에 의해 읽어 내진 우측 디더 화소 값들과 우측 화상 데이터의 화상 화소 값들을 가산하여 짝수 프레임들의 기간들에서 우측 화상 데이터를 발생하는 과정을 포함하고,
    홀수 프레임들 중 어느 하나와 이것의 뒤를 따르는 짝수 프레임들로 구성된 홀수와 짝수 프레임들의 쌍들의 각각은 서로 동일한 디더 처리된 화상 데이터를 가짐을 특징으로 하는 입체 영상 표시를 위한 디더 처리된 화상 데이터를 발생하는 방법.
  2. 제1항에 있어서, 상기 인접한 홀수와 짝수 프레임들의 쌍들은 서로 다른 디더 처리된 화상 데이터를 가짐을 특징으로 하는 입체 영상표시를 위한 디더 처리된 화상 데이터를 발생하는 방법.
  3. 입체 영상 표시를 위한 디더 처리된 화상 데이터를 발생하는 장치에 있어서,
    화상 데이터의 미리 정해진 비트들과 복수의 프레임들의 각각을 나타내는 비트들로 구성된 어드레스에 따라 디더 화소 값들을 저장하는 화상 메모리;
    상기 화상 메모리로부터 상기 어드레스에 의해 읽어 내진 좌측 디더 화소 값들과 좌측 화상데이터의 화상 화소 값들을 가산하여 홀수 프레임들의 기간들에서 좌측 디더처리된 화상 데이터를 발생하고, 상기 화상 메모리로부터 상기 어드레스에 의해 읽어 내진 우측 화상 데이터의 화상 화소 값들과 우측 디더 화소 값들을 가산하여 짝수 프레임들의 기간들에서 우측 화상 데이터를 발생하며, 홀수 프레임들 중 어느 하나와 이것의 뒤를 따르는 짝수 프레임들로 구성된 홀수와 짝수 프레임들의 쌍들의 각각은 서로 동일한 디더 처리된 화상 데이터를 갖도록 상기 각각의 프레임들에 대한 디더 처리된 화상 데이터를 발생하는 화상 논리 및 가산기를 포함함을 특징으로 하는 입체 영상 표시를 위한 디더 처리된 화상 데이터를 발생하는 장치.
  4. 제3항에 있어서, 상기 인접한 홀수와 짝수 프레임들의 쌍들은 서로 다른 디더 처리된 화상 데이터를 가짐을 특징으로 하는 입체 영상 표시를 위한 디더 처리된 화상데이터를 발생하는 장치.
  5. 좌측 눈 액정과 우측 눈 액정을 가지는 액정 셔터 안경을 사용하여 입체 영상을 보기 위한 입체 영상표시 장치에 있어서,
    데이터 선들과 게이트 선들의 교차하는 위치들에 있는 다수의 화소들을 포함하는 액정표시 패널과,
    상기 데이터 선들을 주사하는 게이트 드라이버와,
    좌측과 우측 화상 데이터를 가지는 화상 데이터로부터 상기 데이터 선들 상에 화소 아날로그 값들을 공급하는 데이터 드라이버와,
    상기 좌측 눈 액정이 턴온되고 상기 우측 눈 액정이 턴 오프 될 때 입력하는 화상데이터의 화상 화소 값들과 좌측 디더 화소 값들을 가산하고 홀수 프레임들의 기간들에서 좌측 화상 데이터를 발생하고,
    상기 좌측 눈 액정이 턴 오프되고 상기 우측 눈 액정이 턴온 될 때 상기 입력하는 화상 데이터의 화상 화소 값들과 우측 디더 화소 값들을 가산하고 짝수 프레임들의 기간들에서 우측 화상 데이터를 발생하는 데이터 처리기를 포함하고,
    홀수 프레임들 중 어느 하나와 이것의 뒤를 따르는 짝수 프레임들로 구성된 홀수와 짝수 프레임들의 쌍들의 각각은 서로 동일한 디더 처리된 화상 데이터를 가짐을 특징으로 하는 입체 영상 표시 장치.
  6. 제5항에 있어서, 상기 홀수와 짝수 프레임들의 상기 쌍들은 서로 다른 디더 처리된 화상 데이터를 가짐을 특징으로 하는 입체 영상 표시장치.
KR1020100053335A 2010-06-07 2010-06-07 입체 영상 디스플레이를 위한 디더 패턴 발생 방법 및 장치 KR101676878B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100053335A KR101676878B1 (ko) 2010-06-07 2010-06-07 입체 영상 디스플레이를 위한 디더 패턴 발생 방법 및 장치
US12/892,703 US8537176B2 (en) 2010-06-07 2010-09-28 Method and apparatus for generating dithered image data for stereoscopic image display
JP2010262240A JP5581186B2 (ja) 2010-06-07 2010-11-25 立体画像表示のためのディザ処理された画像データ生成方法及び画像データ生成装置
CN201110112396.5A CN102270438B (zh) 2010-06-07 2011-05-03 用于为立体图像显示产生抖动图像数据的设备和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100053335A KR101676878B1 (ko) 2010-06-07 2010-06-07 입체 영상 디스플레이를 위한 디더 패턴 발생 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20110133760A KR20110133760A (ko) 2011-12-14
KR101676878B1 true KR101676878B1 (ko) 2016-11-17

Family

ID=45052720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100053335A KR101676878B1 (ko) 2010-06-07 2010-06-07 입체 영상 디스플레이를 위한 디더 패턴 발생 방법 및 장치

Country Status (4)

Country Link
US (1) US8537176B2 (ko)
JP (1) JP5581186B2 (ko)
KR (1) KR101676878B1 (ko)
CN (1) CN102270438B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11455932B2 (en) 2020-06-02 2022-09-27 Samsung Display Co., Ltd. Driving controller, display apparatus including the same and method of driving display panel using the same

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4932027B1 (ja) * 2010-11-15 2012-05-16 株式会社ナナオ 映像表示方法およびそれを用いた液晶表示装置
US20120154559A1 (en) * 2010-12-21 2012-06-21 Voss Shane D Generate Media
KR101888672B1 (ko) * 2011-07-27 2018-08-16 엘지디스플레이 주식회사 입체영상 표시장치와 그 구동방법
CN102903318B (zh) * 2011-07-29 2015-07-08 深圳云英谷科技有限公司 显示器的子像素排列及其呈现方法
US9823696B2 (en) 2012-04-27 2017-11-21 Nokia Technologies Oy Limiting movement
US20130300730A1 (en) * 2012-05-14 2013-11-14 Shenzhen China Star Optoelectronics Technology Co., Ltd. Lcd system and method for displaying image therein
CN102682730A (zh) * 2012-05-14 2012-09-19 深圳市华星光电技术有限公司 液晶显示系统及其影像显示方法
KR101981288B1 (ko) 2012-07-13 2019-05-23 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 입체 영상 표시 방법
CN103077692B (zh) * 2013-02-05 2015-09-09 深圳市华星光电技术有限公司 液晶显示器驱动方法及使用该方法的液晶显示控制电路
US9852677B2 (en) * 2014-11-04 2017-12-26 Intel Corporation Dithering for image data to be displayed
US10176639B2 (en) * 2014-11-27 2019-01-08 Magic Leap, Inc. Virtual/augmented reality system having dynamic region resolution
KR102305502B1 (ko) * 2014-12-22 2021-09-28 삼성디스플레이 주식회사 스캔라인 드라이버 칩 및 이를 포함하는 디스플레이 장치
CN113160761B (zh) * 2021-04-20 2023-10-03 惠州市华星光电技术有限公司 驱动方法、驱动电路及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006317660A (ja) 2005-05-12 2006-11-24 Nippon Hoso Kyokai <Nhk> 画像表示制御装置、ディスプレイ装置及び画像表示方法
JP2009031523A (ja) 2007-07-26 2009-02-12 Sony Corp 立体映像表示装置及び立体映像表示方法
JP2010038968A (ja) 2008-07-31 2010-02-18 Toshiba Corp 表示制御装置および表示制御方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1262942A1 (en) * 2001-06-01 2002-12-04 Deutsche Thomson-Brandt Gmbh Method and apparatus for processing video data for a display device
JP2004015146A (ja) * 2002-06-04 2004-01-15 Mitsubishi Electric Corp 画像処理装置および画像処理方法
KR20050055459A (ko) * 2003-12-08 2005-06-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100997978B1 (ko) * 2004-02-25 2010-12-02 삼성전자주식회사 액정 표시 장치
US7327373B2 (en) 2004-03-09 2008-02-05 Novatek Microelectronics Corp. 3D dither algorithm
JP4507869B2 (ja) * 2004-12-08 2010-07-21 ソニー株式会社 表示装置および表示方法
JP5086524B2 (ja) * 2005-01-13 2012-11-28 ルネサスエレクトロニクス株式会社 コントローラ・ドライバ及びそれを用いた液晶表示装置
KR101574525B1 (ko) * 2008-08-26 2015-12-07 삼성디스플레이 주식회사 표시 장치와 그 구동 방법
TWI366800B (en) * 2008-09-08 2012-06-21 Chunghwa Picture Tubes Ltd Image processing method
US8416256B2 (en) * 2009-03-18 2013-04-09 Stmicroelectronics, Inc. Programmable dithering for video displays
JP5343714B2 (ja) * 2009-06-05 2013-11-13 ソニー株式会社 映像処理装置、表示装置および表示システム
JP5526628B2 (ja) * 2009-07-03 2014-06-18 ソニー株式会社 映像表示装置および映像表示システム
TWI409793B (zh) * 2009-07-16 2013-09-21 Chunghwa Picture Tubes Ltd 在顯示器上對畫素資料進行遞色的電路與方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006317660A (ja) 2005-05-12 2006-11-24 Nippon Hoso Kyokai <Nhk> 画像表示制御装置、ディスプレイ装置及び画像表示方法
JP2009031523A (ja) 2007-07-26 2009-02-12 Sony Corp 立体映像表示装置及び立体映像表示方法
JP2010038968A (ja) 2008-07-31 2010-02-18 Toshiba Corp 表示制御装置および表示制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11455932B2 (en) 2020-06-02 2022-09-27 Samsung Display Co., Ltd. Driving controller, display apparatus including the same and method of driving display panel using the same
US11756472B2 (en) 2020-06-02 2023-09-12 Samsung Display Co., Ltd. Driving controller, display apparatus including the same and method of driving display panel using the same

Also Published As

Publication number Publication date
CN102270438B (zh) 2015-11-25
KR20110133760A (ko) 2011-12-14
US20110298789A1 (en) 2011-12-08
JP2011259404A (ja) 2011-12-22
JP5581186B2 (ja) 2014-08-27
CN102270438A (zh) 2011-12-07
US8537176B2 (en) 2013-09-17

Similar Documents

Publication Publication Date Title
KR101676878B1 (ko) 입체 영상 디스플레이를 위한 디더 패턴 발생 방법 및 장치
US8797231B2 (en) Display controller, display device, image processing method, and image processing program for a multiple viewpoint display
US8199173B2 (en) Liquid crystal display apparatus, portable device, and drive method for liquid crystal display apparatus
CN102262867B (zh) 液晶显示器及其驱动方法
CN101995694B (zh) 液晶显示器及其控制点反转的方法
KR101477967B1 (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
JP5367063B2 (ja) 立体表示装置の駆動方法および立体表示装置
KR101876848B1 (ko) 2차원 및 3차원 겸용 영상 표시장치, 및 2차원 및 3차원 영상 표시 방법
US20100149151A1 (en) Liquid crystal display
KR101787020B1 (ko) 입체 영상 표시장치 및 이를 위한 데이터 처리 방법
CN102097076A (zh) 显示设备
CN101197118B (zh) 用于改进的frc技术的显示设备和控制驱动器
US8089556B2 (en) Flat display and driving method thereof
CN102968948A (zh) 驱动电路、显示器和驱动显示器的方法
US20120120057A1 (en) Display Driver Circuit, Operating Method Thereof, and User Device Including the Same
US8928688B2 (en) Method for dithering in display panel and associated apparatus
US9653030B2 (en) Driving method for liquid crystal display panel, core panel of display, and liquid crystal display device
CN115516549A (zh) 显示驱动方法、显示驱动装置及显示装置
CN111341235B (zh) 一种显示面板的驱动装置及显示装置
US8913077B2 (en) Image processing apparatus and image processing method
CN105468312B (zh) 一种图像显示方法及装置
US20110216174A1 (en) Method for displaying stereoscopic images
CN116741072A (zh) 显示装置以及驱动该显示装置的方法
CN117809591A (zh) 一种显示屏的驱动方法、驱动系统和显示装置
CN117496918A (zh) 一种显示控制方法、显示控制装置和系统

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant