TWI409793B

TWI409793B - 在顯示器上對畫素資料進行遞色的電路與方法

Info

Publication number: TWI409793B
Application number: TW098124081A
Authority: TW
Inventors: Yu Ju Lee; Tzu Chiang Shen
Original assignee: Chunghwa Picture Tubes Ltd
Priority date: 2009-07-16
Filing date: 2009-07-16
Publication date: 2013-09-21
Also published as: US8253756B2; TW201104663A; US20110012918A1

Description

在顯示器上對畫素資料進行遞色的電路與方法

本發明係揭露一種在顯示器上對畫素資料進行遞色(Dither)的電路與方法，尤指一種將奇畫素與偶畫素所使用之查詢表整合在一起以減少在顯示器上對畫素資料進行遞色時所需要的記憶體大小及邏輯閘數目的電路與方法。

遞色(Dither)係為一種當一般顯示器所能顯示之色系(或調色盤)無法顯示部分顏色，而顯示器又有顯示這些其本身無法顯示之顏色的需求時，所使用的一種技術。運用遞色技術，可以根據顯示器原有之色系或調色盤來混合出上述原本無法顯示的顏色來。請參閱第1圖，其為先前技術中所使用之一種遞色電路100的示意圖。如第1圖所示，遞色電路100包含一畫素計數器(Pixel Counter)102、一行計數器(Line Counter)104、一圖框計數器(Frame Counter)106、一資料切割模組108、一查詢表位址編碼器(Lookup Table Address Encoder)110、一第一查詢表112、一第二查詢表114、一第一加法器122、一第二加法器124、及一溢位處理模組120。畫素計數器102、行計數器104、及圖框計數器106係各自用來根據目前遞色電路100正在處理的畫素時脈(Pixel Clock)、行脈衝(Line Pulse)、及圖框脈衝(Frame Pulse)進行計數，以各自產生1位元之畫素計數PN、2位元之行計數LN、2位元之圖框計數FN。資料切割模組108係用來將10位元之第一奇畫素參數ON1切割為6位元之第二奇畫素參數ON2與4位元之第三奇畫素參數ON3，並將10位元之第一偶畫素參數EN1各自切割為6位元之第二偶畫素參數EN2與4位元之第三偶畫素參數EN3，其中第三奇畫素參數ON3之4位元在10位元之第一奇畫素參數ON1中佔據最低之四個權數(Weight)，亦即四個最小權數位元(Least Significant Bit，LSB)；同理，第三偶畫素參數EN3之4位元在10位元之第一偶畫素參數EN1中佔據最低之四個權數。查詢表位址編碼器110係將資料切割模組108所切割出來之4位元第三奇畫素參數ON3與第三偶畫數參數EN3與畫素計數器102、行計數器104、圖框計數器106各自產生之1位元畫素計數PN、2位元行計數LN、2位元圖框計數FN合併起來並加以排列組合，以各自產生一個9位元之奇畫素索引參數Index_Odd或一個9位元之偶畫素索引參數Index_Even。第一查詢表112係對應於奇畫素而事先儲存了大量之奇畫素遞色參數，同理，第二查詢表114係對應於偶畫素而事先儲存了大量之偶畫素遞色參數。第一查詢表112會根據查詢表位址編碼器110所產生之奇畫素索引參數Index_Odd來查詢對應之一1位元的奇畫素遞色參數DO，且第二查詢表114亦會根據查詢表位址編碼器110所產生之偶畫素索引參數Index_Even來查詢對應之一1位元的偶畫素遞色參數DE。第一加法器122會將代表奇畫素之6位元第二奇畫素參數ON2與1位元奇畫素遞色參數DO相加產生出一第四奇畫素參數ON4，再由溢位處理模組120判斷第四奇畫素參數ON4是否產生溢位；若未產生溢位，則輸出之6位元之輸出奇畫素參數ON5可直接指定為第四奇畫素參數ON4之六個最小權數位元，亦即第四奇畫素ON4由最低權位算起總共六個位元，且若第四奇畫素參數ON4產生溢位，則輸出6位元之輸出奇畫素參數ON5的上限值，亦即代表二進位位元串”111111”之十進位值63。同理，第二加法器124會將代表偶畫素之6位元第二偶畫素參數EN2與1位元偶畫素遞色參數DE相加而產生一第四偶畫素參數EN4，再由溢位處理模組120判斷第四偶畫素參數EN4是否產生溢位，以決定輸出偶畫素參數EN5之值，且處理溢位的程序與上述處理第四奇畫素參數ON4的程序相同，故不再加以贅述。

觀察第1圖可知，由於第一查詢表112或第二查詢表114所使用之索引參數中，都必須要使用到四個由原始畫素資料帶來的最小權數位元，且由於在查詢時需要將奇畫素與偶畫素分開處理，因此對於遞色電路100所使用之記憶體來說，第一查詢表112及第二查詢表114也會形成較大的負擔。舉例來說，第一查詢表112所使用之索引參數Index_Odd共九個位元，且所儲存之每一遞色參數係為一位元，故第一查詢表112之容量大小係為2⁹ x1共512個位元；同理，第二查詢表114之容量大小亦為512個位元；換言之，以一次處理單一顏色之子畫素的遞色電路100來說，所需的記憶體容量為512+512=1024個位元，若考慮到一般使用紅綠藍(RGB)三色的顯示器時，所需的記憶體容量也有1024x3=3072個位元。再者，在記憶體容量越大的情況下，也需要更大的晶片面積與更高的硬體成本，因此第1圖所示之遞色電路100仍存在有相當大的改進空間。

本發明係揭露一種在顯示器上對畫素資料進行遞色的電路。該電路包含一查詢表模組、一遞色參數解碼器、一第一加法器、一第二加法器、及一溢位處理模組。該查詢表模組係用來儲存一查詢表。該查詢表係用來儲存複數個以二進位表示之遞色參數。該複數個遞色參數之每一遞色參數係為將一對應之奇畫素遞色參數與一對應之偶畫素遞色參數一起進行編碼所產生。該遞色參數解碼器係用來接收該查詢表上被查詢之一第一遞色參數，並根據該第一遞色參數來產生一第二遞色參數及一第三遞色參數。該第二遞色參數係對應於一奇畫素。該第三遞色參數係對應於一偶畫素。該第一加法器之一第一輸入端係用來接收一奇畫素參數。該第一加法器之一第二輸入端係用來由該遞色參數解碼器接收該第二遞色參數。該第一加法器係根據該奇畫素參數與該第二遞色參數產生一已遞色奇畫素參數。該第二加法器之一第一輸入端係用來接收一偶畫素參數。該第二加法器之一第二輸入端係用來由該遞色參數解碼器接收該第三遞色參數。該第二加法器係根據該偶畫素參數及該第三遞色參數來產生一已遞色偶畫素參數。該溢位處理模組係用來檢查該已遞色奇畫素參數與該已遞色偶畫素參數是否產生溢位。該溢位處理模組係根據該已遞色奇畫素參數產生一輸出奇畫素參數，並根據該已遞色偶畫素參數產生一輸出偶畫素參數，以於一顯示器上根據該輸出奇畫素參數及該輸出偶畫素參數進行顯示。

本發明係揭露一種在顯示器上對畫素資料進行遞色的方法。該方法包含建立一查詢表，該查詢表係用來儲存複數個以二進位表示之遞色參數，且該複數個遞色參數之每一遞色參數係為將一對應之奇畫素遞色參數與一對應之偶畫素遞色參數一起進行編碼所產生；接收該查詢表上被查詢之一第一遞色參數，並根據該第一遞色參數來產生一第二遞色參數及一第三遞色參數，其中該第二遞色參數係對應於一奇畫素，且該第三遞色參數係對應於一偶畫素；根據一奇畫素參數與該第二遞色參數產生一已遞色奇畫素參數；根據一偶畫素參數及該第三遞色參數來產生一已遞色偶畫素參數；檢查該已遞色奇畫素參數與該已遞色偶畫素參數是否產生溢位；及根據該已遞色奇畫素參數產生一輸出奇畫素參數，並根據該已遞色偶畫素參數產生一輸出偶畫素參數，以於一顯示器上根據該輸出奇畫素參數與該輸出偶畫素參數進行顯示。

為了改進先前技術中遞色電路所使用之查詢表佔用記憶空間較大，並導致晶片面積與硬體成本提高的問題，本發明係揭露一種遞色電路與相關方法。在本發明所揭露之遞色電路中，奇畫素與偶畫素所使用之遞色參數係被儲存於同一查詢表中，且該查詢表所使用之索引未包含任何原始畫素資料中所包含的奇畫素或偶畫素位元，因此可以降低查詢表的記憶空間。

請參閱第2圖，其為本發明所揭露之一遞色電路200的示意圖。如第2圖所示，遞色電路200係包含畫素計數器102、行計數器104、圖框計數器106、一查詢表位址編碼器210、一查詢表模組230、一遞色參數解碼器240、一溢位處理模組220、一第一加法器222、及一第二加法器224。畫素計數器102、行計數器104、圖框計數器106之功能與第1圖所述相同，故此處不再加以贅述。查詢表模組230用來儲存一查詢表，以儲存複數個以二進位表示之遞色參數。查詢表位址編碼器210係用來根據畫素計數器102所產生之畫素計數PN、行計數器104所產生之行計數LN、及圖框計數器106所產生之圖框計數FN，產生一索引參數Index，且查詢表模組230係根據索引參數Index，在該查詢表中查詢對應於索引參數Index之一第一遞色參數D1。遞色參數解碼器240係用來接收第一遞色參數D1，並根據第一遞色參數D1來產生一第二遞色參數D2及一第三遞色參數D3，其中第二遞色參數D2係為奇畫素所使用之遞色參數，且第三遞色參數D3係為偶畫素所使用之遞色參數。第一加法器222之一第一輸入端係用來接收一奇畫素參數OP1。第一加法器222之一第二輸入端係用來由遞色參數解碼器240接收第二遞色參數D2。第一加法器222係將奇畫素參數OP1與第二遞色參數D2相加以產生一已遞色奇畫素參數OP2。第二加法器224之一第一輸入端係用來接收一偶畫素參數EP1。第二加法器224之一第二輸入端係用來由遞色參數解碼器240接收第三遞色參數D3。第二加法器224係根據偶畫素參數EP1及第三遞色參數D3來產生一已遞色偶畫素參數EP2。溢位處理模組220係用來檢查已遞色奇畫素參數OP2與已遞色偶畫素參數EP2是否產生溢位。溢位處理模組220係根據已遞色奇畫素參數OP2是否溢位來產生一輸出奇畫素參數OP3，並根據已遞色偶畫素參數EP2是否溢位來產生一輸出偶畫素參數，以於一顯示器上根據輸出奇畫素參數OP3及輸出偶畫素參數EP3進行顯示。請注意，第2圖中各參數旁所圖示之位元數僅為本發明之一實施例中所使用並用於之後之解說，而非用來當作本發明之各實施例的限制條件。

請參閱第3圖，其為第2圖所示之查詢表模組230中所儲存之一查詢表及其所對應之記憶體空間儲存複數個遞色參數的簡略示意圖。如第3圖所示，查詢表235內係包含16個十進位且值為0至15的遞色參數。在查詢表235上，奇數排係置放對應於奇畫素參數的遞色參數，例如第1排的15、4、8、3及第3排的2、9、5、14；而偶數排係置放對應於偶畫素參數的遞色參數，例如第2排的1、10、6、13及第4排的12、7、11、0。當查詢表235所儲存之各遞色參數將要被存入記憶體236內時，二個相鄰的遞色參數會被儲存於記憶體236上的同一記憶體位址，其中一個遞色參數係對應於查詢表235中的奇數排，而另外一個遞色參數係對應於查詢表235中的偶數排。如第3圖所示，在記憶體236之記憶體位址0的地方，係以值為”1111 0001”的二進位位元串來儲存十進位值各為15及1的遞色參數(其中”1111”即為15之二進位值，而”0001”即為1之二進位值)，亦即查詢表235中最左上角的一對遞色參數；在記憶體236之記憶體位址1的地方，係以值為”0010 1100”的二進位位元串來儲存十進位值各為2及12的遞色參數(其中’0010”即為2之二進位值，而”1100”即為12之二進位值)，亦即查詢表235中最右上角的一對遞色參數；記憶體236上其他記憶體位址所存放之二進位位元串的值係依此類推。記憶體236上每一記憶體位址所儲存之具有八位元的一二進位位元串即為第2圖中所示之遞色參數D1，且每一遞色參數D1係代表查詢表235上一對相鄰之奇畫素遞色參數與偶畫素遞色參數。請注意，第3圖所示之例子僅為本發明之一實施例中所使用的查詢表235及記憶體236中遞色參數的放置方式與查詢表235及記憶體236的大小，但並不能用來限制本發明之其他實施例中查詢表與記憶體中遞色參數的放置方式或查詢表及記憶體的大小。在查詢表模組230對記憶體236進行查詢以讀取記憶體236中特定記憶體位址的遞色參數時，需要查詢表位址編碼器210所產生之索引參數Index。在此係簡單介紹在本發明之一較佳實施例中，索引參數Index的產生方式。請參閱以下所列之畫素對照表Table 1、行對照表Table 2、圖框對照表Table 3：

畫素對照表Table 1、Table 2、Table 3為本發明之一實施例中決定第2圖所示之畫素計數PN、行計數LN、及圖框計數FN之值的表列示意圖。在畫素對照表Table1中，畫素計數器102所接收之畫素的畫素編號係以1920個為一次循環，且當畫素計數器102每接收一個新畫素，便會將該新畫素之畫素編號除以二來產生畫素記數PN，使得畫素記數PN係可以二進位之單一位元來表示十進位的0與1。在行對照表Table2中，行計數器104所接收之行的行編號係可以1200個為一次循環，且當行計數器104每接收一個新行時，便會將該新行之行編號除以四來產生行計數LN，使得行計數LN係可以二進位之二個位元來表示十進位的0至3。在一圖框對照表Table3中，圖框計數器106所接收之圖框的圖框編號係以八個為一次循環，且當圖框計數器106每接收一個新圖框時，便會將該新圖框的圖框編號除以四來產生圖框計數FN，使得圖框計數FN係可以二進位之二個位元來表示十進位的0至3。請注意，上述之對照表Table1、Table2、Table3係各自儲存於第2圖所示之畫素計數器102、行計數器104、圖框計數器106中，且為了簡化圖示而並未圖示於第2圖中。請注意，第4圖中所示之各計數或參數僅為本發明之一實施例中所使用，並非用來當作本發明各實施例之限制。

當查詢表位址編碼器210根據畫素計數PN、行計數LN、及圖框計數FN來編碼出索引參數Index時，係將以二進位表示之畫素計數PN、行計數LN、及圖框計數FN所包含之所有位元加以組合或排列，以產生出索引參數Index。舉例來說，當畫素計數PN係為一位元之”1”、行計數LN係為”11”、圖框計數FN係為”10”時，可將代表索引參數Index之位元串編碼為”10111”，其中索引參數Index所包含之五個位元由左至右係為圖框計數FN包含之二位元、行計數LN所包含之二位元、及畫素計數PN所包含之一位元，且此時索引參數Index之十進位值係為23；當查詢表模組230接收到十進位值為23之索引參數Index時，會在記憶體236中記憶體位址為23的地方查詢出對應之八位元遞色參數。請注意，上述所舉之例子僅為本發明之一實施例中根據畫素計數PN、行計數LN、及圖框計數FN來編碼出索引參數Index的位元排列方式，然而在本發明之其他實施例中，並未限定於此種排列方式。

本發明中，當在第3圖中根據索引參數Index查詢出在記憶體236中對應之八位元遞色參數D1，並將遞色參數D1傳遞至遞色參數解碼器240後，遞色參數解碼器240係將遞色參數D1根據查詢表235與記憶體236中將奇畫素遞色參數與偶畫素遞色參數組合成遞色參數D1的排列方式，將遞色參數D1解碼為四位元的遞色參數 D2與四位元的遞色參數D3。舉例來說，當上述根據記憶體位址23所查詢出之遞色參數D1之值係為二進位的”11110001”(亦即十進位的241)時，遞色參數解碼器240會先根據第3圖中所示奇畫素遞色參數與偶畫素遞色參數在遞色參數D1中的組合方式反向將遞色參數D1之值”11110001”分解為二進位值為”1111”(十進位值為15)的遞色參數D2與二進位值為”0001”(十進位值為1)的遞色參數D3，其中遞色參數D2係對應於奇畫素，且遞色參數D3係對應於偶畫素。請注意，在本發明之各實施例中，將遞色參數D1解碼為遞色參數D2與D3的方式除了需要根據查詢表模組230中查詢表235及記憶體236擺放奇畫素遞色參數與偶畫素遞色參數的順序以外，並不需要嚴格遵守上述例子中將奇畫素遞色參數在前(亦即在遞色參數D1中權數較高)而偶畫素在後(亦即在遞色參數D1中權數較低的順序)的順序；在本發明之一其他實施例中，亦可將奇畫素遞色參數放置在遞色參數D1中權數較低的位置，並將偶畫素遞色參數放置在遞色參數D1中權數較高的位置，亦即可使用奇畫素遞色參數在後而偶畫素遞色參數在前的順序。

當遞色參數解碼器240解碼出遞色參數D2、D3後，遞色參數D2會被第一加法器222與奇畫素參數OP1相加而產生已遞色奇畫素參數OP2，且遞色參數D3會被第二加法器224與偶畫素參數EP1相加而產生已遞色偶畫素參數EP2。奇畫素參數OP1與偶畫素參數EP1係為由外部所接收之畫素資料(亦即與第1圖所示之奇畫素參數ON1與偶畫素參數EN1相同)。在本發明之一實施例中，奇畫素參數OP1與偶畫素參數EP1係各自包含十位元，且遞色參數D2、D3係各自包含四位元，使得所產生之已遞色奇畫素參數OP2與已遞色偶畫素參數EP2亦各自包含十一個位元。接下來，溢位處理模組220會檢查已遞色奇畫素參數OP2與已遞色偶畫素參數EP2中是否發生有溢位的狀況，亦即當上述例子中已遞色奇畫素參數OP2或已遞色偶畫素參數EP2包含有十一個位元的狀況；接著溢位處理模組220會根據已遞色奇畫素參數OP2或已遞色偶畫素參數EP2是否有溢位狀況來決定輸出奇畫素參數OP3及輸出偶畫素參數EP3的值。

請注意，在本發明之一實施例中，當奇畫素參數OP1及偶畫素參數EP1包含十個位元，且遞色參數D2及D3各自包含四個位元時，奇畫素參數OP1及偶畫素參數EP1的前六個位元係代表小數點以上的權數，而奇畫素參數OP1及偶畫素參數EP1的後四個位元係代表小數點以下的權數，並與遞色參數D2及D3各自相加(換言之遞色參數D2、D3之四個位元亦被視為小數點以下的權數)。如此一來，當溢位處理模組220產生輸出奇畫素參數OP3與輸出偶畫素參數EP3時，輸出奇畫素參數OP3與輸出偶畫素參數EP3係各自包含六位元，以代表小數點以上六個位元的權數。在本發明之一較佳實施例中，當已遞色奇畫素參數OP2或已遞色偶畫素參數EP2出現溢位時，在溢位處理模組220設定輸出六位元的情況下，溢位處理模組220係將輸出奇畫素參數OP3或輸出偶畫素參數EP3設定為二進位之”111111”(亦即十進位之63)，亦即將輸出奇畫素參數OP3與輸出偶畫素參數EP3設定為包含六個位元時各自的上限；在本發明之其他實施例中，該上限亦可替換為一指定之臨界畫素參數。

請參閱第4圖，其為本發明之一實施例中，當第2圖所示之奇畫素參數OP1包含十位元且前六位元代表小數點以上六位數，且遞色參數D2包含四位元時，說明第一加法器222與溢位處理模組220在未發生溢位現象時運作的簡易示意圖。如第4圖所示，假設奇畫素參數OP1之值係為十位元之二進位位元串”0111010110”，且遞色參數D2之值係為二進位的”1111”，且奇畫素參數OP1之前六個位元係用來當作小數點以上之六位元權數。當兩者被第一加法器222所相加後係產生包含十一位元且值為”00111100101”的已遞色奇畫素參數OP2，且經過溢位處理模組220檢查之後可發現此時已遞色奇畫素參數OP2並未發生溢位現象，故將輸出奇畫素參數OP3之值設定為已遞色奇畫素參數OP2中不包含溢位位元(亦即已遞色奇畫素參數OP2中最高權位之位元)之前六位元的”011110”(十進位值為30)。

請參閱第5圖，其為本發明之一實施例中，當第2圖所示之奇畫素參數OP1包含十位元且前六位元代表小數點以上六位數，且遞色參數D2包含四位元時，說明第一加法器222與溢位處理模組220在發生溢位現象時運作的簡易示意圖。如第5圖所示，假設奇畫素參數OP1之值係為十位元之二進位位元串”1111111011”，且遞色參數D2之值係為二進位的”1111”，且奇畫素參數OP1之前六個位元係用來當作小數點以上之六位元權數。當兩者被第一加法器222所相加後係產生包含十一位元且值為”10000001010”的已遞色奇畫素參數OP2，且經過溢位處理模組220檢查之後可發現此時已遞色奇畫素參數OP2係發生溢位現象(最高權位之位元1即為溢位現象所產生之溢位位元)，故將輸出奇畫素參數OP3之值設定為六位元的”111111”(十進位值為63)，亦即六位元之二進位值之一最大臨界值。

觀察第3圖所示之例子可知，記憶體236一次可以讀入相當於四個查詢表235大小的位元數，亦即32個記憶體位址乘以每個記憶體位址所儲存之8個位元共256個位元的大小；若考慮到每一色系(例如紅、綠、藍三色各自所使用之遞色參數)的不同，則至多只需要總共256個位元乘以三個色系共768個位元大小的記憶體空間。跟第1圖所示三色系共耗去3072位元大小的記憶體空間之狀況相比，本發明所揭露之方法顯然可以較先前技術使用更小的記憶體空間來完成對每一色系之子畫素所進行之遞色，且可以較先前技術使用較小的晶片面積或消耗較低的硬體成本。

請參閱第6圖，其為本發明所揭露之對畫素資料進行遞色的方法。如第6圖所示，本發明之方法係包含步驟如下：步驟702：根據一畫素時脈、一行脈衝、一圖框脈衝來產生一索引參數；步驟704：建立一查詢表，該查詢表係用來儲存複數個以二進位表示之遞色參數，且該複數個遞色參數之每一遞色參數係為將一對應之奇畫素遞色參數與一對應之偶畫素遞色參數一起進行編碼所產生；步驟706：根據該索引參數來在該查詢表中查詢出一第一遞色參數；步驟708：接收該查詢表上被查詢之一第一遞色參數，並根據該第一遞色參數來產生一第二遞色參數及一第三遞色參數，其中該第二遞色參數係對應於一奇畫素，且該第三遞色參數係對應於一偶畫素；步驟710：根據一奇畫素參數與該第二遞色參數產生一已遞色奇畫素參數；步驟712：檢查該已遞色奇畫素參數是否產生溢位；當檢查出該已遞色奇畫素參數係產生溢位時，執行步驟714；否則執行步驟716；步驟714：將一輸出奇畫素參數設定為一臨界奇畫素參數，並於一顯示器上根據該輸出奇畫素參數進行顯示；步驟716：根據該已遞色奇畫素參數產生該輸出奇畫素參數，並於該顯示器上根據該輸出奇畫素參數進行顯示；步驟718：根據一偶畫素參數及該第三遞色參數來產生一已遞色偶畫素參數；步驟720：檢查該已遞色偶畫素參數是否產生溢位；當檢查出該已遞色奇畫素參數係產生溢位時，執行步驟722；否則執行步驟724；步驟722：將一輸出偶畫素參數設定為一臨界偶畫素參數，並於該顯示器上根據該輸出偶畫素參數進行顯示；及步驟724：根據該已遞色偶畫素參數產生一輸出偶畫素參數，以於該顯示器上根據該輸出偶畫素參數進行顯示。

第6圖所述之各步驟僅為本發明之一實施例中所揭露，且將第6圖所揭露之各步驟執行順序進行合理之組合或排列所產生之其他實施例，或是將本發明上述所揭露之技術特徵當作第6圖之各步驟的限制條件所衍生之其他實施例仍應視為本發明之範疇。

本發明係揭露一種在顯示器上對畫素資料進行遞色的方法與電路。相較於先前技術，本發明僅將根據畫素時脈、行脈衝、與圖框脈衝所產生之畫素計數、行計數、及圖框計數來當作參照儲存遞色參數時所使用之索引，而未再額外使用輸入之奇畫素參數或偶畫素參數來當作索引包含之位元，因此可以大幅度的縮減記憶體所需要的面積大小與硬體成本。除此以外，本發明亦將奇畫素參數與偶畫素參數各自需要的遞色參數事先儲存於同一查詢表，因此亦對減少記憶體之面積大小與硬體成本有所幫助。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100、200‧‧‧遞色電路

102‧‧‧畫素計數器

104‧‧‧行計數器

106‧‧‧圖框計數器

108‧‧‧資料切割模組

110、210‧‧‧查詢表位址編碼器

112、114、235‧‧‧查詢表

120、220‧‧‧溢位處理模組

122、124、222、224‧‧‧加法器

230‧‧‧查詢表模組

236‧‧‧記憶體

240‧‧‧遞色參數解碼器

702-724‧‧‧步驟

第1圖為先前技術中所使用之一種遞色電路的示意圖。

第2圖為本發明所揭露之一遞色電路的示意圖。

第3圖為第2圖所示之查詢表模組中所儲存之一查詢表及其所對應之記憶體空間儲存複數個遞色參數的簡略示意圖。

第4圖為本發明之一實施例中，當第2圖所示之奇畫素參數包含十位元且前六位元代表小數點以上六位數，且遞色參數包含四位元時，說明第一加法器與溢位處理模組在未發生溢位現象時運作的簡易示意圖。

第5圖為本發明之一實施例中，當第2圖所示之奇畫素參數包含十位元且前六位元代表小數點以上六位數，且遞色參數包含四位元時，說明第一加法器與溢位處理模組在發生溢位現象時運作的簡易示意圖。

第6圖為本發明所揭露之對畫素資料進行遞色的方法。

200．．．遞色電路

102．．．畫素計數器

104．．．行計數器

106．．．圖框計數器

210．．．查詢表位址編碼器

220．．．溢位處理模組

222、224．．．加法器

230．．．查詢表模組

235．．．查詢表

236．．．記憶體

240．．．遞色參數解碼器

Claims

一種在顯示器上對畫素資料進行遞色(Dither)的電路，包含：一查詢表(Lookup Table)模組，用來儲存一查詢表，且該查詢表係用來儲存複數個以二進位表示之遞色參數，且該複數個遞色參數之每一遞色參數係為將一對應之奇畫素遞色參數與一對應之偶畫素遞色參數一起進行編碼所產生；一遞色參數解碼器，用來接收該查詢表上被查詢之一第一遞色參數，並根據該第一遞色參數來產生一第二遞色參數及一第三遞色參數，其中該第二遞色參數係對應於一奇畫素，且該第三遞色參數係對應於一偶畫素；一第一加法器，其一第一輸入端係用來接收一奇畫素參數，且該第一加法器之一第二輸入端係用來由該遞色參數解碼器接收該第二遞色參數，該第一加法器係根據該奇畫素參數與該第二遞色參數產生一已遞色奇畫素參數；一第二加法器，其一第一輸入端係用來接收一偶畫素參數，且該第二加法器之一第二輸入端係用來由該遞色參數解碼器接收該第三遞色參數，該第二加法器係根據該偶畫素參數及該第三遞色參數來產生一已遞色偶畫素參數；及一溢位(Overflow)處理模組，用來檢查該已遞色奇畫素參數與該已遞色偶畫素參數是否產生溢位，該溢位處理模組係根據該已遞色奇畫素參數產生一輸出奇畫素參數，並根據該已遞色偶畫素參數產生一輸出偶畫素參數，以於一顯示器上根據該輸出奇畫素參數及該輸出偶畫素參數進行顯示。
如請求項1所述之電路，另包含：一查詢表位址編碼器，用來產生一索引參數；其中該查詢表模組係根據該索引參數來在該查詢表中查詢出該第一遞色參數。
如請求項2所述之電路，另包含：一畫素計數器(Pixel Counter)，用來根據一畫素時脈(Pixel Clock)來產生一畫素計數；一行計數器(Line counter)，用來根據一行脈衝(Line Pulse)來產生一行計數；及一圖框計數器(Frame Counter)，用來根據一圖框脈衝來產生一圖框計數；其中該查詢表位址編碼器係根據該畫素計數、該行計數、及該圖框計數來產生該索引參數。
如請求項3所述之電路，其中該畫素計數、該行計數、及該圖框計數係皆以二進位表示；其中該查詢表位址編碼器係將該畫素計數、該行計數、及該圖框計數各自所包含之複數個位元加以組合並排列，以產生該索引參數。
如請求項1所述之電路，其中該查詢表所儲存之該每一遞色參數係為將對應於該每一遞色參數之該奇畫素遞色參數所包含之複數個位元與對應於該每一遞色參數之該偶畫素遞色參數所包含之複數個位元組合(combine)並排列之後而產生；其中該遞色參數解碼器係根據將對應於該每一遞色參數之該奇畫素遞色參數所包含之該複數個位元放置於該每一遞色參數的位置來產生該第二遞色參數，並根據將對應於該每一遞色參數之該偶畫素遞色參數所包含之該複數個位元放置於該每一遞色參數的位置來產生該第三遞色參數。
如請求項5所述之電路，其中該每一遞色參數係為將該偶畫素遞色參數連接於該奇畫素遞色參數之後而產生，使得該奇畫素遞色參數所包含之該複數個位元在該每一遞色參數中的權數(Weight)較該偶畫素遞色參數所包含之該複數個位元來的高；其中該遞色參數解碼器係根據該每一遞色參數中前半部對應於該奇畫素遞色參數之複數個位元來產生該第二遞色參數，並根據該每一遞色參數中後半部對應於該偶畫素遞色參數之複數個位元來產生該第三遞色參數。
如請求項5所述之電路，其中該每一遞色參數係為將該奇畫素遞色參數連接於該偶畫素遞色參數之後而產生，使得該偶畫素遞色參數所包含之該複數個位元在該每一遞色參數中的權數較該奇畫素遞色參數所包含之該複數個位元來的高；其中該遞色參數解碼器係根據該每一遞色參數中前半部對應於該偶畫素遞色參數之複數個位元來產生該第三遞色參數，並根據該每一遞色參數中後半部對應於該奇畫素遞色參數之複數個位元來產生該第二遞色參數。
如請求項1所述之電路，其中當該溢位處理模組檢查出該已遞色奇畫素參數係產生溢位時，將該輸出奇畫素參數設定為一臨界奇畫素參數。
如請求項1所述之電路，其中當該溢位處理模組檢查出該已遞色偶畫素參數係產生溢位時，將該輸出偶畫素參數設定為一臨界偶畫素參數。
一種在顯示器上對畫素資料進行遞色的方法，包含：建立一查詢表，該查詢表係用來儲存複數個以二進位表示之遞色參數，且該複數個遞色參數之每一遞色參數係為將一對應之奇畫素遞色參數與一對應之偶畫素遞色參數一起進行編碼所產生；接收該查詢表上被查詢之一第一遞色參數，並根據該第一遞色參數來產生一第二遞色參數及一第三遞色參數，其中該第二遞色參數係對應於一奇畫素，且該第三遞色參數係對應於一偶畫素；根據一奇畫素參數與該第二遞色參數產生一已遞色奇畫素參數；根據一偶畫素參數及該第三遞色參數來產生一已遞色偶畫素參數；檢查該已遞色奇畫素參數與該已遞色偶畫素參數是否產生溢位；及根據該已遞色奇畫素參數產生一輸出奇畫素參數，並根據該已遞色偶畫素參數產生一輸出偶畫素參數，以於一顯示器上根據該輸出奇畫素參數與該輸出偶畫素參數進行顯示。
如請求項10所述之方法，另包含：產生一索引參數；及根據該索引參數來在該查詢表中查詢出該第一遞色參數。
如請求項11所述之方法，另包含：根據一畫素時脈來產生一畫素計數；根據一行脈衝來產生一行計數；及根據一圖框脈衝來產生一圖框計數；其中該索引參數係根據該畫素計數、該行計數、及該圖框計數來產生。
如請求項12所述之方法，其中該畫素計數、該行計數、及該圖框計數係皆以二進位表示；其中產生該索引參數係包含將該畫素計數、該行計數、及該圖框計數各自所包含之複數個位元加以組合並排列，以產生該索引參數。
如請求項10所述之方法，其中建立該查詢表係包含：將對應於該每一遞色參數之該奇畫素遞色參數所包含之複數個位元與對應於該每一遞色參數之該偶畫素遞色參數所包含之複數個位元組合並排列，以產生該查詢表所儲存之該每一遞色參數；其中接收該查詢表上被查詢之該第一遞色參數，並根據該第一遞色參數來產生該第二遞色參數及該第三遞色參數係包含：根據將對應於該每一遞色參數之該奇畫素遞色參數所包含之該複數個位元放置於該每一遞色參數的位置來產生該第二遞色參數，並根據將對應於該每一遞色參數之該偶畫素遞色參數所包含之該複數個位元放置於該每一遞色參數的位置來產生該第三遞色參數。
如請求項14所述之方法，其中將對應於該每一遞色參數之該奇畫素遞色參數所包含之該複數個位元與對應於該每一遞色參數之該偶畫素遞色參數所包含之該複數個位元組合並排列，以產生該查詢表所儲存之該每一遞色參數係包含：將對應於該查詢表所儲存之該每一遞色參數之該偶畫素遞色參數連接於對應於該每一遞色參數之該奇畫素遞色參數之後，而產生該查詢表所儲存之該每一遞色參數，使得該奇畫素遞色參數所包含之該複數個位元在該每一遞色參數中的權數較該偶畫素遞色參數所包含之該複數個位元來的高；其中根據將對應於該每一遞色參數之該奇畫素遞色參數所包含之該複數個位元放置於該每一遞色參數的位置來產生該第二遞色參數，並根據將對應於該每一遞色參數之該偶畫素遞色參數所包含之該複數個位元放置於該每一遞色參數的位置來產生該第三遞色參數係包含：根據該每一遞色參數中前半部對應於該奇畫素遞色參數之複數個位元來產生該第二遞色參數，並根據該每一遞色參數中後半部對應於該偶畫素遞色參數之複數個位元來產生該第三遞色參數。
如請求項14所述之方法，其中將對應於該每一遞色參數之該奇畫素遞色參數所包含之該複數個位元與對應於該每一遞色參數之該偶畫素遞色參數所包含之該複數個位元組合並排列，以產生該查詢表所儲存之該每一遞色參數係包含：將對應於該查詢表所儲存之該每一遞色參數之該奇畫素遞色參數連接於對應於該每一遞色參數之該偶畫素遞色參數之後，而產生該查詢表所儲存之該每一遞色參數，使得該偶畫素遞色參數所包含之該複數個位元在該每一遞色參數中的權數較該奇畫素遞色參數所包含之該複數個位元來的高；其中根據將對應於該每一遞色參數之該奇畫素遞色參數所包含之該複數個位元放置於該每一遞色參數的位置來產生該第二遞色參數，並根據將對應於該每一遞色參數之該偶畫素遞色參數所包含之該複數個位元放置於該每一遞色參數的位置來產生該第三遞色參數係包含：根據該每一遞色參數中前半部對應於該偶畫素遞色參數之複數個位元來產生該第三遞色參數，並根據該每一遞色參數中後半部對應於該奇畫素遞色參數之複數個位元來產生該第二遞色參數。
如請求項10所述之方法，其中根據該已遞色奇畫素參數產生該輸出奇畫素參數，並根據該已遞色偶畫素參數產生該輸出偶畫素參數，以於該顯示器上根據該輸出奇畫素參數與該輸出偶畫素參數進行顯示係包含：當檢查出該已遞色奇畫素參數係產生溢位時，將該輸出奇畫素參數設定為一臨界奇畫素參數。
如請求項10所述之方法，其中根據該已遞色奇畫素參數產生該輸出奇畫素參數，並根據該已遞色偶畫素參數產生該輸出偶畫素參數，以於該顯示器上根據該輸出奇畫素參數與該輸出偶畫素參數進行顯示係包含：當檢查出該已遞色偶畫素參數係產生溢位時，將該輸出偶畫素參數設定為一臨界偶畫素參數。