CN113450717A - 像素电路 - Google Patents

Abstract

提供了像素电路。所述像素电路包括：发光元件；第一晶体管；第二晶体管，基于第一栅极信号操作；第三晶体管，基于第二栅极信号操作；第四晶体管，基于初始化控制信号操作；第五晶体管，基于发射控制信号操作；第六晶体管，基于发射控制信号操作；第七晶体管，其一个端子连接到发光元件，第七晶体管基于偏置控制信号操作；第八晶体管，其一个端子连接到第一晶体管，第八晶体管基于偏置控制信号操作；以及存储电容器。所述像素电路在面板驱动帧的驱动时间为最小驱动时间的第一情况下执行显示扫描操作，并且在驱动时间与最小驱动时间不同的第二情况下执行显示扫描操作和至少一个自扫描操作。

Description

像素电路

技术领域

本公开总体上涉及一种显示装置。更具体地，本公开涉及一种包括在显示装置(例如，有机发光显示装置)中的像素电路，该像素电路能够改变显示面板的驱动频率和面板驱动帧的驱动时间。

背景技术

通常，显示装置包括源装置和宿(sink)装置。源装置(例如，图形处理单元(GPU))将图像数据传输到基于从源装置接收的图像数据执行显示操作的宿装置。根据显示的图像的特性，显示装置可以在宿装置执行显示操作的同时改变图像帧的帧速率(或驱动时间)。然而，如果用于显示操作的面板驱动帧的帧速率未根据图像帧的帧速率而被改变，则图像帧的帧速率(例如，GPU的渲染速度)会变得与面板驱动帧的帧速率不一致，导致宿装置显示的图像上的撕裂(tearing)现象(例如，图像中断)、断续(stuttering)现象(例如，图像延迟)等。为了解决这些问题，可以采用技术，以通过根据图像帧的变化的帧速率而增大或减小面板驱动帧的垂直空白时段来改变面板驱动帧的帧速率。然而，在面板驱动帧的驱动时间在面板驱动帧的帧速率减小时(即，在显示面板的驱动频率减小时)而增大的情况下，包括在显示面板的像素电路中的驱动晶体管的特性会在面板驱动帧期间被固定在特定状态下，这会导致由于滞后(hysteresis)特性而引起的闪烁(flicker)。特别地，闪烁会在低灰度级图像中是显著的。因此，以低驱动频率操作的显示面板会表现出图像的劣化质量。

发明内容

本公开的一些实施例提供了一种像素电路，该像素电路可以通过在面板驱动帧的驱动时间为最小驱动时间的第一情况下执行显示扫描操作，并且通过在面板驱动帧的驱动时间与最小驱动时间不同的第二情况下执行显示扫描操作和至少一个自扫描操作，来防止会由于可能在面板驱动帧期间固定在特定状态下的驱动晶体管的滞后特性而发生在显示面板上的诸如闪烁的现象。

根据实施例，一种像素电路可以包括：第一晶体管，包括连接到第一节点的第一端子、连接到第二节点的栅极端子和连接到第三节点的第二端子；第二晶体管，包括连接到数据线的第一端子、连接到第一节点的第二端子和接收第一栅极信号的栅极端子；第三晶体管，包括连接到第三节点的第一端子、连接到第二节点的第二端子和接收第二栅极信号的栅极端子；第四晶体管，包括连接到第二节点的第一端子、接收第一初始化电压的第二端子和接收初始化控制信号的栅极端子；第五晶体管，包括接收第一电源电压的第一端子、连接到第一节点的第二端子和接收发射控制信号的栅极端子；第六晶体管，包括连接到第三节点的第一端子、连接到第四节点的第二端子和接收发射控制信号的栅极端子；第七晶体管，包括连接到第四节点的第一端子、接收第二初始化电压的第二端子和接收偏置控制信号的栅极端子；第八晶体管，包括连接到第三节点的第一端子、接收偏置电压的第二端子和接收偏置控制信号的栅极端子；存储电容器，包括接收第一电源电压的第一端子和连接到第二节点的第二端子；以及发光元件，包括连接到第四节点的第一端子和接收比第一电源电压低的第二电源电压的第二端子。所述像素电路可以在面板驱动帧的驱动时间为最小驱动时间的第一情况下执行显示扫描操作，并且可以在面板驱动帧的驱动时间与最小驱动时间不同的第二情况下执行显示扫描操作和至少一个自扫描操作。

在实施例中，当所述像素电路执行显示扫描操作时，第一栅极信号、第二栅极信号、初始化控制信号、偏置控制信号和发射控制信号中的每个可以包括至少一个导通电压时段。

在实施例中，初始化控制信号的所述至少一个导通电压时段、第一栅极信号的所述至少一个导通电压时段、第二栅极信号的所述至少一个导通电压时段和偏置控制信号的所述至少一个导通电压时段可以位于发射控制信号的截止电压时段中。

在实施例中，偏置控制信号的所述至少一个导通电压时段可以位于第二栅极信号的所述至少一个导通电压时段之后。

在实施例中，偏置控制信号的所述至少一个导通电压时段可以包括第一导通电压时段和第二导通电压时段，第一导通电压时段位于初始化控制信号的所述至少一个导通电压时段之前，第二导通电压时段位于第二栅极信号的所述至少一个导通电压时段之后。

在实施例中，当所述像素电路执行自扫描操作时，偏置控制信号和发射控制信号中的每个可以包括至少一个导通电压时段，第一栅极信号、第二栅极信号和初始化控制信号中的每个可以被截止。

在实施例中，偏置控制信号的所述至少一个导通电压时段可以位于发射控制信号的截止电压时段中。

在实施例中，偏置控制信号的所述至少一个导通电压时段可以包括第一导通电压时段和第二导通电压时段，第一导通电压时段和第二导通电压时段在发射控制信号的截止电压时段中在时间上彼此间隔开。

在实施例中，偏置电压和第二初始化电压可以基于面板驱动帧的驱动时间而被改变。

在实施例中，所述像素电路还可以包括：升压电容器，包括连接到第二节点的第一端子和连接到第三晶体管的栅极端子的第二端子。

根据实施例，一种像素电路可以包括：第一晶体管，包括连接到第一节点的第一端子、连接到第二节点的栅极端子和连接到第三节点的第二端子；第二晶体管，包括连接到数据线的第一端子、连接到第一节点的第二端子和接收第一栅极信号的栅极端子；第三晶体管，包括连接到第三节点的第一端子、连接到第二节点的第二端子和接收第二栅极信号的栅极端子；第四晶体管，包括连接到第二节点的第一端子、接收第一初始化电压的第二端子和接收初始化控制信号的栅极端子；第五晶体管，包括接收第一电源电压的第一端子、连接到第一节点的第二端子和接收发射控制信号的栅极端子；第六晶体管，包括连接到第三节点的第一端子、连接到第四节点的第二端子和接收发射控制信号的栅极端子；第七晶体管，包括连接到第四节点的第一端子、接收第二初始化电压的第二端子和接收偏置控制信号的栅极端子；第八晶体管，包括连接到第一节点的第一端子、接收偏置电压的第二端子和接收偏置控制信号的栅极端子；存储电容器，包括接收第一电源电压的第一端子和连接到第二节点的第二端子；以及发光元件，包括连接到第四节点的第一端子和接收比第一电源电压低的第二电源电压的第二端子。所述像素电路可以在面板驱动帧的驱动时间为最小驱动时间的第一情况下执行显示扫描操作，并且可以在面板驱动帧的驱动时间与最小驱动时间不同的第二情况下执行显示扫描操作和至少一个自扫描操作。

在实施例中，当所述像素电路执行显示扫描操作时，第一栅极信号、第二栅极信号、初始化控制信号、偏置控制信号和发射控制信号中的每个可以包括至少一个导通电压时段。

在实施例中，初始化控制信号的所述至少一个导通电压时段、第一栅极信号的所述至少一个导通电压时段、第二栅极信号的所述至少一个导通电压时段和偏置控制信号的所述至少一个导通电压时段可以位于发射控制信号的截止电压时段中。

在实施例中，偏置控制信号的所述至少一个导通电压时段可以位于第二栅极信号的所述至少一个导通电压时段之后。

在实施例中，偏置控制信号的所述至少一个导通电压时段可以包括第一导通电压时段和第二导通电压时段，第一导通电压时段位于初始化控制信号的所述至少一个导通电压时段之前，第二导通电压时段位于第二栅极信号的所述至少一个导通电压时段之后。

在实施例中，当所述像素电路执行自扫描操作时，偏置控制信号和发射控制信号中的每个可以包括至少一个导通电压时段，第一栅极信号、第二栅极信号和初始化控制信号中的每个可以被截止。

在实施例中，偏置控制信号的所述至少一个导通电压时段可以位于发射控制信号的截止电压时段中。

在实施例中，偏置控制信号的所述至少一个导通电压时段可以包括第一导通电压时段和第二导通电压时段，第一导通电压时段和第二导通电压时段在发射控制信号的截止电压时段中在时间上彼此间隔开。

在实施例中，偏置电压和第二初始化电压可以基于面板驱动帧的驱动时间而被改变。

在实施例中，所述像素电路还可以包括：升压电容器，包括连接到第二节点的第一端子和连接到第三晶体管的栅极端子的第二端子。

所述像素电路可以通过在面板驱动帧的驱动时间与最小驱动时间不同的情况下执行显示扫描操作和至少一个自扫描操作来防止会由于可能在面板驱动帧期间固定在特定状态下的驱动晶体管的滞后特性而发生在显示面板上的诸如闪烁的现象。结果，即使当显示面板以低驱动频率操作时，包括所述像素电路的显示装置也可以将高质量图像提供给观看者。然而，理解的是，本发明构思不限于此。因此，在不脱离本公开的精神和范围的情况下，可以对本发明构思进行扩展。

附图说明

通过下面结合附图的详细描述，将更清楚地理解本公开的说明性的非限制性实施例。

图1是示出根据实施例的显示装置的框图。

图2是用于描述图1的显示装置的操作的概念图。

图3是示出其中图1的显示装置以第一驱动频率操作的示例的时序图。

图4是示出其中图1的显示装置以第二驱动频率操作的示例的时序图。

图5是示出包括在图1的显示装置中的像素电路的示例的电路图。

图6是示出其中图5的像素电路执行显示扫描操作的示例的时序图。

图7是示出其中图5的像素电路执行自扫描操作的示例的时序图。

图8是示出包括在图1的显示装置中的像素电路的另一示例的电路图。

图9是示出其中图8的像素电路执行显示扫描操作的示例的时序图。

图10是示出其中图8的像素电路执行自扫描操作的示例的时序图。

图11是根据实施例的电子装置的框图。

图12示出了图11的电子装置的被实现为智能电话的示例。

具体实施方式

在下文中，将参照附图详细地解释本公开的示例性实施例。

图1是示出根据实施例的显示装置100的框图，图2是用于描述图1的显示装置100的操作的概念图，图3是示出其中图1的显示装置100以第一驱动频率操作的示例的时序图，图4是示出其中图1的显示装置100以第二驱动频率操作的示例的时序图。

参照图1至图4，显示装置100可以包括显示面板110、第一扫描驱动器120、第二扫描驱动器125、数据驱动器130、发射控制驱动器140和时序控制器150。显示装置100可以根据操作的驱动条件和/或模式而以各种驱动频率在显示面板110上显示图像。例如，显示装置100可以以在1Hz与120Hz之间的驱动频率显示图像(即，面板驱动帧的帧速率可以在1Hz与120Hz之间)。显示装置100的示例包括但不限于有机发光显示装置和量子点发光显示装置。然而，显示装置100不限于这些示例。

显示面板110可以包括多个像素电路(PXL)111。例如，像素电路111可以包括红色像素电路、绿色像素电路和蓝色像素电路。这里，像素电路111中的每个可以连接到第一扫描线S1j(其中，j是在1与n之间的整数)、第二扫描线S2j、数据线Dk(其中，k是在1与m之间的整数)和发射控制线Ej，第一扫描线S1j传输偏置控制信号EB(例如，见图5)，第二扫描线S2j传输第一栅极信号GW(例如，见图5)、第二栅极信号GC(例如，见图5)和初始化控制信号GI(例如，见图5)，数据线Dk传输数据信号DS(例如，见图5)，发射控制线Ej传输发射控制信号EM(例如，见图5)。为了便于描述，尽管第二扫描线S21至S2n中的每条在图1中被示出为一条线，但应当理解的是，第二扫描线S21至S2n中的每条可以包括传输第一栅极信号GW的第一线、传输第二栅极信号GC的第二线和传输初始化控制信号GI的第三线，或者经由第二扫描线S21至S2n中的每条施加到一个像素行的信号(例如，第一栅极信号GW)可以用作施加到其他像素行的信号(例如，第二栅极信号GC或初始化控制信号GI)。在实施例中，像素电路111中的每个可以执行一个显示扫描操作。显示扫描操作可以指当面板驱动帧的驱动时间为最小驱动时间时接收数据信号DS以使用发光元件发光的操作。此外，像素电路111中的每个可以执行一个显示扫描操作和至少一个自扫描操作。自扫描操作可以指当面板驱动帧的驱动时间不为最小驱动时间时改变驱动晶体管的特性的操作。

在实施例中，像素电路111中的每个可以包括：第一晶体管，包括连接到第一节点的第一端子、连接到第二节点的栅极端子和连接到第三节点的第二端子；第二晶体管，包括连接到数据线Dk的第一端子、连接到第一节点的第二端子和接收第一栅极信号GW的栅极端子；第三晶体管，包括连接到第三节点的第一端子、连接到第二节点的第二端子和接收第二栅极信号GC的栅极端子；第四晶体管，包括连接到第二节点的第一端子、接收第一初始化电压的第二端子和接收初始化控制信号GI的栅极端子；第五晶体管，包括接收第一电源电压的第一端子、连接到第一节点的第二端子和接收发射控制信号EM的栅极端子；第六晶体管，包括连接到第三节点的第一端子、连接到第四节点的第二端子和接收发射控制信号EM的栅极端子；第七晶体管，包括连接到第四节点的第一端子、接收第二初始化电压的第二端子和接收偏置控制信号EB的栅极端子；第八晶体管，包括连接到第三节点的第一端子、接收偏置电压的第二端子和接收偏置控制信号EB的栅极端子；存储电容器，包括接收第一电源电压的第一端子和连接到第二节点的第二端子；以及发光元件，包括连接到第四节点的第一端子和接收比第一电源电压低的第二电源电压的第二端子。将参照图5至图7详细地描述像素电路111的这种实施例。

在另一实施例中，像素电路111中的每个可以包括：第一晶体管，包括连接到第一节点的第一端子、连接到第二节点的栅极端子和连接到第三节点的第二端子；第二晶体管，包括连接到数据线Dk的第一端子、连接到第一节点的第二端子和接收第一栅极信号GW的栅极端子；第三晶体管，包括连接到第三节点的第一端子、连接到第二节点的第二端子和接收第二栅极信号GC的栅极端子；第四晶体管，包括连接到第二节点的第一端子、接收第一初始化电压的第二端子和接收初始化控制信号GI的栅极端子；第五晶体管，包括接收第一电源电压的第一端子、连接到第一节点的第二端子和接收发射控制信号EM的栅极端子；第六晶体管，包括连接到第三节点的第一端子、连接到第四节点的第二端子和接收发射控制信号EM的栅极端子；第七晶体管，包括连接到第四节点的第一端子、接收第二初始化电压的第二端子和接收偏置控制信号EB的栅极端子；第八晶体管，包括连接到第一节点的第一端子、接收偏置电压的第二端子和接收偏置控制信号EB的栅极端子；存储电容器，包括接收第一电源电压的第一端子和连接到第二节点的第二端子；以及发光元件，包括连接到第四节点的第一端子和接收比第一电源电压低的第二电源电压的第二端子。将参照图8至图10详细地描述像素电路111的这种实施例。

显示面板110可以经由第一扫描线S11至S1n连接到第一扫描驱动器120，并且可以经由第二扫描线S21至S2n连接到第二扫描驱动器125。第一扫描驱动器120可以经由第一扫描线S11至S1n将偏置控制信号EB提供给显示面板110。第二扫描驱动器125可以经由第二扫描线S21至S2n将第一栅极信号GW、第二栅极信号GC和初始化控制信号GI提供给显示面板110。如图3和图4中所示，在其中像素电路111执行显示扫描操作的显示扫描时段DISPLAYSCAN中，经由第一扫描线S11至S1n施加的偏置控制信号EB可以包括至少一个导通电压时段，经由第二扫描线S21至S2n施加的第一栅极信号GW、第二栅极信号GC和初始化控制信号GI可以包括至少一个导通电压时段。另一方面，如图3和图4中所示，在其中像素电路111执行自扫描操作的自扫描时段SELF SCAN中，经由第一扫描线S11至S1n施加的偏置控制信号EB可以包括至少一个导通电压时段，但经由第二扫描线S21至S2n施加的第一栅极信号GW、第二栅极信号GC和初始化控制信号GI可以不包括任何导通电压时段。换言之，在偏置控制信号EB在显示扫描时段DISPLAY SCAN和自扫描时段SELF SCAN两者中的每个中包括至少一个导通电压时段的同时，第一栅极信号GW、第二栅极信号GC和初始化控制信号GI可以仅在显示扫描时段DISPLAY SCAN中包括至少一个导通电压时段。

偏置控制信号EB可以以比显示面板110的驱动频率(即，面板驱动帧的帧速率)高的第一频率被驱动。在实施例中，显示面板110的驱动频率可以基于第一频率被设定(例如，被设定为第一频率的因数)。例如，第一频率可以被设定为显示面板110的最大驱动频率的两倍或四倍。在显示面板110的最大驱动频率为120Hz的情况下，第一频率可以被设定为240Hz或480Hz。因此，在一个面板驱动帧1F中，根据施加到第一扫描线S11至S1n的偏置控制信号EB的扫描操作可以在预定周期内被重复若干次。例如，第一扫描驱动器120可以在显示面板110的所有的驱动频率下在显示扫描时段DISPLAY SCAN期间执行扫描操作一次，并且可以在除了显示面板110的最大驱动频率之外的驱动频率下在自扫描时段SELF SCAN期间执行扫描操作至少一次。注意的是，自扫描时段SELF SCAN可以不存在于显示面板110的最大驱动频率下。

另一方面，第一栅极信号GW、第二栅极信号GC和初始化控制信号GI可以以等于显示面板110的驱动频率(即，面板驱动帧的帧速率)的第二频率被驱动。第二频率可以基于第一频率被设定(例如，被设定为第一频率的因数)。在这种情况下，在一个面板驱动帧1F中，根据施加到第二扫描线S21至S2n的第一栅极信号GW、第二栅极信号GC和初始化控制信号GI的扫描操作可以被执行一次。例如，第二扫描驱动器125可以在显示面板110的所有的驱动频率下在显示扫描时段DISPLAY SCAN期间执行扫描操作一次，并且可以在自扫描时段SELFSCAN期间不执行扫描操作。

显示面板110可以经由数据线D1至Dm(也被统称为D)连接到数据驱动器130。数据驱动器130可以经由数据线D1至Dm将数据信号DS(也被称为数据电压)提供给显示面板110。具体地，如图3和图4中所示，数据驱动器130可以在显示扫描时段DISPLAY SCAN中将数据信号DS施加到显示面板110，并且可以在自扫描时段SELF SCAN中不将数据信号DS施加到显示面板110。显示面板110可以经由发射控制线E1至En连接到发射控制驱动器140。发射控制驱动器140可以经由发射控制线E1至En将发射控制信号EM提供给显示面板110。如图3和图4中所示，在显示扫描时段DISPLAY SCAN中，经由发射控制线E1至En施加的发射控制信号EM可以包括至少一个导通电压时段。此外，如图3和图4中所示，在自扫描时段SELF SCAN中，经由发射控制线E1至En施加的发射控制信号EM可以包括至少一个导通电压时段。因此，发射控制信号EM可以以比显示面板110的驱动频率(即，面板驱动帧的帧速率)高的第一频率被驱动。例如，第一频率可以被设定为显示面板110的最大驱动频率的两倍或四倍。在显示面板110的最大驱动频率为120Hz的示例中，第一频率可以被设定为240Hz或480Hz。在这种情况下，在一个面板驱动帧1F中，根据施加到发射控制线E1至En的发射控制信号EM的扫描操作可以在预定周期内被重复若干次。例如，发射控制驱动器140可以在显示面板110的所有的驱动频率下在显示扫描时段DISPLAY SCAN期间执行扫描操作一次，并且可以在除了显示面板110的最大驱动频率之外的驱动频率下在自扫描时段SELF SCAN期间执行扫描操作至少一次。注意的是，自扫描时段SELF SCAN可以不存在于显示面板110的最大驱动频率下。

时序控制器150可以生成多个控制信号CTL1、CTL2、CTL3和CTL4，并且分别将控制信号CTL1、CTL2、CTL3和CTL4提供给第一扫描驱动器120、第二扫描驱动器125、数据驱动器130和发射控制驱动器140。也就是说，时序控制器150可以使用控制信号CTL1、CTL2、CTL3和CTL4来控制第一扫描驱动器120、第二扫描驱动器125、数据驱动器130和发射控制驱动器140。时序控制器150可以从外部组件(例如，图形处理单元(GPU)等)接收图像数据DATA，并且可以对图像数据DATA执行数据处理(例如，亮度补偿和/或劣化补偿)以将处理的图像数据DATA提供给数据驱动器130。

时序控制器150可以在除了显示面板110的最大驱动频率(例如，240Hz)之外的驱动频率(例如，120Hz、80Hz、60Hz、48Hz、30Hz、24Hz等)下执行一个显示扫描时段DISPLAYSCAN和至少一个自扫描时段SELF SCAN。在图3的示例中，当显示面板110的驱动频率为120Hz时，一个面板驱动帧1F可以包括一个显示扫描时段DISPLAY SCAN和一个自扫描时段SELF SCAN。在图4的示例中，当显示面板110的驱动频率为80Hz时，一个面板驱动帧1F可以包括一个显示扫描时段DISPLAY SCAN和两个自扫描时段SELF SCAN。在其他示例中，当显示面板110的驱动频率为60Hz时，一个面板驱动帧1F可以包括一个显示扫描时段DISPLAYSCAN和三个自扫描时段SELF SCAN，并且当显示面板110的驱动频率为48Hz时，一个面板驱动帧1F可以包括一个显示扫描时段DISPLAY SCAN和四个自扫描时段SELF SCAN。如上所述，时序控制器150可以通过调整一个面板驱动帧1F中的自扫描时段SELF SCAN的数量来响应于显示面板110的驱动频率的改变(即，面板驱动帧的帧速率的改变或面板驱动帧的驱动时间的改变)。

图5是示出包括在图1的显示装置100中的像素电路(PXL)111的示例的电路图，图6是示出其中图5的像素电路(PXL)111a执行显示扫描操作的示例的时序图，图7是示出其中图5的像素电路(PXL)111a执行自扫描操作的示例的时序图。

参照图5至图7，作为图1中示出的像素电路111的示例，像素电路111a可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、存储电容器CST和发光元件ED。在一些实施例中，像素电路111a还可以包括升压电容器CB。

第一晶体管T1(也被称为驱动晶体管)可以包括连接到第一节点N1的第一端子、连接到第二节点N2的栅极端子和连接到第三节点N3的第二端子。第一晶体管T1可以与第二节点N2的电压(即，存储在存储电容器CST中的数据信号DS)对应地控制流入发光元件ED中的驱动电流。第二晶体管T2(也被称为开关晶体管)可以包括连接到数据线Dk的第一端子、连接到第一节点N1的第二端子和接收第一栅极信号GW的栅极端子。当第二晶体管T2响应于第一栅极信号GW而导通时(即，在第一栅极信号GW的导通电压时段中)，经由数据线Dk施加的数据信号DS可以被传输到第一节点N1。第三晶体管T3(也被称为补偿晶体管)可以包括连接到第三节点N3的第一端子、连接到第二节点N2的第二端子和接收第二栅极信号GC的栅极端子。当第三晶体管T3响应于第二栅极信号GC而导通时(即，在第二栅极信号GC的导通电压时段中)，第一晶体管T1的第二端子(即，第三节点N3)和栅极端子(即，第二节点N2)可以彼此电连接。也就是说，当第三晶体管T3导通时，第一晶体管T1可以被二极管连接，第一晶体管T1的阈值电压可以被补偿。第四晶体管T4(也被称为初始化晶体管)可以包括连接到第二节点N2的第一端子、接收第一初始化电压VINT1的第二端子和接收初始化控制信号GI的栅极端子。当第四晶体管T4响应于初始化控制信号GI而导通时(即，在初始化控制信号GI的导通电压时段中)，第一初始化电压VINT1可以被传输到第二节点N2。也就是说，当第四晶体管T4导通时，第二节点N2(即，第一晶体管T1的栅极端子)可以被第一初始化电压VINT1初始化，第一晶体管T1可以被初始化为导通偏置(on-bias)状态。这里，第一初始化电压VINT1可以比经由数据线Dk施加的数据信号DS的电压低。具体地，数据信号DS可以在第二晶体管T2导通时被传输到第一节点N1，第一晶体管T1可以随着第二节点N2被比数据信号DS的电压低的第一初始化电压VINT1初始化而导通。因此，传输到第一节点N1的数据信号DS可以经由二极管连接的第一晶体管T1被传输到第二节点N2。因此，与数据信号DS和第一晶体管T1的阈值电压两者对应的电压可以被施加到第二节点N2。结果，补偿有第一晶体管T1的阈值电压的数据信号DS可以被存储在存储电容器CST中。当显示面板110以低驱动频率操作时，第一晶体管T1的滞后的改变会变得严重，在施加到第二节点N2的第一初始化电压VINT1为低的情况下导致闪烁。为此，第一初始化电压VINT1可以被设定为比第二电源电压VSS高。

第五晶体管T5(也被称为发射控制晶体管)可以包括接收第一电源电压VDD的第一端子、连接到第一节点N1的第二端子和接收发射控制信号EM的栅极端子。第六晶体管T6(也被称为发射控制晶体管)可以包括连接到第三节点N3的第一端子、连接到第四节点N4的第二端子和接收发射控制信号EM的栅极端子。当第五晶体管T5和第六晶体管T6响应于发射控制信号EM而导通时(即，在发射控制信号EM的导通电压时段中)，发光元件ED可以根据第一电源电压VDD与第二电源电压VSS之间的经由第一晶体管T1流入发光元件ED中的驱动电流而发光。尽管以上描述了第五晶体管T5和第六晶体管T6共同地接收发射控制信号EM以同时导通或截止，但在一些实施例中，第五晶体管T5和第六晶体管T6可以彼此独立地接收各自的发射控制信号EM。

第七晶体管T7(也被称为复位晶体管)可以包括连接到第四节点N4的第一端子、接收第二初始化电压VINT2的第二端子和接收偏置控制信号EB的栅极端子。当第七晶体管T7响应于偏置控制信号EB而导通时(即，在偏置控制信号EB的导通电压时段中)，第二初始化电压VINT2可以被传输到第四节点N4。也就是说，当第七晶体管T7导通时，发光元件ED的第一端子连接到的第四节点N4可以被第二初始化电压VINT2复位。具体地，当第二初始化电压VINT2被施加到发光元件ED的第一端子(例如，有机发光二极管的阳极)时，发光元件ED的寄生电容器可以被放电，从而防止非预期的微发射。结果，可以改善像素电路111a的用于表达黑色的能力。

在实施例中，第一初始化电压VINT1(即，用于将第二节点N2初始化的初始化电压)和第二初始化电压VINT2(即，用于将第四节点N4初始化的初始化电压)可以被彼此不同地设定。在第二初始化电压VINT2比特定参考电压高的情况下，发光元件ED的寄生电容器会被充电而不是被放电。为此，第二初始化电压VINT2可以被设定为比第二电源电压VSS低。在一些实施例中，第二初始化电压VINT2可以基于面板驱动帧的驱动时间(即，面板驱动帧的帧速率)而被改变。通过根据显示面板110的操作频率来改变第二初始化电压VINT2，可以使发光元件ED的寄生电容器有效地放电。

第八晶体管T8可以包括连接到第三节点N3的第一端子、接收偏置电压VBIAS的第二端子和接收偏置控制信号EB的栅极端子。当第八晶体管T8响应于偏置控制信号EB而导通时(即，在偏置控制信号EB的导通电压时段中)，偏置电压VBIAS可以被施加到第三节点N3，第一晶体管T1的特性曲线可以随着第三节点N3的电压被改变为偏置电压VBIAS而被改变。因此，可以改善或防止由于第一晶体管T1的滞后而引起的亮度改变。例如，偏置电压VBIAS可以被设定为在数据信号DS的电压范围内的特定电压(即，DC电压)或者第一栅极信号GW的栅极导通电压(VGH)。在一些实施例中，偏置电压VBIAS可以基于面板驱动帧的驱动时间(即，面板驱动帧的帧速率)而被改变。通过根据显示面板110的操作频率来改变偏置电压VBIAS，可以有效地改善或防止由于第一晶体管T1的滞后而引起的亮度改变。

存储电容器CST可以包括接收第一电源电压VDD的第一端子和连接到第二节点N2的第二端子。如上所述，当第二晶体管T2和第三晶体管T3导通时，传输到第一节点N1的数据信号DS在第一晶体管T1通过第三晶体管T3被二极管连接时经由第一晶体管T1被传输到第二节点N2，存储电容器CST可以存储补偿有第一晶体管T1的阈值电压的数据信号DS。

发光元件ED可以包括连接到第四节点N4的第一端子和接收比第一电源电压VDD低的第二电源电压VSS的第二端子。如上所述，发光元件ED可以基于由第一晶体管T1供应的驱动电流而发射具有特定亮度的光。在实施例中，发光元件ED可以是包括有机发光层的有机发光二极管。在另一实施例中，发光元件ED可以是由无机材料形成的无机发光元件(例如，量子点)。在一些实施例中，多个发光元件ED可以并联连接和/或串联连接在第二电源电压VSS与第四节点N4之间。升压电容器CB可以包括连接到第二节点N2的第一端子和连接到第三晶体管T3的栅极端子的第二端子。升压电容器CB可以是可选的(optional，或“任选的”)，以对第二节点N2的电压进行升压。

在实施例中，当面板驱动帧的驱动时间为最小驱动时间时(即，当显示面板110的驱动频率为最大驱动频率时)，像素电路111a可以执行一个显示扫描操作，并且当面板驱动帧的驱动时间不为最小驱动时间时(即，当显示面板110的驱动频率比最大驱动频率低时)，像素电路111a可以执行一个显示扫描操作和至少一个自扫描操作。如上所述，显示扫描操作可以是接收数据信号DS以使用发光元件ED来发光的操作，自扫描操作可以是改变第一晶体管T1(即，驱动晶体管)的特性的操作。

参照图6，当像素电路111a执行显示扫描操作时，第一栅极信号GW、第二栅极信号GC、初始化控制信号GI、偏置控制信号EB和发射控制信号EM中的每个可以包括至少一个导通电压时段(例如，逻辑低时段)。在实施例中，初始化控制信号GI的导通电压时段、第一栅极信号GW的导通电压时段、第二栅极信号GC的导通电压时段和偏置控制信号EB的导通电压时段可以位于发射控制信号EM的截止电压时段中。例如，如图6中所示，偏置控制信号EB可以在发射控制信号EM的截止电压时段中具有两个导通电压时段(即，第一导通电压时段和第二导通电压时段)。在这种情况下，偏置控制信号EB的第一导通电压时段可以位于初始化控制信号GI的导通电压时段之前，偏置控制信号EB的第二导通电压时段可以位于第二栅极信号GC的导通电压时段之后。在另一实施例中，偏置控制信号EB可以在发射控制信号EM的截止电压时段中具有一个导通电压时段。在这种情况下，偏置控制信号EB可以省略第一导通电压时段，并且可以仅具有在第二栅极信号GC的导通电压时段之后的第二导通电压时段。

具体地，复位偏置(reset-bias)操作PBCB可以在偏置控制信号EB的第一导通电压时段中被执行。也就是说，在偏置控制信号EB的第一导通电压时段中，第二初始化电压VINT2可以随着第七晶体管T7导通而被施加到第四节点N4，偏置电压VBIAS可以随着第八晶体管T8导通而被施加到第三节点N3。随后，初始化操作INIT可以在初始化控制信号GI的导通电压时段中被执行。在初始化控制信号GI的导通电压时段中，第一初始化电压VINT1可以随着第四晶体管T4导通而被施加到第二节点N2。接下来，阈值电压补偿操作COMP和数据写入操作WR可以在第一栅极信号GW的导通电压时段和第二栅极信号GC的导通电压时段中被执行。在第一栅极信号GW的导通电压时段和第二栅极信号GC的导通电压时段中，补偿有第一晶体管T1的阈值电压的数据信号DS可以随着第一晶体管T1、第二晶体管T2和第三晶体管T3导通而被存储在存储电容器CST中。这里，第二栅极信号GC的导通电压时段可以比第一栅极信号GW的导通电压时段长，第二栅极信号GC的导通电压时段的一部分可以与第一栅极信号GW的截止电压时段重叠。随后，复位偏置操作BCB可以在偏置控制信号EB的第二导通电压时段中被执行。在偏置控制信号EB的第二导通电压时段中，第二初始化电压VINT2可以随着第七晶体管T7导通而被施加到第四节点N4，偏置电压VBIAS可以随着第八晶体管T8导通而被施加到第三节点N3。接下来，发光操作EMIT可以在发射控制信号EM的导通电压时段中被执行。在发射控制信号EM的导通电压时段中，驱动电流可以流入发光元件ED中，发光元件ED可以随着第五晶体管T5和第六晶体管T6导通而根据驱动电流发光。

参照图7，当像素电路111a执行自扫描操作时，偏置控制信号EB和发射控制信号EM中的每个可以包括至少一个导通电压时段(例如，逻辑低时段)，第一栅极信号GW、第二栅极信号GC和初始化控制信号GI中的每个可以不包括导通电压时段。换言之，当像素电路111a执行自扫描操作时，第一栅极信号GW、第二栅极信号GC和初始化控制信号GI中的每个可以仅包括截止电压时段(例如，逻辑高时段)。在实施例中，偏置控制信号EB的导通电压时段可以位于发射控制信号EM的截止电压时段中。例如，如图7中所示，偏置控制信号EB可以在发射控制信号EM的截止电压时段中具有在时间上间隔开的两个导通电压时段(即，与复位偏置操作PBCB对应的第一导通电压时段和与复位偏置操作BCB对应的第二导通电压时段)。在另一实施例中，偏置控制信号EB可以在发射控制信号EM的截止电压时段中具有一个导通电压时段。在这种情况下，偏置控制信号EB的导通电压时段可以紧接在发射控制信号EM的导通电压时段之前。具体地，复位偏置操作BCB可以在发射控制信号EM的截止电压时段和偏置控制信号EB的导通电压时段中被执行。也就是说，在其中驱动电流随着第五晶体管T5和第六晶体管T6截止而不流入发光元件ED中的状态下，第二初始化电压VINT2可以随着第七晶体管T7导通而被施加到第四节点N4，偏置电压VBIAS可以随着第八晶体管T8导通而被施加到第三节点N3。随后，发光操作EMIT可以在发射控制信号EM的导通电压时段中被执行。在发射控制信号EM的导通电压时段中，驱动电流可以流入发光元件ED中，发光元件ED可以随着第五晶体管T5和第六晶体管T6导通而根据驱动电流发光。

像素电路111a可以通过在面板驱动帧的驱动时间为最小驱动时间时执行一个显示扫描操作，并且通过在面板驱动帧的驱动时间不为最小驱动时间时执行一个显示扫描操作和至少一个自扫描操作，来防止会由于可能在面板驱动帧期间固定在特定状态下的驱动晶体管(即，第一晶体管T1)的滞后特性而发生在显示面板110上的诸如闪烁的现象。结果，即使当显示面板110以低驱动频率操作时，包括像素电路111a的显示装置100也可以将高质量图像提供给观看者。

图8是示出包括在图1的显示装置100中的像素电路111的另一示例的电路图，图9是示出其中图8的像素电路111b执行显示扫描操作的示例的时序图，图10是示出其中图8的像素电路111b执行自扫描操作的示例的时序图。

参照图8至图10，像素电路111b可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、存储电容器CST和发光元件ED。在一些实施例中，像素电路111b还可以包括升压电容器CB。除了第八晶体管T8的连接结构之外，图8的像素电路111b可以与图5的像素电路111a基本相同。因此，将不重复图8的像素电路111b与图5的像素电路111a之间的重复描述。

第八晶体管T8可以包括连接到第一节点N1的第一端子、接收偏置电压VBIAS的第二端子和接收偏置控制信号EB的栅极端子。当第八晶体管T8响应于偏置控制信号EB而导通时(即，在偏置控制信号EB的导通电压时段中)，偏置电压VBIAS可以被施加到第一节点N1，第一晶体管T1的特性曲线可以随着第一节点N1的电压被改变为偏置电压VBIAS而被改变。因此，可以改善或防止由于第一晶体管T1的滞后而引起的亮度改变。例如，偏置电压VBIAS可以被设定为在数据信号DS的电压范围内的特定电压(即，DC电压)或者第一栅极信号GW的栅极导通电压(VGH)。在一些实施例中，偏置电压VBIAS可以基于面板驱动帧的驱动时间(即，面板驱动帧的帧速率)而被改变。通过根据显示面板110的操作频率来改变偏置电压VBIAS，可以有效地改善或防止由于第一晶体管T1的滞后而引起的亮度改变。

在实施例中，当面板驱动帧的驱动时间为最小驱动时间时(即，当显示面板110的驱动频率为最大驱动频率时)，像素电路111b可以执行一个显示扫描操作，并且当面板驱动帧的驱动时间不为最小驱动时间时(即，当显示面板110的驱动频率比最大驱动频率低时)，像素电路111b可以执行一个显示扫描操作和至少一个自扫描操作。

参照图9，当像素电路111b执行显示扫描操作时，第一栅极信号GW、第二栅极信号GC、初始化控制信号GI、偏置控制信号EB和发射控制信号EM中的每个可以包括至少一个导通电压时段(例如，逻辑低时段)。在实施例中，初始化控制信号GI的导通电压时段、第一栅极信号GW的导通电压时段、第二栅极信号GC的导通电压时段和偏置控制信号EB的导通电压时段可以位于发射控制信号EM的截止电压时段中。例如，偏置控制信号EB可以在发射控制信号EM的截止电压时段中包括两个导通电压时段(即，第一导通电压时段和第二导通电压时段)。在这种情况下，偏置控制信号EB的第一导通电压时段可以位于初始化控制信号GI的导通电压时段之前，偏置控制信号EB的第二导通电压时段可以位于第二栅极信号GC的导通电压时段之后。在另一实施例中，如图9中所示，偏置控制信号EB可以在发射控制信号EM的截止电压时段中包括一个导通电压时段。在这种情况下，偏置控制信号EB的导通电压时段可以位于第二栅极信号GC的导通电压时段之后。

具体地，初始化操作INIT可以在初始化控制信号GI的导通电压时段中被执行。在初始化控制信号GI的导通电压时段中，第一初始化电压VINT1可以随着第四晶体管T4导通而被施加到第二节点N2。接下来，阈值电压补偿操作COMP和数据写入操作WR可以在第一栅极信号GW的导通电压时段和第二栅极信号GC的导通电压时段中被执行。在第一栅极信号GW的导通电压时段和第二栅极信号GC的导通电压时段中，补偿有第一晶体管T1的阈值电压的数据信号DS可以随着第一晶体管T1、第二晶体管T2和第三晶体管T3导通而被存储在存储电容器CST中。这里，第二栅极信号GC的导通电压时段可以比第一栅极信号GW的导通电压时段长，第二栅极信号GC的导通电压时段的一部分可以与第一栅极信号GW的截止电压时段重叠。随后，复位偏置操作BCB可以在偏置控制信号EB的导通电压时段中被执行。在偏置控制信号EB的导通电压时段中，第二初始化电压VINT2可以随着第七晶体管T7导通而被施加到第四节点N4，偏置电压VBIAS可以随着第八晶体管T8导通而被施加到第一节点N1。接下来，发光操作EMIT可以在发射控制信号EM的导通电压时段中被执行。在发射控制信号EM的导通电压时段中，驱动电流可以流入发光元件ED中，发光元件ED可以随着第五晶体管T5和第六晶体管T6导通而根据驱动电流发光。

参照图10，当像素电路111b执行自扫描操作时，偏置控制信号EB和发射控制信号EM中的每个可以包括至少一个导通电压时段(例如，逻辑低时段)，第一栅极信号GW、第二栅极信号GC和初始化控制信号GI中的每个可以不包括导通电压时段。换言之，当像素电路111b执行自扫描操作时，第一栅极信号GW、第二栅极信号GC和初始化控制信号GI中的每个可以仅包括截止电压时段(例如，逻辑高时段)。在实施例中，偏置控制信号EB的导通电压时段可以位于发射控制信号EM的截止电压时段中。例如，偏置控制信号EB可以在发射控制信号EM的截止电压时段中具有在时间上间隔开的两个导通电压时段(即，第一导通电压时段和第二导通电压时段)。在另一实施例中，如图10中所示，偏置控制信号EB可以在发射控制信号EM的截止电压时段中具有一个导通电压时段。在这种情况下，偏置控制信号EB的导通电压时段可以紧接在发射控制信号EM的导通电压时段之前。具体地，复位偏置操作BCB可以在发射控制信号EM的截止电压时段和偏置控制信号EB的导通电压时段中被执行。也就是说，在其中驱动电流随着第五晶体管T5和第六晶体管T6截止而不流入发光元件ED中的状态下，第二初始化电压VINT2可以随着第七晶体管T7导通而被施加到第四节点N4，偏置电压VBIAS可以随着第八晶体管T8导通而被施加到第一节点N1。随后，发光操作EMIT可以在发射控制信号EM的导通电压时段中被执行。在发射控制信号EM的导通电压时段中，驱动电流可以流入发光元件ED中，发光元件ED可以随着第五晶体管T5和第六晶体管T6导通而根据驱动电流发光。

简言之，像素电路111b可以通过在面板驱动帧的驱动时间为最小驱动时间时执行一个显示扫描操作，并且通过在面板驱动帧的驱动时间不为最小驱动时间时执行一个显示扫描操作和至少一个自扫描操作，来防止会由于可能在面板驱动帧期间固定在特定状态下的驱动晶体管(即，第一晶体管T1)的滞后特性而发生在显示面板110上的诸如闪烁的现象。结果，即使当显示面板110以低驱动频率操作时，包括像素电路111b的显示装置100也可以将高质量图像提供给观看者。

图11是根据实施例的电子装置1000的框图，图12示出了图11的电子装置1000的被实现为智能电话的示例。

参照图11和图12，电子装置1000可以包括处理器1010、存储器装置1020、存储装置1030、输入/输出(I/O)装置1040、电源1050和显示装置1060。显示装置1060可以是图1的显示装置100。此外，电子装置1000还可以包括用于与视频卡、声卡、存储卡、通用串行总线(USB)装置、其他电子装置等通信的多个端口。如图12中所示，电子装置1000可以被实现为智能电话。然而，电子装置1000不限于此。例如，电子装置1000可以被实现为蜂窝电话、视频电话、智能平板、智能手表、平板PC、汽车导航系统、计算机监视器、膝上型计算机、头戴式显示器(HMD)装置等。

处理器1010可以执行各种计算任务。处理器1010可以是微处理器、中央处理单元(CPU)、应用处理器(AP)等。处理器1010可以经由地址总线、控制总线、数据总线等结合到其他组件。此外，处理器1010可以结合到扩展总线(诸如，外围组件互连(PCI)总线)。存储器装置1020可以存储电子装置1000的数据。例如，存储器装置1020可以包括至少一个非易失性存储器装置(诸如，可擦除可编程只读存储器(EPROM)装置、电可擦除可编程只读存储器(EEPROM)装置、闪存装置、相变随机存取存储器(PRAM)装置、电阻式随机存取存储器(RRAM)装置、纳米浮栅存储器(NFGM)装置、聚合物随机存取存储器(PoRAM)装置、磁性随机存取存储器(MRAM)装置、铁电随机存取存储器(FRAM)装置等)和/或至少一个易失性存储器装置(诸如，动态随机存取存储器(DRAM)装置、静态随机存取存储器(SRAM)装置、移动DRAM装置等)。存储装置1030可以包括固态驱动器(SSD)装置、硬盘驱动器(HDD)装置、CD-ROM装置等。I/O装置1040可以包括输入装置(诸如，键盘、小键盘、鼠标装置、触摸板、触摸屏等)和输出装置(诸如，打印机、扬声器等)。在一些实施例中，显示装置1060可以作为I/O装置1040而被包括。电源1050可以为操作电子装置1000提供电力。显示装置1060可以经由总线或其他通信链路结合到其他组件。

显示装置1060可以显示与电子装置1000的可视信息对应的图像。显示装置1060的示例包括但不限于有机发光显示装置和量子点发光显示装置。然而，显示装置1060不限于这些示例。显示装置1060可以包括包含像素电路(例如，图5的像素电路111a和图8的像素电路111b)的显示面板(例如，图1的显示面板110)，像素电路(例如，图5的像素电路111a和图8的像素电路111b)可以通过在面板驱动帧的驱动时间为最小驱动时间时执行一个显示扫描操作，并且通过在面板驱动帧的驱动时间不为最小驱动时间时执行一个显示扫描操作和至少一个自扫描操作，来防止会由于可能在面板驱动帧期间固定在特定状态下的驱动晶体管的滞后特性而发生在显示面板上的诸如闪烁的现象。因此，即使当显示面板以低驱动频率操作时，显示装置1060也可以将高质量图像提供给观看者。因为以上描述了像素电路，所以将不重复与像素电路相关的重复描述。

本发明构思可以应用于显示装置和包括该显示装置的电子装置。例如，本发明构思可以应用于智能电话、蜂窝电话、视频电话、智能平板、智能手表、平板PC、汽车导航系统、电视机、计算机监视器、膝上型电脑、数码相机、头戴式显示器(HMD)装置等。

前述是对本公开的示例实施例的说明，并且将不被解释为本公开的限制。尽管已经描述了一些实施例，但本领域技术人员将容易理解的是，在实质上不脱离本发明构思的创新教导和优点的情况下，许多修改在公开的实施例中是可能的。因此，这样的修改意图被包括在本公开的范围内。因此，将理解的是，前述是对本公开的各种实施例的说明并且将不被解释为局限于公开的具体实施例，对公开的实施例的修改以及其他实施例意图被包括在包含所附权利要求的本公开的范围内。

Claims (20)

1.一种像素电路，所述像素电路包括：

第一晶体管，包括连接到第一节点的第一端子、连接到第二节点的栅极端子和连接到第三节点的第二端子；

第二晶体管，包括连接到数据线的第一端子、连接到所述第一节点的第二端子和接收第一栅极信号的栅极端子；

第三晶体管，包括连接到所述第三节点的第一端子、连接到所述第二节点的第二端子和接收第二栅极信号的栅极端子；

第四晶体管，包括连接到所述第二节点的第一端子、接收第一初始化电压的第二端子和接收初始化控制信号的栅极端子；

第五晶体管，包括接收第一电源电压的第一端子、连接到所述第一节点的第二端子和接收发射控制信号的栅极端子；

第六晶体管，包括连接到所述第三节点的第一端子、连接到第四节点的第二端子和接收所述发射控制信号的栅极端子；

第七晶体管，包括连接到所述第四节点的第一端子、接收第二初始化电压的第二端子和接收偏置控制信号的栅极端子；

第八晶体管，包括连接到所述第三节点的第一端子、接收偏置电压的第二端子和接收所述偏置控制信号的栅极端子；

存储电容器，包括接收所述第一电源电压的第一端子和连接到所述第二节点的第二端子；以及

发光元件，包括连接到所述第四节点的第一端子和接收比所述第一电源电压低的第二电源电压的第二端子，

其中，所述像素电路在面板驱动帧的驱动时间为最小驱动时间的第一情况下执行显示扫描操作，并且所述像素电路在所述面板驱动帧的所述驱动时间与所述最小驱动时间不同的第二情况下执行显示扫描操作和至少一个自扫描操作。

2.根据权利要求1所述的像素电路，其中，当所述像素电路执行所述显示扫描操作时，所述第一栅极信号、所述第二栅极信号、所述初始化控制信号、所述偏置控制信号和所述发射控制信号中的每个包括至少一个导通电压时段。

3.根据权利要求2所述的像素电路，其中，所述初始化控制信号的所述至少一个导通电压时段、所述第一栅极信号的所述至少一个导通电压时段、所述第二栅极信号的所述至少一个导通电压时段和所述偏置控制信号的所述至少一个导通电压时段位于所述发射控制信号的截止电压时段中。

4.根据权利要求3所述的像素电路，其中，所述偏置控制信号的所述至少一个导通电压时段位于所述第二栅极信号的所述至少一个导通电压时段之后。

5.根据权利要求3所述的像素电路，其中，所述偏置控制信号的所述至少一个导通电压时段包括第一导通电压时段和第二导通电压时段，所述第一导通电压时段位于所述初始化控制信号的所述至少一个导通电压时段之前，所述第二导通电压时段位于所述第二栅极信号的所述至少一个导通电压时段之后。

6.根据权利要求1所述的像素电路，其中，当所述像素电路执行所述自扫描操作时，所述偏置控制信号和所述发射控制信号中的每个包括至少一个导通电压时段，并且所述第一栅极信号、所述第二栅极信号和所述初始化控制信号中的每个被截止。

7.根据权利要求6所述的像素电路，其中，所述偏置控制信号的所述至少一个导通电压时段位于所述发射控制信号的截止电压时段中。

8.根据权利要求6所述的像素电路，其中，所述偏置控制信号的所述至少一个导通电压时段包括第一导通电压时段和第二导通电压时段，所述第一导通电压时段和所述第二导通电压时段在所述发射控制信号的截止电压时段中在时间上彼此间隔开。

9.根据权利要求1所述的像素电路，其中，所述偏置电压和所述第二初始化电压基于所述面板驱动帧的所述驱动时间而被改变。

10.根据权利要求1至9中的任一项所述的像素电路，所述像素电路还包括：

升压电容器，包括连接到所述第二节点的第一端子和连接到所述第三晶体管的所述栅极端子的第二端子。

11.一种像素电路，所述像素电路包括：

第一晶体管，包括连接到第一节点的第一端子、连接到第二节点的栅极端子和连接到第三节点的第二端子；

第二晶体管，包括连接到数据线的第一端子、连接到所述第一节点的第二端子和接收第一栅极信号的栅极端子；

第三晶体管，包括连接到所述第三节点的第一端子、连接到所述第二节点的第二端子和接收第二栅极信号的栅极端子；

第四晶体管，包括连接到所述第二节点的第一端子、接收第一初始化电压的第二端子和接收初始化控制信号的栅极端子；

第五晶体管，包括接收第一电源电压的第一端子、连接到所述第一节点的第二端子和接收发射控制信号的栅极端子；

第六晶体管，包括连接到所述第三节点的第一端子、连接到第四节点的第二端子和接收所述发射控制信号的栅极端子；

第七晶体管，包括连接到所述第四节点的第一端子、接收第二初始化电压的第二端子和接收偏置控制信号的栅极端子；

第八晶体管，包括连接到所述第一节点的第一端子、接收偏置电压的第二端子和接收所述偏置控制信号的栅极端子；

存储电容器，包括接收所述第一电源电压的第一端子和连接到所述第二节点的第二端子；以及

发光元件，包括连接到所述第四节点的第一端子和接收比所述第一电源电压低的第二电源电压的第二端子，

其中，所述像素电路在面板驱动帧的驱动时间为最小驱动时间的第一情况下执行显示扫描操作，并且所述像素电路在所述面板驱动帧的所述驱动时间与所述最小驱动时间不同的第二情况下执行显示扫描操作和至少一个自扫描操作。

12.根据权利要求11所述的像素电路，其中，当所述像素电路执行所述显示扫描操作时，所述第一栅极信号、所述第二栅极信号、所述初始化控制信号、所述偏置控制信号和所述发射控制信号中的每个包括至少一个导通电压时段。

13.根据权利要求12所述的像素电路，其中，所述初始化控制信号的所述至少一个导通电压时段、所述第一栅极信号的所述至少一个导通电压时段、所述第二栅极信号的所述至少一个导通电压时段和所述偏置控制信号的所述至少一个导通电压时段位于所述发射控制信号的截止电压时段中。

14.根据权利要求13所述的像素电路，其中，所述偏置控制信号的所述至少一个导通电压时段位于所述第二栅极信号的所述至少一个导通电压时段之后。

15.根据权利要求13所述的像素电路，其中，所述偏置控制信号的所述至少一个导通电压时段包括第一导通电压时段和第二导通电压时段，所述第一导通电压时段位于所述初始化控制信号的所述至少一个导通电压时段之前，所述第二导通电压时段位于所述第二栅极信号的所述至少一个导通电压时段之后。

16.根据权利要求11所述的像素电路，其中，当所述像素电路执行所述自扫描操作时，所述偏置控制信号和所述发射控制信号中的每个包括至少一个导通电压时段，并且所述第一栅极信号、所述第二栅极信号和所述初始化控制信号中的每个被截止。

17.根据权利要求16所述的像素电路，其中，所述偏置控制信号的所述至少一个导通电压时段位于所述发射控制信号的截止电压时段中。

18.根据权利要求16所述的像素电路，其中，所述偏置控制信号的所述至少一个导通电压时段包括第一导通电压时段和第二导通电压时段，所述第一导通电压时段和所述第二导通电压时段在所述发射控制信号的截止电压时段中在时间上彼此间隔开。

19.根据权利要求11所述的像素电路，其中，所述偏置电压和所述第二初始化电压基于所述面板驱动帧的所述驱动时间而被改变。

20.根据权利要求11至19中的任一项所述的像素电路，所述像素电路还包括：

升压电容器，包括连接到所述第二节点的第一端子和连接到所述第三晶体管的所述栅极端子的第二端子。

Images